JP4573863B2 - 窒化物系半導体素子の製造方法 - Google Patents

Description

本発明は、窒化物系半導体素子の製造方法に関し、特に、素子分割用溝を形成する工程を備えた窒化物系半導体素子の製造方法に関する。

従来、素子分割用溝を形成する工程を備えた窒化物系半導体素子の製造方法が知られている（たとえば、特許文献１参照）。

上記特許文献１には、ＧａＮ基板上にリッジ部（光導波路）を有する半導体層を形成する工程と、所定の方向に沿って劈開を行うことによりレーザ共振器バーを形成する工程と、スクライバー（ダイヤモンド針）などを用いて、半導体層側からレーザ共振器バーに素子分離溝（素子分割用溝）を形成する工程と、レーザ共振器バーを素子分離溝に沿って分割することにより半導体レーザ素子を形成する工程とを備えた半導体素子の製造方法が開示されている。

特開２００５−１３６０９３号公報

しかしながら、上記特許文献１の製造方法では、スクライバー（ダイヤモンド針）などを用いて半導体層側からレーザ共振器バーに素子分離溝（素子分割用溝）を形成するので、素子分離溝を形成する際に、スクライバー（ダイヤモンド針）を半導体層に接触させることに起因して、半導体層に割れや欠けが発生し、リッジ部（光導波路）にダメージを与えるという不都合がある。その結果、リッジ部が損傷する場合があるという問題点がある。

この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、光導波路が損傷するのを抑制することが可能な窒化物系半導体素子の製造方法を提供することである。

上記目的を達成するために、この発明の第１の局面による窒化物系半導体素子の製造方法は、基板上に、第１の方向に延びる光導波路を有する窒化物系半導体層を形成する工程と、光導波路の延びる第１の方向と交差する第２の方向に沿って第１の分割を行う工程と、基板の窒化物系半導体層が形成された側とは反対側の表面で、かつ、第２の方向に延びる第１の分割による分割面から所定の距離を隔てた領域に、レーザ光を照射することにより第１の方向に延びる素子分割用溝を形成する工程と、素子分割用溝に沿って第２の分割を行うことにより窒化物系半導体素子を形成する工程とを備えている。

この第１の局面による窒化物系半導体素子の製造方法では、上記のように、基板の窒化物系半導体層が形成された側とは反対側の表面に、レーザ光を照射することにより第１の方向に延びる素子分割用溝を形成することによって、レーザ光を用いて非接触の状態で、基板に素子分割用溝を形成することができるので、素子分割用溝を形成する際に窒化物系半導体層に割れや欠けが発生するのを抑制することができる。これにより、窒化物系半導体層の光導波路が損傷するのを抑制することができる。また、基板の第１の分割による分割面から所定の距離を隔てた領域に、レーザ光を照射することにより素子分割用溝を形成することによって、素子分割用溝を光導波路の分割面から離れた位置に形成することができるので、レーザ光を照射することにより素子分割用溝を形成する際に、基板の材料などが蒸発して粉状になったものが光導波路の分割面に付着するのを抑制することができる。これにより、光導波路から出射される光の強度が低下するのを抑制することができる。また、基板の窒化物系半導体層が形成された側とは反対側の表面に、レーザ光を照射することにより素子分割用溝を形成することによって、素子分割用溝を窒化物系半導体層の光導波路からさらに離れた位置に形成することができるので、レーザ光を照射することにより素子分割用溝を形成する際に、基板の材料などが蒸発して粉状になったものが光導波路の分割面に付着するのをより抑制することができる。これにより、光導波路から出射される光の強度が低下するのをより抑制することができる。

上記構成において、好ましくは、基板は、第１の方向に延びるとともに、第２の方向に所定の間隔で複数設けられる欠陥集中領域を有する。このように構成すれば、欠陥集中領域に第１の方向に延びる素子分割用溝を形成すれば、欠陥集中領域を素子端部に形成することができるので、通常、素子の中央部側に配置される光導波路を欠陥集中領域から離れた領域に形成することができる。これにより、光導波路の結晶欠陥が増加するのを抑制することができる。

上記基板が欠陥集中領域を有する構成において、好ましくは、基板上に第１の方向に延びる光導波路を有する窒化物系半導体層を形成する工程は、第１の方向に延びる隣接する欠陥集中領域の間に、少なくとも２つの光導波路を形成する工程を含み、基板に素子分割用溝を形成する工程は、欠陥集中領域と、光導波路間の中央とに、素子分割用溝を形成する工程を含む。このように構成すれば、隣接する欠陥集中領域間に２つ以上の窒化物系半導体素子を形成することができるので、１つの半導体ウェハに対する窒化物系半導体素子の取れ数を多くすることができる。

上記基板上に窒化物系半導体層を形成する工程が隣接する欠陥集中領域間に少なくとも２つの光導波路を形成する工程を含む構成において、好ましくは、隣接する光導波路間の中央から光導波路までの距離は、欠陥集中領域から光導波路までの距離以下の大きさである。このように構成すれば、光導波路を欠陥集中領域から離れた位置に形成することができる。レーザ光を照射することにより素子分割用溝を形成する場合、欠陥集中領域では光の吸収が増大し高温になりやすいので、光導波路を欠陥集中領域から離れた位置に形成することにより、光導波路が高温になりすぎるのを抑制することができる。これにより、素子分割用溝を形成する際に、光導波路が損傷するのをより抑制することができる。

上記基板が欠陥集中領域を有する構成において、好ましくは、第１の分割を行う工程は、少なくとも窒化物系半導体層の欠陥集中領域を含み、かつ、光導波路を含まない領域に、レーザ光を照射することにより、第２の方向に延びるように欠陥集中領域毎に設けられる破線状の劈開用溝を形成する工程と、劈開用溝に沿って劈開を行うことにより共振器面を形成する工程とを含む。このように構成すれば、光導波路に劈開用溝を形成することなく、劈開を行うことができるので、光導波路の分割面を、容易に、劈開面とすることができる。

上記第１の局面による窒化物系半導体素子の製造方法において、好ましくは、第１の分割を行う工程と、第２の分割を行うことにより窒化物系半導体素子を形成する工程とを行った後に、窒化物系半導体層側、または、基板側のいずれか一方を、融着層を介して放熱基台に取り付ける工程をさらに備える。このように構成すれば、融着層が、表面から窪んだ劈開用溝または素子分割用溝にも入り込んで固着するので、窒化物系半導体素子を放熱基台に安定して固定することができる。この結果、レーザ出射光の軸ずれが生じるのを抑制することができる。

上記第１の局面による窒化物系半導体素子の製造方法によって形成された窒化物系半導体素子は、窒化物系半導体からなる基板と、基板上に形成され、第１の方向に延びる光導波路が形成された窒化物系半導体からなる窒化物系半導体層と、少なくとも光導波路の端面近傍を除く領域に、光導波路の延びる第１の方向に沿って基板の窒化物系半導体層が形成された側とは反対側の表面に形成された第１の段差部とを備える。

上記第１の局面による窒化物系半導体素子の製造方法によって形成された窒化物系半導体素子では、上記のように、第１の方向に沿って基板の窒化物系半導体層が形成された側とは反対側の表面に形成された第１の段差部を備えることによって、第１の段差部は、基板上の窒化物系半導体層から離れた位置に形成されるので、窒化物系半導体層に割れや欠けが発生するのを抑制することができる。これにより、窒化物系半導体層の光導波路が損傷するのを抑制することができる。また、光導波路の端面近傍を除く領域に第１の段差部を備えることによって、レーザ光を照射することにより第１の段差部（素子分割用溝）を形成する際に、基板の材料などが蒸発して粉状になったものが光導波路の端面（分割面）に付着するのを抑制することができる。これにより、光導波路から出射される光の強度が低下するのを抑制することができる。また、第１の方向に沿って基板の窒化物系半導体層が形成された側とは反対側の表面に形成された第１の段差部を備えることによって、第１の段差部（素子分割用溝）は窒化物系半導体層の光導波路からさらに離れた位置に形成されるので、レーザ光を照射することにより第１の段差部（素子分割用溝）を形成する際に、基板の材料などが蒸発して粉状になったものが光導波路の端面（分割面）に付着するのをより抑制することができる。これにより、光導波路から出射される光の強度が低下するのをより抑制することができる。

上記第１の局面による窒化物系半導体素子の製造方法によって形成された窒化物系半導体素子において、好ましくは、第１の方向における第１の段差部の長さは、第１の方向における光導波路の端面間距離の５分の１以上である。このように構成すれば、第１の方向に沿って素子分割を行う際に、予め第１の段差部（素子分割用溝）が光導波路の端面間距離の５分の１以上の長い領域に形成されているので、第１の段差部を起点として第１の方向に容易に素子分割を行うことができる。これにより、窒化物系半導体層に割れや欠けが発生するのをより抑制することができる。

上記第１の局面による窒化物系半導体素子の製造方法によって形成された窒化物系半導体素子において、好ましくは、基板は、光導波路の延びる第１の方向に延びるとともに、第１の方向と交差する第２の方向に所定の間隔で複数設けられる欠陥集中領域を有し、少なくとも窒化物系半導体層の欠陥集中領域を含み、かつ、光導波路近傍の端面を含まない領域に、光導波路から所定の距離を隔てて、第２の方向に延びるように欠陥集中領域毎に第２の段差部が形成されている。このように構成すれば、欠陥集中領域に第１の方向に延びる第１の段差部（素子分割用溝）を形成した場合、欠陥集中領域を素子端部に形成することができるので、通常、素子の中央部側に配置される光導波路を欠陥集中領域から離れた領域に形成することができる。これにより、光導波路の結晶欠陥が増加するのを抑制することができる。また、少なくとも窒化物系半導体層の欠陥集中領域を含み、かつ、光導波路近傍の端面を含まない領域に、光導波路から所定の距離を隔てて、第２の方向に延びるように欠陥集中領域毎に第２の段差部を形成すれば、光導波路に第２の段差部（劈開用溝）を形成することなく劈開を行うことができるので、光導波路の端面を、容易に、劈開面とすることができる。

上記窒化物系半導体層の第２の方向に延びるように欠陥集中領域毎に第２の段差部を形成する構成において、好ましくは、第２の方向における第２の段差部の長さは、第２の方向における光導波路を含む端面の幅の２０分の１以上である。このように構成すれば、第２の方向に沿って劈開を行う際に、予め第２の段差部（劈開用溝）が光導波路を含む端面の幅の２０分の１以上の長い領域に形成されているので、第２の段差部を起点として第２の方向に、より容易に、劈開することができる。

上記第１の局面による窒化物系半導体素子の製造方法によって形成された窒化物系半導体素子において、好ましくは、窒化物系半導体層側、または、基板側のいずれか一方が、融着層を介して放熱基台に取り付けられている。このように構成すれば、融着層が、表面から窪んだ劈開用溝または素子分割用溝にも入り込んで固着するので、窒化物系半導体素子を放熱基台に安定して固定することができる。この結果、レーザ出射光の軸ずれが生じるのを抑制することができる。

（第１実施形態）
図１は、本発明の第１実施形態によるＧａＮ系半導体レーザチップの製造プロセスにより形成された構造の一例を示した斜視図である。図２は、図１に示したＧａＮ系半導体レーザチップの中央付近の半導体層の詳細構造を示した断面図である。まず、図１および図２を参照して、第１実施形態によるＧａＮ系半導体レーザチップの製造プロセスにより形成された構造の一例（半導体レーザチップ２０ａ）について説明する。なお、第１実施形態によるＧａＮ系半導体レーザチップは、４００ｎｍ帯域の発振波長を有する半導体レーザチップ（青紫色レーザダイオード）である。

第１実施形態の一例による半導体レーザチップ２０ａでは、図１に示すように、ｎ型ＧａＮ基板１上に、後述する活性層１４（図２参照）を含むとともに、ｐｎ接合を有する窒化物系の半導体層２が形成されている。なお、ｎ型ＧａＮ基板１は、本発明の「基板」の一例である。

ここで、第１実施形態の一例による半導体レーザチップ２０ａでは、図１に示すように、ｎ型ＧａＮ基板１および半導体層２の一方側（矢印Ａ方向側）の端部には、結晶欠陥の多い直線状の欠陥集中領域３０が形成されている。このｎ型ＧａＮ基板１は、所定の領域（欠陥集中領域３０）に結晶欠陥を集中して形成することにより、それ以外の広い領域の結晶欠陥を低減させた基板である。なお、半導体層２は、本発明の「窒化物系半導体層」の一例である。

また、半導体レーザチップ２０ａの矢印Ａ方向（矢印Ｂ方向）の長さ（幅）は、約２００μｍに形成されているとともに、矢印Ａ方向（矢印Ｂ方向）と実質的に直交するＣ方向の長さ（奥行き）は、約４００μｍに形成されている。また、劈開方向（後述するリッジ部２ａの延びる方向（Ｃ方向）と実質的に直交する方向）（矢印Ａ方向（矢印Ｂ方向））は、＜１１−２０＞方向である。また、レーザ光が出射される面（後述する劈開面７または８）は、Ｍ面（{１−１００}面）である。

また、半導体層２は、図１に示すように、Ｃ方向にストライプ状（細長状）に延びる光導波路を構成するリッジ部２ａを含む。このリッジ部２ａは、第１実施形態では、半導体レーザチップ２０ａ（ｎ型ＧａＮ基板１）の矢印Ａ方向（矢印Ｂ方向）の中央部１００から他方側（矢印Ｂ方向側）に距離Ｗ０（＝約２０μｍ）だけ寄った領域に形成されている。すなわち、リッジ部２ａは、欠陥集中領域３０から約１２０μｍ離れた位置に形成されている。また、リッジ部２ａは、半導体レーザチップ２０ａ（ｎ型ＧａＮ基板１）の他方側（矢印Ｂ方向側）の端部から所定の距離Ｗ１（＝約８０μｍ）だけ内側に形成されている。このリッジ部２ａの上面上には、リッジ部２ａ側（下側）から順にＰｔ膜およびＰｄ膜が積層されたｐ側電極３が形成されている。また、半導体層２上には、ｐ側電極３を覆うように、約３００ｎｍの厚みを有するＳｉＯ_２膜からなる電流ブロック層４が形成されている。この電流ブロック層４のｐ側電極３の真上のＣ方向の両端部（後述する劈開面７および８）近傍以外の領域には、開口部４ａが設けられている。

また、ｐ側電極３および電流ブロック層４上の半導体レーザチップ２０ａ（ｎ型ＧａＮ基板１）の端面（４辺）から約３０μｍ内側の線によって囲まれる領域には、ｐ側電極３および電流ブロック層４側（下側）から順にＴｉ膜およびＡｕ膜が積層されたｐ側パッド電極５が形成されている。すなわち、ｐ側パッド電極５は、開口部４ａを介してｐ側電極３に電気的に接続されている。また、ｐ側パッド電極５の矢印Ａ方向（矢印Ｂ方向）の長さ（幅）は、約１４０μｍに形成されているとともに、Ｃ方向の長さ（奥行き）は、約３４０μｍに形成されている。また、半導体レーザチップ２０ａ（ｎ型ＧａＮ基板１）の裏面上には、ｎ型ＧａＮ基板１側（上側）から順にＴｉ膜、Ｐｔ膜およびＡｕ膜が積層されたｎ側電極６が形成されている。

また、半導体レーザチップ２０ａ（図１参照）には、光導波路を構成するリッジ部２ａと直交するように、２つの劈開面７および８が形成されている。なお、劈開面７および８は、本発明の「第１の分割による分割面」の一例である。この２つの劈開面７および８により、共振器面が構成されている。また、劈開面７および８には、それぞれ、約１０５ｎｍの厚みを有するＳｉＯ_２膜からなる端面コート膜（図示せず）と、約７０ｎｍの厚みを有するＳｉＯ_２膜および約４３ｎｍの厚みを有するＴｉＯ_２膜が交互に５層ずつ積層された端面コート膜（図示せず）とが形成されている。

また、第１実施形態の一例による半導体レーザチップ２０ａでは、ｎ型ＧａＮ基板１、半導体層２および電流ブロック層４には、上面側（電流ブロック層４側）から基板１の内部に達する約４０μｍの深さを有する劈開（第１の分割）を行うための劈開導入用段差部９ａおよび９ｂが形成されている。この劈開導入用段差部９ａおよび９ｂは、ｐ側パッド電極５が形成されていない領域に形成されている。なお、劈開導入用段差部９ａおよび９ｂは、それぞれ、本発明の「第２の段差部」の一例である。

また、第１実施形態では、半導体レーザチップ２０ａの劈開導入用段差部９ａおよび９ｂは、結晶欠陥の多い欠陥集中領域３０を含み、かつ、リッジ部２ａ（光導波路）を含まない領域に形成されている。具体的には、劈開導入用段差部９ａおよび９ｂは、図１に示すように、リッジ部２ａの一方側（矢印Ａ方向側）の領域のみに、半導体レーザチップ２０ａ（ｎ型ＧａＮ基板１）の一方側（矢印Ａ方向側）の端部まで延びるように、リッジ部２ａ（光導波路）と直交する方向（矢印Ａ方向（矢印Ｂ方向））に沿ってそれぞれ形成されている。また、劈開導入用段差部９ａおよび９ｂは、矢印Ａ方向（矢印Ｂ方向）の幅Ｗ３が、劈開面７または８の矢印Ａ方向（矢印Ｂ方向）の幅Ｗ４（＝約２００μｍ）の２０分の１以上を有するように構成されている。

また、第１実施形態では、ｎ型ＧａＮ基板１およびｎ側電極６の矢印Ａ方向および矢印Ｂ方向の端部には、半導体レーザチップ２０ａ（ｎ型ＧａＮ基板１）の裏面側（半導体層２が形成された側とは反対側）から、リッジ部２ａ（光導波路）の延びる方向（Ｃ方向）に沿って、チップ状に分割（第２の分割）を行うための分離導入用段差部１０ａおよび１０ｂがそれぞれ形成されている。この分離導入用段差部１０ａおよび１０ｂは、ｎ側電極６側から基板１の内部に達する約４０μｍの深さを有する。なお、分離導入用段差部１０ａおよび１０ｂは、それぞれ、本発明の「第１の段差部」の一例である。

また、第１実施形態では、図１に示すように、分離導入用段差部１０ａおよび１０ｂは、矢印Ａ方向（矢印Ｂ方向）に延びる劈開面７および８から所定の距離Ｗ２（＝約２０μｍ）を隔てた領域に形成されている。なお、分離導入用段差部１０ａおよび１０ｂは、矢印Ｃ方向の長さ（＝約３６０μｍ）が、半導体レーザチップ２０ａのＣ方向の長さ（＝約４００μｍ）の５分の１以上を有するように形成されている。また、分離導入用段差部１０ａおよび１０ｂは、レーザ光が照射されることにより形成されており、劈開面７および８の下部には、レーザ光が照射されることによりｎ型ＧａＮ基板１およびｎ側電極６の材料が蒸発して粉状になったもの（デブリ３１）が付着している。このデブリ３１は、分離導入用段差部１０ａおよび１０ｂ近傍の劈開面７および８の下部を中心として所定の半径Ｒ（＝約８０μｍ）を有するように形成されている。

また、ｎ型ＧａＮ基板１および半導体層２の詳細構造としては、ｎ型ＧａＮ基板１は、酸素がドープされているとともに、六方晶構造からなる。また、半導体層２は、Ｇａ面のＣ面（面方位（０００１））からなる表面（上面）を有している。また、半導体層２は、図２に示すように、ｎ型ＧａＮ基板１上に配置されるとともに、Ｓｉがドープされたｎ型ＧａＮ層からなるバッファ層１１が形成されている。このバッファ層１１上には、ｎ型Ａｌ_０．０５Ｇａ_０．９５Ｎからなるｎ型クラッド層１２が形成されている。

また、ｎ型クラッド層１２上には、アンドープＧａＮからなるｎ側光ガイド層１３が形成されている。このｎ側光ガイド層１３上には、多重量子井戸（ＭＱＷ）構造を有する活性層１４が形成されている。この活性層１４は、２つのアンドープＧａＮからなる障壁層（図示せず）と、３つのアンドープＩｎ_０．１Ｇａ_０．９Ｎからなる井戸層（図示せず）とが交互に積層された構造を有する。

また、活性層１４上には、アンドープＧａＮからなるｐ側光ガイド層１５が形成されている。このｐ側光ガイド層１５上には、アンドープＡｌ_０．３Ｇａ_０．７Ｎからなるキャップ層１６が形成されている。このキャップ層１６は、活性層１４のＩｎ原子が脱離するのを抑制することにより、活性層１４の結晶品質が劣化するのを抑制する機能を有する。

また、キャップ層１６上には、Ｍｇがドープされるとともに、ｐ型Ａｌ_０．０５Ｇａ_０．９５Ｎからなるｐ型クラッド層１７が形成されている。このｐ型クラッド層１７は、ｐ型クラッド層１７の上面から所定の領域がエッチングされることにより形成された約１．５μｍの幅を有するとともにＣ方向（図１参照）に延びる凸部を有する。また、ｐ型クラッド層１７の凸部上には、アンドープＩｎ_０．０５Ｇａ_０．９５Ｎからなるｐ側コンタクト層１８が形成されている。これらｐ型クラッド層１７の凸部とｐ側コンタクト層１８とにより、電流注入領域となるとともに、光導波路を構成するリッジ部２ａが形成されている。

図３は、本発明の第１実施形態によるＧａＮ系半導体レーザチップの製造プロセスにより形成された構造の他の例を示した斜視図である。図４は、図３に示した第１実施形態の他の例によるＧａＮ系半導体レーザチップを放熱基台に取り付けた際の構造を示した斜視図である。次に、図３および図４を参照して、第１実施形態によるＧａＮ系半導体レーザチップの製造プロセスにより形成された構造の他の例（半導体レーザチップ２０ｂ）について説明する。

ここで、第１実施形態では、後述する製造プロセスにおいて、図１に示した第１実施形態の一例による半導体レーザチップ２０ａに加えて、図３に示すような第１実施形態の他の例による半導体レーザチップ２０ｂも形成される。この半導体レーザチップ２０ｂは、中央部１００を対称軸として半導体レーザチップ２０ａ（図１参照）と矢印Ａ方向（矢印Ｂ方向）に対称な形状を有している。

また、図４には、第１実施形態の他の例による半導体レーザチップ２０ｂ（ｎ型ＧａＮ基板１）のｎ側電極６側がＡｕ−Ｓｎなどからなる半田２１を介してジャンクションアップ方式によりＡｌＮなどからなる放熱基台（サブマウント）２２に固定されている構造が示されている。この際、溶融した半田２１は、放熱基台２２に対して半導体レーザチップ２０ｂのｎ側電極６の裏面側のみならず、分離導入用段差部１０ａおよび１０ｂの形状に合わせて流れ込んで固着するので、半導体レーザチップ２０ｂは放熱基台２２に対して確実に融着されている。なお、半田２１は、本発明の「融着層」の一例である。

なお、図４では、第１実施形態の他の例による半導体レーザチップ２０ｂをジャンクションアップ方式により放熱基台２２に融着した例について示したが、第１実施形態の一例による半導体レーザチップ２０ａ（図１参照）についても、上記と同様に、ジャンクションアップ方式により放熱基台２２に融着することが可能である。

図５および図６は、図１および図３に示した第１実施形態によるＧａＮ系半導体レーザチップのウェハ状態での製造プロセス（ウェハプロセス）を説明するための図である。次に、図１〜図６を参照して、第１実施形態による半導体レーザチップ２０ａおよび２０ｂのウェハ状態での製造プロセス（ウェハプロセス）について説明する。

まず、図２に示すように、ＭＯＶＰＥ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ：有機金属気相成長）法を用いて、約１１５０℃の基板温度で、欠陥集中領域３０を有するｎ型ＧａＮ基板１上に、Ｓｉがドープされたｎ型ＧａＮ層からなるバッファ層１１、ｎ型Ａｌ_０．０５Ｇａ_０．９５Ｎからなるｎ型クラッド層１２、および、アンドープＧａＮからなるｎ側光ガイド層１３を順次成長させる。

ここで、第１実施形態では、ｎ型ＧａＮ基板１として、Ｃ方向に延びるとともに、矢印Ａ方向（矢印Ｂ方向）に約４００μｍの間隔でストライプ状に配置される欠陥集中領域３０が複数設けられた基板を用いる。

この後、ＭＯＶＰＥ法を用いて、約８５０℃の基板温度で、ｎ側光ガイド層１３上に、３つのアンドープＩｎ_０．１Ｇａ_０．９Ｎからなる井戸層（図示せず）と、２つのアンドープＧａＮからなる障壁層（図示せず）とを交互に成長させることにより、活性層１４を形成する。続いて、活性層１４上に、アンドープＧａＮからなるｐ側光ガイド層１５と、アンドープＡｌ_０．３Ｇａ_０．７Ｎからなるキャップ層１６とを順次形成する。

この後、ＭＯＶＰＥ法を用いて、約１１５０℃の基板温度で、キャップ層１６上に、Ｍｇがドープされ、ｐ型Ａｌ_０．０５Ｇａ_０．９５Ｎからなるｐ型クラッド層１７を成長させる。

次に、ＭＯＶＰＥ法を用いて、約８５０℃の基板温度で、ｐ型クラッド層１７上に、アンドープＩｎ_０．０５Ｇａ_０．９５Ｎからなるｐ側コンタクト層１８を形成する。

その後、真空蒸着法およびエッチング技術を用いて、リッジ部２ａおよびｐ側電極３を形成する。具体的には、真空蒸着法を用いて、ｐ側コンタクト層１８上に、ｐ側コンタクト層１８側（下側）から順にＰｔ膜およびＰｄ膜を形成する。次に、エッチング技術を用いて、Ｃ方向（図１参照）に延びるレジスト（図示せず）をマスクとして、Ｐｔ膜およびＰｄ膜をエッチングするとともに、ｐ側コンタクト層１８とｐ型クラッド層１７の上面から所定の領域とをエッチングする。これにより、ｐ側コンタクト層１８およびｐ型クラッド層１７の凸部により構成されるとともに、電流注入領域および光導波路としての機能を有する約１．５μｍの幅を有するリッジ部２ａと、リッジ部２ａ上に配置されるｐ側電極３とが形成される。このとき、リッジ部２ａは、図５および図６に示すように、約２００μｍ間隔で劈開方向である＜１１−２０＞方向（矢印Ａ方向（矢印Ｂ方向））と実質的に直交する方向（＜１−１００＞方向）（Ｃ方向）にストライプ状（細長状）に延びるように形成される。

また、第１実施形態では、リッジ部２ａは、Ｃ方向に延びる隣接する欠陥集中領域３０と欠陥集中領域３０との間に、２つずつ形成される。また、リッジ部２ａは、図６に示すように、所定の間隔Ｗ５（＝約１６０μｍ）およびＷ６（＝約２４０μｍ）の異なる２つの間隔を交互に有するように形成される。すなわち、第１実施形態では、リッジ部（光導波路）２ａ間の中央からリッジ部（光導波路）２ａまでの距離（約８０μｍ）は、欠陥集中領域３０からリッジ部（光導波路）２ａまでの距離（約１２０μｍ）以下の大きさである。

このようにして、図２に示すように、バッファ層１１、ｎ型クラッド層１２、ｎ側光ガイド層１３、活性層１４、ｐ側光ガイド層１５、キャップ層１６、ｐ型クラッド層１７およびｐ側コンタクト層１８からなる半導体層２が形成される。このとき、第１実施形態では、ｎ型ＧａＮ基板１の結晶欠陥の多い欠陥集中領域３０上に形成される半導体層２の領域も、結晶欠陥の多い欠陥集中領域３０となる。

その後、図１に示すように、プラズマＣＶＤ法を用いて、半導体層２上に、ｐ側電極３を覆うように、約３００ｎｍの厚みを有するＳｉＯ_２膜からなる電流ブロック層４を形成する。

次に、エッチング技術を用いて、フォトレジスト（図示せず）をマスクとして、電流ブロック層４をエッチングして、ｐ側電極３の真上の領域のうちの劈開面形成領域近傍以外の電流ブロック層４の部分に開口部４ａを形成する。これにより、ｐ側電極３の上面が露出される。

その後、真空蒸着法およびリフトオフ法を用いて、ｐ側電極３および電流ブロック層４の所定の領域上に、ｐ側電極３および電流ブロック層４側（下側）から順にＴｉ膜およびＡｕ膜を積層することにより、ｐ側パッド電極５を形成する。具体的には、電流ブロック層４上のＧａＮ系半導体レーザチップ（ｎ型ＧａＮ基板１）の端面（４辺）となる位置から約３０μｍ内側の線によって囲まれる領域以外の領域（端面となる位置から約３０μｍまでの領域）に、フォトレジスト（図示せず）を形成する。そして、真空蒸着法を用いて、ｐ側電極３および電流ブロック層４上に、ｐ側電極３および電流ブロック層４側（下側）から順にＴｉ膜およびＡｕ膜を形成する。その後、リフトオフ法を用いて、フォトレジスト（図示せず）を除去することにより、ｐ側電極３および電流ブロック層４上のＧａＮ系半導体レーザチップ（ｎ型ＧａＮ基板１）の端面（４辺）となる位置から約３０μｍ内側の線によって囲まれる領域（端面となる位置から約３０μｍまでの領域以外の領域）に、ｐ側パッド電極５が形成される。このとき、ｐ側パッド電極５は、図５に示すように、ｐ側パッド電極５の矢印Ａ方向（矢印Ｂ方向）の中央部が光導波路を構成するリッジ部２ａから矢印Ａ方向側または矢印Ｂ方向側に約２０μｍ寄った領域に配置される。なお、各ｐ側パッド電極５は、矢印Ａ方向（矢印Ｂ方向）の長さ（幅）が約１４０μｍに形成されるとともに、Ｃ方向の長さ（奥行き）が約３４０μｍに形成される。

次に、ｎ型ＧａＮ基板１の厚みが、たとえば、約１３０μｍになるまで、ｎ型ＧａＮ基板１の裏面側を研磨する。

その後、真空蒸着法を用いて、ｎ型ＧａＮ基板１の裏面上に、ｎ型ＧａＮ基板１側（上側）から順にＴｉ膜、Ｐｔ膜およびＡｕ膜を積層することにより、ｎ側電極６を形成する。

以上のようにして、ＧａＮ系半導体レーザチップがマトリクス状に配置されたウェハが完成する。

図７〜図１０は、図１に示した第１実施形態によるＧａＮ系半導体レーザチップのウェハプロセス以降の製造プロセス（チップ化プロセス）を説明するための斜視図である。次に、図１および図５〜図１０を参照して、第１実施形態によるＧａＮ系半導体レーザチップのウェハプロセス以降の製造プロセス（チップ化プロセス）について説明する。

まず、図５に示すように、半導体層２側（上側）から、ストライプ状のリッジ部２ａの延びる方向（Ｃ方向）に沿って約４００μｍの間隔を隔てて、レーザ光を用いてリッジ部２ａと直交する方向（矢印Ａ方向および矢印Ｂ方向）に延びる劈開用溝９を形成する。このとき、異なる２つの間隔のうちの大きい間隔Ｗ６（＝約２４０μｍ）（図６参照）を有するリッジ部（光導波路）２ａ間のみに、約１００μｍの長さを有する劈開用溝９を形成する。すわなち、第１実施形態では、劈開用溝９は、欠陥集中領域３０を含み、かつ、リッジ部（光導波路）２ａを含まない領域に、矢印Ａ方向（矢印Ｂ方向）に延びる破線状に欠陥集中領域３０毎に形成される。

また、劈開用溝９は、約４０μｍの深さを有するように形成されるとともに、ＧａＮ系半導体レーザチップの上面側から、ｎ型ＧａＮ基板１、半導体層２および電流ブロック層４に形成される。

この状態で、図７に示すように、矢印Ａ方向（矢印Ｂ方向）に延びる刃状治具４０を劈開用溝９に沿って下面側からウェハに当接させるとともに、ウェハの上面側が開くように荷重を印加することによって、ウェハを、劈開用溝９の位置で矢印Ａ方向（矢印Ｂ方向）に沿って劈開（第１の分割）する。これにより、ウェハは、半導体レーザチップ２０ａおよび２０ｂが矢印Ａ方向（矢印Ｂ方向）に交互に１列に配置されたバー状に形成される。

次に、図８に示すように、バー状に劈開された複数のウェハを、劈開面７が上側になるように、端面コート用治具４１に配置する。そして、劈開面７に約１０５ｎｍの厚みを有するＳｉＯ_２膜からなる端面コート膜（図示せず）を形成する。その後、バー状に劈開された複数のウェハを裏返して、劈開面８が上側になるように、端面コート用治具４１に配置する。そして、劈開面８に、約７０ｎｍの厚みを有するＳｉＯ_２膜および約４３ｎｍの厚みを有するＴｉＯ_２膜が交互に５層ずつ積層された端面コート膜（図示せず）を形成する。このようにして、劈開面７および８に、共振器面が形成される。

次に、図９に示すように、バー状に劈開されたウェハのｎ型ＧａＮ基板１の裏面側から、約２００μｍの間隔で、ストライプ状のリッジ部２ａの延びる方向（Ｃ方向）にレーザ光を用いて非接触の状態で、約４０μｍの深さを有する素子分割用溝１０を形成する。

このとき、第１実施形態では、矢印Ａ方向（矢印Ｂ方向）に延びる劈開面７および８から所定の距離Ｗ２（約２０μｍ）（図１参照）を隔てた領域に、素子分割用溝１０を形成する。このとき、劈開面７および８の下部には、レーザ光が照射されることにより、所定の半径Ｒ（＝約８０μｍ）を有するデブリ３１（ｎ型ＧａＮ基板１およびｎ側電極６の材料が蒸発して粉状になったもの）が付着する。なお、レーザ光を用いて非接触の状態でｎ型ＧａＮ基板１に素子分割用溝１０を形成するので、素子分割用溝１０を形成する際に半導体層２に割れや欠けが発生するのが抑制される。

また、第１実施形態では、約１６０μｍの間隔Ｗ５（図６参照）を有するリッジ部（光導波路）２ａ間、および、約２４０μｍの間隔Ｗ６（図６参照）を有するリッジ部（光導波路）２ａ間のそれぞれの中間位置に、素子分割用溝１０を形成する。すなわち、第１実施形態では、素子分割用溝１０は、欠陥集中領域３０と、約１６０μｍの間隔Ｗ５を有するリッジ部（光導波路）２ａ間の中央とに形成される。

この状態で、図１０示すように、Ｃ方向に延びる刃状治具４２を素子分割用溝１０に沿って上面側（半導体層２側）からバー状のウェハに当接させるとともに、バー状のウェハの下面側（ｎ側電極６側）が開くように荷重を印加することにより、バー状のウェハを、素子分割用溝１０の位置でＣ方向に沿って分割（第２の分割）する。これにより、バー状のウェハが、図１に示すように、約２００μｍの矢印Ａ方向（矢印Ｂ方向）の長さ（幅）および約４００μｍのＣ方向の長さ（奥行き）を有するＧａＮ系半導体レーザチップに分割されて、ＧａＮ系半導体レーザチップ（半導体レーザチップ２０ａおよび２０ｂ）が多数製造される。

また、図４に示すように、上記の製造プロセスによってチップ化された半導体レーザチップ２０ｂのｎ側電極６側を下にして、加熱により高温状態となった放熱基台（サブマウント）２２に半田２１を介して融着する。この際、溶融した半田２１は、放熱基台２２に対して半導体レーザチップ２０ｂのｎ側電極６の裏面側のみならず、分離導入用段差部１０ａおよび１０ｂにも、その形状に合わせるように流れ込んで固着する。これにより、ジャンクションアップ方式によるＧａＮ系半導体レーザチップが形成される。

第１実施形態では、上記のように、ｎ型ＧａＮ基板１の半導体層２が形成された側とは反対側のｎ側電極６側に、レーザ光を照射することによりＣ方向に延びるように形成された分離導入用段差部１０ａおよび１０ｂ（素子分割用溝１０）を備えることによって、分離導入用段差部１０ａおよび１０ｂ（素子分割用溝１０）は、ｎ型ＧａＮ基板１上の半導体層２から離れた位置に形成されるので、半導体層２に割れや欠けが発生するのを抑制することができる。これにより、半導体層２の光導波路を構成するリッジ部２ａが損傷するのを抑制することができる。

また、第１実施形態では、ｎ型ＧａＮ基板１の劈開面７および８から所定の距離Ｗ２（＝約２０μｍ）を隔てた領域に、レーザ光を照射することにより形成された分離導入用段差部１０ａおよび１０ｂ（素子分割用溝１０）を備えることによって、素子分割用溝１０をリッジ部（光導波路）２ａの端面を含む劈開面７および８から離れた位置に形成することができるので、レーザ光を照射することにより分離導入用段差部１０ａおよび１０ｂ（素子分割用溝１０）を形成する際に、デブリ３１（ｎ型ＧａＮ基板１およびｎ側電極６の材料が蒸発して粉状になったもの）がリッジ部２ａの端面近傍に付着するのを抑制することができる。これにより、リッジ部２ａ下の発光部から出射されるレーザ光の強度が低下するのを抑制することができる。また、ｎ型ＧａＮ基板１の半導体層２が形成された側とは反対側のｎ側電極６側に、レーザ光を照射することにより形成された分離導入用段差部１０ａおよび１０ｂ（素子分割用溝１０）を備えることによって、分離導入用段差部１０ａおよび１０ｂ（素子分割用溝）は半導体層２のリッジ部２ａからさらに離れた位置に形成されるので、レーザ光を照射することにより分離導入用段差部１０ａおよび１０ｂ（素子分割用溝１０）を形成する際に、デブリ３１がリッジ部２ａの端面近傍に付着するのをより抑制することができる。これにより、リッジ部２ａ下の発光部から出射される光の強度が低下するのをより抑制することができる。

また、第１実施形態では、リッジ部（光導波路）２ａ間の中央からリッジ部２ａまでの距離Ｗ１（＝約８０μｍ）を、欠陥集中領域３０からリッジ部２ａまでの距離（約１２０μｍ）以下の大きさにすることによって、リッジ部２ａを欠陥集中領域３０から離れた位置に形成することができる。レーザ光を照射することにより分離導入用段差部１０ａおよび１０ｂ（素子分割用溝１０）を形成する場合、欠陥集中領域３０では光の吸収が増大し高温になりやすいので、リッジ部２ａを欠陥集中領域３０から離れた位置に形成することにより、リッジ部２ａが高温になりすぎるのを抑制することができる。これにより、分離導入用段差部１０ａおよび１０ｂ（素子分割用溝１０）を形成する際に、リッジ部（光導波路）２ａが損傷するのをより抑制することができる。

また、第１実施形態では、矢印Ｃ方向における分離導入用段差部１０ａおよび１０ｂ（素子分割用溝１０）の長さを、矢印Ｃ方向におけるリッジ部（光導波路）２ａの端面間距離（＝約４００μｍ）の５分の１以上であるように構成することによって、矢印Ｃ方向に沿って素子分割を行う際に、予め素子分割用溝１０がリッジ部２ａの端面間距離の５分の１以上の長い領域に形成されているので、素子分割用溝１０を起点として矢印Ｃ方向に容易に素子分割を行うことができる。これにより、半導体層２に割れや欠けが発生するのをより抑制することができる。

また、第１実施形態では、半導体層２の欠陥集中領域３０を含み、かつ、リッジ部（光導波路）２ａを含まない領域に、レーザ光を照射することにより、矢印Ａ方向（矢印Ｂ方向）に延びるように欠陥集中領域３０毎に、破線状の劈開導入用段差部９ａおよび９ｂ（劈開用溝９）を形成することによって、リッジ部２ａに劈開導入用段差部９ａおよび９ｂ（劈開用溝９）を形成することなく、劈開を行うことができるので、リッジ部２ａの分割面を、容易に、劈開面とすることができる。

また、第１実施形態では、矢印Ａ方向（矢印Ｂ方向）における劈開導入用段差部９ａおよび９ｂ（劈開用溝９）の幅Ｗ３を、矢印Ａ方向（矢印Ｂ方向）における劈開面７および８の幅Ｗ４（＝約２００μｍ）の２０分の１以上であるように構成することによって、矢印Ａ方向（矢印Ｂ方向）に沿って劈開を行う際に、予め劈開用溝９が劈開面７および８の幅Ｗ４の２０分の１以上の長い領域に形成されているので、劈開用溝９を起点として矢印Ａ方向（矢印Ｂ方向）に、より容易に、劈開することができる。

また、第１実施形態では、ｎ型ＧａＮ基板１のｎ側電極６側を、Ａｕ−Ｓｎなどからなる半田２１を介して放熱基台２２に取り付けるように構成することによって、半田２１が、ｎ側電極６の裏面上のみならず、裏面から窪んだ分離導入用段差部１０ａおよび１０ｂにも入り込んで固着するので、半導体レーザチップ２０ｂを放熱基台２２に安定して固定することができる。この結果、レーザ出射光の軸ずれが生じるのを抑制することができる。なお、半導体レーザチップ２０ａ（図１参照）をジャンクションアップ方式により放熱基台２２に融着する場合も、上記と同様の効果が得られる。

（第１実施形態の第１変形例）
図１１は、本発明の第１実施形態の第１変形例によるＧａＮ系半導体レーザチップを放熱基台に取り付けた際の構造を示した斜視図である。この第１実施形態の第１変形例によるＧａＮ系半導体レーザチップでは、上記第１実施形態と異なり、上記第１実施形態の一例による半導体レーザチップ２０ａをジャンクションダウン方式により放熱基台２２に固定する場合について説明する。

ここで、第１実施形態の第１変形例では、図１１に示すように、半導体レーザチップ２０ａ（ｎ型ＧａＮ基板１）のｐ側パッド電極５側がＡｕ−Ｓｎなどからなる半田２１を介してジャンクションダウン方式によりＡｌＮなどからなる放熱基台２２に固定されている。この場合、溶融した半田２１は、放熱基台２２に対して半導体レーザチップ２０ａのｐ側パッド電極５の表面のみならず劈開面７および８の半導体層２側に形成された劈開導入用段差部９ａおよび９ｂの形状に合わせて流れ込んで固着するので、半導体レーザチップ２０ａは放熱基台２２に対して確実に融着されている。

第１実施形態の第１変形例では、上記のように、ｎ型ＧａＮ基板１の半導体層２が形成されたｐ側パッド電極５側を、Ａｕ−Ｓｎなどからなる半田２１を介して放熱基台２２に取り付けるように構成することによって、半田２１が、ｐ側パッド電極５の表面のみならず、表面から窪んだ劈開導入用段差部９ａおよび９ｂにも入り込んで固着するので、半導体レーザチップ２０ａを放熱基台２２に安定して固定することができる。この結果、レーザ出射光の軸ずれが生じるのを抑制することができる。また、溶融した半田２１が劈開導入用段差部９ａ（図１１参照）に入り込んで固着するので、共振器面（劈開面７）のリッジ部（光導波路）２ａ近傍に、はみ出ない。これにより、半田２１がリッジ部２ａからのレーザ出射光を妨げるのを抑制することができる。

なお、第１実施形態の第１変形例のその他の効果は、上記第１実施形態と同様である。また、上記第１実施形態の他の例による半導体レーザチップ２０ｂ（図３参照）をジャンクションダウン方式により放熱基台２２に融着する場合も、上記と同様の効果が得られる。

（第２実施形態）
図１２および図１３は、本発明の第２実施形態によるＧａＮ系半導体レーザチップの製造プロセスにより形成された構造を示した斜視図である。図１４は、図１２および図１３に示した第２実施形態によるＧａＮ系半導体レーザチップの製造プロセスを説明するための斜視図である。図１２〜図１４を参照して、この第２実施形態では、上記第１実施形態と異なり、隣接する欠陥集中領域と欠陥集中領域との間に３つのＧａＮ系半導体レーザチップを形成する場合について説明する。

第２実施形態では、ＧａＮ系半導体レーザチップは、図１２および図１３に示すように、ｎ型ＧａＮ基板４１の一方側（矢印Ｄ方向側または矢印Ｅ方向側）に結晶欠陥の多い欠陥集中領域３０を有する半導体レーザチップ４０ａと、ｎ型ＧａＮ基板４１に結晶欠陥の多い欠陥集中領域３０を有さない半導体レーザチップ４０ｂとにより構成されている。なお、後述する製造プロセスにおいて、図１２に示した第２実施形態による半導体レーザチップ４０ａに加えて、図１４に示すような半導体レーザチップ４０ｃも形成される。この半導体レーザチップ４０ｃは、第１実施形態で示した半導体レーザチップ２０ａに対する半導体レーザチップ２０ｂと同様に、中央部１１０を対称軸として半導体レーザチップ４０ａ（図１２参照）と矢印Ｄ方向（矢印Ｅ方向）に対称な形状を有している。

この半導体レーザチップ４０ａ（４０ｃ）および４０ｂは、図１２および図１３に示すように、矢印Ｄ方向（矢印Ｅ方向）に沿って、それぞれ、約１５０μｍおよび約１００μｍの長さを有するように形成されている。なお、ｎ型ＧａＮ基板４１は、本発明の「基板」の一例である。

また、半導体レーザチップ４０ａ（４０ｃ）および４０ｂには、上記第１実施形態と同様、ｎ型ＧａＮ基板４１上に、Ｆ方向にストライプ状（細長状）に延びる光導波路を構成するリッジ部４２ａを含む窒化物系の半導体層４２が形成されている。なお、半導体層４２は、本発明の「窒化物系半導体層」の一例である。また、半導体層４２上には、ｐ側電極４３を覆うように、約３００ｎｍの厚みを有するＳｉＯ_２膜からなる電流ブロック層４４およびｐ側パッド電極４５が形成されている。また、ｎ型ＧａＮ基板４１の裏面上には、ｎ側電極４６が形成されている。また、光導波路を構成するリッジ部４２ａと直交するように、共振器面を構成する２つの劈開面４７および４８が形成されている。なお、劈開面４７および４８は、本発明の「第１の分割による分割面」の一例である。

また、第２実施形態では、図１２に示すように、半導体レーザチップ４０ａには、上記第１実施形態と同様、劈開導入用段差部４９ａおよび４９ｂ（劈開用溝４９）が一方側に形成されているとともに、リッジ部４２ａが半導体レーザチップ４０ａ（ｎ型ＧａＮ基板４１）の矢印Ｄ方向（矢印Ｅ方向）の中央部１１０から他方側に寄った領域に形成されている。また、半導体レーザチップ４０ｂには、図１３に示すように、上記第１実施形態と異なり、劈開導入用段差部４９ａおよび４９ｂ（劈開用溝４９）が形成されていないとともに、リッジ部４２ａが半導体レーザチップ４０ｂ（ｎ型ＧａＮ基板４１）の矢印Ｄ方向（矢印Ｅ方向）の中央部１２０に形成されている。

なお、第２実施形態のその他の構造は、上記第１実施形態と同様である。

次に、図１２〜図１４を参照して、第２実施形態によるＧａＮ系半導体レーザチップのウェハ状態での製造プロセス（ウェハプロセス）について説明する。

まず、図１２および図１３に示すように、上記第１実施形態と同様のプロセスを用いて、ｎ型ＧａＮ基板４１上に、ｐ側コンタクト層（図示せず）までを形成する。その後、真空蒸着法およびエッチング技術を用いて、リッジ部（光導波路）４２ａおよびｐ側電極４３を形成する。

このとき、第２実施形態では、図１４に示すように、隣接する欠陥集中領域３０と欠陥集中領域３０との間に３つのリッジ部４２ａを形成する。

なお、第２実施形態のその他のウェハ状態での製造プロセス（ウェハプロセス）は、上記第１実施形態のウェハ状態での製造プロセスと同様である。

次に、図１２〜図１４を参照して、第２実施形態によるＧａＮ系半導体レーザチップのウェハプロセス以降の製造プロセス（チップ化プロセス）について説明する。

まず、上記第１実施形態と同様のプロセスを用いて、図１４に示すように、欠陥集中領域３０を含み、かつ、リッジ部（光導波路）４２ａを含まない領域に、矢印Ｄ方向（矢印Ｅ方向）に延びる破線状に欠陥集中領域３０毎に劈開用溝４９を形成する。この状態で、上記第１実施形態と同様のプロセスを用いて、ウェハを、劈開用溝４９の位置で矢印Ｄ方向（矢印Ｅ方向）に沿って劈開（第１の分割）する。これにより、ウェハは、ＧａＮ系半導体レーザチップが矢印Ｄ方向（矢印Ｅ方向）に１列に配置されたバー状に形成される。

そして、上記第１実施形態と同様のプロセスを用いて、バー状に劈開されたウェハのｎ型ＧａＮ基板４１の裏面側から、ストライプ状のリッジ部４２ａの延びる方向（Ｆ方向）に素子分割用溝１０（図１２および図１３参照）を形成する。

このとき、第２実施形態では、図１２および図１３に示すように、上記第１実施形態と同様、矢印Ｄ方向（矢印Ｅ方向）に延びる劈開面４７および４８から所定の距離Ｗ２（約２０μｍ）を隔てた領域に、素子分割用溝１０を形成する。

また、第２実施形態では、素子分割用溝１０は、欠陥集中領域３０と、欠陥集中領域３０から約１５０μｍ離れた部分とに形成される。この状態で、上記第１実施形態と同様のプロセスを用いて、バー状のウェハを、素子分割用溝１０の位置でＦ方向に沿って分割（第２の分割）することにより、図１２および図１３に示したＧａＮ系半導体レーザチップ（３つの半導体レーザチップ４０ａ（４０ｃ）および４０ｂ）が多数製造される。

なお、第２実施形態のその他のウェハプロセス以降の製造プロセス（チップ化プロセス）は、上記第１実施形態のウェハプロセス以降の製造プロセスと同様である。

また、第２実施形態の効果は、上記第１実施形態と同様である。なお、半導体レーザチップ４０ａおよび４０ｃ（図１２参照）を融着層（半田２１など）を介して放熱基台に固定する際は、上記第１実施形態と同様にジャンクションアップ方式およびジャンクションダウン方式のいずれの方法によっても融着層が分離導入用段差部１０ａ（１０ｂ）または劈開導入用段差部４９ａ（４９ｂ）に入り込んで固着するので、半導体レーザチップ４０ａを放熱基台に安定して固定することができる。その一方、半導体レーザチップ４０ｂ（図１３参照）を融着層を介して放熱基台に固定する際は、ジャンクションダウン方式の場合のみ、融着層が分離導入用段差部１０ａ（１０ｂ）に入り込んで固着するので、上記と同様の効果が得られる。

（第３参考形態）
図１５は、本発明の第３参考形態によるＧａＮ系半導体レーザチップの製造プロセスにより形成された構造を示した斜視図である。図１６は、図１５に示した第３参考形態によるＧａＮ系半導体レーザチップを放熱基台に取り付けた際の構造を示した斜視図である。図１５および図１６を参照して、この第３参考形態では、上記第１および第２実施形態と異なり、隣接する欠陥集中領域と欠陥集中領域との間に１つのＧａＮ系半導体レーザチップを形成する場合について説明する。

第３参考形態による半導体レーザチップ６０ａでは、図１５に示すように、ｎ型ＧａＮ基板６１の両側（矢印Ａ方向側および矢印Ｂ方向側）に結晶欠陥の多い欠陥集中領域３０を有している。この半導体レーザチップ６０ａは、矢印Ａ方向（矢印Ｂ方向）に沿って、約４００μｍの長さ（幅）を有するように形成されている。なお、ｎ型ＧａＮ基板６１は、本発明の「基板」の一例である。

また、半導体レーザチップ６０ａには、上記第１実施形態と同様、ｎ型ＧａＮ基板６１上に、Ｃ方向にストライプ状（細長状）に延びる光導波路を構成するリッジ部６２ａを含む窒化物系の半導体層６２が形成されている。なお、半導体層６２は、本発明の「窒化物系半導体層」の一例である。また、半導体層６２上には、ｐ側電極６３を覆うように、約３００ｎｍの厚みを有するＳｉＯ_２膜からなる電流ブロック層６４およびｐ側パッド電極６５が形成されている。また、ｎ型ＧａＮ基板６１の裏面上には、ｎ側電極６６が形成されている。また、光導波路を構成するリッジ部６２ａと直交するように、共振器面を構成する２つの劈開面６７および６８が形成されている。なお、劈開面６７および６８は、本発明の「第１の分割による分割面」の一例である。

ここで、第３参考形態では、図１５に示すように、半導体レーザチップ６０ａには、上記第１実施形態と異なり、劈開導入用段差部６９ａおよび６９ｂが一方側（矢印Ａ方向側）に形成されているとともに、劈開導入用段差部６９ｃおよび６９ｄが他方側（矢印Ｂ方向側）に形成されている。また、リッジ部６２ａは、半導体レーザチップ６０ａ（ｎ型ＧａＮ基板６１）の矢印Ａ方向（矢印Ｂ方向）の中央部１１０から若干Ａ方向側に寄った領域に形成されている。なお、劈開導入用段差部６９ａ、６９ｂ、６９ｃおよび６９ｄは、それぞれ、本発明の「第２の段差部」の一例である。

なお、第３参考形態のＧａＮ系半導体レーザチップ（半導体レーザチップ６０ａ）のその他の構造は、上記第１実施形態と同様である。

また、第３参考形態では、図１６に示すように、半導体レーザチップ６０ａ（ｎ型ＧａＮ基板６１）のｎ側電極６６側がＡｕ−Ｓｎなどからなる半田２１を介してジャンクションアップ方式によりＡｌＮなどからなる放熱基台（サブマウント）２２に固定されている。この際、溶融した半田２１は、放熱基台２２に対して半導体レーザチップ６０ａのｎ側電極６６の裏面側のみならず分離導入用段差部１０ａおよび１０ｂの形状に合わせるように流れ込んで固着する。これにより、半導体レーザチップ６０ａは放熱基台２２に対して確実に固定されている。

図１７は、図１５および図１６に示した第３参考形態によるＧａＮ系半導体レーザチップの製造プロセスを説明するための斜視図である。次に、図１５〜図１７を参照して、第３参考形態によるＧａＮ系半導体レーザチップのウェハ状態での製造プロセス（ウェハプロセス）について説明する。

まず、図１５に示すように、上記第１実施形態と同様のプロセスを用いて、ｎ型ＧａＮ基板６１上に、ｐ側コンタクト層（図示せず）までを形成する。その後、真空蒸着法およびエッチング技術を用いて、リッジ部（光導波路）６２ａおよびｐ側電極６３を形成する。

このとき、第３参考形態では、図１７に示すように、隣接する欠陥集中領域３０と欠陥集中領域３０との間に１つのリッジ部６２ａを形成する。

なお、第３参考形態のその他のウェハ状態での製造プロセス（ウェハプロセス）は、上記第１実施形態のウェハ状態での製造プロセスと同様である。

次に、図１５〜図１７を参照して、第３参考形態によるＧａＮ系半導体レーザチップのウェハプロセス以降の製造プロセス（チップ化プロセス）について説明する。

まず、上記第１実施形態と同様のプロセスを用いて、図１７に示すように、欠陥集中領域３０を含み、かつ、リッジ部（光導波路）６２ａを含まない領域に、矢印Ａ方向（矢印Ｂ方向）に延びる破線状に欠陥集中領域３０毎に劈開用溝６９を形成する。この状態で、上記第１実施形態と同様のプロセスを用いて、ウェハを、劈開用溝６９の位置で矢印Ａ方向（矢印Ｂ方向）に沿って劈開（第１の分割）する。これにより、ウェハは、ＧａＮ系半導体レーザチップが矢印Ａ方向（矢印Ｂ方向）に１列に配置されたバー状に形成される。

そして、上記第１実施形態と同様のプロセスを用いて、バー状に劈開されたウェハのｎ型ＧａＮ基板６１の裏面側から、ストライプ状のリッジ部６２ａの延びる方向（Ｃ方向）に素子分割用溝１０（図１５参照）を形成する。

このとき、第３参考形態では、図１５に示すように、上記第１実施形態と同様、矢印Ａ方向（矢印Ｂ方向）に延びる劈開面６７および６８からＣ方向に所定の距離Ｗ２（約２０μｍ）を隔てた領域に、素子分割用溝１０を形成する。

また、第３実施形態では、素子分割用溝１０は、欠陥集中領域３０の部分（図１５参照）に形成される。この状態で、上記第１実施形態と同様のプロセスを用いて、バー状のウェハを、素子分割用溝１０の位置でＣ方向に沿って分割（第２の分割）することにより、図１５に示したＧａＮ系半導体レーザチップ（半導体レーザチップ６０ａ）が多数製造される。

なお、第３実施形態のその他のウェハプロセス以降の製造プロセス（チップ化プロセス）は、上記第１実施形態のウェハプロセス以降の製造プロセスと同様である。

そして、第３参考形態では、図１６に示すように、上記チップ化された半導体レーザチップ６０ａのｎ側電極６６側を下にして、加熱により高温状態となった放熱基台（サブマウント）２２に半田２１を介して融着する。この際、溶融した半田２１は、放熱基台２２に対して半導体レーザチップ６０ａのｎ側電極６６の裏面側のみならず、分離導入用段差部１０ａおよび１０ｂの形状に合わせて流れ込んで固着する。これにより、第１実施形態と同様に、ジャンクションアップ方式によるＧａＮ系半導体レーザチップが形成される。

第３参考形態では、上記第１実施形態と同様に、ｎ型ＧａＮ基板６１の半導体層６２が形成された側とは反対側のｎ側電極６６側を、Ａｕ−Ｓｎなどからなる半田２１を介して放熱基台２２に取り付けるように構成することによって、半田２１が、ｎ側電極６６の裏面上のみならず、裏面から窪んだ分離導入用段差部１０ａおよび１０ｂにも入り込んで固着するので、半導体レーザチップ６０ａを放熱基台２２に安定して固定することができる。この結果、レーザ出射光の軸ずれが生じるのを抑制することができる。なお、第３参考形態のその他の効果は、上記第１実施形態と同様である。

（第３参考形態の変形例）
図１８は、本発明の第３参考形態の変形例によるＧａＮ系半導体レーザチップを放熱基台に取り付けた際の構造を示した斜視図である。この第３参考形態の変形例によるＧａＮ系半導体レーザチップでは、上記第３参考形態と異なり、半導体レーザチップ６０ａをジャンクションダウン方式により放熱基台２２に固定する場合について説明する。

ここで、第３参考形態の変形例では、図１８に示すように、半導体レーザチップ６０ａ（ｎ型ＧａＮ基板６１）のｐ側パッド電極６５側がＡｕ−Ｓｎなどからなる半田２１を介してジャンクションダウン方式によりＡｌＮなどからなる放熱基台（サブマウント）２２に固定されている。この場合、溶融した半田２１は、放熱基台２２に対して半導体レーザチップ６０ａのｐ側パッド電極６５の表面のみならず劈開面６７および６８の半導体層６２側に形成された４つの劈開導入用段差部６９ａ、６９ｂ、６９ｃおよび６９ｄの形状に合わせて流れ込んで固着するので、半導体レーザチップ６０ａは放熱基台２２に対して確実に固定されている。

第３参考形態の変形例では、上記のように、ｎ型ＧａＮ基板６１の半導体層６２が形成されたｐ側パッド電極６５側を、Ａｕ−Ｓｎなどからなる半田２１を介して放熱基台２２に取り付けるように構成することによって、半田２１が、ｐ側パッド電極６５の表面のみならず、表面から窪んだ劈開導入用段差部６９ａ、６９ｂ、６９ｃおよび６９ｄ（４箇所）にも入り込んで固着するので、半導体レーザチップ６０ａを放熱基台２２に安定して固定することができる。この結果、レーザ出射光の軸ずれが生じるのを抑制することができる。また、溶融した半田２１が劈開導入用段差部６９ａおよび６９ｃ（図１８参照）に入り込んで固着するので、共振器面（劈開面６７）のリッジ部（光導波路）６２ａ近傍に、はみ出ない。これにより、半田２１がリッジ部６２ａからのレーザ出射光を妨げるのを抑制することができる。なお、第３参考形態の変形例のその他の効果は、上記第１実施形態と同様である。

なお、今回開示された実施形態および実施例は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態および実施例の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。

たとえば、上記実施形態では、ＧａＮ系半導体レーザチップに本発明を適用する例を示したが、本発明はこれに限らず、ＧａＮ系以外の窒化物系半導体素子にも適用可能である。

また、上記実施形態では、素子分割用溝を、劈開面から約２０μｍ隔てた領域に形成した例を示したが、本発明はこれに限らず、素子分割用溝を、劈開面から約２０μｍ以外の距離を隔てた領域に形成してもよい。たとえば、素子分割用溝を、劈開面から約２０μｍよりも大きい距離を隔てた領域に形成する場合、素子分割用溝を形成する際のデブリがリッジ部（光導波路）に付着するのをより抑制することができるので、ウェハ（ｎ型ＧａＮ基板）をより薄くすることができる。

また、上記実施形態では、結晶欠陥の多い領域が直線状に形成されたｎ型ＧａＮ基板を用いた例について示したが、本発明はこれに限らず、結晶欠陥の多い領域が直線状以外の、たとえば、網目状に形成されたｎ型ＧａＮ基板を用いてもよい。

また、上記実施形態では、刃状治具を用いて、ウェハを劈開または分割した例について示したが、本発明はこれに限らず、刃状治具以外の、たとえば、ローラなどを用いて、ウェハを劈開または分割してもよい。

また、上記実施形態では、端面コート材料として、ＳｉＯ_２およびＴｉＯ_２を用いた例について示したが、本発明はこれに限らず、端面コート材料として、ＳｉＯ_２およびＴｉＯ_２以外の、たとえば、Ａｌ_２Ｏ_３、ＺｒＯ_２、Ｔａ_２Ｏ_５、Ｎｂ_２Ｏ_５、Ｌａ_２Ｏ_３、ＳｉＮ、ＡｌＮまたはＢＮなどを用いてもよいし、これらの組成比の異なる材料であるＴｉ_３Ｏ_５やＮｂ_２Ｏ_３などを用いてもよい。

また、上記実施形態では、ウェハ（ｎ型ＧａＮ基板）の厚みを約１３０μｍに形成した例について示したが、本発明はこれに限らず、ウェハ（ｎ型ＧａＮ基板）の厚みを約１３０μｍ以外の厚みに形成してもよい。

また、上記実施形態では、ｐ側パッド電極を、半導体レーザチップの端面（４辺）となる位置から均等な距離だけ内側の領域に形成したが、本発明はこれに限らず、均等な距離でなくてもよいし、形状も他のものでも構わない。たとえば、ｐ側パッド電極を、円形、多角形、または、図１９〜図２１にそれぞれ示した本発明の第１実施形態の第２変形例〜第４変形例のような形状にしてもよい。この場合、第２変形例〜第４変形例では、ｐ側パッド電極５ａ〜５ｃの面積を小さくすることができるので、半導体レーザチップの容量を小さくすることができる。これにより、半導体レーザチップの応答特性（高周波特性）を向上させることができる。また、第２変形例〜第４変形例（特に第２変形例）では、半導体レーザチップ（ｐ側パッド電極５ａ〜５ｃ）を上方から見るだけで、半導体レーザチップの方向を容易に識別することができるので、レーザ光の出射方向を容易に識別することができる。

また、上記実施形態では、隣接する欠陥集中領域と欠陥集中領域との間に、１つまたは２つまたは３つのＧａＮ系半導体レーザチップを形成した例について示したが、本発明はこれに限らず、隣接する欠陥集中領域と欠陥集中領域との間に、４つ以上のＧａＮ系半導体レーザチップを形成してもよい。

また、第２実施形態では、隣接する欠陥集中領域と欠陥集中領域との間に、約１５０μｍ、約１００μｍおよび約１５０μｍの幅をそれぞれ有する３つのＧａＮ系半導体レーザチップを形成した例について示したが、本発明はこれに限らず、隣接する欠陥集中領域と欠陥集中領域との間に、同じ幅の３つのＧａＮ系半導体レーザチップを形成してもよい。

また、第２実施形態では、隣接する欠陥集中領域と欠陥集中領域との間に、３つのＧａＮ系半導体レーザチップを形成し、中央のレーザチップのリッジ部（光導波路）を、レーザチップの中央部に位置するように形成した例について示したが、本発明はこれに限らず、中央のレーザチップのリッジ部（光導波路）を、一方側に寄った位置に形成してもよい。

また、上記実施形態では、基板の裏面側に形成される素子分割用溝および基板の半導体層側に形成される劈開用溝の深さをともに約４０μｍとした例について示したが、本発明はこれに限らず、素子分割用溝および劈開用溝の深さを３μｍ以上１００μｍ以下の範囲で形成してもよい。

また、上記実施形態では、半導体レーザチップを固定するためのサブマウントとしてＡｌＮからなる放熱基台を用いた例について示したが、本発明はこれに限らず、ＳｉＣ、Ｓｉ、ＢＮ、ダイヤモンド、Ｃｕ、ＣｕＷおよびＡｌなどの他の材料からなる放熱基台を用いてもよい。また、レーザチップを放熱基台に固定する際の融着層としてＡｕ−Ｓｎからなる半田を用いたが、本発明はこれに限らず、Ａｇ−Ｓｎ、Ｐｂ−ＳｎおよびＩｎ−Ｓｎなどの他の材料からなる融着層を用いてもよい。

本発明の第１実施形態によるＧａＮ系半導体レーザチップの製造プロセスにより形成された構造の一例を示した斜視図である。 図１に示したＧａＮ系半導体レーザチップの中央付近の半導体層の詳細構造を示した断面図である。 本発明の第１実施形態によるＧａＮ系半導体レーザチップの製造プロセスにより形成された構造の他の例を示した斜視図である。 図３に示した第１実施形態の他の例によるＧａＮ系半導体レーザチップを放熱基台に取り付けた際の構造を示した斜視図である。 図１に示した第１実施形態によるＧａＮ系半導体レーザチップのウェハ状態での製造プロセス（ウェハプロセス）を説明するための斜視図である。 図１に示した第１実施形態によるＧａＮ系半導体レーザチップのウェハ状態での製造プロセス（ウェハプロセス）を説明するための平面図である。 図１に示した第１実施形態によるＧａＮ系半導体レーザチップのウェハプロセス以降の製造プロセス（チップ化プロセス）を説明するための斜視図である。 図１に示した第１実施形態によるＧａＮ系半導体レーザチップのウェハプロセス以降の製造プロセス（チップ化プロセス）を説明するための斜視図である。 図１に示した第１実施形態によるＧａＮ系半導体レーザチップのウェハプロセス以降の製造プロセス（チップ化プロセス）を説明するための斜視図である。 図１に示した第１実施形態によるＧａＮ系半導体レーザチップのウェハプロセス以降の製造プロセス（チップ化プロセス）を説明するための斜視図である。 本発明の第１実施形態の第１変形例によるＧａＮ系半導体レーザチップを放熱基台に取り付けた際の構造を示した斜視図である。 本発明の第２実施形態によるＧａＮ系半導体レーザチップの構造を示した斜視図である。 本発明の第２実施形態によるＧａＮ系半導体レーザチップの構造を示した斜視図である。 図１２および図１３に示した第２実施形態によるＧａＮ系半導体レーザチップの製造プロセスを説明するための斜視図である。 本発明の第３参考形態によるＧａＮ系半導体レーザチップの構造を示した斜視図である。 図１５に示した第３参考形態によるＧａＮ系半導体レーザチップを放熱基台に取り付けた際の構造を示した斜視図である。 図１５および図１６に示した第３参考形態によるＧａＮ系半導体レーザチップの製造プロセスを説明するための斜視図である。 本発明の第３参考形態の変形例によるＧａＮ系半導体レーザチップを放熱基台に取り付けた際の構造を示した斜視図である。 本発明の第１実施形態の第２変形例によるＧａＮ系半導体レーザチップの構造を示した斜視図である。 本発明の第１実施形態の第３変形例によるＧａＮ系半導体レーザチップの構造を示した斜視図である。 本発明の第１実施形態の第４変形例によるＧａＮ系半導体レーザチップの構造を示した斜視図である。

１、４１、６１ ｎ型ＧａＮ基板（基板）
２、４２、６２ 半導体層（窒化物系半導体層）
７、８、４７、４８、６７、６８ 劈開面（第１の分割による分割面）
９、４９、６９ 劈開用溝
９ａ、９ｂ、４９、４９ｂ、６９ａ、６９ｂ、６９ｃ、６９ｄ 劈開導入用段差部（第２の段差部）
１０ 素子分割用溝
１０ａ、１０ｂ 分離導入用段差部（第１の段差部）
２１ 半田（融着層）
３０ 欠陥集中領域

Claims (4)

1. 基板上に、第１の方向に延びる光導波路を有する窒化物系半導体層を形成する工程と、
   前記光導波路の延びる前記第１の方向と交差する第２の方向に沿って、前記窒化物系半導体層が形成された前記基板に対して、第１の分割を行う工程と、
   前記第１の分割を行う工程の後、前記第１の分割を行う工程により分割された前記基板の前記窒化物系半導体層が形成された側とは反対側の表面で、かつ、前記第２の方向に延びる前記第１の分割により形成された分割面から所定の距離を隔てた領域に、レーザ光を照射することにより前記第１の方向に延びる素子分割用溝を形成する工程と、
   前記素子分割用溝に沿って第２の分割を行うことにより窒化物系半導体素子を形成する工程とを備え、
   前記基板は、前記第１の方向に延びるとともに、前記第２の方向に所定の間隔で複数設けられる欠陥集中領域を有し、
   前記基板上に第１の方向に延びる光導波路を有する窒化物系半導体層を形成する工程は、前記第１の方向に延びる隣接する前記欠陥集中領域の間に、少なくとも２つの前記光導波路を形成する工程を含み、
   前記第１の分割を行う工程は、
   前記欠陥集中領域を含み、かつ、前記光導波路を含まない領域に、レーザ光を照射することにより、前記第２の方向に延びるように前記欠陥集中領域毎に設けられる破線状の劈開用溝を形成する工程とを含む、窒化物系半導体素子の製造方法。
2. 前記基板に素子分割用溝を形成する工程は、前記欠陥集中領域と、前記光導波路間の中央とに、前記素子分割用溝を形成する工程を含む、請求項１に記載の窒化物系半導体素子の製造方法。
3. 隣接する前記光導波路間の中央から前記光導波路までの距離は、前記欠陥集中領域から前記光導波路までの距離以下の大きさである、請求項２に記載の窒化物系半導体素子の製造方法。
4. 前記第１の分割を行う工程と、前記第２の分割を行うことにより窒化物系半導体素子を形成する工程とを行った後に、前記窒化物系半導体層側、または、前記基板側のいずれか一方を、融着層を介して放熱基台に取り付ける工程をさらに備える、請求項１〜３のいずれか１項に記載の窒化物系半導体素子の製造方法。
   

Images