JP2008252069A - 半導体レーザ素子の製造方法および半導体レーザ素子 - Google Patents

Abstract

【課題】半導体レーザ素子部の幅を小さくする場合にも、半導体レーザ素子の取り扱い（ハンドリング）が困難になるのを抑制することが可能な半導体レーザ素子の製造方法を提供する。
【解決手段】この半導体レーザ素子の製造方法では、ＧａＮ基板５０上に、共振器の延びる方向と交差するＤ方向に所定の間隔を隔てて複数の半導体レーザ素子部８０を形成する工程と、複数の半導体レーザ素子部８０のうちの一部を、支持基板３１に接合する工程と、支持基板３１を、共振器の延びるＣ方向に分割する工程とを備えている。
【選択図】図２１

Description

本発明は、半導体レーザ素子の製造方法および半導体レーザ素子に関し、特に、基板上に半導体レーザ素子部が形成された半導体レーザ素子の製造方法および半導体レーザ素子に関する。

従来、基板上に半導体レーザ素子部が形成された半導体レーザ素子の製造方法が知られている（たとえば、特許文献１参照）。上記特許文献１には、半導体基板上に所定の間隔を隔てて複数の第１レーザ発振部を形成する工程と、サファイア基板上に所定の間隔を隔てて複数の第２レーザ発振部（半導体レーザ素子部）を形成する工程と、サファイア基板上の全ての第２レーザ発振部を、それぞれ、半導体基板上の第１レーザ発振部に接合する工程と、第２レーザ発振部毎に半導体基板を分割する工程とを備えた半導体レーザ素子の製造方法が開示されている。

特開２００５−２０９９５０号公報

しかしながら、特許文献１に開示された半導体レーザ素子の製造方法では、サファイア基板上に所定の間隔を隔てて形成された全ての第２レーザ発振部を、それぞれ、半導体基板上の第１レーザ発振部に接合した後、第２レーザ発振部毎に半導体基板を分割するので、サファイア基板１枚あたりの第２レーザ発振部の取れ数を増加させるためにサファイア基板上に形成される第２レーザ発振部（半導体レーザ素子部）の幅を小さくする場合、分割後の半導体基板の幅も小さくなる。このため、半導体レーザ素子の幅が小さくなるので、半導体レーザ素子の取り扱い（ハンドリング）が困難になるという問題点がある。

この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、半導体レーザ素子部の幅を小さくする場合にも、半導体レーザ素子の取り扱い（ハンドリング）が困難になるのを抑制することが可能な半導体レーザ素子の製造方法および半導体レーザ素子を提供することである。

課題を解決するための手段および発明の効果

上記目的を達成するために、この発明の第１の局面による半導体レーザ素子の製造方法は、第１の基板上に、共振器の延びる第１の方向と交差する第２の方向に所定の間隔を隔てて複数の半導体レーザ素子部を形成する工程と、複数の半導体レーザ素子部のうちの一部を、第２の基板に接合する工程と、第２の基板に接合された複数の半導体レーザ素子部のうちの一部を第１の基板から剥離する工程と、第２の基板を、第２の方向に沿って分割する工程とを備えている。

この第１の局面による半導体レーザ素子の製造方法では、上記のように、第１の基板上に、共振器の延びる第１の方向と交差する第２の方向に所定の間隔を隔てて複数の半導体レーザ素子部を形成する工程と、複数の半導体レーザ素子部のうちの一部を、第２の基板に接合する工程とを設けることによって、複数の半導体レーザ素子部の全てを第２の基板に接合する場合と異なり、第２の基板の第２の方向の長さを、第２の基板に接合された半導体レーザ素子部の第２の方向の長さよりも大きくすることができる。これにより、第１の基板上に形成される半導体レーザ素子部の幅を小さくする場合にも、第２の基板の幅が小さくなるのを抑制することができる。その結果、半導体レーザ素子部および第２の基板からなる半導体レーザ素子が小さくなりすぎるのを抑制することができるので、半導体レーザ素子の取り扱い（ハンドリング）が困難になるのを抑制することができる。

上記第１の局面による半導体レーザ素子の製造方法において、好ましくは、第２の基板の第２の方向の長さが、半導体レーザ素子部の第２の方向の長さの２倍以上の長さになるように、第２の基板の半導体レーザ素子部が接合されていない領域で、第１の方向に沿って第２の基板を分割する工程をさらに備える。このように構成すれば、第２の基板の第２の方向の長さを、第２の基板に接合された半導体レーザ素子部の第２の方向の長さの２倍以上の長さにすることができるので、第１の基板上に形成される半導体レーザ素子部の幅を小さくする場合にも、第２の基板の幅が小さくなるのを容易に抑制することができる。これにより、半導体レーザ素子が小さくなりすぎるのを、容易に抑制することができるので、半導体レーザ素子の取り扱い（ハンドリング）が困難になるのを、容易に抑制することができる。

上記第１の局面による半導体レーザ素子の製造方法において、好ましくは、第１の基板上に複数の半導体レーザ素子部を形成した後、第３の基板上に、第２の方向に所定の間隔を隔てて複数の半導体レーザ素子部が形成された第１の基板を配置するとともに、第１の基板を分離する工程をさらに含み、複数の半導体レーザ素子部のうちの一部を第２の基板に接合する工程は、複数の半導体レーザ素子部のうちの一部を、第２の基板に接合するとともに、複数の半導体レーザ素子部および分離された第１の基板のうちの一部を、第３の基板から剥離する工程を含む。このように構成すれば、半導体レーザ素子部を、第１の基板から剥離することなく第２の基板に固定することができるので、半導体レーザ素子部を第１の基板から剥離しにくい場合に、半導体レーザ素子部を第１の基板から剥離することに起因して発生する半導体レーザ素子部の損傷を発生することなく、容易に、半導体レーザ素子部を第２の基板に固定することができる。

上記第１の局面による半導体レーザ素子の製造方法において、好ましくは、複数の半導体レーザ素子部のうちの一部を第２の基板に接合する工程は、複数の半導体レーザ素子部を、所定の数毎に、第２の基板に接合する工程を含む。このように構成すれば、第２の基板の第２の方向の長さを、容易に、半導体レーザ素子部の第２の方向の長さよりも大きくすることができるので、第１の基板上に形成される半導体レーザ素子部の幅を小さくする場合にも、第２の基板の幅が小さくなるのを容易に抑制することができる。これにより、半導体レーザ素子が小さくなりすぎるのを、容易に抑制することができる。

上記第１の局面による半導体レーザ素子の製造方法において、好ましくは、複数の半導体レーザ素子部のうちの一部を第２の基板に接合する工程に先立って、第２の基板の半導体レーザ素子部が接合される領域に、接合される各々の半導体レーザ素子部に対応して複数の接着層を形成する工程をさらに備える。このように構成すれば、複数の半導体レーザ素子部のうちの一部を第２の基板に接合する際に、予め第２の基板側に形成された接着層を介して容易に半導体レーザ素子部を接合することができる。

この場合、好ましくは、複数の接着層は、第２の方向に所定の間隔を隔てて、接合される各々の半導体レーザ素子部の第２の方向の幅と略等しい幅で形成されている。このように構成すれば、各接着層は、半導体レーザ素子部の接合領域と略等しい面積を有するので、半導体レーザ素子部を確実に第２の基板に接合することができる。

この発明の第２の局面による半導体レーザ素子は、基板と、基板の表面上に形成され、共振器を有する第１半導体レーザ素子部と、第１半導体レーザ素子部の基板とは反対側の表面と電気的に接続され、第１半導体レーザ素子部に隣接する基板の表面上に延びるように形成された電極層とを備え、基板の共振器の延びる第１の方向と交差する第２の方向の長さは、半導体レーザ素子部の第２の方向の長さよりも大きい。

この第２の局面による半導体レーザ素子では、上記のように、基板の共振器の延びる第１の方向と交差する第２の方向の長さを、第１半導体レーザ素子部の第２の方向の長さよりも大きくすることによって、第１半導体レーザ素子部の幅を小さくする場合にも、基板の幅が小さくなるのを抑制することができる。これにより、半導体レーザ素子が小さくなりすぎるのを抑制することができるので、半導体レーザ素子の取り扱い（ハンドリング）が困難になるのを抑制することができる。また、第１半導体レーザ素子部の基板とは反対側の表面と電気的に接続され、第１半導体レーザ素子部に隣接する基板の表面上に延びるように形成された電極層を設けることによって、第１半導体レーザ素子部の幅を小さくする場合にも、幅の小さい第１半導体レーザ素子部の基板とは反対側の表面にワイヤーボンディングを行うことなく、基板の表面上に延びるように形成された電極層にワイヤーボンディングを行うことができる。これにより、容易に、第１半導体レーザ素子部の基板とは反対側の表面に対して電気的接続を行うことができる。

上記第２の局面による半導体レーザ素子において、好ましくは、基板の第２の方向の長さは、第１半導体レーザ素子部の第２の方向の長さの２倍以上の長さである。このように構成すれば、第１の基板上に形成される第１半導体レーザ素子部の幅を小さくする場合にも、基板の幅が小さくなるのを容易に抑制することができる。これにより、半導体レーザ素子が小さくなりすぎるのを、容易に抑制することができるので、半導体レーザ素子の取り扱い（ハンドリング）が困難になるのを、容易に抑制することができる。

この発明の第３の局面による半導体レーザ素子は、基板と、基板の表面上に形成され、共振器を有する第１半導体レーザ素子部と、第１半導体レーザ素子部の基板とは反対側の表面上に形成された電極層とを備え、基板の共振器の延びる第１の方向と交差する第２の方向の長さは、第１半導体レーザ素子部の第２の方向の長さよりも大きく、第１半導体レーザ素子部は、第２の方向に突出する突出部を有する。

この第３の局面による半導体レーザ素子では、上記のように、基板の共振器の延びる第１の方向と交差する第２の方向の長さを、第１半導体レーザ素子部の第２の方向の長さよりも大きくすることによって、基板上に形成される第１半導体レーザ素子部の幅を小さくする場合にも、基板の幅が小さくなるのを抑制することができる。これにより、半導体レーザ素子が小さくなりすぎるのを抑制することができるので、半導体レーザ素子の取り扱い（ハンドリング）が困難になるのを抑制することができる。また、第１半導体レーザ素子部の基板とは反対側の表面上に形成された電極層を設け、第１半導体レーザ素子部を、第２の方向に突出する突出部を有するように形成することによって、第１半導体レーザ素子部の幅を小さくする場合にも、第１半導体レーザ素子部の突出部上の電極層にワイヤーボンディングを行うことにより、容易に、第１半導体レーザ素子部の基板とは反対側の表面に対して電気的接続を行うことができる。また、第１半導体レーザ素子部の基板とは反対側の表面上に形成された電極層を設け、第１半導体レーザ素子部を、第２の方向に突出する突出部を有するように形成することによって、電極層を基板の表面上に延びるように形成する必要がないので、電極層を容易に形成することができる。

上記第２の局面または第３の局面による半導体レーザ素子において、好ましくは、基板は、第２半導体レーザ素子部が形成されている基板である。このように構成すれば、第１半導体レーザ素子部は、第２半導体レーザ素子部が形成された基板と接合されるので、第１半導体レーザ素子部と第２半導体レーザ素子部とからなる多波長半導体レーザ素子を容易に形成することができる。

この場合、好ましくは、第２半導体レーザ素子部は、基板上に結晶成長により形成されている。このように構成すれば、第２半導体レーザ素子部を所望の大きさに形成することができるので、第１半導体レーザ素子部との接合をより容易に行うことができる。

上記第２の局面または第３の局面による半導体レーザ素子において、好ましくは、基板の第１半導体レーザ素子部が接合される側に凸部が形成され、凸部に第１半導体レーザ素子部が接合されている。このように構成すれば、基板の凸部を第１半導体レーザ素子部との接合面とした場合に、溶解した接着層などが凸部から凸部以外の基板の表面（非接合面）に流れ出ないので、第１半導体レーザ素子部と基板とを接着層により確実に接合させることができる。

この発明の第４の局面による半導体レーザ素子は、基板と、基板の表面上に形成され、共振器を有する複数の半導体レーザ素子部と、複数の半導体レーザ素子部の基板とは反対側の表面と電気的に接続され、複数の半導体レーザ素子部に隣接する基板の表面上に延びるように形成された電極層とを備え、複数の半導体レーザ素子部は、共振器の延びる第１の方向と交差する第２の方向に所定の間隔を隔てて形成され、所定の間隔は、複数の半導体レーザ素子部の前記第２の方向の長さよりも大きい。

この第４の局面による半導体レーザ素子では、上記のように、複数の半導体レーザ素子部を、共振器の延びる第１の方向と交差する第２の方向に所定の間隔を隔てて形成するとともに、所定の間隔を半導体レーザ素子部の第２の方向の長さよりも大きくすることによって、個々の半導体レーザ素子部の幅を小さくする場合にも、基板の幅が小さくなるのを抑制することができる。これにより、半導体レーザ素子が小さくなりすぎるのを抑制することができるので、半導体レーザ素子の取り扱い（ハンドリング）が困難になるのを抑制することができる。また、複数の半導体レーザ素子部の基板とは反対側の表面と電気的に接続され、複数の半導体レーザ素子部に隣接する基板の表面上に延びるように形成された電極層を設けることによって、個々の半導体レーザ素子部の幅を小さくする場合にも、幅の小さい半導体レーザ素子部の基板とは反対側の表面にワイヤーボンディングを行うことなく、基板の表面上に延びるように形成された電極層にワイヤーボンディングを行うことができる。これにより、容易に、複数の半導体レーザ素子部の基板とは反対側の表面に対して電気的接続を行うことができる。

以下、本発明の実施形態を図面に基づいて説明する。

図１は、本発明の半導体レーザ素子の概略的な構造を説明するための平面図である。図２は、図１の１０００−１０００線に沿った断面図である。図３〜図１２は、図１に示した半導体レーザ素子の概略的な製造プロセスを説明するための図である。図１〜図１２を参照して、本発明の具体的な実施形態を説明する前に、本発明の半導体レーザ素子の概略的な構造および製造プロセスについて説明する。

まず、図１および図２を参照して、本発明の半導体レーザ素子の概略的な構造について説明する。

本発明の半導体レーザ素子では、図２に示すように、支持基板１の表面（下面）上に、導電性を有する接着層２を介して半導体レーザ素子部１０が固定されている。なお、支持基板１は、本発明の「第２の基板」および「基板」の一例である。また、半導体レーザ素子部１０は、本発明の「第１半導体レーザ素子部」の一例である。また、半導体レーザ素子部１０の支持基板１とは反対側（下面側）には、電極３が形成されている。

ここで、本発明の半導体レーザ素子では、図１に示すように、半導体レーザ素子部１０は、Ｃ方向に延びるように形成されており、支持基板１のＣ方向に垂直なＤ方向の幅（長さ）Ｗ１は、半導体レーザ素子部１０のＤ方向の幅（長さ）Ｗ２よりも大きくなるように形成されている。なお、半導体レーザ素子部１０は、支持基板１のＤ方向の中央部に形成されていてもよいし、支持基板１のＤ方向の端部に形成されていてもよい。

半導体レーザ素子部１０には、図２に示すように、下側から順に、第１半導体層１１、半導体からなる活性層１２および第２半導体層１３の半導体層が形成されている。また、第２半導体層１３に電極１４が形成されている。また、半導体層には、Ｃ方向（図１参照）に延びる導波路構造が形成されている。たとえば、導波路構造は、第２半導体層１３にＣ方向に延びるリッジ部１３ａを形成することにより形成される。導波路構造は、リッジ部１３ａを形成する方法に限らず、埋め込みヘテロ構造などの他の構造により形成してもよい。

また、図１に示すように、半導体レーザ素子部１０の半導体層のＣ方向の端部には、一対の共振器面１０ａが形成されている。この一対の共振器面１０ａと導波路構造により、Ｃ方向に延びる共振器が構成される。ここで、半導体層が劈開性を有する場合、劈開により共振器面１０ａを形成することが可能となるように、リッジ部１３ａを、半導体層の劈開面と垂直な方向に延びるように形成することが好ましい。また、共振器面１０ａは、ドライエッチングにより形成してもよい。また、共振器面１０ａ上には、必要に応じて、誘電体多層膜１５および１６が形成されている。ここで、誘電体多層膜１５および１６の膜厚および屈折率は、レーザ光の出射側で反射率が低く、反射側で反射率が高くなるように設計される。

また、支持基板１としては、導電性を有する基板を用いてもよいし、絶縁性を有する基板を用いてもよい。導電性を有する基板としては、たとえば、Ｃｕ−Ｗ、ＡｌおよびＦｅ−Ｎｉなどの金属板や、単結晶のＳｉ、ＳｉＣ、ＧａＡｓおよびＺｎＯなどの半導体基板や、多結晶のＡｌＮ基板を用いてもよい。また、金属などの導電性の微粒子を分散させた導電性樹脂フィルムや、金属および金属酸化物の複合材料などを用いてもよいし、金属を含侵した黒鉛粒子焼結体で構成される炭素および金属の複合材料を用いてもよい。また、導電性を有する基板を用いる場合、半導体層を接合するのと反対側の表面（上面）上に電極を形成してもよい。また、支持基板１として半導体基板を用いてもよい。半導体基板としては、半導体レーザ素子が形成された基板を用いてもよく、この場合、集積型レーザ素子を作製することが可能である。また、半導体レーザ素子が形成された基板としては、たとえば、ＧａＩｎＡｓ系、ＡｌＧａＡｓ系またはＡｌＧａＩｎＰ系の半導体レーザ素子を形成したＧａＡｓ基板を用いることが可能であり、このＧａＡｓ基板上に、窒化物系半導体レーザ素子などを接合してもよい。

また、第１半導体層１１は、活性層１２よりもバンドギャップの大きいクラッド層などからなる。また、第１半導体層１１の活性層１２側に、第１半導体層１１と活性層１２との間のバンドギャップを有する光ガイド層を有していてもよい。

また、活性層１２は、単層、単一量子井戸（ＳＱＷ）構造または多重量子井戸（ＭＱＷ）構造からなる。

また、第２半導体層１３は、活性層１２よりもバンドギャップの大きいクラッド層などからなる。また、第２半導体層１３の活性層１２側に、第２半導体層１３と活性層１２との間のバンドギャップを有する光ガイド層を有していてもよい。また、第２半導体層１３の活性層１２とは反対側（上面側）にコンタクト層を有していてもよい。この場合、コンタクト層は、クラッド層よりもバンドギャップが小さいことが好ましい。

また、半導体層（第１半導体層１１、活性層１２および第２半導体層１３）は、ＡｌＧａＡｓ系、ＧａＩｎＡｓ系、ＡｌＧａＩｎＰ系、ＡｌＧａＩｎＮＡｓ系、ＡｌＧａＳｂ系、ＧａＩｎＡｓＰ系、窒化物系半導体、ＭｇＺｎＳＳｅ系およびＺｎＯ系などからなる。また、窒化物系半導体としては、ＧａＮ、ＡｌＮ、ＩｎＮ、ＢＮ、ＴｌＮ、または、これらの混晶を用いることが可能である。

また、接着層２は、半田や導電性ペーストなどの材料からなる層を用いることができる。半田としては、ＡｕＳｎ、ＩｎＳｎ、ＳｎＡｇＣｕ、ＳｎＡｇＢｉ、ＳｎＡｇＣｕＢｉ、ＳｎＡｇＢｉＩｎ、ＳｎＺｎ、ＳｎＣｕ、ＳｎＢｉ、ＳｎＺｎＢｉなどからなる半田を用いることができる。

次に、図１〜図１２を参照して、本発明の半導体レーザ素子の概略的な製造プロセスについて説明する。

まず、図３に示すように、成長基板２０の上面上に、剥離層２１を形成した後、第１半導体層１１、半導体層からなる活性層１２および第２半導体層１３を順次結晶成長させる。このとき、成長基板２０と第１半導体層１１との間にバッファ層を形成してもよい。なお、成長基板２０は、本発明の「第１の基板」の一例である。

剥離層２１は、半導体層（第１半導体層１１、活性層１２および第２半導体層１３）と比較して除去されやすい層や、機械的に分離されやすい層からなる。除去されやすい層としては、たとえば、半導体層と比較して融点や沸点が低い材料、半導体層と比較して分解しやすい材料、半導体層と比較して溶解しやすい材料、および、半導体層と比較して反応しやすい材料などからなる層がある。

また、半導体層（第１半導体層１１、活性層１２および第２半導体層１３）をウルツ構造の窒化物系半導体により構成する場合、成長基板２０は、窒化物系半導体基板または異種基板を用いることが可能である。異種基板としては、六方晶構造および菱面体構造のα−ＳｉＣ基板、ＧａＡｓ基板、ＧａＰ基板、ＩｎＰ基板、Ｓｉ基板、サファイア基板、スピネル基板およびＬｉＡｌＯ_３基板などを用いることが可能である。なお、窒化物系半導体基板を用いることにより、最も結晶性のよい窒化物系半導体層を得ることができる。窒化物系半導体基板、ＳｉＣ基板およびサファイア基板を用いる場合、基板の面方位は、｛１１−２０｝面および｛１−１００｝面などの（Ｈ、Ｋ、−Ｈ−Ｋ、０）面（ここで、ＨおよびＫの少なくとも一方は０ではない）や、（０００１）面、（１１−２２）面、（１−１０１）面および（１−１０３）面などを用いる。ＧａＡｓ基板、ＧａＰ基板、ＩｎＰ基板およびＳｉ基板を用いる場合、｛１１１｝面などを用いる。また、半導体層をＡｌＧａＡｓ系、ＧａＩｎＡｓ系、ＡｌＧａＩｎＰ系またはＡｌＧａＩｎＮＡｓ系の半導体により構成する場合、ＧａＡｓ基板およびＳｉ基板を用いることが可能であり、その面方位は、｛００１｝面、｛１１０｝面、｛１１１｝面および｛−１−１−１｝面などを用いる。また、半導体層をＧａＩｎＡｓＰ系の半導体により構成する場合、ＧａＡｓ基板およびＩｎＰ基板を用いることが可能であり、その面方位は、｛００１｝面、｛１１０｝面、｛１１１｝面および｛−１−１−１｝面などを用いる。

その後、半導体層の、たとえば第２半導体層１３に、上面上に電極１４が形成されたリッジ部１３ａを形成する。そして、幅Ｗ３の分離溝２２を形成することにより、共振器の延びる方向と交差するＤ方向に所定の間隔（Ｗ３）を隔てて複数の半導体レーザ素子部１０を形成する。このとき、分離溝２２を、図４に示すように、導波路構造と交差しないように形成する。たとえば、リッジ部１３ａの延びるＣ方向と実質的に平行に延びるように形成する。

その後、図５に示すように、半導体レーザ素子部１０を、Ｃ方向（図６参照）に延びるように設けられた複数の接着層２を介して、支持基板１に接合する。このとき、分離溝２２で分離された複数の半導体レーザ素子部１０のうちの一部を、選択的に支持基板１と接合する。図５では、複数の半導体レーザ素子部１０を、たとえば、４つ毎に支持基板１に接合する場合を示している。なお、ここで支持基板１に複数の凸部を形成し、この凸部に半導体レーザ素子部１０を接合してもよい。

そして、図７に示すように、分離溝２２で分離された複数の半導体レーザ素子部１０のうち、支持基板１に接合されている半導体レーザ素子部１０のみを、成長基板２０から選択的に剥離する。このとき、たとえば、剥離される半導体レーザ素子部１０と接している剥離層２１のみにレーザ照射を行い、レーザが照射された剥離層２１のみを蒸発させてもよい。ここで、図７では、分離溝２２は、半導体レーザ素子部１０同士を完全に分離するように形成されている。しかしこれに限らず、この剥離の工程において、支持基板１に接合されている半導体レーザ素子部１０が剥離され、隣の半導体レーザ素子部１０が剥離されないような深さであれば、分離溝２２が半導体レーザ素子部１０同士を完全に分離しないように形成されていてもよい。

その後、一部の半導体レーザ素子部１０を支持基板１に接合する工程から、一部の半導体レーザ素子部１０を成長基板２０から剥離する工程までを繰り返す。すなわち、図８に示すように、別の支持基板１の接着層２と、成長基板２０上に残っている半導体レーザ素子部１０とが一致するように位置合わせを行い接合する。そして、分離溝２２で分離された複数の半導体レーザ素子部１０のうち、支持基板１に接合されている半導体レーザ素子部１０のみを、成長基板２０から選択的に剥離する。

次に、図９に示すように、支持基板１に接合された半導体レーザ素子部１０の第１半導体層１１の下面上に、電極３を形成する。

そして、図１０に示すように、半導体レーザ素子部１０が接合された支持基板１を、半導体層と共に導波路構造の延びるＣ方向（図９参照）と略垂直な面で分割（劈開）する。これにより、半導体層の端部に、一対の共振器面１０ａが形成される。

その後、図１１に示すように、共振器面１０ａに、必要に応じて、誘電体多層膜１５および１６を形成する。

最後に、支持基板１を、図１２に示すように、Ｄ方向の幅（長さ）がＷ１になるように分割することにより、個々の半導体レーザ素子が得られる。

（第１実施形態）
図１３は、本発明の第１実施形態による半導体レーザ素子の底面図である。図１４は、図１３の１１００−１１００線に沿った断面図である。図１５は、図１３の１１１０−１１１０線に沿った断面図である。まず、図１３〜図１５を参照して、第１実施形態による半導体レーザ素子の構造について説明する。

第１実施形態による半導体レーザ素子では、図１３および図１４に示すように、劈開性を有しないＣｕ−Ｗからなる導電性の支持基板３１と半導体レーザ素子部８０とが、ＡｕＳｎからなる導電性の接着層４４を介して接着されている。なお、支持基板３１は、本発明の「第２の基板」および「基板」の一例であり、半導体レーザ素子部８０は、本発明の「第１半導体レーザ素子部」の一例である。また、半導体レーザ素子部８０のＣ方向の端部には、劈開面からなる一対の共振器面９０が形成されている。

ここで、第１実施形態では、図１３に示すように、半導体レーザ素子（支持基板３１）のＣ方向の長さ（共振器長）Ｌ１は、約６００μｍであり、Ｄ方向の幅（長さ）Ｗ１１は、約４００μｍである。また、半導体レーザ素子部８０のＤ方向の幅（長さ）Ｗ１２は、約４０μｍである。すなわち、第１実施形態では、支持基板３１のＤ方向の幅（長さ）Ｗ１１は、半導体レーザ素子部８０のＤ方向の幅（長さ）Ｗ１２の約１０倍の幅（長さ）である。

また、図１４に示すように、半導体レーザ素子部８０の共振器面９０の支持基板３１側の端部近傍には、接着層４４が存在しない領域１００が形成されている。なお、この接着層４４が存在しない領域１００は、図１３に示すように、共振器面９０の延長線に対して、内側に約２５μｍの間隔（Ｌ２）を隔てた領域まで形成されている。また、支持基板３１のＣ方向の側端面３１ａは、後述する素子分割時のダイシングにより、共振器面９０の延長線に対して、内側に約２０μｍの長さ（Ｌ３）分だけずれた位置に、共振器面９０に略平行に形成されている。

また、図１４および図１５に示すように、約５μｍの厚みを有するとともに、約５×１０^１８ｃｍ^−３のＳｉがドープされた約５×１０^１８ｃｍ^−３のキャリア濃度を有するＧａＮからなるｎ型コンタクト層３２上に、約４００ｎｍの厚みを有するとともに、約５×１０^１８ｃｍ^−３のＳｉがドープされた約５×１０^１８ｃｍ^−３のキャリア濃度を有するＡｌ_０．０７Ｇａ_０．９３Ｎからなるｎ型クラッド層３３が形成されている。ｎ型クラッド層３３上には、発光層３４が形成されている。

この発光層３４には、ｎ型クラッド層３３上に、約５ｎｍの厚みを有するとともに、約５×１０^１８ｃｍ^−３のＳｉがドープされた約５×１０^１８ｃｍ^−３のキャリア濃度を有するＡｌ_０．１６Ｇａ_０．８４Ｎからなるｎ型キャリアブロック層（図示せず）が形成されている。ｎ型キャリアブロック層上には、約１００ｎｍの厚みを有するＳｉがドープされたＧａＮからなるｎ型光ガイド層（図示せず）が形成されている。ｎ型光ガイド層上には、約２０ｎｍの厚みを有するアンドープのＩｎ_０．０２Ｇａ_０．９８Ｎからなる４つの障壁層と、約３ｎｍの厚みを有するアンドープのＩｎ_０．１５Ｇａ_０．８５Ｎからなる３つの量子井戸層とが交互に積層されたＭＱＷ活性層（図示せず）が形成されている。そして、ｎ型キャリアブロック層、ｎ型光ガイド層およびＭＱＷ活性層によって、発光層３４が構成されている。

また、発光層３４上には、図１５に示すように、約１００ｎｍの厚みを有するとともに、約４×１０^１９ｃｍ^−３のＭｇがドープされたＧａＮからなるｐ型光ガイド層３５が形成されている。ｐ型光ガイド層３５上には、約２０ｎｍの厚みを有するとともに、約４×１０^１９ｃｍ^−３のＭｇがドープされたＡｌ_０．１６Ｇａ_０．８４Ｎからなるｐ型キャップ層３６が形成されている。また、ｐ型キャップ層３６上には、凸部を有する約４×１０^１９ｃｍ^−３のＭｇがドープされた約５×１０^１７ｃｍ^−３のキャリア濃度を有するＡｌ_０．０７Ｇａ_０．９３Ｎからなるｐ型クラッド層３７が形成されている。このｐ型クラッド層３７の凸部の膜厚は、約４００ｎｍであり、ｐ型クラッド層３７の凸部以外の平坦部の膜厚は、約８０ｎｍである。ｐ型クラッド層３７の凸部の上面上には、約１０ｎｍの厚みを有するとともに、約４×１０^１９ｃｍ^−３のＭｇがドープされた約５×１０^１７ｃｍ^−３のキャリア濃度を有するＩｎ_０．０２Ｇａ_０．９８Ｎからなるｐ型コンタクト層３８が形成されている。ｐ型クラッド層３７の凸部と、ｐ型コンタクト層３８とによって、電流通路となるリッジ部３９が構成されている。このリッジ部３９は、約１．５μｍの幅を有するとともに、約３８０ｎｍの高さを有している。ｐ型コンタクト層３８上には、下層から上層に向かって、約５ｎｍの厚みを有するＰｔ層と、約１００ｎｍの厚みを有するＰｄ層と、約１５０ｎｍの厚みを有するＡｕ層とから構成されるｐ側オーミック電極４０が形成されている。

また、ｎ型コンタクト層３２、ｎ型クラッド層３３、発光層３４、ｐ型光ガイド層３５、ｐ型キャップ層３６、リッジ部３９およびｐ側オーミック電極４０の側面上には、約２５０ｎｍの厚みを有するＳｉＯ_２からなる絶縁膜４１の内側部分４１ａが形成されている。この絶縁膜４１の内側部分４１ａおよび接着層４４の側面上と、支持基板３１の下面上とには、絶縁膜４１の外側部分４１ｂが形成されている。絶縁膜４１の内側部分４１ａの上面およびｐ側オーミック電極４０の上面上には、下層から上層に向かって、約１００ｎｍの厚みを有するＴｉ層と、約１００ｎｍの厚みを有するＰｄ層と、約３０００ｎｍの厚みを有するＡｕ層とからなるｐ側パッド電極４２が、約４５μｍの幅Ｗ１３で形成されている。ｐ側パッド電極４２上には、約１００ｎｍの厚みを有するＳｉＯ_２からなる絶縁膜４３が形成されている。この絶縁膜４３は、接着層４４とｐ側オーミック電極４０との反応を抑制する機能を有している。このようにして、半導体レーザ素子部８０が構成されるとともに、半導体レーザ素子部８０と支持基板３１とが、接着層４４を介して、接合されている。

また、ｎ型コンタクト層３２の裏面（下面）側には、ｎ型コンタクト層３２側（上側）からｎ側オーミック電極４５およびｎ側パッド電極４６が形成されている。なお、ｎ側パッド電極４６は、本発明の「電極層」の一例である。

また、第１実施形態では、ｎ側パッド電極４６は、半導体レーザ素子部８０の支持基板３１とは反対側の表面（下面）と電気的に接続されているとともに、半導体レーザ素子部８０に隣接する支持基板３１の表面（下面）上に延びるように形成されている。また、図１３に示すように、ｎ側パッド電極４６のＣ方向の中央部分には、Ｄ方向の一方側に突出する突出形状部４６ａが形成されており、この突出形状部４６ａの表面上には、金属線４７がワイヤーボンディングされている。

また、図１３および図１４に示すように、半導体レーザ素子部８０の劈開面（共振器面９０）から支持基板３１の側端面３１ａにわたって、誘電体多層膜４８が延びるように形成されている。ここで、図１３〜図１５に示すように、リッジ部３９の下部を形成することにより形成されたＣ方向に延びる導波路構造と共振器面９０により、Ｃ方向に延びる共振器が構成される。

図１６〜図２３は、図１３に示した第１実施形態による半導体レーザ素子の製造プロセスを説明するための図である。次に、図１３〜図２３を参照して、第１実施形態による半導体レーザ素子の製造プロセスについて説明する。なお、図１６〜図１９および図２１には、図１５と同じ方向の断面が示されており、図２０には、図１４と同じ方向の断面が示されている。

まず、図１６に示すように、有機金属気相成長（ＭＯＶＰＥ）法を用いて、成長用基板としてのＧａＮ基板５０上に、ＧａＮ基板５０を約６００℃の成長温度に保持した状態で、ＧａＮ基板５０の（０００１）Ｇａ面上に、約２０ｎｍの厚みを有するＩｎ_０．３５Ｇａ_０．６５Ｎからなる剥離層５１を成長させる。ここで、剥離層５１は、発光層３４のＭＱＷ活性層よりもバンドギャップが小さい材料からなる。具体的には、第１実施形態においては、剥離層５１は、発光層３４のＭＱＷ活性層のＩｎＧａＮよりもＩｎ組成の高いＩｎＧａＮからなる。なお、ＧａＮ基板５０は、本発明の「第１の基板」の一例である。

次に、ＭＯＶＰＥ法を用いて、剥離層５１上に、約１１００℃の成長温度に保持した状態で、ｎ型コンタクト層３２およびｎ型クラッド層３３を順次成長させる。次に、ＧａＮ基板５０を約８００℃の成長温度に保持した状態で、ｎ型クラッド層３３上に発光層３４、ｐ型光ガイド層３５およびｐ型キャップ層３６を順次成長させる。次に、ＧａＮ基板５０を約１１００℃の成長温度に保持した状態で、ｐ型キャップ層３６上に約４００ｎｍの厚みを有するｐ型クラッド層３７を成長させる。そして、ＧａＮ基板５０を約８００℃の成長温度に保持した状態で、ｐ型クラッド層３７上にｐ型コンタクト層３８を成長させる。その後、ＧａＮ基板５０を約８００℃の成長温度に保持した状態で、Ｎ_２雰囲気中においてアニールすることにより、ｐ型窒化物半導体層のアクセプタを活性化し、所定の正孔濃度を得る。

次に、真空蒸着法などを用いて、ｐ型コンタクト層３８の表面上に、ｐ側オーミック電極４０および約０．２５μｍの厚みを有するＳｉＯ_２からなる絶縁膜４１ｃを順次形成した後、パターニングすることにより、図１６に示されたような形状のｐ側オーミック電極４０および絶縁膜４１ｃが得られる。

次に、図１７に示すように、ＧａＮ基板５０を約２００℃に保持した状態で、絶縁膜４１ｃをマスクとして、Ｃｌ_２系ガスによるドライエッチングを行うことにより、ｐ型コンタクト層３８およびｐ型クラッド層３７の一部を除去することによって、リッジ部３９を約５０μｍの周期で形成する。次に、フォトリソグラフィ技術とドライエッチング技術とを用いて、剥離層５１からｐ型クラッド層３７の平坦部の一部を約１０μｍの幅でエッチングすることにより、分離溝８１を形成し、剥離層５１からｐ型クラッド層３７を約４０μｍの幅にパターニングする。

その後、図１８に示すように、ｎ型コンタクト層３２からｐ型クラッド層３７の平坦部の側面、ｐ型クラッド層３７の平坦部の上面、リッジ部３９の側面および絶縁膜４１ｃ（図１７参照）の上面を覆うように、約２５０ｎｍの厚みを有するＳｉＯ_２からなる絶縁膜４１を形成した後、ｐ側オーミック電極４０上の絶縁膜４１および４１ｃのみを除去する。

次に、ｐ側オーミック電極４０および絶縁膜４１上に、ｐ側パッド電極４２を形成する。そして、ｐ側パッド電極４２上に、約１００ｎｍの厚みを有するＳｉＯ_２からなる絶縁膜４３を形成する。このようにして、ＧａＮ基板５０上に、Ｄ方向に所定の間隔を隔てて複数の半導体レーザ素子部８０が形成される。

その後、図１９に示すように、約５μｍの厚みを有するＡｕＳｎからなる接着層４４を介して、半導体レーザ素子部８０のｐ側パッド電極４２を支持基板３１に接合する。このとき、第１実施形態では、半導体レーザ素子部８０を、Ｄ方向に８つ毎に支持基板３１に接合する。

ここで、第１実施形態では、図２２に示すように、接着層４４は、半導体レーザ素子部８０のＣ方向の端部を除いて、Ｄ方向に約４００μｍの周期で、かつ、約５０μｍの幅（Ｗ２）でストライプ状に、支持基板３１の半導体レーザ素子部８０側の表面に予めパターニングされている。

また、図２０に示すように、半導体レーザ素子部８０と支持基板３１との接合（融着）の際には、接着層４４が存在しない領域１００が存在するように接合される。

その後、図２１に示すように、支持基板３１と接合された一部の半導体レーザ素子部８０の下面上の剥離層５１のみに５３２ｎｍの波長のレーザ光を照射し、その剥離層５１を分解および蒸発させる。５３２ｎｍの波長のレーザ光は、剥離層５１において吸収される一方、基板（支持基板３１およびＧａＮ基板５０）や半導体層では吸収されない。なお、第１実施形態の剥離層５１は、半導体層よりもバンドギャップの小さい材料からなり、半導体層と比較して融点や沸点が低い材料や、半導体層と比較して分解されやすい材料の一例である。このようにして、図２１に示すように、支持基板３１と接合された一部の半導体レーザ素子部８０をＧａＮ基板５０から剥離する。そして、一部の半導体レーザ素子部８０を支持基板３１に接合する工程から、一部の半導体レーザ素子部８０をＧａＮ基板５０から剥離する工程までを８回繰り返すことにより、半導体レーザ素子部８０を有する支持基板３１が８枚得られる。

その後、図１５に示すように、半導体レーザ素子部８０の側面から支持基板３１の下面上にわたって、ＳｉＯ_２などからなる絶縁膜４１の外側部分４１ｂを形成する。そして、ｎ型コンタクト層３２の下面に、ｎ型コンタクト層３２側から約１０ｎｍの厚みを有するＡｌからなるｎ側オーミック電極４５を形成するとともに、ｎ側オーミック電極４５上から支持基板３１上にわたって、約２０ｎｍの厚みを有するＴｉ、約２０μｍの厚みを有するＰｔおよび約３００ｎｍの厚みを有するＡｕからなるｎ側パッド電極４６を形成する。このとき、図２２に示すように、ｎ側パッド電極４６のＣ方向の中央部分に、Ｄ方向の一方側に突出する突出形状部４６ａを形成する。

そして、支持基板３１の主表面に対して垂直となる半導体レーザ素子部８０の面にスクライブ溝５２を設けて、超音波により半導体レーザ素子部８０の（１−１００）面で劈開を行い、共振器面９０を形成する。スクライブ溝５２は、レーザスクライブにより半導体レーザ素子部８０の片側から約１０μｍの範囲で、半導体レーザ素子部８０を貫通するように形成する。なお、スクライブ溝５２は、機械式スクライブで形成してもよい。また、スクライブ溝５２は、半導体レーザ素子部８０の両側面に形成してもよい。

また、半導体レーザ素子部８０の劈開は、劈開面（共振器面９０）となる領域の支持基板３１側（上側）の端部近傍に接着層４４が存在しない領域１００の位置で、半導体レーザ素子部８０の劈開面に沿って行うようにする。

そして、支持基板３１のみを、約４０μｍの幅（Ｌ４）でダイシングすることにより、Ｄ方向に沿って半導体レーザ素子部８０の素子分割を行う。このようにして、図２３に示すように、Ｄ方向に延びる棒状の支持基板３１が作製される。その後、共振器面９０から支持基板３１の側端面３１ａにわたって、誘電体多層膜４８を形成する。最後に、半導体レーザ素子部８０と半導体レーザ素子部８０との間の中央部で、半導体レーザ素子部８０のＤ方向の幅（長さ）Ｗ１１（図１３参照）が約４００μｍになるようにＣ方向に沿って分割する。そして、ｎ側パッド電極４６の突出形状部４６ａの表面上に金属線４７（図１３参照）を用いてワイヤーボンディングを行うことによって、図１３に示した第１実施形態による半導体レーザ素子が形成される。

第１実施形態では、上記のように、ＧａＮ基板５０上に、Ｄ方向に所定の間隔を隔てて複数の半導体レーザ素子部８０を形成する工程と、複数の半導体レーザ素子部８０のうちの一部を、支持基板３１に接合する工程を設けることによって、複数の半導体レーザ素子部８０の全てを支持基板３１に接合する場合と異なり、Ｄ方向の長さ（Ｗ１１＝約４００μｍ）を、半導体レーザ素子部８０のＤ方向の長さ（Ｗ１２＝約４０μｍ）よりも大きく（約１０倍）することができる。これにより、ＧａＮ基板５０上に形成される半導体レーザ素子部８０の幅を小さくする場合にも、支持基板３１の幅が小さくなるのを抑制することができる。その結果、半導体レーザ素子部８０および支持基板３１を含む半導体レーザ素子が小さくなりすぎるのを抑制することができるので、半導体レーザ素子の取り扱い（ハンドリング）が困難になるのを抑制することができる。

また、第１実施形態では、複数の半導体レーザ素子部８０を、８つ毎に、支持基板３１に接合するとともに、ＧａＮ基板５０から剥離することによって、支持基板３１のＤ方向の長さ（Ｗ１１＝約４００μｍ）を、半導体レーザ素子部８０のＤ方向の長さ（Ｗ１２＝約４０μｍ）よりも大きくすることができる。

また、第１実施形態では、ｎ側パッド電極４６を、半導体レーザ素子部８０の支持基板３１とは反対側の表面（下面）と電気的に接続するとともに、半導体レーザ素子部８０に隣接する支持基板３１の表面上に延びるように形成することによって、半導体レーザ素子部８０の幅を小さくする場合にも、幅の小さい半導体レーザ素子部８０の支持基板３１とは反対側の表面（下面）にワイヤーボンディングを行うことなく、支持基板３１の表面上に延びるように形成されたｎ側パッド電極４６にワイヤーボンディングを行うことができる。これにより、容易に、半導体レーザ素子部８０の支持基板３１とは反対側の表面に対して電気的接続を行うことができる。

また、第１実施形態では、半導体レーザ素子部８０の共振器面９０の支持基板３１側（上側）の端部近傍に、支持基板３１と半導体レーザ素子部８０とを接着する接着層４４が存在しない領域１００を設けることによって、接着層４４が存在しない領域１００により、半導体レーザ素子部８０の共振器面９０の支持基板３１側の端部近傍に、支持基板３１と半導体レーザ素子部８０とが離間された領域を形成することができる。これにより、共振器面９０の支持基板３１側の端部に隣接して接着層４４および支持基板３１が設けられる場合と異なり、支持基板３１の劈開性の影響を受けることなく、半導体レーザ素子部８０を劈開することができる。その結果、劈開性を有しないＣｕ−Ｗからなる支持基板３１を用いた場合にも、半導体レーザ素子部８０の劈開面の平坦性を向上させることができる。

また、第１実施形態では、支持基板３１および接着層４４を、導電性を有するように構成することによって、導電性を有する接着層４４を介して、導電性を有する支持基板３１と半導体レーザ素子部８０とを接着することができるので、半導体レーザ素子部８０と支持基板３１とを電気的に接続することができる。

また、第１実施形態では、接着層４４を、Ｄ方向に約４００μｍの周期で、かつ、接合される各々の半導体レーザ素子部８０のＤ方向の幅と略等しい幅Ｗ２（＝約５０μｍ）でストライプ状に複数形成することによって、各接着層４４は、半導体レーザ素子部８０の接合領域と略等しい面積を有するので、半導体レーザ素子部８０を確実に支持基板３１に接合することができる。

また、第１実施形態では、接着層４４を、共振器面９０の延長線に対して、内側に約２５μｍの間隔（Ｌ２）を隔てて形成することによって、共振器面９０の支持基板３１側の端部近傍に、接着層４４が存在しない領域１００を容易に形成することができる。

（第１実施形態の第１変形例）
図２４は、本発明の第１実施形態の第１変形例による半導体レーザ素子の断面図である。図２４を参照して、この第１実施形態の第１変形例による半導体レーザ素子では、上記第１実施形態と異なり、所定の領域に凸部３１ｂが形成された支持基板３１に半導体レーザ素子部８０が接合される場合について説明する。

ここで、第１実施形態の第１変形例では、図２４に示すように、半導体レーザ素子部８０は、予め支持基板３１の半導体レーザ素子部８０と接合される側の表面に形成された凸部３１ｂの部分で接着層４４を介して接合されている。また、凸部３１ｂは、約５μｍの高さを有するとともに、凸部３１ｂのＤ方向の幅は、半導体レーザ素子部８０のｐ側パッド電極４２の幅Ｗ１３（約４５μｍ）と実質的に同じ幅を有するように形成されている。したがって、絶縁膜４１の外側部分４１ｂは、支持基板３１の凸部３１ｂの側面を覆うとともに、支持基板３１の凸部３１ｂ以外の下面上に延びるように形成されている。

なお、第１実施形態の第１変形例による半導体レーザ素子のその他の構造および製造プロセスは、上記第１実施形態と同様である。

第１実施形態の第１変形例では、上記のように、予め凸部３１ｂが形成された支持基板３１を用いることによって、支持基板３１の凸部３１ｂを半導体レーザ素子部８０との接合面とした場合に、溶解した接着層４４が凸部３１ｂから凸部３１ｂ以外の支持基板３１の表面（非接合面）に流れ出ないので、半導体レーザ素子部８０と支持基板３１とを接着層４４により確実に接合させることができる。また、接合の際、接着層４４がＤ方向に流れ出して、隣接する半導体レーザ素子部８０に融着するのを抑制することができる。

また、第１実施形態の第１変形例では、凸部３１ｂを、半導体レーザ素子部８０のｐ側パッド電極４２の幅Ｗ１３（約４５μｍ）と略等しい幅に形成することによって、凸部３１ｂは、半導体レーザ素子部８０の接合領域と略等しい面積を有するので、半導体レーザ素子部８０を接着層４４を介してより確実に支持基板３１に接合することができる。

（第１実施形態の第２変形例）
図２５は、本発明の第１実施形態の第２変形例による半導体レーザ素子の断面図である。図２６は、図２５に示した第１実施形態の第２変形例による半導体レーザ素子の製造プロセスを説明するための断面図である。図２５および図２６を参照して、この第１実施形態の第２変形例による半導体レーザ素子では、上記第１実施形態と異なり、複数の半導体レーザ素子部８０が、共通する支持基板３１に接合されてアレイ化された場合について説明する。

ここで、第１実施形態の第２変形例では、図２５に示すように、ｐ側電極（支持基板３１）およびｎ側電極（ｎ側パッド電極４６）をそれぞれ共通電極として、上記第１実施形態と同様の構造を有する複数の半導体レーザ素子部８０が、支持基板３１に接合されてＤ方向にアレイ化されている。

また、第１実施形態の第２変形例における製造プロセスでは、図２６に示すように、１枚の支持基板３１に対して、１つおきに半導体レーザ素子部８０を接着層４４を介して接合する。すなわち、隣接する半導体レーザ素子部８０は、１つの半導体レーザ素子部８０のＤ方向の幅（ｐ側パッド電極４２の幅Ｗ１３）よりも大きな間隔を隔てて支持基板３１に接合されている。そして、レーザ光照射により剥離層５１を除去した後に、図２５に示すように、半導体レーザ素子部８０の側面から支持基板３１の下面上にわたって、絶縁膜４１の外側部分４１ｂを形成する。その後、ｎ側オーミック電極４５を形成するとともに、ｎ側オーミック電極４５上から支持基板３１上に延びるように、ｎ側パッド電極４６を形成する。そして、ｎ側パッド電極４６の表面上に金属線４７を用いてワイヤーボンディングを行うことによって、図２５に示した半導体レーザ素子が形成される。

なお、第１実施形態の第２変形例による半導体レーザ素子のその他の構造および製造プロセスは、上記第１実施形態と同様である。また、第１実施形態の第２変形例の効果は、上記第１実施形態と同様である。

（第１実施形態の第３変形例）
図２７〜図３０は、本発明の第１実施形態の第３変形例による半導体レーザ素子の製造プロセスを説明するための断面図である。図１７および図２７〜図３０を参照して、この第１実施形態の第３変形例による半導体レーザ素子の製造プロセスでは、上記第１実施形態と異なり、成長用基板としてのＧａＮ基板５０上の所定領域にＳｉＯ_２からなる選択成長マスク６０を形成した上で半導体層を形成するとともに、支持基板３１への素子（半導体レーザ素子部８０）の接合後に、この選択成長マスク６０をエッチングにより除去することによってＧａＮ基板５０を分離する場合について説明する。

ここで、第１実施形態の第３変形例による製造プロセスでは、図２７に示すように、ＧａＮ基板５０上の所定領域に、Ｄ方向の幅が約１０μｍを有するとともにＤ方向に約１０μｍの間隔でＳｉＯ_２からなる選択成長マスク６０をストライプ状に形成する。

その後、ＭＯＶＰＥ法を用いて、ＧａＮ基板５０上に、第１実施形態と同様にｎ型コンタクト層３２からｐ側コンタクト層３８までを結晶成長させるとともに、ｐ側コンタクト層３８上に真空蒸着法などを用いてｐ側オーミック電極４０を形成する。そして、第１実施形態と同様に、絶縁膜４１ｃ（図１７参照）をマスクとしてドライエッチングを行うことによりリッジ部３９を形成する。

また、第１実施形態の第３変形例による製造プロセスでは、ｐ型クラッド層３７の平坦部の上面およびリッジ部３９の側面を覆うように、約２５０ｎｍの厚みを有するＡｌ_２Ｏ_３からなる絶縁膜６１を形成する。その後、この絶縁膜６１およびｐ側オーミック電極４０の上面上を覆うようにｐ側パッド電極６２を形成する。

次に、図２８に示すように、ドライエッチング技術を用いて、ｎ型コンタクト層３２からｐ側パッド電極６２の一部までをエッチングすることにより、一部の素子（半導体レーザ素子部８０）を分離する。このとき、選択成長マスク６０のＤ方向の端部６０ａ（２箇所）が露出する。このようにして、ＧａＮ基板５０上に、Ｄ方向に所定の間隔を隔てて１つの半導体レーザ素子部８０が形成される。

その後、図２９に示すように、約５μｍの厚みを有するＡｕＳｎからなる接着層４４を介して、半導体レーザ素子部８０のｐ側パッド電極６２を支持基板３１に接合する。

そして、図３０に示すように、バッファードフッ酸を用いたウエットエッチング技術を用いて、選択成長マスク６０を除去する。これにより、図３０に示すように、支持基板３１と接合された一部の半導体レーザ素子部８０がＧａＮ基板５０から分離される。

なお、第１実施形態の第３変形例による半導体レーザ素子のその他の構造および製造プロセスは、上記第１実施形態と同様である。また、第１実施形態の第３変形例の効果は、上記第１実施形態と同様である。

（第２実施形態）
図３１は、本発明の第２実施形態による半導体レーザ素子の断面図である。図３１を参照して、この第２実施形態では、上記第１実施形態と異なり、半導体レーザ素子部１６０が半導体レーザ素子の端部に形成されている場合について説明する。

第２実施形態による半導体レーザ素子では、図３１に示すように、上記第１実施形態と同様、支持基板１１１と半導体レーザ素子部１６０とが、接着層１２４を介して接着されている。なお、支持基板１１１は、本発明の「第２の基板」および「基板」の一例であり、半導体レーザ素子部１６０は、本発明の「第１半導体レーザ素子部」の一例である。

ここで、第２実施形態では、半導体レーザ素子部１６０は、支持基板１１１のＤ方向の一方側の端部に形成されている。

ｎ型コンタクト層１１２上には、上記第１実施形態と同様、ｎ型クラッド層１１３、発光層１１４、ｐ型光ガイド層１１５、ｐ型キャップ層１１６、ｐ型クラッド層１１７およびｐ型コンタクト層１１８が形成されている。また、ｐ型クラッド層１１７の凸部と、ｐ型コンタクト層１１８とによって、電流通路となるリッジ部１１９が構成されている。また、ｐ型コンタクト層１１８上には、ｐ側オーミック電極１２０が形成されている。

また、ｎ型コンタクト層１１２、ｎ型クラッド層１１３、発光層１１４、ｐ型光ガイド層１１５、ｐ型キャップ層１１６、リッジ部１１９およびｐ側オーミック電極１２０の側面上には、絶縁膜１２１の内側部分１２１ａが形成されている。

また、第２実施形態では、絶縁膜１２１の内側部分１２１ａおよび接着層１２４の他方側（内側）の側面上と、支持基板１１１の下面上とには、絶縁膜１２１の外側部分１２１ｂが形成されている。

また、絶縁膜１２１の内側部分１２１ａの上面およびｐ側オーミック電極１２０の上面上には、上記第１実施形態と同様、ｐ側パッド電極１２２および絶縁膜１２３が形成されている。また、ｎ型コンタクト層１１２の裏面（下面）側には、ｎ型コンタクト層１１２側からｎ側オーミック電極１２５およびｎ側パッド電極１２６が形成されている。なお、ｎ側パッド電極１２６は、本発明の「電極層」の一例である。

また、第２実施形態では、ｎ側パッド電極１２６は、半導体レーザ素子部１６０の支持基板１１１とは反対側の表面（下面）と電気的に接続されているとともに、半導体レーザ素子部１６０に隣接する支持基板１１１の表面（下面）上に延びるように形成されている。

なお、第２実施形態による半導体レーザ素子のその他の構造は、上記第１実施形態と同様である。

図３２〜図３５は、図３１に示した第２実施形態による半導体レーザ素子の製造プロセスを説明するための図である。次に、図３１〜図３５を参照して、第２実施形態による半導体レーザ素子の製造方法について説明する。

まず、上記第１実施形態と同様の製造プロセスにより、ｐ型コンタクト層１１８までを形成するとともに、ｐ側オーミック電極１２０および絶縁膜（図示せず）を順次形成し、パターニングする。そして、図３２に示すように、リッジ部１１９を約５０μｍの周期で形成する。その後、剥離層１３１からｐ型クラッド層１１７の平坦部の一部を約１０μｍの幅でエッチングすることにより分離溝１６１を約１００μｍの周期で形成し、剥離層１３１からｐ型クラッド層１１７を約９０μｍの幅にパターニングする。

ここで、第２実施形態では、分離溝１６１で分離された部分に、２つのリッジ部１１９が含まれるように形成する。半導体レーザ素子部１６０を、Ｄ方向の片側が他の半導体レーザ素子部１６０と繋がった状態に形成する。その後、第１実施形態と同様にして、絶縁膜１２１の内側部分１２１ａ、ｐ側パッド電極１２２および絶縁膜１２３を形成する。

その後、図３３に示すように、接着層１２４を介して、支持基板１１１に接合する。第２実施形態では、接着層１２４は、図３４に示すように、Ｄ方向に約４００μｍの周期で、かつ、約９０μｍの幅のストライプ状に、支持基板１１１の半導体レーザ素子部１６０側の表面に予めパターニングされている。

その後、第１実施形態と同様にして、図３３に示すように、支持基板１１１と接合された一部の半導体レーザ素子部１６０を、Ｄ方向の片側が他の半導体レーザ素子部１６０と繋がった状態でＧａＮ基板１３０から剥離する。なお、ＧａＮ基板１３０は、本発明の「第１の基板」の一例である。そして、一部の半導体レーザ素子部１６０を支持基板１１１を接着する工程から、一部の半導体レーザ素子部１６０をＧａＮ基板１３０から剥離する工程までを４回繰り返すことにより、半導体レーザ素子部１６０を有する支持基板１１１が４枚得られる。

その後、半導体レーザ素子部１６０の側面から支持基板１１１の下面上にわたって、ＳｉＯ_２などの絶縁膜１２１の外側部分１２１ｂ（図３１参照）を形成する。そして、ｎ型コンタクト層１１２の下面に、ｎ側オーミック電極１２５およびｎ側パッド電極１２６（図３１参照）を形成する。このとき、第２実施形態では、図３４に示すように、ｎ側パッド電極１２６のＣ方向の中央から一方側に寄った部分に、Ｄ方向の両方向に突出する突出形状部１２６ａを形成する。

そして、支持基板１１１の主表面に対して垂直となる半導体レーザ素子部１６０の面にスクライブ溝１３２を設けて、超音波により半導体レーザ素子部１６０の（１−１００）面で劈開を行い、共振器面１７０を形成する。

その後、支持基板１１１のみをダイシングすることにより、Ｄ方向に沿って半導体レーザ素子部１６０の素子分割を行う。このようにして、図３５に示すように、Ｄ方向に延びるの棒状の支持基板１１１が作製される。その後、共振器面１７０から支持基板１１１の側端面１１１ａにわたって誘電体多層膜１２８を形成する。

最後に、互いに繋がった２つの半導体レーザ素子部１６０の中央部、および、半導体レーザ素子部１６０と半導体レーザ素子部１６０との間の中央部で、Ｃ方向に沿って分割する。このようにして、図３１に示した第２実施形態による半導体レーザ素子が形成される。

なお、第２実施形態のその他の製造プロセスは、上記第１実施形態の製造プロセスと同様である。

第２実施形態では、上記のように、半導体レーザ素子部１６０を、Ｄ方向の片側が他の半導体レーザ素子部１６０と繋がった状態でＧａＮ基板１３０から剥離することによって、半導体層のＤ方向の幅を大きくして半導体層の強度を大きくした状態で、半導体レーザ素子部１６０をＧａＮ基板１３０から剥離することができる。これにより、剥離の工程で半導体レーザ素子部１６０が損傷するのを抑制することができる。

なお、第２実施形態のその他の効果は、上記第１実施形態と同様である。

（第３実施形態）
図３６は、本発明の第３実施形態による半導体レーザ素子の底面図である。図３７は、図３６の１２００−１２００線に沿った断面図である。図３６および図３７を参照して、この第３実施形態では、上記第１実施形態と異なり、半導体レーザ素子部２２０がＤ方向に突出する突出部２２０ａを有する場合について説明する。

第３実施形態による半導体レーザ素子では、図３７に示すように、上記第１実施形態と同様、支持基板１７１と半導体レーザ素子部２２０とが、接着層１８４を介して接着されている。なお、支持基板１７１は、本発明の「第２の基板」および「基板」の一例であり、半導体レーザ素子部２２０は、本発明の「第１半導体レーザ素子部」の一例である。

ここで、第３実施形態では、半導体レーザ素子部２２０には、図３６に示すように、Ｄ方向に突出する突出部２２０ａが形成されている。また、半導体レーザ素子部２２０の突出部２２０ａを除くＤ方向の幅（長さ）Ｗ２１は、約３０μｍであり、突出部２２０ａを含むＤ方向の幅（長さ）Ｗ２２は、約１２０μｍである。

また、ｎ型コンタクト層１７２上には、図３７に示すように、上記第１実施形態と同様、ｎ型クラッド層１７３、発光層１７４、ｐ型光ガイド層１７５、ｐ型キャップ層１７６、ｐ型クラッド層１７７およびｐ型コンタクト層１７８が形成されている。また、ｐ型クラッド層１７７の凸部と、ｐ型コンタクト層１７８とによって、電流通路となるリッジ部１７９が構成されている。また、ｐ型コンタクト層１７８上には、ｐ側オーミック電極１８０が形成されている。

また、ｎ型コンタクト層１７２、ｎ型クラッド層１７３、発光層１７４、ｐ型光ガイド層１７５、ｐ型キャップ層１７６、リッジ部１７９およびｐ側オーミック電極１８０の側面上には、絶縁膜１８１が形成されている。

また、第３実施形態では、絶縁膜１８１は、上記第１実施形態と異なり、接着層１８４の側面上および支持基板１７１の下面上には形成されていない。

また、絶縁膜１８１の上面およびｐ側オーミック電極１８０の上面上には、上記第１実施形態と同様、ｐ側パッド電極１８２および絶縁膜１８３が形成されている。また、ｎ型コンタクト層１７２の裏面（下面）側には、ｎ型コンタクト層１７２側からｎ側オーミック電極１８５およびｎ側パッド電極１８６が形成されている。なお、ｎ側パッド電極１８６は、本発明の「電極層」の一例である。

また、第３実施形態では、ｎ側パッド電極１８６は、半導体レーザ素子部２２０の支持基板１７１とは反対側の表面（下面）側のみに形成されている。

また、第３実施形態では、図３６および図３７に示すように、半導体レーザ素子部２２０の突出部２２０ａの下面上に形成されたｎ側パッド電極１８６の突出形状部１８６ａに、金属線４７がワイヤーボンディングされている。

なお、第３実施形態による半導体レーザ素子のその他の構造は、上記第１実施形態と同様である。

図３８〜図４１は、図３６に示した第３実施形態による半導体レーザ素子の製造プロセスを説明するための図である。図３６〜図４１を参照して、第３実施形態による半導体レーザ素子の製造プロセスについて説明する。

第３実施形態では、図３８に示すように、成長用基板としてのサファイア基板１９０上に、ＳｉＮ_Ｘからなる約２００ｎｍの厚みを有する選択成長マスク１９１を形成する。なお、サファイア基板１９０は、本発明の「第１の基板」の一例である。また、選択成長マスクパターンは、成長領域１９１ａと分離溝形成領域１９１ｂとから構成されている。成長領域１９１ａには、選択成長マスク１９１の間に約３００ｎｍの幅を有する複数の開口部１９１ｃがＤ方向に約１μｍ周期で形成されている。一方、分離溝形成領域１９１ｂの全面には、選択成長マスク１９１が形成されている。なお、選択成長マスク１９１は、剥離のための層（剥離層）としての機能も有する。また、選択成長マスク１９１は、半導体層と比較して分解されやすい材料、半導体層と比較して溶解しやすい材料、半導体層と比較して反応しやすい材料の一例である。

次に、図４０に示すように、ＭＯＶＰＥ法を用いて、サファイア基板１９０上に、約６００℃の成長温度で、ＧａＮバッファ層１９２を形成する。なお、ＧａＮバッファ層１９２は、機械的に分離されやすい層の一例である。その際、選択成長マスク１９１上には、ＧａＮバッファ層１９２はほとんど形成されず、サファイア基板１９０が露出した開口部１９１ａに主に形成される。そして、ｎ型コンタクト層１７２をＧａＮバッファ層１９２上に成長することにより、ｎ型コンタクト層１７２が横方向成長して合体して、図３９に示すように成長領域１９１ａ上にｎ型コンタクト層１７２が形成される。

その後、図４０に示すように、横方向に成長しにくい条件で、ｎ型クラッド層１７３からｐ型コンタクト層１７８までを成長させる。ここで、開口部１９１ｃが形成されていない分離溝形成領域１９１ｂの選択成長マスク１９１上には、半導体層が成長されず、分離溝２２１が形成される。第３実施形態では、上記第１および第２実施形態と異なり、成長用基板上に半導体層をＤ方向に分離されるように結晶成長することで分離溝２２１を形成する。より具体的に、分離溝２２１をエッチングではなく、選択成長により形成した。その後、ｐ型窒化物半導体層のアクセプタを活性化する。

その後、図４１に示すように、フッ酸などを用いて、選択成長マスク１９１を除去する。そして、第１実施形態と同様のプロセスを用いて、絶縁膜１８３までを形成する。その後、第１実施形態と同様のプロセスを用いて、半導体レーザ素子部２２０を、接着層１８４を介して支持基板１７１に接合する。

その後、図３７に示すように、第１実施形態と同じ積層構造のｎ側オーミック電極１８５およびｎ側パッド電極１８６を形成する。このとき、第３実施形態では、半導体レーザ素子部２２０の下面側のみに、ｎ側パッド電極１８６を形成する。

その後、支持基板１７１と接合された一部の半導体レーザ素子部２２０を、ＧａＮバッファ層１９２から剥離する。なお、ＧａＮバッファ層１９２は、約１μｍの周期で約３００ｎｍの幅で形成されているため、ｎ型コンタクト層１７２からｐ型コンタクト層１７８までの接着強度と比較して、ｎ型コンタクト層１７２とＧａＮバッファ層１９２との接着強度は小さい。このため、ｎ型コンタクト層１７２とＧａＮバッファ層１９２との界面において容易に剥離することが可能である。

そして、第１実施形態と同様のプロセスを用いて、劈開および素子分離を行うことにより、図３６に示した第３実施形態による半導体レーザ素子が得られる。

なお、第３実施形態のその他の製造プロセスは、上記第１実施形態と同様である。

第３実施形態では、上記のように、突出部２２０ａを除く半導体レーザ素子部２２０のＤ方向の幅Ｗ２１を小さくする場合にも、半導体レーザ素子部２２０を、共振器の延びる方向と交差するＤ方向に突出する突出部２２０ａを有するように形成することによって、突出部２２０ａ上のｎ側パッド電極１８６に容易にワイヤーボンディングを行うことができる。さらに、このことによって、上記第１および第２実施形態のようにｎ側パッド電極１８６を支持基板１７１の表面（下面）上に延びるように形成する必要がない。これにより、ｎ側パッド電極１８６を、容易に、形成することができる。

なお、第３実施形態のその他の効果は、上記第１実施形態と同様である。

（第４実施形態）
図４２は、本発明の第４実施形態による半導体レーザ素子の構造を示した断面図である。図４２を参照して、この第４実施形態では、上記第１〜第３実施形態と異なり、半導体レーザ素子部２８０の支持基板２３１とは反対側に成長用基板であるＧａＮ基板２５０が配置されている場合について説明する。

第４実施形態による半導体レーザ素子では、図４２に示すように、上記第１実施形態と同様、支持基板２３１と半導体レーザ素子部２８０とが、接着層２４４を介して接着されている。なお、支持基板２３１は、本発明の「第２の基板」および「基板」の一例であり、半導体レーザ素子部２８０は、本発明の「第１半導体レーザ素子部」の一例である。また、半導体レーザ素子（支持基板２３１）のＤ方向の幅（長さ）Ｗ３１は、約４００μｍであり、半導体レーザ素子部２８０のＤ方向の幅（長さ）Ｗ３２は、約４０μｍである。

ここで、第４実施形態では、半導体レーザ素子部２８０の支持基板２３１とは反対側（下面側）には、成長用基板である約８０μｍの厚みを有するｎ型のＧａＮ基板２５０が配置されている。なお、ＧａＮ基板２５０は、本発明の「第１の基板」の一例である。そして、ＧａＮ基板２５０の所定の領域上には、ｎ型コンタクト層２３２が形成されている。

また、ｎ型コンタクト層２３２上には、上記第１実施形態と同様、ｎ型クラッド層２３３、発光層２３４、ｐ型光ガイド層２３５、ｐ型キャップ層２３６、ｐ型クラッド層２３７およびｐ型コンタクト層２３８が形成されている。また、ｐ型クラッド層２３７の凸部と、ｐ型コンタクト層２３８とによって、電流通路となるリッジ部２３９が構成されている。また、ｐ型コンタクト層２３８上には、ｐ側オーミック電極２４０が形成されている。

また、ｎ型コンタクト層２３２、ｎ型クラッド層２３３、発光層２３４、ｐ型光ガイド層２３５、ｐ型キャップ層２３６、リッジ部２３９およびｐ側オーミック電極２４０の側面上には、絶縁膜２４１が形成されている。また、絶縁膜２４１およびｐ側オーミック電極２４０の上面上には、第１実施形態と同様、ｐ側パッド電極２４２および絶縁膜２４３が形成されている。

また、ｎ型コンタクト層２３２からｐ型コンタクト層２３８が除去されたｎ型のＧａＮ基板２５０の表面（上面）上には、ｎ側電極２４５が形成されている。このようにして、半導体レーザ素子部２８０が構成されるとともに、半導体レーザ素子部２８０と支持基板２３１とが、接着層２４４を介して接合されている。

また、第４実施形態では、ｎ側電極２４５は、接着層２４４を介して、支持基板２３１の下面上の絶縁膜２４７上に形成されたｎ側パッド電極２４６と接続されている。このようにして、第４実施形態では、ｎ側パッド電極２４６は、半導体レーザ素子部２８０の支持基板２３１とは反対側の表面（下面）と電気的に接続されている。なお、ｎ側パッド電極２４６は、本発明の「電極層」の一例である。

なお、第４実施形態による半導体レーザ素子のその他の構造は、上記第１実施形態と同様である。

図４３〜図４７は、図４２に示した第４実施形態による半導体レーザ素子の製造プロセスを説明するための断面図である。次に、図４２〜図４７を参照して、第４実施形態による半導体レーザ素子の製造プロセスについて説明する。

まず、図４３に示すように、上記第１実施形態と同様のプロセスを用いて、たとえば約４００μｍの厚みを有するｎ型のＧａＮ基板２５０上に、ｎ型コンタクト層２３２からｐ型コンタクト層２３８を順次成長させる。その後、ｐ型窒化物系半導体層のアクセプタを活性化し、所定の正孔濃度を得る。

次に、図４４に示すように、上記第１実施形態と同様のプロセスを用いて、ｐ側オーミック電極２４０および絶縁膜（図示せず）を形成するとともに、リッジ部２３９を約１００μｍの周期で形成する。そして、フォトリソグラフィ技術とドライエッチング技術とを用いて、リッジ部２３９を含む約４０μｍの幅を残して、ｎ型コンタクト層２３２からｐ型コンタクト層２３８をエッチングすることにより、ＧａＮ基板２５０の表面を露出させる。その後、上記第１実施形態と同様のプロセスを用いて、ｎ型コンタクト層２３２からｐ型クラッド層２３７の側面、ｐ型クラッド層２３７の平坦部の上面、リッジ部２３９の側面および絶縁膜（図示せず）の上面を覆うように、約２５０ｎｍの厚みを有するＳｉＯ_２からなる絶縁膜２４１を形成した後、ｐ側オーミック電極２４０上の絶縁膜２４１のみを除去する。そして、ｐ側オーミック電極２４０および絶縁膜２４１上に、上記第１実施形態と同様、ｐ側パッド電極２４２を形成する。

その後、第４実施形態では、ＧａＮ基板２５０の露出した表面の所定の領域に、ＧａＮ基板２５０側から約１０ｎｍの厚みを有するＡｌ、約２０ｎｍの厚みを有するＴｉ、約２０ｎｍの厚みを有するＰｔおよび約３００ｎｍの厚みを有するＡｕからなるｎ側電極２４５を形成する。次に、ｐ側パッド電極２４２上に、約１００ｎｍの厚みを有するＳｉＯ_２からなる絶縁膜２４３を形成する。

その後、第４実施形態では、図４５に示すように、半導体レーザ素子部２８０を一時的な支持基板２５１に接着する。一時的な支持基板２５１として、たとえば、ポリエステルなどのフィルムの片面に熱剥離粘着材が形成された熱剥離シートを用い、フィルムの熱剥離粘着材が形成されている側を半導体レーザ素子部２８０に接着する。その後、ＧａＮ基板２５０の裏面（下面）を機械研磨し、さらに化学機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）することによって、ＧａＮ基板２５０を約８０μｍの厚みにする。

その後、第４実施形態では、図４６に示すように、ＧａＮ基板２５０の下面を一時的な支持基板２５２に接着した後、一時的な支持基板２５１（図４５参照）に熱を加えて一時的な支持基板２５１を剥離し、図４６に示した構造とする。ここで、一時的な支持基板２５２として、第４実施形態では熱剥離シートを用いる。なお、一時的な支持基板２５２として用いる熱剥離シートの剥離温度が、一時的な支持基板２５１として用いる熱剥離シートの剥離温度よりも高くなるように熱剥離粘着材を選択する。その後、半導体レーザ素子部２８０を形成したＧａＮ基板２５０をダイシングすることにより、分離溝２８１を形成する。なお、支持基板２５２は、本発明の「第３の基板」の一例である。

その後、図４７に示すように、一部の半導体レーザ素子部２８０を、接着層２４４を介して支持基板２３１に接合する。支持基板２３１の下面上には、絶縁膜２４７の下面上にｎ側パッド電極２４６が予め形成されている。この際、ｐ側パッド電極２４２が支持基板２３１と電気的に接続されるとともに、ｎ側電極２４５がｎ側パッド電極２４６と電気的に接続されるように、接合する。その後、半導体レーザ素子部２８０およびＧａＮ基板２５０の一部を一時的な支持基板２５２から剥離する。そして、一部の半導体レーザ素子部２８０を支持基板２３１に接着する工程から、一部の半導体レーザ素子部２８０を一時的な支持基板２５２から剥離する工程までを４回繰り返すことにより、半導体レーザ素子部２８０を有する支持基板２３１が４枚得られる。

そして、第１実施形態と同様のプロセスを用いて、劈開および素子分離を行うことにより、図４２に示した第４実施形態による半導体レーザ素子が得られる。

なお、第４実施形態のその他の製造プロセスは、上記第１実施形態の製造プロセスと同様である。

第４実施形態では、上記のように、ＧａＮ基板２５０上に複数の半導体レーザ素子部２８０を形成した後、一時的な支持基板２５２上に、Ｄ方向に所定の間隔を隔てて複数の半導体レーザ素子部２８０が形成されたＧａＮ基板２５０を配置するとともに、ＧａＮ基板２５０を分離する工程と、複数の半導体レーザ素子部２８０のうちの一部を、支持基板２３１に接合するとともに、複数の半導体レーザ素子部２８０および分離されたＧａＮ基板２５０のうちの一部を、支持基板２５２から剥離する工程とを設けることによって、半導体レーザ素子部２８０を、ＧａＮ基板２５０から剥離することなく支持基板２３１に固定することができるので、半導体レーザ素子部２８０をＧａＮ基板２５０から剥離しにくい場合に、半導体レーザ素子部２８０をＧａＮ基板２５０から剥離することに起因して発生する半導体レーザ素子部２８０の損傷を発生させることなく、容易に、半導体レーザ素子部２８０を支持基板２３１に固定することができる。

なお、第４実施形態のその他の効果は、上記第１実施形態と同様である。

（第４実施形態の変形例）
図４８は、本発明の第４実施形態の変形例による半導体レーザ素子のＣ方向の断面構造を示した断面図である。図４９は、図４８に示した第４実施形態の変形例による半導体レーザ素子の製造プロセスを説明するためのＣ方向の断面図である。図４８および図４９を参照して、この第４実施形態の変形例による半導体レーザ素子の製造プロセスでは、上記第４実施形態と異なり、予めＤ方向に延びるバー形状（短冊状）に形成された支持基板２６０を、半導体レーザ素子部２８０に接着層２４４を介して接合する場合について説明する。なお、支持基板２６０は、本発明の「基板」および「第２の基板」の一例である。なお、本変形例による半導体レーザ素子のＤ方向の断面構造は図４２と同様であり、図４８は、図４２の１５００−１５００線に沿った断面を示す。また、図４９は、図４７の１６００−１６００線に沿った断面を示す。

第４実施形態の変形例による半導体レーザ素子は、図４８に示すように、約６００μｍの長さ（共振器長）Ｌ１を有する半導体レーザ素子部２８０と、Ｃ方向に約５６０μｍの幅（長さ）Ｌ４を有する支持基板２６０とによって構成されている。

ここで、第４実施形態の変形例による半導体レーザ素子の製造プロセスでは、図４９に示すように、予めＣ方向に幅Ｌ４を有するバー形状（短冊状）に形成された複数の支持基板２６０を、Ｃ方向に約４０μｍの間隔を有するように略平行に配置しながら接着層２４４を介して半導体レーザ素子部２８０に接合する。これにより、隣接する支持基板２６０間に、支持基板２６０が接合されない領域６３が形成される。これにより、一時的な支持基板２５２を半導体レーザ素子部２８０から剥離した後に、半導体レーザ素子部２８０の（１−１００）面で劈開（バー状劈開）を行う際に、劈開位置（破線の矢印）を領域６３に合わせることによって、支持基板２６０は劈開されずに半導体レーザ素子部２８０のみが劈開されるので、歩留まりを向上させることができる。

なお、第４実施形態の変形例による半導体レーザ素子のその他の構造および製造プロセスは、上記第４実施形態と同様である。また、第４実施形態の変形例のその他の効果についても上記第４実施形態と同様である。

（第５実施形態）
図５０は、本発明の第５実施形態による３波長半導体レーザ素子を備えた半導体レーザ装置の構造の底面図である。図５１は、図５０に示した３波長半導体レーザ素子の２１００−２１００線に沿った断面図である。図５２は、図５０に示した３波長半導体レーザ素子の２１１０−２１１０線に沿った断面図である。図５３は、図５０に示した３波長半導体レーザ素子の詳細構造を示した断面図である。図１９および図５０〜図５３を参照して、この第５実施形態による３波長半導体レーザ素子では、上記第１実施形態と異なり、支持基板３１（図１９参照）を用いるかわりに、赤色半導体レーザ素子３００と赤外半導体レーザ素子３１０とがｎ型ＧａＡｓ基板３５０上に形成されたモノリシック２波長半導体レーザ素子に、上記第１実施形態と同様の素子構造を有する青紫色半導体レーザ素子３２０が接合されて３波長半導体レーザ素子が形成される場合について説明する。なお、ｎ型ＧａＡｓ基板３５０は、本発明の「第２の基板」および「基板」の一例である。また、赤色半導体レーザ素子３００および赤外半導体レーザ素子３１０は、それぞれ、本発明の「第２半導体レーザ素子部」の一例であり、青紫色半導体レーザ素子３２０は、本発明の「第１半導体レーザ素子部」の一例である。

第５実施形態による半導体レーザ装置では、図５０に示すように、３波長半導体レーザ素子が、ＡｕＳｎ半田などの金属層からなる接着層（図示せず）を介してＡｌＮからなる基台５００に固定されている。また、基台５００は、３つのリード端子５０１、５０２および５０３が貫通するように設けられたステム５０４に台座５０５を介して固定されている。

ここで、第５実施形態では、図５１に示すように、３波長半導体レーザ素子は、約６５０ｎｍの発振波長を有する赤色半導体レーザ素子３００と約７８０ｎｍの発振波長を有する赤外半導体レーザ素子３１０とがｎ型ＧａＡｓ基板３５０上に形成されたモノリシック２波長半導体レーザ素子に、約４０５ｎｍの発振波長を有する青紫色半導体レーザ素子３２０が接着層４４を介して接合された構造を有する。

より具体的には、図５１に示すように、青紫色半導体レーザ素子３２０は、モノリシック２波長半導体レーザ素子の下面上に形成されたＳｉＯ_２からなる絶縁膜３３０と、絶縁膜３３０上に形成されたｐ側パッド電極３３１とを介してモノリシック２波長半導体レーザ素子の下面上に接合されている。また、図５０および図５１に示すように、青紫色半導体レーザ素子３２０は、ｐ側パッド電極３３１がＤ１方向に延びる突出形状部３３１ａを有するとともに、この突出形状部３３１ａの表面上にワイヤーボンディングされた金属線５０５を介してリード端子５０１（図５０参照）に接続されている。

また、図５１に示すように、青紫色半導体レーザ素子３２０のｎ側パッド電極４６は、モノリシック２波長半導体レーザ素子の絶縁膜３３０を覆うようにＤ２方向に延びるとともに、モノリシック２波長半導体レーザ素子のｎ型ＧａＡｓ基板３５０の下面まで接続されて導通されている。

また、図５０および図５２に示すように、赤色半導体レーザ素子３００は、モノリシック２波長半導体レーザ素子の赤色半導体レーザ素子３００に形成されたｐ側パッド電極３０１の表面上にワイヤーボンディングされた金属線５０６を介してリード端子５０２（図５０参照）に接続されている。また、赤外半導体レーザ素子３１０は、モノリシック２波長半導体レーザ素子の赤外半導体レーザ素子３１０に形成されたｐ側パッド電極３１１の表面上にワイヤーボンディングされた金属線５０７を介してリード端子５０３（図５０参照）に接続されている。

また、モノリシック２波長半導体レーザ素子は、図５３に示すように、ｎ型ＧａＡｓ基板３５０の一方の主表面上に、ＡｌＧａＩｎＰ系の積層構造を有する赤色半導体レーザ素子３００と、ＡｌＧａＡｓ系の積層構造を有する赤外半導体レーザ素子３１０とが互いに離間するように形成されている。

具体的には、赤色半導体レーザ素子３００は、Ｓｉのドープのｎ型ＧａＡｓ基板３５０上に、結晶成長によって、ｎ型クラッド層７０１、光ガイド層７０２、３つの井戸層と２つの障壁層とからなる活性層７０３、光ガイド層７０４、ｐ型クラッド層７０５およびコンタクト層７０６の順に形成されている。また、凸状に形成されたｐ型クラッド層７０５の平坦部および側面部とコンタクト層７０６の側面部を覆うようにＳｉＯ_２からなる電流ブロック層７０７が形成されている。なお、ｐ型クラッド層７０５の凸部によって、赤色半導体レーザ素子３００の光導波路として共振器方向にストライプ状に延びるリッジ部３００ａが構成されている。そして、電流ブロック層７０７およびコンタクト層７０６上にコンタクト層７０８が形成されるとともに、コンタクト層７０８上にｐ側パッド電極３０１が形成されている。

また、赤外半導体レーザ素子３１０は、ｎ型ＧａＡｓ基板３５０上に、結晶成長によって、ｎ型クラッド層８０１、光ガイド層８０２、３つの井戸層と２つの障壁層とからなる活性層８０３、光ガイド層８０４、ｐ型クラッド層８０５およびコンタクト層８０６の順に形成されている。また、凸状に形成されたｐ型クラッド層８０５の平坦部および側面部とコンタクト層８０６の側面部の一部を覆うようにＳｉＯ_２からなる電流ブロック層８０７が形成されている。なお、ｐ型クラッド層８０５の凸部によって、赤外半導体レーザ素子３１０の光導波路として共振器方向にストライプ状に延びるリッジ部３１０ａが構成されている。そして、電流ブロック層８０７およびコンタクト層８０６上にキャップ層８０８が形成されるとともに、コンタクト層８０６上およびキャップ層８０８上にｐ側パッド電極３１１が形成されている。

また、図５３に示すように、モノリシック２波長半導体レーザ素子のｎ型ＧａＡｓ基板３５０の下面上には、ｎ側電極３３２が形成されている。

また、図５１および図５２に示すように、モノリシック２波長半導体レーザ素子の各半導体レーザ素子間に形成された溝部および各半導体レーザ素子のｐ側パッド電極３０１および３１１の上面上を覆うように絶縁膜３３０が形成されている。これにより、３波長半導体レーザ素子では、３つの半導体レーザ素子が絶縁膜３３０によってアノード側が互いに絶縁されるとともに、ｎ側電極３３２をカソード側の共通電極として用いた状態で基台５００に固定されている。

なお、第５実施形態による３波長半導体レーザ素子の製造プロセスでは、上述の通り、上記第１実施形態で用いた支持基板３１（図１９参照）を用いるかわりに、モノリシック２波長半導体レーザ素子に、上記第１実施形態と同様の製造プロセスによって形成された複数の青紫色半導体レーザ素子３２０のうちの１つを接合することにより、容易に多波長（３波長）半導体レーザ素子を形成することができる。

また、第５実施形態では、赤色半導体レーザ素子３００および赤外半導体レーザ素子３１０を、ともにｎ型ＧａＡｓ基板３５０上に結晶成長により形成することによって、モノリシック２波長半導体レーザ素子を所望の大きさに形成することができるので、３波長半導体レーザ素子を形成する際の青紫色半導体レーザ素子３２０との接合をより容易に行うことができる。

（第６実施形態）
図５４は、本発明の第６実施形態によるＲＧＢ３波長半導体レーザ素子を備えた半導体レーザ装置の構造の底面図である。図５５は、図５４に示したＲＧＢ３波長半導体レーザ素子の３１００−３１００線に沿った断面図である。図５６は、図５４に示したＲＧＢ３波長半導体レーザ素子の３１１０−３１１０線に沿った断面図である。図１９および図５４〜図５６を参照して、この第６実施形態によるＲＧＢ３波長半導体レーザ素子では、上記第１実施形態と異なり、支持基板３１（図１９参照）を用いるかわりに、ｎ型ＧａＡｓ基板３５０上に形成された赤色半導体レーザ素子３００に、上記第１実施形態と同様の素子構造を有する青色半導体レーザ素子４００および緑色半導体レーザ素子４１０がそれぞれ接合されてＲＧＢ波長半導体レーザ素子が形成される場合について説明する。なお、青色半導体レーザ素子４００および緑色半導体レーザ素子４１０は、それぞれ、本発明の「第１半導体レーザ素子部」の一例である。

第６実施形態による半導体レーザ装置では、図５４に示すように、ＲＧＢ３波長半導体レーザ素子が、ＡｕＳｎ半田などの金属層からなる接着層（図示せず）を介してＡｌＮからなる基台５００に固定されている。また、基台５００は、３つのリード端子５０１、５０２および５０３が貫通するように設けられたステム５０４に台座５０５を介して固定されている。

ここで、第６実施形態では、図５５に示すように、ＲＧＢ３波長半導体レーザ素子は、ｎ型ＧａＡｓ基板３５０上に形成され、約６５０ｎｍの発振波長を有する赤色半導体レーザ素子３００に、約４６０ｎｍの発振波長を有する青色半導体レーザ素子４００と約５３０ｎｍの発振波長を有する緑色半導体レーザ素子４１０とがそれぞれ接着層４４を介して接合された構造を有する。

より具体的には、図５５に示すように、青色半導体レーザ素子４００および緑色半導体レーザ素子４１０は、それぞれ、赤色半導体レーザ素子３００の下面上に形成されたＳｉＯ_２からなる絶縁膜３３０と、絶縁膜３３０上に形成されたｐ側パッド電極４０１および４１１とを介して赤色半導体レーザ素子３００の下面上に接合されている。また、図５４および図５５に示すように、青色半導体レーザ素子４００は、ｐ側パッド電極４０１のＤ１方向端部の表面上にワイヤーボンディングされた金属線５１０を介してリード端子５０２（図５４参照）に接続されている。また、緑色半導体レーザ素子４１０は、ｐ側パッド電極４１１のＤ２方向端部の表面上にワイヤーボンディングされた金属線５１１を介してリード端子５０３（図５４参照）に接続されている。

また、図５６に示すように、青色半導体レーザ素子４００および緑色半導体レーザ素子４１０を共通して覆うように形成されたｎ側パッド電極４６は、赤色半導体レーザ素子３００の絶縁膜３３０を覆うようにＤ２方向に延びるとともに、赤色半導体レーザ素子３００のｎ型ＧａＡｓ基板３５０の下面まで接続されて導通されている。

また、図５４および図５６に示すように、赤色半導体レーザ素子３００は、赤色半導体レーザ素子３００に形成されたｐ側パッド電極３０１の表面上にワイヤーボンディングされた金属線５１２を介してリード端子５０１（図５４参照）に接続されている。

また、第６実施形態では、青色半導体レーザ素子４００は、発光層３４（図５６参照）を構成するＭＱＷ活性層（図示せず）が、約２０ｎｍの厚みを有するアンドープのＩｎ_０．０２Ｇａ_０．９８Ｎからなる４つの障壁層と、約３ｎｍの厚みを有するアンドープのＩｎ_０．２５Ｇａ_０．７５Ｎからなる３つの量子井戸層とが交互に積層されて形成されている。また、緑色半導体レーザ素子４１０は、発光層３４（図５６参照）を構成するＭＱＷ活性層（図示せず）が、約２０ｎｍの厚みを有するアンドープのＩｎ_０．０２Ｇａ_０．９８Ｎからなる４つの障壁層と、約３ｎｍの厚みを有するアンドープのＩｎ_０．３５Ｇａ_０．６５Ｎからなる３つの量子井戸層とが交互に積層されて形成されている。

図５７および図５８は、図５４に示した第６実施形態によるＲＧＢ３波長半導体レーザ素子の製造プロセスを説明するための断面図である。図５４および図５６〜図５８を参照して、第６実施形態によるＲＧＢ３波長半導体レーザ素子の製造プロセスでは、まず、図５７に示すように、上記第１実施形態で用いた支持基板３１（図１９参照）を用いるかわりに、赤色半導体レーザ素子３００に対して、上記第１実施形態と同様の製造プロセスにより形成された複数の青色半導体レーザ素子４００のうちの１つが接合される。そしてＧａＮ基板５０から青色半導体レーザ素子４００を分離した後に、図５８に示すように、上記第１実施形態と同様の製造プロセスにより形成された複数の緑色半導体レーザ素子４１０のうちの１つを接合する。この際、緑色半導体レーザ素子４１０は、青色半導体レーザ素子４００からＤ方向（図５６参照）に所定の間隔を隔てて接合される。

そして、レーザ光照射により剥離層５１を除去した後に、図５６に示すように、青色半導体レーザ素子４００および緑色半導体レーザ素子４１０の表面を覆うように絶縁膜４１の外側部分４１ｂを形成する。その後、ｎ側オーミック電極４５を形成するとともに、ｎ側オーミック電極４５上からｎ型ＧａＡｓ基板３５０（支持基板）上に延びるようにｎ側パッド電極４６を形成する。

なお、第６実施形態のその他の製造プロセスは、上記第５実施形態と同様である。また、第６実施形態の効果についても上記第５実施形態と同様である。

（第６実施形態の変形例）
図５９は、本発明の第６実施形態の変形例によるＲＧＢ３波長半導体レーザ素子の構造を示した断面図である。図５９を参照して、この第６実施形態の変形例によるＲＧＢ３波長半導体レーザ素子では、上記第６実施形態と異なり、ｎ型ＧａＡｓ基板３５０上に形成された赤色半導体レーザ素子３００に、青色半導体レーザ素子４００と緑色半導体レーザ素子４１０からなるモノリシック２波長半導体レーザ素子が接合されてＲＧＢ波長半導体レーザ素子が形成される場合について説明する。

ここで、第６実施形態の変形例では、図５９に示すように、青色半導体レーザ素子４００と緑色半導体レーザ素子４１０からなるモノリシック２波長半導体レーザ素子が、接着層４４を介して赤色半導体レーザ素子３００に接合された構造を有する。

すなわち、第６実施形態の変形例による製造プロセスでは、まず、図５９に示すように、同一の成長基板（図示せず）上にＤ方向に所定の間隔を隔てて青色半導体レーザ素子４００と緑色半導体レーザ素子４１０とを形成することによりモノリシック２波長半導体レーザ素子を形成する。そして、このモノリシック２波長半導体レーザ素子を接着層４４を介して赤色半導体レーザ素子３００に接合する。

そして、レーザ光照射により剥離層５１を除去した後に、図５９に示すように、青色半導体レーザ素子４００および緑色半導体レーザ素子４１０の外側の側面を覆うように絶縁膜４１の外側部分４１ｂを形成する。その後、ｎ側オーミック電極４５を形成するとともに、ｎ側オーミック電極４５上から支持基板３１上に延びるように、ｎ側パッド電極４６を形成する。

なお、第６実施形態の変形例におけるその他の製造プロセスは、上記第６実施形態と同様である。また、第６実施形態の変形例の効果についても上記第５実施形態と同様である。

なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。

たとえば、上記第１〜第６実施形態では、半導体レーザ素子部を、所定の数毎に、支持基板上に接合する場合について示したが、本発明はこれに限らず、１枚の支持基板に対して、１つの半導体レーザ素子を接合してもよい。

また、上記第１〜第６実施形態では、半導体レーザ素子部の共振器面を支持基板のＣ方向の端面より外側になるように形成したが、本発明はこれに限らず、半導体レーザ素子部の共振器面を支持基板のＣ方向の端面に一致するように形成してもよいし、半導体レーザ素子部の共振器面を支持基板のＣ方向の端面より内側になるように形成してもよい。

本発明の半導体レーザ素子の概略的な構造を説明するための平面図である。 図１の１０００−１０００線に沿った断面図である。 図１に示した半導体レーザ素子の概略的な製造プロセスを説明するための断面図である。 図１に示した半導体レーザ素子の概略的な製造プロセスを説明するための平面図である。 図１に示した半導体レーザ素子の概略的な製造プロセスを説明するための断面図である。 図１に示した半導体レーザ素子の概略的な製造プロセスを説明するための底面図である。 図１に示した半導体レーザ素子の概略的な製造プロセスを説明するための断面図である。 図１に示した半導体レーザ素子の概略的な製造プロセスを説明するための断面図である。 図１に示した半導体レーザ素子の概略的な製造プロセスを説明するための断面図である。 図１に示した半導体レーザ素子の概略的な製造プロセスを説明するための平面図である。 図１に示した半導体レーザ素子の概略的な製造プロセスを説明するための平面図である。 図１に示した半導体レーザ素子の概略的な製造プロセスを説明するための平面図である。 本発明の第１実施形態による半導体レーザ素子の底面図である。 図１３の１１００−１１００線に沿った断面図である。 図１３の１１１０−１１１０線に沿った断面図である。 図１３に示した第１実施形態による半導体レーザ素子の製造プロセスを説明するための断面図である。 図１３に示した第１実施形態による半導体レーザ素子の製造プロセスを説明するための断面図である。 図１３に示した第１実施形態による半導体レーザ素子の製造プロセスを説明するための断面図である。 図１３に示した第１実施形態による半導体レーザ素子の製造プロセスを説明するための断面図である。 図１３に示した第１実施形態による半導体レーザ素子の製造プロセスを説明するための断面図である。 図１３に示した第１実施形態による半導体レーザ素子の製造プロセスを説明するための断面図である。 図１３に示した第１実施形態による半導体レーザ素子の製造プロセスを説明するための底面図である。 図１３に示した第１実施形態による半導体レーザ素子の製造プロセスを説明するための底面図である。 本発明の第１実施形態の第１変形例による半導体レーザ素子の断面図である。 本発明の第１実施形態の第２変形例による半導体レーザ素子の断面図である。 図２５に示した第１実施形態の第２変形例による半導体レーザ素子の製造プロセスを説明するための断面図である。 本発明の第１実施形態の第３変形例による半導体レーザ素子の製造プロセスを説明するための断面図である。 本発明の第１実施形態の第３変形例による半導体レーザ素子の製造プロセスを説明するための断面図である。 本発明の第１実施形態の第３変形例による半導体レーザ素子の製造プロセスを説明するための断面図である。 本発明の第１実施形態の第３変形例による半導体レーザ素子の製造プロセスを説明するための断面図である。 本発明の第２実施形態による半導体レーザ素子の断面図である。 図３１に示した第２実施形態による半導体レーザ素子の製造プロセスを説明するための断面図である。 図３１に示した第２実施形態による半導体レーザ素子の製造プロセスを説明するための断面図である。 図３１に示した第２実施形態による半導体レーザ素子の製造プロセスを説明するための底面図である。 図３１に示した第２実施形態による半導体レーザ素子の製造プロセスを説明するための底面図である。 本発明の第３実施形態による半導体レーザ素子の底面図である。 図３６の１２００−１２００線に沿った断面図である。 図３６に示した第３実施形態による半導体レーザ素子の製造プロセスを説明するための平面図である。 図３６に示した第３実施形態による半導体レーザ素子の製造プロセスを説明するための平面図である。 図３６に示した第３実施形態による半導体レーザ素子の製造プロセスを説明するための断面図である。 図３６に示した第３実施形態による半導体レーザ素子の製造プロセスを説明するための断面図である。 本発明の第４実施形態による半導体レーザ素子の構造を示した断面図である。 図４２に示した第４実施形態による半導体レーザ素子の製造プロセスを説明するための断面図である。 図４２に示した第４実施形態による半導体レーザ素子の製造プロセスを説明するための断面図である。 図４２に示した第４実施形態による半導体レーザ素子の製造プロセスを説明するための断面図である。 図４２に示した第４実施形態による半導体レーザ素子の製造プロセスを説明するための断面図である。 図４２に示した第４実施形態による半導体レーザ素子の製造プロセスを説明するための断面図である。 本発明の第４実施形態の変形例による半導体レーザ素子のＣ方向の断面構造を示した断面図である。 図４８に示した第４実施形態の変形例による半導体レーザ素子の製造プロセスを説明するためのＣ方向の断面図である。 本発明の第５実施形態による３波長半導体レーザ素子を備えた半導体レーザ装置の構造の底面図である。 図５０に示した３波長半導体レーザ素子の２１００−２１００線に沿った断面図である。 図５０に示した３波長半導体レーザ素子の２１１０−２１１０線に沿った断面図である。 図５０に示した３波長半導体レーザ素子の詳細構造を示した断面図である。 本発明の第６実施形態によるＲＧＢ３波長半導体レーザ素子を備えた半導体レーザ装置の構造の底面図である。 図５４に示したＲＧＢ３波長半導体レーザ素子の３１００−３１００線に沿った断面図である。 図５４に示したＲＧＢ３波長半導体レーザ素子の３１１０−３１１０線に沿った断面図である。 図５４に示した第６実施形態によるＲＧＢ３波長半導体レーザ素子の製造プロセスを説明するための断面図である。 図５４に示した第６実施形態によるＲＧＢ３波長半導体レーザ素子の製造プロセスを説明するための断面図である。 本発明の第６実施形態の変形例によるＲＧＢ３波長半導体レーザ素子の構造を示した断面図である。

符号の説明

１、３１、１１１、１７１、２３１、２６０ 支持基板（第２の基板、基板）
１０、８０、１６０、２２０、２８０ 半導体レーザ素子部（第１半導体レーザ素子部）
２０ 成長基板（第１の基板）
３１ｂ 凸部
４６、１２６、１８６、２４６ ｎ側パッド電極（電極層）
５０、１３０、２５０ ＧａＮ基板（第１の基板）
１９０ サファイア基板（第１の基板）
２２０ａ 突出部
２５２ 支持基板（第３の基板）
３００ 赤色半導体レーザ素子（第２半導体レーザ素子部）
３１０ 赤外半導体レーザ素子（第２半導体レーザ素子部）
３２０ 青紫色半導体レーザ素子（第１半導体レーザ素子部）
３５０ ｎ型ＧａＡｓ基板（第２の基板、基板）
４００ 青色半導体レーザ素子（第１半導体レーザ素子部）
４１０ 緑色半導体レーザ素子（第１半導体レーザ素子部）

Claims (13)

1. 第１の基板上に、共振器の延びる第１の方向と交差する第２の方向に所定の間隔を隔てて複数の半導体レーザ素子部を形成する工程と、
   前記複数の半導体レーザ素子部のうちの一部を、第２の基板に接合する工程と、
   前記第２の基板に接合された前記複数の半導体レーザ素子部のうちの一部を前記第１の基板から剥離する工程と、
   前記第２の基板を、前記第２の方向に沿って分割する工程とを備えた、半導体レーザ素子の製造方法。
2. 前記第２の基板の前記第２の方向の長さが、前記半導体レーザ素子部の前記第２の方向の長さの２倍以上の長さになるように、前記第２の基板の前記半導体レーザ素子部が接合されていない領域で、前記第１の方向に沿って前記第２の基板を分割する工程をさらに備える、請求項１に記載の半導体レーザ素子の製造方法。
3. 前記第１の基板上に前記複数の半導体レーザ素子部を形成した後、第３の基板上に、前記第２の方向に所定の間隔を隔てて複数の半導体レーザ素子部が形成された前記第１の基板を配置するとともに、前記第１の基板を分離する工程をさらに含み、
   前記複数の半導体レーザ素子部のうちの一部を第２の基板に接合する工程は、前記複数の半導体レーザ素子部のうちの一部を、前記第２の基板に接合するとともに、前記複数の半導体レーザ素子部および前記分離された第１の基板のうちの一部を、前記第３の基板から剥離する工程を含む、請求項１または２に記載の半導体レーザ素子の製造方法。
4. 前記複数の半導体レーザ素子部のうちの一部を第２の基板に接合する工程は、前記複数の半導体レーザ素子部を、所定の数毎に、前記第２の基板に接合する工程を含む、請求項１〜３のいずれか１項に記載の半導体レーザ素子の製造方法。
5. 前記複数の半導体レーザ素子部のうちの一部を第２の基板に接合する工程に先立って、前記第２の基板の前記半導体レーザ素子部が接合される領域に、接合される各々の前記半導体レーザ素子部に対応して複数の接着層を形成する工程をさらに備える、請求項１〜４のいずれか１項に記載の半導体レーザ素子の製造方法。
6. 前記複数の接着層は、前記第２の方向に所定の間隔を隔てて、前記接合される各々の半導体レーザ素子部の前記第２の方向の幅と略等しい幅で形成されている、請求項５に記載の半導体レーザ素子の製造方法。
7. 基板と、
   前記基板の表面上に形成され、共振器を有する第１半導体レーザ素子部と、
   前記第１半導体レーザ素子部の前記基板とは反対側の表面と電気的に接続され、前記第１半導体レーザ素子部に隣接する前記基板の表面上に延びるように形成された電極層とを備え、
   前記基板の前記共振器の延びる第１の方向と交差する第２の方向の長さは、前記第１半導体レーザ素子部の前記第２の方向の長さよりも大きい、半導体レーザ素子。
8. 前記基板の前記第２の方向の長さは、前記第１半導体レーザ素子部の前記第２の方向の長さの２倍以上の長さである、請求項７に記載の半導体レーザ素子。
9. 基板と、
   前記基板の表面上に形成され、共振器を有する第１半導体レーザ素子部と、
   前記第１半導体レーザ素子部の前記基板とは反対側の表面上に形成された電極層とを備え、
   前記基板の前記共振器の延びる第１の方向と交差する第２の方向の長さは、前記第１半導体レーザ素子部の前記第２の方向の長さよりも大きく、
   前記第１半導体レーザ素子部は、前記第２の方向に突出する突出部を有する、半導体レーザ素子。
10. 前記基板は、第２半導体レーザ素子部が形成されている基板である、請求項７〜９のいずれか１項に記載の半導体レーザ素子。
11. 前記第２半導体レーザ素子部は、前記基板上に結晶成長により形成されている、請求項１０に記載の半導体レーザ素子。
12. 前記基板の前記第１半導体レーザ素子部が接合される側に凸部が形成され、前記凸部に前記第１半導体レーザ素子部が接合されている、請求項７〜１１のいずれか１項に記載の半導体レーザ素子。
13. 基板と、
    前記基板の表面上に形成され、共振器を有する複数の半導体レーザ素子部と、
    前記複数の半導体レーザ素子部の前記基板とは反対側の表面と電気的に接続され、前記複数の半導体レーザ素子部に隣接する前記基板の表面上に延びるように形成された電極層とを備え、
    前記複数の半導体レーザ素子部は、前記共振器の延びる第１の方向と交差する第２の方向に所定の間隔を隔てて形成され、
    前記所定の間隔は、前記複数の半導体レーザ素子部の前記第２の方向の長さよりも大きい、半導体レーザ素子。

Images