JP2011066434A - 半導体レーザ素子の製造方法 - Google Patents
半導体レーザ素子の製造方法 Download PDFInfo
- Publication number
- JP2011066434A JP2011066434A JP2010243881A JP2010243881A JP2011066434A JP 2011066434 A JP2011066434 A JP 2011066434A JP 2010243881 A JP2010243881 A JP 2010243881A JP 2010243881 A JP2010243881 A JP 2010243881A JP 2011066434 A JP2011066434 A JP 2011066434A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor laser
- laser element
- support substrate
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Abstract
【課題】半導体レーザ素子の劈開面の平坦性を向上させることが可能な半導体レーザ素子を提供する。
【解決手段】この半導体レーザ素子では、支持基板1と、支持基板1の表面上に形成されるとともに一対の共振器面60を有する半導体レーザ素子部50と、支持基板1と半導体レーザ素子部50とを接着する半田層14とを備え、半導体レーザ素子部50の共振器面60の支持基板1側の端部近傍に、半田層14が存在しない領域である空隙部70を有している。
【選択図】図2
【解決手段】この半導体レーザ素子では、支持基板1と、支持基板1の表面上に形成されるとともに一対の共振器面60を有する半導体レーザ素子部50と、支持基板1と半導体レーザ素子部50とを接着する半田層14とを備え、半導体レーザ素子部50の共振器面60の支持基板1側の端部近傍に、半田層14が存在しない領域である空隙部70を有している。
【選択図】図2
Description
本発明は、半導体レーザ素子およびその製造方法に関し、特に、半導体レーザ素子部と支持基板とを接着することにより形成された半導体レーザ素子の製造方法に関する。
従来、半導体レーザ素子部と支持基板とを接着した後、半導体レーザ素子部が形成された基板を各素子に分割することにより形成される半導体レーザ素子およびその製造方法が知られている(たとえば、非特許文献1参照)。
上記非特許文献1には、レーザリフトオフ(LLO)法を用いて製造された半導体レーザ素子および半導体レーザ素子の製造方法が記載されている。
図55は、上記非特許文献1に開示された従来の半導体レーザ素子を示した断面図である。図55を参照して、従来の半導体レーザ素子では、支持基板としてのGaAs基板301上に、下層から上層に向かって、Ti層とAu層とからなるコンタクトメタル層302が形成されている。コンタクトメタル層302上には、Snからなる第1融着層303が形成されている。第1融着層303上には、Auからなる第2融着層304が形成されている。第2融着層304上には、下側に突出したリッジ部305を有する半導体素子層306が形成されている。半導体素子層306上には、GaN層307が形成されている。なお、GaAs基板301とGaN層307とは、それぞれの劈開面が一致するように形成されている。GaN層307上には、Ti層、Al層、Ti層およびAu層からなる電極308が形成されている。また、GaAs基板301の裏面側には、Ti層とAu層とからなる電極309が形成されている。
図56〜図58は、上記非特許文献1に開示された従来の半導体レーザ素子の製造方法(LLO法)を説明するための断面図である。図55〜図58を参照して、従来の半導体レーザ素子の製造方法では、図56に示すように、まず、MOCVD(Metal Organic Chemical Vapor Deposition:有機金属気相堆積)法を用いて、成長用基板としてのサファイア基板310の(0001)面上に、GaN層307を成長させる。次に、GaN層307上に、リッジ部305を有する半導体素子層306を成長させる。その後、半導体素子層306上に、Auからなる第2融着層304を形成する。
次に、図57に示すようにGaAs基板301上に、Ti層とAu層とからなるコンタクトメタル層302を形成する。コンタクトメタル層302上に、Snからなる第1融着層303を形成する。そして、第1融着層303と第2融着層304とを接着する。この際、GaAs基板301の劈開面とGaN層307の劈開面とが一致するように接着する。その後、接着した半導体レーザ素子を、窒素雰囲気中において、約310℃の温度に約10分間保持する。これにより、第1融着層303のSnと第2融着層304のAuとが合金化して、図58に示すように、サファイア基板310上のGaN層307とGaAs基板301とが貼り合わされる。
その後、サファイア基板310側から波長266nmのNd−YAGレーザ第4高調波を照射することによって、照射した際に発生する熱により、サファイア基板310とGaN層307との界面のGaNをGa金属と窒素とに融解する。これによりGaN層307からサファイア基板310を除去する。なお、サファイア基板310を除去した後のGa
N層307表面に付着したGa金属は、塩酸洗浄によって除去する。そして、図55に示すように、GaN層307側に、下層から上層に向かって、Ti層、Al層、Ti層およびAu層からなる電極308を形成するとともに、GaAs基板301の裏面側に、上層から下層に向かって、Ti層とAu層とからなる電極309を形成する。
N層307表面に付着したGa金属は、塩酸洗浄によって除去する。そして、図55に示すように、GaN層307側に、下層から上層に向かって、Ti層、Al層、Ti層およびAu層からなる電極308を形成するとともに、GaAs基板301の裏面側に、上層から下層に向かって、Ti層とAu層とからなる電極309を形成する。
最後に、GaN層307の劈開面に沿って劈開することにより、半導体レーザ素子を分割する。これにより、半導体レーザ素子の共振器面を形成する。このようにして、非特許文献1に開示された従来の半導体レーザ素子が製造される。この製造方法において、成長用基板としての劈開性の乏しいサファイア基板310を除去することが可能となるので、窒化物系半導体レーザ素子の劈開性を向上させることが可能となる。また、成長用基板としてサファイア基板310の代わりにGaN基板を用いる場合には、GaN基板が高価なためにGaN基板を分離して再利用することでコストダウンが図れる。このため、半導体レーザ素子部と支持基板とを接着する技術を半導体レーザ素子部の製造方法に適用することは有効である。
電子情報通信学会技術研究報告Vol.102 LQE2002−85 pp.55−57
しかしながら、非特許文献1に開示された従来の半導体レーザ素子では、劈開性を有さないAuからなる第2融着層304を介して、半導体素子層306をGaAs基板301上に接着しているので、GaAs基板301が劈開性を有するとしても、GaAs基板301とGaN層307との間に形成された劈開性を有さないAuからなる第2融着層304の存在によって、半導体レーザ素子の劈開面の平坦性が低下するという問題点がある。また、支持基板として、劈開性を有するGaAs基板301の代わりに、劈開性を有さないCu−Wなどの金属を用いる場合には、さらに半導体レーザ素子の劈開面の平坦性が低下するという問題点がある。
この発明は、上記のような課題を解決するためになされたものであり、この発明の1つの目的は、半導体レーザ素子の劈開面の平坦性を向上させることが可能な半導体レーザ素子の製造方法を提供することである。
上記目的を達成するために、この発明の第1の局面による半導体レーザ素子は、支持基板と、支持基板の表面上に形成されるとともに一対の共振器面を有する半導体レーザ素子部と、支持基板と半導体レーザ素子部とを接着する接着層とを備え、共振器面の支持基板側の端部近傍に、接着層が存在しない領域を有する。
この第1の局面による半導体レーザ素子では、上記のように、支持基板の表面上に形成されるとともに一対の共振器面を有する半導体レーザ素子部の共振器面の支持基板側の端部近傍に、支持基板と半導体レーザ素子部とを接着する接着層が存在しない領域を有するように構成することによって、その接着層の存在しない領域により、半導体レーザ素子部の共振器面の支持基板側の端部近傍に、支持基板と半導体レーザ素子部とが離間された領域を形成することができる。これにより、共振器面の支持基板側の端部に隣接して接着層および支持基板が設けられる場合と異なり、支持基板の劈開性の影響を受けることなく、半導体レーザ素子部を劈開することができる。その結果、半導体レーザ素子部の劈開面の平坦性を向上させることができる。
上記第1の局面による半導体レーザ素子において、好ましくは、支持基板は、共振器面
と平行な方向の面に劈開性を有さない。このように構成しても、支持基板が劈開性を有していないことの影響を受けにくくなるので、半導体レーザ素子部を容易に劈開することができる。
と平行な方向の面に劈開性を有さない。このように構成しても、支持基板が劈開性を有していないことの影響を受けにくくなるので、半導体レーザ素子部を容易に劈開することができる。
上記第1の局面による半導体レーザ素子において、好ましくは、支持基板および接着層は、導電性を有する。このように構成すれば、導電性を有する接着層を介して、導電性を有する支持基板と半導体レーザ素子部とを接着することができるので、半導体レーザ素子部と支持基板とを電気的に接続することが出来る。
上記第1の局面による半導体レーザ素子において、好ましくは、接着層は、共振器面から所定の間隔を隔てて形成されている。このように構成すれば、共振器面の支持基板側の端部近傍に、接着層が存在しない領域を容易に形成することができる。
上記第1の局面による半導体レーザ素子において、好ましくは、共振器面は、劈開面である。このように構成すれば、劈開面によって、容易に共振器面を形成することができる。
上記第1の局面による半導体レーザ素子において、好ましくは、半導体レーザ素子部は、窒化物系半導体層からなる。このような窒化物系半導体層からなる半導体レーザ素子部を含む窒化物系半導体レーザ素子において、上記第1の局面の構成を適用すれば、窒化物系半導体レーザ素子の劈開面の平坦性を向上させることができる。
上記第1の局面による半導体レーザ素子において、好ましくは、共振器面の延長線上の半導体レーザ素子部と支持基板との間には空隙部を有する。このように構成すれば、空隙部により、半導体レーザ素子部の共振器面の支持基板側の端部近傍に、接着層が存在しない領域を容易に形成することができる。
上記第1の局面による半導体レーザ素子において、好ましくは、共振器面は、半導体レーザ素子部の側端面から突出している。このように構成すれば、半導体レーザ素子部の幅の狭い部分を劈開することにより、劈開面からなる共振器面を容易に形成することができる。
上記第1の局面による半導体レーザ素子において、好ましくは、半導体レーザ素子部の支持基板側の表面には、第1段差部が設けられており、半導体レーザ素子部の共振器面の支持基板側の端部近傍には、第1段差部によって、接着層が存在しない領域が形成されている。このように構成すれば、支持基板の半導体レーザ素子部側の表面全体に接着層を形成したとしても、半導体レーザ素子部の支持基板側の表面に設けた第1段差部により、半導体レーザ素子部の共振器面の支持基板側の端部近傍に接着層が存在しない領域を容易に形成することができる。
上記第1の局面による半導体レーザ素子において、好ましくは、支持基板の半導体レーザ素子部側の表面には、第2段差部が設けられており、半導体レーザ素子部の共振器面の支持基板側の端部近傍には、第2段差部によって、接着層が存在しない領域が形成されている。このように構成すれば、支持基板の半導体レーザ素子部側の表面全体に接着層を形成したとしても、支持基板の半導体レーザ素子部側の表面に設けた第2段差部により、半導体レーザ素子部の共振器面の支持基板側の端部近傍に接着層が存在しない領域を容易に形成することができる。
この発明の第2の局面による半導体レーザ素子の製造方法は、支持基板の表面上に接着層を介して半導体レーザ素子部を接着するとともに、半導体レーザ素子部の共振器面とな
る領域の支持基板側の端部近傍に、接着層が存在しない第1の領域を形成する工程と、第1の領域の近傍に一対の共振器面を形成する工程とを備える。
る領域の支持基板側の端部近傍に、接着層が存在しない第1の領域を形成する工程と、第1の領域の近傍に一対の共振器面を形成する工程とを備える。
この第2の局面による半導体レーザ素子の製造方法では、上記のように、支持基板の表面上に接着層を介して半導体レーザ素子部を接着するとともに、半導体レーザ素子部の共振器面となる領域の支持基板側の端部近傍に、接着層が存在しない第1の領域を形成する工程を備えることにより、半導体レーザ素子部の共振器面の支持基板側の端部近傍に、支持基板と半導体レーザ素子部とが離間された領域を形成することができる。また、第1の領域の近傍に一対の共振器面を形成する工程を備えることによって、支持基板と半導体レーザ素子部とが離間された領域に対応する半導体レーザ素子部側の位置で半導体レーザ素子部を劈開することにより、支持基板の劈開性の影響を受けることなく、半導体レーザ素子部を劈開することができる。その結果、半導体レーザ素子部の劈開面の平坦性を向上させることができる。
上記第2の局面による半導体レーザ素子の製造方法において、好ましくは、第1の領域を形成する工程は、接着層を支持基板の表面上の第1の領域以外の領域にパターニングにより形成する工程を含む。このように構成すれば、接着層のパターニングにより、支持基板の表面上に、接着層が存在しない領域を形成することができるので、支持基板と半導体レーザ素子部とを接着した際に、半導体レーザ素子部の共振器面の支持基板側の端部近傍に、接着層が存在しない領域を容易に形成することができる。
上記第2の局面による半導体レーザ素子の製造方法において、好ましくは、成長用基板を用いて半導体レーザ素子部を形成する工程と、第1の領域を形成する工程の後に、成長用基板を除去する工程とをさらに備える。このように構成すれば、成長用基板の劈開性が乏しい場合でも、容易に、半導体レーザ素子部を劈開することができる。
上記第2の局面による半導体レーザ素子の製造方法において、好ましくは、共振器面を形成する工程の前に、支持基板を分割する工程を備える。このように構成すれば、半導体レーザ素子部を劈開する前に、支持基板を分割しているので、支持基板の分割の際に、半導体レーザ素子部の劈開面に損傷が入るのを抑制することができる。
上記第2の局面による半導体レーザ素子の製造方法において、好ましくは、共振器面を形成する工程の後に、支持基板を分割する工程を備える。このように構成すれば、共振器面の形成時に、支持基板が細かく分割されていないので、スクライブなどの劈開に必要な工程を容易に行うことができる。
以下、本発明の実施形態を図面に基づいて説明する。
(第1実施形態)
図1は、本発明の第1実施形態による半導体レーザ素子の平面図である。図2は、図1に示した第1実施形態による半導体レーザ素子の1000−1000線に沿った断面図である。図3は、図1に示した第1実施形態による半導体レーザ素子の2000−2000線に沿った断面図である。図4は、図1に示した第1実施形態による半導体レーザ素子の発光層の構造を示した断面図である。まず、図1〜図4を参照して、第1実施形態による半導体レーザ素子の構造について説明する。
(第1実施形態)
図1は、本発明の第1実施形態による半導体レーザ素子の平面図である。図2は、図1に示した第1実施形態による半導体レーザ素子の1000−1000線に沿った断面図である。図3は、図1に示した第1実施形態による半導体レーザ素子の2000−2000線に沿った断面図である。図4は、図1に示した第1実施形態による半導体レーザ素子の発光層の構造を示した断面図である。まず、図1〜図4を参照して、第1実施形態による半導体レーザ素子の構造について説明する。
第1実施形態による半導体レーザ素子では、図1に示すように、劈開性を有しないCu−Wからなる導電性の支持基板1と半導体レーザ素子部50とが、AuSnからなる導電性の半田層14を介して接着されている。なお、半田層14は、本発明の「接着層」の一
例である。また、図1および図2に示すように、半導体レーザ素子部50には、劈開面からなる一対の共振器面60が形成されている。なお、図1に示すように、半導体レーザ素子の長さ(共振器長)L1は、約600μmであり、幅W1は、約400μmである。
例である。また、図1および図2に示すように、半導体レーザ素子部50には、劈開面からなる一対の共振器面60が形成されている。なお、図1に示すように、半導体レーザ素子の長さ(共振器長)L1は、約600μmであり、幅W1は、約400μmである。
ここで、第1実施形態では、図2に示すように、半導体レーザ素子部50の共振器面60の支持基板1側の端部近傍には、半田層14が存在しない領域である空隙部70が形成されている。なお、この半田層14が存在しない領域である空隙部70は、図1に示すように、共振器面60の延長線に対して、内側に約25μmの間隔(L2)を隔てた領域まで形成されている。また、支持基板1の側端面は、後述する素子分割時のダイシングにより、共振器面60の延長線に対して、内側に約20μmの長さ(L3)分だけずれた位置に形成されている。
また、図2および図3に示すように、約5μmの厚みを有するとともに、約5×1018cm−3のSiがドープされた約5×1018cm−3のキャリア濃度を有するGaNからなるn型コンタクト層2上に、約400nmの厚みを有するとともに、約5×1018cm−3のSiがドープされた約5×1018cm−3のキャリア濃度を有するAl0.07Ga0.93Nからなるn型クラッド層3が形成されている。n型クラッド層3上には、支持基板1の幅より小さい約4.5μmの幅を有する発光層4が形成されている。
この発光層4は、図4に示すように、n型クラッド層3上に、約5nmの厚みを有するとともに、約5×1018cm−3のSiがドープされた約5×1018cm−3のキャリア濃度を有するAl0.16Ga0.84Nからなるn型キャリアブロック層4aが形成されている。n型キャリアブロック層4a上には、約100nmの厚みを有するSiがドープされたGaNからなるn型光ガイド層4bが形成されている。n型光ガイド層4b上には、約20nmの厚みを有するアンドープのIn0.02Ga0.98Nからなる4つの障壁層4cと、約3nmの厚みを有するアンドープのIn0.15Ga0.85Nからなる3つの量子井戸層4dとが交互に積層された多重量子井戸(MQW)活性層4eが形成されている。そして、n型キャリアブロック層4a、n型光ガイド層4bおよびMQW活性層4eによって、発光層4が構成されている。
また、発光層4の障壁層4c上には、図3および図4に示すように、約100nmの厚みを有するとともに、約4×1019cm−3のMgがドープされたGaNからなるp型光ガイド層5が形成されている。p型光ガイド層5上には、約20nmの厚みを有するとともに、約4×1019cm−3のMgがドープされたAl0.16Ga0.84Nからなるp型キャップ層6が形成されている。また、p型キャップ層6上には、凸部を有する約4×1019cm−3のMgがドープされた約5×1017cm−3のキャリア濃度を有するAl0.07Ga0.93Nからなるp型クラッド層7が形成されている。このp型クラッド層7の凸部の膜厚は、約400nmであり、p型クラッド層7の凸部以外の平坦部の膜厚は、約80nmである。p型クラッド層7の凸部の上面上には、約10nmの厚みを有するとともに、約4×1019cm−3のMgがドープされた約5×1017cm−3のキャリア濃度を有するIn0.02Ga0.98Nからなるp型コンタクト層8が形成されている。p型クラッド層7の凸部と、p型コンタクト層8とによって、電流通路となるリッジ部9が構成されている。このリッジ部9は、約1.5μmの幅を有するとともに、約380nmの高さを有している。p型コンタクト層8上には、下層から上層に向かって、約5nmの厚みを有するPt層と、約100nmの厚みを有するPd層と、約150nmの厚みを有するAu層とから構成されるp側オーミック電極10が形成されている。
また、図3に示すように、n型クラッド層3の上面上と、発光層4、p型光ガイド層5、p型キャップ層6、リッジ部9およびp側オーミック電極10の側面上とに、約250
nmの厚みを有するSiNからなる絶縁膜11が形成されている。絶縁膜11の上面およびp側オーミック電極10の上面上には、下層から上層に向かって、約100nmの厚みを有するTi層と、約100nmの厚みを有するPd層と、約3000nmの厚みを有するAu層とからなるp側パッド電極12が、約125μmの幅W2で形成されている。p側パッド電極12上には、約100nmの厚みを有するSiO2からなる絶縁膜13が形成されている。この絶縁膜13は、半田層14とp型オーミック電極10との反応を抑制する機能を有している。このようにして、半導体レーザ素子部50が構成されるとともに、半導体レーザ素子部50と支持基板1とが、半田層14を介して、接着されている。
nmの厚みを有するSiNからなる絶縁膜11が形成されている。絶縁膜11の上面およびp側オーミック電極10の上面上には、下層から上層に向かって、約100nmの厚みを有するTi層と、約100nmの厚みを有するPd層と、約3000nmの厚みを有するAu層とからなるp側パッド電極12が、約125μmの幅W2で形成されている。p側パッド電極12上には、約100nmの厚みを有するSiO2からなる絶縁膜13が形成されている。この絶縁膜13は、半田層14とp型オーミック電極10との反応を抑制する機能を有している。このようにして、半導体レーザ素子部50が構成されるとともに、半導体レーザ素子部50と支持基板1とが、半田層14を介して、接着されている。
また、図3に示すように、n型コンタクト層2の裏面側には、n型コンタクト層2側からn側オーミック電極、n側バリア金属およびn側パッド金属からなるn側電極15が形成されている。また、n側電極15を構成するn側オーミック電極は、Alを用いており、n側バリア金属は、PtまたはTiなどを用いている。また、n側バリア金属は、n側オーミック電極とn側パッド電極との反応を抑制する機能を有している。
第1実施形態では、上記のように、支持基板1の表面上に形成されるとともに一対の共振器面60を有する半導体レーザ素子部50の共振器面60の支持基板1側の端部近傍に、支持基板1と半導体レーザ素子部50とを接着する半田層14が存在しない領域である空隙部70を有するように構成することによって、その半田層14の存在しない領域である空隙部70により、半導体レーザ素子部50の共振器面60の支持基板1側の端部近傍に、支持基板1と半導体レーザ素子部50とが離間された領域を形成することができる。これにより、共振器面60の支持基板1側の端部に隣接して半田層14および支持基板1が設けられる場合と異なり、支持基板1の劈開性の影響を受けることなく、半導体レーザ素子部50を劈開することができる。その結果、劈開性を有しないCu−Wからなる支持基板1を用いた場合でも、半導体レーザ素子部50の劈開面の平坦性を向上させることができる。
また、第1実施形態では、支持基板1および半田層14を、導電性を有するように構成することによって、導電性を有する半田層14を介して、導電性を有する支持基板1と半導体レーザ素子部50とを接着することができるので、半導体レーザ素子部50と支持基板1とを電気的に接続することが出来る。
また、第1実施形態では、半田層14を、共振器面60の延長線に対して、内側に約25μmの間隔(L2)を隔てて形成することによって、共振器面60の支持基板1側の端部近傍に、半田層14が存在しない領域である空隙部70を容易に形成することができる。
図5〜図18は、図1に示した第1実施形態による半導体レーザ素子の製造プロセスを説明するための断面図である。次に、図1〜図18を参照して、第1実施形態による半導体レーザ素子の製造プロセスについて説明する。なお、図5、図7〜図13および図15には、図3と同じ方向の断面が示されており、図14、図16および図18には、図2と同じ方向の断面が示されている。
まず、図5に示すように、MOCVD法を用いて、成長用基板としてのサファイア基板20上に、バッファ層21およびGaN層22を順次成長させる。なお、サファイア基板20は、本発明の「成長用基板」の一例である。
具体的には、サファイア基板20を約600℃の成長温度に保持した状態で、サファイア基板20の(0001)面上に、約20nmの厚みを有するGaNからなるバッファ層21を成長させる。次に、サファイア基板20を約1050℃の成長温度に保持した状態
で、バッファ層21上に、約2μmの厚みを有するGaN層22を成長させる。次に、図5に示すように、GaN層22上に、SiO2膜からなるマスク23を形成する。このマスク23は、図6に示すように、通常のリソグラフィ技術を用いて、直径約2μmの開口部23aを約10μmの間隔の周期で三角格子状のパターンを形成することによって構成されている。そして、サファイア基板20、バッファ層21、GaN層22およびマスク23によって、選択成長下地24が構成されている。
で、バッファ層21上に、約2μmの厚みを有するGaN層22を成長させる。次に、図5に示すように、GaN層22上に、SiO2膜からなるマスク23を形成する。このマスク23は、図6に示すように、通常のリソグラフィ技術を用いて、直径約2μmの開口部23aを約10μmの間隔の周期で三角格子状のパターンを形成することによって構成されている。そして、サファイア基板20、バッファ層21、GaN層22およびマスク23によって、選択成長下地24が構成されている。
次に、図7に示すように、MOCVD法を用いて、選択成長下地24上に、サファイア基板20を約1100℃の成長温度に保持した状態で、n型コンタクト層2およびn型クラッド層3を順次成長させる。次に、サファイア基板20を約800℃の成長温度に保持した状態で、n型クラッド層3上に発光層4、p型光ガイド層5およびp型キャップ層6を順次成長させる。次に、サファイア基板20を約1100℃の成長温度に保持した状態で、p型キャップ層6上に約400nmの厚みを有するp型クラッド層7を成長させる。そして、サファイア基板20を約800℃の成長温度に保持した状態で、p型クラッド層7上にp型コンタクト層8を成長させる。ここで、GaN層22からp型コンタクト層8までの各層は、サファイア基板20側が窒素面の極性を有し、結晶成長の進む方向はGa面の極性を有している。また、n型コンタクト層2をマスク23上に横方向成長させることにより、n型コンタクト層2の転位密度が低減する。その結果、n型コンタクト層2上に形成されるn型クラッド層3からp型コンタクト層8の転位密度が低減する。その後、サファイア基板20を約800℃の成長温度に保持した状態で、N2雰囲気中においてアニールすることにより、p型窒化物半導体層のアクセプタを活性化し、所定の正孔濃度を得る。
次に、真空蒸着法などを用いて、p型コンタクト層8の表面上に、p側オーミック電極10および約0.25μmの厚みを有するSiO2からなる絶縁膜11aを順次形成した後、パターニングすることにより、図8に示されたような形状のp側オーミック電極10および絶縁膜11aが得られる。なお、p側オーミック電極10は、p型コンタクト層8側から、約5μmの厚みを有するPt層と、約100μmの厚みを有するPd層と、約150nmの厚みを有するAu層とが積層されて構成されている。
次に、図9に示すように、サファイア基板20を約200℃に保持した状態で、絶縁膜11aをマスクとして、Cl2系ガスによるドライエッチングを行うことにより、p型コンタクト層8およびp型クラッド層7の一部を除去することによって、リッジ部9を形成する。このリッジ部9の幅は、約1.5μmであり、リッジ部9の高さは約380nmである。次に、図10に示すように、フォトリソグラフィ技術とドライエッチング技術とを用いて、発光層4、光ガイド層5、p型キャップ層6およびp型クラッド層7の平坦部の一部をエッチングすることにより、発光層4、光ガイド層5、p型キャップ層6およびp型クラッド層7を幅約4.5μmにパターニングする。その後、図11に示すように、n型クラッド層3の上面、発光層4の側面、p型光ガイド層5の側面、p型キャップ層6の側面およびp型クラッド層7の平坦部の側面、p型クラッド層7の平坦部の上面、リッジ部9の側面および絶縁膜11aの上面を覆うように、約250nmの厚みを有するSiNからなる絶縁膜11を形成した後、p側オーミック電極10上の絶縁膜11および11aのみを除去する。
次に、図12に示すように、p側オーミック電極10および絶縁膜11上に、下層から上層に向かって、約100nmの厚みを有するTi層、約100nmの厚みを有するPd層および約3000nmの厚みを有するAu層からなるp側パッド電極12を形成する。次に、p側パッド電極12上に、約100nmの厚みを有するSiO2からなる絶縁膜13を形成する。その後、図13に示すように、約5μmの厚みを有するAuSnからなる半田層14を介して、支持基板1に接着する。
ここで、第1実施形態では、図17に示すように、半田層14は、支持基板1の半導体レーザ素子部50側の表面に予めパターニングされている。また、半導体レーザ素子部50と支持基板1との接着(融着)の際に、図14に示すように、半田層14が存在しない領域である空隙部70が存在するように接着されている。その後、選択成長下地24をドライエッチング技術により除去して、n型コンタクト層2の支持基板1と反対側の全面を露出させることにより、図15および図16に示すような形状が得られる。
その後、図16に示すように、n型コンタクト層2の裏面に、n型コンタクト層2側から約10nmの厚みを有するAlからなるn型オーミック電極、約20nmの厚みを有するPtからなるn側バリア金属および約300nmの厚みを有するAuからなるn側パッド電極を含むn側電極15を形成する。
そして、図17および図18に示すように、支持基板1の主表面に対して垂直となる半導体レーザ素子部50の面にスクライブ溝(図示せず)を設けて、超音波により半導体レーザ素子部50の(1−100)面で劈開を行う。
ここで、第1実施形態では、半導体レーザ素子部50の劈開は、劈開面となる領域の支持基板1側の端部近傍に半田層14が存在しない領域である空隙部70の位置で、半導体レーザ素子部50の劈開面に沿って行うようにする。
最後に、図17および図18に示すように、支持基板1のみを、約40μmの幅(L4)でダイシングすることにより、半導体レーザ素子部50の素子分割を行う。このようにして、図1に示した第1実施形態による半導体レーザ素子が形成される。
共振器面を形成する工程の前に、支持基板を分割する工程を備える場合と比較して、第1実施形態では、上記のように、半導体レーザ素子部50に一対の共振器面60を形成する工程の後に、支持基板1を分割する工程を備えるように構成することによって、共振器面60の形成時に支持基板1が分割されていないので、スクライブ溝を形成する際のアライメントが容易になるなどの劈開に必要な工程を容易に行うことができる。
(第2実施形態)
図19は、本発明の第2実施形態による半導体レーザ素子の平面図である。図20は、図19に示した第2実施形態による半導体レーザ素子の3000−3000線に沿った断面図である。図21は、図19に示した第1実施形態による半導体レーザ素子の分割前の平面図である。図19〜図21を参照して、この第2実施形態では、上記第1実施形態と異なり、劈開面を形成するリッジ部9およびリッジ部9の下方の領域のみを半導体レーザ素子部50aの側端面から突出させて劈開面(共振器面61)を形成する例について説明する。第2実施形態のその他の構成は、上記第1実施形態と同様である。
(第2実施形態)
図19は、本発明の第2実施形態による半導体レーザ素子の平面図である。図20は、図19に示した第2実施形態による半導体レーザ素子の3000−3000線に沿った断面図である。図21は、図19に示した第1実施形態による半導体レーザ素子の分割前の平面図である。図19〜図21を参照して、この第2実施形態では、上記第1実施形態と異なり、劈開面を形成するリッジ部9およびリッジ部9の下方の領域のみを半導体レーザ素子部50aの側端面から突出させて劈開面(共振器面61)を形成する例について説明する。第2実施形態のその他の構成は、上記第1実施形態と同様である。
この第2実施形態では、上記第1実施形態における半導体レーザ素子部50と共振器面61以外は同一の構造を有する半導体レーザ素子部50aが、AuSnからなる導電性の半田層14を介して、劈開性を有しないCu−Wからなる導電性の支持基板1に接着されている。
ここで、第2実施形態では、図19に示すように、半導体レーザ素子部50aの側端面のリッジ部9およびリッジ部9の下方の領域が、半導体レーザ素子部50aの側端面からリッジ部9の延びる方向(図19のA方向)に突出するように形成されている。なお、リッジ部9およびリッジ部9の下方の領域の幅W3は、約10μmである。また、図20および図21に示すように、半導体レーザ素子部50aのリッジ部9およびリッジ部9の下
方の領域を劈開することによって、リッジ部9およびリッジ部9の下方の領域の側面に劈開面からなる共振器面61が形成されている。また、図20に示すように、劈開面からなる共振器面61の支持基板1側の端部近傍には、半田層14が存在しない領域である空隙部71が形成されている。この半田層14が存在しない領域である空隙部71は、図19および図20に示すように、共振器面61の延長線に対して、内側に約30μmの間隔(L5)を隔てた領域まで形成されている。
方の領域を劈開することによって、リッジ部9およびリッジ部9の下方の領域の側面に劈開面からなる共振器面61が形成されている。また、図20に示すように、劈開面からなる共振器面61の支持基板1側の端部近傍には、半田層14が存在しない領域である空隙部71が形成されている。この半田層14が存在しない領域である空隙部71は、図19および図20に示すように、共振器面61の延長線に対して、内側に約30μmの間隔(L5)を隔てた領域まで形成されている。
第2実施形態では、上記のように、リッジ部9およびリッジ部9の下方の領域を、半導体レーザ素子部50aの側端面からリッジ部9の延びる方向に突出させるとともに、リッジ部9およびリッジ部9の下方の領域の側端面に、共振器面61を形成することによって、リッジ部9の延びる方向に突出した劈開する幅が狭いリッジ部9およびリッジ部9の下方の領域を劈開することにより、リッジ部9の側端面に劈開面からなる共振器面61を容易に形成することができる。
なお、第2実施形態のその他の効果は、上記第1実施形態と同様である。
次に、図20および図21を参照して、第2実施形態による半導体レーザ素子の製造方法について説明する。
まず、上記第1実施形態と同様の製造プロセスにより、半導体レーザ素子部50aと支持基板1とを、半田層14を介して接着する。そして、図20および図21に示すように、半導体レーザ素子部50aの劈開面を形成する側端面のリッジ部9およびリッジ部9の下方の領域以外の部分を、電極15側からエッチングすることにより、支持基板1および半田層14の表面の一部を露出させる。その後、支持基板1の主表面と垂直な(1−100)面で半導体レーザ素子部50aのエッチングにより除去された領域に挟まれた部分のみを劈開する。
次に、図21に示すように、支持基板1のみを、約40μmの幅L6でダイシングすることにより素子分割を行う。このようにして、図19に示した、第2実施形態による半導体レーザ素子が形成される。
(第3実施形態)
図22は、本発明の第3実施形態による半導体レーザ素子の平面図である。図23は、図22に示した第3実施形態による半導体レーザ素子の4000−4000線に沿った断面図である。図22および図23を参照して、この第3実施形態では、上記第1実施形態に比べて、支持基板1上に形成する半田層14aが存在しない領域である空隙部72の幅を予め広くすることにより、支持基板1および半導体レーザ素子部50のダイシング後に、半導体レーザ素子部50の劈開を行うことを可能にするようにした例について説明する。第3実施形態のその他の構成は、上記第1実施形態と同様である。
(第3実施形態)
図22は、本発明の第3実施形態による半導体レーザ素子の平面図である。図23は、図22に示した第3実施形態による半導体レーザ素子の4000−4000線に沿った断面図である。図22および図23を参照して、この第3実施形態では、上記第1実施形態に比べて、支持基板1上に形成する半田層14aが存在しない領域である空隙部72の幅を予め広くすることにより、支持基板1および半導体レーザ素子部50のダイシング後に、半導体レーザ素子部50の劈開を行うことを可能にするようにした例について説明する。第3実施形態のその他の構成は、上記第1実施形態と同様である。
この第3実施形態では、図22および図23に示すように、上記第1実施形態における半導体レーザ素子部50と同一の半導体レーザ素子部50が、AuSnからなる導電性の半田層14aを介して、劈開性を有しないCu−Wからなる導電性の支持基板1に接着されている。また、図23に示すように、劈開面からなる共振器面62の支持基板1側の端部近傍には、半田層14aが存在しない領域である空隙部72が形成されている。また、空隙部72は、共振器面62の延長線に対して、内側に約5μmの間隔(L7)を隔てた領域まで形成されている。また、支持基板1の側端面は、共振器面62の延長線に対して外側に約10μm(L8)だけ突出するように形成されている。
第3実施形態では、上記のように、支持基板1と、支持基板1の表面上に形成されると
ともに一対の共振器面62を有する半導体レーザ素子部50と、支持基板1と半導体レーザ素子部50とを接着する半田層14aとを備え、半導体レーザ素子部50の共振器面62の支持基板1側の端部近傍に、半田層14aが存在しない領域である空隙部72を有するように構成することによって、空隙部72に対応する領域で半導体レーザ素子部50を劈開することにより、半導体レーザ素子部50の劈開面の平坦性を向上させることができる。
ともに一対の共振器面62を有する半導体レーザ素子部50と、支持基板1と半導体レーザ素子部50とを接着する半田層14aとを備え、半導体レーザ素子部50の共振器面62の支持基板1側の端部近傍に、半田層14aが存在しない領域である空隙部72を有するように構成することによって、空隙部72に対応する領域で半導体レーザ素子部50を劈開することにより、半導体レーザ素子部50の劈開面の平坦性を向上させることができる。
なお、第3実施形態のその他の効果は、上記第1実施形態と同様である。
図24〜図26は、図22に示した第3実施形態による半導体レーザ素子の製造プロセスを説明するための断面図である。図22〜図26を参照して、第3実施形態による半導体レーザ素子の製造方法について説明する。
まず、上記第1実施形態と同様の製造プロセスにより、半導体レーザ素子部50を形成した後、図24に示すように、半導体レーザ素子部50と支持基板1とを、半田層14aを介して接着する。その際、図24および図25に示すように、予め支持基板1の表面にパターニングによりAuSnからなる複数の半田層14aを、各半田層14aの間隔(2×L9)が約70μmとなるように形成しておく。これにより、各半田層14aの間隔(2×L9)が、上記第1実施形態による各半田層14の間隔(2×L2:約50μm)(図17参照)に比べて広くなるので、半導体レーザ素子部50の劈開前にダイシングを行っても、半導体レーザ素子部50を劈開する領域が残る。
次に、図25に示すように、上記第1実施形態と同じ約40μmの幅(L4)でダイシングすることにより、支持基板1および半導体レーザ素子部50を分割する。支持基板1および半導体レーザ素子部50の分割後、図26に示すように、各半導体レーザ素子部50の分割面63から約10μm内側の位置(半田層14aから約5μm(L7)だけ外側の位置)に沿って半導体レーザ素子部50を劈開することにより、劈開面からなる共振器面62(図23参照)を形成する。このようにして、図22に示した第3実施形態による半導体レーザ素子が形成される。
第3実施形態では、上記のように、半導体レーザ素子部50に一対の共振器面62を形成する工程の前に、支持基板1および半導体レーザ素子部50を分割する工程を備えるように構成することによって、半導体レーザ素子部50を劈開する前に、支持基板1および半導体レーザ素子部50を分割しているので、支持基板1および半導体レーザ素子部50の分割の際に、半導体レーザ素子部50の劈開面に損傷が入るのを抑制することができる。
なお、第3実施形態のその他の効果は、上記第1実施形態と同様である。
(第4実施形態)
図27は、本発明の第4実施形態による半導体レーザ素子の平面図である。図28は、図27に示した第4実施形態による半導体レーザ素子の5000−5000線に沿った断面図である。図29は、図27に示した第4実施形態による半導体レーザ素子の6000−6000線に沿った断面図である。図30は、図27に示した第4実施形態による半導体レーザ素子の発光層の構造を示した断面図である。図27〜図30を参照して、この第4実施形態では、上記第1〜第3実施形態と異なり、半導体レーザ素子部150の支持基板101側の表面にエッチングにより段差部171(図28参照)が設けられた構造について説明する。なお、段差部171は、本発明の「第1段差部」の一例である。
(第4実施形態)
図27は、本発明の第4実施形態による半導体レーザ素子の平面図である。図28は、図27に示した第4実施形態による半導体レーザ素子の5000−5000線に沿った断面図である。図29は、図27に示した第4実施形態による半導体レーザ素子の6000−6000線に沿った断面図である。図30は、図27に示した第4実施形態による半導体レーザ素子の発光層の構造を示した断面図である。図27〜図30を参照して、この第4実施形態では、上記第1〜第3実施形態と異なり、半導体レーザ素子部150の支持基板101側の表面にエッチングにより段差部171(図28参照)が設けられた構造について説明する。なお、段差部171は、本発明の「第1段差部」の一例である。
第4実施形態による半導体レーザ素子では、図27および図28に示すように、支持基
板101と半導体レーザ素子部150とが、半導体レーザ素子部150のn型半導体層が支持基板101と対向するように半田層102を介して接着されている。第4実施形態では、半導体レーザ素子部150のp型半導体層は、半導体レーザ素子部150の支持基板101側と反対側に形成されている。なお、半田層102は、本発明の「接着層」の一例である。また、図27および図28に示すように、半導体レーザ素子部150には、劈開面からなる一対の共振器面160が形成されている。また、図27に示すように、半導体レーザ素子の長さL11は、約600μmであり、幅W11は、約400μmである。
板101と半導体レーザ素子部150とが、半導体レーザ素子部150のn型半導体層が支持基板101と対向するように半田層102を介して接着されている。第4実施形態では、半導体レーザ素子部150のp型半導体層は、半導体レーザ素子部150の支持基板101側と反対側に形成されている。なお、半田層102は、本発明の「接着層」の一例である。また、図27および図28に示すように、半導体レーザ素子部150には、劈開面からなる一対の共振器面160が形成されている。また、図27に示すように、半導体レーザ素子の長さL11は、約600μmであり、幅W11は、約400μmである。
ここで、第4実施形態では、図28に示すように、半導体レーザ素子部150の共振器面160の支持基板101側の端部近傍には、半田層102が存在しない領域である空隙部170が形成されている。この半田層102が存在しない領域である空隙部170は、図27および図28に示すように、共振器面160の延長線に対して、内側に約25μmの間隔(L12)を隔てた領域まで形成されている。
また、第4実施形態による半導体レーザ素子は、図29に示すように、約300μmの厚みを有する劈開性を有しないCu−Wからなる導電性の支持基板101の表面全体に、約3000nmの厚みを有するAuSnからなる導電性の半田層102が形成されている。半田層102上には、半田層102側から、約3000nmの厚みを有するAu層と、約20nmの厚みを有するPt層とからなるn側パッド電極103が形成されている。n側パッド電極103上には、約10nmの厚みを有するAlからなるn側オーミック電極104が形成されている。n側オーミック電極104上には、約10μmの厚みを有するとともに、約5×1018cm−3のSiがドープされた約5×1018cm−3のキャリア濃度を有するGaNからなるn型コンタクト層105が形成されている。
ここで、第4実施形態では、図28に示すように、半導体レーザ素子部150の支持基板101側には、n側パッド電極103、n側オーミック電極104およびn型コンタクト層105をエッチングすることにより形成された段差部171が形成されている。この段差部171により、半導体レーザ素子部150の共振器面160の支持基板101側の端部近傍に、半田層102が存在しない領域である空隙部170が形成されている。
また、n型コンタクト層105上には、約400nmの厚みを有するとともに、約5×1018cm−3のSiがドープされた約5×1018cm−3のキャリア濃度を有するAl0.01Ga0.99Nからなるn型クラッド層106が形成されている。n型クラッド層106上の一部の領域には、発光層107が形成されている。この発光層107は、図30に示すように、n型クラッド層106上に、約5nmの厚みを有するとともに、約5×1018cm−3のSiがドープされた約5×1018cm−3のキャリア濃度を有するAl0.05Ga0.95Nからなるn型キャリアブロック層107eが形成されている。n型キャリアブロック層107e上には、約100nmの厚みを有するアンドープのIn0.15Ga0.85Nからなる光ガイド層107dが形成されている。光ガイド層107d上には、約20nmの厚みを有するアンドープのIn0.17Ga0.83Nからなる4つの障壁層107aと、約3nmの厚みを有するアンドープのIn0.3Ga0.7Nからなる3つの量子井戸層107bとが交互に積層されたMQW活性層107cが形成されている。そして、MQW活性層107c、光ガイド層107dおよびn型キャリアブロック層107eによって、発光層107が構成されている。
また、発光層107を構成するMQW活性層107cの障壁層107a上には、図29および図30に示すように、約100nmの厚みを有するアンドープのIn0.15Ga0.85Nからなる光ガイド層108が形成されている。光ガイド層108上には、約20nmの厚みを有するとともに、約4×1019cm−3のMgがドープされた約5×1017cm−3のキャリア濃度を有するAl0.05Ga0.95Nからなるキャリアブ
ロック層109が形成されている。キャリアブロック層109上には、凸部を有する約4×1019cm−3のMgがドープされた約5×1017cm−3のキャリア濃度を有するAl0.01Ga0.99Nからなるp型クラッド層110が形成されている。このp型クラッド層110の凸部の膜厚は、約400nmであり、p型クラッド層110の凸部以外の平坦部の膜厚は、約80nmである。p型クラッド層110の凸部の上面上には、約3000nmの厚みを有するとともに、約4×1019cm−3のMgがドープされた約5×1017cm−3のキャリア濃度を有するGaNからなるp型コンタクト層111が形成されている。そして、p型クラッド層110の凸部と、p型コンタクト層111とによって、電流通路となるリッジ部112が構成されている。このリッジ部112は、約1.5μmの幅を有するとともに、約380nmの高さを有している。また、p型コンタクト層111上には、p型コンタクト層111側から、約5nmの厚みを有するPt層と、約100nmの厚みを有するPd層と、約150nmの厚みを有するAu層とからなるp側オーミック電極113が形成されている。
ロック層109が形成されている。キャリアブロック層109上には、凸部を有する約4×1019cm−3のMgがドープされた約5×1017cm−3のキャリア濃度を有するAl0.01Ga0.99Nからなるp型クラッド層110が形成されている。このp型クラッド層110の凸部の膜厚は、約400nmであり、p型クラッド層110の凸部以外の平坦部の膜厚は、約80nmである。p型クラッド層110の凸部の上面上には、約3000nmの厚みを有するとともに、約4×1019cm−3のMgがドープされた約5×1017cm−3のキャリア濃度を有するGaNからなるp型コンタクト層111が形成されている。そして、p型クラッド層110の凸部と、p型コンタクト層111とによって、電流通路となるリッジ部112が構成されている。このリッジ部112は、約1.5μmの幅を有するとともに、約380nmの高さを有している。また、p型コンタクト層111上には、p型コンタクト層111側から、約5nmの厚みを有するPt層と、約100nmの厚みを有するPd層と、約150nmの厚みを有するAu層とからなるp側オーミック電極113が形成されている。
また、図29に示すように、n型クラッド層106の上面上と、発光層107、光ガイド層108、キャリアブロック層109、リッジ部112およびp側オーミック電極113の側面上とに、約250nmの厚みを有するSiNからなる絶縁膜114が形成されている。絶縁膜114の上面上およびp側オーミック電極113の上面上には、p側オーミック電極113側から、約100nmの厚みを有するTi層と、約100nmの厚みを有するPd層と、約3000nmの厚みを有するAu層とからなるp側パッド電極115が、約125μmの幅(W12)で形成されている。
第4実施形態では、上記のように、半導体レーザ素子部150の支持基板101側の表面に、段差部171を設け、半導体レーザ素子部150の共振器面160の支持基板101側の端部近傍に、段差部171によって、半田層102が存在しない領域である空隙部170を形成するように構成することによって、支持基板101の半導体レーザ素子部150側の表面全体に半田層102を形成したとしても、半導体レーザ素子部150の支持基板101側の表面に設けた段差部171により、半導体レーザ素子部150の共振器面160の支持基板101側の端部近傍に半田層102が存在しない領域である空隙部170を容易に形成することができる。
なお、第4実施形態のその他の効果は、上記第1実施形態と同様である。
図31〜図41は、図27に示した第4実施形態による半導体レーザ素子の製造プロセスを説明するための断面図である。次に、図27、図28および図31〜図41を参照して、第4実施形態による半導体レーザ素子の製造プロセスについて説明する。なお、図31〜図33および図36〜図40には、図29と同じ方向の断面が示されており、図34、図35および図41には、図28と同じ方向の断面が示されている。
まず、図31に示すように、MOCVD法を用いて、上記第1実施形態と同様に、成長用基板としてのサファイア基板116上に、バッファ層117およびGaN層118を順次成長させる。なお、サファイア基板116は、本発明の「成長用基板」の一例である。
具体的には、サファイア基板116を約600℃の成長温度に保持した状態で、サファイア基板116の(0001)面上に、約20nmの厚みを有するGaNからなるバッファ層117を成長させる。次に、サファイア基板116を約1050℃の成長温度に保持した状態で、バッファ層117上に、約2μmの厚みを有するGaN層118を成長させる。次に、図31に示すように、GaN層118上に、SiO2膜からなるマスク119を形成する。このマスク119は、通常のリソグラフィ技術を用いて、図6に示した第1実施形態の開口部23aと同様の直径約2μmの開口部119aを約10μmの間隔の周
期で三角格子状のパターンを形成することによって構成されている。そして、サファイア基板116、バッファ層117、GaN層118およびマスク119によって、選択成長下地120が構成されている。
期で三角格子状のパターンを形成することによって構成されている。そして、サファイア基板116、バッファ層117、GaN層118およびマスク119によって、選択成長下地120が構成されている。
次に、MOCVD法を用いて、図32に示すように、選択成長下地120上に、サファイア基板116を約1100℃の成長温度に保持した状態で、p型コンタクト層111、約400nmの厚みを有するp型クラッド層110およびキャリアブロック層109からなるp型窒化物半導体層を順次成長させる。次に、サファイア基板116を約800℃の成長温度に保持した状態で、p型窒化物半導体層上に光ガイド層108と、発光層107のMQW活性層107cおよび光ガイド層107dを順次成長させる。次に、サファイア基板116を約800℃の成長温度に保持した状態で、光ガイド層107d上にn型キャリアブロック層107e、n型クラッド層106およびn型コンタクト層105からなるn型窒化物半導体層を順次成長させる。ここで、GaN層118からn型コンタクト層105までの各層は、サファイア基板116側が窒素面の極性を有し、結晶成長の進む方向はGa面の極性を有している。
第4実施形態では、GaNまたはAlGaNからなるp型窒化物半導体層を、MQW活性層の成長温度より高い成長温度で成長した後、InGaNからなるMQW活性層107cを成長し、その後、GaNまたはAlGaNからなるn型窒化物半導体層をMQW活性層107cの成長温度とほぼ同じ成長温度で成長させる。ここで、InGaNからなるMQW活性層107cの成長後、n型窒化物半導体層をMQW活性層107cの成長温度とほぼ同じ成長温度で成長させることによって、MQW活性層107cのIn組成比が高い場合でも、n型窒化物半導体層を成長させる工程でのMQW活性層107cの劣化が少なくなる。また、n型窒化物半導体層は、結晶成長温度を低くして、結晶性を若干低下させた場合でも、高いn型のキャリア濃度が得やすい。一方、p型窒化物半導体層をMQW活性層107cの成長前に成長させることにより、p型窒化物半導体層は通常のGaNまたはAlGaNの成長温度で成長させることができるので、結晶性の良好なp型窒化物半導体層が形成されるとともに、高いp型のキャリア濃度が得られる。
次に、図33に示すように、真空蒸着法などを用いて、n型コンタクト層105上に、約10nmの厚みを有するAlからなるn側オーミック電極104を形成する。そして、n側オーミック電極104上に、n側オーミック電極104側から、約20nmの厚みを有するPt層および約300nmの厚みを有するAu層からなるn側パッド電極103を形成する。
この後、図34に示すように、フォトリソグラフィ技術とドライエッチング技術とを用いて、n側パッド電極103、n側オーミック電極104およびn型コンタクト層105の共振器面160を形成する領域をエッチングにより除去することによって、凹部171aを形成する。次に、図35に示すように、支持基板101の半導体レーザ素子部150側の表面全体に半田層102を形成し、半導体レーザ素子部150のn側パッド電極103の表面に貼り合わせる。これにより、凹部171aに対応する半田層102と半導体レーザ素子部150のn側パッド電極103との間の領域に、空隙部170が形成される。その後、選択成長下地120をドライエッチング技術により除去して、p型コンタクト層111の支持基板101と反対側の全面を露出させることにより、図35を90°回転させた方向から見た図36に示すような断面形状が得られる。その後、半導体レーザ素子部150を約800℃に保持した状態で、N2雰囲気中においてアニールすることにより、p型窒化物半導体層のアクセプタを活性化し、所定の正孔濃度を得る。
次に、真空蒸着法などを用いて、p型コンタクト層111の表面上に、p側オーミック電極113および約0.25μmの厚みを有するSiO2からなる絶縁膜114aを順次
形成した後、パターニングすることにより、図37に示されたような形状のp側オーミック電極113および絶縁膜114aが得られる。なお、p側オーミック電極113は、p型コンタクト層111側から、約5nmの厚みを有するPt層と、約100nmの厚みを有するPd層と、約150nmの厚みを有するAu層とが積層されて構成されている。また、成長用基板としてのサファイア基板116上の(0001)面上に、(0001)Ga面を表面としてp型コンタクト層111などの半導体素子層が成長しているため、p側オーミック電極113はp型コンタクト層111の(000−1)N面に形成されている。この(000−1)N面などの窒素面は、(0001)Ga面などのGa面に比べて反応性が高いため、p側オーミック電極113がp型コンタクト層111の窒素面に形成されている第4実施形態では、p側オーミック電極113とp型コンタクト層111との合金化が進みやすく、良好なオーミック特性が得られやすい。
形成した後、パターニングすることにより、図37に示されたような形状のp側オーミック電極113および絶縁膜114aが得られる。なお、p側オーミック電極113は、p型コンタクト層111側から、約5nmの厚みを有するPt層と、約100nmの厚みを有するPd層と、約150nmの厚みを有するAu層とが積層されて構成されている。また、成長用基板としてのサファイア基板116上の(0001)面上に、(0001)Ga面を表面としてp型コンタクト層111などの半導体素子層が成長しているため、p側オーミック電極113はp型コンタクト層111の(000−1)N面に形成されている。この(000−1)N面などの窒素面は、(0001)Ga面などのGa面に比べて反応性が高いため、p側オーミック電極113がp型コンタクト層111の窒素面に形成されている第4実施形態では、p側オーミック電極113とp型コンタクト層111との合金化が進みやすく、良好なオーミック特性が得られやすい。
次に、半導体レーザ素子部150を、約200℃に保持した状態で、図38に示すように、絶縁膜114aをマスクとして、Cl2系ガスによるドライエッチングを行うことにより、p型コンタクト層111およびp型クラッド層110の一部を除去することによって、リッジ部112を形成する。このリッジ部112の幅は、約1.5μmであり、リッジ部112の高さは約380nmである。次に、図39に示すように、フォトリソグラフィ技術とドライエッチング技術とを用いて、発光層107、光ガイド層108、キャリアブロック層109およびp型クラッド層110の平坦部の一部をエッチングすることにより、発光層107、光ガイド層108、キャリアブロック層109およびp型クラッド層110を幅約4.5μmにパターニングする。その後、図40に示すように、n型クラッド層106の上面、発光層107の側面、光ガイド層108の側面、キャリアブロック層109の側面およびp型クラッド層110の平坦部の側面、p型クラッド層110の平坦部の上面、リッジ部112の側面および絶縁膜114aの上面を覆うように、約250nmの厚みを有するSiNからなる絶縁膜114を形成した後、p側オーミック電極113の表面上の絶縁膜114および114aのみを除去する。この後、p側オーミック電極113および絶縁膜114の表面上に、p側オーミック電極113および絶縁膜114側から、約100nmの厚みを有するTi層、約100nmの厚みを有するPd層および約3000nmの厚みを有するAu層からなるp側パッド電極115を形成する。
そして、図41に示すように、支持基板101の主表面に対して垂直となる半導体レーザ素子部150の面にスクライブ溝(図示せず)を設けて、超音波により半導体レーザ素子部150の(1−100)面で劈開を行う。最後に、凹部171a上に位置する支持基板101のみを、上記第1実施形態と同様の約40μmの幅(L4)でダイシングすることにより、半導体レーザ素子部150の素子分割を行う。これにより、図27および図28に示した段差部171を有する第4実施形態による半導体レーザ素子が形成される。
(第5実施形態)
図42は、本発明の第5実施形態による半導体レーザ素子の平面図である。図43は、図42に示した第5実施形態による半導体レーザ素子の7000−7000線に沿った断面図である。図46は、図42に示した第5実施形態による半導体レーザ素子の8000−8000線に沿った断面図である。図45は、図42に示した第5実施形態による半導体レーザ素子の発光層の構造を示した断面図である。図42〜図45を参照して、この第5実施形態では、上記第4実施形態と異なり、支持基板201の半導体レーザ素子部250側の表面に段差部201aが設けられた構造について説明する。なお、段差部201aは、本発明の「第2段差部」の一例である。
図42は、本発明の第5実施形態による半導体レーザ素子の平面図である。図43は、図42に示した第5実施形態による半導体レーザ素子の7000−7000線に沿った断面図である。図46は、図42に示した第5実施形態による半導体レーザ素子の8000−8000線に沿った断面図である。図45は、図42に示した第5実施形態による半導体レーザ素子の発光層の構造を示した断面図である。図42〜図45を参照して、この第5実施形態では、上記第4実施形態と異なり、支持基板201の半導体レーザ素子部250側の表面に段差部201aが設けられた構造について説明する。なお、段差部201aは、本発明の「第2段差部」の一例である。
第5実施形態による半導体レーザ素子では、図42および図43に示すように、支持基板201と半導体レーザ素子部250とが、半田層202を介して、接着されている。なお、半田層202は、本発明の「接着層」の一例である。また、図42および図43に示
すように、半導体レーザ素子部250には、劈開面からなる一対の共振器面260が形成されている。また、図42に示すように、半導体レーザ素子の長さL13は、約600μmであり、幅W13は、約400μmである。
すように、半導体レーザ素子部250には、劈開面からなる一対の共振器面260が形成されている。また、図42に示すように、半導体レーザ素子の長さL13は、約600μmであり、幅W13は、約400μmである。
ここで、第5実施形態では、図43に示すように、支持基板201の半導体レーザ素子部250側の表面には、段差部201aが設けられている。これにより、支持基板201の半導体レーザ素子部250側の半田層202にも段差部が形成されている。また、支持基板201と半導体レーザ素子部250とを、半田層202を介して接着することにより、半導体レーザ素子部250の共振器面260の支持基板201側の端部近傍に、半田層202が存在しない領域である空隙部270が形成されている。この半田層202が存在しない領域である空隙部270は、図42および図43に示すように、共振器面260の延長線に対して、内側に約25μmの間隔(L14)を隔てた領域まで形成されている。
また、第5実施形態による半導体レーザ素子は、図46に示すように、約300μmの厚みを有する劈開性を有しないCu−Wからなる導電性の支持基板201上に、約5μmの厚みを有するAuSnからなる導電性の半田層202が形成されている。半田層202上には、半田層202側から、約3000nmの厚みを有するAu層と、約100nmの厚みを有するPt層と、約100nmの厚みを有するTi層とからなるp側パッド電極203が形成されている。p側パッド電極203上には、p側パッド電極203側から、約150nmの厚みを有するAu層と、約100nmの厚みを有するPd層と、約5nmの厚みを有するPt層とからなるp側オーミック電極204が形成されている。p側オーミック電極204上には、約10nmの厚みを有するとともに、約4×1019cm−3のMgがドープされた約5×1017cm−3のキャリア濃度を有するIn0.02Ga0.98Nからなるp型コンタクト層205が形成されている。
また、p型コンタクト層205上には、約400nmの厚みを有するとともに、約4×1019cm−3のMgがドープされた約5×1017cm−3のキャリア濃度を有するAl0.07Ga0.93Nからなるp型クラッド層206が形成されている。p型クラッド層206上の一部の領域には、発光層207が形成されている。この発光層207は、図45に示すように、p型クラッド層206上に、約20nmの厚みを有するとともに、約4×1019cm−3のMgがドープされたAl0.16Ga0.84Nからなるキャップ層207eが形成されている。キャップ層207e上には、約100nmの厚みを有するとともに、約4×1019cm−3のMgがドープされたGaNからなる光ガイド層207dが形成されている。光ガイド層207d上には、約20nmの厚みを有するアンドープのIn0.02Ga0.98Nからなる4つの障壁層207aと、約3nmの厚みを有するアンドープのIn0.15Ga0.85Nからなる3つの量子井戸層207bとが交互に積層されたMQW活性層207cが形成されている。そして、MQW活性層207c、光ガイド層207dおよびキャップ層207eによって、発光層207が構成されている。
また、発光層207を構成するMQW活性層207cの障壁層207a上には、図45および図46に示すように、約100nmの厚みを有するとともに、約5×1018cm−3のSiがドープされた約5×1018cm−3のキャリア濃度を有するGaNからなる光ガイド層208が形成されている。光ガイド層208上には、約5nmの厚みを有するとともに、約5×1018cm−3のSiがドープされた約5×1018cm−3のキャリア濃度を有するAl0.16Ga0.84Nからなるn型キャリアブロック層209が形成されている。n型キャリアブロック層209上には、凸部を有する約5×1018cm−3のSiがドープされた約5×1018cm−3のキャリア濃度を有するAl0.07Ga0.93Nからなるn型クラッド層210が形成されている。このn型クラッド層210の凸部の膜厚は、約400nmであり、n型クラッド層210の凸部以外の平坦
部の膜厚は、約80nmである。n型クラッド層210の凸部の上面上には、約5μmの厚みを有するとともに、約5×1018cm−3のSiがドープされた約5×1018cm−3のキャリア濃度を有するGaNからなるn型コンタクト層211が形成されている。そして、n型クラッド層210の凸部と、n型コンタクト層211とによって、電流通路となるリッジ部212が構成されている。このリッジ部212は、約1.5μmの幅を有するとともに、約380nmの高さを有している。n型コンタクト層211上には、n型コンタクト層211側から、約10nmの厚みを有するAlからなるn側オーミック電極213が形成されている。
部の膜厚は、約80nmである。n型クラッド層210の凸部の上面上には、約5μmの厚みを有するとともに、約5×1018cm−3のSiがドープされた約5×1018cm−3のキャリア濃度を有するGaNからなるn型コンタクト層211が形成されている。そして、n型クラッド層210の凸部と、n型コンタクト層211とによって、電流通路となるリッジ部212が構成されている。このリッジ部212は、約1.5μmの幅を有するとともに、約380nmの高さを有している。n型コンタクト層211上には、n型コンタクト層211側から、約10nmの厚みを有するAlからなるn側オーミック電極213が形成されている。
また、図46に示すように、p型クラッド層206の上面と、発光層207、光ガイド層208、n型キャリアブロック層209、リッジ部212およびn側オーミック電極213の側面上とに、約250nmの厚みを有するSiNからなる絶縁膜214が形成されている。絶縁膜214の上面およびn側オーミック電極213の上面上には、n側オーミック電極213側から、約20nmの厚みを有するPt層と、約300nmの厚みを有するAu層とからなるn側パッド電極215が、約125μmの幅(W14)で形成されている。
第5実施形態では、上記のように、支持基板201の半導体レーザ素子部250側の表面に、段差部201aを設け、半導体レーザ素子部250の共振器面260の支持基板201側の端部近傍に、段差部201aによって、半田層202が存在しない領域である空隙部270を形成するように構成することによって、支持基板201の半導体レーザ素子部250側の表面全体に半田層202を形成したとしても、支持基板201の半導体レーザ素子部250側の表面に設けた段差部201aにより、半導体レーザ素子部250の共振器面260の支持基板201側の端部近傍に半田層202が存在しない領域である空隙部270を容易に形成することができる。
なお、第5実施形態のその他の効果は、上記第1および第4実施形態と同様である。
図46〜図54は、図42に示した第5実施形態による半導体レーザ素子の製造プロセスを説明するための断面図である。次に、図42、図43および図46〜図54を参照して、第4実施形態による半導体レーザ素子の製造プロセスについて説明する。なお、図46、図47および図49〜図53には、図44と同じ方向の断面が示されており、図48および図54には、図43と同じ方向の断面が示されている。
まず、第1実施形態の図5〜図7と同じ工程を用いて、図46に示すように、サファイア基板216上にバッファ層217からp型コンタクト層205までの各層を形成する。その後、サファイア基板216を約800℃に保持した状態で、N2雰囲気中においてアニールすることにより、p型窒化物半導体層のアクセプタを活性化し、所定の正孔濃度を得る。
次に、図47に示すように、真空蒸着法などを用いて、p型コンタクト層205上に、p型コンタクト層205側から、約5nmの厚みを有するPt層と、約100nmの厚みを有するPd層と、約150nmの厚みを有するAu層とからなるp側オーミック電極204を形成する。次に、p側オーミック電極204上に、p側オーミック電極204側から、約100nmの厚みを有するTi層と、約100nmの厚みを有するPd層と、約3000nmの厚みを有するAu層とからなるp側パッド電極203を形成する。
この後、半導体レーザ素子部250側の表面に凹部201bを有する支持基板201の半導体レーザ素子部250側の表面全面に、約5μmの厚みを有するAuSnからなる半田層202を形成する。そして、図48に示すように、半田層202を介して、支持基板
201と半導体レーザ素子部250のp側パッド電極203とを貼り合わせる。これにより、凹部201bに対応する半田層202と半導体レーザ素子部250のp側パッド電極203との間の領域に、空隙部270が形成される。その後、選択成長下地220をドライエッチング技術により除去して、n型コンタクト層211の支持基板201の反対側の全面を露出させることにより、図48を90°回転させた方向から見た図49に示すような断面形状が得られる。
201と半導体レーザ素子部250のp側パッド電極203とを貼り合わせる。これにより、凹部201bに対応する半田層202と半導体レーザ素子部250のp側パッド電極203との間の領域に、空隙部270が形成される。その後、選択成長下地220をドライエッチング技術により除去して、n型コンタクト層211の支持基板201の反対側の全面を露出させることにより、図48を90°回転させた方向から見た図49に示すような断面形状が得られる。
次に、真空蒸着法などを用いて、n型コンタクト層211の表面上に、n側オーミック電極213および約0.25μmの厚みを有するSiO2からなる絶縁膜214aを順次形成した後、パターニングすることにより、図50に示されたような形状のn側オーミック電極213および絶縁膜214aが得られる。なお、n側オーミック電極213は、約10nmの厚みを有するAlから構成されている。
そして、半導体レーザ素子部250を、約200℃の温度に保持した状態で、図51に示すように、絶縁膜214aをマスクとして、Cl2系ガスによるドライエッチングを行うことにより、n型コンタクト層211およびn型クラッド層210の一部を除去することによって、リッジ部212を形成する。このリッジ部212の幅は、約1.5μmであり、リッジ部212の高さは約380nmである。次に、図52に示すように、フォトリソグラフィ技術とドライエッチング技術とを用いて、発光層207、光ガイド層208、n型キャリアブロック層209およびn型クラッド層210の平坦部の一部をエッチングすることにより、発光層207、光ガイド層208、n型キャリアブロック層209およびn型クラッド層210を幅約4.5μmにパターニングする。その後、図53に示すように、p型クラッド層206の上面、発光層207の側面、光ガイド層208の側面、n型キャリアブロック層209の側面およびn型クラッド層210の平坦部の側面、n型クラッド層210の平坦部の上面、リッジ部212の側面および絶縁膜214aの上面を覆うように、約250nmの厚みを有するSiNからなる絶縁膜214を形成した後、n側オーミック電極213の表面上の絶縁膜214および214aのみを除去する。この後、n側オーミック電極213および絶縁膜214の表面上に、n側オーミック電極213および絶縁膜214側から、約20nmの厚みを有するPt層および約300nmの厚みを有するAu層からなるn側パッド電極を形成する。この後、n側オーミック電極213および絶縁膜214の表面上に、n側オーミック電極213および絶縁膜214側から、約20nmの厚みを有するPt層および約300nmの厚みを有するAu層からなるp側パッド電極203を形成する。
そして、図54に示すように、支持基板201の主表面に対して垂直となる半導体レーザ素子部250の面にスクライブ溝(図示せず)を設けて、超音波により半導体レーザ素子部250の(1−100)面で劈開を行う。最後に、凹部201b上に位置する支持基板201のみを、上記第1実施形態と同様の約40μmの幅(L4)でダイシングすることにより、半導体レーザ素子部250の素子分割を行う。これにより、図42および図43に示した段差部201aを有する第5実施形態による半導体レーザ素子が形成される。
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
たとえば、上記第1〜第5実施形態では、本発明を窒化物系半導体からなる素子に適用した例を示したが、本発明はこれに限らず、ZnOなどの酸化物系半導体に適用してもよい。また、半導体の結晶構造としては、ウルツ鉱型であっても、閃亜鉛鉱型構造であってもよい。さらに、結晶成長の面方位は、[0001]に限るものではなく、[11−20
]および[1−100]であってもよい。
]および[1−100]であってもよい。
また、上記第1〜第5実施形態では、接着層としてAuSnからなる半田層を用いた例を示したが、本発明はこれに限らず、AuSn以外からなる半田層を接着層として用いてもよい。たとえば、InSn、SnAgCu、SnAgBi、SnAgCuBi、SnAgBiIn、SnZn、SnCu、SnBi、SnZnBiなどからなる半田を接着層として用いてもよい。また、導電性ペーストなどの材料を接着層として用いてもよい。
また、上記第1〜第5実施形態では、支持基板として劈開性を有しないCu−Wからなる導電性基板を用いた例を示したが、本発明はこれに限らず、劈開性のある導電性基板を用いてもよい。たとえば、Si、SiC、GaAs、ZnOなどの半導体基板を用いてもよい。また、Al、Fe−Niなどの金属板や、金属などの導電性の微粒子を分散させた導線性樹脂フィルム、金属・金属酸化物の複合材料などを用いてもよい。
また、上記第1〜第5実施形態では、MQW構造を有する活性層を用いた例を示したが、本発明はこれに限らず、量子効果を有しない厚膜の単層または単一量子井戸(SQW)構造を有する活性層を用いるようにしてもよい。
また、上記第1〜第5実施形態では、選択成長下地をドライエッチング技術により除去する例を示したが、本発明はこれに限らず、LLO法などのドライエッチング技術以外の方法で選択成長下地を除去するようにしてもよい。
また、上記第1〜第3実施形態では、支持基板の表面に半田層をパターニングで形成した例を示したが、本発明はこれに限らず、パターニング以外の方法で半田層を支持基板の表面に形成するようにしてもよい。化物系半導体基板を用いるようにしてもよい。
また、上記第4実施形態では、InGaNからなるMQW活性層の成長後に、n型窒化物半導体層をMQW活性層の成長温度とほぼ同じ成長温度で結晶成長させる例を示したが、本発明はこれに限らず、n型窒化物半導体層をMQW活性層の成長温度よりも低い成長温度で結晶成長させるようにしてもよい。
1、101、201 支持基板
3、110、210 n型クラッド層
4、107、207 発光層
4e、107c、207c MQW活性層
7、106、206 p型クラッド層
14、14a、102、202 半田層(接着層)
50、50a、150、250 半導体レーザ素子部
60、61、62、160、260 共振器面
70、71、72、170、270 空隙部
171 段差部(第1段差部)
116、216 サファイア基板(成長用基板)
201a 段差部(第2段差部)
3、110、210 n型クラッド層
4、107、207 発光層
4e、107c、207c MQW活性層
7、106、206 p型クラッド層
14、14a、102、202 半田層(接着層)
50、50a、150、250 半導体レーザ素子部
60、61、62、160、260 共振器面
70、71、72、170、270 空隙部
171 段差部(第1段差部)
116、216 サファイア基板(成長用基板)
201a 段差部(第2段差部)
Claims (6)
- 劈開性を有さない支持基板の表面上に接着層を介して半導体レーザ素子部を接着するとともに、前記半導体レーザ素子部の共振器面となる領域の前記支持基板側の端部近傍に、前記接着層が存在しない第1の領域を形成する工程と、
前記第1の領域の近傍に一対の前記共振器面を形成する工程とを備えた、半導体レーザ素子の製造方法。 - 支持基板の表面上に接着層を介して半導体レーザ素子部を接着するとともに、前記半導体レーザ素子部の共振器面となる領域の前記支持基板側の端部近傍に、前記接着層が存在しない第1の領域を形成する工程と、
前記第1の領域の近傍に一対の前記共振器面を形成する工程と、
前記支持基板及び前記半導体レーザ素子部の共振器長方向における長さが異なるように分割する工程とを備えた、半導体レーザ素子の製造方法。 - 前記第1の領域を形成する工程は、前記接着層を前記支持基板の表面上の前記第1の領域以外の領域にパターニングにより形成する工程を含む、請求項1又は2に記載の半導体レーザ素子の製造方法。
- 成長用基板を用いて前記半導体レーザ素子部を形成する工程と、
前記第1の領域を形成する工程の後に、前記成長用基板を除去する工程とをさらに備える、請求項1〜3のいずれか1項に記載の半導体レーザ素子の製造方法。 - 前記共振器面を形成する工程の前に、前記支持基板を分割する工程を備える、請求項1〜4のいずれか1項に記載の半導体レーザ素子の製造方法。
- 前記共振器面を形成する工程の後に、前記支持基板を分割する工程を備える、請求項1〜5のいずれか1項に記載の半導体レーザ素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010243881A JP2011066434A (ja) | 2010-10-29 | 2010-10-29 | 半導体レーザ素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010243881A JP2011066434A (ja) | 2010-10-29 | 2010-10-29 | 半導体レーザ素子の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005288254A Division JP2007103460A (ja) | 2005-09-30 | 2005-09-30 | 半導体レーザ素子およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011066434A true JP2011066434A (ja) | 2011-03-31 |
Family
ID=43952277
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010243881A Withdrawn JP2011066434A (ja) | 2010-10-29 | 2010-10-29 | 半導体レーザ素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011066434A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113767452A (zh) * | 2019-03-12 | 2021-12-07 | 加利福尼亚大学董事会 | 使用支撑板移除一条的一个或多个装置的方法 |
-
2010
- 2010-10-29 JP JP2010243881A patent/JP2011066434A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113767452A (zh) * | 2019-03-12 | 2021-12-07 | 加利福尼亚大学董事会 | 使用支撑板移除一条的一个或多个装置的方法 |
JP2022523861A (ja) * | 2019-03-12 | 2022-04-26 | ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア | 支持板を使用して1つ以上の素子のバーを除去するための方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8085825B2 (en) | Method of fabricating semiconductor laser diode apparatus and semiconductor laser diode apparatus | |
JP2007103460A (ja) | 半導体レーザ素子およびその製造方法 | |
JP2008252069A (ja) | 半導体レーザ素子の製造方法および半導体レーザ素子 | |
JP4948307B2 (ja) | 半導体レーザ素子およびその製造方法 | |
JP3822976B2 (ja) | 半導体装置およびその製造方法 | |
US7929587B2 (en) | Semiconductor laser diode element and method of manufacturing the same | |
JP4169821B2 (ja) | 発光ダイオード | |
US20080112453A1 (en) | Group-III nitride based laser diode and method for fabricating same | |
JP2009081428A (ja) | 半導体発光素子およびその製造方法 | |
JP4573863B2 (ja) | 窒化物系半導体素子の製造方法 | |
JP2009283912A (ja) | 窒化物系半導体素子およびその製造方法 | |
JP2009164233A (ja) | 窒化物半導体レーザ素子およびその製造方法 | |
JP2000106473A (ja) | 半導体素子、半導体発光素子およびその製造方法ならびに窒化物系半導体層の形成方法 | |
WO2009107621A1 (ja) | 半導体レーザ素子およびその製造方法 | |
JP4845790B2 (ja) | 半導体レーザ素子およびその製造方法 | |
JP2009123939A (ja) | 窒化物系半導体素子およびその製造方法 | |
JP2002026443A (ja) | 窒化物系半導体素子およびその製造方法 | |
JP2004319987A (ja) | 半導体レーザ素子 | |
JP2000068609A (ja) | 半導体基板および半導体レーザ | |
JP2009212179A (ja) | 半導体レーザ素子および半導体レーザ素子の製造方法 | |
WO2008047751A1 (fr) | Dispositif laser à semi-conducteur à base de nitrure, et procédé de fabrication associé | |
JP2004253545A (ja) | 窒化物半導体素子の製造方法及び窒化物半導体素子 | |
JP2011066434A (ja) | 半導体レーザ素子の製造方法 | |
US20080291959A1 (en) | Semiconductor device and method for manufacturing the same | |
JP2009238834A (ja) | 窒化物系半導体層を有する支持基板およびその形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Effective date: 20111118 Free format text: JAPANESE INTERMEDIATE CODE: A7422 |
|
RD04 | Notification of resignation of power of attorney |
Effective date: 20111130 Free format text: JAPANESE INTERMEDIATE CODE: A7424 |
|
A761 | Written withdrawal of application |
Effective date: 20120928 Free format text: JAPANESE INTERMEDIATE CODE: A761 |