CN113767452A - 使用支撑板移除一条的一个或多个装置的方法 - Google Patents

使用支撑板移除一条的一个或多个装置的方法 Download PDF

Info

Publication number
CN113767452A
CN113767452A CN202080033069.8A CN202080033069A CN113767452A CN 113767452 A CN113767452 A CN 113767452A CN 202080033069 A CN202080033069 A CN 202080033069A CN 113767452 A CN113767452 A CN 113767452A
Authority
CN
China
Prior art keywords
support plate
strip
substrate
layer
strips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080033069.8A
Other languages
English (en)
Inventor
神川刚
S.甘德罗图拉
M.阿拉基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of California
Original Assignee
University of California
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of California filed Critical University of California
Publication of CN113767452A publication Critical patent/CN113767452A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H01L21/7813—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate leaving a reusable substrate, e.g. epitaxial lift off
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H01S5/0202—Cleaving
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18344—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] characterized by the mesa, e.g. dimensions or shape of the mesa
    • H01S5/18352—Mesa with inclined sidewall
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29114—Thallium [Tl] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8382—Diffusion bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8382—Diffusion bonding
    • H01L2224/83825—Solid-liquid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95001—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/37—Effects of the manufacturing process
    • H01L2924/37001—Yield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/04—MOCVD or MOVPE
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/12—Pendeo epitaxial lateral overgrowth [ELOG], e.g. for growing GaN based blue laser diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/0014—Measuring characteristics or properties thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04252—Electrodes, e.g. characterised by the structure characterised by the material
    • H01S5/04253—Electrodes, e.g. characterised by the structure characterised by the material having specific optical properties, e.g. transparent electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18341—Intra-cavity contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18361—Structure of the reflectors, e.g. hybrid mirrors
    • H01S5/18369—Structure of the reflectors, e.g. hybrid mirrors based on dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)
  • Die Bonding (AREA)
  • Dicing (AREA)
  • Led Device Packages (AREA)

Abstract

一种使用支撑板从衬底移除装置的方法。由半导体层构成的一个或多个条形成在衬底上，并且一个或多个装置结构形成在条上。至少一个支撑板接合到条，并且将应力施加到支撑板以将条从衬底移除。支撑板用于在条被从衬底移除之后将条划分为一个或多个装置单元，其中装置单元被封装并布置为一个或多个模块。支撑板还可以用于在将条从衬底移除之后制造装置结构中的一个或多个的劈裂分面。

Description

使用支撑板移除一条的一个或多个装置的方法
相关申请的交叉引用
本申请根据35 U.S.C.119(e)节要求以下共同待决且共同受让的申请的权益：
Takeshi Kamikawa、Srinivas Gandrothula和Masahiro Araki提交于2019年3月12日的题为“METHOD FOR REMOVING A BAR OF ONE OR MORE DEVICES USING SUPPORTINGPLATES”的美国临时申请序列No.62/817,216(代理人案号G&C 30794.0724USP1(UC 2019-416-1))；
该申请通过引用并入本文。
本申请涉及以下共同待决且共同受让的申请：
Takeshi Kamikawa、Srinivas Gandrothula、Hongjian Li和Daniel A.Cohen提交于2019年的10月24日的题为“METHOD OF REMOVING A SUBSTRATE”的美国发明专利申请No.16/608,071(代理人案号30794.0653USWO(UC 2017-621-1))，该申请依据35U.S.C.365(c)节要求共同待决且共同受让的Takeshi Kamikawa、Srinivas Gandrothula、HongjianLi和Daniel A.Cohen提交于2018年5月7日的题为“METHOD OF REMOVING A SUBSTRATE”的PCT国际专利申请No.PCT/US18/31393的权益(代理人案号30794.0653WOU1(UC 2017-621-2))，该申请依据35U.S.C.119(e)节要求共同待决且共同受让的Takeshi Kamikawa、Srinivas Gandrothula、Hongjian Li和Daniel A.Cohen提交于2017年5月5日的题为“METHOD OF REMOVING A SUBSTRATE”的美国临时专利申请No.62/502,205的权益(代理人案号30794.0653USP1(UC 2017-621-1))；
Takeshi Kamikawa、Srinivas Gandrothula和Hongjian Li提交于2020年2月20日的题为“METHOD OF REMOVING A SUBSTRATE WITH A CLEAVING TECHNIQUE”的美国发明专利申请No.16/642,298(代理人案号30794.0659USWO(UC 2018-086-2))，该申请依据35U.S.C.365(c)节要求共同待决且共同受让的Takeshi Kamikawa、Srinivas Gandrothula和Hongjian Li提交于2018年9月17日的题为“METHOD OF REMOVING A SUBSTRATE WITH ACLEAVING TECHNIQUE”的PCT国际专利申请No.PCT/US18/51375的权益(代理人案号30794.0659WOU1(UC 2018-086-2))，该申请依据35U.S.C.119(e)节要求共同待决且共同受让的Takeshi Kamikawa、Srinivas Gandrothula和Hongjian Li提交于2017年9月15日的题为“METHOD OF REMOVING A SUBSTRATE WITH A CLEAVING TECHNIQUE”的美国临时专利申请No.62/559,378的权益(代理人案号30794.0659USP1(UC 2018-086-1))；
Takeshi Kamikawa、Srinivas Gandrothula和Hongjian Li提交于2019年4月1日的题为“METHOD OF FABRICATING NONPOLAR AND SEMIPOLAR DEVICES USING EPITAXIALLATERAL OVERGROWTH”的PCT国际专利申请No.PCT/US19/25187(代理人案号30794.0680WOU1(UC 2018-427-2))，该申请依据35U.S.C.119(e)节要求共同待决且共同受让的Takeshi Kamikawa、Srinivas Gandrothula和Hongjian Li提交于2018年3月30日的题为“METHOD OF FABRICATING NONPOLAR AND SEMIPOLAR DEVICES BY USING LATERALOVERGROWTH”美国临时专利申请序列No.62/650,487的权益(代理人案号G&C30794.0680USP1(UC 2018-427-1))；
Takeshi Kamikawa和Srinivas Gandrothula提交于2019年的5月17日的题为“METHOD FOR DIVIDING A BAR OF ONE OR MORE DEVICES”的PCT国际专利申请No.PCT/US19/32936(代理人案号30794.0681WOU1(UC2018-605-2))，该申请依据35U.S.C.119(e)节要求共同待决且共同受让的Takeshi Kamikawa和Srinivas Gandrothula提交于2018年5月17日的题为“METHOD FOR DIVIDING A BAR OF ONE OR MORE DEVICES”的美国临时申请序列No.62/672,913的权益(代理人案号G&C 30794.0681USP1(UC2018-605-1))；
Srinivas Gandrothula和Takeshi Kamikawa提交于2019年5月30日的题为“METHOD OF REMOVING SEMICONDUCTING LAYERS FROM A SEMICONDUCTING SUBSTRATE”的PCT国际专利申请No.PCT/US19/34686(代理人案号30794.0682WOU1(UC 2018-614-2))，该申请依据35U.S.C.119(e)节要求共同待决且共同受让的Srinivas Gandrothula和TakeshiKamikawa提交于2018年5月30日的题为“METHOD OF REMOVING SEMICONDUCTING LAYERSFROM A SEMICONDUCTING SUBSTRATE”的美国临时申请序列No.62/677,833的权益(代理人案号G&C30794.0682USP1(UC 2018-614-1))；
Takeshi Kamikawa和Srinivas Gandrothula提交于2019年10月31日的题为“METHOD OF OBTAINING A SMOOTH SURFACE WITH EPITAXIAL LATERAL OVERGROWTH”的PCT国际专利申请No.PCT/US19/59086(代理人案号30794.0693WOU1(UC 2019-166-2))，该申请依据35U.S.C.119(e)节要求共同待决且共同受让的Takeshi Kamikawa和SrinivasGandrothula提交于2018年10月31日的题为“METHOD OF OBTAINING A SMOOTH SURFACEWITH EPITAXIAL LATERAL OVERGROWTH”的美国临时申请序列No.62/753,225的权益(代理人案号G&C 30794.0693USP1(UC 2019-166-1))；
Takeshi Kamikawa、Srinivas Gandrothula和Masahiro Araki提交于2020年1月16日的题为“METHOD FOR REMOVAL OF DEVICES USING A TRENCH”的PCT国际专利申请No.PCT/US20/13934(代理人案号30794.0713WOU1(UC 2019-398-2))，该申请依据35U.S.C.119(e)节要求共同待决且共同受让的Takeshi Kamikawa、Srinivas Gandrothula和Masahiro Araki提交于2019年1月16日的题为“METHOD FOR REMOVAL OF DEVICES USINGA TRENCH”的美国临时申请序列No.62/793,253的权益(代理人案号G&C 30794.0713USP1(UC 2019-398-1))；以及
Takeshi Kamikawa和Srinivas Gandrothula提交于2020年3月2日的题为“METHODFOR FLATTENING A SURFACE ON AN EPITAXIAL LATERAL GROWTH LAYER”的PCT国际专利申请No.PCT/US20/20647(代理人案号30794.0720WOU1(UC 2019-409-2))，该申请依据35U.S.C.119(e)节要求共同待决且共同受让的Takeshi Kamikawa和SrinivasGandrothula提交于2019年3月1日的题为“METHOD FOR FLATTENING A SURFACE ON ANEPITAXIAL LATERAL GROWTH LAYER”的美国临时申请序列No.62/812,453的权益(代理人案号G&C 30794.0720USP1(UC 2019-409-1))；
所述全部申请通过引用并入本文。
技术领域
本发明涉及使用支撑板移除一个或多个装置的条的方法。
背景技术
当前，使用各种方法来从外来或异质衬底移除装置，诸如湿法蚀刻、激光烧蚀、牺牲层等。然而，这样的方法可能不适用于同质衬底。
例如，一些装置制造商已经使用III族氮化物衬底(诸如GaN衬底)，以生产基于III族氮化物的装置，诸如激光二极管(LD)和发光二极管(LED)，用于照明、光学储存器、电子装置和传感器等。然而，GaN衬底的成本阻碍它们在制造基于III族氮化物的装置中的更广泛应用。
此外，较易于在异质界面处使用激光烧蚀或其他技术从外延层移除外来或异质衬底。然而，沉积在GaN衬底上的基于III族氮化物的半导体层没有异质界面，使得难以从基于III族氮化物的半导体层移除GaN衬底。
因此，存在对以容易的方式从基于III族氮化物的半导体层移除III族氮化物衬底或层的技术的需求。
在一种之前的技术中，GaN层通过金属的应力源层在拉伸应变下剥落。参见，例如，Applied Physics Express 6(2013)112301和美国专利No.8,450,184，两者都通过引用并入本文。具体地，该技术使用GaN层的中间的剥落。
然而，剥落平面上的表面形貌是粗糙的，并且该技术无法在剥落位置处被控制。此外，该移除方法可能损伤半导体层由于在正被移除的层中的过度弯曲，这可能导致不期望的方向上的裂痕。
因此，需要减少任何这样的损伤并确定移除位置。当涉及大规模生产上，确定移除位置是重要的，因为改变移除位置可能降低大规模生产的良率。
另一常规技术是使用牺牲层的光电化学(PEC)蚀刻来从GaN衬底移除装置结构，但这需要长时间，并且涉及若干复杂工艺。
因此，本领域存在对从基于III族氮化物的半导体层移除III族氮化物衬底(尤其是在GaN衬底上生长GaN薄膜的情况)的改善的方法的需求。
发明内容
为了克服上述的现有技术中的局限，并且克服阅读和理解本说明书将变得明显的其他局限，本发明公开了一种使用支撑板移除一个或多个装置的条的方法。
具体地，本发明进行以下步骤：
步骤1：在衬底上制造由装置构成的条。
步骤2：确定条的移除位置。
步骤3：将支撑板接合到条。
步骤4：在条的垂直方向上将应力施加到支撑板以在移除位置将条移除。
步骤5：实现移除条之后实施装置工艺。
步骤6：将装置与支撑板一起安装到模块的杆和台。
本发明就从同质和异质衬底移除装置的条而言具有许多优点。本发明可以适用于许多种类的光电装置。
附图说明
现参考附图，其中相同附图标记通篇表示对应部分：
图1(a)、1(b)、1(c)、1(d)、1(e)、1(f)、1(g)和1(h)图示了装置的结构和制造装置的工艺流程。
图2示出了装置结构的基本配置。
图3(a)和图3(b)图示了衬底上的生长限制掩模的方向。
图4(a)、4(b)、4(c)、4(d)、4(e)、4(f)、4(g)、4(h)、4(i)、4(j)、4(k)、4(l)、4(m)和4(n)图示了装置的结构和制造装置的工艺流程的第二情况。
图5(a)、5(b)和5(c)描述了在不使用外延横向过生长(ELO)技术的情况下制造条的方法。
图6(a)、6(b)和6(c)图示了如何确定条的移除位置。
图7是示出生长限制掩模的边缘的扫描电子显微镜(SEM)图像。
图8解释了如何接合条和支撑板。
图9(a)和9(b)图示了使用p-电极配置接合到常规LED装置结构和常规LD装置结构。
图10(a)和10(b)图示了接合到常规LED装置结构。
图11(a)、11(b)和11(c)图示了保持型支撑板的使用，其中支撑板是鳍片。
图12(a)、12(b)、12(c)、12(d)、12(e)和12(f)图示了具有用于接合的条的衬底上的鳍片和保持板或膜的使用。
图13(a)、13(b)、13(c)、13(d)、13(e)和13(f)图示了接合到条和衬底的保持板或膜和鳍片的使用。
图14(a)、14(b)和14(c)图示了n-电极如何设置在条的分开区域处。
图15图示了以根据装置长度以周期性长度形成的划分支撑区域的使用。
图16图示了划分支撑区域和沟槽以及其他类型的划分支撑区域的使用。
图17(a)和17(b)图示了没有或具有低陷部分的两种类型的支撑板。
图18(a)、18(b)、18(c)和18(d)图示了划分条的第一方法。
图19(a)、19(b)、19(c)和19(d)图示了划分条的第二方法，其中支撑板具有低陷区域。
图20(a)和20(b)图示了划分条的第三方法，其是划分条的第二方法的没有低陷区域的变体。
图21(a)、21(b)和21(c)图示了使用干法蚀刻方法来劈裂和/或划分条的划分条的第四方法。
图21(d)和21(e)图示了第四方法的变体。
图22(a)和22(b)图示了弯曲条和支撑板以导致条被劈裂和/或划分的划分条的第五方法。
图23(a)和23(b)图示了如何施加应力以将条弯曲为凹面形状。
图24(a)、24(b)和24(c)图示了划分条的第六方法，其中使用条与支撑板之间热膨胀系数上的差异将应力施加到条。
图25示出了SEM图像，其图示了条的边缘如何取决于衬底的平面而具有多种形状。
图26图示了以容易的方式同时在若干划分的芯片上进行的涂覆分面的方法。
图27(a)和27(b)图示了如何可以将涂层形成为条的边缘处的翘曲区域。
图28(a)和28(b)图示了如何进行老化测试。
图29图示了如何封装激光二极管。
图30图示了如何可以将装置直接安装在封装体中。
图31图示了如何处理装置并安装到封装体中。
图32图示了聚合物膜的结构。
图33示出了SEM图像，其图示了m-平面衬底的各种错切取向的使用。
图34示出了SEM图像，其图示了半极性平面衬底的各种错切取向的使用。
图35示出了SEM图像，其图示了非极性、半极性和非极性平面衬底的各种错切取向的使用。
图36(a)和36(b)图示了移除条的方式上的一些选项。
图37(a)和37(b)图示了如何可以将蚀刻用于产生激光分面。
图38(a)和38(b)图示了划分支撑区域、低陷区域、蚀刻镜面区域和涂覆层。
图39(a)和39(b)图示了垂直腔表面发射激光器的制造。
图40是具有支撑板的垂直腔表面发射激光器(VCSEL)的示意图。
图41(a)、41(b)、41(c)和41(d)图示了如何将支撑板附接到LED的条。
图42(a)和42(b)图示了移除条之后的装置，其中在条的背侧存在蚀刻的N-极表面。
图43是图示了通过将支撑板接合到条而从衬底移除由一个或多个装置构成的条的方法的流程图。
具体实施方式
在优选实施例的以下描述中，参考可以在其中实践本发明的特定实施例。应当理解，在不脱离本发明的范围的情况下，可以利用其他实施例并且可以进行结构改变。
概览
本发明描述了通过将支撑板接合到条而从衬底移除由一个或多个装置构成的条的方法。具体地，本发明进行以下步骤：
步骤1：在衬底上制造由一个或多个装置构成的一个或多个条。存在制造条的若干方法。此外，该步骤可以包含各种工艺以在条上制造装置。
步骤2：确定条中的每一个的移除位置。
步骤3：将一个或多个支撑板接合到条。
步骤4：在条的垂直方向上将应力施加到支撑板(即，正交于条的表面)，这在移除位置移除条。
步骤5：在移除条之后实施附加装置工艺(如果需要)，诸如在条的背侧上设置n-电极，制造激光二极管装置的分面，等等。这些工艺不总是必要的，因为每个工艺可以在移除条之前完成。
步骤6：将装置与支撑板一起安装到模块的杆和台。如果支撑板具有高热导率，则支撑板可以直接安装到模块的杆和台。另一方面，如果支撑板的热导率低，则装置的侧面可以接触模块的杆和台，以便保持高热导率。
使用以上步骤移除条在制造装置时提供许多优点：
·在与衬底接触的区域中具有宽的宽度的薄层装置可以用此方法移除。
·该方法可以移除多种尺寸的装置。例如，可以制造很小的激光二极管装置，这是很重要的。
·支撑板帮助施加应力至移除位置。
·在移除之后避免使条破裂。具体地，使支撑板接合并接触到条以防止条破裂。
·在移除之后易于处理条。这允许将条安装到台，以及在移除之后进行分面涂覆和n-电极沉积。此外，这避免通过触碰套爪夹盘(collet chuck)等而损伤条。
·接合支撑板同时完成接头向下(junction-down)安装的工艺。可以实施本发明以在接头向下的情况下同时安装许多条到子安装件。这可以减少处理时间并允许进行一些常见工艺。
·使用本发明，即使条的高度在每个条中不同，支撑板也可以接合到条。
·接合工艺的良率可以通过本发明提高。
·支撑板帮助将条划分为装置，并且通过快速且容易地劈裂而帮助在装置上形成分面。
·支撑板使得可以在装置处于未密封的条件下以容易且低成本的方式实现可靠性检查。
因此，本发明就从同质衬底和异质衬底(诸如砷化镓、磷化铟、锑化镓等)移除条而言具有许多种类的优点。此外，移除的条可以在移除之后被容易地且快速地处理，因为支撑板防止条在处理期间破裂。将支撑板接合到条可以辅助接头向下安装。
本发明可以用于生长并制造若干不同的装置，包含发光二极管(LED)、激光二极管(LD)、垂直腔表面发射激光器(VCSEL)、肖特基势垒二极管(SBD)、金属氧化物半导体场效应晶体管(MOSFET)或其他装置。
工艺步骤
以下更详细地描述本发明的步骤：
步骤1：在衬底上制造由一个或多个装置构成的条。
在衬底上制造由一个或多个装置构成的条中可以使用若干方法。
情况1：
图1(a)-1(h)、图2和图3(a)-3(b)图示了根据本发明的装置的结构和制造装置的工艺流程的第一情况。
图1(a)-1(h)图示了在衬底101上制造由一个或多个装置构成的条的工艺，这可以包括III族氮化物衬底、具有GaN层或异质衬底101的模板衬底101、生长限制掩模102、开口区域103、非生长区域104、III族氮化物ELO层105A、III族氮化物重生长层105B、III族氮化物装置层106、空白区域107、脊结构108、电流阻挡层109、p-型电极110、聚合物膜111、分开的条112、破裂点113，以及蚀刻的区域114。
图2中示出了所得结构的基本配置。所得结构包括由一个或多个装置构成的条115，其由衬底101、III族氮化物ELO层105A、III族氮化物重生长层105B和III族氮化物装置层106形成，其中条115彼此分开。每个条115使用接合金属117接合到支撑板116，其中支撑板116和聚合物膜111被用于从衬底101移除条115，如以下更详细描述的。
以下提供了本发明在制造装置的条115中所使用的步骤的更详细的描述：
工艺1：在衬底101上沉积生长限制掩模102，剩余表面由生长限制掩模102中的剥除的开口区域103暴露，如图1(b)所示。图3(a)和3(b)图示了衬底101上的生长限制掩模102的方向。在替代实施例中，生长限制掩模102可以形成在c-平面衬底101或m-平面衬底101上。
工艺2：使用生长限制掩模102在衬底101上生长III族氮化物ELO层105A，使得生长在平行于生长限制掩模102的剥除的开口区域103的方向上延伸，并且III族氮化物ELO层105A不合并，如图1(c)所示。
工艺3：将衬底101与III族氮化物ELO层105A从MOCVD反应器移除，其中生长限制掩模102的至少部分由干法或湿法蚀刻方法(用诸如氢氟酸(HF)或缓冲HF(BHF)的蚀刻剂)移除，如图1(d)所示。
工艺4：在III族氮化物ELO层105A上生长重生长层105B，以便形成空白区域107，并平整化层的表面，如图1(e)所示。在较宽的宽度的生长限制掩模102的情况下，存在由于ELOIII族氮化物层105A与生长限制掩模102之间热膨胀系数上的差异而存在产生许多裂痕的可能性。空白区域107可以通过降低层中的应力而防止在ELO III族氮化物层105A中产生裂痕。
工艺5：在重生长层105B上生长III族氮化物装置层106，如图1(f)所示。当表面粗糙时，可以通过化学机械抛光(CMP)等抛光表面，这使得层厚度的平面内分布随着III族氮化物装置层106的生长而下降。
工艺6：通过常规方法在平坦表面区域制造装置，其中脊结构、p-电极、垫电极等被设置在III族氮化物装置层106上，其在预定位置处包括岛状III族氮化物半导体层，如图1(g)所示。
工艺7：通过常规干法蚀刻方法蚀刻III族氮化物装置层106、重生长层105B和III族氮化物ELO层105A的至少部分，如图1(h)中的蚀刻区域114所示。
藉此，可以获得装置的条115。此外，可以利用生长限制掩模102获得作为移除位置113的破裂点113，如图1(h)所示。
情况2：
图4(a)-4(e)图示了根据本发明的装置的结构和制造装置的工艺流程的第二情况。
工艺1：在衬底101上沉积生长限制掩模102，剩余表面由生长限制掩模102中的剥除的开口区域103暴露，如图4(b)所示。
工艺2：使用生长限制掩模102在衬底101上生长III族氮化物ELO层105A，使得生长在平行于生长限制掩模102的剥除的开口区域103的方向上延伸，并且III族氮化物ELO层105A不合并，如图4(c)所示。
工艺3：将衬底101与III族氮化物ELO层105A从MOCVD反应器移除，其中通过干法或湿法蚀刻(用诸如HF或BHF的蚀刻剂)移除生长限制掩模102的至少部分，如图4(d)所示。在生长III族氮化物装置层106之前消除生长限制掩模102防止表面粗糙度劣化。移除生长限制掩模102降低对III族氮化物ELO层105A的侧分面的过量气体的供给。这还可以帮助获得III族氮化物装置层106上的光滑表面，其形成岛状III族氮化物半导体层。藉此，这还可以避免由来自掩模102的分解的n-型掺杂剂(诸如硅(Si)和氧(O)原子)对p-型层的补偿。
工艺4：生长III族氮化物装置层106，如图4(d)所示。在生长III族氮化物装置层106之后，相邻条115不合并。
工艺5：在平坦表面区域处通过常规方法制造装置，其中脊结构、p-电极、垫电极等在预定位置处设置在III族氮化物装置层106上，如图4(e)所示。
藉此，可以获得装置的条115。此外，可以利用生长限制掩模102获得作为移除位置113的破裂点113，如图1(h)所示。
情况3：
该情况在图5(a)-5(c)中图示，其描述了在不使用ELO技术的情况下制造条的方法，包括以下步骤：
工艺1：提供III族氮化物衬底101；在III族氮化物衬底101上生长一个或多个基于InAlGaN的层，如图5(a)所示。这时，基于InAlGaN的层包含牺牲层502，以便决定移除位置。在此情况下，牺牲层502的位置成为移除位置。
工艺2：在III族氮化物装置层506上制造装置结构507，其包含p-型层、有源层和n-型层等，如图5(b)所示。
工艺3：通过常规干法蚀刻方法蚀刻基于InAlGaN的层501-505的部分，如图5(b)中的蚀刻区域114所示。为了通过湿法蚀刻移除牺牲层502的部分，实施干法蚀刻直到暴露牺牲层502，如图5(b)中所示。
工艺4：通过湿法蚀刻方法蚀刻牺牲层502的部分，以在牺牲层502的边缘处产生低陷区域。可以使用常规方法，包含诸如KOH、NaOH、王水等的蚀刻剂。
也可以使用光电化学(PEC)蚀刻方法。如果使用PEC蚀刻方法，则牺牲层502应包含铟以促进蚀刻，诸如InAlGaN牺牲层502，其带隙大于当使用PEC蚀刻时可以使用的紫外(UV)光源的波长。例如，可以使用405nm UV光，并且牺牲层502的带隙大于3.06eV。在此情况下，牺牲层502可以吸收UV光，以在PEC蚀刻期间产生电子和空穴。
藉此，可以获得条115，并且产生移除位置113以利用牺牲层502的边缘处的低陷区域。
步骤2：确定条中的每一个的移除位置
目前，存在若干方法来确定移除位置113。
一种方法是形成比条115的宽度Wb更窄的区域，如图6(a)所示，其为移除位置113的宽度Wrp。换言之，移除位置113的宽度Wrp比条115的宽度Wb更窄。蚀刻生长限制掩模102和牺牲层502在形成移除位置113中起到作用。该方法容易且精确地确定移除位置113。
此外，图7示出了生长限制掩模102的边缘周围的情况。可见，在生长限制掩模102的边缘部分周围存在强对比，这指示存在应力。这还可以指示许多缺陷。这些现象由外延层与生长限制掩模102之间的热膨胀系数的差异导致。设想到这些应力和缺陷帮助裂痕在该区域发生。因此，该方法适用于通过本发明从衬底移除条。
另一方法，如图6(b)所示，是形成条115的最脆弱层的区域601，例如，存在高度Si掺杂的层、InGaN层等。高度Si掺杂的层是脆弱的，因为其具有内部应力和许多缺陷。InGaN层比其他III族氮化物层更脆弱。因此，这些脆弱层可以提供移除位置113。
又另一方法是形成从支撑板116最强地施加应力的区域，如图6(c)所示。该区域成为移除位置113。如图6(c)所示，当条115形成时，其可以使用角度蚀刻方法。藉此，可以确定移除位置113。
本发明可以利用这些确定移除位置113的方法，如上所述。本发明还可以组合这些方法。
步骤3：将一个或多个支撑板接合到条
步骤3可以划分为至少两部分。第一部分是在条115上制造装置结构，并且第二部分是将支撑板116与条115接合。
<制造装置结构章节>
在条115的表面上制造由III族氮化物装置层106构成的装置可以通过常规方法进行，其具有脊结构、p-电极、垫电极等。在本发明中，可以在条115上通过常规方法使用常规结构制造许多种类的装置。
<接合章节>
各种接合技术可以与本发明一起使用，其适用于通过移除条115而制造装置，如下所述。这包含扩散接合、共熔接合(Au-Sn焊料、Si-Au)，以及瞬间液相接合(Pd-In接合)。这些接合方法可以适用于任意装置，诸如激光二极管、LED、电子装置、传感器等。
将支撑板116接合到条115的目标在于将支撑板116施加的应力有效地传递到移除位置113，以促进移除条115。增强条115的高度对在移除位置113处移除条115是很重要的。此外，如果条115与支撑板116之间的接合强度强于在移除位置113处移除条115的强度，则不存在问题。在该范围内，可以使用任意接合材料，诸如焊料、粘合剂、金属等。
以下是可以适用于本发明的接合方法的各种情况。
情况1：焊料
在此情况下，可以使用常规焊料(诸如Au-Sn、Sn-Ag-Cu等)，如图8、9(a)和9(b)、10(a)和10(b)所示，它们解释如何接合条115和支撑板116。例如，如果选择Si衬底作为支撑板116，则包含Sn的焊料就接合强度、接合温度和低电阻率而言适用于本发明。
在图8中所示的示例中，Si支撑板116在其表面上具有Au-Sn焊料117。
图9(a)和9(b)中所示的示例图示了使用p-电极配置接合到常规LED装置结构和常规LD装置结构。
在LED情况下，LED 901的电极包括Ag层，其直接接触LED的p-型层以反射发射的光。Ni、Ti和Pt层被用于粘附并防止相互扩散。支撑板116和LED条115在250-300℃接合，如图10(a)所示。
使用Pd-In可以为装置提供一些优点。如果移除的条115包括LED装置，则这些装置要求接合部分处的高反射率。例如，低温度瞬间液相Pd-In接合在约200℃实施。Pd层设置在条115的顶部的表面上，并且Pd-In层设置在支撑板116上。这些结构然后在低温度彼此接合。Pd-In3金属间化合物通过加热期间的相互扩散形成，其由于600℃以上的高熔化温度而改善接合强度。
作为另一候选，Au和Si共熔接合可以在GaN与Si衬底之间使用，400℃，工艺时间30分钟，5MPa。
Ag-Au和Ag-Al扩散接合在150℃下进行。在LED情况情况下，Ni(1nm：薄层)可以用于增强作为LED的p-电极的Ni/Ag/Au层中的反射率，其用Si子安装件接合到Au。
情况2：粘合剂
在此情况下，粘合剂可以被用于接合条115和支撑板116。粘合剂可以是环氧树脂或聚合物粘合剂。候选材料包含以下：聚酰亚胺、双部分环氧树脂、苯并环丁烯(BCB：C8H6)和可UV固化光聚合物，诸如SU-8。例如，在接合时，苯并环丁烯(BCB：C8H6)在200℃下加热60分钟。
不同粘合剂的施加器根据所使用的粘合剂和要施加粘合剂的面积的大小设计。
情况3：通过表面活化方法的Au-Au接合
在此情况下，条115和支撑板116可以在没有焊料的情况下接合。因此，该接合的特征是高热导率。这相似于情况1，除接合材料117之外。在此情况下，接合材料117是金(Au)，并且支撑板116优选地是硅(Si)。条115和支撑板116在没有焊料的情况下使用金在300-400℃下接合。
优选地在进行Au-Au接合之前进行接合表面的活化。接合表面的活化使用Ar和/或O2的等离子体工艺实现。条115然后在150-300℃下在压力下被接合到支撑板116。
情况4：回流接合
在此情况下，为了自对准的目的使用常规回流接合。
如果使用导电接合材料，则它们应至少用绝缘层(诸如SiO2、Al2O3、Zr2O等)覆盖条115的侧分面，以防止电流泄露。优选地，绝缘层完全覆盖侧分面。
<支撑板材料>
以下涉及用于支撑板116的材料的类型。
情况1：单晶支撑板
在此情况下，支撑板116是单晶的，诸如SiC、Si、AlN、GaN等。当Si被用作支撑板116时，其具有以下优点：
1.高热导率，
2.低电阻率，
3.易于微制造，
4.利用Si的原子上平坦的表面，可以在没有焊料的情况下使用Au-Au接合，以及
5.低成本。
因此，使用Si支撑板116适用于本发明。诸如SiC、AlN和GaN等的其他材料可以用作支撑板116。
情况2：金属支撑板
在此情况下，支撑板116是金属，诸如Cu、CuW、Al、不锈钢等。这具有高热导率的优点。
情况3：陶瓷支撑板
当绝缘对支撑板116是必需的时，良好的候选是陶瓷材料，诸如Al2O3，以及AlN，SiC等。陶瓷支撑板116还可以获得高热导率。
总体上，因为低成本、绝缘和高热导率，许多半导体激光器在杆上采用此类型的子安装件(诸如TO罐封装体)。
在本发明中，支撑板116是否导电无所谓。具有填充有Ag等的通孔的支撑板116还可以被用于改善热导率并降低电阻率。
由陶瓷制成的支撑板116是硬且耐久的，使得易于处理而不破裂，尤其当支撑板116具有大的纵向长度和横向长度的比例时。硬度和鲁棒性对支撑板116是非常重要的要素。
<支撑板形状>
以下涉及支撑板116的形状。
情况1：分开的支撑板
该情况使用分开的支撑板116，其中支撑板116是鳍片。在分开的鳍片型支撑板116中，鳍片被单独地分开并置于条115上。鳍片可以逐个布置在条115上，或多个鳍片可以同时布置在条115上。然后，压力由板116施加到鳍片，并且条115和板116被加热以进行接合。藉此，接合工艺完成。
该类型的支撑板116具有优点在于，即使当条115具有不同的高度上，这些支撑板116由于它们具有柔性也可以容易地接合到条115。
当使用ELO技术生长条115时，条115可能具有不同的高度。在此情况下，分开的鳍片型支撑板116是优选的。
情况2：保持支撑板
该情况使用保持型支撑板116，其中支撑板116是鳍片。在保持型支撑板116中，鳍片1101布置在膜1102上，如图11(a)、11(b)和11(c)所示。存在两种类型的保持型支撑板116，如下所述。
情况2-1：不同的材料
该类型的保持型支撑板116由用于鳍片1101和膜1102的不同的材料组成。鳍片1101已经粘附到膜1102，之后可以移除鳍片1101。
膜1102可以是耐热膜，诸如氟树脂膜、聚酰亚胺膜等。为了精确接合位置，膜1102还可以是耐热的，其热膨胀系数接近于具有条115的衬底101。
如果膜1102是柔性膜，即使条115的高度不同其也是有效的。
情况2-2：相同的材料
该类型的保持型支撑板116由用于鳍片1101和膜1102的相同的材料组成，如图11(c)所示。
在此情况下，优点是易于处理鳍片1101并相对于对应的条115精确地布置鳍片1101。
例如，由硅衬底制造具有鳍片1101的膜1102可以使用干法蚀刻和湿法蚀刻方法相对容易地实现，诸如图11(c)中所示的结构。在此情况下，由于相邻条115之间的距离和方向是固定的，与条115失准的可能性较低。此外，就良率而言，该配置是优选的。
然而，由于鳍片1101和膜1102具有较低柔性，如图11(c)所示，膜1102的厚度p被设定为足够薄以能够弯曲膜1102。藉此，即使使用该类型的支撑板116，其也可以对应于条115的高度的差异。特别地，当使用硅时，厚度p优选地小于200μm以使得易于弯曲。
鳍片1101和膜1102布置在具有条115的衬底101上，如图12(a)-12(c)所示。然后，将压力施加到膜1102和鳍片1101，并且结构被加热以接合。藉此，接合工艺完成。
使用附接到鳍片1102的另一聚合物膜1201将膜1102和鳍片1101移除，如图12(d)-12(f)所示，另一聚合物膜1201的热膨胀系数比具有条115的衬底101更大，如图12(d)-12(f)所示。
步骤4：将应力施加到支撑板以在移除位置将条移除
步骤4将应力施加到支撑板116(这可能以多种方式发生)以在移除位置将条移除。
情况1：分开的支撑板
该情况包含分开的支撑板116，其中支撑板116是鳍片。如图4(g)-4(k)所示，在平行于条115的方向上将一个或多个支撑板116设置在条115上。压力和热量被施加到支撑板116和衬底101。然后，在冷却之后，以下过程用于移除：
工艺1：将聚合物膜111附接到装置的条115，如图4(g)所示。
工艺2：将压力施加到聚合物膜111和衬底101，如图4(h)所示。
工艺3：在施加压力的同时降低聚合物膜111和衬底101的温度。
工艺4：利用聚合物膜111和衬底101之间的热系数上的差异来移除装置的条115。
可以由热膨胀系数上的差异产生应力，并且应力可以被施加到支撑板116，这可以从衬底101移除条115，而不使聚合物膜111接触到条115。藉此，可以有效地在移除位置处施加应力。
各种方法可以用于降低温度。例如，衬底101和聚合物膜111可以在施加压力的同时被置于液态N2(例如，77°K下)中。衬底101和聚合物膜111的温度还可以用压电换能器控制。此外，将压力施加到聚合物膜111的板116可以在与聚合物膜111接触之前和/或期间冷却到低温度。藉此，聚合物膜111冷却，并且由于大热膨胀系数可以将压力施加到条115。
当降低温度时，衬底101和聚合物膜111可能被大气湿气润湿。在此情况下，温度降低可以在干燥空气气氛或干燥N2气氛中进行，这避免衬底101和聚合物膜111变湿。
之后，温度升高到例如室温，并且压力不再施加到膜111。这时，条115已经被从衬底101移除，并且聚合物膜111然后与衬底101分离。
使用分开的支撑板116可以改善柔性并获得提供能够移动支撑板116的空间的工作区域。这些是移除的关键优点。
另一方式如图4(j)所示，其不利用不同的热膨胀系数。该方法简单地将应力机械地施加到支撑板116。此外，通过增强聚合物膜111的粘合性，剥离聚合物膜111仅导致能够从衬底101移除条115，因为支撑板116的存在有效地将应力施加到移除位置，如图4(k)所示。
情况2：保持型支撑板
该情况包含保持型支撑板116，其中支撑板116是鳍片1102。
情况2-1：不同的材料s
在不同的材料的情况下，膜1101和鳍片1102布置在具有条115的衬底101上，如图12(a)-12(b)所示。然后，压力被施加到鳍片1101，并且膜1102和鳍片1101被加热以接合。藉此，接合工艺完成。
膜1102被移除，如图12(c)所示。另一聚合物膜1201(其热膨胀系数大于具有条115的衬底101)附接到鳍片1101，如图12(d)所示。聚合物膜1201和衬底101的温度降低，同时施加压力，其中聚合物膜1201随着温度降低而收缩。因此，聚合物膜1201可以在鳍片1101的侧分面处在水平方向上施加压力。从侧分面施加的该压力允许鳍片1101被从衬底101有效地移除，如图12(e)所示。在低温度期间，聚合物膜1201保持从膜1201的顶部向鳍片1101施加的压力。最终地，聚合物膜1201被从具有条115的鳍片1101移除，如图12(f)所示。
情况2-2：相同的材料s
在相同的材料的情况下，鳍片1101和膜1102是相同的材料，诸如硅等，如图11(c)所示。鳍片1101和膜1102可以由硅衬底使用常规方法制造，诸如光刻法、干法和湿法蚀刻工艺等。然后，鳍片1101和膜1102通过接合方法接合到条115和衬底101，如图13(a)和13(b)所示。
当保持板为支撑板时，其施加应力到保持板，如图13(c)所示。在此情况下，应力可以高效地施加到移除位置，如图13(d)所示，使得可以从衬底101移除条115。接合焊料、金属和粘合剂材料可以提供缓冲以保护条115。
这还描述了在移除时可以使用的优选的方法。如图13(e)和13(f)所示，保持板的部分通过湿法或干法蚀刻1301工艺移除，这导致划分支撑板。之后其余工艺与情况1中所描述相同：分开的支撑板。该方法的关键优点在于将具有鳍片的保持板接合到衬底101，使得条115可以使精确对准和同时接合多个条成为可能。这可以提高良率和效能。
此外，可以使用其他方法以移除保持板。
<利用GaN晶体的劈裂性>
优选地，当移除条115时，利用GaN晶体的劈裂性，尤其是沿着已知为劈裂平面的m-平面和c-平面。
利用劈裂平面来移除条115可以在没有过度的应力的情况下移除条115，这是非常优选的。
此外，已经发现，条115可以通过利用GaN劈裂性移除，而不使用劈裂平面。如图4(l)所示，该衬底101是(20-21)平面，其不是劈裂平面，并且从m-平面倾斜15度。然而，衬底101表面在移除之后包含m-平面表面。这可以通过测量表面的角度确认。
本发明可以利用该现象。换言之，利用诸如c-平面和m-平面的劈裂平面，在诸如(30-31)、(30-3-1)、(20-21)、(20-2-1)、(10-11)、(10-1-1)等不是劈裂平面的其他平面中，在移除条115中提供大的优点。因此，非常优选地使衬底101表面的部分在移除之后呈现为劈裂平面。
这是可以用于移除其他平面(诸如(11-22)、(1-10-2)、(1-102)等等)的非常有用和有力的方法。
步骤5：在移除条之后实施附加装置工艺
步骤5在移除条115之后实施装置工艺。然而，这些装置工艺中的一些或全部可以在移除条115之前实施。
例如，移除之后的工艺可以包含对条115的背侧的n-电极沉积、通过劈裂形成分面、分面的涂覆等等。
<在分开区域处设置n-电极>
在从衬底101移除条115之后，如图14(a)所示，条115接合支撑板116。图14(a)示出了条115的背侧，其具有分开区域1401。分开区域1401直接接触衬底101或下面的层，但不在生长限制掩模102区域上。
然后，如图14(b)所示，设置n-电极的方法可以使用金属掩模1402方法。n-电极可以使用金属掩模1402设置在III族氮化物装置层106的背侧上。条115高度在10μm以上，因此优选地使用金属掩模1402方法来设置n-电极。此外，如果条115的尺寸小，则将条115转移到工艺的套爪可以接触支撑板而不触碰条115。这可以降低损伤条115的几率。
典型地，n-电极由以下材料组成：Ti、Hf、Cr、Al、Mo、W、Au。例如，n-电极可以由Ti-Al-Pt-Au组成(厚度为30-100-30-500nm)，但不限于这些材料。这些材料的沉积可以通过电子束蒸发、溅射、热蒸发等进行。
在从衬底101移除条115之后形成条115的背侧的n-电极1403的情况下，n-电极1403优选地形成在包含分开区域1401的区域上，其在图14(c)中示出。该区域保持用于n-电极1403的良好表面条件以获得低接触电阻率。本发明保持该区域清洁，直到移除III族氮化物装置层106。因此，在该区域处形成n-电极1403更好。
n-电极1403还可以设置在顶表面上，其与用于制造p-电极的表面相同。
<通过劈裂形成分面>
当移除条115时使用支撑板116使得形成分面的许多方法可用。换言之，当制造分面时可以使用支撑板116，如以下更详细描述的。
<划分支撑区域>
该步骤的目标是在从衬底101移除条115之前准备划分装置的条115。如图15所示，划分支撑区域1501以周期性长度形成，其中每个周期根据装置长度确定。例如，在LD装置的情况下，一个周期设定为300–1200μm。
划分支撑区域1501是由金刚石尖头刻划器或激光刻划器刻划的线；或通过干法蚀刻形成的沟槽1502，诸如反应离子蚀刻(RIE)或电感耦合等离子体(ICP)，但不限于这些方法。划分支撑区域1501形成在条115的两侧或条115的一侧上。划分支撑区域1501的深度优选地为1μm或更大。
若干方法可以被用于将条115划分为装置，如下所述。划分支撑区域1501弱于任意其他部分。划分支撑区域1501避免使条115在不预期的位置破裂，使得可以精确地确定装置长度，如图15所示。
还如图15所示，划分支撑区域1501形成在条115的表面处以避开电流注入区域1503，诸如在脊结构上或p-电极110上。
此外，划分支撑区域1501还可以形成在条115的背侧上，该处不像条115的顶侧存在电流注入区域1503。因此，划分支撑区域1501可以以多种方式形成。
图16示出了图15的划分支撑区域1501和沟槽1502，以及其他类型的划分支撑区域1601、1602、1603、1604，其中1501是仅在条115的一侧上的刻划线，1601是在条115的两侧上的刻划线，1602是跨条115呈虚线的刻划线，1603是跨条115连续的刻划线，并且1604是通过干法蚀刻或激光刻划形成的划分支撑区域或局部沟槽。
另一方面，条115可以划分为一个或多个装置，而没有划分支撑区域1501，沟槽1502或划分支撑区域1601、1602、1603、1604。然而，非常优选地利用划分支撑区域1501，沟槽1502或划分支撑区域1601、1602、1603、1604。此外，可以使用不同的类型的划分支撑区域1501、1601、1602、1603、1604或沟槽1502的任意组合。
<不同类型的支撑板>
存在两种类型的支撑板116：没有或具有低陷区域1701，分别如图17(a)和17(b)所示。这些低陷区域1701帮助条115划分为两个或更多个装置。此外，其也有助于制造装置的分面。
支撑板116还可以帮助从衬底101移除条115并在接合情况下将条115划分为装置。以此方式，支撑板116具有许多优点。
存在利用支撑板115以将条115划分为装置的若干方法，它们在以下描述。
---方法1---
图18(a)和18(b)图示了划分条115的第一方法，并且示出了具有支撑板116的条115的截面。在此情况下，为了制造劈裂分面，支撑板116的长度短于条115。使用划分支撑区域1501在获得劈裂平面上远更好。在该方法中，条115在条115的背侧处具有划分支撑区域1501。在从衬底101移除条115之后，这些区域1501由金刚石尖头刻划器或激光刻划器形成。区域1501位于支撑板116的边缘处。然后，套爪1801将应力施加到条的边缘115，以便劈裂条115。支撑板116通过浮悬条的边缘115而促进劈裂。
此外，条115在移除之后实质上不包含衬底101。由MOCVD、MBE等制成的条115具有高结晶质量，而衬底101通常具有一些不规则部分，诸如颗粒、凹陷等。当衬底101和条115同时以常规方法劈裂时，衬底101的不规则部分可能阻碍条115以笔直方式良好地劈裂。
制造分面的另一方式在图18(c)和18(d)中示出，其在接合到支撑板116之前或之后在条115的顶侧形成划分支撑区域1501。在此情况下，套爪1801将应力施加到条的边缘115，条的边缘115从支撑板116浮悬。由于条115的其余部分接合到板116，易于在划分支撑区域1501处劈裂条115。
该方法的结果是由具有支撑板116的装置构成的装置单元1802。
---方法2---
在第二方法中，支撑板116具有低陷区域1901，如图19(a)和19(b)所示。对应于支撑板116的低陷区域1901的条115的部分是浮悬的。由于这些区域1901是浮悬的，当应力由套爪1801施加到这些区域1901时，条115可以弯曲。利用该现象使条115劈裂和/或划分，如图19(c)和19(d)所示。支撑板116被接合，如同划分支撑区域1501在低陷区域1901内，如图19(a)所示。此外，分开部分1902位于支撑板116的背侧，其形成为对应于低陷区域1901。分开部分1902帮助划分支撑板116。
该方法的结果是由具有支撑板116的装置构成的装置单元1802。
---方法3---
第三方法是第二方法没有低陷区域的变体，如图20(a)和20(b)所示。在此情况下，支撑板116和条115可以通过使用划分支撑区域1501、分开部分1902和套爪1801同时劈裂和/或划分。藉此，其可以制造作为装置单元1802的具有支撑板116的装置。
---方法4---
第四方法使用干法蚀刻方法来劈裂和/或划分条115，如图21(a)-21(c)所示。条115的厚度在5至100um范围内。对应于低陷区域1901的条115的部分被蚀刻。然而，在蚀刻完全地将条115分开之前，蚀刻停止。因此，条115在蚀刻区域2101处的厚度很薄，以至使得裂痕2102在蚀刻区域2101处呈现为内应变，其自动地将条115劈裂或划分。如果条115未被该内应变分开，则可以由套爪1801将应力施加到蚀刻区域2101，如图21(c)所示。然后，支撑板116由分开部分1902划分。藉此，可以制造作为装置单元1802的具有支撑板116的装置。
---方法4’---
第四方法的变体在图21(d)和21(e)中示出。条115通过在蚀刻部分2101处进行蚀刻而完全地分开。此外，蚀刻的镜面分面2103可以通过干法蚀刻制造。当制造分面2103时，分面2103的形状倾斜。在分面2103垂直于波导的方向的情况下，分面2103产生期望效果。为实现该情况，可以使用角度蚀刻方法。样本被倾斜置于蚀刻室中，以获得垂直分面2103。该方法适用于难以以劈裂方法获得垂直分面的样本，诸如半极性平面(20-21)、(20-2-1)、(30--31)、(30-3-1)、(11-22)等。然后，支撑板116在分开部分1902处分开。藉此，可以只制造作为装置单元1802的具有支撑板116的装置。
---方法5---
第五方法在图22(a)-22(b)中示出。该方法将条115和支撑板116弯曲，这导致条被劈裂和/或划分。条115和支撑板116为矩形形状，其具有短边和长边的大比例，因此可以容易地弯曲。为使条115弯曲，可以使用套爪1801和支撑板116。使条115和支撑板116弯曲，这在划分支撑区域1501处施加应力。藉此，条115和支撑板116可以被劈裂并划分为装置单元1802。弯曲的方向根据划分支撑区域1501的位置而确定。如果划分支撑区域1501形成在条115的背侧，如图22(a)所示，则施加的应力将条115弯曲为凸面形状。
另一方面，如果划分支撑区域1501形成在条115的相对侧(顶部)，则施加的应力将条115弯曲为凹面形状，如图23(a)所示。藉此制造装置单元1802，如图23(b)所示。
---方法6---
第六方法与第五方法几乎相同。然而，施加应力的方式与第五方法不同。在第五方法中，由套爪1801和板116将应力机械地施加到条115。另一方面，在第六方法中，使用条115与支撑板116之间的热膨胀系数上的差异将应力施加到条115，如图24(a)-24(c)所示。
在降低温度的情况下，如果条115的热膨胀系数大于支撑板116，则条115和支撑板116变为凹面形状，如图24(c)所示。另一方面，如果条115的热膨胀系数小于支撑板116，则条115和支撑板116变为凸面形状，如图24(b)所示。热膨胀系数上的差异可以将条115和支撑板116劈裂和/或划分为装置单元1802。
<开口区域的边缘>
如图25所示，在生长ELO III族氮化物层105A之后，条的边缘115取决于衬底101的平面具有多种形状。在边缘部分处，与条115的中央相比，可能存在许多不同的厚度的各层的III族氮化物装置层106。此外，条的边缘115两侧也可能具有不同的厚度。当制造装置时，条115的边缘部分可能不被使用，虽然本发明即使在该情况下也可以解决该不同厚度的问题。例如，如图18(a)、18(b)、18(c)和18(d)所示，在同时制造劈裂分面时，条的边缘115可以被容易地消除。
作为另一措施，使用CMP是在生长III族氮化物ELO层105A之后的有益的方法。在本发明中，ELO III族氮化物层105A是条115中的层之中的最厚的层。因此，条115的边缘部分与中央部分之间的厚度的差异变得更大。因此，在生长ELO III族氮化物层105A之后，具有III族氮化物ELO层105A的衬底101通过CMP抛光以与表面平齐。与III族氮化物ELO层105A相比，III族氮化物装置层106不那么厚。在生长III族氮化物装置层106之后，条115的边缘部分与中央部分之间的厚度上的差异不会在制造装置时导致问题。
<分面涂覆工艺>
装置处理的下一步包括涂覆分面。当激光二极管装置发射激光时，装置中穿透装置的分面到装置之外的光被分面处的无辐射重组中心吸收，使得分面温度持续升高。因此，温度升高可以导致分面的灾难性光学损伤(COD)。
分面涂覆可以减少无辐射重组中心。为防止COD，需要使用电介质层涂覆分面，诸如AlN、AlON、Al2O3、SiN、SiON、SiO2、ZrO2、TiO2、Ta2O5等。总体上，涂覆膜是由以上材料构成的多层结构。层的结构和厚度由预定反射率确定。
在本发明中，条115典型地被划分为多个装置单元1802，以获得劈裂分面。涂覆分面的方法需要同时在若干装置单元1802上以容易的方式进行。在分面涂覆工艺中，装置单元1802在涂覆之前以低水平位置安装在间隔体板2601上，如图26(a)所示。优选地，间隔体板2601在其表面上具有粘合剂以固定装置单元1802。然后，如图26(a)和26(b)所示，许多装置单元1802设置在间隔体板2601上，并且多个间隔体板2601储存在涂覆保持器2602中。在这些工艺中，优选地使用大于条115的支撑板116，以便于装置单元1802的处理，因为装置单元1802可以被转移而不触碰装置单元1802，由此降低损坏条115的几率。注意，并非总是必须使用间隔体板2601，并且涂覆保持器2602可以单独使用。
藉此，若干装置单元1802可以同时涂覆。在一个实施例中，分面涂覆至少进行两次–一次用于每个装置单元1802的前分面，一次用于每个装置单元1802的后分面。
间隔体板2601的长度设定为几乎为激光二极管装置的腔长度，使得容易且快速地进行涂覆多次。一旦间隔体板2601被设置在涂覆保持器2602中，可以涂覆两个分面，而不用在涂覆保持器2602中再次设定间隔体板2601。在一个实施例中，第一涂覆在发射激光的前分面上进行，并且第二涂覆在反射激光的后分面上进行。涂覆保持器2602在第二涂覆之前在沉积涂覆膜的设施中反转。这实质上减少工艺的前置时间。
如图27(a)和27(b)所示，脊结构108位于条115的底部。当涂覆分面时，在支撑板116具有低陷区域1701的情况下，涂层2701可以形成为条的边缘115处的翘曲区域2702。现存的翘曲区域帮助涂覆层完全地覆盖脊结构108，这是非常优选的。
步骤6：将具有支撑板的装置安装到模块的杆和台
在步骤6中，具有支撑板116的装置被安装到模块的杆和台，并且然后经受筛选或老化测试。
筛选装置
该步骤区分缺陷和非缺陷装置。首先，在给定条件下检查装置的各种特性；诸如输出功率、电压、电流、电阻率、远场图样(FFP)、斜度效率等。此时，芯片已经安装在热沉板上，因此易于检查这些特性。
如图28(a)和28(b)所示，优选地，老化测试在盒2801中进行，其密封在干燥空气或氮气气氛中。p-电极和具有对n-电极1403的电连续性的焊料分别由探针2802、2803接触。然后，非缺陷装置单元1802可以由老化测试(寿命测试)选择并筛选。
加热台2804在筛选测试期间用热沉板保持装置单元1802的温度，例如，60度、80度等。光探测器2805被用于测量光2806输出功率，这识别具有恒定输出功率的非缺陷装置单元1802或探测缺陷装置单元1802。
特别地，在基于III族氮化物的半导体激光二极管装置的情况下，已知当激光二极管在含有湿气的气氛中振荡时，其劣化。该劣化是由空气中的湿气和硅氧烷导致的，因此基于III族氮化物的半导体激光二极管在老化测试期间需要密封在干燥空气中。因此，当基于III族氮化物的激光二极管被从装置制造商运输时，激光二极管已经密封在干燥空气气氛中。
关于筛选或老化测试的现有技术
总体上讲，筛选或老化测试在运输之前进行，以便筛选出缺陷产品。例如，根据激光装置的规范进行筛选条件，诸如高温和高功率。
此外，在装置安装在封装体中/上的情况下进行，封装体在筛选之前密封在干燥空气和/或干燥氮气中。这使得激光装置的封装和安装的灵活性受限。
在现有技术中，如果发生缺陷生产，则缺陷产品在整个TO罐封装体中被丢弃，这对于生产损失很大。这使得难以降低激光二极管的生产成本。存在对在更早步骤探测缺陷产品的需求。
益处和优点
本发明方法具有以下优点。
装置的涂覆分面使用热沉板，其上可以在低水平位置安装多个装置，并且然后在涂覆工艺之后，使用沟槽将涂覆的条划分为具有子安装件的装置，允许具有子安装件的装置被在筛选测试中在干燥空气或氮气气氛中检查。
当进行筛选测试时，装置已经具有两个接触点，即p-电极和热沉板上的焊料，或在倒装芯片接合的情况下，n-电极和热沉板上的焊料。此外，当装置仅由芯片和子安装件组成时，本发明可以使用筛选测试选择缺陷产品。因此，在丢弃缺陷产品的情况下，本发明可以比现有技术更多地减少损失，这具有重大价值。
在筛选高功率激光二极管装置的情况下，在加热台2804上存在具有焊料2807、2808的两个电极垫。焊料的一部分用导线连接到n-电极，焊料的另一部分通过导电支撑板连接到p-电极。此外，n-电极由两个或更多个导线连接到焊料部分2808是非常优选的。藉此，用于将电流施加到装置的探针在将用于筛选高功率激光二极管的高电流的情况下是关键的，这可以避免接触p-电极和n-电极直接。探针不直接接触电极，这可能使接触的部分破裂，尤其是在施加高电流密度的情况下。
将装置安装到封装体上或中
如图29所示，TO罐封装体2901包含杆和台2902，其中装置或芯片2903安装在杆和台2902上。TO罐封装体2901包含用于发射光的窗2904；否则，TO罐封装体2901被密封2905。
设置在封装体2901的底部的焊料(Au-Sn、Sn-Ag-Cu等)或接合金属(Au-Au接合)由导线接合到封装体2901上的焊料，诸如AlN、SiC、CuW、Cu、Al等。封装体2901的针脚由导线连接到板116上的焊料。藉此，来自外部供给的电流可以被施加到装置2903。
如图30所示，装置或芯片3001还可以直接安装在封装体3002中，封装体3002包含盖3003、用于发射光的窗3004和用于电连接的一个或多个针脚3005。支撑板116的背侧和支撑板116的侧分面可以直接接触封装体3002表面。由于高热导率，这就热管理而言非常优选的。
此外，这比由金属接合(诸如Au-Au、Au-In等接合)进行的封装体3002与装置3001之间的焊料接合是更优选的。该方法要求封装体3002的表面和装置3001的背侧的平坦度。如果支撑板116由硅制成，易于实现原子上平坦的表面，这是优选的。在没有焊料的情况下，该配置完成高热导率和低温度接合，这些是装置工艺的主要优点。
此外，磷光体3006可以定位在封装体3002之外和/或之内。装置3001因为其紧凑性质而可以使用各种配置安装在封装体3002中。此外，当硅被选择为支撑板116的材料时，这使得易于获得多种形状、尺寸和表面条件的支撑板116，因为硅具有高可加工型。当然，本发明可以使用许多类型的材料，诸如金属、陶瓷、半导体等等。
藉此，该模块可以用作灯泡或汽车的头灯。
如本文所提出的，这些工艺提供获得包含VCSEL的激光二极管装置的改善的方法。此外，一旦从衬底101移除装置，衬底101可以循环若干次，这完成环保生产和低成本模块的目标。这些装置单元可以被用作诸如灯泡的照明装置、数据储存设备、诸如Li-Fi的光学通信设备等。
难以产生可以与多个不同类型的激光二极管装置一起使用的单个类型的封装体。然而，由于能够在不分装的情况下进行老化测试，该方法可以通过使用装置单元克服该问题。因此，易于在单个类型的封装体中安装不同类型的装置。
图31图示了处理和安装装置单元1802的问题。当涉及处理装置单元1802和安装到封装体时，条115的宽度Wb优选地窄于支撑板116的宽度Wsp。当Wsp宽于Wb时，装置单元1802可以以支撑板116的侧分面直接接触在封装体或热沉的表面上的方式安装。如果Wb宽于Wsp，则条115防止支撑板116的侧分面完全地接触封装体或热沉。
图8图示了支撑板116很可能具有其高度Wh大于其宽度Wb的形状的情况下的问题。因为该形状使得易于通过将应力施加到移除位置113而有效地从衬底101移除条115。
图31图示了支撑板116的侧分面的面积大于其底部的面积的情况。在此情况下，利用支撑板116的侧分面的面积可以有效地改善热导率，因此其是优选的。
术语的定义
III族氮化物衬底
只要III族氮化物衬底101允许基于III族氮化物的半导体层生长通过生长限制掩模102，可以使用任何在{0001}、{11-22}、{1-100}、{20-21}、{20-2-1}、{30-31}、{30-3-1}、{10-11}、{10-1-1}平面等或其他平面上从块状GaN和AlN晶体裁切的GaN衬底。
异质衬底
此外，本发明还可以对装置使用异质衬底101。例如，GaN模板或其他基于III族氮化物的半导体层可以生长在异质衬底101(诸如蓝宝石、Si、GaAs、SiC等)上，以用于本发明中。GaN模板或其他基于III族氮化物的半导体层典型地在异质衬底101上生长至约2–6μm的厚度，并且然后生长限制掩模102设置在GaN模板或其他基于III族氮化物的半导体层上。
生长限制掩模
生长限制掩模102包括电介质层(诸如SiO2、SiN、SiON、Al2O3、AlN、AlON、MgF、ZrO2等)或难熔金属或稀有金属，诸如W、Mo、Ta、Nb、Rh、Ir、Ru、Os、Pt等。生长限制掩模102可以是选自以上材料的层压结构。其还可以是选自以上材料的多堆叠层结构。
在一个实施例中，生长限制掩模102的厚度约为0.05–3μm。掩模102的宽度优选地大于20μm，并且更优选地，宽度大于40μm。该设计是为了避免相邻支撑板116彼此干扰。生长限制掩模102通过溅射、电子束蒸发、等离子体增强化学气相沉积(PECVD)、离子束沉积(IBD)等沉积，但不限于这些方法。
如图3(a)和3(b)所示，生长限制掩模102包括多个开口区域103，其在第一方向和第二方向上周期性地以在第二方向上延伸的间隔Wo+Wr布置。
掩模的典型尺寸
典型地，本发明中所使用的生长限制掩模102具有以下所指示的尺寸。开口区域103的长度为例如200至35000μm；宽度Wo为例如2至180μm。在一个实施例中，生长限制掩模102如图3(a)和3(b)所示用1.0-μm厚SiO2膜形成，其中开口区域102的长度是4000μm；宽度Wo是40μm；掩模的宽度是60μm。
生长限制掩模的方向
在c-平面独立式GaN衬底101上，剥除的开口103在平行于衬底101的11-20方向(a-轴)的第一方向上和平行于衬底101的10-10方向(m-轴)的第二方向上分别周期性地以第一间隔和第二间隔布置，并且在第二方向上延伸。
在m-平面独立式GaN衬底101上，剥除的开口103在平行于衬底101的11-20方向(a-轴)的第一方向上和平行于衬底101的0001方向(c-轴)的第二方向上分别周期性地以第一间隔和第二间隔布置，并且在第二方向上延伸。
在半极性(20-21)或(20-2-1)GaN衬底101上，开口区域103布置在分别平行于[-1014]和[10-14]的方向上。
替代地，可以使用异质衬底101。当c-平面GaN模板生长在c-平面蓝宝石衬底101上时，开口区域103在与c-平面GaN模板相同的方向上；当m-平面GaN模板生长在m-平面蓝宝石衬底101上时，开口区域103是与m-平面GaN模板相同的方向。藉此，m-平面劈裂平面可以用于划分具有c-平面GaN模板的装置的条115，并且c-平面劈裂平面可以用于划分具有m-平面GaN模板的装置的条115；这是非常优选的。
剥除开口103的宽度典型地在第二方向上不变，但可以依需在第二方向上改变。其优选地被选为方向以允许在生长III族氮化物ELO层105A之后容易地获得光滑表面。
III族氮化物半导体层
III族氮化物ELO层105A、III族氮化物重生长层105B和III族氮化物装置层106总体上包括(Al、In、Ga、B)N层，并且可以包含掺杂剂以及其他杂质，诸如Mg、Si、Zn、O、C、H等。
III族氮化物装置层106总体上包括多于两层，包含n-型层、未掺杂的层和p-型层之中的至少一个层。III族氮化物装置层106具体地包括GaN层、AlGaN层、AlGaInN层、InGaN层等。在半导体装置中，若干电极根据半导体装置的类型设置在预定位置。
外延横向过生长的优点
使用外延横向过生长(ELO)在III族氮化物衬底101上从生长限制掩模102的剥除的开口103生长的III族氮化物层105A的结晶度非常高。
此外，使用III族氮化物衬底101可以获得两个优点。一个优点是可以获得高质量III族氮化物ELO层105A，诸如与使用蓝宝石衬底相比具有很低的缺陷密度。
对外延层和衬底两者使用相似或相同的材料的另一优点是，可以降低外延层中的应变。此外，由于相似或相同的热膨胀，方法可以在外延生长期间降低衬底的弯曲量。如上，效果是生产良率可以是高的，以便改善温度的均匀度。
诸如蓝宝石(m-平面、c-平面)、LiAlO、SiC、Si等的异质衬底对于生长基于III族氮化物的半导体层的用途是，这些衬底是低成本衬底。这是大规模生产的重要优点。
涉及装置的质量，由于以上原因，使用独立式III族氮化物衬底是非常优选的。另一方面，由于劈裂点处的较弱接合强度，使用异质衬底使得易于移除基于III族氮化物的半导体层。
支撑板
在本发明中，存在两种类型的支撑板116。这些类型的支撑板116标识为类型A和类型B。在类型A中，支撑板116被预先设计为适用于移除一个条115。在类型B中，支撑板116具有多个鳍片，多个鳍片中的每一个对应于被移除的条115。
聚合物膜
使用聚合物膜111，以便从与异质衬底101一起使用的III族氮化物衬底101或从GaN模板移除装置单元，如图4(i)和4(j)所示。在本发明中，裁切胶带(包含商业售卖的UV敏感裁切胶带)可以用作聚合物膜111。例如，聚合物膜111的结构可以包括双层，如图32所示，包括基层3201和粘合剂层3202，但不限于该结构。基膜111材料可以具有例如约80μm的厚度，并且可以由聚氯乙烯(PVC)制成。具有例如约15-40μm的厚度的粘合剂层可以由丙烯酸UV敏感粘合剂制成。
当UV敏感裁切胶带暴露在UV光中时，胶带的粘性急剧地降低。在从衬底101移除III族氮化物装置层106之后，UV敏感裁切胶带由UV光曝光，这使得易于移除。
装置
半导体装置是例如肖特基二极管、发光二极管(LED)、激光二极管(LD)、垂直腔表面发射激光器(VCSEL)、光电二极管、晶体管、传感器等，但不限于这些装置。本发明对微LED和激光二极管尤其有用，诸如边缘发射激光器和垂直腔表面发射激光器。本发明对具有劈裂的分面的半导体激光尤其有用。
替代实施例
第一实施例
解释了根据第一实施例的基于III族氮化物的半导体激光装置及其制造方法。
在第一实施例中，如图3(a)和3(b)和图4(i)-4(j)所示，首先提供基部衬底101，并且具有多个剥除的开口区域103的生长限制掩模102形成在衬底101上。
在该实施例中，基部衬底101是由基于ELO III族氮化物的半导体制成的m-平面衬底，其具有朝向c-轴-1.0度的错切取向。如图33的图像所示，基于ELO III族氮化物的半导体层大体上均匀，具有非常光滑的表面。
ELO III族氮化物层的生长条件可以与MOCVD生长条件相同。例如，GaN层在950-1200℃的温度和15kPa的压力下生长。对于GaN层的生长，三甲基镓(TMG)和氨(NH3)用作原始气体，并且载气仅为氢气(H2)，以硅烷(SiH4)作为掺杂剂气体。生长时间为4-8时间。
生长气体流率如下：TMG为12sccm，NH3为8slm，载气为3slm，并且SiH4为1.0sccm；并且V/III比例为约7700。这可以获得20μm厚的III族氮化物ELO层105A。
在生长III族氮化物ELO层105A之后，具有层105A的衬底101被从MOCVD设备移除，以便移除生长限制掩模102。通过湿法蚀刻使用诸如HF、BHF等的蚀刻剂移除生长限制掩模102。然后，III族氮化物装置层106可以生长在衬底101上，如图4(d)所示。III族氮化物装置层106可以包含InGaN层、AlGaN层、AlInGaN层、AlInN层等。
为了AlGaN层的生长，三乙基铝(TMA)被用作原始气体；并且为了InGaN层的生长，三乙基铟(TMI)被用作原始气体。在这些条件下，以下层已经生长在III族氮化物ELO层105A上。
由p-GaN覆层、SiO2电流限制层和p-电极构成的脊条带结构提供水平方向上的光学限制。脊条带结构的宽度为1.0to 40μm的量级，并且典型地为10μm。氮化物半导体激光二极管具有以下层，它们以所述顺序上下叠置在III族氮化物ELO层(GaN层)105A上：InGaN/GaN 3MQW有源层(10nm x 10nm：3MQW)、AlGaN-EBL(电子阻挡层)层、p-GaN引导层、ITO覆层和p-电极。注意，这些氮化物半导体层可以按以上顺序由任意基于氮化物的III-V族化合物半导体生长。
制造装置的工艺在晶片规模上实现。其可以使用常规方法，诸如光刻法、通过溅射和电子束(EB)沉积、通过ICP和RIE蚀刻等。最终，其可以获得衬底101上的二极管激光结构，如图4(e)所示。装置的条115接合到支撑板116，如图4(f)所示。支撑板116由硅制成并使用An-Sn焊料117。当接合时，支撑板116被加热到250-300℃。接合金属117的宽度Wm优选地宽于其接合到的p-垫的宽度Wp，如图2、9、40和41所示。优选地，Wm宽于条115的宽度Wb，以确保条115与支撑板116之间的接触强度。
如图4(g)所示，聚合物膜111附接到支撑板116，并且施加应力使得其进入到相邻支撑板116之间的空间中。具有支撑板116和聚合物膜111的衬底101被冷却，以利用聚合物膜111和衬底101之间的不同的热膨胀系数。冷却膜111使其收缩，这对支撑板116在条115的垂直方向上增加应力。然后，可以从衬底101移除具有支撑板116的条115。聚合物膜111具有粘合剂层以在移除条115之后保持支撑板116。粘合剂层是柔软的，因此当施加压力时粘合剂层进入到相邻支撑板116之间的空间中，如图4(i)和4(j)所示。这高效地将应力施加到移除点113。此外，粘合剂层不直接接触条115，并且因此易于加工。
移除条115的方式存在一些选项，如图36(a)和36(b)所示。在图36(a)的情况下，条115延伸到衬底101的边缘。支撑板116然后被设置在条115上。聚合物膜111附接到支撑板116，完全覆盖衬底101，并且被用于移除条115。在此情况下，优选地，衬底101的面积可以被完全利用，在条115之间空间很小或没有空间。
在图36(b)的情况下，条115被分为衬底101的若干部分。支撑板116然后被设置在条115上。聚合物膜111设置在衬底101上的条115中的仅一些上，并且仅这些条115被移除。衬底101上剩余的条115可以通过重复地进行相同的工艺移除。随着衬底101的晶片大小增大，该方法是优选的，因为移除工艺可以在小的面积内重复。
如图14所示，可以使用金属掩模1402将由Ti/Al/Pt/Au层构成的n-电极1403设置在条115的背侧上。
在此情况下，使用步骤5中提出的方法2制造劈裂分面。首先，制造分面，然后使用分开部分1902分开支撑板116。如图26所示，装置单元1802被沉积有由AlN/Al2O3层构成的涂覆层。然后，如图28(a)和28(b)所示，筛选测试检查装置单元1802的失效。
仅通过筛选测试的装置单元1802被安装在封装体上，如图29和图30所示。这些封装体被布置为模块，这可以包括汽车头灯、灯泡、投影仪等。
如图33、34和35所示，本发明可以用ELO技术获得在许多不同的平面的光滑表面。此外，本发明可以用ELO技术获得在GaN衬底的许多不同的平面的光滑表面。本文中所示的示例描述了m-平面的情况，但本发明不限于这些平面，并且可以利用许多不同的平面。
第二实施例
在该实施例中，III族氮化物衬底101的平面是半极性(20-21)的。当使用半极性衬底101时，本发明可能无法获得激光二极管装置的分面处的劈裂平面。在该情况下，干法蚀刻工艺可以被用于制造激光分面。如图37(a)和37(b)所示，使用干法蚀刻方法的蚀刻导致条115上的分面3701和台阶3702，其中3703表示光发射。然后，划分支撑区域1501形成在台阶3702上，其可以在将条115划分为装置单元1802时使用。图38(a)和38(b)进一步图示了划分支撑区域1501、低陷区域1701、蚀刻镜面区域3801和涂覆层3802。使用步骤5的方法2可以将条115和支撑板116划分为装置单元1802。藉此，本发明可以将半极性衬底101用于边缘发射激光。即使使用半极性衬底101，也可以使用劈裂方法。
第三实施例
在该实施例中，如图39和图40所示解释制造VCSEL。
图39(a)示出了在移除条之前的结构，其中VCSEL结构可以是常规的。作为电介质多层(诸如SiO2、Al2O3、TiO2、Ta2O3)的p-侧DBR 3901和p-电极3902设置在条115上。
图39(b)示出了在与支撑板116一起移除条115之后的结构。n-侧DBR3903和n-电极3904设置在条115的背侧上。在VCSEL情况下，不需要形成劈裂分面。
当将条115划分为装置单元时，可以使用所提出的任意方法。
图40是使用接合金属117接合到支撑板116的VCSEL 4001的示意图，其中VCSEL4001包含n-侧DBR 4002、n-电极4003、p-侧DBR 4004、p-电极4005、ITO层4006和有源层4007。m-平面和c-平面衬底101两者对该实施例都适用。在移除条115之后，条115的背侧是劈裂平面。因此，条115的背侧的表面可以非常平坦。
然而，即使使用其他衬底101，通过CMP等抛光条115的背侧使得其平坦。
第四实施例
该实施例中解释了LED和微LED。III族氮化物装置层106生长在ELO III族氮化物层105A上，其生长在c-平面GaN衬底101上。开口区域103(未示出)是六边形形状，并且开口区域的直径为3-250微米。高反射性p-型电极901设置在III族氮化物装置层106上。
如图41(a)、41(b)、41(c)和41(d)所示，支撑板116附接到LED的条4101。在这些附图中，图41(a)是第一俯视图，且图41(b)是图41(a)的侧视图，而图41(c)是第二俯视图，且图41(d)是图41(c)的侧视图。在这些实施例中，条115可以不具有矩形形状，但其被标识为条115以便解释，而无论装置的形状。
图42(a)示出了移除条115和支撑板116之后的装置单元，其中在条115的背侧处存在N-极表面4201。N-极表面4201易于用KOH蚀刻剂等蚀刻，这可以获得适用于光提取(lightextraction)的粗糙表面4202，如图42(b)的所示。
最终，来自此工艺的装置单元被布置并封装以使用。
第五实施例
在第五实施例中，蓝宝石衬底被用作异质衬底101。除使用蓝宝石衬底101和蓝宝石衬底101上的缓冲层之外，该结构与第一实施例几乎相同。缓冲层通常与生长在蓝宝石衬底101上的基于III族氮化物的半导体层一起使用。在该实施例中，缓冲层包含缓冲层和n-GaN层或未掺杂的GaN层两者。缓冲层在约500–700℃的低温度生长。之后，n-GaN层或未掺杂的GaN层在约900-1200℃的较高温度生长。总厚度约为1–3μm。然后，生长限制掩模102被设置在n-GaN层或未掺杂的GaN层上。完成装置的其余工艺与第一实施例相同，尤其是在从蓝宝石衬底101移除条115之后。
另一方面，不必使用缓冲层。例如，生长限制掩模102可以直接设置在异质衬底上。之后，可以生长III族氮化物ELO层105A、重生长层105B和/或III族氮化物装置层106。在此情况下，由于包含许多缺陷的异质界面，异质衬底101表面与III族氮化物ELO层105A的底表面之间的界面可以容易地分开。
采用本发明，即使使用异质衬底101，也可以获得用于共振的原子上光滑的分面，因为分面是在从异质衬底101移除外延层之后形成的。在此情况下，衬底101的类型不影响劈裂分面。另一方面，使用异质衬底101对大规模生产具有大的影响。
例如，与独立式GaN衬底相比，所使用的衬底101可以是低成本且大尺寸的衬底，诸如蓝宝石、GaAs和Si。这导致低成本装置。此外，蓝宝石和GaAs衬底已知为低热导率材料，因此使用这些衬底制造的装置具有热问题。然而，使用本发明，由于装置被从异质衬底101移除，可以避免这些热问题。
此外，在对移除装置的条115使用ELO生长方法情况下，该方法可能急剧地降低错位密度和堆叠缺陷密度，这已经成为使用异质衬底情况下的关键问题。
因此，本发明可以解决由使用异质衬底导致的许多问题。
工艺步骤
图43是图示使用支撑板116从衬底101移除一个或多个装置的条115的方法的流程图，其中：由III族氮化物半导体层105A、105B、106构成的一个或多个条115形成在衬底101上，并且装置的结构形成在条115上；至少一个支撑板116接合到条115，并且将应力施加到支撑板116以从衬底101移除条115；在从衬底101移除条115之后支撑板116用于制造装置的结构的中的一个或多个的劈裂分面；支撑板116用于将条115划分为一个或多个装置单元；并且装置单元被封装并布置为一个或多个模块。以下更详细描述方法的步骤。
框4301表示提供基部衬底101的步骤。在一个实施例中，基部衬底101是诸如基于GaN的衬底101的基于III族氮化物的衬底101，或诸如蓝宝石衬底101的异质衬底101。还步骤还可以包含在衬底101上或上方沉积模板层的可选步骤，其中模板层可以包括缓冲层或中间层，诸如GaN下层。
框4302表示在衬底101上或上方(即，在衬底101自身上或在模板层上)沉积生长限制掩模102的步骤。生长限制掩模102被图案化为包含多个剥除的开口区域103。
框4303表示使用外延横向过生长(ELO)在生长限制掩模102上或上方生长一个或多个III族氮化物层105A然后生长一个或多个III族氮化物重生长层105B的步骤。该步骤包含在相邻的ELO III族氮化物层105A彼此合并之前停止ELO III族氮化物层105A的生长。
框4304表示在ELO III族氮化物层105A和III族氮化物重生长层105B上或上方生长一个或多个III族氮化物装置层106的步骤，由此在衬底101上制造条115。附加装置制造可以在从衬底101移除条115之前和/或之后进行。
框4305表示将支撑板116接合到条115的步骤。支撑板116用于在从衬底101移除条115之后制造装置结构中的一个或多个的劈裂分面。支撑板116的宽度Wsp可以宽于条115的宽度Wb。支撑板116的高度Wh也可以大于条115的宽度Wb。
框4306表示将应力施加到支撑板116以在移除位置113处从衬底101移除条115的步骤。该步骤还包含确定条115的移除位置113。聚合物膜111可以接触支撑板116以施加应力。应力正交于条115的表面(例如，在垂直方向上)施加到支撑板116，以在移除位置113处从衬底101移除条115。
框4307表示在从衬底101移除条115之后将条115制造为装置的步骤。
框4308表示通过在沿着条115形成划分支撑区域1501处劈裂将条115划分为一个或多个装置的步骤。
框4309表示将具有支撑板116的装置安装在模块中的步骤，其中装置安装到模块的杆和台。当支撑板116具有高热导率时，支撑板116可以直接安装到杆和台。当支撑板116具有低热导率时，装置的侧面可以接触杆和台。
框4310表示方法的所得产品，即，根据该方法制造的一个或多个基于III族氮化物的半导体装置，以及已经从装置移除从可用于循环和重复使用的衬底101。
装置可以包括生长在衬底101上的生长限制掩模102上或上方的一个或多个ELOIII族氮化物层105A，其中在相邻的ELO III族氮化物层105A彼此合并之前，ELO III族氮化物层105A的生长停止。装置可以还包括生长在ELO III族氮化物层105A和衬底101上或上方的一个或多个III族氮化物重生长层105B和一个或多个附加III族氮化物装置层106。
修改和替代
可以进行若干修改和替代而不背离本发明的范围。
例如，本发明可以与各种取向的III族氮化物衬底一起使用。具体地，衬底可以是c-平面极性，基底非极性m-平面{1 0-1 0}族；以及具有至少两个非零h、i或k密勒指数和非零l密勒指数的半极性平面族，诸如{2 0-2-1}平面。因为平整化的ELO生长的宽的面积，(20-2-1)的半极性衬底是尤其有用的。
在另一示例中，本发明被描述为用于制造不同的光电装置结构，诸如发光二极管(LED)、激光二极管(LD)、肖特基势垒二极管(SBD)或金属氧化物半导体场效应晶体管(MOSFET)。本发明还可以用于制造其他光电装置，诸如微LED、发垂直腔表面发射激光器(VCSEL)、边缘发射激光二极管(EELD)和太阳能电池。
益处和优点
从本发明的方法推导使用支撑板从衬底移除装置的若干益处和优点，包含以下：
1.具有宽宽度的与衬底的接触面积的薄层装置可以被从衬底移除。
2.在移除之后避免使条破裂的同时可以将条移除。
3.在移除之后易于处理条。
4.接合支撑板同时完成在晶片上的接头向下安装工艺。
5.支撑板可以用于制造激光二极管的分面。
这些优点改善良率并缩短处理时间。
结论
以上是本发明的优选实施例的描述。出于说明和描述的目的，已经提出了本发明的一个或多个实施例的前述描述。其不意图穷举或将本发明限制为所公开的精确形式。根据上述教导，许多修改和变化是可能的。本发明的范围旨在不受该详细描述的限制，而是由所附的权利要求限制。

Claims (20)

1.一种方法，包括：
在衬底上形成由半导体层构成的一个或多个条；
将至少一个支撑板接合到所述条；以及
向所述支撑板施加应力以将所述条从所述衬底移除。
2.根据权利要求1所述的方法，其中聚合物膜接触所述支撑板以施加所述应力。
3.根据权利要求1所述的方法，其中所述应力正交于所述条的表面或沿着所述条的长度在垂直方向上施加到所述支撑板。
4.根据权利要求1所述的方法，其中所述支撑板的宽度Wsp宽于所述条的宽度Wb。
5.根据权利要求1所述的方法，其中所述支撑板的高度Wh大于所述条的宽度Wb。
6.根据权利要求1所述的方法，其中所述支撑板用于在所述条被从所述衬底移除之后将所述条划分为一个或多个装置。
7.根据权利要求6所述的方法，其中所述装置被封装并布置为一个或多个模块。
8.根据权利要求1所述的方法，还包括在所述条上形成一个或多个装置结构。
9.根据权利要求8所述的方法，其中所述支撑板用于在所述条被从所述衬底移除之后制造所述装置结构中的一个或多个的劈裂分面。
10.根据权利要求1所述的方法，其中至少一个装置或模块是使用所述条来制造的。
11.一种方法，包括：
使用一个或多个支撑板，通过以下方式从衬底移除一个或多个装置的条：
在所述衬底上制造所述条；
确定所述条的移除位置；
将所述支撑板接合到所述条；
向所述支撑板施加应力以在所述移除位置处将所述条从所述衬底移除；
在所述条被从所述衬底移除之后在所述条上制造所述装置；以及
将所述装置与所述支撑板一起安装在模块中。
12.根据权利要求11所述的方法，其中所述应力正交于所述条的表面施加到所述支撑板，以在所述移除位置处将所述条从所述衬底移除。
13.根据权利要求11所述的方法，其中所述应力在所述条的垂直方向上施加到所述支撑板，以在所述移除位置处将所述条从所述衬底移除。
14.根据权利要求11所述的方法，其中所述装置安装到所述模块的杆和台。
15.根据权利要求14所述的方法，其中当所述支撑板具有高热导率时，所述支撑板直接安装到所述杆和台。
16.根据权利要求14所述的方法，其中当所述支撑板具有低热导率时，所述装置的侧面接触所述杆和台。
17.根据权利要求14所述的方法，其中制造所述条、装置或模块中的至少一者。
18.一种方法，包括：
使用支撑板将一个或多个装置从衬底移除，其中：
在衬底上形成由半导体层构成的一个或多个条，并且在所述条上形成所述装置的结构；
将至少一个支撑板接合到所述条，并且将应力施加到所述支撑板，以将所述条从所述衬底移除；
所述支撑板用于在所述条被从所述衬底移除之后将所述条划分为所述装置；并且
将所述装置封装并布置为一个或多个模块。
19.根据权利要求18所述的方法，其中所述支撑板用于在所述条被从所述衬底移除之后制造所述装置的结构中的一个或多个的劈裂分面。
20.根据权利要求18所述的方法，其中制造所述条、装置或模块中的至少一者。
CN202080033069.8A 2019-03-12 2020-03-12 使用支撑板移除一条的一个或多个装置的方法 Pending CN113767452A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201962817216P 2019-03-12 2019-03-12
US62/817,216 2019-03-12
PCT/US2020/022430 WO2020186080A1 (en) 2019-03-12 2020-03-12 Method for removing a bar of one or more devices using supporting plates

Publications (1)

Publication Number Publication Date
CN113767452A true CN113767452A (zh) 2021-12-07

Family

ID=72427666

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080033069.8A Pending CN113767452A (zh) 2019-03-12 2020-03-12 使用支撑板移除一条的一个或多个装置的方法

Country Status (5)

Country Link
US (1) US20220181210A1 (zh)
EP (1) EP3939070A4 (zh)
JP (1) JP2022523861A (zh)
CN (1) CN113767452A (zh)
WO (1) WO2020186080A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113826188A (zh) * 2019-03-13 2021-12-21 加利福尼亚大学董事会 使用空隙部分移除器件的基板

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4033521A1 (en) * 2021-01-26 2022-07-27 Infineon Technologies AG Method for wafer bonding and compound semiconductor device
TWI808422B (zh) * 2021-05-21 2023-07-11 錼創顯示科技股份有限公司 接著層結構以及半導體結構
WO2023190336A1 (ja) * 2022-03-28 2023-10-05 京セラ株式会社 発光素子並びにその製造方法および製造装置
WO2024115112A1 (en) * 2022-11-28 2024-06-06 Ams-Osram International Gmbh Laser diode component and method for producing a laser diode component
WO2024122495A1 (ja) * 2022-12-05 2024-06-13 京セラ株式会社 半導体素子の製造方法および製造装置
WO2024211817A1 (en) 2023-04-06 2024-10-10 Slt Technologies, Inc. High quality group-iii metal nitride crystals and methods of making

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007096114A (ja) * 2005-09-29 2007-04-12 Sanyo Electric Co Ltd 半導体発光素子及び半導体発光素子の製造方法
JP2011066434A (ja) * 2010-10-29 2011-03-31 Sanyo Electric Co Ltd 半導体レーザ素子の製造方法
US20120282782A1 (en) * 2009-06-09 2012-11-08 International Business Machines Corporation Thin Substrate Fabrication Using Stress-Induced Spalling
US20120280363A1 (en) * 2009-08-20 2012-11-08 Powdec K. K. Semiconductor device and method for manufacturing thereof
US20130130440A1 (en) * 2011-11-18 2013-05-23 Hsin-Hua Hu Method of fabricating and transferring a micro device and an array of micro devices utilizing an intermediate electrically conductive bonding layer
US20140196768A1 (en) * 2013-01-11 2014-07-17 Silevo, Inc. Module fabrication of solar cells with low resistivity electrodes
US20160197227A1 (en) * 2013-08-26 2016-07-07 The Regents Of The University Of Michigan Thin film lift-off via combination of epitaxial lift-off and spalling
CN111095483A (zh) * 2017-09-15 2020-05-01 加利福尼亚大学董事会 利用切割技术移除衬底的方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2817394B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
US7407869B2 (en) * 2000-11-27 2008-08-05 S.O.I.Tec Silicon On Insulator Technologies Method for manufacturing a free-standing substrate made of monocrystalline semiconductor material
US6791120B2 (en) * 2002-03-26 2004-09-14 Sanyo Electric Co., Ltd. Nitride-based semiconductor device and method of fabricating the same
JP4830740B2 (ja) * 2005-11-16 2011-12-07 株式会社デンソー 半導体チップの製造方法
WO2013065414A1 (ja) * 2011-10-31 2013-05-10 シャープ株式会社 発光装置、照明装置、及び、発光装置の製造方法
US9246311B1 (en) * 2014-11-06 2016-01-26 Soraa Laser Diode, Inc. Method of manufacture for an ultraviolet laser diode
US12046695B2 (en) * 2017-05-05 2024-07-23 The Regents Of The University Of California Method of removing a substrate
CN113826188A (zh) * 2019-03-13 2021-12-21 加利福尼亚大学董事会 使用空隙部分移除器件的基板

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007096114A (ja) * 2005-09-29 2007-04-12 Sanyo Electric Co Ltd 半導体発光素子及び半導体発光素子の製造方法
US20120282782A1 (en) * 2009-06-09 2012-11-08 International Business Machines Corporation Thin Substrate Fabrication Using Stress-Induced Spalling
US20120280363A1 (en) * 2009-08-20 2012-11-08 Powdec K. K. Semiconductor device and method for manufacturing thereof
JP2011066434A (ja) * 2010-10-29 2011-03-31 Sanyo Electric Co Ltd 半導体レーザ素子の製造方法
US20130130440A1 (en) * 2011-11-18 2013-05-23 Hsin-Hua Hu Method of fabricating and transferring a micro device and an array of micro devices utilizing an intermediate electrically conductive bonding layer
US20140196768A1 (en) * 2013-01-11 2014-07-17 Silevo, Inc. Module fabrication of solar cells with low resistivity electrodes
US20160197227A1 (en) * 2013-08-26 2016-07-07 The Regents Of The University Of Michigan Thin film lift-off via combination of epitaxial lift-off and spalling
CN111095483A (zh) * 2017-09-15 2020-05-01 加利福尼亚大学董事会 利用切割技术移除衬底的方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113826188A (zh) * 2019-03-13 2021-12-21 加利福尼亚大学董事会 使用空隙部分移除器件的基板

Also Published As

Publication number Publication date
JP2022523861A (ja) 2022-04-26
US20220181210A1 (en) 2022-06-09
WO2020186080A1 (en) 2020-09-17
EP3939070A4 (en) 2022-05-18
EP3939070A1 (en) 2022-01-19

Similar Documents

Publication Publication Date Title
US12088065B2 (en) Manufacturable devices formed on gallium and nitrogen material
CN113767452A (zh) 使用支撑板移除一条的一个或多个装置的方法
US12087577B2 (en) Method for dividing a bar of one or more devices
US20220165570A1 (en) Substrate for removal of devices using void portions
US20240079856A1 (en) Method of fabricating a resonant cavity and distributed bragg reflector mirrors for a vertical cavity surface emitting laser on a wing of an epitaxial lateral overgrowth region
US20210381124A1 (en) Method of obtaining a smooth surface with epitaxial lateral overgrowth
JP2024016247A (ja) 溝を使用した素子の除去のための方法
JP7483269B2 (ja) エピタキシャル側方成長層上の表面を平らにする方法
WO2004086580A1 (ja) 半導体レーザおよびその製造方法
CN115485854A (zh) 使用外延横向过生长技术移除器件的方法
US20240234631A9 (en) Manufacturing method for semiconductor device, semiconductor device, and semiconductor apparatus

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination