CN113826188A - 使用空隙部分移除器件的基板 - Google Patents

使用空隙部分移除器件的基板 Download PDF

Info

Publication number
CN113826188A
CN113826188A CN202080033631.7A CN202080033631A CN113826188A CN 113826188 A CN113826188 A CN 113826188A CN 202080033631 A CN202080033631 A CN 202080033631A CN 113826188 A CN113826188 A CN 113826188A
Authority
CN
China
Prior art keywords
layer
group iii
elo
growth
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080033631.7A
Other languages
English (en)
Inventor
神川刚
M.阿拉基
S.甘德罗图拉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of California
Original Assignee
University of California
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of California filed Critical University of California
Publication of CN113826188A publication Critical patent/CN113826188A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0217—Removal of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/024—Arrangements for thermal management
    • H01S5/02476—Heat spreaders, i.e. improving heat flow between laser chip and heat dissipating elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2201—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure in a specific crystallographic orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/04—MOCVD or MOVPE
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/12—Pendeo epitaxial lateral overgrowth [ELOG], e.g. for growing GaN based blue laser diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H01S5/0203—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0215—Bonding to the substrate
    • H01S5/0216—Bonding to the substrate using an intermediate compound, e.g. a glue or solder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/02208—Mountings; Housings characterised by the shape of the housings
    • H01S5/02212—Can-type, e.g. TO-CAN housings with emission along or parallel to symmetry axis
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/02208—Mountings; Housings characterised by the shape of the housings
    • H01S5/02216—Butterfly-type, i.e. with electrode pins extending horizontally from the housings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H01S5/02345—Wire-bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/028—Coatings ; Treatment of the laser facets, e.g. etching, passivation layers or reflecting layers
    • H01S5/0287—Facet reflectivity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04256—Electrodes, e.g. characterised by the structure characterised by the configuration
    • H01S5/04257—Electrodes, e.g. characterised by the structure characterised by the configuration having positive and negative electrodes on the same side of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/305—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure
    • H01S5/3054—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure p-doping
    • H01S5/3063—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure p-doping using Mg
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3202—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth
    • H01S5/320225—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth polar orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/4025—Array arrangements, e.g. constituted by discrete laser diodes or laser bar
    • H01S5/4031—Edge-emitting structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

外延横向过生长(ELO)III族氮化物层在沉积在基板上的生长限制掩模的开口区域上或上方生长，其中ELO III族氮化物层和/或随后再生长层的生长形成一个或多个空隙。III族氮化物器件层生长在ELO III族氮化物层和/或再生长层上或上方。将应力施加到基板处的断裂点，其中空隙有助于施加应力，使得从基板移除由III族氮化物器件层、ELO III族氮化物层和再生长层构成的器件的条。空隙从生长限制掩模释放应力，这有助于防止裂缝。避免生长限制掩模的分解以防止p型层的补偿。

Description

使用空隙部分移除器件的基板
相关申请的交叉引用
本申请根据35USC第119(e)节要求以下共同待决和共同转让的申请的权益：
由Takeshi Kamikawa、Masahiro Araki和Srinivas Gandrothula于2019年3月13日提交的美国临时申请序列号62/817,757，题为《使用空隙部分移除器件的基板(SUBSTRATE FOR REMOVAL OF DEVICES USING VOID PORTIONS)》，代理案号为G&C30794.0722USP1(UC 2019-412-1)；
该申请通过引用并入本文。
该申请与以下共同待决和共同转让的申请有关：
由Takeshi Kamikawa、Srinivas Gandrothula、Hongjian Li和Daniel A.Cohen于2019年10月24日提交的美国发明专利申请第16/608,071号，题为《移除基板的方法(METHODOF REMOVING A SUBSTRATE)》，代理案号为3G794.0653USWO(UC 2017-621-2)，该申请根据35U.S.C第365(e)节要求由Takeshi Kamikawa、Srinivas Gandrothula、Hongjian Li和Daniel A.Cohen于2018年5月7日提交的共同待决且共同转让的PCT国际专利申请第PCT/US18/31393号的权益，其题为《移除基板的方法(METHOD OF REMOVING A SUBSTRATE)》，代理案号为30794.0653WOU1(UC 2017-621-2)，该申请根据35U.S.C第119(e)节要求由Takeshi Kamikawa、Srinivas Gandrothula、Hongjian Li和Daniel A.Cohen于2017年5月5日提交的共同待决且共同转让的美国临时专利申请第62/502,205号的权益，其题为《移除基板的方法(METHOD OF REMOVING A SUBSTRATE)》)，代理案号为30794.0653USP1(UC2017-621-1)；
由Takeshi Kamikawa、Srinivas Gandrothula和Hongjian Li于2020年2月20日提交的US发明专利申请第16/642,298号，题为《用剪切技术移除基板的方法(METHOD OFREMOVING A SUBSTRATE WITH A CLEAVING TECHNIQUE)》，代理案号为30794.0659USWO(UC2018-086-2)，该申请根据35U.S.C第365(e)节要求由Takeshi Kamikawa、SrinivasGandrothula和Hongjian Li于2018年9月17日提交的共同待决且共同转让的PCT国际专利申请第PCT/US18/51375号的权益，其题为《用剪切技术移除基板的方法(METHOD OFREMOVING A SUBSTRATE WITH A CLEAVING TECHNIQUE)》，代理案号为30794.0659WOU1(UC2018-086-2)，该申请根据35U.S.C第119(e)节要求由Takeshi Kamikawa、SrinivasGandrothula和Hongjian Li于2017年9月15日提交的共同待决且共同转让的美国临时专利申请第62/559,378号的权益，其题为《用剪切技术移除基板的方法(METHOD OF REMOVING ASUBSTRATE WITH A CLEAVING TECHNIQUE)》，代理案号为30794.0659USP1(UC 2018-086-1)；
由Takeshi Kamikawa、Srinivas Gandrothula和Hongjian Li于2019年4月1日提交的PCT国际专利申请第PCT/US19/25187号，其题为《使用外延横向过生长制造非极性和半极性器件的方法(METHOD OF FABRICATING NONPOLAR AND SEMIPOLAR DEVICES USINGEPITAXIAL LATERAL OVERGROWTH)》，代理案号为30794.0680WOU1(UC 2018-427-2)，该申请根据35U.S.C第119(e)节要求由Takeshi Kamikawa、Srinivas Gandrothula和Hongjian Li于2018年3月30日提交的共同待决且共同转让的美国临时专利申请第62/650,487号的权益，其题为《使用外延横向过生长制造非极性和半极性器件的方法(METHOD OFFABRICATING NONPOLAR AND SEMIPOLAR DEVICES USING EPITAXIAL LATERALOVERGROWTH)》，代理案号为G&C 30794.0680USP1(UC 2018-427-1)；
由Takeshi Kamikawa和Srinivas Gandrothula于2019年5月17日提交的PCT国际专利申请第PCT/US19/32936号，其题为《用于分割一个或多个器件的条的方法(METHOD FORDIVIDING A BAR OF ONE OR MORE DEVICES)》，代理案号为30794.0681WOU1(UC 2018-605-2)，该申请根据35U.S.C第119(e)节要求由Takeshi Kamikawa和Srinivas Gandrothula于2018年5月17日提交的共同待决且共同转让的美国临时申请序列第62/672,913号的权益，其题为《用于分割一个或多个器件的方法(METHOD FOR DIVIDING A BAR OF ONE OR MOREDEVICES)》，代理案号为G&C30794.0681USP1(UC 2018-605-1)；
由Srinivas Gandrothula和Takeshi Kamikawa于2019年5月30日提交的PCT国际专利申请第PCT/US19/34686号，其题为《从半导体基板移除半导体层的方法(METHOD OFREMOVING SEMICONDUCTING LAYERS FROM A SEMICONDUCTING SUBSTRATE)》，代理案号为30794.0682WOU1(UC2018-614-2)，该申请根据35U.S.C第119(e)节要求由SrinivasGandrothula和Takeshi Kamikawa于2018年5月30日提交的共同待决且共同转让的美国临时申请序列第62/677,833号的权益，其题为《从半导体基板移除半导体层的方法(METHODOF REMOVING SEMICONDUCTING LAYERS FROM ASEMICONDUCTING SUBSTRATE)》，代理案号为G&C 30794.0682USP1(UC2018-614-1)；
由Takeshi Kamikawa和Srinivas Gandrothula于2019年10月31日提交的PCT国际专利申请第PCT/US19/59086号，其题为《用外延横向过生长获得平滑表面的方法(METHODOF OBTAINING A SMOOTH SURFACE WITH EPITAXIAL LATERAL OVERGROWTH)》，代理案号为30794.0693WOU1(UC2019-166-2)，该申请根据35U.S.C第119(e)节要求由TakeshiKamikawa和Srinivas Gandrothula于2018年10月31日提交的共同待决且共同转让的美国临时申请序列第62/753,225号的权益，其题为《用外延横向过生长获得平滑表面的方法(METHOD OF OBTAINING ASMOOTH SURFACE WITH EPITAXIAL LATERAL OVERGROWTH)》，代理案号为G&C30794.0693USP1(UC 2019-166-1)；
由Takeshi Kamikawa、Srinivas Gandrothula和Masahiro Araki于2020年1月16日提交的PCT国际专利申请第PCT/US20/13934号，其题为《使用沟槽移除器件的方法(METHOD FOR REMOVAL OF DEVICES USING ATRENCH)》，代理案号为30794.0713WOU1(UC2019-398-2)，该申请根据35U.S.C第119(e)节要求由Takeshi Kamikawa、SrinivasGandrothula和Masahiro Araki于2019年1月16日提交的共同待决且共同转让的美国临时专利申请第62/793,253号的权益，其题为《使用沟槽移除器件的方法(METHOD FORREMOVALOF DEVICES USING A TRENCH)》)，代理案号为G&C30794.0713USP1(UC 2019-398-1)；
由Takeshi Kamikawa和Srinivas Gandrothula于2020年3月2日提交的PCT国际专利申请第PCT/US20/20647号，其题为《在外延横向生长层上平坦化表面的方法(METHOD FORFLATTENING A SURFACE ON AN EPITAXIAL LATERAL GROWTH LAYER)》，代理案号为30794.0720WOU1(UC 2019-409-2)，该申请根据35U.S.C第119(e)节要求由TakeshiKamikawa和Srinivas Gandrothula于2019年3月1日提交的共同待决且共同转让的美国临时申请序列第62/812,453号的权益，其题为《在外延横向生长层上平坦化表面的方法(METHOD FOR FLATTENING A SURFACE ON AN EPITAXIAL LATERAL GROWTH LAYER)》，代理案号为G&C30794.0720USP1(UC 2019-409-1)；以及
由Takeshi Kamikawa、Srinivas Gandrothula和Masahiro Araki于2020年3月12日提交的PCT国际专利申请第PCT/US20/22430号，其题为《使用支撑板移除一个或多个器件的条的方法(METHOD FOR REMOVING ABAR OF ONE OR MORE DEVICES USING SUPPORTINGPLATES)》，代理案号为30794.0724WOU1(UC 2019-416-2)，该申请根据35U.S.C第119(e)节要求由Takeshi Kamikawa、Srinivas Gandrothula和Masahiro Araki于2019年3月12日提交的共同待决且共同转让的美国临时申请序列第62/817,216号的权益，其题为《使用支撑板移除一个或多个器件的条的方法(METHOD FOR REMOVING ABAR OF ONE OR MOREDEVICES USING SUPPORTING PLATES)》，代理案号为G&C 30794.0724USP1(UC 2019-416-1)；
这些申请的全部内容通过引用并入本文。
发明背景
1.技术领域
本发明涉及使用空隙部分移除器件的基板。
2.现有技术的描述
许多器件制造商已经使用独立的体GaN基板来生产用于照明、光学存储和其他目的的激光二极管(LD)和发光二极管(LED)。GaN基板的吸引力在于通过在GaN基板上的同质外延生长容易获得具有低缺陷密度的高质量基于III族氮化物半导体层。
然而，典型地使用氢化物气相外延(HVPE)生产的GaN基板非常昂贵。因此，研究人员已经调研在制造器件后从GaN基板上移除基于III族氮化物半导体层。这样的技术将得到可以回收的GaN基板，这将为客户提供非常便宜和高质量的GaN基板和基于III族氮化物的器件。
因此，需要以下技术：以容易的方式从基于III族氮化物的基板或层和具有基于III族氮化物的层的异质基板中移除基于III族氮化物的半导体层。
在先前的一种技术中，GaN层在拉伸应力下被金属的应力源层(stressor layer)剥落。参见，例如，《应用物理快报》的2013年第6卷第112301页(Applied Physics Express6(2013)112301)和美国专利第8,450,184号，两者均通过引用并入本文。具体而言，该技术在GaN层的中间使用剥落。
然而，剥落平面上的表面形态是粗糙的，并且无法在剥落位置控制这种技术。此外，该移除方法可能会由于被移除的层中的过度弯曲而损坏半导体层，这可能导致在非预期方向上裂开。因此，有必要减少任何这样的损坏和表面粗糙度。
另一种常规技术是使用牺牲层的光电化学(PEC)蚀刻来从GaN基板中移除器件结构，但这需要很长时间并且涉及若干复杂的工艺。此外，这些工艺的良率还没有达到行业预期。
因此，本领域需要改进从基于III族氮化物的半导体层移除基于III族氮化物的基板的方法。此外，需要以非常小的尺寸容易地制造器件。本发明满足了该需要。
发明内容
为了克服上述现有技术中的限制，并为了克服在阅读和理解该说明书后将变得显而易见的其他限制，本发明公开了使用空隙部分制造基板的方法，以及使用空隙部分从一个或多个器件层移除基板的方法。在本发明中，有两种不同的方式在ELO III族氮化物层中形成空隙。
在制造空隙部分的第一方法中，在具有例如条纹图案的基板的表面上形成生长限制掩模。III族氮化物层通过生长限制掩模中的开口区域在基板上由外延横向过生长(ELO)生长。在ELO III族氮化物层彼此结合之前和/或在生长限制掩模被ELO III族氮化物层完全覆盖之前停止ELO III族氮化物层的生长。通过蚀刻移除生长限制掩模，其中生长限制掩模的任何暴露区域有助于蚀刻。在移除生长限制掩模之后，在ELO III族氮化物层上生长再生长层，这导致由嵌入在ELO III族氮化物层和再生长层中的生长限制掩模的蚀刻创建的空隙区域。非生长区域的凹陷部分由再生长层掩埋，这也使再生长层的表面平坦化。然后在ELO氮化物层和/或再生长层上生长III族氮化物器件层，并且使用附加的工艺从III族氮化物器件层制造器件。干法蚀刻消除以下的部分：III族氮化物器件层、再生长层、ELO氮化物层和基板，以暴露出空隙区域。聚合物膜、板、基板或其他应力施加材料用于从器件侧接触基板的表面，其中应力施加材料施加应力以将器件的条与基板分离。由于空隙区域的存在，应力施加材料可以有效地将应力传递到开口区域的边缘处的断裂点。在移除条之后，n电极可以沉积到条的背侧。这种方法被称为“不具有生长限制掩模”方法。
在制造空隙部分的第二方法中，在ELO III族氮化物层的生长期间优化生长条件可以在不移除生长限制掩模的情况下在ELO III族氮化物层中自动形成空隙。例如，低V/III条件会在ELO III族氮化物层的边缘产生(11-2-2)分面，这些分面呈倒锥形。在聚结ELOIII族氮化物层后，倒锥形在聚结区域产生三角形状的空隙。因此，这种方法可以很容易地形成空隙，而无需附加的形成空隙的过程。这种方法被称为“三角空隙”方法。
在这两种方法中，因为空隙可以有效地释放应力，因此可以避免由来自生长限制掩模的应力引起的裂缝。此外，避免生长限制掩模的分解，这会导致有源区的过度掺杂和p型层的补偿。
本发明中，存在以下许多优点：
1.防止裂缝发生III族氮化物器件层中。由于生长限制掩模与III族氮化物器件层之间的热膨胀系数不同，当生长限制掩模被掩埋时会出现裂缝。
在“不具有生长限制掩模”方法中，移除生长限制掩模，这消除这个问题。此外，基板包括空隙区域，这可以有效地释放III族氮化物半导体层的应力。
在“三角空隙”方法中，即使生长限制掩模仍然存在，三角空隙也有效地释放了ELOIII族氮化物层中的应力，这可以防止裂缝发生。在这种情况下，直接放置在生长限制掩模上的空隙可以有效地释放应力，因为它能够形成大空隙。
2.减少再生长层的表面的孔的数量。孔的存在导致表面粗糙度。使用Mg掺杂的再生长层可以减少孔的数量。此外，Mg掺杂的再生长层可以掩埋非生长区域的凹陷区域，这减少再生长层的生长时间。
3.在聚结ELO III族氮化物层后获得光滑表面。化学机械抛光(CMP)可以使聚结后的表面平滑，从而促进III族氮化物器件层的平坦表面，并且减少每层的厚度的平面内分布。
4.使用平坦表面基板执行器件加工。基板可以作为常规晶片处理，其中空隙区域完全嵌入ELO III族氮化物层和再生长层内。
5.本发明可以通过生长限制掩模的分解来防止p型层的补偿。通常，在ELO方法中，生长限制掩模由SiO2或SiN。然而，硅(Si)和氧(O)原子都是GaN的n型掺杂剂。因此，如果SiO2在p型层的生长期间分解，这些原子补偿GaN的p型层中的p型掺杂剂。
在“没有生长限制掩模”方法中，移除生长限制掩模，这消除这个问题。
在“三角空隙”方法中，即使生长限制掩模保留，ELO III族氮化物层聚结(这覆盖生长限制掩模)，然后在ELO III族氮化物层上生长p型层。这也避免通过分解生长限制掩模来补偿p型层。
6.进行蚀刻工艺以从基板上移除器件的条。
在“不具有生长限制掩模”的方法中，空隙被蚀刻，这促进从基板移除器件的条。
在“三角空隙”方法中，空隙的高度很高，蚀刻深度很容易到达空隙的顶部。当蚀刻深度达到空隙的顶部时，基板上的III族氮化物器件层可以分割成条形。更少的蚀刻时间和减少的蚀刻材料量提供了批量生产的优势。
7.本发明可以使用III族氮化物基板或异质基板，例如蓝宝石、SiC、LiAlO2、Si等，只要它能够通过生长限制掩模生长基于III族氮化物半导体层。在使用III族氮化物基板的情况下，本发明可以获得高质量的III族氮化物基半导体层并且避免在外延生长期间由于同质外延生长引起的基板顺弯或弯曲。因此，在使用III族氮化物基板的情况下，还可以轻松获得缺陷密度降低的器件，诸如位错和堆叠层错。
8.本发明可以用于制造诸如发光二极管(LED)、激光二极管(LD)、光电探测器(PD)、肖特基势垒二极管(SBD)、金属氧化物半导体场效应晶体管(MOSFET)或其他光电器件。
附图说明
现在参考附图，其中相同的附图标记自始至终表示对应的部分：
图1(a)、1(b)、1(c)、1(d)、1(e)、1(f)、1(g)、1(h)、1(i)、1(j)和图1(k)是图示不具有生长限制掩模的方法的示意图。
图2(a)、2(b)、2(c)、2(d)、2(e)、2(f)和2(g)是图示生长限制掩模、ELO III族氮化物层和非生长区域的形状和尺寸的的示意图和扫描电子显微镜(SEM)图像。
图3(a)和3(b)是图示在III族氮化物器件层生长之前抛光再生长层的表面的示意图。
图4(a)、4(b)、4(c)、4(d)和4(e)是图示图1(a)、1(b)、1(c)、1(d)和1(e)的替代例的示意图。
图5(a)和5(b)是图示ELO III族氮化物层聚结后出现的裂缝的SEM图像。
图6(a)和6(b)是图示图1(d)和1(e)的替代例的示意图。
图7是图示生长再生长层后形成的空隙区域的SEM图像。
图8是图示如何消除空隙区域的SEM图像。
图9(a)、9(b)、9(c)、9(d)、9(e)和9(f)是图示图1(d)、1(e)、1(f)、1(g)和1(h)的替代例的示意图。
图10(a)和10(b)是图示空隙区域下方的蚀刻的SEM图像。
图11(a)和11(b)是图示空隙区域下方的蚀刻的示意图。
图12(a)、12(b)、12(c)、12(d)和12(e)是图示如何从基板移除器件的条的示意图。
图13是图示对器件上的分面的涂覆的示意图。
图14(a)、14(b)和14(c)是图示如何在散热板上安装器件的示意图。
图15(a)和15(b)是图示如何分割在散热板上安装的器件的示意图。
图16(a)和16(b)是图示如何筛选和测试器件的示意图。
图17是图示如何在TO-CAN封装体中安装器件的示意图。
图18是图示如何在模块中安装器件的示意图。
图19(a),19(b),19(c),19(d),19(e),19(f),19(g),19(h),19(i),19(j),图19(k)、19(l)、19(m)和19(n)是图示使用三角空隙的方法的示意图。
图20(a)和20(b)是图示沿着开口区域生长的不均匀和均匀的ELO III族氮化物层的SEM图像。
图21(a)、21(b)和21(c)是图示ELO III族氮化物层从形成倒锥分面的初始层生长的SEM图像和示意图。
图22(a)、22(b)、22(c)、22(d)、22(e)和22(f)是图示图19(j)、19(k)、19(l)、19(m)和19(n)的替代例的示意图。
图23是图示用于形成器件的区域如何避开空隙区域的中心的示意图。
图24是图示聚合物膜的结构的示意图。
图25(a)和25(b)是图示生长限制掩模及其开口区域的示意图。
图26(a)、26(b)、26(c)、26(d)、26(e)、26(f)、26(g)和26(h)是图示使用基板上沉积的生长支撑层的示意图。
图27(a)、27(b)、27(c)、27(d)、27(e)、27(f)、27(g)和27(h)是图示使用基板上沉积的生长支撑层的示意图。
图28是图示使用空隙区域从基板移除一个或多个器件的条的方法的流程图。
具体实施方式
在优选实施例的以下描述中，参考可实践本发明的具体实施例。应当理解，在不脱离本发明的范围的情况下，可以利用其他实施例并且可以做出结构改变。
不具有生长限制掩模的方法
以下过程针对不具有生长限制掩模的方法。
图1(a)、1(b)、1(c)、1(d)、1(e)、1(f)、1(g)、1(h)、1(i)、1(j)和图1(k)是图示根据本发明的一个实施例的不具有生长限制掩模的方法的示意图。这些结构包括III族氮化物基板101、生长限制掩模102、开口区域103、非生长区域104、ELO III族氮化物层105A、再生长层105B、III族氮化物器件层106、空隙区域107、脊结构108、电流阻挡层109、p型电极110、聚合物膜111、器件的条112、断裂点113和蚀刻的区域114。
将在下面更详细地描述这些工艺步骤和结构。
步骤1：将生长限制掩模102沉积在基板101上，该基板101的剩余表面被生长限制掩模102中的条纹开口区域103暴露，如图1(a)和图1(b)所示。
此外，本发明可以使用各种模板基板101，例如蓝宝石基板101、硅基板101或SiC基板101以及其他基板101上的III族氮化物层。例如，可以在具有生长限制掩模102的蓝宝石基板101上直接生长ELO III族氮化物层105A。在这些情况下，本发明可以获得几乎相同的结果和效果。
步骤2：使用生长限制掩模102在基板101上生长ELO III族氮化物层105A，使得生长在与生长限制掩模102的条纹开口区域103平行的方向上延伸，并且ELO III族氮化物层105A不聚结。取决于ELO III族氮化物层105A的生长条件以及生长限制掩模102的形状和尺寸，非生长区域104可以采用多种形状，如图2(a)、2(b)、2(c)、2(d)、2(e)、2(f)和2(g)所示，它们是图示生长限制掩模、ELO III氮化物层和非生长区域的形状和尺寸的的示意图和扫描电子显微镜(SEM)图像。
图2(a)、2(b)和2(c)中，ELO III族氮化物层105A的边缘是直的。图2(d)、2(e)、2(f)和2(g)中，ELO III族氮化物层105A在其边缘部分具有蜿蜒形状并且ELO III族氮化物层105A的一部分聚结到相邻的ELO III族氮化物层105A。然而，ELO III族氮化物层105A不可聚结。与图2(e)的左侧和如图2(f)所示的情况相比较，在图2(e)右侧和图2(g)中所示的ELO III族氮化物层105A的聚结进一步进行。如2(a)、2(b)、2(c)、2(d)、2(e)、2(f)和2(g)的每个情况都至少具有不用ELO III族氮化物层105A覆盖生长限制掩模102的暴露区域104。因此，在接下来的工艺中，可以很容易地通过湿法蚀刻移除生长限制掩模102。蚀刻剂很容易通过暴露的非生长区域104溶解生长限制掩模102。
如图2(b)所示，Wex是暴露的非生长区域104的宽度。优选地，Wex小于6μm，使得可以通过随后的生长适当地形成空隙区域107。较宽的Wex具有导致空隙区域107消失的可能性，因为在生长限制掩模102被移除且被暴露于基板101的表面的区域可能出现外延生长。更优选地，Wex的宽度为3μm以下。
步骤3：从MOCVD反应器移除具有ELO III族氮化物层105A的基板101，并且然后通过使用诸如氢氟酸(HF)或缓冲HF(BHF)的蚀刻剂的干法蚀刻或湿法蚀刻方法来移除生长限制掩模102。
步骤4：在ELO III族氮化物层105A上生长再生长层105B以便形成空隙区域107并且使层105B的表面平坦化。
步骤5：在再生长层105B上生长III族氮化物器件层106，如图1(f)所示，其中III族氮化物器件层106包括岛状III族氮化物层，其可以用于制造分离器件。
步骤5’：在生长III族氮化物器件层106之前抛光再生长层105B的表面。在本发明中，这是可选的步骤，如图3(a)和3(b)所示，它们是图1(e)的变型。当再生长层105B的表面如图3(a)所示是粗糙的时，可以通过CMP等抛光表面，如图3(b)所示。这使得层的厚度的平面内分布的分布更加均匀。
步骤6：通过常规方法在III族氮化物器件层106的平坦表面区域处制造器件，其中脊结构108、电流阻挡层109、p电极110、焊盘电极等以预先确定位置设置在岛状III族氮化物器件层106上，如图1(g)所示。
步骤7：通过常规干法蚀刻方法蚀刻III族氮化物器件层106、再生长层105B和ELOIII族氮化物层105A，如图1(h)所示。
步骤8：通过以下从基板101移除器件的条112：
步骤8.1：将聚合物膜111附接到条112，如图1(i)所示。
步骤8.2：向聚合物膜111和基板101施加压力，如图1(j)所示。
步骤8.3：在施加压力时降低聚合物膜111和基板101的温度。
步骤8.4：利用聚合物薄膜111与基板101之间的热系数差来移除器件的条112，如图1(k)所示。
步骤9：在器件的条112上制造n电极。
步骤10：将条112断裂成分离的器件。
步骤11：将每个器件安装在散热板上。
步骤12：涂覆激光二极管器件的分面
步骤13：分割涂层条。
步骤14：筛选器件。
步骤15：将器件安装在封装体上或到封装体中。
将在下面更详细地解释这些步骤。
还有另一种选择，如图4(a)、4(b)、4(c)、4(d)和4(e)所示，它们是图示图1(a)、1(b)、1(c)、1(d)和1(e)的替代例的示意图。除了步骤3以外，该方法几乎与上述工艺相同。该方法中，通过控制溶解生长限制掩模102的时间，在步骤3使生长限制掩模102的一部分保留，如图4(d)所示。短的溶解时间可以仅移除无生长区域104下方的区域。
即使在这种情况下，空隙107也可以包含在101基板表面与ELO III族氮化物层105A表面之间。在步骤8之前，可以通过用HF或BHF的湿法蚀刻移除剩余生长限制掩模102，如图4(d)所示。在这种情况下，空隙107可以有效地释放来自生长限制掩模102的应力。
取决于生长条件和时间，在ELO III族氮化物层105A上生长III族氮化物器件层106导致空隙107的边缘的变形。空隙107的边缘的部分在图4(d)中示出为113。剩余的生长限制掩模102避免了空隙107的边缘的变形。由于使空隙107的边缘形状均匀，这可以提高当从基板101移除条112时的良率。
步骤1：在基板上沉积生长限制掩模
如图1(a)-1(c)所示，c平面GaN基板101用由SiO2构成的生长限制掩模102图案化。生长限制掩模102包括沿由开口区域103分离的<10-10>轴线的条纹，但是也可以使用其他轴线。
生长限制掩模102中的条纹的宽度为30μ0纹的宽μm，更优选为30μ0选为宽μ为。开口区域103的宽度为2μ度为域宽μ为，更优选为4μ优选为宽μ为。
此外，这些技术还可以与GaN模板一起使用，该模板生长为异质基板101上2–6μm的GaN底层。替代地，GaN底层可以形成在生长限制掩模102上。
步骤2：使用生长限制掩模在基板上生长ELO III族氮化物层
ELO III族氮化物层105A在基板101或模板的暴露表面上的生长限制掩模102的开口区域103中生长。优选地，ELO III族氮化物层105A不会在生长限制掩模102的顶部聚结，并且彼此保持分离。
MOCVD用于ELO III族氮化物层105A的外延生长。三甲基镓(TMGa)用作III族元素源；氨(NH3)用作供应氮气的原料气体；并且氢气(H2)和氮气(N2)用作III族元素源的载气。重要的是在载气中包括氢气以获得外延层的平滑表面。ELO III族氮化物层105A的厚度约为3μ度约为II。重。ELO III族氮化物层105A可以包括GaN或AlGaN层以便获得平滑表面。
步骤3：从MOCVD设备移除基板
从MOCVD反应器移除具有ELO III族氮化物层105A的基板101，以便移除生长限制掩模102。通过用HF、BHF等的湿法蚀刻移除生长限制掩模102。
该步骤很重要，因为当不移除生长限制掩模102时，在ELO III族氮化物层105A聚结之后会出现许多裂缝，如图5(a)和5(b)所示，它们是图示在ELO III族氮化物层105A聚结之后出现的裂缝的SEM图像。图5(a)所示裂缝为m平面，该m平面易于断裂；图5(b)示出了没有裂缝的表面。
例如，一般作为生长限制掩模102使用的SiO2具有比III族氮化物层105A、105B、106更低的热膨胀系数。热膨胀系数的差异导致在III族氮化物层105A、105B、106中出现裂缝。裂缝出现的时间是当生长限制掩模102由ELO III族氮化物层105A完全覆盖时。因此，在完全覆盖生长限制掩模102之前停止ELO III族氮化物层105A。
这样做有两个优点：一是很容易通过条112之间的空间通过湿法蚀刻移除生长限制掩模102；另一个是在再生长层105B生长后保留空隙区域104，这有助于内应力释放并且可以减少裂缝的出现。
步骤4：在ELO III族氮化物层上生长再生长层，以便形成空隙区域并使层的表面平坦化
在该步骤中，再生长层105B生长在ELO III族氮化物层105A上以形成空隙区域107，如图1(e)所示。非有意掺杂(UID)层或Si掺杂层可以用作再生长层105B。
此外，Mg掺杂层或Mg和Si的共掺杂层301可以用作再生长层105B，如图6(a)和6(b)，它们是分别图示图1(d)和1(e)的替代例的示意图。含有Mg的III族氮化物层的生长有效地掩埋非生长区域104处的凹陷区域。
如图7所示，其是SEM图像，在生长再生长层105B之后可以形成空隙区域107。
然而，取决于生长限制掩模102的生长条件和尺寸，具有消除空隙区域107的可能性，如图8的SEM图像所示。当空隙区域107的尺寸小于预先确定的尺寸时，再生长层105B掩埋空隙区域107，如801所图示。已经发现，Mg掺杂层或Mg和Si的共掺杂层具有允许在再生长层105B生长之后保留空隙区域107的效果。
步骤5：在再生长层上生长III族氮化物器件层
如图1(f)所示，移除生长限制掩模102后的基板101被装入到MOCVD反应器的室中，其中MOCVD用于III族氮化物器件层106的外延生长。三甲基镓(TMGa)、三甲基铟(TMIn)和三乙基铝(TMAl)用作III族元素源；氨(NH3)用作供应氮气的原料气体；并且氢气(H2)和氮气(N2)用作III族元素源的载气。重要的是在载气中包括氢气以获得外延层的平滑表面。
盐和双(环戊二烯基)镁(Cp2Mg)用作n型和p型掺杂剂。压力设定典型地为50至760托。III族氮化物器件层106通常在700至1250℃的温度范围内生长。
例如，生长参数包括以下：TMG为12sccm，NH3为8slm，载气为3slm，SiH4为1.0sccm，V/III比率约为7700。这些生长条件仅是一个示例，并且可以针对上述层的每一个进行改变和优化。
步骤5’：抛光基板的表面
还可以有另一个可选步骤，如图3(a)和3(b)所示，它们是图1(e)的变型，其中表面通过CMP等抛光。图9(a)、9(b)、9(c)、9(d)、9(e)和9(f)是图示图1(d)、1(e)、1(f)、1(g)和1(h)的替代例的示意图。具体而言，图9(a)、9(b)和9(c)图示了1(d)和1(e)的另一个变型，其中抛光降低了每层的厚度的平面内分布。
步骤6：在III族氮化物器件层上制造器件
再生长层105B之后的表面是平坦的，并且可以使用常规的器件工艺，诸如干法蚀刻工艺、湿法蚀刻工艺、光刻工艺、沉积工艺等。
在一个实施例中，上述这些工艺可以用于制造用于激光二极管器件的脊结构108，以及用于LED和功率器件(诸如SBD、MOSFET、光电二极管等)的p电极110结构。
下面更详细地描述用于激光二极管器件的脊工艺。脊深度(从表面到脊底部)在p-GaN引导层中。在执行干法蚀刻之前，基于模拟或先前的实验数据预先确定脊深度。本发明可以适用于再生长层105B上的任何器件。
p电极110可以由以下材料中的一个或多个构成：Pd、Ni、Ti、Pt、Mo、W、Ag、Au等。例如，p电极可以包括Pd-Ni-Au(具有3-30-300nm的厚度)。这些材料可以通过电子束蒸发、溅射、热蒸发等沉积。此外，p电极110典型地沉积在ITO包覆层上。
步骤7：蚀刻III族氮化物器件半导体层、再生长层和ELO III族氮化物层
可以通过常规干法蚀刻方法执行III族氮化物器件层106、再生长层105B、和ELOIII族氮化物层105A的蚀刻，如图1(h)所示。蚀刻的深度至少到通过该蚀刻暴露的空隙区域107。优选地，该蚀刻901的终点在空隙区域107下方，如图10(a)和10(b)及图11(a)和11(b)所示，该图10(a)和10(b)是图示空隙区域107下方的蚀刻1001、1002的SEM图像，该图11(a)和11(b)是图示在空隙区域下方蚀刻1001的示意图。通过这样做，很容易从基板101移除器件的条112，因为来自聚合物膜111、板和基板的应力可以有效地施加到断裂点113。
当蚀刻时，如图1(h)、10(a)和11(a)所示，蚀刻区域114可以暴露空隙区域107。另一方面，如图10(b)和8所示，蚀刻区域114可以不暴露空隙区域107。当考虑移除条112时，更优选地，条112在条112的至少一侧具有空隙区域107。
步骤8：从基板移除器件的条
该步骤描述条112的移除，这可以通过若干方法调整。为了移除条112，在图1(k)中所示的箭头指示的方向上将应力施加到断裂点113。施加应力的材料可以是聚合物膜111、板、基板等。本文描述使用聚合物胶带111的方法，但本发明不限于该方法。此外，施加的应力可以利用热膨胀、机械力等。
在该步骤中，为了移除条112，将应力从聚合物膜111、板、基板等施加到条112。在那时刻，条112因施加应力而略微移动。因此，如图1(h)所示，蚀刻宽度L至少需要2μ，更优选地5μ。L的定义是条112的顶部处的两个相邻条112之间的距离，如图1(h)所示。
从这里开始，使用图1(i)、1(j)和1(k)解释移除条112的过程。
步骤8.1包括将聚合物薄膜111附接到条112，如图1(i)所示。
步骤8.2包括对聚合物膜111和基板101施加压力，如图1(j)所示。施加压力的目的是将聚合物薄膜111置于条112之间。聚合物膜111比条112更软，因此聚合物层111可以容易地围绕条112。优选地，聚合物膜111被加热以便使其软化，这使得聚合物膜111更容易覆盖条112。来自聚合物膜111的力被有效地施加到断裂点113。
步骤8.3包括在维持施加的压力的同时降低膜111和基板101的温度。在温度改变期间不必增加施加的压力。
步骤8.4包括利用聚合物膜111与基板101之间的热系数差来移除器件的条112。
如图1(k)所示，聚合物膜111随着温度降低而收缩。因此，如图1(j)所示，聚合物膜111的底部低于条112的顶部。在这种情况下，聚合物膜111可以在条112的侧分面沿水平方向施加压力。施加在侧分面的这种压力允许从基板101有效地移除条112，因为压力最终通过产生空隙区域107施加到断裂点113。在低温期间，聚合物膜111维持从膜111的顶部到条112的施加的压力。通过这样做，本发明可以利用空隙区域107从基板101移除条112。
可以使用各种方法来降低温度。例如，可以将基板101和聚合物膜111放置到液N2中(例如，77°K)，同时施加压力。基板101和膜111的温度还可以用压电转换器控制。
此外，在与聚合物膜111接触之前和/或接触期间，可以将向聚合物膜111施加压力的板冷却到低温。通过这样做，聚合物膜111被冷却并且由于大的热膨胀系数而可以向条112施加压力。
当降低温度时，基板101和膜111可以被大气湿度润湿。在这种情况下，可以在干燥大气气氛或干燥N2气氛中进行降温，这避免基板101和膜111变湿。
此后，温度升高例如到室温，并且不再对膜111施加压力。在那时，条112已经从基板101移除，然后聚合物膜111与基板101分离。当使用聚合物膜111，特别是具有粘合剂的聚合物膜111时，可以使用聚合物膜111以简单快速的方式移除器件或芯片。
这种使用粘合膜111和具有ELO III族氮化物层105A的基板101的方法可以重复多次。如果一些条112保留在基板101上，甚至对于2英寸、4英寸或更大尺寸的晶片重复该方法都允许从基板101完全移除剩余的条112。
步骤9：沉积n电极
在从基板101移除条112之后，如图12(a)所示，以倒立的方式将条112附接到UV切割胶带111。如图12(b)所示，金属掩模1201可以用于将n电极1202设置在条112的背面。
典型地，n电极1202由以下材料构成：Ti、Hf、Cr、Al、Mo、W、Au。例如，n电极可以由Ti-Al-Pt-Au(厚度为30-100-30-500nm)构成，但不限于这些材料。这些材料的沉积可以通过电子束蒸发、溅射、热蒸发等执行。
在从基板101移除条112之后在条112的背面上形成n电极1202的情况下，n电极1202优选地形成在条112的背面上的区域上，该区域为n电极1202保持在良好表面条件下以获得低接触电阻率。
n电极1202还可以设置在条112的顶表面上，该顶表面与为p电极制成的表面相同。
步骤10：将条打断成器件
在设置n电极1202之后，可以将条112分割成多个器件1203，如图12(c)所示。分割支撑区域帮助将条112分割成器件1203。
步骤11：将每个器件安装在散热板上
在步骤8之后，分割的条112仍然在聚合物膜111上。在一个实施例中，可以使用UV敏感的切割胶带作为聚合物膜111。在这种情况下，UV敏感的切割胶带暴露于紫外线(UV)光下，这会降低该胶带的粘合强度，如图12(d)所示。这使得易于从UV敏感的切割胶带移除芯片。
在这种情况下，准备由AlN制成的散热板1204。Au-Sn焊料1205设置在散热板上，并且从UV敏感的切割胶带111移除的器件1203安装在散热板1204上，在散热板1204中的沟槽1206之间的Au-Sn焊料1205处。此时，被加热到焊料1205的熔融温度以上的散热板1204可以安装器件1203。器件1203可以通过n电极侧向下或p电极侧向下的两种方式来安装。图12(e)示出了通过n电极侧1204向下和p电极侧110向上且分面1207暴露安装到散热板1204的器件1203。
步骤12：涂覆激光器件的分面
器件1203处理的下一步骤包括涂覆分面1207。当激光器件正在发射激光时，穿过器件的分面穿透到器件外部的器件中的光在分面处被非辐射复合中心吸收，使得分面温度持续升高。因此，温度升高可能导致分面发生灾难性光学损坏(COD)。
分面涂层可以减少非辐射复合中心。为了防止COD，需要使用介电层涂覆分面，诸如AlN、AlON、Al2O3、SiN、SiON、SiO2、ZrO2、TiO2、Ta2O5等。总体上，涂层膜是由上述材料构成的多层结构。层的结构和厚度由预先确定的反射率确定。
已经在步骤10中分割器件1203的条112，以获得劈裂分面1207。结果，需要以简单的方式同时在多个器件1203上执行涂覆分面1207的方法。在分面1207涂覆工艺中，器件1203在涂覆之前以低水平位置安装在散热板1204上，如图12(e)所示。然后，如图13所示，器件1203安装在涂覆条1301上，该涂覆条1301可以放置在间隔体板上，并且多个涂覆条1301存放在涂覆支持件1302中。注意到，并非总是需要使用间隔体板，并且可以单独使用涂覆条1301。
通过这样做，可以同时涂覆多个器件1203。在一个实施例中，至少进行两次分面1207涂覆：第一次用于前分面1207，且第二次用于后分面1207。散热板1204的长度被几乎设定为激光二极管器件1203的腔体长度，这使得执行两次涂覆变得容易且快速。一旦涂覆条1301被设置在涂覆保持件1302中，就可以涂覆两个分面1207而不用将涂覆条1301再次设置在涂覆保持件1302中。在一个实施例中，在发射激光的前分面1207上执行第一次涂覆，并且在反射激光的后分面1207上执行第二次涂覆。涂覆保持件1301在沉积涂覆膜的保持件1302中在第二次涂覆之前翻转。这实质上减少工艺的前置时间。
步骤13：分割涂层条。
如图14(a)、14(b)和14(c)所示，散热板1204在形成在散热板1204的表面上的例如在一个或多个器件1203之间的沟槽1206处被分割。图15进一步示出了散热板1204如何被分割以分离器件1203。通过这样做，易于在涂覆工艺后分离器件1203。
步骤14：筛选器件
该步骤区分有缺陷和无缺陷的器件。首先，在给定条件下检验器件114的各种特性；诸如输出功率、电压、电流、电阻率、FFP(远场模式)、斜率效率(slope-efficiency)等。此时，芯片已经安装在散热板上，因此很容易检验这些特性。如图14(a)所示，由到探针的引线键合体1401、1402接触p电极110和与n电极1202具有电连续性的焊料1205。然后，可以通过老化测试(寿命测试)来选择和筛选无缺陷器件1203。
如图16所示，优选地，老化测试在密封在干燥空气或氮气气氛中的盒内进行。加热台在筛选测试期间通过散热板维持器件的温度，例如60度、80度等。光电探测器可以用于测量光输出功率，其识别出具有恒定输出功率的无缺陷器件，或识别出有缺陷的器件。
特别地，在III族氮化物激光二极管器件的情况下，众所周知，当激光二极管在含有水分的气氛中振荡时，它会劣化。该劣化是由空气中的水分和硅氧烷引起的，因此在老化测试期间需要将基于III族氮化物激光二极管器件密封在干燥空气中。因此，当III族氮化物激光二极管从器件制造商运输时，激光二极管已经通过使用TO-CAN封装体被密封在干燥空气气氛中，如图17所示。
筛选或老化测试
总体而言，筛选或老化测试在运输前进行，以便筛选出有缺陷的产品。例如，筛选条件根据诸如高温和高功率的激光器件的规范进行。
此外，在器件安装在封装体上/到封装体中的情况下进行老化测试，其中封装体在筛选之前密封在干燥空气和/或干燥氮气中，如图16(a)和16(b)所示。该事实使得激光器件的封装和安装的灵活性受限。
在现有技术中，如果出现有缺陷的产品，则在整个TO-CAN封装体中丢弃有缺陷的产品，如图17所示，这对制造是很大的损失。这使得难以降低激光二极管的制造成本。需要在较早步骤检测有缺陷的器件。
散热板的优点
散热板1204提供许多优点和益处：
使用散热板1204涂覆器件1203的分面1207，其上可以将多个器件1203安装在低的水平位置中，然后在涂覆工艺之后使用沟槽1206分割散热板1204以将器件1203与底座(sub-mount)分开，这允许在干燥气体或氮气气氛中的筛选测试中检验具有底座的器件1203。
在进行筛选测试时，器件1203已经具有两个接触件，即散热板1204上的p电极110和焊料1205，或者在倒装芯片接合的情况下，在散热板1204上的n电极1202和焊料1205。此外，当器件1203仅由芯片和底座构成时，本发明可以使用筛选测试来选择有缺陷的产品。因此，在丢弃有缺陷的产品情况下，本发明可以比现有技术更加大幅地减少损失，这具有很大的价值。
如图14(c)所示，在筛选高功率激光二极管器件的情况下，优选地，散热板1204具有设置为不具有电连续性的两部分焊料1205。焊料1205的一部分通过导线1403连接到p电极110，焊料1205的另一部分连接到n电极1202。以这种方式，可以使用用于向器件1203施加电流的探针1404，这可以避免直接接触p电极110和n电极1202，这在对于筛选高功率激光二极管施加高电流的情况下是至关重要的。探针1404不直接接触电极110、1202，这会破坏接触的部分，特别是在施加高电流密度的情况下。
步骤15：将器件安装在封装体上或到封装体中
如图18所示，器件1801可以安装在封装体中。设置在封装体的底部处的焊料(Au-Sn、Sn-AG-Cu等)或键合金属通过引线接合到散热板上的焊料，诸如AlN、SiC等。封装体的引脚通过引线连接到散热板上的焊料。通过这样做，可以将来自外部电源的电流施加到器件。这比通过诸如Au-Au、Au-In等接合的金属接合执行的封装体与散热板之间的接合更优选。这种方法需要封装体的表面处和散热板的背面处的平坦度。然而，在没有焊料的情况下，该配置实现了高导热率和低温接合。这些都是器件工艺的巨大优势。
此外，可以在封装体的外部和/或内部设置荧光体。通过这样做，该模块可以用作灯泡或车头灯。
如本文所阐述，这些工艺提供了用于获得激光二极管器件的改进方法。此外，一旦从基板移除器件，基板可被多次回收。这实现了环保生产和低成本模块的目标。这些器件可以用作诸如灯泡的照明装置、数据存储设备、诸如Li-Fi的光学通信设备等。
目前难以在一个封装体中用多个不同类型的激光器进行封装。然而，这种方法可以克服该问题，因为其能够在没有封装的情况下进行老化测试。因此，在一个封装体中安装不同类型的器件的情况下，则可以轻松安装。
制造LED器件
在制造LED器件的情况下，可以使用相同的工艺直到步骤6。本讨论简要解释如何制作两种类型的LED。1型LED在芯片的一侧有两个电极(p电极和n电极)，而2型LED在芯片的相对侧有一电极。
首先，在1型LED的情况下，在步骤6中在器件的顶表面上形成p电极和n电极。然后，如步骤8中所述移除器件的条，将移除的芯片安装在封装体和散热板上。芯片的背侧表面、封装体和散热板使用银糊剂接合。
其次，在2型LED的情况下，在步骤6之前使用几乎相同工艺，其中在p-GaN接触层上形成ITO电极。在这种情况下，分割条的方法是相同的。此外，优选的是，层弯曲区域被消除。
使用三角空隙的方法
以下工艺针对使用三角空隙的方法。
图19(a)、19(b)、19(c)、19(d)、19(e)、19(f)、19(g)、19(h)、19(i)、19(j)、图19(k)、19(l)、19(m)和19(n)是说明使用三角空隙的方法的示意图，其类似于不具有生长限制掩模的方法。然而，使用三角空隙的方法的步骤2到步骤4与不具有生长限制掩模的方法不同。
步骤2’：使用生长限制掩模在基板上生长ELO III族氮化物层
ELO III族氮化物层105A最初在开口区域103上生长1901。优选的是，初始生长层的表面高于生长限制掩模102的表面。当生长条件优化以实现高横向生长速率时，由于生长限制掩模102的高度，ELO III族氮化物层105A生长有时不能在生长限制掩模102上进行。在这种情况下，无法沿着开口区域103生长均匀的ELO III族氮化物层105A，如图20(a)所示。然而，当初始生长层的高度高于生长限制掩模102的高度时，ELO III族氮化物层105A的均匀性可以生长，如图20(b)所示。
ELO III族氮化物层1902从初始层1901生长。低V/III生长条件加快了横向方向的生长速度，有助于形成倒锥分面。该倒锥分面是{11-2-2}，如图21(a)、21(b)和21(c)。在ELOIII族氮化物层的生长期间，出现了{11-2-2}分面，但在聚结之前，由于靠近每个ELO III族氮化物层105A引起的生长条件变化而使{11-2-2}分面倾斜。然而，倒锥分面有助于在ELOIII族氮化物层105A中产生三角空隙(triangular void)2101，如图21(a)和21(b)所示。图21(a)和21(b)分别是聚结后ELO III族氮化物层105A的横截面和鸟瞰SEM图像。一旦ELOIII族氮化物层105A在这种情况下聚结，即使生长继续，三角空隙也不会消失。
MOCVD用于ELO III族氮化物层1902的外延生长。三甲基镓(TMGa)用作III族元素源；氨(NH3)用作供应氮气的原料气体；并且氢气(H2)和氮气(N2)用作III族元素源的载气。重要的是在载气中包括氢气以获得外延层(epilayers)的平滑表面。ELO III族氮化物层105A的厚度约为1μ度约为IIr。此外，ELO III族氮化物层1902可以包括GaN或AlGaN、InGaN、InAlGaN层以便获得平滑表面。
三角空隙107可以有效地释放因III族氮化物层105A、105B、106与生长限制掩模102之间的热膨胀系数差异而引起的应力。通过这样做形成的空隙107直接出现在生长限制掩模102上并且由生长限制掩模102和ELO III族氮化物层105A包围，这可以有效地释放来自生长限制掩模102的应力。此外，由于空隙107的高度高于不具有生长限制掩模102的情况下制造的空隙107，三角形空隙107在释放应力方面更优选。在附加优点中，可以在不中断生长的情况下形成空隙107。
在聚结之后，那些空隙107防止在ELO III族氮化物层105A中出现裂缝。此外，ELOIII族氮化物层105A实质上覆盖生长限制掩模102，这防止p型层因生长限制掩模102的分解而被补偿。
步骤3：平坦化空隙上方的表面
就在ELO III族氮化物层105A聚结之后，空隙107的上述凹陷部分1903，其深度超过100nm。为了平坦化表面，优选在ELO III族氮化物层1902上生长平坦层1904。平坦层1904的厚度至少为1μ，更优选超过2μ，以提高外延层表面的平坦度。如果在III族氮化物器件层106生长之前凹陷部分1903不能平坦，这有时会导致凹陷部分1903处或附近的In、Al等组分的波动。凹陷部分1903的深度优选至多50nm，更优选小于30nm。为了平坦化表面，生长平坦层1904。该层1904是无意掺杂(UID)层或Si掺杂层。此外，可以使用Mg掺杂层或Mg和Si共掺杂的层301作为III族氮化物层。Mg掺杂的生长对于掩埋凹陷部分1903是有效的。此外，为了获得更平坦的表面而对平坦层1904的表面实施抛光时不存在问题。
步骤4：在平坦层上生长III族氮化物器件层
如图19(g)所示，III族氮化物器件层106连续生长在平坦层1904上。III族氮化物器件层106通常在700至1250℃的温度范围内生长。例如，生长参数包括以下：TMG为12sccm，NH3为8slm，载气为3slm，SiH4为1.0sccm，V/III比率约为7700。这些生长条件仅是一个示例，并且可以针对上述层的每一个进行改变和优化。
在进行步骤4之后，该方法执行上文阐述的步骤6，然后执行以下步骤7。
步骤7：蚀刻III族氮化物器件半导体层、平坦层和ELO III族氮化物层
对III族氮化物器件层106、平坦层1904,和ELO III族氮化物层1902的蚀刻可以通过传统的光刻和干法蚀刻方法执行，如图19(i)和19(j)所示。光刻胶1905被图案化以蚀刻空隙107的上述部分，但是也可以使用其他材料。
蚀刻的深度至少到通过该蚀刻暴露的空隙区域107的顶部。通过这样做，外延层可以像条112一样被分割。为了促进移除条112，生长限制掩模102通过湿法蚀刻移除，如图19(k)所示。
在溶解生长限制掩模102之后，条112的处理与如上步骤8相同，如图19(l)、19(m)、19(n)所示。
可以使用图22(a)、22(b)、22(c)、22(d)、22(e)和22(f)所示的过程移除条，它们是说明图19(j)、19(k)、19(l)、19(m)和19(n)的替代方案的示意图。在这个过程中，空隙107的上部和开口区域102的上部都通过蚀刻移除。如图图22(a)和22(b)所示，这些可以通过干法蚀刻工艺蚀刻。此时，如果开口区域2201处的蚀刻区域到达生长限制掩模102，则条112可以与基板101分离。钩层2202(例如SiO2等)如图22(c)所示沉积在基板101上。溶解光刻胶1905可以使光刻胶上的钩层2202剥离，如图22(d)所示
该钩层2202具有两个目的。一个目的是将条112临时固定在生长限制掩模102上，以避免在超声溶剂溶解光刻胶期间剥离条112。其次，使用介电材料作为钩层2202可以钝化条112的侧分面。取决于蚀刻条件，条112的侧分面有时由于干法蚀刻而损坏。如果条112的宽度较窄，则由于蚀刻损坏而在条的侧分面处产生漏电流，这可能影响器件的特性。可以选择材料来减少侧分面的漏电流，例如，SiO2、SiON、SiN、Al2O3、AlON、AlN、ZrO2、Ta2O3等等。
可以通过改变钩层2202的厚度来改变固定的强度。可以控制在超声波或后处理等期间不移除条112的强度。
可以如如图22(e)所示使用前面提到的步骤8将其移除。可以以不同的方式移除，如图22(f)所示。这种方式是使用带有焊料2204的支撑板2203。在支撑板2203上使用焊料2204可以与条112接合。还可以使用常规接合方法。通常，接合工艺会在接合工艺期间提高温度。如果使用Au-Sn焊料，则接合温度约为280℃。在结合之后，当温度下降到室温时，来自不同热膨胀系数的热应力可以破坏钩层2202。
由于ELO III族氮化物层1902和生长限制掩模102的界面处的接合强度不强，所以条112可以容易地与基板101分离以供移除。此外，可以使用超声波工艺来打断钩层2202。在这种情况下，钩层2202的断点在图22(f)中用箭头标记。
通过这样做，条112可以从基板101移除。在封装过程之前，它可以与在不具有生长限制掩模102的情况下的过程相同。
术语定义
基于III族氮化物的基板
只要基于III族氮化物的基板101能够通过生长限制掩模102生长基于III族氮化物半导体层，就可以使用在{0001}、{11-22}、{1-100}、{20-21}、{20-2-1}、{10-11}、{10-1-1}平面或其他平面上切片的且来自体GaN和AlN晶体的任何GaN基板。
异质基板
此外，本发明还可以将异质基板101用于器件。例如，GaN模板或其他基于III族氮化物半导体层可以生长在异质基板101上，诸如蓝宝石、Si、GaAs、SiC等，以供本发明使用。GaN模板或其他基于III族氮化物半导体层典型地在异质基板101上生长至约2-6μ-的厚度，然后生长限制掩模102设置在GaN模板或其他基于III族氮化物半导体层上。生长限制掩模直接形成在异质基板上，诸如蓝宝石、硅和SiC，作为另一种选择。在这种情况下，初始生长层或ELO III族氮化物层105A直接生长在具有生长限制掩模的该异质基板上。因此，基板不必具有GaN层。
生长限制掩模
生长限制掩模102包括介电层，诸如SiO2、SiN、SiON、Al2O3、AlN、AlON、MgF、ZrO2等，或难熔金属或贵金属，诸如W、Mo、Ta、Nb、Rh、Ir、Ru、Os、Pt等。生长限制掩模102可以是选自上述材料的层压结构。还可以是从上述材料选择的多堆叠层结构。
生长限制掩模102通过溅射、电子束蒸发、等离子体增强化学气相沉积(PECVD)、离子束沉积(IBD)等来沉积，但不限于这些方法。
生长限制掩模102的厚度约为0.05-3.0。掩模102的宽度优选大于20μm，更优选大于40μm。开口区域103的长度例如为200至35000μm；宽度例如为2至180μm。
在一个实施例中，生长限制掩模102由1μm厚的SiO2膜构成，其中开口区域103的长度为1200μm；宽度为15-25μm；开口区域103的间隔为55-85μm；掩模102部分的宽度为40-60μm。
生长限制掩模的方向
在c平面独立的GaN基板(c-plane free standing GaN substrate)101上，条纹开口区域103在与基板101的11-20方向(a轴线)平行的第一方向上，以及在与基板的1-100方向(m轴线)平行的第二方向上分别以第一间隔和第二间隔周期性地布置并且在第二方向上延伸。
在m平面独立的GaN基板101上，条纹的开口区域103在与基板101的11-20方向(a轴线)平行的第一方向上以及在与基板101的0001方向(c轴线)平行的第二方向上分别以第一间隔和第二间隔周期性地布置并且在第二方向上延伸。
在半极性(20-21)或(20-2-1)GaN基板101上，开口区域103分别在与[-1014]和[10-14]平行的方向上布置。
替代地，可以使用异质基板101。当在c平面蓝宝石基板101上生长c平面GaN模板时，开口区域103在与c平面独立的GaN基板101的相同方向上；当在m平面蓝宝石基板101上生长m平面的GaN模板时，开口区域在与m平面独立的GaN基板101的相同方向上。通过这样做，m平面劈裂平面可以用于分割具有c平面GaN模板的器件的条112，并且c平面劈裂平面可以用于分割具有m平面GaN模板的器件的条112；这是更优选的。
开口103的宽度典型地在第二方向上是恒定的，但可以按需要在第二方向上改变。
生长支撑层
生长支撑(GS)层可以与基板101一起使用。生长支撑层可以是任何半导体合金层、任何介电层和支持III族氮化物层在生长支撑层的顶部生长的任何绝缘层。生长支撑层的一些潜在候选包括AlN、CrN、BN、GaN、ZnO、Ga2O3等，但不限于这些材料。生长支撑层的典型厚度约为10nm-1000nm。一旦生长支撑层被放置在生长限制掩模102区域上或替代介电层，则整个半导体基板101能够在不需要生长中断的情况下生长III族氮化物层。
基于III族氮化物半导体层
ELO III族氮化物层105A和III族氮化物器件层106在图1(a)-1(k)中示出，并且包括基于III族氮化物半导体层。这些层可以包括In、Al和/或B，以及其他杂质，例如Mg、Si、Zn、O、C、H等。
III族氮化物器件层106通常包括多于两层，包括n型层、未掺杂层和p型层中的至少一层。III族氮化物器件层106具体包括GaN层、AlGaN层、AlGaInN层、InGaN层等。
半导体器件
半导体器件包括例如肖特基二极管、发光二极管、激光二极管、光电二极管、晶体管等，但是不限于这些器件。本发明特别有用于微型LED和激光二极管，诸如边缘发射激光器和垂直腔面发射激光器(VCSEL)。本发明特别有用于具有劈裂分面的半导体激光器。在半导体器件中，根据半导体器件的类型的多个电极设置在预定位置处。
形成器件的区域
在本发明中，形成器件的区域2301优选地避开空隙区域107的中心，如图23所示。该区域包括高密度的位错，因为ELO III族氮化物层105A的聚结发生在空隙区域107的中心。更优选的是，该器件形成在距空隙区域107的中心约5μm的区域中。在激光二极管器件的情况下，激光器结构的脊优选位于形成器件的区域处。
聚合物膜
使用聚合物膜111以便从基板101移除III族氮化物器件层106、再生长层105B和ELO III族氮化物层105A。
在本发明中，包括市售的UV敏感切割带在内的切割胶带可以用作聚合物膜111。例如，聚合物膜111的结构可以包括如图24所示的双层2410、2402或三层，但不限于这些示例。基膜材料2401例如具有约115μm的厚度，可以由聚氯乙烯(PVC)制成。例如，具有约40μm的厚度粘合层2402可以由丙烯酸UV敏感粘合剂制成。
当UV敏感的切割胶带曝光于UV光时，胶带的粘性会急剧下降。在从基板101移除条112之后，UV敏感切割胶带被UV光曝光，这使其易于移除。
散热板
被移除的条112被转移到散热板1204，其可以是AlN、SiC、Si、Cu、CuW等。如图12(d)所示，用于接合的焊料1205——其可以是Au-Sn、Su-Ag-Cu、Ag糊剂等——设置在散热板1204上。然后，将n电极1202或p电极110接合到焊料1205。器件1203也可以是倒装芯片接合的。
在将LED接合到散热板1204的情况下，散热板1204的尺寸无关紧要，可以按需要进行设计。
在LD接合到散热板1204的情况下，优选的是，散热板1204的长度等于或短于用于分面1207涂覆工艺的LD的长度，其中LD的长度几乎与激光腔体的长度相同。通过这样做，很容易涂覆激光腔体的两个分面1207。如果散热板1204的长度比激光腔体更长，则散热板1204可能会阻止分面1207的均匀涂覆。
长宽度散热板
散热器板1204的长宽度使得制造激光器件的过程更有效率。如图13所示，散热板1204放置在涂覆条1301上，然后与其他涂覆条1301一起堆叠在涂覆保持件1302中以用于同时涂覆多个器件1203的分面1207。因此，单个涂覆工艺可以涂覆许多器件1203。
具有沟槽的散热板
优选的是，散热板1204具有用于分割器件1203的沟槽1206，如图12(d)所示。该结构在分面1207涂覆工艺之后是有用的，其中散热板1204被分割成一个或多个器件1203，例如单个器件1203或器件1203的阵列。在分割散热板1204之后，器件1203可以制造成模块，例如照明模块。散热板1204中的沟槽1206引导形成器件1203的分割。沟槽1206可以通过湿法蚀刻方法形成并且在安装器件1203之前被机械地加工。例如，如果散热板1204由硅制成，则可以使用湿法蚀刻来形成沟槽1206。以这种方式使用沟槽1206，减少工艺的前置时间。
带焊料的散热板
优选地，焊料1205的长度比散热板1204上的器件1203长度更短，如图12(e)所示。这防止焊料1205对分面1207的任意环绕，该任意环绕可能导致器件1203特性的劣化。特别地，倒装芯片安装时应避免环绕。
如图14(a)和14(b)所示，在涂覆工艺后，散热板1204的条具有环绕区域，其是由虚线围绕的区域。环绕区域的宽度W约为10–20μm。涂覆膜将已经涂覆这些区域。也难以避免用涂覆膜涂覆焊料1205。典型地，涂覆膜选自一个或多个介电材料，这就是该区域不具有导电性的原因。当将引线接合到焊料1205时，这对导电性和粘合性都是问题。因此，优选地将引线放置在避开环绕区域的位置。至少，引线接合的地方应该远离散热板1204的边缘约25μm。
替代实施例
第一实施例
根据第一实施例的基于III族氮化物的半导体器件及其制造方法被解释。该器件的工艺实质上如上所阐述的。
在图1(a)-1(b)中所示的第一实施例中，首先提供基板101，并在基板101上形成具有多个条纹开口区域103的生长限制掩模102。
在该实施例中，基板101是具有朝向m轴线的-0.4度的错切取向的、由基于III族氮化物半导体构成的c平面基板。在本实施例中，如图9(f)和图25(a)和25(b)中，开口区域103宽度Wo和生长限制掩模102宽度Wr分别设置为10μm和10μm。生长限制掩模102的厚度为0.22μm，并且蚀刻区域L的宽度为20μm。
在本实施例中，该过程如图1(a)-1(e)所示。如图5(b)所示，本发明在包括空隙区域107的情况下，实现了再生长层105B生长后表面平坦而无裂缝。之后，它使用图1(f)、1(g)、1(h)、1(i)、1(j)和1(k)中描述的方法移除条112。
第二实施例
在第二实施例中，基板101是具有朝向m轴线的-0.2度的错切取向的、由基于III族氮化物半导体构成的c平面基板。在该实施例中，开口区域103宽度Wo和生长限制掩模102宽度Wr分别设置为25μm和55μm。生长限制掩模102的厚度约为1.0μm。蚀刻区域L的宽度为20μm。通过这样做，它可以获得更大尺寸的条112。在这种情况下，条112包括一个空隙区域107，这使其易于移除。
第三实施例
在第三实施例中，可以使用不同类型的再生长层105B。在第一实施例中，无意掺杂层或Si掺杂层用作再生长层105B。在第三实施例中，Mg掺杂层601被用作再生长层105B，如图6(a)和6(b)所述，其是图1(d)和1(e)的变型。该再生长层105B可以有效地掩埋非生长区104处的凹陷区域。
然而，如图8所示，取决于生长条件和生长限制掩模102的尺寸，有可能使空隙区域107消失。在这种情况下，空隙区域107的尺寸小于预先确定的尺寸，并且再生长层105B掩埋空隙区域107。已经发现，当在再生长层105B生长之后保留空隙区域107时，作为Mg掺杂层或共掺杂Mg和Si层的再生长层105B具有这种效果。就此而言，优选再生长层105B包含Mg掺杂物。
使用Mg掺杂的再生长层105B的另一个优点在于它可以减少孔的数量。孔的存在导致层的表面的粗糙度，这使得减少孔的数量变得重要。此外，Mg掺杂的再生长层105B可以掩埋非生长区域104处的凹陷部分，并且可以减少再生长层105B的生长时间。
第四实施例
在第四实施例中，在生长再生长层105B之后，再生长层105B的表面被抛光以便使表面水平，如图3(a)和3(b)所示，它们是图1(e)的变型。另一个版本如图9(a)、9(b)、9(c)、9(d)、9(e)和9(f)所示，它们分别是图1(d)、1(e)、1(e)、1(f)、1(g)和1(h)的变型，其中Mg掺杂层601用作再生长层105B。
这减少了层的厚度的平面内分布。器件的特性的波动也得到改善，这提高了批量生产过程中的良率。此外，在使用Mg掺杂层作为再生长层105B的情况下，抛光Mg掺杂再生长层105B消除ELO III族氮化物层105A为Mg掺杂层的需要。Mg掺杂层的存在导致器件电压的增加。因此，抛光导致电压降低。使用共掺杂层作为再生长层105B也提高了器件的电压。
第五实施例
在第五实施例中，在移除器件之前，器件具有多个空隙区域107，如图23所示。通过这样做，可以获得用于器件的大芯片尺寸。
第六实施例
在第六实施例中，ELO III族氮化物层105A可以通过氢化物气相外延(HVPE)生长，其可以以高生长速率生长III族氮化物层。在这种情况下，使用HVPE来生长ELO III族氮化物层105A使得可以减少生长时间同时用ELO III族氮化物层105A覆盖生长限制掩模102的更宽区域。
本发明可以使用ELO技术制作其他器件，诸如AlGaAs激光二极管等，也可以适用于制作LED器件。
第七实施例
根据如图26(a)、26(b)、26(c)、26(d)、26(e)、26(f)、26(g)和26(h)所示的第七实施例的基于III族氮化物半导体器件及其使用沉积在基板上的生长支撑层的制造的方法。
该实施例使用沉积在基板101上的生长支撑层2601。生长支撑层2601的主要优点是用III族氮化物层覆盖整个基板101或晶片需要很短的时间。例如，由于使用横向生长技术，使用宽的生长限制掩模102(例如超过100μm宽)需要很长时间来覆盖生长限制掩模102。在本实施例中，由于III族氮化物层可以在生长支撑层2601上生长，所以用III族氮化物层覆盖生长支撑层2601的时间很短。时间是相同的，不取决于生长支撑层2601的宽度。因此，当使用宽的生长支撑层2601时具有很大的优势，其可以容易地形成宽条112。
描述了两种不同方法，以使用生长支撑层2601在III族氮化物基底基板101上实现平坦的外延层。在第一种方法中，介电层2602沉积在半导体基板101上，然后是生长支撑层2601。介电层2602的厚度可以在100nm到1000nm之间的任何地方，并且生长支撑层2601的厚度可以在10nm到100nm之间的任何地方。介电层2602的典型示例是SiO2、SiN、SiON或其混合物，生长支撑层2601的典型示例是AlN、AlON、BN、CrN、ZnO等。然后将介电层2602和生长支撑层2601图案化以具有与图1(b)中所示的生长限制掩模102中的条纹开口类似的多个条纹开口103。介电层2602和生长支撑层2601的蚀刻可以使用BHF溶液，然后使用用于生长支撑层2601的合适溶剂以化学方式执行。例如，可以使用加热的KOH(氢氧化钾)溶液溶解AlN。通过这样做，人们可以在图案化部分的平坦外延层区域下方获得空隙。
在替代方法中，具有10nm至1000nm厚度的生长支撑层2601被沉积在基板101上，然后生长支撑层2601被图案化以具有多个条纹开口103，如图27(a)、27(b)、27(c)、27(d)、27(e)、27(f)、27(g)和27(h)所示。
之后，如果在具有生长支撑层2601的该基板101上执行包括使用生长限制掩模在基板上生长ELO III族氮化物层105A的步骤2，则可以跳过步骤3和步骤4，并且可以直接执行步骤5。这意味着，在包含生长支撑层2601的基板101上获得平坦的表面区域之后，人们可以在该完全覆盖的基板101的顶部上直接生长III族氮化物器件层106，如图26(e)和27(e)所示。
与在开口区域103上方生长的III族氮化物层相比，在生长支撑层2601上方生长的III族氮化物层106在化学上更具反应性，这将简化分割III族氮化物器件层106的工艺。在感兴趣区域108上形成选择性掩模部分之后，可以将基板101浸入化学溶液(例如加热的KOH、HF、BHF等)中以移除在生长支撑层2601上生长的化学反应部分。该方法至少暴露了本来的基板101，并以易于移除的形状的形式留下器件结构，如图26(h)和27(h)所示。
替代地，可以按原样执行步骤7以获得图26(h)和27(h)所示。当然，也可以使用常规的干法蚀刻方法蚀刻生长支撑层2601上的区域的部分。
在该实施例中，如图26(a)和26(b)，首先提供基底基板101，并且在生长限制层2602(例如，介电层，例如SiO2、SiN等)的顶部上沉积生长支撑层2601。稍后，生长支撑层2601和生长限制层2602组合被图案化以具有多个开口区域103，如图26(c)所示。替代地，可以通过仅用生长支撑层2601替换该组合来遵循类似方法，如图27(a)、27(b)和27(c)所示。
可以使用MOCVD或HVPE在这些生长支撑层2601上生长III族氮化物ELO层105A。此后，可以生长III族氮化物器件层106以实现功能器件，例如激光二极管、LED、VCSEL、功率电子器件等。
优选的是，有源区域的一部分(诸如脊结构108或LED的发射区域)位于开口区域103上，因为与在开口区域103上的区域相比，生长支撑层2601上的区域具有更多的位错。
在包括生长支撑层2601的基板101上制作III族氮化物器件层106之后，从III族氮化物器件层106的顶表面到基底基板101的表面蚀刻包含生长支撑层2601的区域以分割单独器件单元。使用其他实施例的方法从基底基板101机械地移除至少一个单独的器件单元。
在该实施例中，基底基板101是具有朝向m轴线的-0.4度的错切取向的、由基于III族氮化物半导体构成的c平面基板。替代地，本发明可以独立于晶体取向在任何基板101上实践。
第八实施例
该实施例解释了三角空隙方法。在此，方法是如何制作三角空隙。
在如图19(a)19(b)中所示的该实施例中，首先提供基板101，并且在基板101上形成具有多个条纹开口区域103的生长限制掩模102。
在该实施例中，基板101是具有朝向m轴线的-0.4度的错切取向的、由基于III族氮化物半导体构成的c平面基板。在如图19(c)中所示的该实施例中，开口区域103宽度Wo和生长限制掩模102宽度Wr分别设置为5μm和50μm。生长限制掩模102的厚度为1.0μm，并且蚀刻区域L的宽度为15μm。由于凹陷部分1903是通过与ELO III族氮化物层105A相邻接触的聚结部分，所以该部分具有许多缺陷。在该方法中，为了分离ELO III族氮化物层105A和器件层106，通过蚀刻消除该区域。因此，该部分中的缺陷不会影响器件的特性，这是一个很大的优势。
下面解释初始生长层和ELO III族氮化物层105A的生长条件。首先，如图19(c)所示，将初始生长层的表面提升到生长限制掩模102上方以获得ELO III族氮化物层105A的均匀形状。因为不需要具有高横向生长速率，初始生长层具有比ELO III族氮化物层105A更高的V/III比率。
为了实现高横向增长速率，需要精确控制小于500的低V/III比率。然而，适当的V/III比率取决于生长温度而变化。温度越高，需要的V/III比率就越高。在850℃至1250℃的温度范围内，横向生长速度可以达到20μm/小时以上。优化生长条件以获得ELO III族氮化物层105A的均匀形状。
例如，ELO III族氮化物层105A的生长条件可以包括以下：TEG＝200slm，NH3＝0.2slm，生长温度＝1100℃，载气为N2和H2的混合气体。该层是无意掺杂(UID)层。在该生长条件下，ELO III族氮化物层105A的生长时间为1小时30分钟。在ELO III族氮化物层105A生长2小时之后，相邻ELO III族氮化物层105A彼此聚结。这可以产生三角形空隙107，如图19(e)及图21(a)和21(b)所示。包括ELO III族氮化物层105A和三角形空隙107的基板101上的平坦表面示出在图21(a)、21(b)和21(c)中。ELO III族氮化物层105A的表面上没有任何裂缝。这是由于三角空隙107的存在而导致应力松弛的证据。
稍后，如图19(h)所示，该方法可以在该基板101上制造器件。然后，通过干法蚀刻消除空隙107上方的区域，如图19(j)所示。
在该实施例中，条112不包含空隙区域107的中心。由于没有空隙区域107的中心，器件的有源区域可以自由地放置在条112上。
如图19(k)所示，生长限制掩模102被HF溶解以促进移除条112。使用粘合胶带111和前面提到的方法从基板101上移除条112，如图19(l)、19(m)和19(n)所示。还可以使用接合到条112的另一基板移除条112。该实施例还可以采用相同的工艺进行封装，如图12(a)-12(f)和图13-18所示。
第九实施例
该实施例与第八实施例的工艺几乎相同，除了通过干法蚀刻以移除条112的部分。在该实施例中，干法蚀刻实现了空隙107和开口区域103上方部分的两个部分，如图22(a)和22(b)所示。条112不包含空隙区域107的中心和开口区域103上方的部分。由于条112不存在于空隙区域107的中心和开口区域103上方的部分，所以器件的有源区域可以自由地放置在条112上。
这有助于设备具有高可靠性。在蚀刻之后，条112在生长限制掩模102上。ELO III族氮化物层105A的底表面与生长限制掩模102的上表面之间的界面不具有强的接合强度。因此，为了将条112固定在生长限制掩模102上，如图22(c)所示在光刻胶1905上沉积钩层2202。通过剥离方法移除光刻胶1905上的钩层2202的部分，如图22(d)所示。通过这样做，直接在生长限制掩模102上的条112由钩层2202固定，该钩层2202覆盖条112的侧面和生长限制掩模102的表面。这允许进一步处理基板101，而无需从基板101剥离条112。
然后，可以使用多种方法移除生长限制掩模102上的条112，诸如如图22(e)所示的粘合胶带111方法，或支撑板2203方法，如图22(f)所示，其中支撑板2203为Si、Cu等，并且支撑板2203使用焊料2204，诸如Au-Sn、Sn-Ag-Cu等。
在支撑板2203方法中，在支撑板2203和基板101与条112接触后，将接合的基板101加热至280-300℃，然后冷却至室温。此时，热应力在断裂点113处使钩层2202断开，如图22(f)所示，这允许条112从基板101移除。
此后，相同的工艺和封装如图12(a)-12(f)所示，并且可以使用图13-18。
过程步骤
图28是图示使用空隙区域107从基板101移除一个或多个器件的条112的方法的流程图，其中：在基板101上形成由III族氮化物半导体层105A、105B、106构成的一个或多个条112，并且在条112上形成器件的结构；并且使用空隙区域107施加应力以从基板101移除条112。下面更详细地描述该方法的步骤。
框2801表示提供基底基板101的步骤。在一个实施例中，基底基板101是诸如GaN基基板101的基于III族氮化物基板101，或诸如蓝宝石基板101的异质基板101。该步骤还可以包括在基板101上或上方沉积模板层的可选步骤，其中模板层可以包括缓冲层或中间层，诸如GaN底层。
框2802表示在基板101上或上方沉积生长限制掩模102的步骤。生长限制掩模102被图案化为包括多个条纹状的开口区域103。
框2803表示使用外延横向过生长(ELO)在生长限制掩模102上或上方生长一个或多个III族氮化物层105A，之后是一个或多个III族氮化物再生长层105B的步骤。ELO III族氮化物层105A的生长在基板101上或上方形成一个或多个空隙区域107。该步骤可以包括通过蚀刻移除生长限制掩模102的任何暴露区域，然后在移除生长限制掩模102的暴露区域后在ELO III族氮化物层105A上生长再生长层105B，从而形成空隙区域107。该步骤还可以包括在ELO III族氮化物层105A的生长期间优化生长条件以在不移除生长限制掩模102的情况下在ELO III族氮化物层105A中制造空隙区域108。在生长再生长层105B之后，ELO III族氮化物层105A可以被抛光或平坦化。
框2804表示在ELO III族氮化物层105A和III族氮化物再生长层105B上或上方生长一个或多个III族氮化物器件层106的步骤，从而在基板101上制造条112。可以在从基板101移除条112之前和/或之后进行附加的器件制造。
框2805表示蚀刻空隙区域107上方的ELO III族氮化物层105A、再生长层105B和III族氮化物器件层106以至少暴露空隙区域107的至少一部分的步骤。
框2806表示使用空隙区域107从基板101移除条112的步骤。优选地，条112不包含空隙区域107的中心。
框2807表示在从基板101移除条112之后将条112制造成器件的步骤。
框2808表示将条112分割为一个或多个器件的步骤。
框2809表示将器件安装在封装体或模块中的步骤。
框2810表示方法得到的产品，即根据此方法制造的一个或多个基于III族氮化物半导体器件，以及已经从器件移除并可用于回收和重新使用的基板101。
该器件可以包括在基板101上的生长限制掩模102上或上方生长的一个或多个ELOIII族氮化物层105A，其中ELO III族氮化物层105A的生长在相邻的ELO III族氮化物层105A相互结合之前停止。器件还可以包括一个或多个III族氮化物再生长层105B和在ELOIII族氮化物层105A和基板101上或上方生长的一个或多个附加III族氮化物器件层106。
优势和益处
本发明提供了许多优点和益处，包括但不限于以下：
1.在不使用生长限制掩模的情况下，可以使用空隙区域断裂或破裂半导体层。
2.当镁掺杂层聚结时，可以避免孔的出现。
3.在层聚结之后通过化学机械抛光可以获得光滑表面，这可以消除对Mg掺杂层的需要。
4.可以在层的平坦表面上加工激光二极管结构。
5.可以消除发生边缘生长的风险。
6.使用HVPE生长可以获得较大的芯片尺寸。
修改和替代
在不脱离本发明的范围的情况下，可以进行多种修改和替代。
例如，本发明可以与其他取向的III族氮化物基板一起使用。具体地，基板可以是基部(basal)非极性m平面{1 0-1 0}族；并且具有至少两个非零的h、i或k米勒指数和非零的l米勒指数的半极性平面族，诸如{2 0-2-1}平面。(20-2-1)的半极性基板特别有用，因为平坦化的ELO生长的面积很宽。
此外，本发明可以使用各种异质基板，诸如蓝宝石基板、硅基板和SiC基板等上的III族氮化物层等。可以直接在具有生长限制掩模的蓝宝石基板上生长ELO III族氮化物层105A。
在另一个示例中，本发明被描述为用于制造不同的光电器件结构，诸如发光二极管(LED)、激光二极管(LD)、光二极管(PD)、肖特基势垒二极管(SBD)或金属氧化物半导体场效应晶体管(MOSFET)。本发明还可以用于制造其他光电器件，诸如微型LED、垂直腔面发射激光器(VCSEL)、边缘发射激光二极管(EELD)和太阳能电池。
结论
以上是对本发明的优选实施例的描述。已经出于图示和描述的目的呈现了本发明的一个或多个实施例的前述描述。其不意图穷举或将本发明限制为所公开的精确形式。鉴于以上教导，可以进行许多修改。本发明的范围意图不受该具体实施方式限制而是由所附权利要求限制。

Claims (20)

1.一种方法，包括：
在基板上生长一个或多个外延横向过生长(ELO)III族氮化物层，其中所述ELO III族氮化物层聚结以在所述基板的表面与ELO III族氮化物层的表面之间产生一个或多个空隙；
在所述ELO III族氮化物层上或上方生长一个或多个III族氮化物器件层；
蚀刻所述空隙上方的ELO III族氮化物层和III族氮化物器件层以至少暴露所述空隙；以及
在所暴露的空隙处从所述基板移除由所述ELO III族氮化物层和所述III族氮化物器件层构成的条。
2.根据权利要求1所述的方法，其中，所述ELO III族氮化物层包括再生长层和/或平坦层。
3.根据权利要求2所述的方法，其中，所述再生长层和/或所述平坦层包括镁(Mg)。
4.根据权利要求2所述的方法，其中，在生长所述再生长层之后抛光所述ELO III族氮化物层。
5.根据权利要求1所述的方法，其中，所述条不包含所述空隙的中心。
6.根据权利要求1所述的方法，其中，由所述条制造一个或多个器件。
7.一种结构，包括：
在所述基板上生长的一个或多个外延横向过生长(ELO)III族氮化物层，其中所述ELOIII族氮化物层聚结以在所述基板的表面与所述ELO III族氮化物层的表面之间产生一个或多个空隙；
在所述ELO III族氮化物层上或上方生长的一个或多个III族氮化物器件层；
蚀刻在所述空隙上方的所述III族氮化物器件层和所述ELO III族氮化物层以至少暴露所述空隙；并且
在所述暴露的空隙处从所述基板移除由所述ELO III族氮化物层和所述III族氮化物器件层构成的条。
8.一种方法，包括：
在基板上或上方生长一个或多个外延横向过生长(ELO)III族氮化物层，其中所述ELOIII族氮化物层的生长在所述基板上或上方形成一个或多个空隙；
在所述ELO III族氮化物层上或上方生长一个或多个III族氮化物器件层；
蚀刻所述III族氮化物器件层和所述ELO III族氮化物层以暴露所述空隙中的至少部分；以及
在所述空隙的暴露部分处将由所述III族氮化物器件层和所述ELO III族氮化物层构成的条与所述基板分离。
9.根据权利要求8所述的方法，其中，通过以下形成所述空隙：
在所述基板的表面上沉积生长限制掩模；
通过所述生长限制掩模中的一个或多个开口区域在所述基板上生长所述ELO III族氮化物层，其中在所述ELO III族氮化物层聚结和/或所述生长限制掩模完全被所述ELO III族氮化物层覆盖之前停止所述ELO III族氮化物层的生长；
通过蚀刻移除所述生长限制掩模的任何暴露的区域；以及
在移除所述生长限制掩模的暴露区域之后，在所述ELO III族氮化物层上生长再生长层，从而形成所述空隙。
10.根据权利要求9所述的方法，其中，所述空隙释放由所述生长限制掩模导致的应力。
11.根据权利要求9所述的方法，其中，避免所述生长限制掩模的分解，这避免了对所述III族氮化物器件层中的p型层的补偿。
12.根据权利要求9所述的方法，其中，在非生长区的凹陷部分被所述再生长层掩埋，这使所述再生长层的表面平坦化。
13.根据权利要求9所述的方法，其中，所述再生长层掺杂有镁(Mg)以减少所述再生长层的表面处的孔的数量。
14.根据权利要求8所述的方法，其中，通过以下形成所述空隙：
在所述ELO III族氮化物层的生长期间优化生长条件以在所述ELO III族氮化物层中形成所述空隙而不移除生长限制掩模。
15.根据权利要求14所述的方法，其中，所述生长条件在所述ELO III族氮化物层的边缘处形成分面，并且所述分面包括倒锥形状。
16.根据权利要求15所述的方法，其中，所述倒锥形状在所述ELO III族氮化物层的聚结区域处产生具有三角形状的空隙。
17.根据权利要求8所述的方法，其中，施加应力以将所述条与所述基板分离。
18.根据权利要求17所述的方法，其中，在所述空隙处施加所述应力。
19.根据权利要求8所述的方法，还包括平滑所述ELO III族氮化物层的表面。
20.根据权利要求8所述的方法，其中，由所述条制造一个或多个器件。
CN202080033631.7A 2019-03-13 2020-03-13 使用空隙部分移除器件的基板 Pending CN113826188A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201962817757P 2019-03-13 2019-03-13
US62/817,757 2019-03-13
PCT/US2020/022735 WO2020186205A1 (en) 2019-03-13 2020-03-13 Substrate for removal of devices using void portions

Publications (1)

Publication Number Publication Date
CN113826188A true CN113826188A (zh) 2021-12-21

Family

ID=72428065

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080033631.7A Pending CN113826188A (zh) 2019-03-13 2020-03-13 使用空隙部分移除器件的基板

Country Status (5)

Country Link
US (1) US20220165570A1 (zh)
EP (1) EP3939069A4 (zh)
JP (1) JP7519106B2 (zh)
CN (1) CN113826188A (zh)
WO (1) WO2020186205A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020186080A1 (en) * 2019-03-12 2020-09-17 The Regents Of The University Of California Method for removing a bar of one or more devices using supporting plates
US20230402564A1 (en) * 2020-10-28 2023-12-14 The Regents Of The University Of California Method of transferring a pattern to an epitaxial layer of a light emitting device
US11830733B2 (en) * 2021-03-26 2023-11-28 Alliance For Sustainable Energy, Llc Patterned nanochannel sacrificial layer for semiconductor substrate reuse
CN115207175B (zh) * 2022-08-26 2024-05-28 江苏第三代半导体研究院有限公司 基于图形化衬底的发光二极管芯片及其制备方法
JP2024064494A (ja) * 2022-10-28 2024-05-14 沖電気工業株式会社 半導体素子の製造方法、半導体層支持構造体、および半導体基板
KR20240078509A (ko) * 2022-11-25 2024-06-04 엘지디스플레이 주식회사 발광 소자, 이를 포함하는 표시장치 및 표시장치의 제조방법

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002261032A (ja) * 2000-06-19 2002-09-13 Nichia Chem Ind Ltd 窒化物半導体基板及びその製造方法、並びにその窒化物半導体基板を用いた窒化物半導体素子
CN1441982A (zh) * 2000-06-19 2003-09-10 日亚化学工业株式会社 氮化物半导体基板及制法和使用该基板的氮化物半导体装置
US20060046325A1 (en) * 2002-07-02 2006-03-02 Nec Corporation Group III nitride semiconductor substrate and its manufacturing method
JP2011066390A (ja) * 2009-08-20 2011-03-31 Pawdec:Kk 半導体素子の製造方法
US20110291074A1 (en) * 2010-06-01 2011-12-01 Palo Alto Research Center Incorporated Semi-Polar Nitride-Based Light Emitting Structure and Method of Forming Same
CN102593297A (zh) * 2011-01-04 2012-07-18 半材料株式会社 模板、其制造方法及制造半导体发光器件的方法
US20130187124A1 (en) * 2012-01-25 2013-07-25 Invenlux Limited Lighting-emitting device with nanostructured layer and method for fabricating the same
CN104233457A (zh) * 2013-06-07 2014-12-24 丰田合成株式会社 制造第III族氮化物半导体晶体的方法及制造GaN衬底的方法
US20150318436A1 (en) * 2012-10-15 2015-11-05 Seoul Viosys Co., Ltd. Method for separating growth substrate, method for manufacturing light-emitting diode, and light-emitting diode manufactured using methods
CN109346513A (zh) * 2018-09-29 2019-02-15 大连芯冠科技有限公司 可提高晶体质量和耐压性能的氮化物外延层及其制备方法
CN113767452A (zh) * 2019-03-12 2021-12-07 加利福尼亚大学董事会 使用支撑板移除一条的一个或多个装置的方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01266716A (ja) * 1988-04-19 1989-10-24 Agency Of Ind Science & Technol ＧａＡｓ／Ｓｉ積層体及びＧａＡｓの成長方法
US6858537B2 (en) * 2001-09-11 2005-02-22 Hrl Laboratories, Llc Process for smoothing a rough surface on a substrate by dry etching
US8163575B2 (en) * 2005-06-17 2012-04-24 Philips Lumileds Lighting Company Llc Grown photonic crystals in semiconductor light emitting devices
KR101470809B1 (ko) * 2008-12-24 2014-12-09 쌩-고벵 크리스톡스 에 드테끄퇴르 낮은 결함 밀도의 자립형 질화갈륨 기판의 제조 및 이로 제조된 소자
JP5287406B2 (ja) 2009-03-24 2013-09-11 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法
KR101640830B1 (ko) 2009-08-17 2016-07-22 삼성전자주식회사 기판 구조체 및 그 제조 방법
JP2013251304A (ja) 2012-05-30 2013-12-12 Furukawa Co Ltd 積層体および積層体の製造方法
WO2018204916A1 (en) * 2017-05-05 2018-11-08 The Regents Of The University Of California Method of removing a substrate

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002261032A (ja) * 2000-06-19 2002-09-13 Nichia Chem Ind Ltd 窒化物半導体基板及びその製造方法、並びにその窒化物半導体基板を用いた窒化物半導体素子
CN1441982A (zh) * 2000-06-19 2003-09-10 日亚化学工业株式会社 氮化物半导体基板及制法和使用该基板的氮化物半导体装置
US20060046325A1 (en) * 2002-07-02 2006-03-02 Nec Corporation Group III nitride semiconductor substrate and its manufacturing method
JP2011066390A (ja) * 2009-08-20 2011-03-31 Pawdec:Kk 半導体素子の製造方法
US20110291074A1 (en) * 2010-06-01 2011-12-01 Palo Alto Research Center Incorporated Semi-Polar Nitride-Based Light Emitting Structure and Method of Forming Same
CN102593297A (zh) * 2011-01-04 2012-07-18 半材料株式会社 模板、其制造方法及制造半导体发光器件的方法
US20130187124A1 (en) * 2012-01-25 2013-07-25 Invenlux Limited Lighting-emitting device with nanostructured layer and method for fabricating the same
US20150318436A1 (en) * 2012-10-15 2015-11-05 Seoul Viosys Co., Ltd. Method for separating growth substrate, method for manufacturing light-emitting diode, and light-emitting diode manufactured using methods
CN104233457A (zh) * 2013-06-07 2014-12-24 丰田合成株式会社 制造第III族氮化物半导体晶体的方法及制造GaN衬底的方法
CN109346513A (zh) * 2018-09-29 2019-02-15 大连芯冠科技有限公司 可提高晶体质量和耐压性能的氮化物外延层及其制备方法
CN113767452A (zh) * 2019-03-12 2021-12-07 加利福尼亚大学董事会 使用支撑板移除一条的一个或多个装置的方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
NISHIMOTO, S ET AL.: "Formation of horizontal dislocations in epitaxially lateral overgrown (ELO) GaN", PHYSICA STATUS SOLIDI A-APPLICATIONS AND MATERIALS SCIENCE, vol. 188, no. 2, pages 739 - 742 *

Also Published As

Publication number Publication date
JP2022524159A (ja) 2022-04-27
EP3939069A4 (en) 2022-05-04
EP3939069A1 (en) 2022-01-19
WO2020186205A1 (en) 2020-09-17
JP7519106B2 (ja) 2024-07-19
US20220165570A1 (en) 2022-05-26

Similar Documents

Publication Publication Date Title
JP7519106B2 (ja) 隙間部分を使用した素子の除去のための基板
US20220181210A1 (en) Method for removing a bar of one or more devices using supporting plates
US20200203228A1 (en) Method of removing a substrate with a cleaving technique
US12087577B2 (en) Method for dividing a bar of one or more devices
CN113287205B (zh) 通过外延横向过生长获得平滑表面的方法
US20240079856A1 (en) Method of fabricating a resonant cavity and distributed bragg reflector mirrors for a vertical cavity surface emitting laser on a wing of an epitaxial lateral overgrowth region
JP2022509539A6 (ja) エピタキシャル側方過成長を用いて滑らかな表面を取得する方法
JP2024016247A (ja) 溝を使用した素子の除去のための方法
JP7483269B2 (ja) エピタキシャル側方成長層上の表面を平らにする方法
US20230127257A1 (en) Method for removing a device using an epitaxial lateral overgrowth technique
TW202234479A (zh) 半導體基板、半導體基板之製造方法、半導體基板之製造裝置、電子零件及電子機器
JP2003243776A (ja) 支持基板の剥離方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination