CN104233457A - 制造第III族氮化物半导体晶体的方法及制造GaN衬底的方法 - Google Patents

制造第III族氮化物半导体晶体的方法及制造GaN衬底的方法 Download PDF

Info

Publication number
CN104233457A
CN104233457A CN201410250941.0A CN201410250941A CN104233457A CN 104233457 A CN104233457 A CN 104233457A CN 201410250941 A CN201410250941 A CN 201410250941A CN 104233457 A CN104233457 A CN 104233457A
Authority
CN
China
Prior art keywords
mask layer
semiconductor crystal
iii nitride
nitride semiconductor
group iii
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410250941.0A
Other languages
English (en)
Other versions
CN104233457B (zh
Inventor
久米川尚平
药师康英
永井诚二
守山实希
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Publication of CN104233457A publication Critical patent/CN104233457A/zh
Application granted granted Critical
Publication of CN104233457B publication Critical patent/CN104233457B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)

Abstract

本发明提供了一种用于制造第III族氮化物半导体晶体和GaN衬底的方法，其中可以确定地减小生长衬底上位错密度的转移或裂纹的出现，并且第III族氮化物半导体晶体可以容易地分离于籽晶。在GaN衬底上形成掩模层，以由此形成GaN衬底的露出部分和GaN衬底的未露出部分。通过助熔剂法，在包含至少第III族金属和Na的熔融混合物中在GaN衬底的露出部分上形成GaN层。此时，在掩模层上形成包含熔融混合物的组分的非晶体部分以被生长在GaN衬底和掩模层上的GaN层覆盖。

Description

制造第III族氮化物半导体晶体的方法及制造GaN衬底的方法
技术领域
本发明涉及用于制造第III族氮化物半导体晶体的方法以及用于制造GaN衬底的方法。更具体地，本发明涉及采用助熔剂法的用于制造第III族氮化物半导体晶体的方法以及用于制造GaN衬底的方法。
背景技术
用于制造半导体晶体的各种方法是已知的，并且其实例包括气相生长法(例如金属有机化学气相沉积(MOCVD)和氢化物气相外延(HVPE))、分子束外延(MBE)和液相外延(LPE)。LPE中的一种技术为采用Na助溶剂的助熔剂法。
在助熔剂法中，金属Na(钠)和金属Ga(镓)的熔融混合物在用于生长GaN晶体的压力下与氮反应。由于GaN晶体可以在相对低的温度(最高至1000℃)和低的压力(最高至10MPa)下生长，所以期望该方法制造便宜且高质量的GaN衬底。
在通过助熔剂法在用作籽晶的下层(GaN或AlN)上生长GaN晶体的情况下，GaN晶体的晶体性质继承自下层的晶体性质。就是说，待生长的半导体晶体的位错密度继承自下层的位错密度。因此，生长的半导体晶体的位错密度为与下层的位错密度的相同量级的约5×106/cm2至1×107/cm2。
对于生长的半导体晶体，优选较小的位错密度是。例如，优选1×105/cm2或更小的位错密度。因而，为了制造具有较小位错密度的GaN晶体，必须在生长GaN晶体期间大幅减小位错密度。日本公开特许公报(特开)第2005-12171号公开了这样方法的实例：在籽晶上形成掩模层并且在掩模上横向生长GaN。
然而，在日本公开特许公报(特开)第2005-12171号中所公开的方法中，虽然可以减小在掩模层上扩展的位错，但是来自掩模层的应力施加到半导体晶体，引起两个问题：(1)在生长晶体的接合界面处出现新的位错；以及(2)出现裂纹。
当在更大直径晶圆上生长半导体晶体时，更优选地，半导体晶体可以容易分离于生长衬底。这是因为在具有低位错密度的GaN晶体形成为半导体晶体的情况下，分离的晶体适合于GaN衬底。因此，半导体晶体优选地形成为容易分离于生长衬底。
发明内容
设计本发明来解决在常规技术中遇到的前述问题。因此，本发明的一个目标在于提供一种用于制造第III族氮化物半导体晶体的方法和一种用于制造GaN衬底的方法，其中可以确定地减小生长衬底上位错的扩展和裂纹的出现，并且第III族氮化物半导体晶体可以容易分离于籽晶。
在本发明的第一方面中，提供了一种用于制造第III族氮化物半导体晶体的方法，该方法包括：
掩模层形成步骤：在下层上形成掩模层以由此形成下层的未被掩模层覆盖的露出部分和下层的被掩模层覆盖的未露出部分；
半导体晶体形成步骤：在包含至少第III族金属和Na的熔融混合物中在下层的露出部分上生长第III族氮化物半导体晶体，并且
其中，在半导体晶体形成步骤中，在下层的露出部分上生长第III族氮化物半导体晶体，并且在掩模层上形成包含熔融混合物的组分的非晶体部分。
在以上用于制造第III族氮化物半导体晶体的方法中，半导体晶体不是生长在覆盖有掩模层的未露出部分上，而是生长在未覆盖有掩模层的露出部分上。在此，“掩模层”为抑制半导体晶体生长的层。因此，仅在下层的露出部分上的位错继承到生长的半导体晶体。因而，位错中的一些没有从下层继承，并且可以生长具有低位错密度的半导体晶体。因为非晶体部分在生长温度下为液体，所以非晶体部分没有与生长的半导体晶体或下层接触。因此，半导体晶体在几乎没有施加来自掩模层的应力的情况下生长，由此使在融合界面处位错的出现尽可能少。
本发明的第二方面为第一方面的用于制造第III族氮化物半导体晶体的方法的具体实施方案，其中，在掩模层形成步骤中，作为露出部分，形成离散地设置的多个生长起始区以及连接生长起始区的连接部分。此时，连接部分处的位错没有继承到生长的半导体层。即使生长起始区之间的距离大，仍可以实现均匀横向生长，就是说，可以有效地减小位错。
本发明的第三方面为第二方面的用于制造第III族氮化物半导体晶体的方法的具体实施方案，其中，在掩模层形成步骤中，作为露出部分，生长起始区设置在三角形的角顶处，并且连接部分设置在与三角形的边对应的位置处，以由此形成掩模层。
本发明的第四方面为第三方面的用于制造第III族氮化物半导体晶体的方法的具体实施方案，其中在掩模层形成步骤中，连接部分形成为连接部分的纵向取向成与下层的m轴成5°或更小的角度。
本发明的第五方面为第一方面至第四方面中任一方面的用于制造第III族氮化物半导体晶体的方法的具体实施方案，该方法还包括：
第一掩模层形成步骤：在下层上形成第一掩模层；
第一半导体晶体形成步骤：在熔融混合物中在第一掩模层上形成第一第III族氮化物半导体晶体；
第二掩模层形成步骤：在第一第III族氮化物半导体晶体上形成第二掩模层；
第二半导体晶体形成步骤：在熔融混合物中在第二掩模层上形成第二第III族氮化物半导体晶体。
本发明的第六方面为第五方面的用于制造第III族氮化物半导体晶体的方法的具体实施方案，其中，在第二掩模层形成步骤中，第二掩模层形成在当从第一掩模层的露出部分观察时与第一掩模层的主表面垂直的位置处。
本发明的第七方面为第一方面至第六方面中的任一方面的用于制造第III族氮化物半导体晶体的方法的具体实施方案，其中，在掩模层形成步骤中，掩模层通过原子层沉积形成。
本发明的第八方面为第一方面至第七方面中的任一方面的用于制造第III族氮化物半导体晶体的方法的具体实施方案，其中，在掩模层形成步骤中，形成由Al2O3制成的掩模层。
本发明的第九方面为第一方面至第七方面中的任一方面的用于制造第III族氮化物半导体晶体的方法的具体实施方案，其中，形成由ZrO2或TiO2制成的掩模层。
在本发明的第十方面中，提供了一种用于制造第III族氮化物半导体衬底的方法，该方法包括：
掩模层形成步骤：在下层上形成掩模层并且形成具有下层未被掩模层覆盖的露出部分和下层被掩模层覆盖的未露出部分的籽晶；
半导体晶体形成步骤：在包含至少Ga和Na的熔融混合物中在下层的露出部分上生长第III族氮化物半导体晶体；以及
半导体晶体分离步骤：使第III族氮化物半导体晶体分离于籽晶。在半导体晶体形成步骤中，在下层的露出部分上生长第III族氮化物半导体晶体，并且在掩模层上形成包含熔融混合物的组分的非晶体部分。
在如此制造的第III族氮化物半导体衬底上，位错的转移通过掩模来阻止，并且甚至在接合界面处几乎没有出现位错。就是说，第III族氮化物半导体衬底的位错充分小于常规衬底的位错。籽晶与第III族氮化物半导体晶体接触的面积充分小。因此，第III族氮化物半导体晶体可以容易地分离于籽晶。
本发明的第十一方面为第十方面的用于制造第III族氮化物半导体衬底的方法的具体实施方案，其中，在掩模层形成步骤中，作为露出部分，形成离散地设置的多个生长起始区以及用于连接生长起始区的连接部分。
本发明的第十二方面为第十一方面的用于制造第III族氮化物半导体衬底的方法的具体实施方案，其中，在掩模层形成步骤中，作为露出部分，生长起始区设置在三角形的角顶处，并且连接部分设置在与三角形的边对应的位置处，以由此形成掩模层。
本发明的第十三方面为第十二方面的用于制造第III族氮化物半导体衬底的方法的具体实施方案，其中，在掩模层形成步骤中，连接部分形成为连接部分的纵向取向成与下层的m轴成5°或更小的角度。
本发明的第十四方面为第十方面至第十三方面中任一方面的用于制造第III族氮化物半导体衬底的方法的具体实施方案，其中，在半导体晶体分离步骤中，当使第III族氮化物半导体晶体分离于籽晶时，熔融混合物的组分从非晶体部分移除出。上述第III族氮化物半导体衬底可以为GaN衬底。
本发明能够提供一种用于制造呈现出无残余应力或裂纹并且具有显著减小的位错密度的第III族氮化物半导体晶体的方法，以及一种用于制造呈现出无残余应力或裂纹并且具有显著降低的位错密度的第III族氮化物半导体衬底(例如，GaN衬底)的方法。
附图说明
由于在结合附图进行考虑的情况下，参考优选的实施方案的以下详细描述，本发明的各种其他目的、特征以及许多附带优点将变得更好理解，所以可以容易认识到本发明的各种其他目的、特征以及许多附带优点，在附图中：
图1为用于描述根据实施方案1的第III族氮化物半导体晶体的简图(部分1)；
图2为用于描述根据实施方案1的第III族氮化物半导体晶体的简图(部分2)；
图3为用于描述在根据实施方案1的用于制造第III族氮化物半导体晶体的方法中所使用的籽晶的俯视图；
图4为图3的A-A横截面图；
图5示出在根据实施方案的用于制造第III族氮化物半导体晶体的方法中所使用的半导体晶体制造设备的结构；
图6为用于描述根据实施方案1的用于制造第III族氮化物半导体晶体的方法的简图；
图7为用于描述根据实施方案2的用于制造第III族氮化物半导体晶体的方法的简图(部分1)；
图8为用于描述根据实施方案2的用于制造第III族氮化物半导体晶体的方法的简图(部分2)；
图9为用于描述在根据实施方案2的用于制造第III族氮化物半导体晶体的方法中所使用的籽晶的简图；
图10A为作为用于描述根据实施方案3的第III族氮化物半导体晶体的俯视图的图10B的B-B横截面图；
图10B为用于描述在根据实施方案3的用于制造第III族氮化物半导体晶体的方法中所使用的籽晶的简图；
图11为示出在实施例中制造的GaN晶体中的非晶体部分的横截面的SEM图像；以及
图12为示出在实施例中制造的GaN晶体的凹坑的SEM图像。
具体实施方式
在下文中，将参照附图描述本发明的具体实施方案。然而，这些实施方案仅为了示例目的而给出并且不应解释为对发明进行限制。在附图中，每层的厚度不是真实测量的厚度而是概念厚度。
在实施方案1至实施方案3中，将描述用于制造第III族氮化物半导体晶体的方法。在实施方案4中，将描述用于利用实施方案1至实施方案3中所述的用于制造第III族氮化物半导体晶体的方法来制造GaN衬底的方法。
实施方案1
将描述实施方案1。在实施方案1中，在自支撑(self-standing)衬底上生长第III族氮化物半导体晶体。
1.第III族氮化物半导体晶体
1-1.GaN晶体
图1示出通过根据实施方案1的用于制造第III族氮化物半导体晶体的方法制造的GaN晶体C10的结构。实施方案1的GaN晶体C10通过助熔剂法制造。GaN晶体C10具有籽晶T10和GaN层150。籽晶T10具有GaN衬底G10和图案化掩模层140。在籽晶T10的掩模层140与GaN层150之间形成有非晶体部分X10，即夹杂物、熔融混合物、氮气等气体、空隙等。
掩模层140形成在作为下层的GaN衬底G10上，更具体地，在GaN衬底G10的主表面160的一部分161上。掩模层140为耐助熔剂层。掩模层140由例如Al2O3形成。因此，在掩模层140上未纵向生长半导体晶体。就是说，掩模层140为抑制GaN层150的生长的层。
非晶体部分X10为其中未形成半导体晶体的部分。每个非晶体部分X10填充有助熔剂。每个非晶体部分X10通过掩模层140的表面(主表面)141和GaN层150限定。在生长温度下，非晶体部分X10为液体。因此，非晶体部分X10没有与掩模层140和GaN层150连接。
GaN层150为GaN单晶。GaN层150形成在GaN衬底G10的主表面160的剩余部分162(即，露出部分)上以及非晶体部分X10上。GaN层150的底表面几乎是平坦的。如在下文中的实施例所述，GaN层150的厚度可以调整到约1mm。
1-2.晶体的位错密度
实施方案1的GaN晶体具有非晶体部分X10。因为GaN不从非晶体部分X10生长，所以GaN层150为在GaN衬底G10的主表面160的剩余部分162上且从GaN衬底G10的主表面160的剩余部分162生长的半导体层。就是说，从作为生长起始点的GaN衬底G10的主表面160的剩余部分162生长的GaN晶体也在掩模层140上横向生长，并且与掩模层140的中心周围的相邻晶体接合。因此，对于GaN层150的形成在非晶体部分X10上的部分，未从GaN衬底G10继承穿透位错，原因是位错被弯曲到平行于主表面160的方向。如在下文中的实施例所述在接合界面处未新出现位错。因而，GaN层150具有优异的结晶度，具体地，非晶体部分X10上的GaN层150具有1×105/cm2或更小的位错密度。为了得到具有低位错密度的GaN晶体，掩模层140的面积优选地尽可能地大。当掩模层140的面积太小时，GaN难于生长。
1-3.晶体的可分离性
在实施方案1的GaN晶体C10中，因为由于籽晶T10的翘曲的应力或来自掩模层140的应力主要施加到籽晶T10与GaN层150之间的界面，所以GaN层150可以容易地分离于籽晶T10。在一些情况下，当进行晶体生长之后降温时GaN层150自发地分离于籽晶T10。可替代地，通过在晶体生长之后向堆叠体施加轻微冲击，可以将GaN层150从籽晶T10移除。图2示出分离之后的GaN层150和籽晶T10。因而，借助包含熔融混合物组分的非晶体部分X10，GaN层150容易分离于GaN衬底G10。
如上所述，有意设置非晶体部分X10以便拦截穿透位错的继承，由此可以制造可以容易地分离于籽晶T10的具有优异结晶度的第III族氮化物半导体晶体。
2.籽晶
2-1.籽晶
在实施方案1中，图1中所示的GaN层150通过助熔剂法生长。然后，将描述用在助熔剂法中的籽晶T10。籽晶T10示出在图3和图4中。图3为从顶部观察时籽晶T10的俯视图。图4为图3的A-A横截面图。
2-2.籽晶的形状
如图3所示，籽晶T10包括GaN衬底G10和掩模层140。掩模层140具有周期设置有接近三角形形状的图案。GaN衬底G10的未覆盖有掩模层140的露出部分R10包括第一区域R1和第二区域R2。第一区域R1设置在GaN衬底G10的主表面160上。主表面160为GaN的c平面。每个第一区域R1具有接近圆形的形状。第一区域R1用作GaN晶体生长的起始点，即，生长起始区。
第二区域R2以线性图案设置在GaN衬底G10的主表面160上。三个邻近的第一区域R1构成三角形。该三角形接近于正三角形。第二区域R2为用于连接邻近第一区域R1(即，生长起始区)的连接部分。第二区域R2用作用于引导从作为生长起始点的第一区域R1开始生长的GaN晶体横向延伸的引导物。换句话说，第二区域R2是为了促使GaN层在掩模层140上的横向生长。第二区域R2设置在与由邻近第一区域R1限定的三角形的边对应的位置处。第一区域R1设置在三角形的角顶处。因而，掩模层140中的任一部分均通过第一区域R1和第二区域R2设置、分割。
每个第一区域R1均具有1μm至2000μm的内宽W1。当内宽W1小于1μm时，GaN晶体不生长或不能均匀地生长。另一方面，当内宽W1超过2000μm时，减少位错的效果不充分。内宽W1优选地为10μm至500μm。
每个第二区域R2均具有200μm或更小的宽度W2。宽度W2显著小于内宽W1，具体地，满足以下关系：
W1>2×W2
本发明人已经发现当在籽晶上存在两者不同类型的区域(即，第一区域R1和第二区域R2)时，在助熔剂法中，晶体选择性地在具有更大面积的籽晶的籽晶上生长。因此，半导体晶体可以仅在具有内宽W1和宽度W2的两种类型的区域中的具有内宽W1的区域上生长，在第二区域R2中没有生成位错，并且第二区域R2用作横向生长的引导物。
掩模层140的面积与GaN衬底G10的主表面160的总面积的比优选地为50％或更大。在实施方案1中，即使掩模层140的面积比增加，半导体晶体仍可以稳定生长，原因是形成第二区域R2以促使GaN层的横向生长。
3.原子层沉积(ALD)
在实施方案1中，掩模层140通过原子层沉积(ALD)形成。ALD在膜质量和膜厚的重复性方面是优良的。掩模层140由例如Al2O3形成。掩模层140具有10nm至500nm的厚度。掩模层140具有20μm至5,000μm的边长。通过ALD形成的Al2O3膜是密实的。因此，Al2O3膜难于在助熔剂中溶解。
掩模层140可以由除Al2O3之外的材料(例如TiO2或ZrO2)形成。当掩模层140由包含Si的SiO2或SiN4形成时，Si原子溶解在助熔剂中，由此抑制了生长。
4.半导体晶体制造设备
下面将描述实施方案1的半导体晶体制造设备。图5中所示的半导体晶体制造设备10为用于通过助熔剂法生长第III族氮化物半导体的设备。如图5所示，半导体晶体制造设备10包括：压力容器20；反应器11；坩埚12；加热设备13；供给管14、16；以及排出管15、17。
压力容器20为由不锈钢制成的耐压中空圆柱体。供给管16和排出管17连接到压力容器20。在压力容器20中，设置有反应器11和加热设备13。通过将反应器11放置在压力容器20中，反应器11无需特别地高耐压性。因而，反应器11可以由便宜材料制成，并且提高了可再利用性。
反应器11由SUS制成并且具有耐热性。在反应器11中，放置有坩埚12。坩埚12由例如W(钨)、Mo(钼)、BN(氮化硼)、氧化铝或YAG(钇铝石榴石)等材料制成。坩埚12容纳包含Ga和Na的熔融混合物21，并且籽晶T10保持在熔融混合物21中。
将供给管14和排出管15连接到反应器11。通过对附接到供给管14和排出管15的阀(未示出)的操作，执行将氮气通入并且供给到反应器11中，并且控制反应器11内部的压力。经由供给管16也将氮气供给到压力容器20中。通过对附接到供给管16和排出管17的阀(未示出)的操作，控制氮气流量和排出量，由此压力容器20内部的压力与反应器11的内部压力几乎相等。通过加热设备13控制反应器11内部的温度。
半导体晶体制造设备10设置有能够旋转坩埚12以搅拌包含在坩埚12中的熔融混合物21的设备，由此在生长GaN晶体期间搅拌熔融混合物21。借助该设备，熔融混合物21可以具有均匀的Na、Ga或N浓度分布，由此可以生长均匀质量的GaN晶体。可以旋转坩埚12的设备具有旋转轴22、转台23以及驱动单元24。旋转轴22从反应器11的内部延伸到压力容器20的外部。转台23设置在反应器11中并且连接到旋转轴22使得转台23支承坩埚12。驱动单元24控制旋转轴22的旋转。转台23通过借助驱动单元24的驱动而使旋转轴22旋转来旋转，由此旋转由转台23支承的坩埚12。
同时，当采用的反应器11具有耐压性时，不一定采用压力容器20。另外，为了防止Na在GaN晶体生长期间蒸发，坩埚12可以设置有盖子。可提供坩埚12摆动方式替代坩埚12旋转方式，或者除坩埚12旋转方式之外，还可提供坩埚12摆动方式。
5.用于制造第III族氮化物半导体晶体的方法
根据实施方案1的用于制造第III族氮化物半导体晶体的方法包括以下步骤：
(A)掩模层形成步骤
(B)半导体晶体形成步骤
下面将详细地描述这些步骤。
5-1.(A)掩模层形成步骤
首先，提供GaN衬底G10。GaN衬底G10为自支撑GaN衬底并且具有约5×106/cm2的位错密度。GaN衬底G10也用作其上将形成掩模层的下层。因而，掩模层140通过ALD形成在GaN衬底G10上。此时，形成露出GaN衬底G10的露出部分R10和未露出GaN衬底G10的未露出部分。最终，制造出图4所示的籽晶T10。
5-2.(B)半导体晶体形成步骤
通过作为液相外延的技术的助熔剂法在籽晶T10上形成半导体晶体。就是说，如图5所示，籽晶T10和原料放置在半导体晶体制造设备10中。表1示出此处所采用的原料(助熔剂)。Ga比率优选为5mol％至40mol％。碳比率可以基于Na从0mol％至2.0mol％变化。就是说，助熔剂可以包含或可以不包含碳，并且优选地具有0.01mol％至2.0mol％的碳含量。注意，表1中所示的元素的量仅为示例，并且可以采用其他量。
不必说，目标半导体晶体为第III族氮化物半导体晶体，该第III族氮化物半导体晶体可以为GaN、AlGaN、InGaN、AlInGaN等。首先，表1中所示的原料在露点和氧水平受控的手套箱中称重。注意，表1中所示的原料的量仅为示例，并且可以采用其他量。然后，将籽晶T10和原料放置在由铝制成的坩埚12中。接下来，将坩埚12放置在设置在半导体晶体制造设备10中的反应器11中的转台23上。排空压力容器20，并且此后升高容器20内部的压力和温度。此时，将作为原料之一的氮气供应到反应器11的内部。
[表1]
Ga 20g至80g
Na 20g至80g
C 0.01mol％至2.0mol％(基于Na)
表2示出在以上步骤和在坩埚12中所采用的条件。实际上，温度为870℃并且压力为4MPa。在这些条件下，前述材料熔融以形成熔融混合物。混合物以20rpm搅拌。转台23的旋转方向以预定周期适当地更改。籽晶T10的露出表面162可能经受回熔。
[表2]
温度 850℃至1,000℃
压力 3MPa至10MPa
搅拌条件 0rpm至100rpm
生长时间 20小时至200小时
在通过加压使助熔剂的原料浓度到达超饱和之后，GaN层150开始在助熔剂混合物中的图4所示的籽晶T10上生长。GaN层150为半导体单晶。在这种情况下，GaN层150沿向上(纵向)方向从作为生长起始点的第一区域R1的表面生长并且沿横向方向在掩模层140上生长。向上(纵向)方向为生长的GaN的c轴，即，GaN沿着GaN的c面上的c轴生长。如图6所示，GaN层150生长为填充第一区域R1并且进一步沿横向方向和向上方向生长。在第二区域R2处，GaN层150沿横向方向沿着第二区域R2生长。
在没有第一区域R1和第二区域R2的部分处，即，在掩模层140上，如图6所示，GaN层150的从生长起始点(第一区域R1)斜对地生长的一部分与GaN层150的从其他生长起始点斜对地生长的另一部分融合并接合。如此，非晶体部分X10形成为被生长在第一区域R1上和掩模层140上的GaN层150覆盖。接合且平坦的GaN层150沿向上方向生长，并且制造了图1所示的GaN晶体C10。如表2所示，生长时间为20小时至200小时。非晶体部分X10的厚度可以通过调整GaN的横向生长速率和纵向生长速率来控制。为了形成稳定的非晶体部分，将生长温度、压力和碳含量调整为使得横向生长速率为纵向生长速率的1.3倍或更大。
6.变化方案
6-1.第III族氮化物半导体晶体
在实施方案1中，形成GaN层150。然而，本发明的方法可以应用于制造其他第III族氮化物半导体晶体。就是说，本发明的制造方法适用于制造晶体AlXInYGa(1-X-Y)N(0≤X，0≤Y，X+Y≤1)。在这种情况下，可以在包含至少第III族金属和Na的熔融混合物中生长半导体晶体。
6-2.下层的结构
在实施方案1中，晶锭的GaN衬底G10用作下层。然而，可以在GaN衬底上进一步外延生长GaN层。在那种情况下，可以将形成在晶锭GaN衬底上的外延GaN层认作下层。可以将由GaN衬底和形成在GaN衬底上的外延GaN层组成的两层认作下层。
6-3.第二区域
GaN的c面上的线性第二区域R2可以设置为平行于GaN衬底G10的m轴或a面(即，垂直于GaN衬底G10的a轴)。因此，从掩模层140的每个三角形的三个角顶朝向每个三角形的中心的方向为a轴。a轴方向的生长速率大于m轴方向的生长速率。因此，生长在第一区域R1上的GaN为a轴平行于GaN衬底G10的a轴的正六方晶体。因此，掩模层140的每个三角形的中心用作横向生长的GaN的正六边形的角顶，并且GaN在三角形的中心处彼此平滑接合。因此，促使半导体的平行于与线性第二区域R2的延伸方向垂直的a轴的横向生长的效果可以在结晶度上得到进一步提高。实际上，第二区域R2形成为使得第二区域R2的纵向为与GaN衬底G10的m轴成5°或更小的角度的方向。即使没有形成第二区域R2，在一些情况下，也可以形成非晶体部分X10。
7.实施方案1的概要
如上所述，使用设置有第一区域R1和第二区域R2的籽晶作为用于在根据实施方案1的用于制造第III族氮化物半导体晶体的方法中的助熔剂法的籽晶T10。然后，在GaN衬底G10的第一区域R1上生长半导体晶体。在掩模层140上形成非晶体部分X10。来自非晶体部分X10下的半导体层的穿透位错(晶格缺陷)没有继承到设置在非晶体部分X10上的GaN层150。如此形成的GaN晶体具有令人满意的低位错密度。由于非晶体部分X10，在生长的晶体的接合界面处几乎未出现新位错，并且来自掩模层140的应力未施加到GaN层150。因而，可以形成优异结晶度并具有很小残余应力或很少裂纹的第III族氮化物半导体晶体。
注意，给出实施方案1仅为了示例目的，并且不必说，本领域技术人员可以认识到各种修改方案和变化方案，只要未损害本发明的范围即可。与附图中所示的第一区域R1和第二区域R2的数量相比，设置在籽晶T10中的第一区域R1和第二区域R2的数量实际上为更大数量。然而，事实仍然是，第一区域R1和第二区域R2以规则方式形成。
实施方案2
将描述实施方案2，在实施方案2中，除籽晶T10为在蓝宝石衬底上外延生长的GaN层之外，重复与实施方案1的程序相同的程序。因而，将省略与实施方案1相关的相同描述。
1.第III族氮化物半导体晶体
1-1.GaN晶体
图7示出通过根据实施方案2的用于制造第III族氮化物半导体晶体的方法制造的GaN晶体C20的横截面结构。GaN晶体C20具有籽晶T20和GaN层250。在籽晶T20与GaN层250之间形成有非晶体部分X20。
籽晶T20具有蓝宝石衬底S20、低温缓冲层220、GaN层230以及图案化掩模层240。在GaN层230的顶表面260的部分261上，形成掩模层240，并且在剩余部分(即，GaN层230的顶表面260的露出部分262)上，未形成掩模层。GaN层250与顶表面260的剩余部分262和非晶体部分X20接触。GaN层250还与掩模层240的侧表面242接触。
如图8所示，对于实施方案2的GaN晶体C20，GaN层250可以容易地分离于籽晶T20。这是因为非晶体部分X20在半导体晶体的生长温度下为液体，并且其不与GaN层250或掩模层240接触。
2.籽晶
将描述用在根据实施方案2的用于制造第III族氮化物半导体晶体的方法中的籽晶T20。如图9所示，籽晶T20具有蓝宝石衬底S20、低温缓冲层220、GaN层230以及掩模层240。蓝宝石衬底S20为具有c面主表面的蓝宝石衬底。低温缓冲层220为由GaN或AlN形成的层。GaN层230为其上将形成掩模层240的下层。掩模层240为抑制GaN层250生长的层。其他与实施方案1的籽晶T10相同。
3.用于制造第III族氮化物半导体晶体的方法
根据实施方案2的用于制造第III族氮化物半导体晶体的方法包括以下步骤：
(C-1)低温沉积缓冲层形成步骤
(C-2)下层形成步骤
(A)掩模层形成步骤
(B)半导体晶体形成步骤
下面将详细地描述这些步骤。
3-1.(C-1)低温沉积缓冲层形成步骤
首先，在用作生长衬底的蓝宝石衬底S20上形成低温沉积缓冲层220(参见图7)。蓝宝石衬底S20的主表面为c面。低温沉积缓冲层220形成在蓝宝石衬底S20上。生长技术的实例包括金属有机化学气相沉积(MOCVD)、氢化物气相外延(HVPE)、分子束外延(MBE)以及液相外延。可以采用这些技术中的任何技术。低温沉积缓冲层220为GaN层。层220可以为AlN层。
3-2.(C-2)下层形成步骤
随后，在低温沉积缓冲层220上形成GaN层230(参见图7)。GaN层230用作下层。GaN层230优选地具有1.5μm至30μm的厚度。在下层形成步骤中，可以采用金属有机化学气相沉积(MOCVD)、氢化物气相外延(HVPE)、分子束外延(MBE)以及液相外延中的任何技术。
3-3.(A)掩模层形成步骤
然后，在GaN层230上形成掩模层240(参见图7)。掩模层240具有与图3所示的掩模层140的图案相同的图案。
3-3.(B)半导体晶体形成步骤
随后，通过作为液相外延的技术的助熔剂法在籽晶T20上形成半导体晶体层。可以使用如表1所示的相同的原料。可以采用如表2所示的助熔剂法的相同条件。
在通过升高温度和压力使助熔剂的原料浓度到达超饱和之后，GaN层250从作为生长起始点的第一区域生长。在形成非晶体部分X20的同时，形成GaN层250。因而，制造出图7所示的GaN晶体C20。
4.制造的第III族氮化物半导体晶体
GaN晶体C20具有GaN层250。GaN层250的性质几乎与实施方案1中所述的GaN层150的那些性质相同。GaN层250具有1×105/cm2或更小的位错密度。位错密度在GaN层250上是均匀的，原因是多个非晶体部分X20以规则方式排列。对于籽晶T20与GaN层250之间的分离性，与实施方案1的GaN层150相比，GaN层250可以更容易分离于籽晶T20，原因是来自蓝宝石衬底S20的应力施加到籽晶T20与GaN层250之间的界面。
5.变化方案
5-1.蓝宝石衬底
在实施方案2中，使用c面蓝宝石衬底S20。可以使用其他蓝宝石衬底例如a面蓝宝石衬底。因为c面作为主表面的GaN生长在蓝宝石的a面上，所以GaN层230的主表面为c面。因此，GaN层230与线性第二区域R2之间的晶体取向的关系与实施方案1中相同。
5-2.其他变化方案
在实施方案2中，可以应用在实施方案1中所述的所有变化方案。
6.实施方案2的概要
如上所述，使用设置有第一区域和第二区域的籽晶作为用于在根据实施方案2的用于制造第III族氮化物半导体晶体的方法中的助熔剂法的籽晶T20。在掩模层240上形成非晶体部分X20。来自非晶体部分X20下的半导体层的穿透位错(晶格缺陷)没有继承到设置在非晶体部分X20上的GaN层。如此形成的GaN晶体具有令人满意的低位错密度。由于非晶体部分X20，在生长的晶体的接合界面处几乎未出现新位错。因而，可以形成优异结晶度的第III族氮化物半导体晶体。由于非晶体部分X20，来自掩模层240的应力未施加到GaN层250。因而，制造出具有很小残余应力或很少裂纹的第III族氮化物半导体晶体。
实施方案3
将描述实施方案3。在实施方案3中，GaN晶体C30具有两个阶段，即，第一阶段和第二阶段，如图10A和图10B所示制造掩模层。图10A为沿着图10B的俯视图中的三角形图案的B-B线所截取的横截面。
1.第III族氮化物半导体晶体
GaN晶体C30具有GaN衬底G30、第一掩模层320、第一GaN层330、第二掩模层340以及第二GaN层350。在第一掩模层320与第一GaN层330之间形成有第一非晶体部分X30。在第二掩模层340与第二GaN层350之间形成有第二非晶部分X40。如图10A和图10B所示，第二掩模层340形成在当从作为第一GaN层330的生长起始点的第一露出部分361(第一阶段的第一区域R1)观察时垂直于GaN衬底G30的主表面的延伸线上。此外，第二露出部分362(第二阶段的第一区域R3)形成在第一掩模层320上。因此，生长在GaN衬底G30上的第一GaN层330的位错Z3被第二掩模层340阻隔。另一方面，在第一掩模层320上方存在很少的位错。因此，从第二露出部分362(R3)纵向和横向生长的第二GaN层350具有优异的结晶度。与实施方案1和实施方案2相比，得到的GaN晶体C30具有更低的位错密度。在生长的晶体的接合界面处的位错可以如实施方案1和实施方案2那样被抑制。另外，在实施方案3中，制造出具有很少位错的GaN晶体，原因是形成多个掩模层。与第一阶段一样，第二阶段的露出部分R20具有的第一区域R3和第二区域R4。第二阶段的第二区域R4的结构与第一阶段的第二区域R2的结构相同。
2.制造方法
在实施方案3中，执行以下步骤：(A)在下层上形成第一掩模层的第一掩模层形成步骤；(B)在熔融混合物中在第一掩模层上形成第一第III族氮化物半导体晶体的第一半导体晶体形成步骤；(C)在第一第III族氮化物半导体晶体上形成第二掩模层的第二掩模层形成步骤；以及(D)在熔融混合物中在第二掩模层上形成第二第III族氮化物半导体晶体的第二半导体晶体形成步骤。在第二掩模层形成步骤中，第二掩模层340形成在当从第一掩模层320的第一露出部分361(R1)观察时与第一掩模层320的主表面垂直的位置处。第一掩模层320的中心轴与第二露出部分362(R3)的中心轴一致。第一露出部分361(R1)的中心轴与第二掩模层340的中心轴一致。不必说，第二掩模层可以形成在偏移该位置的位置处。第二掩模层形成步骤优选地在第一GaN层330抛光和平坦化之后执行。
2.变化方案
实施方案3的两阶段掩模层可以形成在实施方案2中所使用的蓝宝石衬底S20的GaN层230上。该变化方案可以与实施方案1和实施方案2中所述的变化方案结合。
实施方案4
将描述实施方案4。在实施方案4中，描述用于利用实施方案1至实施方案3所述的用于制造第III族氮化物半导体晶体的方法制造GaN衬底的方法。
1.用于制造第III族氮化物半导体晶体的方法
根据实施方案4的用于制造第III族氮化物半导体晶体的方法包括实施方案1至实施方案3所述的步骤之后的以下步骤：
(D)半导体晶体分离步骤
1-1.(D)半导体晶体分离步骤
如上所述，在具有非晶体部分X10、X20、X30和X40的GaN晶体C10、C20和C30中，GaN层150、250、330和350容易分离于生长衬底。这是因为非晶体部分X10、X20、X30和X40在半导体晶体的生长温度下是液体，并且其分别不与GaN层150、250、330和350接触。如图2和图8所示，通过利用GaN晶体和生长衬底的热膨胀系数之间的差借助加热和冷却使GaN晶体分离于生长衬底。通过该分离，自动移除了非晶体部分X10、X20、X30和X40。
实际上，掩模层140、240、320和340或非晶体部分X10、X20、X30和X40的一部分可以仍粘合到GaN晶体。在这种情况下，通过刮削表面解决问题。因而，制造出GaN自支撑衬底。
2.实施方案4的概要
如上所述，在根据实施方案4的用于制造GaN衬底的方法中。通过移除利用实施方案1至实施方案3所述的方法从生长衬底形成的GaN晶体制造出GaN自支撑衬底。
1.实施例1
1-1.掩模层形成
将描述实施例1。在实施例1中，使用根据实施方案1的用于制造第III族氮化物半导体晶体的方法。采用c面GaN自支撑衬底。GaN自支撑衬底具有2英寸(50.8mm)的厚度。通过ALD在GaN自支撑衬底上形成Al2O3层以使Al2O3层具有100nm的厚度。
随后，执行在Al2O3层上沉积抗蚀剂和对抗蚀剂的图案化以制造抗蚀剂掩模。Al2O3层通过浸入到缓冲氢氟酸(BHF)中进行蚀刻直到露出下层(GaN)为止。在此，掩模层具有接近正三角形的形状的图案。三角形的每条边具有300μm的长度，第一区域R1具有90μm的内宽W1，并且第二区域R2的延伸方向与GaN的m轴之间的角度为5°或更小。
1-2.生长
随后，将籽晶放置在半导体晶体制造设备中。将Ga(30g)、Na(30g)和C(80mg)的原料放置在半导体晶体制造设备中的坩埚中。在供应氮气的同时升高温度和压力。设备内部的温度为870℃。设备内部的压力为4MPa。在晶体生长期间，合适地更改转台的旋转方向，并且借助旋转部件以20rpm搅拌混合物。GaN生长时间为60小时。
1-3.制造的GaN晶体
因此，产出GaN晶体。形成对应于非晶体部分X10的部分。如此生长的GaN层可以容易地分离于籽晶。在分离期间，发现助熔剂组分流出。如此生长的GaN层具有0.9mm的厚度。如此得到的GaN晶体具有1×105/cm2或更小的均匀位错密度。
图11为示出如此得到的GaN晶体的横截面的SEM图像。如图11所示，观察到非晶体部分的痕迹。在观察之前，清洗掉非晶体部分的助熔剂组分，并且观察没有助熔剂的晶体。在图11的SEM图像中，沿纵向方向的线不是位错而是在为了观察横截面进行切割时不可避免形成的裂纹。
在通过化学机械抛光(CMP)对表面进行抛光和平坦化之后，通过KOH蚀刻GaN表面，并且观察到凹坑。图12示出凹坑的SEM图像。凹坑形成在第一区域R1上方的位置中，但是几乎不形成在第二区域R2上方的位置中。根据该结果，半导体晶体通过第一区域R1作为生长起始点而生长。

Claims (13)

1.一种用于制造第III族氮化物半导体晶体的方法，所述方法包括：
掩模层形成步骤：在下层上形成掩模层以由此形成所述下层的未被所述掩模层覆盖的露出部分和所述下层的被所述掩模层覆盖的未露出部分；
半导体晶体形成步骤：在包含至少第III族金属和Na的熔融混合物中在所述下层的所述露出部分上生长第III族氮化物半导体晶体；并且
其中，在所述半导体晶体形成步骤中，在所述下层的所述露出部分上生长所述第III族氮化物半导体晶体；并且在所述掩模层上形成包含所述熔融混合物的组分的非晶体部分。
2.根据权利要求1所述的用于制造第III族氮化物半导体晶体的方法，其中，在所述掩模层形成步骤中，作为所述露出部分，形成离散地设置的多个生长起始区以及连接所述生长起始区的连接部分。
3.根据权利要求2所述的用于制造第III族氮化物半导体晶体的方法，其中，在所述掩模层形成步骤中，作为所述露出部分，所述生长起始区设置在三角形的角顶处，并且所述连接部分设置在与所述三角形的边对应的位置处，以由此形成所述掩模层。
4.根据权利要求3所述的用于制造第III族氮化物半导体晶体的方法，其中，在所述掩模层形成步骤中，所述连接部分形成为所述连接部分的纵向取向成与所述下层的m轴成5°或更小的角度。
5.根据权利要求1至4中任一项所述的用于制造第III族氮化物半导体晶体的方法，所述方法还包括：
第一掩模层形成步骤：在所述下层上形成第一掩模层；
第一半导体晶体形成步骤：在所述熔融混合物中在所述第一掩模层上生长第一第III族氮化物半导体晶体；
第二掩模层形成步骤：在所述第一第III族氮化物半导体晶体上形成第二掩模层；以及
第二半导体晶体形成步骤：在所述熔融混合物中在所述第二掩模层上生长第二第III族氮化物半导体晶体。
6.根据权利要求5所述的用于制造第III族氮化物半导体晶体的方法，其中在所述第二掩模层形成步骤中，所述第二掩模层形成在当从所述第一掩模层的露出部分观察时与所述第一掩模层的主表面垂直的位置处。
7.根据权利要求1所述的用于制造第III族氮化物半导体晶体的方法，其中，在所述掩模层形成步骤中，所述掩模层通过原子层沉积形成。
8.根据权利要求1所述的用于制造第III族氮化物半导体晶体的方法，其中，在所述掩模层形成步骤中，形成由Al2O3、ZrO2和TiO2中至少之一制成的所述掩模层。
9.一种用于制造第III族氮化物半导体衬底的方法，所述方法包括：
掩模层形成步骤：在下层上形成掩模层，并且形成具有所述下层的未被所述掩模层覆盖的露出部分和所述下层的被所述掩模层覆盖的未露出部分的籽晶；
半导体晶体形成步骤：在至少包含Ga和Na的熔融混合物中在所述下层的所述露出部分上生长第III族氮化物半导体晶体；以及
半导体晶体分离步骤：使所述第III族氮化物半导体晶体分离于所述籽晶，并且
其中，在所述半导体晶体形成步骤中，所述第III族氮化物半导体晶体生长在所述下层的所述露出部分上，并且在所述掩模层上形成包含所述熔融混合物的组分的非晶体部分。
10.根据权利要求9所述的用于制造第III族氮化物半导体衬底的方法，其中，在所述掩模层形成步骤中，作为所述露出部分，形成离散地设置的多个生长起始区以及连接所述生长起始区的连接部分。
11.根据权利要求10所述的用于制造第III族氮化物半导体衬底的方法，其中，在所述掩模层形成步骤中，作为所述露出部分，所述生长起始区设置在三角形的角顶处，并且所述连接部分设置在与所述三角形的边对应的位置处，以由此形成所述掩模层。
12.根据权利要求11所述的用于制造第III族氮化物半导体衬底的方法，其中，在所述掩模层形成步骤中，所述连接部分形成为所述连接部分的纵向取向成与所述下层的m轴成5°或更小的角度。
13.根据权利要求9所述的用于制造第III族氮化物半导体衬底的方法，其中，在所述半导体晶体分离步骤中，当使所述第III族氮化物半导体晶体分离于所述籽晶时，从所述非晶体部分移除所述熔融混合物的组分。
CN201410250941.0A 2013-06-07 2014-06-06 制造第III族氮化物半导体晶体的方法及制造GaN衬底的方法 Active CN104233457B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013121241A JP5999443B2 (ja) 2013-06-07 2013-06-07 ＩＩＩ 族窒化物半導体結晶の製造方法およびＧａＮ基板の製造方法
JP2013-121241 2013-06-07

Publications (2)

Publication Number Publication Date
CN104233457A true CN104233457A (zh) 2014-12-24
CN104233457B CN104233457B (zh) 2017-04-12

Family

ID=52004343

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410250941.0A Active CN104233457B (zh) 2013-06-07 2014-06-06 制造第III族氮化物半导体晶体的方法及制造GaN衬底的方法

Country Status (3)

Country Link
US (1) US9691610B2 (zh)
JP (1) JP5999443B2 (zh)
CN (1) CN104233457B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107208312A (zh) * 2015-01-29 2017-09-26 日本碍子株式会社 自立基板、功能元件及其制造方法
CN113826188A (zh) * 2019-03-13 2021-12-21 加利福尼亚大学董事会 使用空隙部分移除器件的基板

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6848242B2 (ja) * 2016-07-25 2021-03-24 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法
US20230022774A1 (en) * 2019-12-26 2023-01-26 Kyocera Corporation Manufacturing method for semiconductor element, and semiconductor device

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020070383A1 (en) * 1999-03-31 2002-06-13 Naoki Shibata Group III nitride compound semiconductor device and method for producing the same
US20020197841A1 (en) * 2001-06-05 2002-12-26 Seiji Nagai Group III nitride compound semiconductor element and method for producing the same
US20040183090A1 (en) * 2003-03-20 2004-09-23 Matsushita Electric Industrial Co., Ltd. Method of manufacturing group III nitride substrate and semiconductor device
CN1641835A (zh) * 2004-01-15 2005-07-20 Lg电子有限公司 高质量氮化物半导体薄膜及其制作方法
JP2006005044A (ja) * 2004-06-16 2006-01-05 Rohm Co Ltd 窒化物系半導体発光素子及びその製造方法
JP2006316308A (ja) * 2005-05-11 2006-11-24 Furukawa Co Ltd Ｉｉｉ族窒化物半導体層の形成方法、ｉｉｉ族窒化物半導体基板の製造方法、ｉｉｉ族窒化物半導体基板
JP2009032971A (ja) * 2007-07-27 2009-02-12 Rohm Co Ltd 窒化物半導体素子の製造方法
WO2009098979A1 (ja) * 2008-02-08 2009-08-13 Showa Denko K.K. Ｉｉｉ族窒化物半導体エピタキシャル基板およびその製造方法
CN101586253A (zh) * 2008-05-22 2009-11-25 丰田合成株式会社 N型ⅲ族氮化物基化合物半导体及其制造方法
CN101924173A (zh) * 2010-05-28 2010-12-22 孙文红 高光效图形衬底及其制造方法

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3139445B2 (ja) * 1997-03-13 2001-02-26 日本電気株式会社 ＧａＮ系半導体の成長方法およびＧａＮ系半導体膜
JP4432180B2 (ja) 1999-12-24 2010-03-17 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体の製造方法、ｉｉｉ族窒化物系化合物半導体素子及びｉｉｉ族窒化物系化合物半導体
KR20020084194A (ko) 2000-03-14 2002-11-04 도요다 고세이 가부시키가이샤 Ｉｉｉ족 질화물계 화합물 반도체의 제조방법 및 ｉｉｉ족질화물계 화합물 반도체 소자
JP3679720B2 (ja) 2001-02-27 2005-08-03 三洋電機株式会社 窒化物系半導体素子および窒化物系半導体の形成方法
JP3864870B2 (ja) 2001-09-19 2007-01-10 住友電気工業株式会社 単結晶窒化ガリウム基板およびその成長方法並びにその製造方法
JP4092927B2 (ja) 2002-02-28 2008-05-28 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体、ｉｉｉ族窒化物系化合物半導体素子及びｉｉｉ族窒化物系化合物半導体基板の製造方法
EP1581675B1 (en) 2002-12-11 2009-10-14 AMMONO Sp. z o.o. A template type substrate and a method of preparing the same
JP4597534B2 (ja) 2003-01-20 2010-12-15 パナソニック株式会社 Ｉｉｉ族窒化物基板の製造方法
US7524691B2 (en) 2003-01-20 2009-04-28 Panasonic Corporation Method of manufacturing group III nitride substrate
JP4588340B2 (ja) 2003-03-20 2010-12-01 パナソニック株式会社 Ｉｉｉ族窒化物基板の製造方法
US7125801B2 (en) 2003-08-06 2006-10-24 Matsushita Electric Industrial Co., Ltd. Method of manufacturing Group III nitride crystal substrate, etchant used in the method, Group III nitride crystal substrate, and semiconductor device including the same
US7227172B2 (en) * 2003-10-20 2007-06-05 Matsushita Electric Industrial Co., Ltd. Group-III-element nitride crystal semiconductor device
JP2005194146A (ja) 2004-01-08 2005-07-21 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物結晶の製造方法
JP4716711B2 (ja) 2004-11-05 2011-07-06 日本碍子株式会社 Ｉｉｉ属窒化物単結晶の育成方法
JP4784922B2 (ja) 2004-12-14 2011-10-05 株式会社リコー Ｉｉｉ族窒化物結晶製造方法
JP4603498B2 (ja) 2005-03-14 2010-12-22 株式会社リコー Ｉｉｉ族窒化物結晶の製造方法及び製造装置
EP1775356A3 (en) 2005-10-14 2009-12-16 Ricoh Company, Ltd. Crystal growth apparatus and manufacturing method of group III nitride crystal
US8147612B2 (en) 2006-04-28 2012-04-03 Sumitomo Electric Industries, Ltd. Method for manufacturing gallium nitride crystal and gallium nitride wafer
JP4433317B2 (ja) 2006-12-15 2010-03-17 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体結晶の製造方法
JP2009071220A (ja) 2007-09-18 2009-04-02 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子
CN101925696B (zh) 2008-01-24 2012-12-05 日本碍子株式会社 Ⅲ族金属氮化物单晶的制造方法
EP2259295A4 (en) 2008-03-24 2013-11-27 Ngk Insulators Ltd EPITAXIAL SUBSTRATE FOR SEMICONDUCTOR ELEMENT, SEMICONDUCTOR ELEMENT, AND PROCESS FOR PRODUCING EPITAXIAL SUBSTRATE FOR SEMICONDUCTOR ELEMENT
JP2010042980A (ja) 2008-07-17 2010-02-25 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物結晶の製造方法およびｉｉｉ族窒化物結晶
JP5112983B2 (ja) 2008-08-06 2013-01-09 豊田合成株式会社 Ｉｉｉ族窒化物半導体製造方法およびｉｉｉ族窒化物半導体育成用の種結晶
RU2485221C2 (ru) * 2008-12-24 2013-06-20 Сэн-Гобэн Кристо & Детектёр Монокристалл нитрида, способ его изготовления и используемая в нем подложка
JP5584981B2 (ja) 2009-01-23 2014-09-10 住友電気工業株式会社 ＧａＮ結晶の成長方法
JP2011046548A (ja) * 2009-08-26 2011-03-10 Panasonic Corp テンプレートと、このテンプレートの製造方法と、このテンプレートを用いて育成した結晶と、この結晶の製造方法および製造装置
JP5310534B2 (ja) * 2009-12-25 2013-10-09 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法
JP5754191B2 (ja) * 2011-03-18 2015-07-29 株式会社リコー １３族窒化物結晶の製造方法および１３族窒化物結晶基板の製造方法
FR2973936B1 (fr) 2011-04-05 2014-01-31 Commissariat Energie Atomique Procede de croissance selective sur une structure semiconductrice
EP2701183A4 (en) 2011-08-09 2014-07-30 Panasonic Corp STRUCTURE FOR BREEDING A NITRID SEMICONDUCTOR LAYER, STACKING STRUCTURE, NITRID BASE SEMICONDUCTOR ELEMENT, LIGHTING SOURCE AND MANUFACTURING METHOD THEREFOR
CN103243389B (zh) 2012-02-08 2016-06-08 丰田合成株式会社 制造第III族氮化物半导体单晶的方法及制造GaN衬底的方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020070383A1 (en) * 1999-03-31 2002-06-13 Naoki Shibata Group III nitride compound semiconductor device and method for producing the same
US20020197841A1 (en) * 2001-06-05 2002-12-26 Seiji Nagai Group III nitride compound semiconductor element and method for producing the same
US20040183090A1 (en) * 2003-03-20 2004-09-23 Matsushita Electric Industrial Co., Ltd. Method of manufacturing group III nitride substrate and semiconductor device
CN1641835A (zh) * 2004-01-15 2005-07-20 Lg电子有限公司 高质量氮化物半导体薄膜及其制作方法
JP2006005044A (ja) * 2004-06-16 2006-01-05 Rohm Co Ltd 窒化物系半導体発光素子及びその製造方法
JP2006316308A (ja) * 2005-05-11 2006-11-24 Furukawa Co Ltd Ｉｉｉ族窒化物半導体層の形成方法、ｉｉｉ族窒化物半導体基板の製造方法、ｉｉｉ族窒化物半導体基板
JP2009032971A (ja) * 2007-07-27 2009-02-12 Rohm Co Ltd 窒化物半導体素子の製造方法
WO2009098979A1 (ja) * 2008-02-08 2009-08-13 Showa Denko K.K. Ｉｉｉ族窒化物半導体エピタキシャル基板およびその製造方法
CN101586253A (zh) * 2008-05-22 2009-11-25 丰田合成株式会社 N型ⅲ族氮化物基化合物半导体及其制造方法
CN101924173A (zh) * 2010-05-28 2010-12-22 孙文红 高光效图形衬底及其制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107208312A (zh) * 2015-01-29 2017-09-26 日本碍子株式会社 自立基板、功能元件及其制造方法
CN107208312B (zh) * 2015-01-29 2019-10-01 日本碍子株式会社 自立基板、功能元件及其制造方法
CN113826188A (zh) * 2019-03-13 2021-12-21 加利福尼亚大学董事会 使用空隙部分移除器件的基板

Also Published As

Publication number Publication date
US20140360426A1 (en) 2014-12-11
JP2014237568A (ja) 2014-12-18
CN104233457B (zh) 2017-04-12
US9691610B2 (en) 2017-06-27
JP5999443B2 (ja) 2016-09-28

Similar Documents

Publication Publication Date Title
CN103243389B (zh) 制造第III族氮化物半导体单晶的方法及制造GaN衬底的方法
JP6731590B2 (ja) 窒化物結晶基板の製造方法
CN101410950A (zh) 使用纳米结构柔性层和hvpe制造高质量化合物半导体材料的生长方法
CN104233457A (zh) 制造第III族氮化物半导体晶体的方法及制造GaN衬底的方法
JP2007161536A (ja) ＡｌｘＧａｙＩｎ１−ｘ−ｙＮ結晶基板、半導体デバイスおよびその製造方法
CN104781910B (zh) 氮化镓和金属氧化物的复合衬底
JP7221493B2 (ja) Ｉｉｉ族窒化物結晶の製造方法
JP6604205B2 (ja) 窒化物結晶基板の製造方法および結晶成長用基板
JP6906205B2 (ja) 半導体積層物の製造方法および窒化物結晶基板の製造方法
JP6015566B2 (ja) ＩＩＩ 族窒化物半導体のエッチング方法およびＩＩＩ 族窒化物半導体結晶の製造方法およびＧａＮ基板の製造方法
JP6143145B2 (ja) β−Ｇａ２Ｏ３単結晶層の製造方法、β―Ｇａ２Ｏ３単結晶層付きサファイア基板、β―Ｇａ２Ｏ３自立単結晶及びその製造方法
JP3785566B2 (ja) ＧａＮ系化合物半導体結晶の製造方法
TWI290965B (en) Spinel boules, wafers, and methods for fabricating same
JP6083522B2 (ja) ＩＩＩ 族窒化物半導体結晶の製造方法およびＧａＮ基板の製造方法
JP2006240988A (ja) 窒化ガリウム結晶への酸素ドーピング方法と酸素ドープされたｎ型窒化ガリウム単結晶基板
JP5544859B2 (ja) シリコンエピタキシャルウェーハの製造方法
CN110230102B (zh) 极低位错密度氮化镓单晶及其助熔剂法生长方法
WO2021005731A1 (ja) ヒ化ガリウム単結晶基板
WO2017043215A1 (ja) ＳｉＣ単結晶の製造方法
JP2006282504A (ja) 窒化ガリウム単結晶基板ならびにその製造方法
JP2007284306A (ja) 炭化珪素単結晶及びその製造方法
JP7226026B2 (ja) Ｉｉｉ族窒化物半導体素子の製造方法およびｉｉｉ族窒化物半導体単結晶の製造方法
JP2018115095A (ja) 窒化物結晶基板および窒化物結晶基板の製造方法
US8962456B2 (en) Group III nitride semiconductor single crystal, method for producing the same, self-standing substrate, and semiconductor device
JP2008091729A (ja) 半導体基板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant