JP4432180B2 - Iii族窒化物系化合物半導体の製造方法、iii族窒化物系化合物半導体素子及びiii族窒化物系化合物半導体 - Google Patents

Iii族窒化物系化合物半導体の製造方法、iii族窒化物系化合物半導体素子及びiii族窒化物系化合物半導体 Download PDF

Info

Publication number
JP4432180B2
JP4432180B2 JP36761499A JP36761499A JP4432180B2 JP 4432180 B2 JP4432180 B2 JP 4432180B2 JP 36761499 A JP36761499 A JP 36761499A JP 36761499 A JP36761499 A JP 36761499A JP 4432180 B2 JP4432180 B2 JP 4432180B2
Authority
JP
Japan
Prior art keywords
compound semiconductor
nitride compound
iii nitride
group iii
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP36761499A
Other languages
English (en)
Other versions
JP2001181096A (ja
JP2001181096A5 (ja
Inventor
正好 小池
雄太 手銭
敏夫 平松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP36761499A priority Critical patent/JP4432180B2/ja
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to CA002397219A priority patent/CA2397219C/en
Priority to EP00987699A priority patent/EP1241702A4/en
Priority to CNB008177120A priority patent/CN1298023C/zh
Priority to PCT/JP2000/009120 priority patent/WO2001048798A1/ja
Priority to KR10-2002-7008101A priority patent/KR100499658B1/ko
Priority to AU24005/01A priority patent/AU769574B2/en
Priority to US10/168,617 priority patent/US6979584B2/en
Publication of JP2001181096A publication Critical patent/JP2001181096A/ja
Priority to US11/226,433 priority patent/US7560725B2/en
Publication of JP2001181096A5 publication Critical patent/JP2001181096A5/ja
Application granted granted Critical
Publication of JP4432180B2 publication Critical patent/JP4432180B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00Nanooptics, e.g. quantum optics or photonic crystals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02381Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/0242Crystalline insulating materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/02428Structure
    • H01L21/0243Surface structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/02433Crystal orientation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02458Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02636Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639Preparation of substrate for selective deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02636Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647Lateral overgrowth
    • H01L21/0265Pendeoepitaxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025Physical imperfections, e.g. particular concentration or distribution of impurities
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/30Structure or shape of the active region; Materials used for the active region
    • H01S5/34Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Optics & Photonics (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、III族窒化物系化合物半導体の製造方法に関する。特に、横方向エピタキシャル成長(ELO)成長を用いる、III族窒化物系化合物半導体の製造方法に関する。尚、III族窒化物系化合物半導体とは、例えばAlN、GaN、InNのような2元系、AlxGa1-xN、AlxIn1-xN、GaxIn1-xN(いずれも0<x<1)のような3元系、AlxGayIn1-x-yN(0<x<1, 0<y<1, 0<x+y<1)の4元系を包括した一般式AlxGayIn1-x-yN(0≦x≦1, 0≦y≦1, 0≦x+y≦1)で表されるものがある。なお、本明細書においては、特に断らない限り、単にIII族窒化物系化合物半導体と言う場合は、伝導型をp型あるいはn型にするための不純物がドープされたIII族窒化物系化合物半導体をも含んだ表現とする。
【従来の技術】
【0002】
III族窒化物系化合物半導体は、例えば発光素子とした場合、発光スペクトルが紫外から赤色の広範囲に渡る直接遷移型の半導体であり、発光ダイオード(LED)やレーザダイオード(LD)等の発光素子に応用されている。また、そのバンドギャップが広いため、他の半導体を用いた素子よりも高温において安定した動作を期待できることから、FET等トランジスタへの応用も盛んに開発されている。また、ヒ素(As)を主成分としていないことで、環境面からも様々な半導体素子一般への開発が期待されている。このIII族窒化物系化合物半導体では、通常、サファイアを基板として用い、その上に形成している。
【0003】
【発明が解決しようとする課題】
しかしながら、サファイア基板上にIII族窒化物系化合物半導体を形成すると、サファイアとIII族窒化物系化合物半導体との格子定数のミスフィットにより転位が発生し、このため素子特性が良くないという問題がある。このミスフィットによる転位は半導体層を縦方向(基板面に垂直方向)に貫通する貫通転位であり、III族窒化物系化合物半導体中に109cm-2程度の転位が伝搬してしまうという問題がある。これは組成の異なるIII族窒化物系化合物半導体各層を最上層まで伝搬する。これにより例えば発光素子の場合、LDの閾値電流、LD及びLEDの素子寿命などの素子特性が良くならないという問題があった。また、他の半導体素子としても、欠陥により電子が散乱することから、移動度(モビリティ)の低い半導体素子となるにとどまっていた。これらは、他の基板を用いる場合も同様であった。
【0004】
これについて、図11の模式図で説明する。図11は、基板91と、その上に形成されたバッファ層92と、更にその上に形成されたIII族窒化物系化合物半導体層93を示したものである。基板91としてはサファイアなど、バッファ層92としては窒化アルミニウム(AlN)などが従来用いられている。窒化アルミニウム(AlN)のバッファ層92は、サファイア基板91とIII族窒化物系化合物半導体層93とのミスフィットを緩和させる目的で設けられているものであるが、それでも転位の発生を0とすることはできない。この転位発生点900から、縦方向(基板面に垂直方向)に貫通転位901が伝播し、それはバッファ層92、III族窒化物系化合物半導体層93をも貫いていく。こうして、III族窒化物系化合物半導体層93の上層に、所望の様々なIII族窒化物系化合物半導体を積層して半導体素子を形成しようとすると、III族窒化物系化合物半導体層93の表面に達した転位902から、半導体素子を貫通転位が更に縦方向に伝搬していくこととなる。このように、従来の技術では、III族窒化物系化合物半導体層を形成する際、転位の伝搬を阻止できないという問題があった。
【0005】
本発明は上記の課題を解決するためになされたものであり、その目的は、貫通転位の発生を抑制したIII族窒化物系化合物半導体を製造することである。
【0006】
【課題を解決するための手段】
上記の課題を解決するため、請求項1に記載の発明は、III族窒化物系化合物半導体をエピタキシャル成長により得るIII族窒化物系化合物半導体の製造方法において、平坦な基板上に一様にバッファ層を形成する工程と、バッファ層上に、一様に、少なくとも1層のIII族窒化物系化合物半導体から成り、最上層を第1のIII族窒化物系化合物半導体とする基底層を形成する工程と、基底層をエッチングして、点状、ストライプ状又は格子状の島状態になるように、前記基底層に段差を設ける工程と、エッチングにより形成された点状、ストライプ状又は格子状の島状態の段差の上段の上面及び側面を核として、第2のIII族窒化物系化合物半導体を縦及び横方向エピタキシャル成長させる工程とを有し、縦及び横方向エピタキシャル成長の際に、側面からの横方向成長により段差が空洞を残して塞がれることを特徴とする。
尚、本明細書で基底層とは、単層のIII族窒化物系化合物半導体層の場合と、III族窒化物系化合物半導体層を少なくとも1層含む多重層を一括して表現するために用いる。また、ここで島状態とは、エッチングにより形成された段差の上段の様子を概念的に言うものであって、必ずしも各々が分離した領域を言うものでなく、ウエハ上全体をストライプ状又は格子状に形成するなどのように極めて広い範囲において段差の上段が連続していても良いものとする。また、段差の側面とは必ずしも基板面及びIII族窒化物系化合物半導体表面に対して垂直となるものを言うものでなく、斜めの面でも良い。この際、段差の底部に底面の無い、断面がV字状のものでも良い。これらは特に言及されない限り以下の請求項でも同様とする。
また、請求項2に記載の発明は、基底層は、バッファ層と、III族窒化物系化合物半導体からなる層との周期構造としたことを特徴とする。
【0007】
また、請求項3に記載の発明は、請求項1に記載のIII族窒化物系化合物半導体の製造方法において、段差の深さと幅との関係は、底部からの縦方向成長により段差が埋められるよりも、側面からの横方向成長により段差が塞がれる方が早いよう形成されることを特徴とする。尚、ここでエッチングの際断面がV字状の底面の無い段差の場合は、エピタキシャル成長の際に形成される底面を言う。
【0008】
また、請求項4に記載の発明は、段差の側面は、略全部が{11−20}面であることを特徴とする。
【0009】
また、請求項5に記載の発明は、第1のIII族窒化物系化合物半導体と第2のIII族窒化物系化合物半導体とが同組成であることを特徴とする。尚、ここで同組成とは、ドープ程度の差(モル比1パーセント未満の差)は無視するものとする。
【0010】
請求項6乃至請求項11に記載の発明は、いわば請求項1乃至請求項5に記載の発明に示した工程を2段階行うことを特徴とする。請求項6に記載の発明は、請求項1に記載の発明に対応する。即ち、III族窒化物系化合物半導体をエピタキシャル成長により得るIII族窒化物系化合物半導体の製造方法において、平坦な基板上に一様にバッファ層を形成する工程と、バッファ層上に、一様に、少なくとも1層のIII族窒化物系化合物半導体から成り、最上層を第1のIII族窒化物系化合物半導体とする基底層を形成する工程と、基底層をエッチングして、点状、ストライプ状又は格子状の島状態になるように、基底層に第1の段差を設ける工程と、第1の段差の上段の上面及び側面を核として、第2のIII族窒化物系化合物半導体を縦及び横方向エピタキシャル成長させる工程と、第1の段差の上段の上面及び側面を核として形成された第2のIII族窒化物系化合物半導体の、第1の段差の上段の上方領域の少なくとも一領域をエッチングして第2の段差を設ける工程と、第2の段差の上段の上面及び側面を核として、第3のIII族窒化物系化合物半導体を縦及び横方向エピタキシャル成長させる工程とを有し、第2のIII族窒化物系化合物半導体の縦及び横方向エピタキシャル成長の際に、側面からの横方向成長により第1の段差が空洞を残して塞がれ、第3のIII族窒化物系化合物半導体の縦及び横方向エピタキシャル成長の際に、側面からの横方向成長により第2の段差が空洞を残して塞がれることを特徴とする。尚、請求項1乃至請求項4に記載の発明に示した工程を2段階行うとは、略同一の工程に限定されない。第1段階の工程と第2段階の工程での段差の形状、側面及び底面が略同一であるものに限られない。これらは以下の請求項の説明についても同様である。
【0011】
また、請求項8に記載の発明は請求項3に記載の発明に対応する。即ち、第1及び第2の段差の深さと幅との関係は、底部からの縦方向成長によりそれら段差が埋められるよりも、側面からの横方向成長によりそれら段差が塞がれる方が早いよう形成されることを特徴とする。
【0012】
また、請求項9に記載の発明は請求項4に記載の発明に対応する。即ち、第1及び第2の段差の側面は、略全部が{11−20}面であることを特徴とする。
【0013】
また、請求項10に記載の発明は、請求項5に記載の発明を1段目の横方向エピタキシャル成長に適用したものである。即ち、第1のIII族窒化物系化合物半導体と第2のIII族窒化物系化合物半導体とが同組成であることを特徴とする。
【0014】
また、請求項11に記載の発明は、請求項5に記載の発明を2段目の横方向エピタキシャル成長に適用したものである。即ち、第2のIII族窒化物系化合物半導体と第3のIII族窒化物系化合物半導体とが同組成であることを特徴とする。
【0015】
また、請求項12及び請求項13に記載の発明は、各々請求項1乃至請求項5のいずれか1項に記載の製造方法、及び請求項6乃至請求項11のいずれか1項に記載の製造方法により製造したIII族窒化物系化合物半導体層の、横方向エピタキシャル成長した部分の上層に形成されたことを特徴とするIII族窒化物系化合物半導体素子である。また、請求項14及び請求項15に記載の発明は、各々請求項1乃至請求項5のいずれか1項に記載の製造方法、及び請求項6乃至請求項11のいずれか1項に記載の製造方法により製造したIII族窒化物系化合物半導体層の、横方向エピタキシャル成長した部分の上層に、異なるIII族窒化物系化合物半導体層を積層することにより得られることを特徴とするIII族窒化物系化合物半導体発光素子である。
【0016】
また、請求項16及び請求項17に記載の発明は、各々請求項1乃至請求項5のいずれか1項に記載のIII族窒化物系化合物半導体の製造方法、及び請求項6乃至請求項11のいずれか1項に記載のIII族窒化物系化合物半導体の製造方法に加えて、横方向エピタキシャル成長した部分の上層以外を略全部除去することにより、III族窒化物系化合物半導体層を得ることを特徴とするIII族窒化物系化合物半導体の製造方法である。請求項18乃至請求項28は、各々請求項1乃至請求項11のいずれか1項に記載のIII族窒化物系化合物半導体の製造方法に対応するIII族窒化物系化合物半導体である。
【0017】
【作用及び発明の効果】
本発明のIII族窒化物系化合物半導体の製造方法の概略を図1乃至図4を参照しながら説明する。尚、図1乃至図4では、従属請求項の説明及び理解を助けるため基板1及びバッファ層2を有する図を示しているが、本発明は、縦方向に貫通転位を有するIII族窒化物系化合物半導体から、縦方向の貫通転位の軽減された領域を有するIII族窒化物系化合物半導体層を得るものであり、基板1及びバッファ層2は本発明に必須の要素ではない。以下、まず基板1面上に、バッファ層2を介して形成された、縦方向(基板面に垂直方向)に貫通転位を有するIII族窒化物系化合物半導体層31を用いて本発明を適用する例で、本発明の作用効果の要部を説明する。
【0018】
図1の(a)のように、第1のIII族窒化物系化合物半導体層31を点状、ストライプ状又は格子状等の島状態にエッチングし、段差を設ける。こうして、段差の上段の上面及び側面を核として、第2のIII族窒化物系化合物半導体32を縦及び横方向エピタキシャル成長させることで段差部分を埋めつつ、上方にも成長させることができる。このとき第2のIII族窒化物系化合物半導体32が横方向エピタキシャル成長した部分の上部は、III族窒化物系化合物半導体層31が有する貫通転位の伝搬が抑制され、埋められた段差部分に貫通転位の軽減された領域を作ることができる(請求項1)。第2のIII族窒化物系化合物半導体32を縦及び横方向エピタキシャル成長させる際、図1の(b)のように、段差の上段の上面を核として成長する部分、段差の側面を核として成長する部分、段差の下段面(底部)を核として成長する部分が存在する。本発明では段差の側面を核として成長する部分が明かに存在するようにエピタキシャル成長することである。これにより段差の側面を核として横方向成長する部分は、貫通転位が縦方向に伝搬しない。III族窒化物系化合物半導体層31と第2のIII族窒化物系化合物半導体32とはエピタキシャル成長により不連続面がほとんど無いので、絶縁体等によるマスクを有するものと比較して縦方向(基板1面の法線方向)へ電流を流す際、不連続部分により抵抗が生じることが無い。また、構造的にも安定したものとすることができる。
【0019】
このとき、段差部分を埋める第2のIII族窒化物系化合物半導体32が、段差の下段の底部から縦方向にエピタキシャル成長して元の段差の上段まで成長するよりも、段差の側面から横方向にエピタキシャル成長して向かい合う段差の側面からの横方向エピタキシャル成長面と合体する方が早いならば、段差を埋めた部分のIII族窒化物系化合物半導体32上部にはIII族窒化物系化合物半導体層31から伝搬する貫通転位は著しく抑制され、極めて良質な結晶領域とすることができる(請求項3)。この場合、図1の(c)のように段差の底部を核として成長した部分が表面に出ることなく空洞として残ることとなる。その上部は両側の段差の側面を核として成長してきたIII族窒化物系化合物半導体32の成長面の合体が生じており、III族窒化物系化合物半導体層31から伝搬する貫通転位はこの空洞で止められることとなる。よって、縦方向(基板1面の法線方向)へ電流を流す際、不連続部分により抵抗が生じることが無い。また、構造的にも安定したものとすることができる。
【0020】
上記の様な横方向エピタキシャル成長は、III族窒化物系化合物半導体層31の段差の側面が{11−20}面であるとき容易に実現可能である(請求項4)。このとき例えば横方向エピタキシャル成長中の成長面の少なくとも上部を{11−20}面のまま保つことができる。また、第1のIII族窒化物系化合物半導体と第2のIII族窒化物系化合物半導体とが同組成であるならば、横方向エピタキシャル成長は容易に実現可能である(請求項5)。
【0021】
以上のような方法により、III族窒化物系化合物半導体層31から伝搬する貫通転位を抑制し構造的に安定なものとする一方、不連続面による抵抗増加を伴わないでIII族窒化物系化合物半導体32を形成することができる。尚、図1では基板面に垂直な側面を持つ段差を形成するものを示したが、本発明はこれに限られず、段差の側面は斜めの面でも良い。この際、段差の底部に底面の無い、断面がV字状のものでも良い。これらは以下の説明でも同様である。
【0022】
図1では基板1上にバッファ層2とIII族窒化物系化合物半導体層31とを順に形成し、III族窒化物系化合物半導体層31の厚さより浅いエッチングの場合を示したが、図2のように、エッチングをIII族窒化物系化合物半導体層31の厚さと等しくして段差の底部としてバッファ層2が露出するよう形成しても良い。この場合も、バッファ層2からIII族窒化物系化合物半導体層32が縦方向エピタキシャル成長して段差を埋めるよりも先に、III族窒化物系化合物半導体層31の側面及び段差の上面からの横方向エピタキシャル成長により段差が覆われる方が早くなるよう、エピタキシャル条件と段差の幅及び深さを設定することで本発明を実施することとなる。効果はすでに述べた図1の場合と同様である。
【0023】
また、図3のように、基底層として基板上に形成されたバッファ層、及びこのバッファ層上にエピタキシャル成長したIII族窒化物系化合物半導体層を1周期として、複数周期形成された層を使用するものでも良い。図3では、バッファ層21、III族窒化物系化合物半導体層22、バッファ層23、III族窒化物系化合物半導体層31をこの順に形成し、III族窒化物系化合物半導体層31をエッチングして段差の底部にバッファ層23が露出する例を示している。更には、図3の(a)のような工程ののち、III族窒化物系化合物半導体層31の厚さより浅いエッチングをして段差の底部がIII族窒化物系化合物半導体層31である製造方法、III族窒化物系化合物半導体層31の厚さより深いエッチングをして段差の底部がIII族窒化物系化合物半導体層22又はバッファ層21とする製造方法でも良い。いずれも段差の下段上方に形成されるIII族窒化物系化合物半導体層32は、主に段差の上段の最上層のIII族窒化物系化合物半導体層31を核とした横方向エピタキシャル成長により形成され、縦方向に伝搬する貫通転位の抑制された領域とすることができる。その他、効果はすでに述べた図1の場合と同様である。
【0024】
上記の工程を2度以上繰り返すことにより、基板面の法線方向に伝搬する貫通転位の抑制を何重にも施すことも可能である(請求項6乃至請求項11)。これにより極めて広い面積(基板1面に対し)を、貫通転位の抑制の抑制されたものとすることができる。これを図4に示す。請求項1乃至請求項5の発明で第1段の段差形成と第1のエピタキシャル成長を行い、第1のIII族窒化物系化合物半導体層31から伝搬した貫通転位の抑制された領域を有する第2のIII族窒化物系化合物半導体層32が形成される。ここで、第1のIII族窒化物系化合物半導体層31から伝搬した貫通転位の抑制されていない領域(第1の段差の上段上部)の少なくとも一部をエッチングする。図4の(a)では、第1の段差の上段上部に第2のIII族窒化物系化合物半導体層32を残した深さとしているが、第1のIII族窒化物系化合物半導体層31をもエッチングする深さとしても良い。こうして第2のIII族窒化物系化合物半導体層32の第2の段差の上段の上面及び側面を核として第3のIII族窒化物系化合物半導体層33を縦及び横方向エピタキシャル成長させれば、第2のIII族窒化物系化合物半導体層32の貫通転位の抑制された領域上部の第3のIII族窒化物系化合物半導体33は貫通転位がやはり抑制されており、第2のIII族窒化物系化合物半導体層32の段差を埋めた上部の第3のIII族窒化物系化合物半導体33は、段差の側面を核としてエピタキシャル成長されているので貫通転位の抑制された領域となる。
【0025】
第1の段差を形成するには、図2に示した底部が異なる層である段差、又は図3に示した多重層上の段差、その他の構成の段差でも良い。これらの場合、第2の段差は第2のIII族窒化物系化合物半導体層32のみが露出する深さとしても、或いは第1の段差の上段を削るまでエッチングしても良い。図2に示した底部が異なる層である段差、又は図3に示した多重層上の段差を第1の段差とした場合、上層の第2の段差の構成は第1の段差の構成と異なっていても良い。
【0026】
上記の工程で得られたIII族窒化物系化合物半導体層の、横方向エピタキシャル成長した部分の上層に発光素子を形成することで、素子寿命、或いはLDの閾値の改善された発光素子とすることができる(請求項14及び請求項15)。
【0027】
また、上記の工程で得られたIII族窒化物系化合物半導体層の、横方向エピタキシャル成長した部分の上層のみをその他の層から分離することで、転位等結晶欠陥の著しく抑制された結晶性の良いIII族窒化物系化合物半導体を得ることができる(請求項16及び請求項17)。尚「略全部除去」とは、製造上の簡便さから、一部貫通転位の残った部分を含んでいたとしても本発明に包含されることを示すものである。尚、基底層を残してIII族窒化物系化合物半導体層を得ても良い。
【0028】
【発明の実施の形態】
図1に本発明のIII族窒化物系化合物半導体の製造方法の実施の形態の一例の概略を示す。基板1と、必要ならばバッファ層2と、第1のIII族窒化物系化合物半導体層31とを形成し、トレンチ状にエッチングをする(図1の(a))。この際、エッチングにより段差が生じ、エッチングされなかった面を上段として、側面及び段差の底部(下段面)が形成される。側面は例えば{11−20}面である。次に横方向エピタキシャル成長する条件で、段差の側面及び上面を核として第2のIII族窒化物系化合物半導体32のエピタキシャル成長を行う。有機金属成長法を用いれば、成長面を{11−20}面に保ったまま横方向エピタキシャル成長が容易に可能である。こうして、段差の側面の横方向成長が生じるならば、第2のIII族窒化物系化合物半導体32のその部分については、第1のIII族窒化物系化合物半導体層31からの貫通転位が伝搬しない(図1の(b))。こうして、段差の底部の縦方向の成長によりエッチングされた部分が埋まる前に、段差の両側面の横方向成長がエッチングされた部分の上方で合体するよう、エッチング形状と横方向エピタキシャル成長条件とを設定することで、エッチングされた上部の第2のIII族窒化物系化合物半導体32には貫通転位が抑制された領域を形成することができる(図1の(c))。こののち図4のように、同様の工程をエッチング領域をずらして繰り返すことで、貫通転位が抑制された領域の更に広い第3のIII族窒化物系化合物半導体33を形成することもできる。
【0029】
上記の発明の実施の形態としては、次の中からそれぞれ選択することができる。
【0030】
基板上にIII族窒化物系化合物半導体を順次積層を形成する場合は、基板としてはサファイア、シリコン(Si)、炭化ケイ素(SiC)、スピネル(MgAl2O4)、ZnO、MgOその他の無機結晶基板、リン化ガリウム又は砒化ガリウムのようなIII-V族化合物半導体あるいは窒化ガリウム(GaN)その他のIII族窒化物系化合物半導体等を用いることができる。
【0031】
III族窒化物系化合物半導体層を形成する方法としては有機金属気相成長法(MOCVD又はMOVPE)が好ましいが、分子線気相成長法(MBE)、ハライド気相成長法(Halide VPE)、液相成長法(LPE)等を用いても良く、各層を各々異なる成長方法で形成しても良い。
【0032】
例えばサファイア基板上にIII族窒化物系化合物半導体積層する際、結晶性良く形成させるため、サファイア基板との格子不整合を是正すべくバッファ層を形成することが好ましい。他の基板を使用する場合もバッファ層を設けることが望ましい。バッファ層としては、低温で形成させたIII族窒化物系化合物半導体AlxGayIn1-x-yN(0≦x≦1, 0≦y≦1, 0≦x+y≦1)、より好ましくはAlxGa1-xN(0≦x≦1)が用いられる。このバッファ層は単層でも良く、組成等の異なる多重層としても良い。バッファ層の形成方法は、380〜420℃の低温で形成するものでも良く、逆に1000〜1180℃の範囲で、MOCVD法で形成しても良い。また、DCマグネトロンスパッタ装置を用いて、高純度金属アルミニウムと窒素ガスを原材料として、リアクティブスパッタ法によりAlNから成るバッファ層を形成することもできる。同様に一般式AlxGayIn1-x-yN(0≦x≦1, 0≦y≦1, 0≦x+y≦1、組成比は任意)のバッファ層を形成することができる。更には蒸着法、イオンプレーティング法、レーザアブレーション法、ECR法を用いることができる。物理蒸着法によるバッファ層は、200〜600℃で行うのが望ましい。さらに望ましくは300〜500℃であり、さらに望ましくは400〜500℃である。これらのスパッタリング法等の物理蒸着法を用いた場合には、バッファ層の厚さは、100〜3000Åが望ましい。さらに望ましくは、100〜400Åが望ましく、最も望ましくは、100〜300Åである。多重層としては、例えばAlxGa1-xN(0≦x≦1)から成る層とGaN層とを交互に形成する、組成の同じ層を形成温度を例えば600℃以下と1000℃以上として交互に形成するなどの方法がある。勿論、これらを組み合わせても良く、多重層は3種以上のIII族窒化物系化合物半導体AlxGayIn1-x-yN(0≦x≦1, 0≦y≦1,
0≦x+y≦1)を積層しても良い。一般的にはバッファ層は非晶質であり、中間層として単結晶層を形成する。バッファ層と中間層を1周期として複数周期形成しても良く、繰り返しは任意周期で良い。繰り返しは多いほど結晶性が良くなる。
【0033】
バッファ層及び上層のIII族窒化物系化合物半導体は、III族元素の組成の一部は、ボロン(B)、タリウム(Tl)で置き換えても、また、窒素(N)の組成一部をリン(P)、ヒ素(As)、アンチモン(Sb)、ビスマス(Bi)で置き換えても本発明を実質的に適用できる。また、これら元素を組成に表示できない程度のドープをしたものでも良い。例えば組成にインジウム(In)、ヒ素(As)を有しないIII族窒化物系化合物半導体であるAlxGa1-xN(0≦x≦1)に、アルミニウム(Al)、ガリウム(Ga)よりも原子半径の大きなインジウム(In)、又は窒素(N)よりも原子半径の大きな(As)をドープすることで、窒素原子の抜けによる結晶の拡張歪みを圧縮歪みで補償し結晶性を良くしても良い。この場合はアクセプタ不純物がIII族原子の位置に容易に入るため、p型結晶をアズグローンで得ることもできる。このようにして結晶性を良くすることで本願発明と合わせて更に貫通転位を100乃至1000分の1程度にまで下げることもできる。バッファ層とIII族窒化物系化合物半導体層とが2周期以上で形成されている基底層の場合、各III族窒化物系化合物半導体層に主たる構成元素よりも原子半径の大きな元素をドープすると更に良い。なお、発光素子の発光層或いは活性層として構成する場合は、本来III族窒化物系化合物半導体の2元系、若しくは3元系を用いることが望ましい。
【0034】
n型のIII族窒化物系化合物半導体層を形成する場合には、n型不純物として、Si、Ge、Se、Te、C等IV族元素又はVI族元素を添加することができる。また、p型不純物としては、Zn、Mg、Be、Ca、Sr、Ba等II族元素又はIV族元素を添加することができる。これらを複数或いはn型不純物とp型不純物を同一層にドープしても良い。
【0035】
横方向エピタキシャル成長としては成長面が基板に垂直となるものが望ましいが、基板に対して斜めのファセット面のまま成長するものでも良い。この際、段差の底部に底面の無い、断面がV字状のものでも良い。
【0036】
横方向エピタキシャル成長としては、横方向エピタキシャル成長面の少なくとも上部と基板面とは垂直であることがより望ましく、更にはいずれもIII族窒化物系化合物半導体の{11−20}面であることがより望ましい。
【0037】
エッチングする際は、深さと幅の関係から、横方向エピタキシャル成長により塞がれるように段差を設ける。
【0038】
基板上に積層するIII族窒化物系化合物半導体層の結晶軸方向が予想できる場合は、III族窒化物系化合物半導体層のa面({11−20}面)又はm面({1−100}面)に垂直となるようストライプ状にマスク或いはエッチングを施すことが有用である。なお、島状、格子状等に、上記ストライプ及びマスクを任意に設計して良い。横方向エピタキシャル成長面は、基板面に垂直なものの他、基板面に対し斜めの角度の成長面でも良い。III族窒化物系化合物半導体層のa面として(11−20)面を横方向エピタキシャル成長面とするには例えばストライプの長手方向はIII族窒化物系化合物半導体層のm面である(1−100)面に垂直とする。例えば基板をサファイアのa面又はc面とする場合は、どちらもサファイアのm面がその上に形成されるIII族窒化物系化合物半導体層のa面と通常一致するので、これに合わせてエッチングを施す。点状、格子状その他の島状とする場合も、輪郭(側壁)を形成する各面が{11−20}面とすることが望ましい。
【0039】
エッチングマスクは、多結晶シリコン、多結晶窒化物半導体等の多結晶半導体、酸化珪素(SiOx)、窒化珪素(SiNx)、酸化チタン(TiOX)、酸化ジルコニウム(ZrOX)等の酸化物、窒化物、チタン(Ti)、タングステン(W)のような高融点金属、これらの多層膜をもちいることができる。これらの成膜方法は蒸着、スパッタ、CVD等の気相成長法の他、任意である。
【0040】
エッチングをする場合は反応性イオンビームエッチング(RIBE)が望ましいが、任意のエッチング方法を用いることができる。基板面に垂直な側面を有する段差を形成するのでないものとして、異方性エッチングにより例えば段差の底部に底面の無い、断面がV字状のものを形成しても良い。
【0041】
上記の貫通転位の抑制された領域を有するIII族窒化物系化合物半導体の、全体或いは貫通転位の抑制された領域を中心としてその上部にFET、発光素子等の半導体素子を形成することができる。発光素子の場合は、発光層は多重量子井戸構造(MQW)、単一量子井戸構造(SQW)の他、ホモ構造、ヘテロ構造、ダブルヘテロ構造のものが考えられるが、pin接合或いはpn接合等により形成しても良い。
【0042】
上述の、貫通転位の抑制された領域を有するIII族窒化物系化合物半導体を、例えば基板1、バッファ層2及びエッチングにより段差を設けた貫通転位の抑制されていない部分を除去して、III族窒化物系化合物半導体基板とすることができる。この上にIII族窒化物系化合物半導体素子を形成することが可能であり、或いはより大きなIII族窒化物系化合物半導体結晶を形成するための基板として用いることができる。除去方法としては、メカノケミカルポリッシングの他、任意である。
【0043】
以下、発明の具体的な実施例に基づいて説明する。実施例として発光素子をあげるが、本発明は下記実施例に限定されるものではなく、任意の素子に適用できるIII族窒化物系化合物半導体の製造方法を開示している。
【0044】
本発明のIII族窒化物系化合物半導体は、有機金属化合物気相成長法(以下「MOVPE」と示す)による気相成長により製造された。用いられたガスは、アンモニア(NH3)とキャリアガス(H2又はN2)とトリメチルガリウム(Ga(CH3)3,以下「TMG」と記す)とトリメチルアルミニウム(Al(CH3)3,以下「TMA」と記す)、トリメチルインジウム(In(CH3)3,以下「TMI」と記す)、ビシクロペンタジエニルマグネシウム(Mg(C5H5)2、以下「Cp2Mg」と記す)である。
【0045】
〔第1実施例〕
本実施例の工程を図1に示す。有機洗浄及び熱処理により洗浄したa面を主面とし、単結晶のサファイア基板1上に、温度を400℃まで低下させて、H2を10L/min、NH3を5L/min、TMAを20μmol/minで約3分間供給してAlNのバッファ層2を約40nmの厚さに形成した。次に、サファイア基板1の温度を1000℃に保持し、H2を20L/min、NH3を10L/min、TMGを300μmol/minで導入し、膜厚約3μmのGaN層31を形成した。
【0046】
ハードベークレジストマスクを使用して、反応性イオンビームエッチング(RIBE)を用いた選択ドライエッチングにより、幅1μm、間隔1μm、深さ2μmのストライプ状にエッチングした。これにより、幅1μmの上段と、段差2μm、幅1μmの下段(底部)とから成るGaN層31が交互に形成された(図1の(a))。この時、深さ2μmの段差を形成する側面は、GaN層31の{11−20}面とした。
【0047】
次に、サファイア基板1の温度を1150℃に保持し、H2を20L/min、NH3を10L/min、TMGを5μmol/minで導入し、GaN層31の深さ2μmの段差を形成する側面である{11−20}面を核としてGaN層32を横方向エピタキシャル成長により形成した。この時、段差の上面と底部からもエピタキシャル成長が生じた(図1の(b))。こうして主に{11−20}面を成長面とする横方向エピタキシャル成長により段差が埋められ、表面が平坦となった(図1の(c))。こののち、H2を20L/min、NH3を10L/min、TMGを300μmol/minで導入し、GaN層32を成長させ、GaN層31とGaN層32とを合計4μmの厚さとした。GaN層32の、GaN層31の深さ2μmの段差の底部上方に形成された部分は、段差の上段上方に形成された部分に比して貫通転位が著しく抑えられた。
【0048】
〔第2実施例〕
本実施例の工程を図2に示す。有機洗浄及び熱処理により洗浄したa面を主面とし、単結晶のサファイア基板1上に、温度を400℃まで低下させて、H2を10L/min、NH3を5L/min、TMAを20μmol/minで約3分間供給してAlNのバッファ層2を約40nmの厚さに形成した。次に、サファイア基板1の温度を1000℃に保持し、H2を20L/min、NH3を10L/min、TMGを300μmol/minで導入し、膜厚約2μmのGaN層31を形成した。
【0049】
ハードベークレジストマスクを使用して、反応性イオンビームエッチング(RIBE)を用いた選択ドライエッチングにより、幅1μm、間隔1μm、深さ2μmのストライプ状にエッチングした。これにより、GaN層31の幅1μm、段差2μmの上段と、幅1μmの露出したバッファ層2(下段の底部)とが交互に形成された(図2の(a))。この時、深さ2μmの段差を形成する側面は、GaN層31の{11−20}面とした。
【0050】
次に、サファイア基板1の温度を1150℃に保持し、H2を20L/min、NH3を10L/min、TMGを5μmol/minで導入し、GaN層31の深さ2μmの段差を形成する側面である{11−20}面を核としてGaN層32を横方向エピタキシャル成長により形成した。この時、段差の上面と、底面である露出したバッファ層2面からもエピタキシャル成長が生じた(図2の(b))。こうして主に{11−20}面を成長面とする横方向エピタキシャル成長により段差が埋められ、表面が平坦となった(図2の(c))。こののち、H2を20L/min、NH3を10L/min、TMGを300μmol/minで導入し、GaN層32を成長させ、GaN層31とGaN層32とを合計3μmの厚さとした。GaN層32の、GaN層31の深さ2μmの段差の底面上方に形成された部分は、段差の上面上方に形成された部分に比して貫通転位が著しく抑えられた。
【0051】
〔第3実施例〕
本実施例では、図3のような多重層から成る基底層を用いた。有機洗浄及び熱処理により洗浄したa面を主面とし、単結晶のサファイア基板1上に、温度を400℃まで低下させて、H2を10L/min、NH3を5L/min、TMAを20μmol/minで約3分間供給して第1のAlN層(第1の緩衝層)21を約40nmの厚さに形成した。次に、サファイア基板1の温度を1000℃に保持し、H2を20L/min、NH3を10L/min、TMGを300μmol/minで導入し、膜厚約0.3μmのGaN層(中間層)22を形成した。次に温度を400℃まで低下させて、H2を10L/min、NH3を5L/min、TMAを20μmol/minで約3分間供給して第2のAlN層(第2の緩衝層)23を約40nmの厚さに形成した。次に、サファイア基板1の温度を1000℃に保持し、H2を20L/min、NH3を10L/min、TMGを300μmol/minで導入し、膜厚約2μmのGaN層31を形成した。こうして、膜厚約40nmの第1のAlN層(第1の緩衝層)21、膜厚約0.3μmのGaN層(中間層)22、膜厚約40nmの第2のAlN層(第2の緩衝層)23、膜厚約2μmのGaN層31から成る基底層を形成した。
【0052】
次にハードベークレジストマスクを使用して、反応性イオンビームエッチング(RIBE)を用いた選択ドライエッチングにより、幅1μm、間隔1μm、深さ2μmのストライプ状にエッチングした。これにより、GaN層31の幅1μm、段差2μmの上段と、幅1μmの露出した第2のAlN層23(下段の底部)とが交互に形成された(図3)。この時、深さ2μmの段差を形成する側面は、GaN層31の{11−20}面とした。
【0053】
次に、サファイア基板1の温度を1150℃に保持し、H2を20L/min、NH3を10L/min、TMGを5μmol/minで導入し、GaN層31の深さ2μmの段差を形成する側面である{11−20}面を核としてGaN層32を横方向エピタキシャル成長により形成した。この時、段差の上面と、底面である露出した第2のAlN層23(異なる層)面からもエピタキシャル成長が生じた。こうして主に{11−20}面を成長面とする横方向エピタキシャル成長により段差が埋められ、表面が平坦となった。こののち、H2を20L/min、NH3を10L/min、TMGを300μmol/minで導入し、GaN層32を成長させ、GaN層31とGaN層32とを合計3μmの厚さとした。GaN層32の、GaN層31の深さ2μmの段差の底面上方に形成された部分は、段差の上面上方に形成された部分に比して貫通転位が著しく抑えられた。
【0054】
〔第4実施例〕
第1実施例と同様にサファイア基板1上にバッファ層2、GaN層31を3μm形成したのち{11−20}面が側面となるよう段差を形成して{11−20}面を成長面とする横方向エピタキシャル成長により段差を埋め、GaN層32を形成したものを用意した。ただし、GaN層31は3μm、GaN層31とGaN層32合計6μmの厚さとなるようにした。これを、やはり{11−20}面を側面とし、GaN層31のエッチングの際、上段となっていた部分の上方に形成されたGaN層32を深さ2μmエッチングした(図4の(a))。尚、GaN層31のエッチングの際、上段となっていた部分の上方に形成されたGaN層32の一部はエッチングしなかった。この時、深さ2μmの段差を形成する側面は、GaN層32の{11−20}面とした。
【0055】
次に、サファイア基板1の温度を1150℃に保持し、H2を20L/min、NH3を10L/min、TMGを5μmol/minで導入し、GaN層32の深さ2μmの段差を形成する側面である{11−20}面を核としてGaN層33を横方向エピタキシャル成長により形成した。この時、段差の上面と底部からもエピタキシャル成長が生じた(図4の(b))。こうして主に{11−20}面を成長面とする横方向エピタキシャル成長により段差が埋められ、表面が平坦となった(図4の(c))。こののち、H2を20L/min、NH3を10L/min、TMGを300μmol/minで導入し、GaN層33を成長させ、GaN層31とGaN層32とGaN層33を合計7μmの厚さとした。GaN層33の、GaN層31及びGaN層32の深さ2μmの段差の底部上方に形成された部分は、GaN層31及びGaN層32両層において段差の上段上方に形成された部分に比して貫通転位が著しく抑えられており、第1実施例のGaN層32に比して、極めて広い領域で貫通転位を著しく抑えることができた。
【0056】
〔第5実施例〕
第4実施例と同様に形成したウエハ上に、次のようにして図5に示すレーザダイオード(LD)100を形成した。但し、GaN層33の形成の際、シラン(SiH4)を導入して、GaN層33をシリコン(Si)ドープのn型GaNから成る層とした。尚、図を簡略とするため、GaN層31とGaN層32とGaN層33を合わせて単にGaN層103と記載する。
【0057】
サファイア基板101、AlNから成るバッファ層102、2段のGaN層とn型GaN層の合計3段のGaN層103から成るウエハ上に、シリコン(Si)ドープのAl0.08Ga0.92Nから成るnクラッド層104、シリコン(Si)ドープのGaNから成るnガイド層105、MQW構造の発光層106、マグネシウム(Mg)ドープのGaNから成るpガイド層107、マグネシウム(Mg)ドープのAl0.08Ga0.92Nから成るpクラッド層108、マグネシウム(Mg)ドープのGaNから成るpコンタクト層109を形成した。次にpコンタクト層109上に金(Au)から成る電極110Aを、2段のGaN層とn型GaN層の合計3段のGaN層103が露出するまで一部エッチングしてアルミニウム(Al)から成る電極110Bを形成した。このようにして形成したレーザダイオード(LD)は素子寿命及び発光効率が向上した。
【0058】
〔第6実施例〕
第1実施例と同様に形成したウエハ上に、次のようにして図6に示す発光ダイオード(LED)200を形成した。但し、GaN層32の形成の際、シラン(SiH4)を導入して、GaN層32をシリコン(Si)ドープのn型GaNから成る層とした。尚、図を簡略とするため、GaN層31とGaN層32を合わせて単にGaN層203と記載する。
【0059】
サファイア基板201、AlNから成るバッファ層202、GaN層とn型GaN層の2段のGaN層203から成るウエハ上に、シリコン(Si)ドープのAl0.08Ga0.92Nから成るnクラッド層204、発光層205、マグネシウム(Mg)ドープのAl0.08Ga0.92Nから成るpクラッド層206、マグネシウム(Mg)ドープのGaNから成るpコンタクト層207を形成した。次にpコンタクト層207上に金(Au)から成る電極208Aを、GaN層とn型GaN層の2段のGaN層203が露出するまで一部エッチングしてアルミニウム(Al)から成る電極208Bを形成した。このようにして形成した発光ダイオード(LED)は素子寿命及び発光効率が向上した。
【0060】
〔第7実施例〕
本実施例では基板としてn型シリコン(Si)基板を用いた。n型シリコン(Si)基板301上に温度1150℃で、H2を10L/min、NH3を10L/min、TMGを100μmol/min、TMAを10μmol/min、H2ガスにより0.86ppmに希釈されたたシラン(SiH4)を0.2μmol/minで供給し、膜厚3μmのシリコン(Si)ドープのAl0.15Ga0.85Nから成る層3021を形成した。次に、ハードベークレジストマスクを使用して、反応性イオンビームエッチング(RIBE)を用いた選択ドライエッチングにより、幅1μm、間隔1μm、深さ2μmのストライプ状にエッチングした。これにより、幅1μmの上段と、段差2μm、幅1μmの下段(底部)とから成るn-Al0.15Ga0.85N層3021が交互に形成された。この時、深さ2μmの段差を形成する側面は、n-Al0.15Ga0.85N層3021の{11−20}面とした。
【0061】
次に、n型シリコン基板301の温度を1150℃に保持し、H2を20L/min、NH3を10L/min、TMGを5μmol/min、TMAを0.5μmol/min、H2ガスにより希釈されたたシラン(SiH4)を0.01μmol/minで供給し、n-Al0.15Ga0.85N層3021の深さ2μmの段差を形成する側面である{11−20}面を核としてn-Al0.15Ga0.85N層3022を横方向エピタキシャル成長により形成した。この時、段差の上面と底部からもエピタキシャル成長が生じた。こうして主に{11−20}面を成長面とする横方向エピタキシャル成長により段差が埋められ、表面が平坦となったのち、H2を10L/min、NH3を10L/min、TMGを100μmol/min、TMAを10μmol/min、H2ガスにより希釈されたたシラン(SiH4)を0.2μmol/minで供給し、n-Al0.15Ga0.85N層3022を成長させ、n-Al0.15Ga0.85N層3021とn-Al0.15Ga0.85N層3022を合計4μmの厚さとした。以下、4μmの厚さの、n-Al0.15Ga0.85N層3021とn-Al0.15Ga0.85N層3022とを合わせてn-Al0.15Ga0.85N層302と記載する。
【0062】
上記のようにn型シリコン基板301に形成されたn-Al0.15Ga0.85N層302上にシリコン(Si)ドープのGaNから成るnガイド層303、MQW構造の発光層304、マグネシウム(Mg)ドープのGaNから成るpガイド層305、マグネシウム(Mg)ドープのAl0.08Ga0.92Nから成るpクラッド層306、マグネシウム(Mg)ドープのGaNから成るpコンタクト層307を形成した。次にpコンタクト層307上に金(Au)から成る電極308Aを、n型シリコン基板301裏面にアルミニウム(Al)から成る電極308Bを形成した(図7)。このようにして形成したレーザダイオード(LD)300は素子寿命及び発光効率が向上した。
【0063】
〔第8実施例〕
本実施例でも基板としてn型シリコン(Si)基板を用いた。第7実施例のn型シリコン基板301に形成されたn-Al0.15Ga0.85N層302と同様に、n型シリコン基板401に形成されたn-Al0.15Ga0.85N層402のウエハを用意し、発光層403、マグネシウム(Mg)ドープのAl0.15Ga0.85Nから成るpクラッド層404を形成した。次にpクラッド層404上に金(Au)から成る電極405Aを、n型シリコン基板401裏面にアルミニウム(Al)から成る電極405Bを形成した(図8)。このようにして形成した発光ダイオード(LED)400は素子寿命及び発光効率が向上した。
【0064】
〔エッチングの変形〕
本発明はエッチングの面に限定されるものではないが、その変形例を示す。図9は第4実施例の際に、第1のGaN層31、第2のGaN層32のエッチングをする位置の模式図である。図9の(a)のように、ストライプ状にエッチングをして、段差の上段のGaN層31(図で斜線)の部分と、Bで示した段差の底部とを形成する。図9の(b)のように、図9の(a)でBで示した段差を埋めたGaN層32を残し、ストライプ状にエッチングをして、Aで示した段差の底部とを形成する。こうしてGaN層33を形成すると、図9の(c)のように、GaN層31から貫通転位を伝搬している部分である31と示した領域、横方向エピタキシャル成長したGaN層32の上部で貫通転位が抑制された32と示した領域、横方向エピタキシャル成長したGaN層33の上部で貫通転位が抑制された33と示した領域とが形成される。
【0065】
また、図10は、3組の{11−20}面により、島状に段差の上段を形成する例である。図10の(a)は、3組の{11−20}面で形成される外周をも示しているが、これは理解のため簡略化した模式図であり、実際には島状の段差の上段はウエハ当たり数千万個形成して良い。図10の(a)では、島状の段差の上段に対し、段差の底部Bは3倍の面積を有する。図10の(b)では、島状の段差の上段に対し、段差の底部Bは8倍の面積を有する。
【図面の簡単な説明】
【図1】 本発明の第1の実施例に係るIII族窒化物系化合物半導体の製造工程を示す断面図。
【図2】 本発明の第2の実施例に係るIII族窒化物系化合物半導体の製造工程を示す断面図。
【図3】 本発明の第3の実施例に係るIII族窒化物系化合物半導体の製造工程を示す断面図。
【図4】 本発明の第4の実施例に係るIII族窒化物系化合物半導体の製造工程を示す断面図。
【図5】 本発明の第5の実施例に係るIII族窒化物系化合物半導体発光素子の構造を示す断面図。
【図6】 本発明の第6の実施例に係るIII族窒化物系化合物半導体発光素子の構造を示す断面図。
【図7】 本発明の第7の実施例に係るIII族窒化物系化合物半導体発光素子の構造を示す断面図。
【図8】 本発明の第8の実施例に係るIII族窒化物系化合物半導体発光素子の構造を示す断面図。
【図9】 第1のIII族窒化物系化合物半導体のエッチングの他の例を示す模式図。
【図10】 第1のIII族窒化物系化合物半導体のエッチングの更に別の例を示す模式図。
【図11】 III族窒化物系化合物半導体を伝搬する貫通転位を示す断面図。
【符号の説明】
1、101、201、301、401 基板
2、102、202 バッファ層
21 AlNから成る第1の緩衝層
22 GaNから成る中間層
23 AlNから成る第2の緩衝層
31 第1のIII族窒化物系化合物半導体(層)
32 第2のIII族窒化物系化合物半導体(層)
33 第3のIII族窒化物系化合物半導体(層)
103、203 n-GaN層
104、204、302、402 n-AlGaNクラッド層
105、303 n-GaNガイド層
106、205、304、403 発光層
107、305 p-GaNガイド層
108、206、306、404 p-AlGaNクラッド層
109、207、307 p-GaN層
110A、208A、308A、405A p電極
110B、208B、308B、405B n電極

Claims (28)

  1. III族窒化物系化合物半導体をエピタキシャル成長により得るIII族窒化物系化合物半導体の製造方法において、
    平坦な基板上に一様にバッファ層を形成する工程と、
    前記バッファ層上に、一様に、少なくとも1層のIII族窒化物系化合物半導体から成り、最上層を第1のIII族窒化物系化合物半導体とする基底層を形成する工程と、
    前記基底層をエッチングして、点状、ストライプ状又は格子状の島状態になるように、前記基底層に段差を設ける工程と、
    前記エッチングにより形成された点状、ストライプ状又は格子状の島状態の前記段差の上段の上面及び側面を核として、第2のIII族窒化物系化合物半導体を縦及び横方向エピタキシャル成長させる工程とを有し、
    前記縦及び横方向エピタキシャル成長の際に、側面からの横方向成長により前記段差が空洞を残して塞がれることを特徴とするIII族窒化物系化合物半導体の製造方法。
  2. 前記基底層は、前記バッファ層と、III族窒化物系化合物半導体からなる層との周期構造としたことを特徴とする請求項1に記載のIII族窒化物系化合物半導体の製造方法。
  3. 前記段差の深さと幅との関係は、底部からの縦方向成長により段差が埋められるよりも、側面からの横方向成長により段差が塞がれる方が早いよう形成されることを特徴とする請求項1又は請求項2に記載のIII族窒化物系化合物半導体の製造方法。
  4. 前記段差の側面は、略全部が{11−20}面であることを特徴とする請求項1乃至請求項3の何れか1項に記載のIII族窒化物系化合物半導体の製造方法。
  5. 前記第1のIII族窒化物系化合物半導体と前記第2のIII族窒化物系化合物半導体とが同組成であることを特徴とする請求項1乃至請求項4のいずれか1項に記載のIII族窒化物系化合物半導体の製造方法。
  6. III族窒化物系化合物半導体をエピタキシャル成長により得るIII族窒化物系化合物半導体の製造方法において、
    平坦な基板上に一様にバッファ層を形成する工程と、
    前記バッファ層上に、一様に、少なくとも1層のIII族窒化物系化合物半導体から成り、最上層を第1のIII族窒化物系化合物半導体とする基底層を形成する工程と、
    前記基底層をエッチングして、点状、ストライプ状又は格子状の島状態になるように、前記基底層に第1の段差を設ける工程と、
    前記第1の段差の上段の上面及び側面を核として、第2のIII族窒化物系化合物半導体を縦及び横方向エピタキシャル成長させる工程と、
    前記第1の段差の上段の上面及び側面を核として形成された第2のIII族窒化物系化合物半導体の、前記第1の段差の上段の上方領域の少なくとも一領域をエッチングして第2の段差を設ける工程と、
    前記第2の段差の上段の上面及び側面を核として、第3のIII族窒化物系化合物半導体を縦及び横方向エピタキシャル成長させる工程とを有し、
    前記第2のIII族窒化物系化合物半導体の縦及び横方向エピタキシャル成長の際に、側面からの横方向成長により前記第1の段差が空洞を残して塞がれ、
    前記第3のIII族窒化物系化合物半導体の縦及び横方向エピタキシャル成長の際に、側面からの横方向成長により前記第2の段差が空洞を残して塞がれることを特徴とするIII族窒化物系化合物半導体の製造方法。
  7. 前記基底層は、前記バッファ層と、III族窒化物系化合物半導体からなる層との周期構造としたことを特徴とする請求項6に記載のIII族窒化物系化合物半導体の製造方法。
  8. 前記第1及び第2の段差の深さと幅との関係は、底部からの縦方向成長によりそれら段差が埋められるよりも、側面からの横方向成長によりそれら段差が塞がれる方が早いよう形成されることを特徴とする請求項6又は請求項7に記載のIII族窒化物系化合物半導体の製造方法。
  9. 前記第1及び第2の段差の側面は、略全部が{11−20}面であることを特徴とする請求項6乃至請求項8の何れか1項に記載のIII族窒化物系化合物半導体の製造方法。
  10. 前記第1のIII族窒化物系化合物半導体と前記第2のIII族窒化物系化合物半導体とが同組成であることを特徴とする請求項6乃至請求項9の何れか1項に記載のIII族窒化物系化合物半導体の製造方法。
  11. 前記第2のIII族窒化物系化合物半導体と前記第3のIII族窒化物系化合物半導体とが同組成であることを特徴とする請求項6乃至請求項10の何れか1項に記載のIII族窒化物系化合物半導体の製造方法。
  12. 請求項1乃至請求項5のいずれか1項に記載のIII族窒化物系化合物半導体の製造方法により製造した前記III族窒化物系化合物半導体層の、横方向エピタキシャル成長した部分の上層に形成されたことを特徴とするIII族窒化物系化合物半導体素子。
  13. 請求項6乃至請求項11のいずれか1項に記載のIII族窒化物系化合物半導体の製造方法により製造した前記第2又は第3のIII族窒化物系化合物半導体層の、横方向エピタキシャル成長した部分の上層に形成されたことを特徴とするIII族窒化物系化合物半導体素子。
  14. 請求項1乃至請求項5のいずれか1項に記載のIII族窒化物系化合物半導体の製造方法により製造した前記III族窒化物系化合物半導体層の、横方向エピタキシャル成長した部分の上層に、異なるIII族窒化物系化合物半導体層を積層することにより得られることを特徴とするIII族窒化物系化合物半導体発光素子。
  15. 請求項6乃至請求項11のいずれか1項に記載のIII族窒化物系化合物半導体の製造方法により製造した前記第2又は第3のIII族窒化物系化合物半導体層の、横方向エピタキシャル成長した部分の上層に、異なるIII族窒化物系化合物半導体層を積層することにより得られることを特徴とするIII族窒化物系化合物半導体発光素子。
  16. 請求項1乃至請求項5のいずれか1項に記載のIII族窒化物系化合物半導体の製造方法に加えて、横方向エピタキシャル成長した部分の上層以外を略全部除去することにより、III族窒化物系化合物半導体基板を得ることを特徴とするIII族窒化物系化合物半導体の製造方法。
  17. 請求項6乃至請求項11のいずれか1項に記載のIII族窒化物系化合物半導体の製造方法に加えて、前記第2又は第3のIII族窒化物系化合物半導体層の横方向エピタキシャル成長した部分の上層以外を略全部除去することにより、III族窒化物系化合物半導体基板を得ることを特徴とするIII族窒化物系化合物半導体の製造方法。
  18. III族窒化物系化合物半導体において、
    平坦な基板上に一様に形成されたバッファ層と、
    前記バッファ層上に、一様に形成された、少なくとも1層のIII族窒化物系化合物半導体から成り、点状、ストライプ状又は格子状の島状態になるよう段差を有し、最上層が第1のIII族窒化物系化合物半導体である基底層と、
    前記点状、ストライプ状又は格子状の島状態の前記段差の上段の上面及び側面を核として、縦及び横方向エピタキシャル成長し、側面からの横方向成長により前記段差を空洞を残して塞いだ第2のIII族窒化物系化合物半導体と有することを特徴とするIII族窒化物系化合物半導体。
  19. 前記基底層は、前記バッファ層と、III族窒化物系化合物半導体からなる層との周期構造であることを特徴とする請求項18に記載のIII族窒化物系化合物半導体。
  20. 前記段差の深さと幅との関係は、底部からの縦方向成長により段差が埋められるよりも、側面からの横方向成長により段差が塞がれる方が早いよう形成されたことを特徴とする請求項18又は請求項19に記載のIII族窒化物系化合物半導体。
  21. 前記段差の側面は、略全部が{11−20}面であることを特徴とする請求項18乃至請求項20の何れか1項に記載のIII族窒化物系化合物半導体。
  22. 前記第1のIII族窒化物系化合物半導体と前記第2のIII族窒化物系化合物半導体とが同組成であることを特徴とする請求項18乃至請求項21のいずれか1項に記載のIII族窒化物系化合物半導体。
  23. III族窒化物系化合物半導体において、
    平坦な基板上に一様に形成されたバッファ層と、
    前記バッファ層上に、一様に形成された、少なくとも1層のIII族窒化物系化合物半導体から成り、点状、ストライプ状又は格子状の島状態になるよう第1の段差を有し、最上層が第1のIII族窒化物系化合物半導体である基底層と、
    前記第1の段差の上段の上面及び側面を核として、縦及び横方向エピタキシャル成長し、側面からの横方向成長により前記第1の段差を空洞を残して塞ぎ、前記第1の段差の上段の上方領域の少なくとも一領域に第2の段差を有する第2のIII族窒化物系化合物半導体と、
    前記第2の段差の上段の上面及び側面を核として、縦及び横方向エピタキシャル成長し、側面からの横方向成長により前記第2の段差を空洞を残して塞いだ第3のIII族窒化物系化合物半導体とを有することを特徴とするIII族窒化物系化合物半導体。
  24. 前記基底層は、前記バッファ層と、III族窒化物系化合物半導体からなる層との周期構造であることを特徴とする請求項23に記載のIII族窒化物系化合物半導体。
  25. 前記第1及び第2の段差の深さと幅との関係は、底部からの縦方向成長によりそれら段差が埋められるよりも、側面からの横方向成長によりそれら段差が塞がれる方が早いよう形成されたことを特徴とする請求項23又は請求項24に記載のIII族窒化物系化合物半導体。
  26. 前記第1及び第2の段差の側面は、略全部が{11−20}面であることを特徴とする請求項23乃至請求項25の何れか1項に記載のIII族窒化物系化合物半導体。
  27. 前記第1のIII族窒化物系化合物半導体と前記第2のIII族窒化物系化合物半導体とが同組成であることを特徴とする請求項23乃至請求項26の何れか1項に記載のIII族窒化物系化合物半導体。
  28. 前記第2のIII族窒化物系化合物半導体と前記第3のIII族窒化物系化合物半導体とが同組成であることを特徴とする請求項23乃至請求項27の何れか1項に記載のIII族窒化物系化合物半導体。
JP36761499A 1999-12-24 1999-12-24 Iii族窒化物系化合物半導体の製造方法、iii族窒化物系化合物半導体素子及びiii族窒化物系化合物半導体 Expired - Lifetime JP4432180B2 (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP36761499A JP4432180B2 (ja) 1999-12-24 1999-12-24 Iii族窒化物系化合物半導体の製造方法、iii族窒化物系化合物半導体素子及びiii族窒化物系化合物半導体
US10/168,617 US6979584B2 (en) 1999-12-24 2000-12-21 Method for producing group III nitride compound semiconductor and group III nitride compound semiconductor device
CNB008177120A CN1298023C (zh) 1999-12-24 2000-12-21 制备ⅲ族氮化物半导体的方法及ⅲ族氮化物半导体器件
PCT/JP2000/009120 WO2001048798A1 (en) 1999-12-24 2000-12-21 Method for producing group iii nitride compound semiconductor and group iii nitride compound semiconductor device
KR10-2002-7008101A KR100499658B1 (ko) 1999-12-24 2000-12-21 Iii족 질화물계 화합물 반도체의 제조 방법 및iii족 질화물계 화합물 반도체 소자
AU24005/01A AU769574B2 (en) 1999-12-24 2000-12-21 Method for producing group III nitride compound semiconductor and group III nitride compound semiconductor device
CA002397219A CA2397219C (en) 1999-12-24 2000-12-21 Method for fabricating group iii nitride compound semiconductors and group iii nitride compound semiconductor devices
EP00987699A EP1241702A4 (en) 1999-12-24 2000-12-21 PROCESS FOR MANUFACTURING GROUP III NITRIDE SEMICONDUCTOR AND GROUP III NITRIDE SEMICONDUCTOR DEVICE
US11/226,433 US7560725B2 (en) 1999-12-24 2005-09-15 Method for fabricating group III nitride compound semiconductors and group III nitride compound semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP36761499A JP4432180B2 (ja) 1999-12-24 1999-12-24 Iii族窒化物系化合物半導体の製造方法、iii族窒化物系化合物半導体素子及びiii族窒化物系化合物半導体

Publications (3)

Publication Number Publication Date
JP2001181096A JP2001181096A (ja) 2001-07-03
JP2001181096A5 JP2001181096A5 (ja) 2006-11-02
JP4432180B2 true JP4432180B2 (ja) 2010-03-17

Family

ID=18489760

Family Applications (1)

Application Number Title Priority Date Filing Date
JP36761499A Expired - Lifetime JP4432180B2 (ja) 1999-12-24 1999-12-24 Iii族窒化物系化合物半導体の製造方法、iii族窒化物系化合物半導体素子及びiii族窒化物系化合物半導体

Country Status (8)

Country Link
US (2) US6979584B2 (ja)
EP (1) EP1241702A4 (ja)
JP (1) JP4432180B2 (ja)
KR (1) KR100499658B1 (ja)
CN (1) CN1298023C (ja)
AU (1) AU769574B2 (ja)
CA (1) CA2397219C (ja)
WO (1) WO2001048798A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230327393A1 (en) * 2021-01-18 2023-10-12 Suzhou Nanowin Science And Technology Co., Ltd. Gallium nitride substrate and semiconductor composite substrate

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6265289B1 (en) * 1998-06-10 2001-07-24 North Carolina State University Methods of fabricating gallium nitride semiconductor layers by lateral growth from sidewalls into trenches, and gallium nitride semiconductor structures fabricated thereby
KR100677683B1 (ko) * 1999-03-17 2007-02-05 미츠비시 덴센 고교 가부시키가이샤 반도체 기재와 그 제조 방법 및 반도체 결정의 제조 방법
JP3702700B2 (ja) * 1999-03-31 2005-10-05 豊田合成株式会社 Iii族窒化物系化合物半導体素子及びその製造方法
US6403451B1 (en) * 2000-02-09 2002-06-11 Noerh Carolina State University Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts
JP2001267242A (ja) 2000-03-14 2001-09-28 Toyoda Gosei Co Ltd Iii族窒化物系化合物半導体及びその製造方法
EP1265273A4 (en) * 2000-03-14 2009-05-06 Toyoda Gosei Kk PROCESS FOR PRODUCING NITRIDE III COMPOUND SEMICONDUCTOR AND SEMICONDUCTOR COMPONENT BASED ON NITRIDE III COMPOUND
US20040169192A1 (en) 2001-06-04 2004-09-02 Hisaki Kato Method for producing group III nitride compounds semiconductor
JP4092927B2 (ja) * 2002-02-28 2008-05-28 豊田合成株式会社 Iii族窒化物系化合物半導体、iii族窒化物系化合物半導体素子及びiii族窒化物系化合物半導体基板の製造方法
US8294172B2 (en) 2002-04-09 2012-10-23 Lg Electronics Inc. Method of fabricating vertical devices using a metal support film
US20030189215A1 (en) * 2002-04-09 2003-10-09 Jong-Lam Lee Method of fabricating vertical structure leds
US6841802B2 (en) 2002-06-26 2005-01-11 Oriol, Inc. Thin film light emitting diode
US7399684B2 (en) * 2002-07-11 2008-07-15 University College Cork - National University Of Ireland, Cork Defect reduction in semiconductor materials
US6783592B2 (en) * 2002-10-10 2004-08-31 The United States Of America As Represented By The Administrator Of National Aeronautics And Space Administration Lateral movement of screw dislocations during homoepitaxial growth and devices yielded therefrom free of the detrimental effects of screw dislocations
KR20040036382A (ko) * 2002-10-25 2004-04-30 엘지전자 주식회사 질화갈륨 기판 제조방법
KR100504180B1 (ko) * 2003-01-29 2005-07-28 엘지전자 주식회사 질화물 화합물 반도체의 결정성장 방법
KR100744933B1 (ko) * 2003-10-13 2007-08-01 삼성전기주식회사 실리콘 기판 상에 형성된 질화물 반도체 및 그 제조 방법
KR100512580B1 (ko) * 2003-12-31 2005-09-06 엘지전자 주식회사 결함이 적은 질화물 반도체 박막 성장 방법
US7928424B2 (en) * 2004-03-11 2011-04-19 Epistar Corporation Nitride-based light-emitting device
US8562738B2 (en) 2004-03-11 2013-10-22 Epistar Corporation Nitride-based light-emitting device
US9524869B2 (en) 2004-03-11 2016-12-20 Epistar Corporation Nitride-based semiconductor light-emitting device
US7157297B2 (en) * 2004-05-10 2007-01-02 Sharp Kabushiki Kaisha Method for fabrication of semiconductor device
JP2005322786A (ja) * 2004-05-10 2005-11-17 Sharp Corp 窒化物半導体素子及びその製造方法
JP4552516B2 (ja) * 2004-06-01 2010-09-29 住友電気工業株式会社 AlN単結晶の製造方法
JP4651312B2 (ja) * 2004-06-10 2011-03-16 シャープ株式会社 半導体素子の製造方法
PL371753A1 (pl) * 2004-12-15 2006-06-26 Instytut Wysokich Ciśnień Polskiej Akademii Nauk Sposób wytwarzania domieszkowanych warstw epitaksjalnych InxAlyGa1-x-yN, domieszkowana warstwa epitaksjalna InxAlyGa1-x-yN i półprzewodnikowa struktura wielowarstwowa zawierająca warstwę epitaksjalną InxAlyGa1-x-yN, dla której 1 ˛ x > 0.001 a 0.999 ˛ y > 0
CN100435360C (zh) * 2004-12-27 2008-11-19 北京大学 带有二维自然散射出光面的led芯片的制备方法
US7342261B2 (en) * 2005-05-16 2008-03-11 Dong-Sing Wuu Light emitting device
CN100372137C (zh) * 2005-05-27 2008-02-27 晶能光电(江西)有限公司 具有上下电极结构的铟镓铝氮发光器件及其制造方法
TWI519686B (zh) * 2005-12-15 2016-02-01 聖戈班晶體探測器公司 低差排密度氮化鎵(GaN)之生長方法
US20070224784A1 (en) * 2006-03-22 2007-09-27 Soloviev Stanislav I Semiconductor material having an epitaxial layer formed thereon and methods of making same
TWI334164B (en) * 2006-06-07 2010-12-01 Ind Tech Res Inst Method of manufacturing nitride semiconductor substrate and composite material substrate
TW200826322A (en) * 2006-12-15 2008-06-16 Kinik Co LED and manufacture method thereof
DE102008021403A1 (de) * 2007-09-28 2009-04-02 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterkörper und Verfahren zu dessen Herstellung
WO2009069286A1 (ja) * 2007-11-27 2009-06-04 Sophia School Corporation Iii族窒化物構造体およびiii族窒化物構造体の製造方法
JP2009283807A (ja) * 2008-05-26 2009-12-03 Canon Inc 窒化物半導体層を含む構造体、窒化物半導体層を含む複合基板、及びこれらの製造方法
JP5167974B2 (ja) * 2008-06-16 2013-03-21 豊田合成株式会社 Iii族窒化物系化合物半導体発光素子及びその製造方法
KR101101780B1 (ko) * 2008-09-08 2012-01-05 서울대학교산학협력단 질화물 박막 구조 및 그 형성 방법
JP2010232597A (ja) * 2009-03-30 2010-10-14 Toyoda Gosei Co Ltd Iii族窒化物系化合物半導体発光素子及びその製造方法
WO2010147357A2 (ko) * 2009-06-15 2010-12-23 전자부품연구원 이종 기판, 그를 이용한 질화물계 반도체 소자 및 그의 제조 방법
CN101958375B (zh) * 2009-07-17 2013-01-02 财团法人工业技术研究院 氮化物半导体结构及其制造方法
WO2011022730A1 (en) 2009-08-21 2011-02-24 The Regents Of The University Of California Anisotropic strain control in semipolar nitride quantum wells by partially or fully relaxed aluminum indium gallium nitride layers with misfit dislocations
EP2467877A4 (en) * 2009-08-21 2013-10-09 Univ California CONTROL OF ANISOTROPIC BURDEN IN HALF-POLAR NITRIDE QUANTUM DRILLING HOLES THROUGH PARTIAL OR COMPLETELY LAYERED ALUMINUM INDIUM GALLIUM NITRIDE LAYERS WITH SLIDING SHIFT
FI123319B (fi) * 2009-09-10 2013-02-28 Optogan Oy Menetelmä sisäisten mekaanisten jännitysten vähentämiseksi puolijohderakenteessa ja puolijohderakenne, jossa on vähän mekaanisia jännityksiä
US8759203B2 (en) 2009-11-17 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Growing III-V compound semiconductors from trenches filled with intermediate layers
JP5310534B2 (ja) 2009-12-25 2013-10-09 豊田合成株式会社 Iii族窒化物半導体の製造方法
JP2011049583A (ja) * 2010-10-25 2011-03-10 Sharp Corp 窒化物半導体発光素子
CN102487111B (zh) * 2010-12-04 2014-08-27 展晶科技(深圳)有限公司 半导体发光芯片制造方法
DE102011077542B4 (de) 2011-06-15 2020-06-18 Osram Opto Semiconductors Gmbh Optoelektronischer halbleiterkörper und verfahren zur herstellung eines optoelektronischen halbleiterkörpers
KR20130047813A (ko) * 2011-10-31 2013-05-09 삼성전자주식회사 Iii-v족 화합물 반도체층을 포함하는 반도체 소자 및 그 제조방법
CN103243389B (zh) * 2012-02-08 2016-06-08 丰田合成株式会社 制造第III族氮化物半导体单晶的方法及制造GaN衬底的方法
CN104956498B (zh) * 2013-01-31 2017-06-13 欧司朗光电半导体有限公司 半导体层序列和用于制造半导体层序列的方法
JP5999443B2 (ja) 2013-06-07 2016-09-28 豊田合成株式会社 III 族窒化物半導体結晶の製造方法およびGaN基板の製造方法
JP6015566B2 (ja) 2013-06-11 2016-10-26 豊田合成株式会社 III 族窒化物半導体のエッチング方法およびIII 族窒化物半導体結晶の製造方法およびGaN基板の製造方法
DE102014116999A1 (de) * 2014-11-20 2016-05-25 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
US9337022B1 (en) * 2015-06-17 2016-05-10 Globalfoundries Inc. Virtual relaxed substrate on edge-relaxed composite semiconductor pillars
CN106611781A (zh) * 2015-10-27 2017-05-03 上海新昇半导体科技有限公司 量子阱器件及其形成方法
US10516039B2 (en) * 2017-11-30 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
DE102018108604A1 (de) * 2018-04-11 2019-10-17 Aixtron Se Nukleationsschicht-Abscheideverfahren
JP7133786B2 (ja) * 2018-10-29 2022-09-09 パナソニックIpマネジメント株式会社 Iii族窒化物半導体およびその製造方法
CN109360875A (zh) * 2018-12-04 2019-02-19 西安赛富乐斯半导体科技有限公司 半导体构件及其制造方法
US11581450B2 (en) * 2020-06-11 2023-02-14 Globalfoundries U.S. Inc. Photodiode and/or pin diode structures with one or more vertical surfaces

Family Cites Families (87)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5143944B2 (ja) 1972-03-15 1976-11-25
JPS49149679U (ja) 1973-04-27 1974-12-25
JPS51137393A (en) 1975-05-22 1976-11-27 Mitsubishi Electric Corp Manufacturing method for semiconductor light emitting device
JPS5534646U (ja) 1978-08-29 1980-03-06
JPS5534646A (en) 1978-08-30 1980-03-11 Sumitomo Metal Ind Ltd Heating method for furnace body in blowing-in of shaft furnace
JPS57115849A (en) 1981-01-12 1982-07-19 Fujitsu Ltd Manufacture of substrate for semiconductor device
JPS5833882A (ja) 1981-08-21 1983-02-28 Mitsubishi Electric Corp 発光ダイオ−ドの製造方法
JPH01316459A (ja) 1988-06-15 1989-12-21 Murata Mfg Co Ltd インラインスパッタリング装置およびその方法
JP2768988B2 (ja) * 1989-08-17 1998-06-25 三菱電機株式会社 端面部分コーティング方法
JPH03113182A (ja) 1989-09-27 1991-05-14 Toyoda Mach Works Ltd 電磁弁
JP2623464B2 (ja) 1990-04-27 1997-06-25 豊田合成株式会社 窒化ガリウム系化合物半導体発光素子
JPH0484418A (ja) 1990-07-27 1992-03-17 Nec Corp 異種基板上への3―v族化合物半導体のヘテロエピタキシャル成長法
JPH04303920A (ja) 1991-03-29 1992-10-27 Nec Corp Iv族基板上の絶縁膜/iii −v族化合物半導体積層構造
JP2954743B2 (ja) 1991-05-30 1999-09-27 京セラ株式会社 半導体発光装置の製造方法
JPH05110206A (ja) 1991-10-16 1993-04-30 Kubota Corp 半導体発光素子の製造方法及びその製造装置
JP3352712B2 (ja) 1991-12-18 2002-12-03 浩 天野 窒化ガリウム系半導体素子及びその製造方法
JPH05283744A (ja) 1991-12-20 1993-10-29 Toshiba Corp 半導体素子
JP2751963B2 (ja) 1992-06-10 1998-05-18 日亜化学工業株式会社 窒化インジウムガリウム半導体の成長方法
JPH07249830A (ja) * 1994-03-10 1995-09-26 Hitachi Ltd 半導体発光素子の製造方法
JPH07273367A (ja) 1994-04-01 1995-10-20 Mitsubishi Cable Ind Ltd 半導体基板の製造方法および発光素子の製造方法
JP3974667B2 (ja) 1994-08-22 2007-09-12 ローム株式会社 半導体発光素子の製法
JPH0864791A (ja) 1994-08-23 1996-03-08 Matsushita Electric Ind Co Ltd エピタキシャル成長方法
JP3326545B2 (ja) 1994-09-30 2002-09-24 ローム株式会社 半導体発光素子
JPH08222812A (ja) 1995-02-17 1996-08-30 Matsushita Electric Ind Co Ltd 窒化ガリウム系化合物半導体の結晶成長方法
JPH08274411A (ja) 1995-03-31 1996-10-18 Hitachi Ltd 半導体レーザ素子
US6377596B1 (en) 1995-09-18 2002-04-23 Hitachi, Ltd. Semiconductor materials, methods for fabricating semiconductor materials, and semiconductor devices
JP3396356B2 (ja) 1995-12-11 2003-04-14 三菱電機株式会社 半導体装置,及びその製造方法
US5798536A (en) * 1996-01-25 1998-08-25 Rohm Co., Ltd. Light-emitting semiconductor device and method for manufacturing the same
JP3139445B2 (ja) 1997-03-13 2001-02-26 日本電気株式会社 GaN系半導体の成長方法およびGaN系半導体膜
ATE550461T1 (de) 1997-04-11 2012-04-15 Nichia Corp Wachstumsmethode für einen nitrid-halbleiter
JPH11191657A (ja) 1997-04-11 1999-07-13 Nichia Chem Ind Ltd 窒化物半導体の成長方法及び窒化物半導体素子
DE19715572A1 (de) * 1997-04-15 1998-10-22 Telefunken Microelectron Verfahren zum Herstellen von epitaktischen Schichten eines Verbindungshalbleiters auf einkristallinem Silizium und daraus hergestellte Leuchtdiode
JPH10321954A (ja) 1997-05-15 1998-12-04 Fuji Electric Co Ltd Iii 族窒化物半導体素子およびその製造方法
JP3551751B2 (ja) 1997-05-16 2004-08-11 日亜化学工業株式会社 窒化物半導体の成長方法
WO1999001593A2 (en) * 1997-07-03 1999-01-14 Cbl Technologies Elimination of defects in epitaxial films
JP3189877B2 (ja) 1997-07-11 2001-07-16 日本電気株式会社 低転位窒化ガリウムの結晶成長方法
JPH1143398A (ja) 1997-07-22 1999-02-16 Mitsubishi Cable Ind Ltd GaN系結晶成長用基板およびその用途
JP3930161B2 (ja) * 1997-08-29 2007-06-13 株式会社東芝 窒化物系半導体素子、発光素子及びその製造方法
JPH11135770A (ja) 1997-09-01 1999-05-21 Sumitomo Chem Co Ltd 3−5族化合物半導体とその製造方法および半導体素子
JPH11145519A (ja) 1997-09-02 1999-05-28 Toshiba Corp 半導体発光素子、半導体発光装置および画像表示装置
JP3491538B2 (ja) 1997-10-09 2004-01-26 日亜化学工業株式会社 窒化物半導体の成長方法及び窒化物半導体素子
JPH11135832A (ja) 1997-10-26 1999-05-21 Toyoda Gosei Co Ltd 窒化ガリウム系化合物半導体及びその製造方法
JP3036495B2 (ja) 1997-11-07 2000-04-24 豊田合成株式会社 窒化ガリウム系化合物半導体の製造方法
JP3456413B2 (ja) 1997-11-26 2003-10-14 日亜化学工業株式会社 窒化物半導体の成長方法及び窒化物半導体素子
US6051849A (en) * 1998-02-27 2000-04-18 North Carolina State University Gallium nitride semiconductor structures including a lateral gallium nitride layer that extends from an underlying gallium nitride layer
JP3620269B2 (ja) 1998-02-27 2005-02-16 豊田合成株式会社 GaN系半導体素子の製造方法
JP3839580B2 (ja) 1998-03-09 2006-11-01 株式会社リコー 半導体基板の製造方法
JPH11274082A (ja) 1998-03-24 1999-10-08 Fuji Electric Co Ltd Iii 族窒化物半導体およびその製造方法、およびiii 族窒化物半導体装置
US6500257B1 (en) * 1998-04-17 2002-12-31 Agilent Technologies, Inc. Epitaxial material grown laterally within a trench and method for producing same
JP3436128B2 (ja) * 1998-04-28 2003-08-11 日亜化学工業株式会社 窒化物半導体の成長方法及び窒化物半導体素子
JPH11330546A (ja) 1998-05-12 1999-11-30 Fuji Electric Co Ltd Iii族窒化物半導体およびその製造方法
JP4390090B2 (ja) 1998-05-18 2009-12-24 シャープ株式会社 GaN系結晶膜の製造方法
JP3460581B2 (ja) * 1998-05-28 2003-10-27 日亜化学工業株式会社 窒化物半導体の成長方法及び窒化物半導体素子
US6265289B1 (en) * 1998-06-10 2001-07-24 North Carolina State University Methods of fabricating gallium nitride semiconductor layers by lateral growth from sidewalls into trenches, and gallium nitride semiconductor structures fabricated thereby
US6606335B1 (en) 1998-07-14 2003-08-12 Fujitsu Limited Semiconductor laser, semiconductor device, and their manufacture methods
JP3316479B2 (ja) 1998-07-29 2002-08-19 三洋電機株式会社 半導体素子、半導体発光素子および半導体素子の製造方法
US6319742B1 (en) * 1998-07-29 2001-11-20 Sanyo Electric Co., Ltd. Method of forming nitride based semiconductor layer
JP3987660B2 (ja) 1998-07-31 2007-10-10 シャープ株式会社 窒化物半導体構造とその製法および発光素子
JP2000044121A (ja) 1998-08-03 2000-02-15 Murata Mach Ltd 紡績機のスライバ案内クリール
JP3201475B2 (ja) 1998-09-14 2001-08-20 松下電器産業株式会社 半導体装置およびその製造方法
JP3592553B2 (ja) * 1998-10-15 2004-11-24 株式会社東芝 窒化ガリウム系半導体装置
JP2000150959A (ja) 1998-11-18 2000-05-30 Hitachi Ltd 窒化ガリウム系化合物半導体発光素子
JP2000174393A (ja) 1998-12-04 2000-06-23 Fuji Electric Co Ltd Iii族窒化物半導体およびその製造方法、およびiii族窒化物半導体装置
JP4304750B2 (ja) 1998-12-08 2009-07-29 日亜化学工業株式会社 窒化物半導体の成長方法及び窒化物半導体素子
JP3659050B2 (ja) * 1998-12-21 2005-06-15 日亜化学工業株式会社 窒化物半導体の成長方法及び窒化物半導体素子
JP2000261106A (ja) 1999-01-07 2000-09-22 Matsushita Electric Ind Co Ltd 半導体発光素子、その製造方法及び光ディスク装置
JP3770014B2 (ja) * 1999-02-09 2006-04-26 日亜化学工業株式会社 窒化物半導体素子
JP3594826B2 (ja) * 1999-02-09 2004-12-02 パイオニア株式会社 窒化物半導体発光素子及びその製造方法
KR100677683B1 (ko) 1999-03-17 2007-02-05 미츠비시 덴센 고교 가부시키가이샤 반도체 기재와 그 제조 방법 및 반도체 결정의 제조 방법
JP4288743B2 (ja) 1999-03-24 2009-07-01 日亜化学工業株式会社 窒化物半導体の成長方法
TW464953B (en) 1999-04-14 2001-11-21 Matsushita Electronics Corp Method of manufacturing III nitride base compound semiconductor substrate
JP4231189B2 (ja) 1999-04-14 2009-02-25 パナソニック株式会社 Iii族窒化物系化合物半導体基板の製造方法
JP2001044121A (ja) 1999-06-07 2001-02-16 Agilent Technol Inc エピタキシャル層構造及びその製造方法
US6177359B1 (en) * 1999-06-07 2001-01-23 Agilent Technologies, Inc. Method for detaching an epitaxial layer from one substrate and transferring it to another substrate
JP3786544B2 (ja) 1999-06-10 2006-06-14 パイオニア株式会社 窒化物半導体素子の製造方法及びかかる方法により製造された素子
JP2000357820A (ja) * 1999-06-15 2000-12-26 Pioneer Electronic Corp 窒化ガリウム系半導体発光素子及びその製造方法
JP3791246B2 (ja) 1999-06-15 2006-06-28 日亜化学工業株式会社 窒化物半導体の成長方法、及びそれを用いた窒化物半導体素子の製造方法、窒化物半導体レーザ素子の製造方法
JP4005275B2 (ja) 1999-08-19 2007-11-07 日亜化学工業株式会社 窒化物半導体素子
JP4274504B2 (ja) 1999-09-20 2009-06-10 キヤノン株式会社 半導体薄膜構造体
JP2001111174A (ja) 1999-10-06 2001-04-20 Fuji Photo Film Co Ltd 半導体素子用基板およびその製造方法およびその半導体素子用基板を用いた半導体素子
JP4055304B2 (ja) 1999-10-12 2008-03-05 豊田合成株式会社 窒化ガリウム系化合物半導体の製造方法
US6812053B1 (en) * 1999-10-14 2004-11-02 Cree, Inc. Single step pendeo- and lateral epitaxial overgrowth of Group III-nitride epitaxial layers with Group III-nitride buffer layer and resulting structures
JP2001122693A (ja) 1999-10-22 2001-05-08 Nec Corp 結晶成長用下地基板およびこれを用いた基板の製造方法
JP3518455B2 (ja) 1999-12-15 2004-04-12 日亜化学工業株式会社 窒化物半導体基板の作製方法
US6355497B1 (en) * 2000-01-18 2002-03-12 Xerox Corporation Removable large area, low defect density films for led and laser diode growth
US6403451B1 (en) * 2000-02-09 2002-06-11 Noerh Carolina State University Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts
JP3988018B2 (ja) 2001-01-18 2007-10-10 ソニー株式会社 結晶膜、結晶基板および半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230327393A1 (en) * 2021-01-18 2023-10-12 Suzhou Nanowin Science And Technology Co., Ltd. Gallium nitride substrate and semiconductor composite substrate
US11881679B2 (en) * 2021-01-18 2024-01-23 Suzhou Nanowin Science And Technology Co., Ltd. Gallium nitride substrate and semiconductor composite substrate

Also Published As

Publication number Publication date
EP1241702A4 (en) 2009-03-25
WO2001048798A1 (en) 2001-07-05
CN1413357A (zh) 2003-04-23
KR20020073485A (ko) 2002-09-26
CA2397219A1 (en) 2001-07-05
AU2400501A (en) 2001-07-09
JP2001181096A (ja) 2001-07-03
US20060027831A1 (en) 2006-02-09
US7560725B2 (en) 2009-07-14
CN1298023C (zh) 2007-01-31
KR100499658B1 (ko) 2005-07-05
AU769574B2 (en) 2004-01-29
US20030092263A1 (en) 2003-05-15
CA2397219C (en) 2007-02-06
EP1241702A1 (en) 2002-09-18
US6979584B2 (en) 2005-12-27

Similar Documents

Publication Publication Date Title
JP4432180B2 (ja) Iii族窒化物系化合物半導体の製造方法、iii族窒化物系化合物半導体素子及びiii族窒化物系化合物半導体
KR100500863B1 (ko) Iii족 질화물계 화합물 반도체의 제조 방법 및iii족 질화물계 화합물 반도체 소자
KR100527075B1 (ko) Ⅲ족 질화물계 화합물 반도체의 제조방법 및 ⅲ족 질화물계화합물 반도체 소자
US6967122B2 (en) Group III nitride compound semiconductor and method for manufacturing the same
JP2001313259A (ja) Iii族窒化物系化合物半導体基板の製造方法及び半導体素子
JP3690326B2 (ja) Iii族窒化物系化合物半導体の製造方法
JP2000106455A (ja) 窒化物半導体構造とその製法および発光素子
JP2011187965A (ja) 窒化物半導体構造とその製造方法および発光素子
JP3384782B2 (ja) 窒化物系半導体素子およびその製造方法
JP4406999B2 (ja) Iii族窒化物系化合物半導体の製造方法及びiii族窒化物系化合物半導体素子
JP2002280314A (ja) Iii族窒化物系化合物半導体の製造方法、及びそれに基づくiii族窒化物系化合物半導体素子
JP4915009B2 (ja) 半導体部材の製造方法
JP4051892B2 (ja) Iii族窒化物系化合物半導体の製造方法及びiii族窒化物系化合物半導体素子
JP3680751B2 (ja) Iii族窒化物系化合物半導体の製造方法及びiii族窒化物系化合物半導体素子
JP3753948B2 (ja) Iii族窒化物系化合物半導体の製造方法及びiii族窒化物系化合物半導体素子
JP4016566B2 (ja) Iii族窒化物系化合物半導体の製造方法及びiii族窒化物系化合物半導体素子
JP4523097B2 (ja) Iii族窒化物系化合物半導体レーザダイオード
JP4698053B2 (ja) Iii族窒化物系化合物半導体の製造方法
JP4487654B2 (ja) Iii族窒化物系化合物半導体発光素子
JP4214714B2 (ja) Iii族窒化物系化合物半導体の製造方法
JP5080820B2 (ja) 窒化物半導体構造とその製造方法および発光素子
JP3896806B2 (ja) Iii族窒化物系化合物半導体の製造方法
JP2007134742A (ja) 窒化物半導体構造とその製造方法および発光素子
JP2001267245A (ja) Iii族窒化物系化合物半導体の製造方法及びiii族窒化物系化合物半導体素子
JP2001267244A (ja) Iii族窒化物系化合物半導体の製造方法及びiii族窒化物系化合物半導体素子

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060915

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090908

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091201

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091214

R150 Certificate of patent or registration of utility model

Ref document number: 4432180

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130108

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140108

Year of fee payment: 4

EXPY Cancellation because of completion of term