JP2001111174A - 半導体素子用基板およびその製造方法およびその半導体素子用基板を用いた半導体素子 - Google Patents
半導体素子用基板およびその製造方法およびその半導体素子用基板を用いた半導体素子Info
- Publication number
- JP2001111174A JP2001111174A JP28514699A JP28514699A JP2001111174A JP 2001111174 A JP2001111174 A JP 2001111174A JP 28514699 A JP28514699 A JP 28514699A JP 28514699 A JP28514699 A JP 28514699A JP 2001111174 A JP2001111174 A JP 2001111174A
- Authority
- JP
- Japan
- Prior art keywords
- line
- group iii
- nitrogen compound
- layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/0242—Crystalline insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02458—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02647—Lateral overgrowth
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】
【課題】 欠陥の少なく、平坦な半導体素子用基板を平
易な工程で製造する。 【解決手段】 サファイヤ基板11上に、GaNバッファ
層12、温度1050℃でGaN層13を成長させ、リソグ
ラフィとドライエッチングを用いて、ラインアンドスペ
ースのパターンを形成する。その後、GaN層16を選択
成長させる。さらに、リソグラフィとドライエッチング
を用いて、バッファ層12とGaN層13を除去してできた
ライン部およびその上部を7μm幅で除去する。その上
にGaN層20を選択成長させる。さらに、リソグラフィ
とドライエッチングを用いてGaN層16からなるライン
部およびその上部を7μm幅で除去する。その上にGa
N層23を選択成長させる。これによって、全面に渡って
転位密度の小さな基板が形成できる。
易な工程で製造する。 【解決手段】 サファイヤ基板11上に、GaNバッファ
層12、温度1050℃でGaN層13を成長させ、リソグ
ラフィとドライエッチングを用いて、ラインアンドスペ
ースのパターンを形成する。その後、GaN層16を選択
成長させる。さらに、リソグラフィとドライエッチング
を用いて、バッファ層12とGaN層13を除去してできた
ライン部およびその上部を7μm幅で除去する。その上
にGaN層20を選択成長させる。さらに、リソグラフィ
とドライエッチングを用いてGaN層16からなるライン
部およびその上部を7μm幅で除去する。その上にGa
N層23を選択成長させる。これによって、全面に渡って
転位密度の小さな基板が形成できる。
Description
【0001】
【発明の属する技術分野】本発明は、半導体素子用基板
およびその製造方法およびその半導体素子用基板を用い
た半導体素子、特に、短波長レーザ装置の基板として用
いられるIII族窒素化合物からなる半導体素子用基板お
よびその製造方法およびその半導体素子用基板を用いた
半導体素子および半導体レーザ装置に関するものであ
る。
およびその製造方法およびその半導体素子用基板を用い
た半導体素子、特に、短波長レーザ装置の基板として用
いられるIII族窒素化合物からなる半導体素子用基板お
よびその製造方法およびその半導体素子用基板を用いた
半導体素子および半導体レーザ装置に関するものであ
る。
【0002】
【従来の技術】410nm帯の短波長半導体レーザとし
て、1998年発行のJpn.Appl.phys.Lett.,Vol.37.pp.L102
0において、サファイヤ基板上にGaNを形成した後、
SiO2をマスクとして選択成長を利用してGaNを形
成した後、前記サファイヤ基板を剥がしたGaN基板上
に、n−GaNバッファ層、n−InGaNクラック防
止層、AlGaN/n−GaN変調ドープ超格子クラッ
ド層、n−GaN光導波層、アンドープInGaN/n
−InGaN多重量子井戸活性層、p−AlGaNキャ
リアブロック層、p−GaN光導波層、AlGaN/p
−GaN変調ドープ超格子クラッド層、p−GaNコン
タクト層からなる半導体レーザが報告されている。しか
しながら、この半導体レーザではまだ、欠陥密度が多
く、高出力での信頼性が得られていない。
て、1998年発行のJpn.Appl.phys.Lett.,Vol.37.pp.L102
0において、サファイヤ基板上にGaNを形成した後、
SiO2をマスクとして選択成長を利用してGaNを形
成した後、前記サファイヤ基板を剥がしたGaN基板上
に、n−GaNバッファ層、n−InGaNクラック防
止層、AlGaN/n−GaN変調ドープ超格子クラッ
ド層、n−GaN光導波層、アンドープInGaN/n
−InGaN多重量子井戸活性層、p−AlGaNキャ
リアブロック層、p−GaN光導波層、AlGaN/p
−GaN変調ドープ超格子クラッド層、p−GaNコン
タクト層からなる半導体レーザが報告されている。しか
しながら、この半導体レーザではまだ、欠陥密度が多
く、高出力での信頼性が得られていない。
【0003】また、Ext.Abstr.(MRS Fall Meet.Boston,
1998)G3.38において、T.S.Zheleva氏によるPendeo-Epit
axy-A New Approach For Lateral Growth of Galliumが
紹介されている。ここでは、SiO2をマスクとせず、
GaNを形成した後、ストライプ状にGaNをサファイ
ヤ基板までとり除き、その基板上にGaNを成長するこ
とにより、GaNの横方向への成長を利用して、平坦な
膜が形成されることが報告されている。また、上記方法
を利用して、1999年発行のSPIE Vol.3628においては、
InGaN多重量子井戸半導体レーザができることが報
告されているが、信頼性として、5mWレベルにとどま
っており、さらに、欠陥密度の低減が必要である。
1998)G3.38において、T.S.Zheleva氏によるPendeo-Epit
axy-A New Approach For Lateral Growth of Galliumが
紹介されている。ここでは、SiO2をマスクとせず、
GaNを形成した後、ストライプ状にGaNをサファイ
ヤ基板までとり除き、その基板上にGaNを成長するこ
とにより、GaNの横方向への成長を利用して、平坦な
膜が形成されることが報告されている。また、上記方法
を利用して、1999年発行のSPIE Vol.3628においては、
InGaN多重量子井戸半導体レーザができることが報
告されているが、信頼性として、5mWレベルにとどま
っており、さらに、欠陥密度の低減が必要である。
【0004】また、特開平10-312971号において、Ga
N化合物半導体層とサファイヤ基板結晶の熱膨張差およ
び格子定数差によって生じるクラックを抑え、欠陥の導
入を抑制する方法として、マスクにより成長領域を制限
し、エピタキシャル成長によりGaN化合物半導体膜の
ファセット構造を形成し、マスクを覆うまでファセット
構造を完全に埋め込み、最終的には平坦な表面を有する
結晶成長方法が報告されている。本方法では種となる成
長領域の下地全体が格子不整合の大きな基板上に成長さ
れているために、その基板の影響を受け、横方向に成長
する結晶方位が変わり、平坦化も困難であり、この方法
を繰り返しても面方位に差が生じるため、欠陥を実用レ
ベルまで低減できないという欠点があった。
N化合物半導体層とサファイヤ基板結晶の熱膨張差およ
び格子定数差によって生じるクラックを抑え、欠陥の導
入を抑制する方法として、マスクにより成長領域を制限
し、エピタキシャル成長によりGaN化合物半導体膜の
ファセット構造を形成し、マスクを覆うまでファセット
構造を完全に埋め込み、最終的には平坦な表面を有する
結晶成長方法が報告されている。本方法では種となる成
長領域の下地全体が格子不整合の大きな基板上に成長さ
れているために、その基板の影響を受け、横方向に成長
する結晶方位が変わり、平坦化も困難であり、この方法
を繰り返しても面方位に差が生じるため、欠陥を実用レ
ベルまで低減できないという欠点があった。
【0005】
【発明が解決しようとする課題】上記のように、短波長
半導体レーザ装置において、その基板の結晶欠陥が多い
ことから高出力化が難しく、また信頼性上も問題があっ
た。
半導体レーザ装置において、その基板の結晶欠陥が多い
ことから高出力化が難しく、また信頼性上も問題があっ
た。
【0006】本発明は上記事情に鑑みて、高出力発振下
においても、信頼性の高い半導体素子を得るために、欠
陥密度の低い半導体素子用基板およびその製造方法およ
びその半導体素子用基板を用いた半導体素子および半導
体レーザ装置を提供することを目的とするものである。
においても、信頼性の高い半導体素子を得るために、欠
陥密度の低い半導体素子用基板およびその製造方法およ
びその半導体素子用基板を用いた半導体素子および半導
体レーザ装置を提供することを目的とするものである。
【0007】
【課題を解決するための手段】本発明の半導体素子用基
板の製造方法は、ベース基板上に、低温成長法により形
成されるAlNまたはGaNからなるバッファ層を介し
て第一のIII族窒素化合物層を形成する第一の工程と、
バッファ層と第一のIII族窒素化合物層からなる結晶層
を、ストライプ状に前記ベース基板まで除去して、結晶
層がライン状に残されてなるライン部と該ライン部間に
形成されたスペース部とからなるラインアンドスペース
のパターンを形成し、その上に、第二のIII族窒素化合
物層を、前記結晶層のライン部をIII族窒素化合物の結
晶の成長核にして、ラインアンドスペースのパターンが
なくなるまで形成する第二の工程と、結晶層のライン部
および該ライン部の上部の前記第二のIII族窒素化合物
層を、少なくとも前記ライン幅で、前記ベース基板が露
出するまで除去して、前記第二のIII族窒素化合物層が
ライン状に残されてなるライン部と該ライン部間に形成
されたスペース部とからなるラインアンドスペースのパ
ターンを形成し、その上に、第三のIII族窒素化合物層
を、第二のIII族窒素化合物のライン部をIII族窒素化合
物の結晶の成長核にして、第二のIII族窒素化合物層の
ラインアンドスペースのパターンがなくなるまで形成す
る第三の工程とを含むことを特徴とするものである。
板の製造方法は、ベース基板上に、低温成長法により形
成されるAlNまたはGaNからなるバッファ層を介し
て第一のIII族窒素化合物層を形成する第一の工程と、
バッファ層と第一のIII族窒素化合物層からなる結晶層
を、ストライプ状に前記ベース基板まで除去して、結晶
層がライン状に残されてなるライン部と該ライン部間に
形成されたスペース部とからなるラインアンドスペース
のパターンを形成し、その上に、第二のIII族窒素化合
物層を、前記結晶層のライン部をIII族窒素化合物の結
晶の成長核にして、ラインアンドスペースのパターンが
なくなるまで形成する第二の工程と、結晶層のライン部
および該ライン部の上部の前記第二のIII族窒素化合物
層を、少なくとも前記ライン幅で、前記ベース基板が露
出するまで除去して、前記第二のIII族窒素化合物層が
ライン状に残されてなるライン部と該ライン部間に形成
されたスペース部とからなるラインアンドスペースのパ
ターンを形成し、その上に、第三のIII族窒素化合物層
を、第二のIII族窒素化合物のライン部をIII族窒素化合
物の結晶の成長核にして、第二のIII族窒素化合物層の
ラインアンドスペースのパターンがなくなるまで形成す
る第三の工程とを含むことを特徴とするものである。
【0008】また、第三の工程の後に、直前の工程で形
成された、ラインアンドスペースのパターンのライン部
および該ライン部の上部のIII族窒素化合物層を、少な
くとも該ライン部の幅で、前記ベース基板が露出するま
で除去して、III族窒素化合物層がライン状に残されて
なるライン部と該ライン部間に形成されたスペース部と
からなるラインアンドスペースのパターンを形成し、そ
の上に、該ライン部をIII族窒素化合物の結晶の成長核
として、III族窒素化合物層を、該ラインアンドスペー
スのパターンがなくなるまで形成する工程を少なくとも
1回行ってもよい。
成された、ラインアンドスペースのパターンのライン部
および該ライン部の上部のIII族窒素化合物層を、少な
くとも該ライン部の幅で、前記ベース基板が露出するま
で除去して、III族窒素化合物層がライン状に残されて
なるライン部と該ライン部間に形成されたスペース部と
からなるラインアンドスペースのパターンを形成し、そ
の上に、該ライン部をIII族窒素化合物の結晶の成長核
として、III族窒素化合物層を、該ラインアンドスペー
スのパターンがなくなるまで形成する工程を少なくとも
1回行ってもよい。
【0009】本発明の別の半導体素子用基板の製造方法
は、ベース基板上に、低温成長法により形成されるAl
NまたはGaNからなるバッファ層を形成し、その上に
第一のIII族窒素化合物層を形成する第一の工程と、バ
ッファ層と第一のIII族窒素化合物層からなる結晶層
を、ストライプ状にベース基板まで除去して、結晶層が
ライン状に残されてなるライン部と該ライン部間に形成
されたスペース部とからなるラインアンドスペースのパ
ターンを形成し、その上に、第二のIII族窒素化合物層
を、結晶層のライン部をIII族窒素化合物の結晶の成長
核として、ラインアンドスペースのパターンがなくなる
まで形成する第二の工程と、結晶層のライン部および該
ライン部の上部の前記第二のIII族窒素化合物層を、ベ
ース基板の一部が露出するまでV溝状あるいは逆台形状
に除去して、第二のIII族窒素化合物層がライン状に残
されてなるライン部と該ライン部間に形成されたスペー
ス部とからなるラインアンドスペースのパターンを形成
し、その上に、第三のIII族窒素化合物層を、第二のIII
族窒素化合物層のライン部をIII族窒素化合物の結晶の
成長核として、第二のIII族窒素化合物層のラインアン
ドスペースのパターンがなくなるまで形成する第三の工
程とを含むことを特徴とするものである。
は、ベース基板上に、低温成長法により形成されるAl
NまたはGaNからなるバッファ層を形成し、その上に
第一のIII族窒素化合物層を形成する第一の工程と、バ
ッファ層と第一のIII族窒素化合物層からなる結晶層
を、ストライプ状にベース基板まで除去して、結晶層が
ライン状に残されてなるライン部と該ライン部間に形成
されたスペース部とからなるラインアンドスペースのパ
ターンを形成し、その上に、第二のIII族窒素化合物層
を、結晶層のライン部をIII族窒素化合物の結晶の成長
核として、ラインアンドスペースのパターンがなくなる
まで形成する第二の工程と、結晶層のライン部および該
ライン部の上部の前記第二のIII族窒素化合物層を、ベ
ース基板の一部が露出するまでV溝状あるいは逆台形状
に除去して、第二のIII族窒素化合物層がライン状に残
されてなるライン部と該ライン部間に形成されたスペー
ス部とからなるラインアンドスペースのパターンを形成
し、その上に、第三のIII族窒素化合物層を、第二のIII
族窒素化合物層のライン部をIII族窒素化合物の結晶の
成長核として、第二のIII族窒素化合物層のラインアン
ドスペースのパターンがなくなるまで形成する第三の工
程とを含むことを特徴とするものである。
【0010】前記III族窒素化合物層は、不純物をドー
ピングしながら形成してもよい。
ピングしながら形成してもよい。
【0011】前記工程のうち最後の工程の後に、前記ベ
ース基板を除去してもよい。
ース基板を除去してもよい。
【0012】前記ベース基板は、サファイヤ、SiC、
ZnO、LiCaO2、LiAlO2、GaAs、ZnS
e、GaP、GeおよびSiからなる群より選ばれるい
ずれか一つであることが望ましい。
ZnO、LiCaO2、LiAlO2、GaAs、ZnS
e、GaP、GeおよびSiからなる群より選ばれるい
ずれか一つであることが望ましい。
【0013】前記バッファ層および前記III族窒素化合
物層は、HVPE法、MOCVD法またはMBE法の方
法により形成されることが望ましい。
物層は、HVPE法、MOCVD法またはMBE法の方
法により形成されることが望ましい。
【0014】前記III族窒素化合物層は、GaN、In
GaN、AlGaN、InAlGaN、InAlNおよ
びInNからなる群より選ばれる一つからなることが望
ましい。
GaN、AlGaN、InAlGaN、InAlNおよ
びInNからなる群より選ばれる一つからなることが望
ましい。
【0015】本発明の半導体素子用基板は、上記の半導
体素子用基板の製造方法により製造されたことを特徴と
するものである。
体素子用基板の製造方法により製造されたことを特徴と
するものである。
【0016】本発明の半導体素子は、上記の半導体素子
用基板の製造方法により製造された半導体素子用基板上
に半導体層を備えてなることを特徴とするものである。
用基板の製造方法により製造された半導体素子用基板上
に半導体層を備えてなることを特徴とするものである。
【0017】本発明の半導体レーザ装置は、上記の半導
体素子用基板の製造方法により製造された半導体素子用
基板上に、半導体層を備えてなり、該半導体層に形成さ
れた電流注入窓となるストライプの幅が10μm以上で
あることを特徴とするものである。
体素子用基板の製造方法により製造された半導体素子用
基板上に、半導体層を備えてなり、該半導体層に形成さ
れた電流注入窓となるストライプの幅が10μm以上で
あることを特徴とするものである。
【0018】
【発明の効果】本発明の半導体素子用基板の製造方法に
よれば、ベース基板上にバッファ層を介してIII族窒素
化合物を成長させた後、ラインアンドスペースのパター
ンを形成し、その上にIII族窒素化合物を結晶成長さ
せ、再度、前回ライン状に残した部分、つまりバッファ
層から上の層で転位が発生している部分を除去するよう
にラインアンドスペースのパターンを形成し、その上に
III族窒素化合物の結晶を成長させるので、全体的に転
位の少ないIII族窒素化合物の基板を、複雑な工程を経
ることなく簡単に得ることができる。また、転位がほと
んど無いため、高出力化が可能であり、かつ信頼性を向
上させることができる。
よれば、ベース基板上にバッファ層を介してIII族窒素
化合物を成長させた後、ラインアンドスペースのパター
ンを形成し、その上にIII族窒素化合物を結晶成長さ
せ、再度、前回ライン状に残した部分、つまりバッファ
層から上の層で転位が発生している部分を除去するよう
にラインアンドスペースのパターンを形成し、その上に
III族窒素化合物の結晶を成長させるので、全体的に転
位の少ないIII族窒素化合物の基板を、複雑な工程を経
ることなく簡単に得ることができる。また、転位がほと
んど無いため、高出力化が可能であり、かつ信頼性を向
上させることができる。
【0019】さらに、上記の工程、つまり、転位の発生
している部分をストライプ状に除去した後、選択成長す
る工程を繰り返すことにより、完全に転位の無い基板を
得ることができる。
している部分をストライプ状に除去した後、選択成長す
る工程を繰り返すことにより、完全に転位の無い基板を
得ることができる。
【0020】また、本発明の別の半導体素子用基板の製
造方法によれば、ベース基板上にバッファ層を介してII
I族窒素化合物を成長させた後、バッファ層とIII族窒素
化合物の層をV溝状あるいは逆台形状に除去してライン
アンドスペースのパターンを形成し、その上にIII族窒
素化合物を結晶成長させるので、上記同様、転位の少な
い基板を得ることができる。また、V溝状あるいは逆台
形状に除去することにより、ベース基板と低温成長させ
たバッファ層が接触している箇所が残されているため、
ベース基板から、その上のIII族窒素化合物の層が剥離
しにくいという利点がある。
造方法によれば、ベース基板上にバッファ層を介してII
I族窒素化合物を成長させた後、バッファ層とIII族窒素
化合物の層をV溝状あるいは逆台形状に除去してライン
アンドスペースのパターンを形成し、その上にIII族窒
素化合物を結晶成長させるので、上記同様、転位の少な
い基板を得ることができる。また、V溝状あるいは逆台
形状に除去することにより、ベース基板と低温成長させ
たバッファ層が接触している箇所が残されているため、
ベース基板から、その上のIII族窒素化合物の層が剥離
しにくいという利点がある。
【0021】また、III族窒素化合物の層を結晶成長さ
せる際、不純物をドーピングすることにより、導電性の
基板を製造することができる。
せる際、不純物をドーピングすることにより、導電性の
基板を製造することができる。
【0022】また、工程の最後に、ベース基板を除去す
ることにより、基板の裏面から電気的導通を得ることが
できる。
ることにより、基板の裏面から電気的導通を得ることが
できる。
【0023】本発明の半導体素子用基板の製造方法によ
り製造された基板を用いて、半導体素子、例えば半導体
発光素子、電界効果トランジスタ、半導体レーザ装置、
半導体光増幅器あるいは光検出器等を製造することが可
能である。
り製造された基板を用いて、半導体素子、例えば半導体
発光素子、電界効果トランジスタ、半導体レーザ装置、
半導体光増幅器あるいは光検出器等を製造することが可
能である。
【0024】特に、ストライプ幅が10μm以上の半導
体レーザ装置に上記のように製造された半導体素子用基
板を用いることにより、高出力化であっても信頼性の高
いレーザを得ることができる。
体レーザ装置に上記のように製造された半導体素子用基
板を用いることにより、高出力化であっても信頼性の高
いレーザを得ることができる。
【0025】よって、上記のような半導体素子を、高速
な情報・画像処理、及び通信、計測、医療、印刷の分野
で利用することが可能である。
な情報・画像処理、及び通信、計測、医療、印刷の分野
で利用することが可能である。
【0026】
【発明の実施の形態】以下に本発明の実施の形態を図面
を用いて詳細に説明する。
を用いて詳細に説明する。
【0027】本発明の第1の実施の形態による半導体素
子用基板の製造方法について説明し、その半導体素子用
基板の製造過程を図1に示す。
子用基板の製造方法について説明し、その半導体素子用
基板の製造過程を図1に示す。
【0028】図1aに示すように、有機金属気相成長法
により、トリメチルガリウム(TMG)とアンモニアを
成長用原料に用い、n型ドーパントガスとしてシランガ
スを用い、p型ドーパントとしてシクロペンタジエニル
マグネシウム(Cp2Mg)を用い、(0001)C面
サファイヤ基板11上に、温度500℃でGaNバッファ
層12を20nm程度の膜厚で形成する。続いて、温度を
1050℃にしてGaN層13を2μm程度成長させる。
その上に、SiO2層14を形成し、レジスト15を塗布
後、通常のリソグラフィを用いて、
により、トリメチルガリウム(TMG)とアンモニアを
成長用原料に用い、n型ドーパントガスとしてシランガ
スを用い、p型ドーパントとしてシクロペンタジエニル
マグネシウム(Cp2Mg)を用い、(0001)C面
サファイヤ基板11上に、温度500℃でGaNバッファ
層12を20nm程度の膜厚で形成する。続いて、温度を
1050℃にしてGaN層13を2μm程度成長させる。
その上に、SiO2層14を形成し、レジスト15を塗布
後、通常のリソグラフィを用いて、
【0029】
【数1】
【0030】方向に5μm幅のSiO2膜14を除去し
て、10μm程度の周期で、GaN層がライン状に残さ
れてなるライン部と該ライン部間に形成されたスペース
部とからなるラインアンドスペース(以下、ラインアン
ドスペースと記載する)のパターンを形成する。レジス
ト15とSiO2膜14をマスクとして、塩素系のガスを用
いてバッファ層12とGaN層13をドライエッチングによ
りサファイヤ基板11上面まで除去する。
て、10μm程度の周期で、GaN層がライン状に残さ
れてなるライン部と該ライン部間に形成されたスペース
部とからなるラインアンドスペース(以下、ラインアン
ドスペースと記載する)のパターンを形成する。レジス
ト15とSiO2膜14をマスクとして、塩素系のガスを用
いてバッファ層12とGaN層13をドライエッチングによ
りサファイヤ基板11上面まで除去する。
【0031】次に図1bに示すように、レジスト15とS
iO2膜14を除去後、GaN層16を20μm程度選択成
長させる。この時、横方向の成長により、最終的にスペ
ース部が埋められて、表面が平坦化する。バッファ層12
とGaN層13はもともと転位が多いため、この時点でラ
イン部上部には貫通転位17が発生している。
iO2膜14を除去後、GaN層16を20μm程度選択成
長させる。この時、横方向の成長により、最終的にスペ
ース部が埋められて、表面が平坦化する。バッファ層12
とGaN層13はもともと転位が多いため、この時点でラ
イン部上部には貫通転位17が発生している。
【0032】次に、図1cに示すように、SiO2膜18
を形成し、レジスト19を塗布後、通常のリソグラフィを
用いて、バッファ層12とGaN層13のライン部のほぼ中
央位置において、7μm幅で
を形成し、レジスト19を塗布後、通常のリソグラフィを
用いて、バッファ層12とGaN層13のライン部のほぼ中
央位置において、7μm幅で
【0033】
【数1】
【0034】方向にSiO2膜18を除去して、10μm
程度の周期でラインアンドスペースのパターンを形成す
る。従って、SiO2膜18、レジスト19のライン幅は3
μm程度となる。
程度の周期でラインアンドスペースのパターンを形成す
る。従って、SiO2膜18、レジスト19のライン幅は3
μm程度となる。
【0035】次に、図1dに示すように、レジスト19と
SiO2膜18をマスクとして、塩素系のガスを用いてバ
ッファ層12とGaN層13のライン部およびその上部のG
aN層16をドライエッチングにより、サファイヤ基板11
上面まで除去する。これによって、GaN層16の転位密
度の大きな箇所が除去される。その後、SiO2膜18と
レジスト膜19を除去する。
SiO2膜18をマスクとして、塩素系のガスを用いてバ
ッファ層12とGaN層13のライン部およびその上部のG
aN層16をドライエッチングにより、サファイヤ基板11
上面まで除去する。これによって、GaN層16の転位密
度の大きな箇所が除去される。その後、SiO2膜18と
レジスト膜19を除去する。
【0036】次に、図1eに示すように、GaN層20を
20μm程度選択成長させる。この時、横方向の成長に
より、最終的にスペース部が埋められて表面が平坦化す
る。これによって、全面に渡って転位密度の小さな領域
が形成される。
20μm程度選択成長させる。この時、横方向の成長に
より、最終的にスペース部が埋められて表面が平坦化す
る。これによって、全面に渡って転位密度の小さな領域
が形成される。
【0037】次に、図1fに示すように、SiO2膜21
を形成し、レジスト22を塗布後、通常のリソグラフィを
用いて、GaN層16のライン部のほぼ中央位置におい
て、7μm幅で
を形成し、レジスト22を塗布後、通常のリソグラフィを
用いて、GaN層16のライン部のほぼ中央位置におい
て、7μm幅で
【0038】
【数1】
【0039】方向にSiO2膜21を除去して、10μm
程度の周期でラインアンドスペースのパターンを形成す
る。従って、SiO2膜21、レジスト22のライン幅は3
μm程度となる。
程度の周期でラインアンドスペースのパターンを形成す
る。従って、SiO2膜21、レジスト22のライン幅は3
μm程度となる。
【0040】その後、図1gに示すように、図1fに示
されたレジスト22とSiO2膜21をマスクとして、塩素
系のガスを用いてGaN層16のライン部およびその上の
GaN層20をドライエッチングによりサファイヤ基板上
面まで除去する。レジスト22とSiO2膜21を除去した
後、GaN層23を20μm程度選択成長する。この時、
横方向の成長により、最終的にスペース部が埋められて
表面が平坦化する。これによって全面に渡り、転位密度
の小さな基板が得られる。
されたレジスト22とSiO2膜21をマスクとして、塩素
系のガスを用いてGaN層16のライン部およびその上の
GaN層20をドライエッチングによりサファイヤ基板上
面まで除去する。レジスト22とSiO2膜21を除去した
後、GaN層23を20μm程度選択成長する。この時、
横方向の成長により、最終的にスペース部が埋められて
表面が平坦化する。これによって全面に渡り、転位密度
の小さな基板が得られる。
【0041】さらに、上記のGaN層のエッチングと選
択成長の工程を繰り返すことにより、転位密度を低減す
ることが可能となる。
択成長の工程を繰り返すことにより、転位密度を低減す
ることが可能となる。
【0042】このように製造した基板上にGaN系半導
体層、例えばGaN、InGaN、AlGaN、InG
aAlN等を結晶成長するとにより、半導体発光素子並
びに電子デバイスを製造することができる。
体層、例えばGaN、InGaN、AlGaN、InG
aAlN等を結晶成長するとにより、半導体発光素子並
びに電子デバイスを製造することができる。
【0043】上記のように製造したGaN基板上に、さ
らにGaN層を100〜200μm程度成長し、サファ
イヤ基板を剥離した後、GaN系半導体層、例えばGa
N、InGaN、AlGaN、InGaAlN等を結晶
成長することにより、半導体発光素子並びに電子デバイ
スを製造できる。
らにGaN層を100〜200μm程度成長し、サファ
イヤ基板を剥離した後、GaN系半導体層、例えばGa
N、InGaN、AlGaN、InGaAlN等を結晶
成長することにより、半導体発光素子並びに電子デバイ
スを製造できる。
【0044】本実施の形態では、GaN層を選択成長す
る際、不純物をドープしないアンドープの場合について
述べたが、不純物をドープすることにより、nまたはp
型GaN導電性基板を製造することができる。p型の不
純物としてMgをドープした場合、Mgの活性化のため
に、成長後窒素雰囲気中で、熱処理を実施するか、また
は、窒素リッチ雰囲気で成長を実施するかのいずれの方
法を用いてもよい。
る際、不純物をドープしないアンドープの場合について
述べたが、不純物をドープすることにより、nまたはp
型GaN導電性基板を製造することができる。p型の不
純物としてMgをドープした場合、Mgの活性化のため
に、成長後窒素雰囲気中で、熱処理を実施するか、また
は、窒素リッチ雰囲気で成長を実施するかのいずれの方
法を用いてもよい。
【0045】また成長方法としては、ガリウム(Ga)
と塩化水素(HCl)の反応生成物であるGaClとア
ンモニア(NH3)を用いるハイドライドVPE法を用
いてもよい。
と塩化水素(HCl)の反応生成物であるGaClとア
ンモニア(NH3)を用いるハイドライドVPE法を用
いてもよい。
【0046】本発明の第2の実施の形態である半導体素
子用基板の製造方法について説明し、その半導体素子用
基板の製造過程を図2に示す。
子用基板の製造方法について説明し、その半導体素子用
基板の製造過程を図2に示す。
【0047】図2aに示すように、有機金属気相成長法
により成長用原料として、トリメチルガリウム(TM
G)とアンモニアを用い、n型ドーパントガスとして、
シランガスを用い、p型ドーパントとして、シクロペン
タジエニルマグネシウム(Cp2Mg)を用いる。(0
001)面6H−SiC基板31上に、温度500℃でA
lNバッファ層32を20nm程度の膜厚で形成する。続
いて、温度を1050℃にしてGaN層33を2μm程度
成長させる。その後、SiO2膜34を形成し、レジスト3
5を塗布後、通常のリソグラフィを用いて、
により成長用原料として、トリメチルガリウム(TM
G)とアンモニアを用い、n型ドーパントガスとして、
シランガスを用い、p型ドーパントとして、シクロペン
タジエニルマグネシウム(Cp2Mg)を用いる。(0
001)面6H−SiC基板31上に、温度500℃でA
lNバッファ層32を20nm程度の膜厚で形成する。続
いて、温度を1050℃にしてGaN層33を2μm程度
成長させる。その後、SiO2膜34を形成し、レジスト3
5を塗布後、通常のリソグラフィを用いて、
【0048】
【数1】
【0049】方向に5μm幅のSiO2膜34を除去し
て、10μm程度の周期でラインアンドスペースのパタ
ーンを形成する。レジスト35とSiO2膜34をマスクに
して、塩素系のガスを用いて、GaN層33及び、AlN
バッファ層32をドライエッチングにより、SiC基板31
上面まで除去する。
て、10μm程度の周期でラインアンドスペースのパタ
ーンを形成する。レジスト35とSiO2膜34をマスクに
して、塩素系のガスを用いて、GaN層33及び、AlN
バッファ層32をドライエッチングにより、SiC基板31
上面まで除去する。
【0050】次に、図2bに示すように、レジスト35と
SiO2膜34を除去後、GaN層36を20μm程度選択
成長させる。この時、横方向の成長により、最終的にス
ペース部が埋められ表面が平坦化する。バッファ層32と
GaN層33はもともと転位が多いため、この時点でライ
ン部上部には貫通転位37が発生している。
SiO2膜34を除去後、GaN層36を20μm程度選択
成長させる。この時、横方向の成長により、最終的にス
ペース部が埋められ表面が平坦化する。バッファ層32と
GaN層33はもともと転位が多いため、この時点でライ
ン部上部には貫通転位37が発生している。
【0051】次に、図2cに示すように、SiO2膜38
を形成し、レジスト39を塗布後、通常のリソグラフィを
用いて、バッファ層32とGaN層33のライン部のほぼ中
央位置において、7μm幅で
を形成し、レジスト39を塗布後、通常のリソグラフィを
用いて、バッファ層32とGaN層33のライン部のほぼ中
央位置において、7μm幅で
【0052】
【数1】
【0053】方向にSiO2膜38を除去して、10μm
程度の周期でラインアンドスペースのパターンを形成す
る。従って、SiO2膜38、レジスト39のライン幅は3
μm程度となる。
程度の周期でラインアンドスペースのパターンを形成す
る。従って、SiO2膜38、レジスト39のライン幅は3
μm程度となる。
【0054】次に、図2dに示すように、レジスト39と
SiO2膜38をマスクとして、塩素系のガスを用いてG
aN層36をドライエッチングによりSiC基板31上面ま
で除去し、その後、レジスト39とSiO2膜38を除去す
る。
SiO2膜38をマスクとして、塩素系のガスを用いてG
aN層36をドライエッチングによりSiC基板31上面ま
で除去し、その後、レジスト39とSiO2膜38を除去す
る。
【0055】次に、図2eに示すように、GaN層40を
20μm程度選択成長させる。この時、横方向の成長に
より、最終的にスペース部が埋められ、表面が平坦化す
る。
20μm程度選択成長させる。この時、横方向の成長に
より、最終的にスペース部が埋められ、表面が平坦化す
る。
【0056】次に、図2fに示すように、SiO2膜41
を形成し、レジスト42を塗布後、通常のリソグラフィを
用いて、GaN層36のライン部の中央位置において、7
μm幅で
を形成し、レジスト42を塗布後、通常のリソグラフィを
用いて、GaN層36のライン部の中央位置において、7
μm幅で
【0057】
【数1】
【0058】方向にSiO2膜41を除去して、10μm
程度の周期でラインアンドスペースのパターンを形成す
る。従って、SiO2膜41、レジスト42の残ったライン
幅は3μm程度となる。
程度の周期でラインアンドスペースのパターンを形成す
る。従って、SiO2膜41、レジスト42の残ったライン
幅は3μm程度となる。
【0059】次に、図2gに示すように、レジスト42と
SiO2膜41をマスクとして、塩素系のガスを用いてG
aN層40をドライエッチングにより、SiC基板上面ま
で除去した後、GaN層43を20μm程度選択成長させ
る。この時、横方向の成長により、最終的にスペース部
が埋められ表面が平坦化する。これによって、ほぼ全面
に渡り転位密度の小さい基板が得られる。
SiO2膜41をマスクとして、塩素系のガスを用いてG
aN層40をドライエッチングにより、SiC基板上面ま
で除去した後、GaN層43を20μm程度選択成長させ
る。この時、横方向の成長により、最終的にスペース部
が埋められ表面が平坦化する。これによって、ほぼ全面
に渡り転位密度の小さい基板が得られる。
【0060】上記のGaN層のエッチングと選択成長の
工程を繰り返すことにより、さらに転位密度の小さい基
板を得ることができる。
工程を繰り返すことにより、さらに転位密度の小さい基
板を得ることができる。
【0061】本実施の形態においても、上記のようにし
て製造した基板上にGaN系半導体層、例えばGaN、
InGaN、AlGaN、InGaAlN等を結晶成長
することにより、半導体発光素子並びに電子デバイスを
形成できる。
て製造した基板上にGaN系半導体層、例えばGaN、
InGaN、AlGaN、InGaAlN等を結晶成長
することにより、半導体発光素子並びに電子デバイスを
形成できる。
【0062】あるいは、上記のように製造したGaN基
板上にGaN層を100〜200μm程度成長し、研磨
や化学エッチング等により、SiC基板を除去した後、
GaN系半導体層、例えばGaN、InGaN、AlG
aN、InGaAlN等を結晶成長することによって
も、半導体発光素子並びに電子デバイスを製造できる。
板上にGaN層を100〜200μm程度成長し、研磨
や化学エッチング等により、SiC基板を除去した後、
GaN系半導体層、例えばGaN、InGaN、AlG
aN、InGaAlN等を結晶成長することによって
も、半導体発光素子並びに電子デバイスを製造できる。
【0063】ここで、ベース基板は(0001)面4H
−SiC基板を用いてもよい。
−SiC基板を用いてもよい。
【0064】本実施の形態では、GaN層を選択成長す
る際、不純物をドープしないアンドープの場合について
述べたが、不純物をドープすることにより、nまたはp
型GaN導電性基板を製造することができる。例えば、
p型の不純物としてMgをドープした場合、Mgの活性
化のために、成長後窒素雰囲気中で、熱処理を実施する
か、または、窒素リッチ雰囲気で成長を実施するかのい
ずれかの方法を用いることが望ましい。不純物をドープ
して導電性の基板を製造することにより、基板側に電極
を形成することができる。
る際、不純物をドープしないアンドープの場合について
述べたが、不純物をドープすることにより、nまたはp
型GaN導電性基板を製造することができる。例えば、
p型の不純物としてMgをドープした場合、Mgの活性
化のために、成長後窒素雰囲気中で、熱処理を実施する
か、または、窒素リッチ雰囲気で成長を実施するかのい
ずれかの方法を用いることが望ましい。不純物をドープ
して導電性の基板を製造することにより、基板側に電極
を形成することができる。
【0065】また、GaN層の成長方法としては、ガリ
ウム(Ga)と塩化水素(HCl)の反応生成物である
GaClとアンモニア(NH3)を用いるハイドライド
VPE法、あるいはガスソースを用いた分子線エピタキ
シャル成長法を用いてもよい。
ウム(Ga)と塩化水素(HCl)の反応生成物である
GaClとアンモニア(NH3)を用いるハイドライド
VPE法、あるいはガスソースを用いた分子線エピタキ
シャル成長法を用いてもよい。
【0066】次に本発明の第3の実施の形態による半導
体素子用基板の製造方法について説明し、その半導体素
子用基板の製造過程を図3に示す。
体素子用基板の製造方法について説明し、その半導体素
子用基板の製造過程を図3に示す。
【0067】図3aに示すように、有機金属気相成長法
により成長用原料として、トリメチルガリウム(TM
G)とアンモニアを用い、n型ドーパントガスとして、
シランガスを用い、p型ドーパントとして、シクロペン
タジエニルマグネシウム(Cp2Mg)を用い、(00
01)C面サファイヤ基板51上に、温度500℃でGa
Nバッファ層52を20nm程度の膜厚で形成する。続い
て、温度を1050℃にしてGaN層53を2μm程度成
長させる。その後、SiO2膜54を形成し、レジスト55
を塗布後、通常のリソグラフィを用いて、
により成長用原料として、トリメチルガリウム(TM
G)とアンモニアを用い、n型ドーパントガスとして、
シランガスを用い、p型ドーパントとして、シクロペン
タジエニルマグネシウム(Cp2Mg)を用い、(00
01)C面サファイヤ基板51上に、温度500℃でGa
Nバッファ層52を20nm程度の膜厚で形成する。続い
て、温度を1050℃にしてGaN層53を2μm程度成
長させる。その後、SiO2膜54を形成し、レジスト55
を塗布後、通常のリソグラフィを用いて、
【0068】
【数1】
【0069】方向に5μm幅のSiO2膜54を除去し
て、10μm程度の周期でラインアンドスペースのパタ
ーンを形成する。
て、10μm程度の周期でラインアンドスペースのパタ
ーンを形成する。
【0070】次に、図3bに示すように、GaNバッフ
ァ層52とGaN層53をドライエッチングにより、サファ
イヤ基板51上面まで除去する。その後、GaN層53上の
レジスト55とSiO2膜54を除去する。
ァ層52とGaN層53をドライエッチングにより、サファ
イヤ基板51上面まで除去する。その後、GaN層53上の
レジスト55とSiO2膜54を除去する。
【0071】次に、図3cに示すように、GaN層56を
20μm程度選択成長させる。この時、横方向の成長に
より、最終的にスペース部が埋められ表面が平坦化す
る。その後、SiO2膜58を形成し、レジスト59を塗布
後、通常のリソグラフィを用いて、GaNバッファ層52
とGaN層53のライン部の中央位置において、7μm幅
で
20μm程度選択成長させる。この時、横方向の成長に
より、最終的にスペース部が埋められ表面が平坦化す
る。その後、SiO2膜58を形成し、レジスト59を塗布
後、通常のリソグラフィを用いて、GaNバッファ層52
とGaN層53のライン部の中央位置において、7μm幅
で
【0072】
【数1】
【0073】方向にSiO2膜58を除去して、10μm
程度の周期でラインアンドスペースのパターンを形成す
る。従って、SiO2膜58、レジスト59のライン幅は3
μm程度となる。
程度の周期でラインアンドスペースのパターンを形成す
る。従って、SiO2膜58、レジスト59のライン幅は3
μm程度となる。
【0074】次に、図3dに示すように、レジスト59と
SiO2膜58をマスクとして、GaN層56をウェットエ
ッチングにより、サファイヤ基板51上面までV溝状に除
去する。
SiO2膜58をマスクとして、GaN層56をウェットエ
ッチングにより、サファイヤ基板51上面までV溝状に除
去する。
【0075】その後、図3eに示すように、レジスト59
とSiO2膜58を除去後、GaN層60を20μm程度選
択成長させる。このとき横方向の成長により、最終的に
V溝が埋め込まれ表面が平坦化する。これによって、基
板全面に渡って転位密度の小さい基板が得られる。
とSiO2膜58を除去後、GaN層60を20μm程度選
択成長させる。このとき横方向の成長により、最終的に
V溝が埋め込まれ表面が平坦化する。これによって、基
板全面に渡って転位密度の小さい基板が得られる。
【0076】ウェットエッチングによる形状は、V溝状
に限らず逆台形状であってもよい。
に限らず逆台形状であってもよい。
【0077】上記のように製造した基板上にGaN系半
導体層(GaN、InGaN、AlGaN、InGaA
lN等)を結晶成長することにより、半導体発光素子並
びに電子デバイスを製造できる。
導体層(GaN、InGaN、AlGaN、InGaA
lN等)を結晶成長することにより、半導体発光素子並
びに電子デバイスを製造できる。
【0078】また、上記3つの実施の形態では、ベース
基板としてサファイヤ基板およびSiC基板を用いた場
合について説明したが、ZnO、LiGaO2、LiA
l02、ZnSe、GaAs、GaP、Ge、Si等も
用いることができ、上記実施の形態と同等の手法により
半導体素子用基板を製造できる。
基板としてサファイヤ基板およびSiC基板を用いた場
合について説明したが、ZnO、LiGaO2、LiA
l02、ZnSe、GaAs、GaP、Ge、Si等も
用いることができ、上記実施の形態と同等の手法により
半導体素子用基板を製造できる。
【0079】マスク材料としてSiO2以外にもSiN
やAlN、TiN等、高温に対して耐熱特性のよいマス
ク材料を用いてもよい。
やAlN、TiN等、高温に対して耐熱特性のよいマス
ク材料を用いてもよい。
【0080】本実施の形態では、GaN基板の形成方法
について述べたが、GaNを成長させるかわりに、In
GaN、AlGaN、InAlGaN、InAlNおよ
びInN等を成長させることにより、GaN以外の基板
を製造することができる。
について述べたが、GaNを成長させるかわりに、In
GaN、AlGaN、InAlGaN、InAlNおよ
びInN等を成長させることにより、GaN以外の基板
を製造することができる。
【0081】次に本発明の第4の実施の形態である半導
体レーザ素子について説明し、その半導体レーザ素子の
断面図を図4に示す。
体レーザ素子について説明し、その半導体レーザ素子の
断面図を図4に示す。
【0082】上記第1の実施の形態により、ベース基板
上にGaNを選択成長させて形成し、ベース基板を剥離
してn型GaN基板71を製造する。図4に示すように、
このGaN基板71上に、n−GaNバッファ層72、15
0ペアのn−Al0.14Ga0.86N(2.5nm)/GaN
(2.5nm)超格子クラッド層73を、n−GaN光導
波層74、n−In0.02Ga0.98N(10.5nm)/n
−In0.15Ga0.85N(3.5nm)3重量子井戸活性
層75、p−Al0.2Ga0.8Nキャリアブロック層76、p
−GaN光導波層77、150ペアのp−Al0.14Ga
0.86N(2.5nm)/GaN(2.5nm)超格子ク
ラッド層78、p−GaNコンタクト層79を積層する。p
型の不純物Mgの活性化の方法として、結晶成長後に窒
素雰囲気中で熱処理するか、または窒素リッチ雰囲気で
結晶を成長を実施するかのいずれの方法を用いてもよ
い。
上にGaNを選択成長させて形成し、ベース基板を剥離
してn型GaN基板71を製造する。図4に示すように、
このGaN基板71上に、n−GaNバッファ層72、15
0ペアのn−Al0.14Ga0.86N(2.5nm)/GaN
(2.5nm)超格子クラッド層73を、n−GaN光導
波層74、n−In0.02Ga0.98N(10.5nm)/n
−In0.15Ga0.85N(3.5nm)3重量子井戸活性
層75、p−Al0.2Ga0.8Nキャリアブロック層76、p
−GaN光導波層77、150ペアのp−Al0.14Ga
0.86N(2.5nm)/GaN(2.5nm)超格子ク
ラッド層78、p−GaNコンタクト層79を積層する。p
型の不純物Mgの活性化の方法として、結晶成長後に窒
素雰囲気中で熱処理するか、または窒素リッチ雰囲気で
結晶を成長を実施するかのいずれの方法を用いてもよ
い。
【0083】引き続き、SiO2膜80(図示せず)を形
成し、通常のリソグラフィにより3μmの幅よりなるス
トライプ領域外のSiO2膜80を除去する。RIE(反
応性イオンエッチング装置)で選択エッチングにより、
p型超格子クラッド層78の途中までエッチングを行う。
このエッチングのクラッド層残し厚は、基本横モード発
振が達成できる厚みとする。その後、SiO2膜80を除
去し、引き続きSiO2膜81を形成し、ストライプ上の
SiO2膜81を除去し、Ni/Auよりなるp電極82を
形成する。その後、基板を研磨し、Ti/Auよりなる
n電極83を形成し、試料を劈開して形成した共振器面に
高反射コート、低反射コートを行い、その後、チップ化
して、半導体レーザ素子を完成させる。
成し、通常のリソグラフィにより3μmの幅よりなるス
トライプ領域外のSiO2膜80を除去する。RIE(反
応性イオンエッチング装置)で選択エッチングにより、
p型超格子クラッド層78の途中までエッチングを行う。
このエッチングのクラッド層残し厚は、基本横モード発
振が達成できる厚みとする。その後、SiO2膜80を除
去し、引き続きSiO2膜81を形成し、ストライプ上の
SiO2膜81を除去し、Ni/Auよりなるp電極82を
形成する。その後、基板を研磨し、Ti/Auよりなる
n電極83を形成し、試料を劈開して形成した共振器面に
高反射コート、低反射コートを行い、その後、チップ化
して、半導体レーザ素子を完成させる。
【0084】この半導体レーザ素子の発振する波長帯λ
に関しては、Inx4Ga1-x4Nを活性層とし、組成比を
0≦X4≦0.5とすることにより、360≦λ≦550(n
m)の範囲までの制御が可能である。
に関しては、Inx4Ga1-x4Nを活性層とし、組成比を
0≦X4≦0.5とすることにより、360≦λ≦550(n
m)の範囲までの制御が可能である。
【0085】また、上記半導体層の導電性を反転(n型
とp型を入れ換え)してもよい。
とp型を入れ換え)してもよい。
【0086】また、本実施の形態では、狭ストライプの
基本モード発振する半導体レーザについて述べたが、本
発明は10μm以上の幅広ストライプの半導体レーザ装
置、電界効果トランジスタ、半導体レーザ装置、半導体
光増幅器および半導体発光素子等の製造にも適用するこ
とができる。
基本モード発振する半導体レーザについて述べたが、本
発明は10μm以上の幅広ストライプの半導体レーザ装
置、電界効果トランジスタ、半導体レーザ装置、半導体
光増幅器および半導体発光素子等の製造にも適用するこ
とができる。
【図1】本発明の第1の実施の形態による半導体素子用
基板の製造過程を示す図
基板の製造過程を示す図
【図2】本発明の第2の実施の形態による半導体素子用
基板の製造過程を示す図
基板の製造過程を示す図
【図3】本発明の第3の実施の形態による半導体素子用
基板の製造過程を示す図
基板の製造過程を示す図
【図4】本発明の第4の実施の形態による半導体レーザ
素子を示す断面図
素子を示す断面図
11,51 サファイヤ基板 31 SiC基板 12,52 GaNバッファ層 32 AlNバッファ層 13,33,53 GaN層 14,18,34,38,54,58 SiO2膜 15,19,35,39,55,59 レジスト 16,20,23,36,40,43,56,60 GaN層 17,37,57 貫通転位 71 GaN層 72 GaNバッファ層 73 n−AlGaN/GaN超格子クラッド層 74 n−GaN光導波層 75 n−InGaN/InGaN3重量子井戸活性層 76 p−AlGaNキャリアブロック層 77 p−GaN光導波層 78 p−AlGaN超格子クラッド層 79 p−GaNコンタクト層 81 SiO2膜 82 p電極 83 n電極
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5F041 AA04 AA40 AA43 CA34 CA40 CA65 CA74 FF14 FF16 5F045 AA04 AB09 AB14 AB17 AB18 AB32 AB33 AC01 AC03 AC08 AC12 AC13 AC19 AD09 AD14 AF02 AF03 AF04 AF06 AF09 AF13 AF20 BB07 BB12 CA10 CA12 DA53 DA54 DA55 DB04 HA13 HA16 5F073 AA13 AA74 AA77 CA07 CB05 CB07 DA05 DA25 EA24 EA28 5F102 GA19 GB01 GC01 GJ02 GJ03 GJ04 GJ05 GJ09 GJ10 GK04 GR01 HC01 HC15
Claims (11)
- 【請求項1】 ベース基板上に、低温成長法により形成
されるAlNまたはGaNからなるバッファ層を介して
第一のIII族窒素化合物層を形成する第一の工程と、 前記バッファ層と前記第一のIII族窒素化合物層からな
る結晶層を、ストライプ状に前記ベース基板まで除去し
て、前記結晶層がライン状に残されてなるライン部と該
ライン部間に形成されたスペース部とからなるラインア
ンドスペースのパターンを形成し、その上に、第二のII
I族窒素化合物層を、前記結晶層のライン部をIII族窒素
化合物の結晶の成長核にして、前記ラインアンドスペー
スのパターンがなくなるまで形成する第二の工程と、 前記結晶層のライン部および該ライン部の上部の前記第
二のIII族窒素化合物層を、少なくとも前記ライン幅
で、前記ベース基板が露出するまで除去して、前記第二
のIII族窒素化合物層がライン状に残されてなるライン
部と該ライン部間に形成されたスペース部とからなるラ
インアンドスペースのパターンを形成し、その上に、第
三のIII族窒素化合物層を、前記第二のIII族窒素化合物
のライン部をIII族窒素化合物の結晶の成長核にして、
前記第二のIII族窒素化合物層のラインアンドスペース
のパターンがなくなるまで形成する第三の工程とを含む
ことを特徴とする半導体素子用基板の製造方法。 - 【請求項2】 前記第三の工程の後に、直前の工程で形
成された、ラインアンドスペースのパターンのライン部
および該ライン部の上部のIII族窒素化合物層を、少な
くとも該ライン部の幅で、前記ベース基板が露出するま
で除去して、III族窒素化合物層がライン状に残されて
なるライン部と該ライン部間に形成されたスペース部と
からなるラインアンドスペースのパターンを形成し、そ
の上に、該ライン部をIII族窒素化合物の結晶の成長核
として、III族窒素化合物層を、該ラインアンドスペー
スのパターンがなくなるまで形成する工程を少なくとも
1回行うことを特徴とする請求項1記載の半導体素子用
基板の製造方法。 - 【請求項3】 ベース基板上に、低温成長法により形成
されるAlNまたはGaNからなるバッファ層を形成
し、その上に第一のIII族窒素化合物層を形成する第一
の工程と、 前記バッファ層と第一のIII族窒素化合物層からなる結
晶層を、ストライプ状に前記ベース基板まで除去して、
前記結晶層がライン状に残されてなるライン部と該ライ
ン部間に形成されたスペース部とからなるラインアンド
スペースのパターンを形成し、その上に、第二のIII族
窒素化合物層を、前記結晶層のライン部をIII族窒素化
合物の結晶の成長核として、前記ラインアンドスペース
のパターンがなくなるまで形成する第二の工程と、 前記結晶層のライン部および該ライン部の上部の前記第
二のIII族窒素化合物層を、前記ベース基板の一部が露
出するまでV溝状あるいは逆台形状に除去して、前記第
二のIII族窒素化合物層がライン状に残されてなるライ
ン部と該ライン部間に形成されたスペース部とからなる
ラインアンドスペースのパターンを形成し、その上に、
第三のIII族窒素化合物層を、前記第二のIII族窒素化合
物層のライン部をIII族窒素化合物の結晶の成長核とし
て、前記第二のIII族窒素化合物層のラインアンドスペ
ースのパターンがなくなるまで形成する第三の工程とを
含むことを特徴とする半導体素子用基板の製造方法。 - 【請求項4】 前記III族窒素化合物層を、不純物をド
ーピングしながら形成することを特徴とする請求項1、
2または3記載の半導体素子用基板の製造方法。 - 【請求項5】 前記工程のうち最後の工程の後に、前記
ベース基板を除去することを特徴とする請求項1、2、
3または4記載の半導体素子用基板の製造方法。 - 【請求項6】 前記ベース基板が、サファイヤ、Si
C、ZnO、LiCaO2、LiAlO2、GaAs、Z
nSe、GaP、GeおよびSiからなる群より選ばれ
るいずれか一つであることを特徴とする請求項1から5
いずれか1項記載の半導体素子用基板の製造方法。 - 【請求項7】 前記バッファ層および前記III族窒素化
合物層を、HVPE法、MOCVD法またはMBE法の
方法により形成することを特徴とする請求項1から6い
ずれか1項記載の半導体素子用基板の製造方法。 - 【請求項8】 前記III族窒素化合物層が、GaN、I
nGaN、AlGaN、InAlGaN、InAlNお
よびInNからなる群より選ばれる一つからなることを
特徴とする請求項1から7いずれか1項記載の半導体素
子用基板の製造方法。 - 【請求項9】 前記請求項1から8いずれか1項記載の
半導体素子用基板の製造方法により製造された半導体素
子用基板。 - 【請求項10】 前記請求項1から8いずれか1項記載
の半導体素子用基板の製造方法により製造された半導体
素子用基板上に半導体層を備えてなる半導体素子。 - 【請求項11】 前記請求項1から8いずれか1項記載
の半導体素子用基板の製造方法により製造された半導体
素子用基板上に、半導体層を備えてなり、該半導体層に
形成された電流注入窓となるストライプの幅が10μm
以上であることを特徴とする半導体レーザ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28514699A JP2001111174A (ja) | 1999-10-06 | 1999-10-06 | 半導体素子用基板およびその製造方法およびその半導体素子用基板を用いた半導体素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28514699A JP2001111174A (ja) | 1999-10-06 | 1999-10-06 | 半導体素子用基板およびその製造方法およびその半導体素子用基板を用いた半導体素子 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001111174A true JP2001111174A (ja) | 2001-04-20 |
Family
ID=17687701
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28514699A Withdrawn JP2001111174A (ja) | 1999-10-06 | 1999-10-06 | 半導体素子用基板およびその製造方法およびその半導体素子用基板を用いた半導体素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2001111174A (ja) |
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001069663A1 (fr) * | 2000-03-14 | 2001-09-20 | Toyoda Gosei Co., Ltd. | Procede de production de semiconducteur a base de compose de nitrure iii et element en semiconducteur a base de compose de nitrure iii |
WO2001075952A1 (fr) * | 2000-03-31 | 2001-10-11 | Toyoda Gosei Co., Ltd. | Procede de production d'un semi-conducteur iii compose de nitrure, et element de semi-conducteur iii a compose de nitrure |
WO2001084608A1 (fr) * | 2000-04-28 | 2001-11-08 | Toyoda Gosei Co., Ltd. | Procede de production de substrat de semiconducteur a base de compose de nitrure iii et dispositif semiconducteur |
US6580098B1 (en) | 1999-07-27 | 2003-06-17 | Toyoda Gosei Co., Ltd. | Method for manufacturing gallium nitride compound semiconductor |
US6617668B1 (en) | 1999-05-21 | 2003-09-09 | Toyoda Gosei Co., Ltd. | Methods and devices using group III nitride compound semiconductor |
US6645295B1 (en) | 1999-05-10 | 2003-11-11 | Toyoda Gosei Co., Ltd. | Method for manufacturing group III nitride compound semiconductor and a light-emitting device using group III nitride compound semiconductor |
JP2004064080A (ja) * | 2002-07-30 | 2004-02-26 | Lumileds Lighting Us Llc | p型活性層を有するIII族窒化物発光装置 |
US6830948B2 (en) | 1999-12-24 | 2004-12-14 | Toyoda Gosei Co., Ltd. | Method for producing group III nitride compound semiconductor and group III nitride compound semiconductor device |
US6844246B2 (en) | 2001-03-22 | 2005-01-18 | Toyoda Gosei Co., Ltd. | Production method of III nitride compound semiconductor, and III nitride compound semiconductor element based on it |
US6860943B2 (en) | 2001-10-12 | 2005-03-01 | Toyoda Gosei Co., Ltd. | Method for producing group III nitride compound semiconductor |
US6967122B2 (en) | 2000-03-14 | 2005-11-22 | Toyoda Gosei Co., Ltd. | Group III nitride compound semiconductor and method for manufacturing the same |
US6979584B2 (en) | 1999-12-24 | 2005-12-27 | Toyoda Gosei Co, Ltd. | Method for producing group III nitride compound semiconductor and group III nitride compound semiconductor device |
US7052979B2 (en) | 2001-02-14 | 2006-05-30 | Toyoda Gosei Co., Ltd. | Production method for semiconductor crystal and semiconductor luminous element |
JP2008227546A (ja) * | 2008-06-20 | 2008-09-25 | Sumitomo Electric Ind Ltd | 半導体素子の製造方法 |
US7619261B2 (en) | 2000-08-07 | 2009-11-17 | Toyoda Gosei Co., Ltd. | Method for manufacturing gallium nitride compound semiconductor |
JP2012080140A (ja) * | 2001-05-26 | 2012-04-19 | Samsung Led Co Ltd | 半導体発光素子およびその製造方法 |
JPWO2010150809A1 (ja) * | 2009-06-24 | 2012-12-10 | 日亜化学工業株式会社 | 窒化物半導体発光ダイオード |
JP2013252989A (ja) * | 2012-06-06 | 2013-12-19 | Mie Univ | 半導体素子用エピタキシャル基板、半導体素子用エピタキシャル基板の作製方法、およびAlN単結晶自立基板 |
-
1999
- 1999-10-06 JP JP28514699A patent/JP2001111174A/ja not_active Withdrawn
Cited By (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6645295B1 (en) | 1999-05-10 | 2003-11-11 | Toyoda Gosei Co., Ltd. | Method for manufacturing group III nitride compound semiconductor and a light-emitting device using group III nitride compound semiconductor |
US6617668B1 (en) | 1999-05-21 | 2003-09-09 | Toyoda Gosei Co., Ltd. | Methods and devices using group III nitride compound semiconductor |
US6881651B2 (en) | 1999-05-21 | 2005-04-19 | Toyoda Gosei Co., Ltd. | Methods and devices using group III nitride compound semiconductor |
US6818926B2 (en) | 1999-07-27 | 2004-11-16 | Toyoda Gosei Co., Ltd. | Method for manufacturing gallium nitride compound semiconductor |
US6835966B2 (en) | 1999-07-27 | 2004-12-28 | Toyoda Gosei Co., Ltd. | Method for manufacturing gallium nitride compound semiconductor |
US7176497B2 (en) | 1999-07-27 | 2007-02-13 | Toyoda Gosei Co., Ltd. | Group III nitride compound semiconductor |
US6930329B2 (en) | 1999-07-27 | 2005-08-16 | Toyoda Gosei Co., Ltd. | Method for manufacturing gallium nitride compound semiconductor |
US6893945B2 (en) | 1999-07-27 | 2005-05-17 | Toyoda Gosei Co., Ltd. | Method for manufacturing gallium nitride group compound semiconductor |
US6580098B1 (en) | 1999-07-27 | 2003-06-17 | Toyoda Gosei Co., Ltd. | Method for manufacturing gallium nitride compound semiconductor |
US6830948B2 (en) | 1999-12-24 | 2004-12-14 | Toyoda Gosei Co., Ltd. | Method for producing group III nitride compound semiconductor and group III nitride compound semiconductor device |
US7560725B2 (en) | 1999-12-24 | 2009-07-14 | Toyoda Gosei Co., Ltd. | Method for fabricating group III nitride compound semiconductors and group III nitride compound semiconductor devices |
US6979584B2 (en) | 1999-12-24 | 2005-12-27 | Toyoda Gosei Co, Ltd. | Method for producing group III nitride compound semiconductor and group III nitride compound semiconductor device |
WO2001069663A1 (fr) * | 2000-03-14 | 2001-09-20 | Toyoda Gosei Co., Ltd. | Procede de production de semiconducteur a base de compose de nitrure iii et element en semiconducteur a base de compose de nitrure iii |
US7462867B2 (en) | 2000-03-14 | 2008-12-09 | Toyoda Gosei Co., Ltd. | Group III nitride compound semiconductor devices and method for fabricating the same |
US6967122B2 (en) | 2000-03-14 | 2005-11-22 | Toyoda Gosei Co., Ltd. | Group III nitride compound semiconductor and method for manufacturing the same |
US7141444B2 (en) | 2000-03-14 | 2006-11-28 | Toyoda Gosei Co., Ltd. | Production method of III nitride compound semiconductor and III nitride compound semiconductor element |
US6861305B2 (en) | 2000-03-31 | 2005-03-01 | Toyoda Gosei Co., Ltd. | Methods for fabricating group III nitride compound semiconductors and group III nitride compound semiconductor devices |
WO2001075952A1 (fr) * | 2000-03-31 | 2001-10-11 | Toyoda Gosei Co., Ltd. | Procede de production d'un semi-conducteur iii compose de nitrure, et element de semi-conducteur iii a compose de nitrure |
US7491984B2 (en) | 2000-03-31 | 2009-02-17 | Toyoda Gosei Co., Ltd. | Method for fabricating group III nitride compound semiconductors and group III nitride compound semiconductor devices |
WO2001084608A1 (fr) * | 2000-04-28 | 2001-11-08 | Toyoda Gosei Co., Ltd. | Procede de production de substrat de semiconducteur a base de compose de nitrure iii et dispositif semiconducteur |
US6855620B2 (en) | 2000-04-28 | 2005-02-15 | Toyoda Gosei Co., Ltd. | Method for fabricating Group III nitride compound semiconductor substrates and semiconductor devices |
US7619261B2 (en) | 2000-08-07 | 2009-11-17 | Toyoda Gosei Co., Ltd. | Method for manufacturing gallium nitride compound semiconductor |
US7052979B2 (en) | 2001-02-14 | 2006-05-30 | Toyoda Gosei Co., Ltd. | Production method for semiconductor crystal and semiconductor luminous element |
US6844246B2 (en) | 2001-03-22 | 2005-01-18 | Toyoda Gosei Co., Ltd. | Production method of III nitride compound semiconductor, and III nitride compound semiconductor element based on it |
JP2012080140A (ja) * | 2001-05-26 | 2012-04-19 | Samsung Led Co Ltd | 半導体発光素子およびその製造方法 |
US6860943B2 (en) | 2001-10-12 | 2005-03-01 | Toyoda Gosei Co., Ltd. | Method for producing group III nitride compound semiconductor |
JP2004064080A (ja) * | 2002-07-30 | 2004-02-26 | Lumileds Lighting Us Llc | p型活性層を有するIII族窒化物発光装置 |
JP2008227546A (ja) * | 2008-06-20 | 2008-09-25 | Sumitomo Electric Ind Ltd | 半導体素子の製造方法 |
JPWO2010150809A1 (ja) * | 2009-06-24 | 2012-12-10 | 日亜化学工業株式会社 | 窒化物半導体発光ダイオード |
US9048385B2 (en) | 2009-06-24 | 2015-06-02 | Nichia Corporation | Nitride semiconductor light emitting diode |
JP2013252989A (ja) * | 2012-06-06 | 2013-12-19 | Mie Univ | 半導体素子用エピタキシャル基板、半導体素子用エピタキシャル基板の作製方法、およびAlN単結晶自立基板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6994751B2 (en) | Nitride-based semiconductor element and method of forming nitride-based semiconductor | |
JP3770014B2 (ja) | 窒化物半導体素子 | |
US7768030B2 (en) | Nitride based semiconductor device with film for preventing short circuiting | |
JP4388720B2 (ja) | 半導体発光素子の製造方法 | |
US20060172513A1 (en) | Method for producing semiconductor light emitting device, method for producing semiconductor device, method for producing device, method for growing nitride type iii-v group compound semiconductor layer, method for growing semiconductor layer, and method for growing layer | |
JP2001111174A (ja) | 半導体素子用基板およびその製造方法およびその半導体素子用基板を用いた半導体素子 | |
JP2008177586A (ja) | GaN系半導体およびその製造方法 | |
JP4204163B2 (ja) | 半導体基板の製造方法 | |
JP2000223417A (ja) | 半導体の成長方法、半導体基板の製造方法および半導体装置の製造方法 | |
US6797532B2 (en) | Semiconductor device and method for manufacturing the same | |
JP2002145700A (ja) | サファイア基板および半導体素子ならびに電子部品および結晶成長方法 | |
JP2001326425A (ja) | 半導体素子用基板の製造方法および半導体素子 | |
JP3934320B2 (ja) | GaN系半導体素子とその製造方法 | |
KR100639747B1 (ko) | 반도체 레이저, 반도체 장치 및 이들의 제조 방법 | |
JP4631214B2 (ja) | 窒化物半導体膜の製造方法 | |
JP4390797B2 (ja) | 結晶製造方法 | |
JP2002151418A (ja) | 窒化物系iii−v族化合物半導体基板およびその製造方法ならびに半導体装置およびその製造方法 | |
JP2002009003A (ja) | 半導体基板およびその作製方法および発光素子 | |
JP4394800B2 (ja) | ナイトライド系iii−v族化合物半導体装置及びその製造方法 | |
JP2000332293A (ja) | Iii−v族窒化物半導体発光素子及びその製造方法 | |
JP4158760B2 (ja) | GaN系半導体膜およびその製造方法 | |
JP2001111175A (ja) | 半導体素子用基板およびその製造方法およびその半導体素子用基板を用いた半導体素子 | |
US20060051939A1 (en) | Nitride semiconductor substrate and nitride semiconductor device using same | |
JP2001111173A (ja) | 半導体素子用基板およびその製造方法およびその半導体素子用基板を用いた半導体素子 | |
JP2001274517A (ja) | 半導体素子用基板およびその製造方法およびその半導体素子用基板を用いた半導体素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070109 |