JP2001111174A - Substrate for semiconductor device and method of fabrication thereof and semiconductor device using that substrate - Google Patents

Substrate for semiconductor device and method of fabrication thereof and semiconductor device using that substrate

Info

Publication number
JP2001111174A
JP2001111174A JP28514699A JP28514699A JP2001111174A JP 2001111174 A JP2001111174 A JP 2001111174A JP 28514699 A JP28514699 A JP 28514699A JP 28514699 A JP28514699 A JP 28514699A JP 2001111174 A JP2001111174 A JP 2001111174A
Authority
JP
Japan
Prior art keywords
line
group iii
nitrogen compound
layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP28514699A
Other languages
Japanese (ja)
Inventor
Yoji Okazaki
洋二 岡崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Holdings Corp
Original Assignee
Fuji Photo Film Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Photo Film Co Ltd filed Critical Fuji Photo Film Co Ltd
Priority to JP28514699A priority Critical patent/JP2001111174A/en
Publication of JP2001111174A publication Critical patent/JP2001111174A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/0242Crystalline insulating materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02458Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02636Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639Preparation of substrate for selective deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02636Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647Lateral overgrowth

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

PROBLEM TO BE SOLVED: To fabricate a flat substrate for a semiconductor device in which defects are suppressed through a simple process. SOLUTION: A GaN buffer layer 12 and a GaN layer 13 are grown on a sapphire substrate 11 at 1050 deg.C and a line and space pattern is formed using lithography and dry etching and then a GaN layer 16 is grown selectively. Subsequently, a line part obtained by removing the buffer layer 12 and the GaN layer 13 and the upper part thereof are removed at a width of 7 μm using lithography and dry etching and a GaN layer 20 is grown selectively thereon. Furthermore, a line part of the GaN layer 16 and the upper part thereof are removed at a width of 7 μm using lithography and dry etching and a GaN layer 23 is grown selectively thereon thus forming a substrate having a low dislocation density over the entire surface.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体素子用基板
およびその製造方法およびその半導体素子用基板を用い
た半導体素子、特に、短波長レーザ装置の基板として用
いられるIII族窒素化合物からなる半導体素子用基板お
よびその製造方法およびその半導体素子用基板を用いた
半導体素子および半導体レーザ装置に関するものであ
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a substrate for a semiconductor device, a method for manufacturing the same, and a semiconductor device using the substrate for a semiconductor device. TECHNICAL FIELD The present invention relates to a substrate for use, a method for manufacturing the same, and a semiconductor device and a semiconductor laser device using the semiconductor device substrate.

【0002】[0002]

【従来の技術】410nm帯の短波長半導体レーザとし
て、1998年発行のJpn.Appl.phys.Lett.,Vol.37.pp.L102
0において、サファイヤ基板上にGaNを形成した後、
SiO2をマスクとして選択成長を利用してGaNを形
成した後、前記サファイヤ基板を剥がしたGaN基板上
に、n−GaNバッファ層、n−InGaNクラック防
止層、AlGaN/n−GaN変調ドープ超格子クラッ
ド層、n−GaN光導波層、アンドープInGaN/n
−InGaN多重量子井戸活性層、p−AlGaNキャ
リアブロック層、p−GaN光導波層、AlGaN/p
−GaN変調ドープ超格子クラッド層、p−GaNコン
タクト層からなる半導体レーザが報告されている。しか
しながら、この半導体レーザではまだ、欠陥密度が多
く、高出力での信頼性が得られていない。
2. Description of the Related Art As a short-wavelength semiconductor laser in the 410 nm band, Jpn. Appl. Phys. Lett., Vol.
At 0, after forming GaN on the sapphire substrate,
After forming GaN using selective growth using SiO 2 as a mask, an n-GaN buffer layer, an n-InGaN crack prevention layer, an AlGaN / n-GaN modulation-doped superlattice are formed on the GaN substrate from which the sapphire substrate has been removed. Cladding layer, n-GaN optical waveguide layer, undoped InGaN / n
-InGaN multiple quantum well active layer, p-AlGaN carrier blocking layer, p-GaN optical waveguide layer, AlGaN / p
A semiconductor laser comprising a -GaN modulation-doped superlattice cladding layer and a p-GaN contact layer has been reported. However, this semiconductor laser still has a high defect density, and reliability at high output has not been obtained.

【0003】また、Ext.Abstr.(MRS Fall Meet.Boston,
1998)G3.38において、T.S.Zheleva氏によるPendeo-Epit
axy-A New Approach For Lateral Growth of Galliumが
紹介されている。ここでは、SiO2をマスクとせず、
GaNを形成した後、ストライプ状にGaNをサファイ
ヤ基板までとり除き、その基板上にGaNを成長するこ
とにより、GaNの横方向への成長を利用して、平坦な
膜が形成されることが報告されている。また、上記方法
を利用して、1999年発行のSPIE Vol.3628においては、
InGaN多重量子井戸半導体レーザができることが報
告されているが、信頼性として、5mWレベルにとどま
っており、さらに、欠陥密度の低減が必要である。
Also, Ext. Abstr. (MRS Fall Meet. Boston,
1998) G3.38, Pendeo-Epit by TSZheleva
axy-A New Approach For Lateral Growth of Gallium is introduced. Here, without using SiO 2 as a mask,
After GaN is formed, GaN is stripped off to the sapphire substrate, and GaN is grown on the substrate, and a flat film is formed using the lateral growth of GaN. Have been. Also, using the above method, SPIE Vol.3628 published in 1999,
Although it has been reported that an InGaN multiple quantum well semiconductor laser can be formed, the reliability is limited to a level of 5 mW, and the defect density needs to be further reduced.

【0004】また、特開平10-312971号において、Ga
N化合物半導体層とサファイヤ基板結晶の熱膨張差およ
び格子定数差によって生じるクラックを抑え、欠陥の導
入を抑制する方法として、マスクにより成長領域を制限
し、エピタキシャル成長によりGaN化合物半導体膜の
ファセット構造を形成し、マスクを覆うまでファセット
構造を完全に埋め込み、最終的には平坦な表面を有する
結晶成長方法が報告されている。本方法では種となる成
長領域の下地全体が格子不整合の大きな基板上に成長さ
れているために、その基板の影響を受け、横方向に成長
する結晶方位が変わり、平坦化も困難であり、この方法
を繰り返しても面方位に差が生じるため、欠陥を実用レ
ベルまで低減できないという欠点があった。
In Japanese Patent Application Laid-Open No. 10-312971, Ga
As a method of suppressing cracks caused by the difference in thermal expansion and lattice constant between the N compound semiconductor layer and the sapphire substrate crystal and suppressing the introduction of defects, a growth region is limited by a mask, and a facet structure of a GaN compound semiconductor film is formed by epitaxial growth. Then, a crystal growth method has been reported in which a facet structure is completely buried until the mask is covered, and finally a flat surface is obtained. In this method, since the entire base of the seed growth region is grown on a substrate having a large lattice mismatch, the crystal orientation growing in the lateral direction changes due to the influence of the substrate, and planarization is difficult. However, even if this method is repeated, a difference occurs in the plane orientation, so that the defect cannot be reduced to a practical level.

【0005】[0005]

【発明が解決しようとする課題】上記のように、短波長
半導体レーザ装置において、その基板の結晶欠陥が多い
ことから高出力化が難しく、また信頼性上も問題があっ
た。
As described above, in a short-wavelength semiconductor laser device, since there are many crystal defects in the substrate, it is difficult to increase the output, and there is a problem in reliability.

【0006】本発明は上記事情に鑑みて、高出力発振下
においても、信頼性の高い半導体素子を得るために、欠
陥密度の低い半導体素子用基板およびその製造方法およ
びその半導体素子用基板を用いた半導体素子および半導
体レーザ装置を提供することを目的とするものである。
In view of the above circumstances, the present invention provides a semiconductor device substrate having a low defect density, a method for manufacturing the same, and a semiconductor device substrate for obtaining a semiconductor device having high reliability even under high output oscillation. It is an object of the present invention to provide a semiconductor element and a semiconductor laser device that have been used.

【0007】[0007]

【課題を解決するための手段】本発明の半導体素子用基
板の製造方法は、ベース基板上に、低温成長法により形
成されるAlNまたはGaNからなるバッファ層を介し
て第一のIII族窒素化合物層を形成する第一の工程と、
バッファ層と第一のIII族窒素化合物層からなる結晶層
を、ストライプ状に前記ベース基板まで除去して、結晶
層がライン状に残されてなるライン部と該ライン部間に
形成されたスペース部とからなるラインアンドスペース
のパターンを形成し、その上に、第二のIII族窒素化合
物層を、前記結晶層のライン部をIII族窒素化合物の結
晶の成長核にして、ラインアンドスペースのパターンが
なくなるまで形成する第二の工程と、結晶層のライン部
および該ライン部の上部の前記第二のIII族窒素化合物
層を、少なくとも前記ライン幅で、前記ベース基板が露
出するまで除去して、前記第二のIII族窒素化合物層が
ライン状に残されてなるライン部と該ライン部間に形成
されたスペース部とからなるラインアンドスペースのパ
ターンを形成し、その上に、第三のIII族窒素化合物層
を、第二のIII族窒素化合物のライン部をIII族窒素化合
物の結晶の成長核にして、第二のIII族窒素化合物層の
ラインアンドスペースのパターンがなくなるまで形成す
る第三の工程とを含むことを特徴とするものである。
According to a method of manufacturing a substrate for a semiconductor device of the present invention, a first group III nitrogen compound is formed on a base substrate via a buffer layer of AlN or GaN formed by a low-temperature growth method. A first step of forming a layer;
The crystal layer composed of the buffer layer and the first group III nitrogen compound layer is removed in a stripe form up to the base substrate, and a line portion in which the crystal layer is left in a line shape and a space formed between the line portions A line-and-space pattern consisting of a group III part and a second group III nitrogen compound layer thereon, and the line part of the crystal layer as a growth nucleus of a group III nitrogen compound crystal. A second step of forming until the pattern disappears, and removing the line part of the crystal layer and the second group III nitrogen compound layer on the line part at least with the line width until the base substrate is exposed. Thus, a line and space pattern consisting of a line portion in which the second group III nitrogen compound layer is left in a line and a space portion formed between the line portions is formed. The third group III nitrogen compound layer is formed until the line and space pattern of the second group III nitrogen compound layer disappears by using the line part of the second group III nitrogen compound as a growth nucleus of the crystal of the group III nitrogen compound. And a third step.

【0008】また、第三の工程の後に、直前の工程で形
成された、ラインアンドスペースのパターンのライン部
および該ライン部の上部のIII族窒素化合物層を、少な
くとも該ライン部の幅で、前記ベース基板が露出するま
で除去して、III族窒素化合物層がライン状に残されて
なるライン部と該ライン部間に形成されたスペース部と
からなるラインアンドスペースのパターンを形成し、そ
の上に、該ライン部をIII族窒素化合物の結晶の成長核
として、III族窒素化合物層を、該ラインアンドスペー
スのパターンがなくなるまで形成する工程を少なくとも
1回行ってもよい。
After the third step, the line part of the line-and-space pattern formed in the immediately preceding step and the group III nitrogen compound layer on the line part are formed at least by the width of the line part. Removed until the base substrate is exposed, to form a line-and-space pattern consisting of a line portion where the group III nitrogen compound layer is left in a line and a space portion formed between the line portions, Above, the step of forming a group III nitrogen compound layer until the line and space pattern disappears may be performed at least once using the line portion as a growth nucleus of a crystal of the group III nitrogen compound.

【0009】本発明の別の半導体素子用基板の製造方法
は、ベース基板上に、低温成長法により形成されるAl
NまたはGaNからなるバッファ層を形成し、その上に
第一のIII族窒素化合物層を形成する第一の工程と、バ
ッファ層と第一のIII族窒素化合物層からなる結晶層
を、ストライプ状にベース基板まで除去して、結晶層が
ライン状に残されてなるライン部と該ライン部間に形成
されたスペース部とからなるラインアンドスペースのパ
ターンを形成し、その上に、第二のIII族窒素化合物層
を、結晶層のライン部をIII族窒素化合物の結晶の成長
核として、ラインアンドスペースのパターンがなくなる
まで形成する第二の工程と、結晶層のライン部および該
ライン部の上部の前記第二のIII族窒素化合物層を、ベ
ース基板の一部が露出するまでV溝状あるいは逆台形状
に除去して、第二のIII族窒素化合物層がライン状に残
されてなるライン部と該ライン部間に形成されたスペー
ス部とからなるラインアンドスペースのパターンを形成
し、その上に、第三のIII族窒素化合物層を、第二のIII
族窒素化合物層のライン部をIII族窒素化合物の結晶の
成長核として、第二のIII族窒素化合物層のラインアン
ドスペースのパターンがなくなるまで形成する第三の工
程とを含むことを特徴とするものである。
Another method of manufacturing a substrate for a semiconductor device according to the present invention is directed to a method for manufacturing an Al substrate formed on a base substrate by a low-temperature growth method.
Forming a buffer layer made of N or GaN, forming a first group III nitrogen compound layer thereon, and forming a crystal layer consisting of the buffer layer and the first group III nitrogen compound layer in a stripe shape. To the base substrate to form a line-and-space pattern comprising a line portion in which the crystal layer is left in a line shape and a space portion formed between the line portions, and a second pattern is formed thereon. A second step of forming a group III nitrogen compound layer until the line and space pattern disappears, using the line part of the crystal layer as a growth nucleus of the crystal of the group III nitrogen compound, and the line part of the crystal layer and the line part of the line part. The upper second group III nitrogen compound layer is removed in a V-groove shape or an inverted trapezoidal shape until a part of the base substrate is exposed, and the second group III nitrogen compound layer is left in a line shape. Line section and the line section A pattern of lines and spaces comprising the formed space portion is formed, thereon a third Group III nitride layer, the second III
Forming a line portion of the group III nitrogen compound layer as a growth nucleus of a crystal of the group III nitrogen compound, and forming a line and space pattern of the second group III nitrogen compound layer until the pattern disappears. Things.

【0010】前記III族窒素化合物層は、不純物をドー
ピングしながら形成してもよい。
[0010] The group III nitrogen compound layer may be formed while doping impurities.

【0011】前記工程のうち最後の工程の後に、前記ベ
ース基板を除去してもよい。
[0011] After the last of the above steps, the base substrate may be removed.

【0012】前記ベース基板は、サファイヤ、SiC、
ZnO、LiCaO2、LiAlO2、GaAs、ZnS
e、GaP、GeおよびSiからなる群より選ばれるい
ずれか一つであることが望ましい。
The base substrate is made of sapphire, SiC,
ZnO, LiCaO 2 , LiAlO 2 , GaAs, ZnS
Desirably, it is any one selected from the group consisting of e, GaP, Ge and Si.

【0013】前記バッファ層および前記III族窒素化合
物層は、HVPE法、MOCVD法またはMBE法の方
法により形成されることが望ましい。
The buffer layer and the group III nitrogen compound layer are preferably formed by HVPE, MOCVD or MBE.

【0014】前記III族窒素化合物層は、GaN、In
GaN、AlGaN、InAlGaN、InAlNおよ
びInNからなる群より選ばれる一つからなることが望
ましい。
The group III nitrogen compound layer is made of GaN, In,
Desirably, it is made of one selected from the group consisting of GaN, AlGaN, InAlGaN, InAlN, and InN.

【0015】本発明の半導体素子用基板は、上記の半導
体素子用基板の製造方法により製造されたことを特徴と
するものである。
A semiconductor device substrate according to the present invention is manufactured by the method for manufacturing a semiconductor device substrate described above.

【0016】本発明の半導体素子は、上記の半導体素子
用基板の製造方法により製造された半導体素子用基板上
に半導体層を備えてなることを特徴とするものである。
A semiconductor element according to the present invention is characterized in that a semiconductor layer is provided on a semiconductor element substrate manufactured by the method for manufacturing a semiconductor element substrate described above.

【0017】本発明の半導体レーザ装置は、上記の半導
体素子用基板の製造方法により製造された半導体素子用
基板上に、半導体層を備えてなり、該半導体層に形成さ
れた電流注入窓となるストライプの幅が10μm以上で
あることを特徴とするものである。
The semiconductor laser device of the present invention comprises a semiconductor layer on a semiconductor element substrate manufactured by the above-described method for manufacturing a semiconductor element substrate, and serves as a current injection window formed in the semiconductor layer. The stripe width is 10 μm or more.

【0018】[0018]

【発明の効果】本発明の半導体素子用基板の製造方法に
よれば、ベース基板上にバッファ層を介してIII族窒素
化合物を成長させた後、ラインアンドスペースのパター
ンを形成し、その上にIII族窒素化合物を結晶成長さ
せ、再度、前回ライン状に残した部分、つまりバッファ
層から上の層で転位が発生している部分を除去するよう
にラインアンドスペースのパターンを形成し、その上に
III族窒素化合物の結晶を成長させるので、全体的に転
位の少ないIII族窒素化合物の基板を、複雑な工程を経
ることなく簡単に得ることができる。また、転位がほと
んど無いため、高出力化が可能であり、かつ信頼性を向
上させることができる。
According to the method of manufacturing a semiconductor device substrate of the present invention, a line-and-space pattern is formed after a group III nitrogen compound is grown on a base substrate via a buffer layer. A group III nitrogen compound is crystal-grown, and a line-and-space pattern is formed again to remove the portion left in the previous line, that is, the portion where the dislocation has occurred in the layer above the buffer layer. To
Since the crystal of the group III nitrogen compound is grown, a substrate of the group III nitrogen compound having a small number of dislocations can be easily obtained without going through a complicated process. Further, since there is almost no dislocation, high output can be achieved and reliability can be improved.

【0019】さらに、上記の工程、つまり、転位の発生
している部分をストライプ状に除去した後、選択成長す
る工程を繰り返すことにより、完全に転位の無い基板を
得ることができる。
Further, by repeating the above-mentioned step, that is, the step of selectively growing after removing the dislocation-producing portion in the form of a stripe, a substrate having no dislocation can be obtained completely.

【0020】また、本発明の別の半導体素子用基板の製
造方法によれば、ベース基板上にバッファ層を介してII
I族窒素化合物を成長させた後、バッファ層とIII族窒素
化合物の層をV溝状あるいは逆台形状に除去してライン
アンドスペースのパターンを形成し、その上にIII族窒
素化合物を結晶成長させるので、上記同様、転位の少な
い基板を得ることができる。また、V溝状あるいは逆台
形状に除去することにより、ベース基板と低温成長させ
たバッファ層が接触している箇所が残されているため、
ベース基板から、その上のIII族窒素化合物の層が剥離
しにくいという利点がある。
According to another method of manufacturing a substrate for a semiconductor device of the present invention, a semiconductor substrate is provided on a base substrate via a buffer layer.
After growing the group I nitrogen compound, the buffer layer and the group III nitrogen compound layer are removed in a V-groove or inverted trapezoidal shape to form a line-and-space pattern, on which the group III nitrogen compound is grown. Therefore, a substrate with few dislocations can be obtained as described above. In addition, by removing in a V-groove shape or an inverted trapezoid shape, a portion where the base substrate and the buffer layer grown at a low temperature are in contact is left.
There is an advantage that the layer of the group III nitrogen compound on the base substrate is difficult to peel off.

【0021】また、III族窒素化合物の層を結晶成長さ
せる際、不純物をドーピングすることにより、導電性の
基板を製造することができる。
Further, a conductive substrate can be manufactured by doping impurities when growing a group III nitrogen compound crystal.

【0022】また、工程の最後に、ベース基板を除去す
ることにより、基板の裏面から電気的導通を得ることが
できる。
Further, by removing the base substrate at the end of the process, electrical conduction can be obtained from the back surface of the substrate.

【0023】本発明の半導体素子用基板の製造方法によ
り製造された基板を用いて、半導体素子、例えば半導体
発光素子、電界効果トランジスタ、半導体レーザ装置、
半導体光増幅器あるいは光検出器等を製造することが可
能である。
A semiconductor element, for example, a semiconductor light emitting element, a field effect transistor, a semiconductor laser device,
It is possible to manufacture a semiconductor optical amplifier or a photodetector.

【0024】特に、ストライプ幅が10μm以上の半導
体レーザ装置に上記のように製造された半導体素子用基
板を用いることにより、高出力化であっても信頼性の高
いレーザを得ることができる。
In particular, by using a semiconductor element substrate manufactured as described above for a semiconductor laser device having a stripe width of 10 μm or more, a highly reliable laser can be obtained even with a high output.

【0025】よって、上記のような半導体素子を、高速
な情報・画像処理、及び通信、計測、医療、印刷の分野
で利用することが可能である。
Therefore, the semiconductor device as described above can be used in the fields of high-speed information / image processing, communication, measurement, medical treatment, and printing.

【0026】[0026]

【発明の実施の形態】以下に本発明の実施の形態を図面
を用いて詳細に説明する。
Embodiments of the present invention will be described below in detail with reference to the drawings.

【0027】本発明の第1の実施の形態による半導体素
子用基板の製造方法について説明し、その半導体素子用
基板の製造過程を図1に示す。
A method of manufacturing a semiconductor device substrate according to the first embodiment of the present invention will be described. FIG. 1 shows a process of manufacturing the semiconductor device substrate.

【0028】図1aに示すように、有機金属気相成長法
により、トリメチルガリウム(TMG)とアンモニアを
成長用原料に用い、n型ドーパントガスとしてシランガ
スを用い、p型ドーパントとしてシクロペンタジエニル
マグネシウム(Cp2Mg)を用い、(0001)C面
サファイヤ基板11上に、温度500℃でGaNバッファ
層12を20nm程度の膜厚で形成する。続いて、温度を
1050℃にしてGaN層13を2μm程度成長させる。
その上に、SiO2層14を形成し、レジスト15を塗布
後、通常のリソグラフィを用いて、
As shown in FIG. 1A, trimethylgallium (TMG) and ammonia are used as a raw material for growth, silane gas is used as an n-type dopant gas, and cyclopentadienyl magnesium is used as a p-type dopant. Using (Cp 2 Mg), a GaN buffer layer 12 having a thickness of about 20 nm is formed on a (0001) C-plane sapphire substrate 11 at a temperature of 500 ° C. Subsequently, the temperature is set to 1050 ° C., and the GaN layer 13 is grown to about 2 μm.
After that, an SiO 2 layer 14 is formed, a resist 15 is applied, and then, using normal lithography,

【0029】[0029]

【数1】 (Equation 1)

【0030】方向に5μm幅のSiO2膜14を除去し
て、10μm程度の周期で、GaN層がライン状に残さ
れてなるライン部と該ライン部間に形成されたスペース
部とからなるラインアンドスペース(以下、ラインアン
ドスペースと記載する)のパターンを形成する。レジス
ト15とSiO2膜14をマスクとして、塩素系のガスを用
いてバッファ層12とGaN層13をドライエッチングによ
りサファイヤ基板11上面まで除去する。
The SiO 2 film 14 having a width of 5 μm is removed in the direction, and a line composed of a line portion where the GaN layer is left in a line shape and a space portion formed between the line portions is formed at a period of about 10 μm. An and space (hereinafter, referred to as a line and space) pattern is formed. Using the resist 15 and the SiO 2 film 14 as a mask, the buffer layer 12 and the GaN layer 13 are removed to the upper surface of the sapphire substrate 11 by dry etching using a chlorine-based gas.

【0031】次に図1bに示すように、レジスト15とS
iO2膜14を除去後、GaN層16を20μm程度選択成
長させる。この時、横方向の成長により、最終的にスペ
ース部が埋められて、表面が平坦化する。バッファ層12
とGaN層13はもともと転位が多いため、この時点でラ
イン部上部には貫通転位17が発生している。
Next, as shown in FIG.
After removing the iO 2 film 14, the GaN layer 16 is selectively grown to about 20 μm. At this time, the space portion is finally filled by the lateral growth, and the surface is flattened. Buffer layer 12
Since the GaN layer 13 and the GaN layer 13 originally have many dislocations, threading dislocations 17 are generated at the upper part of the line portion at this time.

【0032】次に、図1cに示すように、SiO2膜18
を形成し、レジスト19を塗布後、通常のリソグラフィを
用いて、バッファ層12とGaN層13のライン部のほぼ中
央位置において、7μm幅で
[0032] Next, as shown in FIG. 1c, SiO 2 film 18
Is formed, and a resist 19 is applied. Then, using a normal lithography, a 7 μm width is formed at a substantially central position of a line portion of the buffer layer 12 and the GaN layer 13.

【0033】[0033]

【数1】 (Equation 1)

【0034】方向にSiO2膜18を除去して、10μm
程度の周期でラインアンドスペースのパターンを形成す
る。従って、SiO2膜18、レジスト19のライン幅は3
μm程度となる。
The SiO 2 film 18 is removed in the direction
A line-and-space pattern is formed at about a period. Therefore, the line width of the SiO 2 film 18 and the resist 19 is 3
It is about μm.

【0035】次に、図1dに示すように、レジスト19と
SiO2膜18をマスクとして、塩素系のガスを用いてバ
ッファ層12とGaN層13のライン部およびその上部のG
aN層16をドライエッチングにより、サファイヤ基板11
上面まで除去する。これによって、GaN層16の転位密
度の大きな箇所が除去される。その後、SiO2膜18と
レジスト膜19を除去する。
Next, as shown in FIG. 1D, using the resist 19 and the SiO 2 film 18 as a mask, a chlorine-based gas is used to form a line portion of the buffer layer 12 and the GaN layer 13 and a G portion on the line portion.
The aN layer 16 is dry-etched to form a sapphire substrate 11.
Remove to the top. As a result, portions of the GaN layer 16 where the dislocation density is large are removed. After that, the SiO 2 film 18 and the resist film 19 are removed.

【0036】次に、図1eに示すように、GaN層20を
20μm程度選択成長させる。この時、横方向の成長に
より、最終的にスペース部が埋められて表面が平坦化す
る。これによって、全面に渡って転位密度の小さな領域
が形成される。
Next, as shown in FIG. 1E, a GaN layer 20 is selectively grown to a thickness of about 20 μm. At this time, the space portion is finally filled by the lateral growth, and the surface is flattened. As a result, a region having a low dislocation density is formed over the entire surface.

【0037】次に、図1fに示すように、SiO2膜21
を形成し、レジスト22を塗布後、通常のリソグラフィを
用いて、GaN層16のライン部のほぼ中央位置におい
て、7μm幅で
Next, as shown in FIG. 1f, SiO 2 film 21
Is formed, and a resist 22 is applied. Then, using a normal lithography, a 7 μm width is formed at a substantially central position of the line portion of the GaN layer 16.

【0038】[0038]

【数1】 (Equation 1)

【0039】方向にSiO2膜21を除去して、10μm
程度の周期でラインアンドスペースのパターンを形成す
る。従って、SiO2膜21、レジスト22のライン幅は3
μm程度となる。
The SiO 2 film 21 is removed in the direction
A line-and-space pattern is formed at about a period. Therefore, the line width of the SiO 2 film 21 and the resist 22 is 3
It is about μm.

【0040】その後、図1gに示すように、図1fに示
されたレジスト22とSiO2膜21をマスクとして、塩素
系のガスを用いてGaN層16のライン部およびその上の
GaN層20をドライエッチングによりサファイヤ基板上
面まで除去する。レジスト22とSiO2膜21を除去した
後、GaN層23を20μm程度選択成長する。この時、
横方向の成長により、最終的にスペース部が埋められて
表面が平坦化する。これによって全面に渡り、転位密度
の小さな基板が得られる。
Thereafter, as shown in FIG. 1g, using the resist 22 and the SiO 2 film 21 shown in FIG. 1f as a mask, the line portion of the GaN layer 16 and the GaN layer 20 thereabove are formed using a chlorine-based gas. It is removed to the upper surface of the sapphire substrate by dry etching. After removing the resist 22 and the SiO 2 film 21, a GaN layer 23 is selectively grown to about 20 μm. At this time,
Lateral growth eventually fills the space and planarizes the surface. As a result, a substrate having a low dislocation density can be obtained over the entire surface.

【0041】さらに、上記のGaN層のエッチングと選
択成長の工程を繰り返すことにより、転位密度を低減す
ることが可能となる。
Further, by repeating the above-described steps of etching the GaN layer and selectively growing, the dislocation density can be reduced.

【0042】このように製造した基板上にGaN系半導
体層、例えばGaN、InGaN、AlGaN、InG
aAlN等を結晶成長するとにより、半導体発光素子並
びに電子デバイスを製造することができる。
A GaN-based semiconductor layer such as GaN, InGaN, AlGaN, InG
A semiconductor light emitting element and an electronic device can be manufactured by crystal growth of aAlN or the like.

【0043】上記のように製造したGaN基板上に、さ
らにGaN層を100〜200μm程度成長し、サファ
イヤ基板を剥離した後、GaN系半導体層、例えばGa
N、InGaN、AlGaN、InGaAlN等を結晶
成長することにより、半導体発光素子並びに電子デバイ
スを製造できる。
On the GaN substrate manufactured as described above, a GaN layer is further grown to a thickness of about 100 to 200 μm, and the sapphire substrate is peeled off.
By growing crystals of N, InGaN, AlGaN, InGaAlN, or the like, a semiconductor light emitting element and an electronic device can be manufactured.

【0044】本実施の形態では、GaN層を選択成長す
る際、不純物をドープしないアンドープの場合について
述べたが、不純物をドープすることにより、nまたはp
型GaN導電性基板を製造することができる。p型の不
純物としてMgをドープした場合、Mgの活性化のため
に、成長後窒素雰囲気中で、熱処理を実施するか、また
は、窒素リッチ雰囲気で成長を実施するかのいずれの方
法を用いてもよい。
In the present embodiment, the case of undoping without doping impurities when the GaN layer is selectively grown has been described.
Type GaN conductive substrate can be manufactured. When Mg is doped as a p-type impurity, a heat treatment is performed in a nitrogen atmosphere after growth or a growth is performed in a nitrogen-rich atmosphere to activate Mg. Is also good.

【0045】また成長方法としては、ガリウム(Ga)
と塩化水素(HCl)の反応生成物であるGaClとア
ンモニア(NH3)を用いるハイドライドVPE法を用
いてもよい。
As a growth method, gallium (Ga) is used.
Hydride VPE method using GaCl, which is a reaction product of hydrogen chloride (HCl) with ammonia (NH 3 ), may be used.

【0046】本発明の第2の実施の形態である半導体素
子用基板の製造方法について説明し、その半導体素子用
基板の製造過程を図2に示す。
A method of manufacturing a semiconductor device substrate according to a second embodiment of the present invention will be described. FIG. 2 shows a process of manufacturing the semiconductor device substrate.

【0047】図2aに示すように、有機金属気相成長法
により成長用原料として、トリメチルガリウム(TM
G)とアンモニアを用い、n型ドーパントガスとして、
シランガスを用い、p型ドーパントとして、シクロペン
タジエニルマグネシウム(Cp2Mg)を用いる。(0
001)面6H−SiC基板31上に、温度500℃でA
lNバッファ層32を20nm程度の膜厚で形成する。続
いて、温度を1050℃にしてGaN層33を2μm程度
成長させる。その後、SiO2膜34を形成し、レジスト3
5を塗布後、通常のリソグラフィを用いて、
As shown in FIG. 2A, trimethylgallium (TM) was used as a growth material by metal organic chemical vapor deposition.
G) and ammonia, and as an n-type dopant gas,
Silane gas is used, and cyclopentadienyl magnesium (Cp 2 Mg) is used as a p-type dopant. (0
001) A at a temperature of 500 ° C. on a 6H-SiC substrate 31
The 1N buffer layer 32 is formed with a thickness of about 20 nm. Subsequently, the temperature is set to 1050 ° C., and the GaN layer 33 is grown to about 2 μm. Thereafter, an SiO 2 film 34 is formed, and a resist 3
After applying 5, using normal lithography,

【0048】[0048]

【数1】 (Equation 1)

【0049】方向に5μm幅のSiO2膜34を除去し
て、10μm程度の周期でラインアンドスペースのパタ
ーンを形成する。レジスト35とSiO2膜34をマスクに
して、塩素系のガスを用いて、GaN層33及び、AlN
バッファ層32をドライエッチングにより、SiC基板31
上面まで除去する。
The SiO 2 film 34 having a width of 5 μm is removed in the direction, and a line and space pattern is formed at a period of about 10 μm. Using the resist 35 and the SiO 2 film 34 as a mask, a GaN layer 33 and an AlN
The buffer layer 32 is dry-etched to form the SiC substrate 31.
Remove to the top.

【0050】次に、図2bに示すように、レジスト35と
SiO2膜34を除去後、GaN層36を20μm程度選択
成長させる。この時、横方向の成長により、最終的にス
ペース部が埋められ表面が平坦化する。バッファ層32と
GaN層33はもともと転位が多いため、この時点でライ
ン部上部には貫通転位37が発生している。
Next, as shown in FIG. 2B, after removing the resist 35 and the SiO 2 film 34, a GaN layer 36 is selectively grown to about 20 μm. At this time, the space portion is finally filled and the surface is flattened by the lateral growth. Since the buffer layer 32 and the GaN layer 33 originally have many dislocations, threading dislocations 37 are generated at the upper part of the line portion at this point.

【0051】次に、図2cに示すように、SiO2膜38
を形成し、レジスト39を塗布後、通常のリソグラフィを
用いて、バッファ層32とGaN層33のライン部のほぼ中
央位置において、7μm幅で
Next, as shown in FIG. 2c, SiO 2 film 38
Is formed, a resist 39 is applied, and a normal lithography is used to form a 7 μm width at a substantially central position of a line portion between the buffer layer 32 and the GaN layer 33.

【0052】[0052]

【数1】 (Equation 1)

【0053】方向にSiO2膜38を除去して、10μm
程度の周期でラインアンドスペースのパターンを形成す
る。従って、SiO2膜38、レジスト39のライン幅は3
μm程度となる。
The SiO 2 film 38 is removed in the direction
A line-and-space pattern is formed at about a period. Therefore, the line width of the SiO 2 film 38 and the resist 39 is 3
It is about μm.

【0054】次に、図2dに示すように、レジスト39と
SiO2膜38をマスクとして、塩素系のガスを用いてG
aN層36をドライエッチングによりSiC基板31上面ま
で除去し、その後、レジスト39とSiO2膜38を除去す
る。
Next, as shown in FIG. 2D, using the resist 39 and the SiO 2 film 38 as a mask, the G
The aN layer 36 is removed to the upper surface of the SiC substrate 31 by dry etching, and thereafter, the resist 39 and the SiO 2 film 38 are removed.

【0055】次に、図2eに示すように、GaN層40を
20μm程度選択成長させる。この時、横方向の成長に
より、最終的にスペース部が埋められ、表面が平坦化す
る。
Next, as shown in FIG. 2E, a GaN layer 40 is selectively grown to about 20 μm. At this time, the space portion is finally filled by the lateral growth, and the surface is flattened.

【0056】次に、図2fに示すように、SiO2膜41
を形成し、レジスト42を塗布後、通常のリソグラフィを
用いて、GaN層36のライン部の中央位置において、7
μm幅で
Next, as shown in FIG. 2f, SiO 2 film 41
Is formed and a resist 42 is applied. Then, using a normal lithography, 7
μm width

【0057】[0057]

【数1】 (Equation 1)

【0058】方向にSiO2膜41を除去して、10μm
程度の周期でラインアンドスペースのパターンを形成す
る。従って、SiO2膜41、レジスト42の残ったライン
幅は3μm程度となる。
The SiO 2 film 41 is removed in the direction
A line-and-space pattern is formed at about a period. Therefore, the remaining line width of the SiO 2 film 41 and the resist 42 is about 3 μm.

【0059】次に、図2gに示すように、レジスト42と
SiO2膜41をマスクとして、塩素系のガスを用いてG
aN層40をドライエッチングにより、SiC基板上面ま
で除去した後、GaN層43を20μm程度選択成長させ
る。この時、横方向の成長により、最終的にスペース部
が埋められ表面が平坦化する。これによって、ほぼ全面
に渡り転位密度の小さい基板が得られる。
Next, as shown in FIG. 2G, using the resist 42 and the SiO 2 film 41 as a mask, the G
After removing the aN layer 40 to the upper surface of the SiC substrate by dry etching, the GaN layer 43 is selectively grown to about 20 μm. At this time, the space portion is finally filled and the surface is flattened by the lateral growth. As a result, a substrate having a low dislocation density over almost the entire surface can be obtained.

【0060】上記のGaN層のエッチングと選択成長の
工程を繰り返すことにより、さらに転位密度の小さい基
板を得ることができる。
By repeating the steps of etching and selective growth of the GaN layer, a substrate having a lower dislocation density can be obtained.

【0061】本実施の形態においても、上記のようにし
て製造した基板上にGaN系半導体層、例えばGaN、
InGaN、AlGaN、InGaAlN等を結晶成長
することにより、半導体発光素子並びに電子デバイスを
形成できる。
Also in this embodiment, a GaN-based semiconductor layer, for example, GaN, is formed on the substrate manufactured as described above.
By growing crystals of InGaN, AlGaN, InGaAlN, or the like, a semiconductor light emitting element and an electronic device can be formed.

【0062】あるいは、上記のように製造したGaN基
板上にGaN層を100〜200μm程度成長し、研磨
や化学エッチング等により、SiC基板を除去した後、
GaN系半導体層、例えばGaN、InGaN、AlG
aN、InGaAlN等を結晶成長することによって
も、半導体発光素子並びに電子デバイスを製造できる。
Alternatively, a GaN layer is grown to a thickness of about 100 to 200 μm on the GaN substrate manufactured as described above, and the SiC substrate is removed by polishing or chemical etching.
GaN-based semiconductor layer, for example, GaN, InGaN, AlG
Semiconductor light emitting elements and electronic devices can also be manufactured by growing crystals of aN, InGaAlN, or the like.

【0063】ここで、ベース基板は(0001)面4H
−SiC基板を用いてもよい。
Here, the base substrate is (0001) plane 4H
-A SiC substrate may be used.

【0064】本実施の形態では、GaN層を選択成長す
る際、不純物をドープしないアンドープの場合について
述べたが、不純物をドープすることにより、nまたはp
型GaN導電性基板を製造することができる。例えば、
p型の不純物としてMgをドープした場合、Mgの活性
化のために、成長後窒素雰囲気中で、熱処理を実施する
か、または、窒素リッチ雰囲気で成長を実施するかのい
ずれかの方法を用いることが望ましい。不純物をドープ
して導電性の基板を製造することにより、基板側に電極
を形成することができる。
In the present embodiment, the case of undoping without doping impurities when selectively growing a GaN layer has been described.
Type GaN conductive substrate can be manufactured. For example,
When Mg is doped as a p-type impurity, either a heat treatment is performed in a nitrogen atmosphere after growth or a growth is performed in a nitrogen-rich atmosphere to activate Mg. It is desirable. By manufacturing a conductive substrate by doping impurities, an electrode can be formed on the substrate side.

【0065】また、GaN層の成長方法としては、ガリ
ウム(Ga)と塩化水素(HCl)の反応生成物である
GaClとアンモニア(NH3)を用いるハイドライド
VPE法、あるいはガスソースを用いた分子線エピタキ
シャル成長法を用いてもよい。
The GaN layer may be grown by a hydride VPE method using GaCl, which is a reaction product of gallium (Ga) and hydrogen chloride (HCl), and ammonia (NH 3 ), or a molecular beam using a gas source. An epitaxial growth method may be used.

【0066】次に本発明の第3の実施の形態による半導
体素子用基板の製造方法について説明し、その半導体素
子用基板の製造過程を図3に示す。
Next, a method of manufacturing a semiconductor device substrate according to a third embodiment of the present invention will be described. FIG. 3 shows a process of manufacturing the semiconductor device substrate.

【0067】図3aに示すように、有機金属気相成長法
により成長用原料として、トリメチルガリウム(TM
G)とアンモニアを用い、n型ドーパントガスとして、
シランガスを用い、p型ドーパントとして、シクロペン
タジエニルマグネシウム(Cp2Mg)を用い、(00
01)C面サファイヤ基板51上に、温度500℃でGa
Nバッファ層52を20nm程度の膜厚で形成する。続い
て、温度を1050℃にしてGaN層53を2μm程度成
長させる。その後、SiO2膜54を形成し、レジスト55
を塗布後、通常のリソグラフィを用いて、
As shown in FIG. 3A, trimethylgallium (TM
G) and ammonia, and as an n-type dopant gas,
Using silane gas and cyclopentadienyl magnesium (Cp 2 Mg) as a p-type dopant,
01) Ga on a C-plane sapphire substrate 51 at a temperature of 500 ° C.
The N buffer layer 52 is formed with a thickness of about 20 nm. Subsequently, at a temperature of 1050 ° C., a GaN layer 53 is grown to about 2 μm. Thereafter, an SiO 2 film 54 is formed, and a resist 55
After applying, using normal lithography,

【0068】[0068]

【数1】 (Equation 1)

【0069】方向に5μm幅のSiO2膜54を除去し
て、10μm程度の周期でラインアンドスペースのパタ
ーンを形成する。
The SiO 2 film 54 having a width of 5 μm is removed in the direction, and a line and space pattern is formed at a period of about 10 μm.

【0070】次に、図3bに示すように、GaNバッフ
ァ層52とGaN層53をドライエッチングにより、サファ
イヤ基板51上面まで除去する。その後、GaN層53上の
レジスト55とSiO2膜54を除去する。
Next, as shown in FIG. 3B, the GaN buffer layer 52 and the GaN layer 53 are removed to the upper surface of the sapphire substrate 51 by dry etching. After that, the resist 55 and the SiO 2 film 54 on the GaN layer 53 are removed.

【0071】次に、図3cに示すように、GaN層56を
20μm程度選択成長させる。この時、横方向の成長に
より、最終的にスペース部が埋められ表面が平坦化す
る。その後、SiO2膜58を形成し、レジスト59を塗布
後、通常のリソグラフィを用いて、GaNバッファ層52
とGaN層53のライン部の中央位置において、7μm幅
Next, as shown in FIG. 3C, a GaN layer 56 is selectively grown to about 20 μm. At this time, the space portion is finally filled and the surface is flattened by the lateral growth. Thereafter, an SiO 2 film 58 is formed, a resist 59 is applied, and the GaN buffer layer 52 is
At the center of the line portion of the GaN layer 53 with a width of 7 μm

【0072】[0072]

【数1】 (Equation 1)

【0073】方向にSiO2膜58を除去して、10μm
程度の周期でラインアンドスペースのパターンを形成す
る。従って、SiO2膜58、レジスト59のライン幅は3
μm程度となる。
The SiO 2 film 58 is removed in the direction
A line-and-space pattern is formed at about a period. Therefore, the line width of the SiO 2 film 58 and the resist 59 is 3
It is about μm.

【0074】次に、図3dに示すように、レジスト59と
SiO2膜58をマスクとして、GaN層56をウェットエ
ッチングにより、サファイヤ基板51上面までV溝状に除
去する。
Next, as shown in FIG. 3D, using the resist 59 and the SiO 2 film 58 as a mask, the GaN layer 56 is removed in a V-groove shape up to the upper surface of the sapphire substrate 51 by wet etching.

【0075】その後、図3eに示すように、レジスト59
とSiO2膜58を除去後、GaN層60を20μm程度選
択成長させる。このとき横方向の成長により、最終的に
V溝が埋め込まれ表面が平坦化する。これによって、基
板全面に渡って転位密度の小さい基板が得られる。
Thereafter, as shown in FIG.
After the removal of the SiO 2 film 58, the GaN layer 60 is selectively grown to about 20 μm. At this time, due to the lateral growth, the V-groove is finally buried and the surface is flattened. As a result, a substrate having a low dislocation density over the entire surface of the substrate can be obtained.

【0076】ウェットエッチングによる形状は、V溝状
に限らず逆台形状であってもよい。
The shape by wet etching is not limited to the V-groove shape, but may be an inverted trapezoidal shape.

【0077】上記のように製造した基板上にGaN系半
導体層(GaN、InGaN、AlGaN、InGaA
lN等)を結晶成長することにより、半導体発光素子並
びに電子デバイスを製造できる。
A GaN-based semiconductor layer (GaN, InGaN, AlGaN, InGaAs) is formed on the substrate manufactured as described above.
1N) can be used to produce semiconductor light emitting devices and electronic devices.

【0078】また、上記3つの実施の形態では、ベース
基板としてサファイヤ基板およびSiC基板を用いた場
合について説明したが、ZnO、LiGaO2、LiA
l02、ZnSe、GaAs、GaP、Ge、Si等も
用いることができ、上記実施の形態と同等の手法により
半導体素子用基板を製造できる。
Further, in the above three embodiments, the case where the sapphire substrate and the SiC substrate are used as the base substrate has been described, but ZnO, LiGaO 2 , LiA
10 2 , ZnSe, GaAs, GaP, Ge, Si, and the like can also be used, and a substrate for a semiconductor element can be manufactured by the same method as in the above embodiment.

【0079】マスク材料としてSiO2以外にもSiN
やAlN、TiN等、高温に対して耐熱特性のよいマス
ク材料を用いてもよい。
As a mask material, besides SiO 2 , SiN
A mask material having good heat resistance to high temperatures, such as AlN and TiN, may be used.

【0080】本実施の形態では、GaN基板の形成方法
について述べたが、GaNを成長させるかわりに、In
GaN、AlGaN、InAlGaN、InAlNおよ
びInN等を成長させることにより、GaN以外の基板
を製造することができる。
In the present embodiment, the method of forming a GaN substrate has been described. However, instead of growing GaN,
By growing GaN, AlGaN, InAlGaN, InAlN, InN, and the like, a substrate other than GaN can be manufactured.

【0081】次に本発明の第4の実施の形態である半導
体レーザ素子について説明し、その半導体レーザ素子の
断面図を図4に示す。
Next, a description will be given of a semiconductor laser device according to a fourth embodiment of the present invention. FIG. 4 is a sectional view of the semiconductor laser device.

【0082】上記第1の実施の形態により、ベース基板
上にGaNを選択成長させて形成し、ベース基板を剥離
してn型GaN基板71を製造する。図4に示すように、
このGaN基板71上に、n−GaNバッファ層72、15
0ペアのn−Al0.14Ga0.86N(2.5nm)/GaN
(2.5nm)超格子クラッド層73を、n−GaN光導
波層74、n−In0.02Ga0.98N(10.5nm)/n
−In0.15Ga0.85N(3.5nm)3重量子井戸活性
層75、p−Al0.2Ga0.8Nキャリアブロック層76、p
−GaN光導波層77、150ペアのp−Al0.14Ga
0.86N(2.5nm)/GaN(2.5nm)超格子ク
ラッド層78、p−GaNコンタクト層79を積層する。p
型の不純物Mgの活性化の方法として、結晶成長後に窒
素雰囲気中で熱処理するか、または窒素リッチ雰囲気で
結晶を成長を実施するかのいずれの方法を用いてもよ
い。
According to the first embodiment, GaN is selectively grown on a base substrate, and the base substrate is peeled off to manufacture an n-type GaN substrate 71. As shown in FIG.
On this GaN substrate 71, n-GaN buffer layers 72, 15
0 pairs of n-Al 0.14 Ga 0.86 N (2.5 nm) / GaN
The (2.5 nm) superlattice cladding layer 73 is formed of an n-GaN optical waveguide layer 74 and n-In 0.02 Ga 0.98 N (10.5 nm) / n.
-In 0.15 Ga 0.85 N (3.5 nm) triple quantum well active layer 75, p-Al 0.2 Ga 0.8 N carrier block layer 76, p
-GaN optical waveguide layer 77, 150 pairs of p-Al 0.14 Ga
A 0.86 N (2.5 nm) / GaN (2.5 nm) superlattice cladding layer 78 and a p-GaN contact layer 79 are laminated. p
As a method of activating the type of impurity Mg, either a method of performing a heat treatment in a nitrogen atmosphere after the crystal growth or a method of growing the crystal in a nitrogen-rich atmosphere may be used.

【0083】引き続き、SiO2膜80(図示せず)を形
成し、通常のリソグラフィにより3μmの幅よりなるス
トライプ領域外のSiO2膜80を除去する。RIE(反
応性イオンエッチング装置)で選択エッチングにより、
p型超格子クラッド層78の途中までエッチングを行う。
このエッチングのクラッド層残し厚は、基本横モード発
振が達成できる厚みとする。その後、SiO2膜80を除
去し、引き続きSiO2膜81を形成し、ストライプ上の
SiO2膜81を除去し、Ni/Auよりなるp電極82を
形成する。その後、基板を研磨し、Ti/Auよりなる
n電極83を形成し、試料を劈開して形成した共振器面に
高反射コート、低反射コートを行い、その後、チップ化
して、半導体レーザ素子を完成させる。
Subsequently, an SiO 2 film 80 (not shown) is formed, and the SiO 2 film 80 outside the stripe region having a width of 3 μm is removed by ordinary lithography. By selective etching with RIE (Reactive Ion Etching Equipment)
Etching is performed partway through the p-type superlattice cladding layer 78.
The remaining thickness of the cladding layer in this etching is a thickness that can achieve the fundamental transverse mode oscillation. Thereafter, the SiO 2 film 80 is removed, a SiO 2 film 81 is subsequently formed, the SiO 2 film 81 on the stripe is removed, and a p-electrode 82 of Ni / Au is formed. Thereafter, the substrate is polished, an n-electrode 83 made of Ti / Au is formed, and a high-reflection coat and a low-reflection coat are applied to the resonator surface formed by cleaving the sample. Finalize.

【0084】この半導体レーザ素子の発振する波長帯λ
に関しては、Inx4Ga1-x4Nを活性層とし、組成比を
0≦X4≦0.5とすることにより、360≦λ≦550(n
m)の範囲までの制御が可能である。
The wavelength band λ at which the semiconductor laser device oscillates
As for the active layer, In x4 Ga 1-x4 N is used as the active layer, and the composition ratio is
By setting 0 ≦ X4 ≦ 0.5, 360 ≦ λ ≦ 550 (n
Control up to the range of m) is possible.

【0085】また、上記半導体層の導電性を反転(n型
とp型を入れ換え)してもよい。
Further, the conductivity of the semiconductor layer may be inverted (n-type and p-type are interchanged).

【0086】また、本実施の形態では、狭ストライプの
基本モード発振する半導体レーザについて述べたが、本
発明は10μm以上の幅広ストライプの半導体レーザ装
置、電界効果トランジスタ、半導体レーザ装置、半導体
光増幅器および半導体発光素子等の製造にも適用するこ
とができる。
In this embodiment, a semiconductor laser having a narrow stripe fundamental mode oscillation has been described. However, the present invention relates to a semiconductor laser device having a wide stripe of 10 μm or more, a field effect transistor, a semiconductor laser device, a semiconductor optical amplifier, and a semiconductor laser device. It can also be applied to the manufacture of semiconductor light emitting devices and the like.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施の形態による半導体素子用
基板の製造過程を示す図
FIG. 1 is a view showing a manufacturing process of a semiconductor device substrate according to a first embodiment of the present invention;

【図2】本発明の第2の実施の形態による半導体素子用
基板の製造過程を示す図
FIG. 2 is a view showing a manufacturing process of a semiconductor device substrate according to a second embodiment of the present invention;

【図3】本発明の第3の実施の形態による半導体素子用
基板の製造過程を示す図
FIG. 3 is a view showing a process of manufacturing a semiconductor device substrate according to a third embodiment of the present invention;

【図4】本発明の第4の実施の形態による半導体レーザ
素子を示す断面図
FIG. 4 is a sectional view showing a semiconductor laser device according to a fourth embodiment of the present invention;

【符号の説明】[Explanation of symbols]

11,51 サファイヤ基板 31 SiC基板 12,52 GaNバッファ層 32 AlNバッファ層 13,33,53 GaN層 14,18,34,38,54,58 SiO2膜 15,19,35,39,55,59 レジスト 16,20,23,36,40,43,56,60 GaN層 17,37,57 貫通転位 71 GaN層 72 GaNバッファ層 73 n−AlGaN/GaN超格子クラッド層 74 n−GaN光導波層 75 n−InGaN/InGaN3重量子井戸活性層 76 p−AlGaNキャリアブロック層 77 p−GaN光導波層 78 p−AlGaN超格子クラッド層 79 p−GaNコンタクト層 81 SiO2膜 82 p電極 83 n電極11,51 Sapphire substrate 31 SiC substrate 12,52 GaN buffer layer 32 AlN buffer layer 13,33,53 GaN layer 14,18,34,38,54,58 SiO 2 film 15,19,35,39,55,59 Resist 16,20,23,36,40,43,56,60 GaN layer 17,37,57 Threading dislocation 71 GaN layer 72 GaN buffer layer 73 n-AlGaN / GaN superlattice cladding layer 74 n-GaN optical waveguide layer 75 n-InGaN / InGaN triple quantum well active layer 76 p-AlGaN carrier blocking layer 77 p-GaN optical waveguide layer 78 p-AlGaN superlattice cladding layer 79 p-GaN contact layer 81 SiO 2 film 82 p electrode 83 n electrode

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5F041 AA04 AA40 AA43 CA34 CA40 CA65 CA74 FF14 FF16 5F045 AA04 AB09 AB14 AB17 AB18 AB32 AB33 AC01 AC03 AC08 AC12 AC13 AC19 AD09 AD14 AF02 AF03 AF04 AF06 AF09 AF13 AF20 BB07 BB12 CA10 CA12 DA53 DA54 DA55 DB04 HA13 HA16 5F073 AA13 AA74 AA77 CA07 CB05 CB07 DA05 DA25 EA24 EA28 5F102 GA19 GB01 GC01 GJ02 GJ03 GJ04 GJ05 GJ09 GJ10 GK04 GR01 HC01 HC15  ──────────────────────────────────────────────────続 き Continued on the front page F-term (reference) DA54 DA55 DB04 HA13 HA16 5F073 AA13 AA74 AA77 CA07 CB05 CB07 DA05 DA25 EA24 EA28 5F102 GA19 GB01 GC01 GJ02 GJ03 GJ04 GJ05 GJ09 GJ10 GK04 GR01 HC01 HC15

Claims (11)

【特許請求の範囲】[Claims] 【請求項1】 ベース基板上に、低温成長法により形成
されるAlNまたはGaNからなるバッファ層を介して
第一のIII族窒素化合物層を形成する第一の工程と、 前記バッファ層と前記第一のIII族窒素化合物層からな
る結晶層を、ストライプ状に前記ベース基板まで除去し
て、前記結晶層がライン状に残されてなるライン部と該
ライン部間に形成されたスペース部とからなるラインア
ンドスペースのパターンを形成し、その上に、第二のII
I族窒素化合物層を、前記結晶層のライン部をIII族窒素
化合物の結晶の成長核にして、前記ラインアンドスペー
スのパターンがなくなるまで形成する第二の工程と、 前記結晶層のライン部および該ライン部の上部の前記第
二のIII族窒素化合物層を、少なくとも前記ライン幅
で、前記ベース基板が露出するまで除去して、前記第二
のIII族窒素化合物層がライン状に残されてなるライン
部と該ライン部間に形成されたスペース部とからなるラ
インアンドスペースのパターンを形成し、その上に、第
三のIII族窒素化合物層を、前記第二のIII族窒素化合物
のライン部をIII族窒素化合物の結晶の成長核にして、
前記第二のIII族窒素化合物層のラインアンドスペース
のパターンがなくなるまで形成する第三の工程とを含む
ことを特徴とする半導体素子用基板の製造方法。
A first step of forming a first group III nitrogen compound layer on a base substrate via a buffer layer of AlN or GaN formed by a low-temperature growth method; The crystal layer made of one group III nitrogen compound layer is removed in a stripe form up to the base substrate, and the crystal layer is removed from a line portion left in a line shape and a space portion formed between the line portions. To form a line and space pattern, on which the second II
A second step of forming a group I nitrogen compound layer with the line portion of the crystal layer as a growth nucleus of a crystal of the group III nitrogen compound until the line and space pattern disappears, and a line portion of the crystal layer and The second group III nitrogen compound layer above the line portion is removed at least with the line width until the base substrate is exposed, leaving the second group III nitrogen compound layer in a line. A line and space pattern comprising a line portion and a space portion formed between the line portions, and a third group III nitrogen compound layer is formed thereon, and a line of the second group III nitrogen compound is formed. Part is a growth nucleus of a crystal of a group III nitrogen compound,
A third step of forming a line and space pattern of the second group III nitrogen compound layer until the pattern disappears.
【請求項2】 前記第三の工程の後に、直前の工程で形
成された、ラインアンドスペースのパターンのライン部
および該ライン部の上部のIII族窒素化合物層を、少な
くとも該ライン部の幅で、前記ベース基板が露出するま
で除去して、III族窒素化合物層がライン状に残されて
なるライン部と該ライン部間に形成されたスペース部と
からなるラインアンドスペースのパターンを形成し、そ
の上に、該ライン部をIII族窒素化合物の結晶の成長核
として、III族窒素化合物層を、該ラインアンドスペー
スのパターンがなくなるまで形成する工程を少なくとも
1回行うことを特徴とする請求項1記載の半導体素子用
基板の製造方法。
2. After the third step, the line part of the line and space pattern formed in the immediately preceding step and the group III nitrogen compound layer on the line part are formed at least in the width of the line part. Removing the base substrate until the base substrate is exposed to form a line and space pattern including a line portion in which the group III nitrogen compound layer is left in a line shape and a space portion formed between the line portions; The method according to claim 1, wherein the step of forming a group III nitrogen compound layer until the line and space pattern disappears is performed at least once using the line portion as a growth nucleus of a crystal of the group III nitrogen compound. 2. The method for manufacturing a substrate for a semiconductor element according to 1.
【請求項3】 ベース基板上に、低温成長法により形成
されるAlNまたはGaNからなるバッファ層を形成
し、その上に第一のIII族窒素化合物層を形成する第一
の工程と、 前記バッファ層と第一のIII族窒素化合物層からなる結
晶層を、ストライプ状に前記ベース基板まで除去して、
前記結晶層がライン状に残されてなるライン部と該ライ
ン部間に形成されたスペース部とからなるラインアンド
スペースのパターンを形成し、その上に、第二のIII族
窒素化合物層を、前記結晶層のライン部をIII族窒素化
合物の結晶の成長核として、前記ラインアンドスペース
のパターンがなくなるまで形成する第二の工程と、 前記結晶層のライン部および該ライン部の上部の前記第
二のIII族窒素化合物層を、前記ベース基板の一部が露
出するまでV溝状あるいは逆台形状に除去して、前記第
二のIII族窒素化合物層がライン状に残されてなるライ
ン部と該ライン部間に形成されたスペース部とからなる
ラインアンドスペースのパターンを形成し、その上に、
第三のIII族窒素化合物層を、前記第二のIII族窒素化合
物層のライン部をIII族窒素化合物の結晶の成長核とし
て、前記第二のIII族窒素化合物層のラインアンドスペ
ースのパターンがなくなるまで形成する第三の工程とを
含むことを特徴とする半導体素子用基板の製造方法。
3. A first step of forming a buffer layer made of AlN or GaN formed on a base substrate by a low-temperature growth method, and forming a first group III nitrogen compound layer thereon, The layer and the crystal layer composed of the first group III nitrogen compound layer are removed in a stripe form up to the base substrate,
The crystal layer forms a line-and-space pattern consisting of a line portion left in a line shape and a space portion formed between the line portions, and a second Group III nitrogen compound layer thereon, A second step of forming the line portion of the crystal layer as a growth nucleus of a crystal of a group III nitrogen compound until the line and space pattern disappears, and the line portion of the crystal layer and the second portion above the line portion. A line portion in which the second group III nitrogen compound layer is removed in a V-groove shape or an inverted trapezoidal shape until a part of the base substrate is exposed, and the second group III nitrogen compound layer is left in a line shape. And a line and space pattern consisting of a space portion formed between the line portions,
The line and space pattern of the second group III nitrogen compound layer is defined as a third group III nitrogen compound layer, and the line portion of the second group III nitrogen compound layer is used as a growth nucleus of a crystal of the group III nitrogen compound. And a third step of forming the substrate until it disappears.
【請求項4】 前記III族窒素化合物層を、不純物をド
ーピングしながら形成することを特徴とする請求項1、
2または3記載の半導体素子用基板の製造方法。
4. The method according to claim 1, wherein the group III nitrogen compound layer is formed while doping impurities.
4. The method for manufacturing a semiconductor element substrate according to 2 or 3.
【請求項5】 前記工程のうち最後の工程の後に、前記
ベース基板を除去することを特徴とする請求項1、2、
3または4記載の半導体素子用基板の製造方法。
5. The method according to claim 1, wherein the base substrate is removed after the last of the steps.
5. The method for manufacturing a semiconductor element substrate according to 3 or 4.
【請求項6】 前記ベース基板が、サファイヤ、Si
C、ZnO、LiCaO2、LiAlO2、GaAs、Z
nSe、GaP、GeおよびSiからなる群より選ばれ
るいずれか一つであることを特徴とする請求項1から5
いずれか1項記載の半導体素子用基板の製造方法。
6. The base substrate is made of sapphire, Si
C, ZnO, LiCaO 2 , LiAlO 2 , GaAs, Z
6. The semiconductor device according to claim 1, which is any one selected from the group consisting of nSe, GaP, Ge, and Si.
A method for manufacturing a substrate for a semiconductor element according to any one of the preceding claims.
【請求項7】 前記バッファ層および前記III族窒素化
合物層を、HVPE法、MOCVD法またはMBE法の
方法により形成することを特徴とする請求項1から6い
ずれか1項記載の半導体素子用基板の製造方法。
7. The substrate for a semiconductor device according to claim 1, wherein said buffer layer and said group III nitrogen compound layer are formed by HVPE, MOCVD or MBE. Manufacturing method.
【請求項8】 前記III族窒素化合物層が、GaN、I
nGaN、AlGaN、InAlGaN、InAlNお
よびInNからなる群より選ばれる一つからなることを
特徴とする請求項1から7いずれか1項記載の半導体素
子用基板の製造方法。
8. The group III nitrogen compound layer is composed of GaN, I
The method for manufacturing a substrate for a semiconductor device according to claim 1, wherein the method comprises one selected from the group consisting of nGaN, AlGaN, InAlGaN, InAlN, and InN.
【請求項9】 前記請求項1から8いずれか1項記載の
半導体素子用基板の製造方法により製造された半導体素
子用基板。
9. A substrate for a semiconductor device manufactured by the method for manufacturing a substrate for a semiconductor device according to claim 1.
【請求項10】 前記請求項1から8いずれか1項記載
の半導体素子用基板の製造方法により製造された半導体
素子用基板上に半導体層を備えてなる半導体素子。
10. A semiconductor device comprising a semiconductor device substrate manufactured by the method for manufacturing a semiconductor device substrate according to claim 1 and a semiconductor layer provided on the semiconductor device substrate.
【請求項11】 前記請求項1から8いずれか1項記載
の半導体素子用基板の製造方法により製造された半導体
素子用基板上に、半導体層を備えてなり、該半導体層に
形成された電流注入窓となるストライプの幅が10μm
以上であることを特徴とする半導体レーザ装置。
11. A semiconductor element substrate provided on a semiconductor element substrate manufactured by the method for manufacturing a semiconductor element substrate according to any one of claims 1 to 8, wherein a semiconductor layer is provided. The width of the stripe serving as the injection window is 10 μm
A semiconductor laser device characterized by the above.
JP28514699A 1999-10-06 1999-10-06 Substrate for semiconductor device and method of fabrication thereof and semiconductor device using that substrate Withdrawn JP2001111174A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28514699A JP2001111174A (en) 1999-10-06 1999-10-06 Substrate for semiconductor device and method of fabrication thereof and semiconductor device using that substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28514699A JP2001111174A (en) 1999-10-06 1999-10-06 Substrate for semiconductor device and method of fabrication thereof and semiconductor device using that substrate

Publications (1)

Publication Number Publication Date
JP2001111174A true JP2001111174A (en) 2001-04-20

Family

ID=17687701

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28514699A Withdrawn JP2001111174A (en) 1999-10-06 1999-10-06 Substrate for semiconductor device and method of fabrication thereof and semiconductor device using that substrate

Country Status (1)

Country Link
JP (1) JP2001111174A (en)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001069663A1 (en) * 2000-03-14 2001-09-20 Toyoda Gosei Co., Ltd. Production method of iii nitride compound semiconductor and iii nitride compound semiconductor element
WO2001075952A1 (en) * 2000-03-31 2001-10-11 Toyoda Gosei Co., Ltd. Production method of iii nitride compound semiconductor and iii nitride compound semiconductor element
WO2001084608A1 (en) * 2000-04-28 2001-11-08 Toyoda Gosei Co., Ltd. Production method of iii nitride compound semiconductor substrate and semiconductor device
US6580098B1 (en) 1999-07-27 2003-06-17 Toyoda Gosei Co., Ltd. Method for manufacturing gallium nitride compound semiconductor
US6617668B1 (en) 1999-05-21 2003-09-09 Toyoda Gosei Co., Ltd. Methods and devices using group III nitride compound semiconductor
US6645295B1 (en) 1999-05-10 2003-11-11 Toyoda Gosei Co., Ltd. Method for manufacturing group III nitride compound semiconductor and a light-emitting device using group III nitride compound semiconductor
JP2004064080A (en) * 2002-07-30 2004-02-26 Lumileds Lighting Us Llc Group iii nitride light emitting device having p type active layer
US6830948B2 (en) 1999-12-24 2004-12-14 Toyoda Gosei Co., Ltd. Method for producing group III nitride compound semiconductor and group III nitride compound semiconductor device
US6844246B2 (en) 2001-03-22 2005-01-18 Toyoda Gosei Co., Ltd. Production method of III nitride compound semiconductor, and III nitride compound semiconductor element based on it
US6860943B2 (en) 2001-10-12 2005-03-01 Toyoda Gosei Co., Ltd. Method for producing group III nitride compound semiconductor
US6967122B2 (en) 2000-03-14 2005-11-22 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor and method for manufacturing the same
US6979584B2 (en) 1999-12-24 2005-12-27 Toyoda Gosei Co, Ltd. Method for producing group III nitride compound semiconductor and group III nitride compound semiconductor device
US7052979B2 (en) 2001-02-14 2006-05-30 Toyoda Gosei Co., Ltd. Production method for semiconductor crystal and semiconductor luminous element
JP2008227546A (en) * 2008-06-20 2008-09-25 Sumitomo Electric Ind Ltd Method for fabricating semiconductor element
US7619261B2 (en) 2000-08-07 2009-11-17 Toyoda Gosei Co., Ltd. Method for manufacturing gallium nitride compound semiconductor
JP2012080140A (en) * 2001-05-26 2012-04-19 Samsung Led Co Ltd Semiconductor light-emitting element and manufacturing method therefor
JPWO2010150809A1 (en) * 2009-06-24 2012-12-10 日亜化学工業株式会社 Nitride semiconductor light emitting diode
JP2013252989A (en) * 2012-06-06 2013-12-19 Mie Univ EPITAXIAL SUBSTRATE FOR SEMICONDUCTOR ELEMENT, METHOD FOR PRODUCING THE SAME, AND AlN SINGLE CRYSTAL SELF-STANDING SUBSTRATE

Cited By (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6645295B1 (en) 1999-05-10 2003-11-11 Toyoda Gosei Co., Ltd. Method for manufacturing group III nitride compound semiconductor and a light-emitting device using group III nitride compound semiconductor
US6617668B1 (en) 1999-05-21 2003-09-09 Toyoda Gosei Co., Ltd. Methods and devices using group III nitride compound semiconductor
US6881651B2 (en) 1999-05-21 2005-04-19 Toyoda Gosei Co., Ltd. Methods and devices using group III nitride compound semiconductor
US6818926B2 (en) 1999-07-27 2004-11-16 Toyoda Gosei Co., Ltd. Method for manufacturing gallium nitride compound semiconductor
US6835966B2 (en) 1999-07-27 2004-12-28 Toyoda Gosei Co., Ltd. Method for manufacturing gallium nitride compound semiconductor
US7176497B2 (en) 1999-07-27 2007-02-13 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor
US6930329B2 (en) 1999-07-27 2005-08-16 Toyoda Gosei Co., Ltd. Method for manufacturing gallium nitride compound semiconductor
US6893945B2 (en) 1999-07-27 2005-05-17 Toyoda Gosei Co., Ltd. Method for manufacturing gallium nitride group compound semiconductor
US6580098B1 (en) 1999-07-27 2003-06-17 Toyoda Gosei Co., Ltd. Method for manufacturing gallium nitride compound semiconductor
US6830948B2 (en) 1999-12-24 2004-12-14 Toyoda Gosei Co., Ltd. Method for producing group III nitride compound semiconductor and group III nitride compound semiconductor device
US7560725B2 (en) 1999-12-24 2009-07-14 Toyoda Gosei Co., Ltd. Method for fabricating group III nitride compound semiconductors and group III nitride compound semiconductor devices
US6979584B2 (en) 1999-12-24 2005-12-27 Toyoda Gosei Co, Ltd. Method for producing group III nitride compound semiconductor and group III nitride compound semiconductor device
WO2001069663A1 (en) * 2000-03-14 2001-09-20 Toyoda Gosei Co., Ltd. Production method of iii nitride compound semiconductor and iii nitride compound semiconductor element
US7462867B2 (en) 2000-03-14 2008-12-09 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor devices and method for fabricating the same
US6967122B2 (en) 2000-03-14 2005-11-22 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor and method for manufacturing the same
US7141444B2 (en) 2000-03-14 2006-11-28 Toyoda Gosei Co., Ltd. Production method of III nitride compound semiconductor and III nitride compound semiconductor element
US6861305B2 (en) 2000-03-31 2005-03-01 Toyoda Gosei Co., Ltd. Methods for fabricating group III nitride compound semiconductors and group III nitride compound semiconductor devices
WO2001075952A1 (en) * 2000-03-31 2001-10-11 Toyoda Gosei Co., Ltd. Production method of iii nitride compound semiconductor and iii nitride compound semiconductor element
US7491984B2 (en) 2000-03-31 2009-02-17 Toyoda Gosei Co., Ltd. Method for fabricating group III nitride compound semiconductors and group III nitride compound semiconductor devices
WO2001084608A1 (en) * 2000-04-28 2001-11-08 Toyoda Gosei Co., Ltd. Production method of iii nitride compound semiconductor substrate and semiconductor device
US6855620B2 (en) 2000-04-28 2005-02-15 Toyoda Gosei Co., Ltd. Method for fabricating Group III nitride compound semiconductor substrates and semiconductor devices
US7619261B2 (en) 2000-08-07 2009-11-17 Toyoda Gosei Co., Ltd. Method for manufacturing gallium nitride compound semiconductor
US7052979B2 (en) 2001-02-14 2006-05-30 Toyoda Gosei Co., Ltd. Production method for semiconductor crystal and semiconductor luminous element
US6844246B2 (en) 2001-03-22 2005-01-18 Toyoda Gosei Co., Ltd. Production method of III nitride compound semiconductor, and III nitride compound semiconductor element based on it
JP2012080140A (en) * 2001-05-26 2012-04-19 Samsung Led Co Ltd Semiconductor light-emitting element and manufacturing method therefor
US6860943B2 (en) 2001-10-12 2005-03-01 Toyoda Gosei Co., Ltd. Method for producing group III nitride compound semiconductor
JP2004064080A (en) * 2002-07-30 2004-02-26 Lumileds Lighting Us Llc Group iii nitride light emitting device having p type active layer
JP2008227546A (en) * 2008-06-20 2008-09-25 Sumitomo Electric Ind Ltd Method for fabricating semiconductor element
JPWO2010150809A1 (en) * 2009-06-24 2012-12-10 日亜化学工業株式会社 Nitride semiconductor light emitting diode
US9048385B2 (en) 2009-06-24 2015-06-02 Nichia Corporation Nitride semiconductor light emitting diode
JP2013252989A (en) * 2012-06-06 2013-12-19 Mie Univ EPITAXIAL SUBSTRATE FOR SEMICONDUCTOR ELEMENT, METHOD FOR PRODUCING THE SAME, AND AlN SINGLE CRYSTAL SELF-STANDING SUBSTRATE

Similar Documents

Publication Publication Date Title
US6994751B2 (en) Nitride-based semiconductor element and method of forming nitride-based semiconductor
JP3770014B2 (en) Nitride semiconductor device
US7768030B2 (en) Nitride based semiconductor device with film for preventing short circuiting
JP4388720B2 (en) Manufacturing method of semiconductor light emitting device
US20060172513A1 (en) Method for producing semiconductor light emitting device, method for producing semiconductor device, method for producing device, method for growing nitride type iii-v group compound semiconductor layer, method for growing semiconductor layer, and method for growing layer
JP2001111174A (en) Substrate for semiconductor device and method of fabrication thereof and semiconductor device using that substrate
JP2008177586A (en) GaN SYSTEM SEMICONDUCTOR AND ITS MANUFACTURING METHOD
JP4204163B2 (en) Manufacturing method of semiconductor substrate
JP2000223417A (en) Growing method of semiconductor, manufacture of semiconductor substrate, and manufacture of semiconductor device
US6797532B2 (en) Semiconductor device and method for manufacturing the same
JP2002145700A (en) Sapphire substrate, semiconductor device, electronic part and crystal growing method
JP2001326425A (en) Semiconductor device and manufacturing method of substrate therefor
JP3934320B2 (en) GaN-based semiconductor device and manufacturing method thereof
KR100639747B1 (en) Semiconductor laser, semiconductor device and their manufacturing methods
JP4631214B2 (en) Manufacturing method of nitride semiconductor film
JP4390797B2 (en) Crystal manufacturing method
JP2002151418A (en) Nitride-family iii-v compound semiconductor substrate and method of manufacturing thereof, and semiconductor device and method of manufacturing thereof
JP2002009003A (en) Semiconductor substrate, its manufacturing method, and light emitting device
JP4394800B2 (en) Nitride III-V compound semiconductor device and manufacturing method thereof
JP2000332293A (en) Iii-v nitride semiconductor light emitting element and its manufacture
JP4158760B2 (en) GaN-based semiconductor film and method for manufacturing the same
JP2001111175A (en) Substrate for semiconductor device and method of fabrication thereof and semiconductor device using that substrate
US20060051939A1 (en) Nitride semiconductor substrate and nitride semiconductor device using same
JP2001111173A (en) Substrate for semiconductor device and method of fabrication thereof and semiconductor device using that substrate
JP2001274517A (en) Substrate for semiconductor element, method for manufacturing the same and semiconductor element using the substrate for semiconductor element

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070109