JP2001111173A - Substrate for semiconductor device and method of fabrication thereof and semiconductor device using that substrate - Google Patents

Substrate for semiconductor device and method of fabrication thereof and semiconductor device using that substrate

Info

Publication number
JP2001111173A
JP2001111173A JP29211299A JP29211299A JP2001111173A JP 2001111173 A JP2001111173 A JP 2001111173A JP 29211299 A JP29211299 A JP 29211299A JP 29211299 A JP29211299 A JP 29211299A JP 2001111173 A JP2001111173 A JP 2001111173A
Authority
JP
Japan
Prior art keywords
layer
nitrogen compound
group iii
substrate
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP29211299A
Other languages
Japanese (ja)
Inventor
Toshiaki Fukunaga
敏明 福永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Holdings Corp
Original Assignee
Fuji Photo Film Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Photo Film Co Ltd filed Critical Fuji Photo Film Co Ltd
Priority to JP29211299A priority Critical patent/JP2001111173A/en
Publication of JP2001111173A publication Critical patent/JP2001111173A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

PROBLEM TO BE SOLVED: To fabricate a flat substrate for a semiconductor device in which defects are suppressed through a simple process. SOLUTION: A GaN buffer layer 12 and a GaN layer 13 are grown on a 6H-SiC substrate 11 and then removed up to the upper surface of the SiC substrate 11 by dry etching at a period of about 10 μm to form a line and space pattern. Subsequently, a GaN layer 16 is grown selectively and a 6H-SiC substrate 17 is brought into contact with the GaN layer 16 and secured thereto thus bonding a wafer. Subsequently, the 6H-SiC substrate 11 is removed by polishing or etching to expose the GaN layer 13 and the GaN layer 16. After removing the linear remaining GaN layer 13 and the GaN layer 16 up to the upper surface of the SiC substrate 17, a GaN layer 21 is grown selectively. Thereafter, an SiO2 film 22 is formed on the line part of the GaN layer 16 and a GaN layer 23 is grown selectively thereon. Finally, an SiO2 film 24 is formed on the SiO2 film 22 and a GaN layer 25 is grown selectively thereon.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体素子用基板
およびその製造方法およびその半導体素子用基板を用い
た半導体素子および半導体レーザ装置、特に、III族窒
素化合物からなる半導体素子用基板およびその製造方法
およびその半導体素子用基板を用いた半導体素子および
半導体レーザ装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device substrate, a method of manufacturing the same, a semiconductor device and a semiconductor laser device using the semiconductor device substrate, and more particularly, to a semiconductor device substrate made of a group III nitrogen compound and its manufacture. The present invention relates to a method and a semiconductor device and a semiconductor laser device using the semiconductor device substrate.

【0002】[0002]

【従来の技術】410nm帯の短波長半導体レーザ装置
として、1999年発行のJpn.Appl.phys.Vol.38.pp.L226-L
229において、サファイヤ基板上にGaNを形成した
後、SiO2をマスクとして、選択成長を利用してGa
Nを形成した後、サファイヤ基板を剥がしたGaN基板
上に、n−GaNバッファ層、n−InGaNクラック
防止層、AlGaN/n−GaN変調ドープ超格子クラ
ッド層、n−GaN光導波層、アンドープInGaN/
n−InGaN多重量子井戸活性層、p−AlGaNキ
ャリアブロック層、p−GaN光導波層、AlGaN/
p−GaN変調ドープ超格子クラッド層、p−GaNコ
ンタクト層を積層してなるものが報告されている。しか
しながら、この半導体レーザ装置ではまだ、欠陥密度が
多く、高出力での信頼性が得られていない。
2. Description of the Related Art As a short-wavelength semiconductor laser device in the 410 nm band, Jpn.Appl.phys.Vol.38.pp.L226-L issued in 1999.
At 229, after forming GaN on the sapphire substrate, using SiO 2 as a mask,
After forming N, the n-GaN buffer layer, the n-InGaN crack prevention layer, the AlGaN / n-GaN modulation-doped superlattice cladding layer, the n-GaN optical waveguide layer, the undoped InGaN /
n-InGaN multiple quantum well active layer, p-AlGaN carrier block layer, p-GaN optical waveguide layer, AlGaN /
A structure in which a p-GaN modulation-doped superlattice cladding layer and a p-GaN contact layer are stacked has been reported. However, this semiconductor laser device still has a high defect density and has not been able to achieve high output reliability.

【0003】また、Ext.Abstr.(MRS Fall Meet.Boston,
1998)G3.38において、T.S.Zheleva氏らによるPendeo-Ep
itaxy-A New Approach for Lateral Growth of Gallium
Nitride Structuresが紹介されている。ここでは、S
iO2のマスクをせず、GaNを形成した後、ストライ
プ状にGaNをサファイヤ基板までとり除き、その基板
上にGaNを成長することにより、GaNの横方向への
成長を利用して、平坦な膜が形成されることが報告され
ている。
Also, Ext. Abstr. (MRS Fall Meet. Boston,
1998) G3.38, Pendeo-Ep by TSZheleva et al.
itaxy-A New Approach for Lateral Growth of Gallium
Nitride Structures is introduced. Here, S
After forming GaN without masking iO 2 , the GaN is removed to the sapphire substrate in a stripe shape, and GaN is grown on the substrate. It is reported that a film is formed.

【0004】また、上記方法を利用して、1999年発行の
SPIE Vol.3628.pp.158においては、InGaN多重量子
井戸半導体レーザ装置ができることが報告されている
が、信頼性として、5mWレベルにとどまっており、さ
らに、欠陥密度の低減が必要である。
[0004] In addition, utilizing the above method, 1999
In SPIE Vol.3628.pp.158, it is reported that an InGaN multiple quantum well semiconductor laser device can be formed. However, the reliability is limited to a level of 5 mW, and the defect density needs to be reduced.

【0005】また、特開平10-312971号において、Ga
N化合物半導体層とサファイヤ基板結晶の熱膨張差およ
び格子定数差によって生じるクラックを抑え、欠陥の導
入を抑制する方法として、マスクにより成長領域を制限
し、エピタキシャル成長によりGaN化合物半導体膜の
ファセット構造を形成し、マスクを覆うまでファセット
構造を完全に埋め込み、最終的には平坦な表面を有する
結晶成長方法が報告されている。本方法では種となる成
長領域の下地全体が格子不整合の大きな基板上に成長さ
れているために、基板の影響を受け、横方向に成長する
結晶方位が変わり、平坦化も困難であり、この方法を繰
り返しても面方位に差が生じるため、欠陥を実用レベル
まで低減できないという欠点があった。
In Japanese Patent Application Laid-Open No. 10-312971, Ga
As a method of suppressing cracks caused by the difference in thermal expansion and lattice constant between the N compound semiconductor layer and the sapphire substrate crystal and suppressing the introduction of defects, a growth region is limited by a mask, and a facet structure of a GaN compound semiconductor film is formed by epitaxial growth. Then, a crystal growth method has been reported in which a facet structure is completely buried until the mask is covered, and finally a flat surface is obtained. In this method, since the entire base of the seed growth region is grown on a substrate with a large lattice mismatch, the crystal orientation that grows in the lateral direction changes due to the influence of the substrate, and planarization is also difficult, Even if this method is repeated, there is a difference in the plane orientation, so that the defect cannot be reduced to a practical level.

【0006】[0006]

【発明が解決しようとする課題】上記のように、短波長
半導体レーザ装置において、その基板の結晶欠陥が多い
ことから、高出力下での信頼性等に問題があった。
As described above, the short-wavelength semiconductor laser device has a problem in reliability and the like under a high output because the substrate has many crystal defects.

【0007】本発明は上記事情に鑑みて、高出力発振下
においても、信頼性が高く、欠陥密度の低い半導体素子
用基板およびその製造方法およびその半導体素子用基板
を用いた半導体素子および半導体レーザ装置を提供する
ことを目的とするものである。
In view of the above circumstances, the present invention provides a semiconductor device substrate having high reliability and a low defect density even under high output oscillation, a method of manufacturing the same, a semiconductor device and a semiconductor laser using the semiconductor device substrate. It is intended to provide a device.

【0008】[0008]

【課題を解決するための手段】本発明の半導体素子用基
板の製造方法は、第一ベース基板上に、低温成長法によ
り形成されるAlNまたはGaNからなるバッファ層を
介して第一のIII族窒素化合物層を形成する第一の工程
と、前記バッファ層と前記第一のIII族窒素化合物層か
らなる結晶層を、ストライプ状に前記第一ベース基板上
面まで、あるいは前記ベース基板の一部まで除去して、
前記結晶層がライン状に残されてなるライン部と該ライ
ン部間に形成されたスペース部とからなるラインアンド
スペースのパターンを形成し、その上に、第二のIII族
窒素化合物層を、前記ライン部をIII族窒素化合物の結
晶の成長核にして、前記ラインアンドスペースのパター
ンがなくなるまで形成する第二の工程と、前記第二のII
I族窒素化合物層の上に、前記第一ベース基板と同じ材
料からなる第二ベース基板を接着する第三の工程と、前
記第一ベース基板の裏面から少なくとも該第一ベース基
板の厚さを除去する第四の工程と、前記第二ベース基板
を下にして、前記ライン部が前記第四の工程により除去
されていない場合は、前記ライン部および前記ライン部
の下方の第二のIII族窒素化合物層を、前記ライン部が
前記第四の工程により除去されている場合は、前記ライ
ン部の下方の第二のIII族窒素化合物層を、少なくとも
該ライン部の幅で前記第二ベース基板が露出するまで、
あるいは前記第二ベース基板の一部まで除去して、前記
第二のIII族窒素化合物層がライン状に残されてなるラ
イン部と該ライン部間に形成されたスペース部とからな
るラインアンドスペースのパターンを形成し、その上
に、第三のIII族窒素化合物層を、前記第二のIII族窒素
化合物のライン部をIII族窒素化合物の結晶の成長核に
して、前記第二のIII族窒素化合物層のラインアンドス
ペースのパターンがなくなるまで形成する第五の工程を
含むことを特徴とするものである。
According to a method of manufacturing a semiconductor device substrate of the present invention, a first group III substrate is formed on a first base substrate via a buffer layer made of AlN or GaN formed by a low-temperature growth method. The first step of forming a nitrogen compound layer, the crystal layer comprising the buffer layer and the first Group III nitrogen compound layer, up to the upper surface of the first base substrate in a stripe shape, or up to a part of the base substrate Remove it,
The crystal layer forms a line-and-space pattern consisting of a line portion left in a line shape and a space portion formed between the line portions, and a second Group III nitrogen compound layer thereon, A second step of forming the line portion as a growth nucleus of a crystal of a group III nitrogen compound until the line and space pattern disappears; and
A third step of bonding a second base substrate made of the same material as the first base substrate on the group I nitrogen compound layer, and reducing the thickness of at least the first base substrate from the back surface of the first base substrate. A fourth step of removing, with the second base substrate facing down, if the line portion is not removed by the fourth step, the second group III below the line portion and the line portion In the case where the line portion has been removed by the fourth step, the second group III nitrogen compound layer below the line portion is formed at least by the width of the line portion on the second base substrate. Until is exposed
Alternatively, a line and space formed by removing a part of the second base substrate and forming a line portion in which the second group III nitrogen compound layer is left in a line shape and a space portion formed between the line portions Is formed thereon, and a third group III nitrogen compound layer is formed thereon, and the line portion of the second group III nitrogen compound is used as a growth nucleus of a crystal of the group III nitrogen compound. And a fifth step of forming a line and space pattern of the nitrogen compound layer until the pattern disappears.

【0009】また、前記第五の工程後に、第二のIII族
窒素化合物のライン部に対応する第三のIII族窒素化合
物層の上に、少なくとも該ライン幅で、III族窒素化合
物が結晶成長し得ない材料からなるマスク層を形成し、
該マスク層が形成されていないIII族窒素化合物層の表
面をIII族窒素化合物の結晶の成長核にして、III族窒素
化合物層を、前記マスク層が覆われるまで形成する第六
の工程を行ってもよい。また、前記第六の工程後、直前
の工程で形成されたIII族窒素化合物層の上であって、
下層にあるマスク層のラインアンドスペースのパターン
のスペース部に対応する箇所に、少なくとも該スペース
部の幅で、III族窒素化合物が結晶成長し得ない材料か
らなるマスク層を形成し、該マスク層が形成されていな
いIII族窒素化合物の表面をIII族窒素化合物の結晶の成
長核にして、III族窒素化合物層を、該マスク層が覆わ
れるまで形成する工程を少なくとも1回行ってもよい。
After the fifth step, a group III nitrogen compound is grown on at least the line width of the third group III nitrogen compound layer corresponding to the line portion of the second group III nitrogen compound. Forming a mask layer made of a material that cannot be
A sixth step of forming a group III nitrogen compound layer until the mask layer is covered with the surface of the group III nitrogen compound layer on which the mask layer is not formed as a growth nucleus of a crystal of the group III nitrogen compound is performed. You may. Further, after the sixth step, on the group III nitrogen compound layer formed in the immediately preceding step,
Forming a mask layer made of a material in which a group III nitrogen compound cannot grow crystals at least in a space corresponding to the space portion of the line-and-space pattern of the underlying mask layer; The step of forming a group III nitrogen compound layer until the mask layer is covered may be performed at least once using the surface of the group III nitrogen compound in which is not formed as a growth nucleus of a crystal of the group III nitrogen compound.

【0010】上記のIII族窒素化合物層は、不純物をド
ーピングしながら形成してもよい。
The above-mentioned group III nitrogen compound layer may be formed while doping impurities.

【0011】前記工程のうち最後の工程後、第一ベース
基板を除去してもよい。
After the last of the above steps, the first base substrate may be removed.

【0012】ベース基板は、サファイヤ、SiC、Zn
O、LiGaO2、LiAlO2、GaAs、GaP、G
eおよびSiからなる群より選ばれるいずれか一つであ
ることが望ましい。
The base substrate is made of sapphire, SiC, Zn
O, LiGaO 2 , LiAlO 2 , GaAs, GaP, G
It is desirably any one selected from the group consisting of e and Si.

【0013】また、バッファ層および上記すべてのIII
族窒素化合物層を、HVPE法、MOCVD法またはM
BE法により形成することが望ましい。
Further, the buffer layer and all the above III
The group III nitrogen compound layer by HVPE, MOCVD or M
It is desirable to form by BE method.

【0014】また、上記III族窒素化合物層は、Ga
N、InGaN、AlGaN、InAlGaN、InA
lNおよびInNからなる群より選ばれる一つからなる
ことが望ましい。
The group III nitrogen compound layer is formed of Ga
N, InGaN, AlGaN, InAlGaN, InA
Desirably, it is made of one selected from the group consisting of 1N and InN.

【0015】本発明の半導体素子用基板は、上記構成に
よる半導体素子用基板の製造方法により製造されたこと
を特徴とするものである。
The substrate for a semiconductor element of the present invention is characterized by being manufactured by the method for manufacturing a substrate for a semiconductor element having the above structure.

【0016】本発明の半導体素子は、上記構成による半
導体素子用基板の製造方法により製造された半導体素子
用基板上に半導体層を備えてなることを特徴とするもの
である。
A semiconductor device according to the present invention is characterized in that a semiconductor layer is provided on a semiconductor device substrate manufactured by the method for manufacturing a semiconductor device substrate having the above structure.

【0017】また、本発明の半導体レーザ装置は、上記
構成による半導体素子用基板の製造方法により製造され
た半導体素子用基板上に、半導体層を備えてなり、該半
導体層上に形成された電流注入窓となるストライプの幅
が10μm以上であることを特徴とするものである。
Further, a semiconductor laser device according to the present invention comprises a semiconductor layer on a semiconductor element substrate manufactured by the method for manufacturing a semiconductor element substrate according to the above-described structure, and a current formed on the semiconductor layer. The width of a stripe serving as an injection window is 10 μm or more.

【0018】[0018]

【発明の効果】従来の半導体素子用基板の製造方法で
は、ベース基板上に直接III族窒素化合物を成長させて
いたが、ベース基板とIII族窒素化合物の格子定数差が
大きいため、III族窒素化合物層に貫通欠陥が生じてい
た。そこで、その貫通欠陥を、部分的に形成したSiO
2膜等のマスクによって抑制した後、III族窒素化合物の
結晶を選択成長させていたが、ベース基板上のIII族窒
素化合物層に貫通欠陥が存在するため、マスク層が形成
されていない箇所から貫通欠陥が成長してしまい、欠陥
密度を実用レベルにするには限界があった。しかし、本
発明の半導体素子用基板の製造方法によれば、ベース基
板上に低温成長法によるバッファ層を介して第一のIII
族窒素化合物層を成長させた後、この欠陥の多いバッフ
ァ層と第一のIII族窒素化合物層を、ラインアンドスペ
ースのパターンとなるように部分的に除去し、その上に
新たにIII族窒素化合物の結晶を、結晶の横方向の成長
を利用して選択成長させるので、ライン部からライン部
上部に渡っては貫通欠陥が存在するが、新たに結晶成長
させたライン部の間のIII族窒素化合物層には欠陥が少
なくなっている。
According to the conventional method for manufacturing a substrate for a semiconductor device, a group III nitrogen compound is grown directly on a base substrate. However, since the lattice constant difference between the base substrate and the group III nitrogen compound is large, the group III nitrogen compound is grown. Penetration defects occurred in the compound layer. Then, the penetrating defect is partially formed in SiO 2
After suppressing with a mask such as a two film, the group III nitrogen compound crystal was selectively grown, but since there is a penetrating defect in the group III nitrogen compound layer on the base substrate, from the place where the mask layer is not formed Penetration defects have grown, and there is a limit to reducing the defect density to a practical level. However, according to the method for manufacturing a semiconductor device substrate of the present invention, the first III
After growing the group III nitrogen compound layer, the buffer layer having a large number of defects and the first group III nitrogen compound layer are partially removed so as to form a line and space pattern, and a new group III nitrogen Since the compound crystal is selectively grown by utilizing the lateral growth of the crystal, a penetrating defect exists from the line portion to the upper portion of the line portion, but the group III between the newly crystallized line portion is present. The nitrogen compound layer has fewer defects.

【0019】その上に、第一ベース基板と同じ材料から
なる第二ベース基板を接着する。その後、第一ベース基
板を除去し、バッファ層と第一のIII族窒素化合物層か
らなる結晶層のライン部とライン部下方の第二のIII族
窒素化合物層を除去した後、第三のIII族窒素化合物を
選択成長させることにより、欠陥は第二ベース基板の接
着面に存在する界面欠陥と、ライン状に残された第三の
III族窒素化合物層に若干存在する欠陥のみとなる。
A second base substrate made of the same material as the first base substrate is bonded thereon. Then, the first base substrate is removed, and after removing the buffer layer and the line part of the crystal layer composed of the first group III nitrogen compound layer and the second group III nitrogen compound layer below the line part, the third III By selectively growing the group-III nitrogen compound, defects are caused by interfacial defects existing on the bonding surface of the second base substrate and third defects left in a line.
Only defects slightly present in the group III nitrogen compound layer are present.

【0020】本発明による半導体素子用基板の製造方法
では、さらに、第三のIII族窒素化合物のライン部の上
部にマスク層を形成しているため、欠陥が上層に成長す
ることを防止することができる。さらに、そのマスク層
の間の第三のIII族窒素化合物を結晶成長の核にしてIII
族窒素化合物を選択成長させるので、欠陥の無い平坦な
III族窒素化合物層を得ることができる。
In the method of manufacturing a substrate for a semiconductor device according to the present invention, since the mask layer is formed above the line portion of the third group III nitrogen compound, it is possible to prevent defects from growing in the upper layer. Can be. Further, the third group III nitrogen compound between the mask layers is used as a nucleus for crystal growth, and
Selective growth of group III nitrogen compounds
A group III nitrogen compound layer can be obtained.

【0021】さらに、前工程で形成されたIII族窒素化
合物層の上であって、下層のマスク層のスペース部に対
応する箇所にさらにマスク層を形成し、マスク層が形成
されていない箇所に露出しているIII族窒素化合物層を
結晶の成長核としてIII族窒素化合物を選択成長させる
という工程を繰り返すことにより、工程毎に欠陥を減少
させることができ、最終的には完全に欠陥の無い基板を
得ることができる。
Further, a mask layer is further formed on the group III nitrogen compound layer formed in the previous step, at a position corresponding to the space portion of the lower mask layer, and at a position where the mask layer is not formed. By repeating the step of selectively growing a group III nitrogen compound using the exposed group III nitrogen compound layer as a crystal growth nucleus, defects can be reduced in each step, and ultimately completely free of defects A substrate can be obtained.

【0022】また、III族窒素化合物の層を結晶成長さ
せる際、不純物をドーピングすることにより、導電性の
基板を製造することができる。
Further, a conductive substrate can be manufactured by doping an impurity when a crystal of a group III nitrogen compound layer is grown.

【0023】また、III族窒素化合物を結晶成長させた
後、ベース基板を除去することにより、基板の裏面から
電気的導通を得ることができる。
Further, by removing the base substrate after the crystal growth of the group III nitrogen compound, electric conduction can be obtained from the back surface of the substrate.

【0024】また、本発明の半導体素子によれば、欠陥
の無い基板の上に半導体素子を形成するので、信頼性を
向上させることができる。さらに、ベース基板を除去し
た基板の上に半導体素子を形成する場合、裏面に電極を
形成することができる。
According to the semiconductor device of the present invention, since the semiconductor device is formed on a substrate having no defect, the reliability can be improved. Further, when a semiconductor element is formed on a substrate from which the base substrate has been removed, an electrode can be formed on the back surface.

【0025】[0025]

【発明の実施の形態】以下に本発明の実施の形態を図面
を用いて詳細に説明する。
Embodiments of the present invention will be described below in detail with reference to the drawings.

【0026】本発明の第1の実施の形態による半導体素
子用基板の製造方法について説明し、その半導体素子用
基板の製造過程を図1に示す。
A method for manufacturing a semiconductor device substrate according to the first embodiment of the present invention will be described. FIG. 1 shows a manufacturing process of the semiconductor device substrate.

【0027】図1aに示すように、有機金属気相成長法
により、トリメチルガリウム(TMG)とアンモニアを
成長用原料に用い、n型ドーパントガスとしてシランガ
スを用い、p型ドーパントとしてシクロペンタジエニル
マグネシウム(Cp2Mg)を用い、(0001)面6
H−SiC基板11上に、温度500℃でAlNバッファ
層12を20nm程度の膜厚で形成する。続いて、温度を
1050℃にしてGaN層13を2μm程度成長させる。
その上に、SiO2層14を形成し、レジスト15を塗布
後、通常のリソグラフィを用いて、
As shown in FIG. 1a, trimethylgallium (TMG) and ammonia are used as growth materials, silane gas is used as an n-type dopant gas, and cyclopentadienylmagnesium is used as a p-type dopant. (0001) plane 6 using (Cp 2 Mg)
An AlN buffer layer 12 is formed on an H-SiC substrate 11 at a temperature of 500 ° C. with a thickness of about 20 nm. Subsequently, the temperature is set to 1050 ° C., and the GaN layer 13 is grown to about 2 μm.
After that, an SiO 2 layer 14 is formed, a resist 15 is applied, and then, using normal lithography,

【0028】[0028]

【数1】 (Equation 1)

【0029】方向に5μm幅のSiO2膜14を除去し、
残ったライン部の幅が5μmとなるように、10μm程
度の周期で、ラインアンドスペースのパターンを形成す
る。
The 5 μm wide SiO 2 film 14 is removed in the direction,
A line and space pattern is formed at a period of about 10 μm so that the width of the remaining line portion becomes 5 μm.

【0030】次に、図1bに示すように、レジスト15と
SiO2膜14をマスクとして、塩素系のガスを用いてバ
ッファ層12とGaN層13をドライエッチングによりSi
C基板11上面まで除去する。このとき、SiC基板11が
エッチングされてもよい。次に、レジスト15とSiO2
膜14を除去後、GaN層16を20μm程度選択成長させ
る。この時、横方向の成長により、最終的にスペース部
が埋められて、表面が平坦化する。この時点では、Si
C基板11とAlNの格子定数差が大きいため、バッファ
層12とGaN層13からなる層のライン部上部には貫通転
位が発生している。ここで、格子定数差が大きいとは、
SiC基板の格子定数をasとし、GaNの格子定数を
agとすると、(ag−as)/asで表される値が±0.0
05より大きいことを示す。
Next, as shown in FIG. 1B, using the resist 15 and the SiO 2 film 14 as a mask, the buffer layer 12 and the GaN layer 13 are dry-etched using a chlorine-based gas.
It is removed up to the upper surface of the C substrate 11. At this time, the SiC substrate 11 may be etched. Next, resist 15 and SiO 2
After removing the film 14, the GaN layer 16 is selectively grown to about 20 μm. At this time, the space portion is finally filled by the lateral growth, and the surface is flattened. At this point, the Si
Since the lattice constant difference between the C substrate 11 and AlN is large, threading dislocations are generated in the upper part of the line portion of the layer composed of the buffer layer 12 and the GaN layer 13. Here, a large lattice constant difference means that
Assuming that the lattice constant of the SiC substrate is as and the lattice constant of GaN is ag, the value represented by (ag-as) / as is ± 0.0
Indicates that it is greater than 05.

【0031】次に、図1cに示すように、表面が鏡面に
研磨された6H−SiC基板17をGaN層16に接触させ
て固定し、温度を800〜1100℃程度に上昇させ
て、窒素または水素雰囲気中でウェハー接着を行う。こ
のとき、接着面18には、界面欠陥が生じている。
Next, as shown in FIG. 1C, a 6H-SiC substrate 17 having a mirror-polished surface is fixed in contact with the GaN layer 16 and the temperature is increased to about 800 to 1100 ° C. The wafer is bonded in a hydrogen atmosphere. At this time, the interface 18 has an interface defect.

【0032】次に、図1dに示すように、6H−SiC
基板11およびAlNバッファ層12を研磨やエッチングな
どにより除去し、GaN層13およびGaN層16を露出さ
せる。
Next, as shown in FIG. 1D, 6H-SiC
The substrate 11 and the AlN buffer layer 12 are removed by polishing or etching to expose the GaN layer 13 and the GaN layer 16.

【0033】次に、図1eに示すように、SiO2膜19
を形成し、レジスト20を塗布し、GaN層13上方のSi
2膜19がなくなるようにパターニングする。
Next, as shown in FIG. 1e, SiO 2 film 19
Is formed, a resist 20 is applied, and Si over the GaN layer 13 is formed.
Patterning is performed so that the O 2 film 19 disappears.

【0034】次に、図1fに示すように、6H−SiC
基板11に接着していた転位密度の高いライン状に残され
たGaN層13とGaN層16とを、塩素系のガスを用いて
ドライエッチングにより、
Next, as shown in FIG.
The GaN layer 13 and the GaN layer 16 left in the form of a line having a high dislocation density adhered to the substrate 11 are dry-etched using a chlorine-based gas.

【0035】[0035]

【数1】 (Equation 1)

【0036】方向に、SiC基板17の上面まで除去した
後、レジスト20とSiO2膜19を除去する。
After removing the resist 20 to the upper surface of the SiC substrate 17 in the direction, the resist 20 and the SiO 2 film 19 are removed.

【0037】次に、図1gに示すように、GaN層21を
20μm程度選択成長させる。このとき横方向の成長に
より最終的にスペース部が埋められて、表面が平坦化す
る。
Next, as shown in FIG. 1g, a GaN layer 21 is selectively grown to a thickness of about 20 μm. At this time, the space portion is finally filled by the lateral growth, and the surface is flattened.

【0038】次に、図1hに示すように、SiO2膜22
を形成し、GaN層16が残されてできたライン部の間の
スペース部の中央に位置するSiO2膜22を3μm程度
除去する。その上に成長温度を1050℃にして、Ga
N層23を20μm程度選択成長させる。このとき、横方
向の成長により最終的にスペース部が埋められて、表面
が平坦化する。
Next, as shown in FIG. 1h, SiO 2 film 22
Is formed, and the SiO 2 film 22 located at the center of the space between the lines formed by leaving the GaN layer 16 is removed by about 3 μm. Further, the growth temperature is set to 1050 ° C.
The N layer 23 is selectively grown to about 20 μm. At this time, the space is finally filled by the lateral growth, and the surface is flattened.

【0039】引き続き、図1iに示すように、SiO2
膜24を形成し、SiO2膜22が残されてできたライン部
の中央に位置するSiO2膜24を幅3μm程度除去す
る。その上に、成長温度を1050℃にして、GaN層
25を選択成長させる。このとき、横方向の成長によりス
ペース部が埋められて表面が平坦化し、GaN基板が完
成する。
[0039] Subsequently, as shown in FIG. 1i, SiO 2
A film 24 is formed, and the SiO 2 film 24 located at the center of the line portion formed by leaving the SiO 2 film 22 is removed by about 3 μm in width. On top of that, the GaN layer was grown at a growth temperature of 1050 ° C.
Selectively grow 25. At this time, the space portion is filled by the lateral growth, the surface is flattened, and the GaN substrate is completed.

【0040】なお、本実施の形態ではGaN層13および
GaN層16を露出させた後に、図1eおよび図1fに示
される操作を行ったが、AlNバッファ層12およびGa
N層16が露出した時点で研磨等による除去作業を停止
し、図1eおよび図1fに示される操作を行っても良
い。また、GaN層13を完全に除去されるまで研磨等の
操作を行った後、図1eおよび図1fに示される操作を
行ってもよい。
In this embodiment, after the GaN layer 13 and the GaN layer 16 are exposed, the operations shown in FIGS. 1E and 1F are performed.
When the N layer 16 is exposed, the removal operation by polishing or the like may be stopped, and the operation shown in FIGS. 1E and 1F may be performed. After performing operations such as polishing until the GaN layer 13 is completely removed, the operations shown in FIGS. 1E and 1F may be performed.

【0041】このように製造したGaN基板上にGaN
系半導体層、例えばGaN、InGaN、AlGaNお
よびInGaAlN等を結晶成長することにより、半導
体発光素子並びに電子デバイスを製造することができ
る。
On the GaN substrate thus manufactured, GaN
A semiconductor light emitting device and an electronic device can be manufactured by crystal-growing a system semiconductor layer, for example, GaN, InGaN, AlGaN, InGaAlN, or the like.

【0042】上記製造したGaN基板上に、さらにGa
N層を100〜200μm程度成長した後、ベース基板
であるSiC基板をとりはずした後、GaN系半導体
層、例えばGaN、InGaN、AlGaNおよびIn
GaAlN等を結晶成長するとにより、半導体発光素子
並びに電子デバイスを製造できる。
On the GaN substrate manufactured above, Ga was added.
After growing the N layer by about 100 to 200 μm, the SiC substrate as the base substrate is removed, and then a GaN-based semiconductor layer such as GaN, InGaN, AlGaN and InGaN is removed.
By growing crystals of GaAlN or the like, a semiconductor light emitting element and an electronic device can be manufactured.

【0043】ベース基板は、(0001)面4H−Si
C基板を用いてもよい。
The base substrate is a (0001) plane 4H-Si
A C substrate may be used.

【0044】本実施の形態では、GaN層を選択成長す
る際、不純物をドープしないアンドープの場合について
述べたが、不純物をドープすることにより、nまたはp
型GaN導電性基板を製造することができる。p型の不
純物としてMgをドープした場合、Mgの活性化のため
に、成長後窒素雰囲気中で、熱処理を実施するか、また
は、窒素リッチ雰囲気で成長を実施するかのいずれかの
方法を用いてもよい。
In the present embodiment, the case of undoping without doping impurities when the GaN layer is selectively grown has been described.
Type GaN conductive substrate can be manufactured. When Mg is doped as a p-type impurity, either a heat treatment is performed in a nitrogen atmosphere after growth or a growth is performed in a nitrogen-rich atmosphere to activate Mg. You may.

【0045】またGaNの成長方法としては、ガリウム
(Ga)と塩化水素(HCl)の反応生成物であるGa
Clとアンモニア(NH3)を用いるハイドライドVP
E法を用いてもよい。
As a method of growing GaN, Ga which is a reaction product of gallium (Ga) and hydrogen chloride (HCl) is used.
Hydride VP using Cl and ammonia (NH 3 )
The E method may be used.

【0046】本実施の形態では、ベース基板としてSi
C基板を用いた場合について説明したが、ZnO、Li
GaO2、LiAlO2、GaAs、GaP、Ge、Si
等をベース基板に用いてもよい。
In this embodiment, Si is used as a base substrate.
The case where the C substrate is used has been described, but ZnO, Li
GaO 2 , LiAlO 2 , GaAs, GaP, Ge, Si
May be used for the base substrate.

【0047】また、マスク材料として、本実施の形態で
は、SiO2を用いた場合について説明したが、Si
N、AlN、TiN等の高温に対して耐熱特性の良いマ
スク材料を用いてもよい。
In this embodiment, the case where SiO 2 is used as the mask material has been described.
A mask material such as N, AlN, or TiN having good heat resistance against high temperatures may be used.

【0048】本発明の第2の実施の形態である半導体レ
ーザ素子について説明し、その断面図を図2に示す。
A semiconductor laser device according to a second embodiment of the present invention will be described, and a cross-sectional view thereof is shown in FIG.

【0049】上記第1の実施の形態と同様にウェハー接
着による基板製造方法を用いて、GaN層25まで製造す
る。各要素には同符号を付し説明を省略する。
In the same manner as in the first embodiment, the GaN layer 25 is manufactured by using the substrate manufacturing method by wafer bonding. The same reference numerals are given to each element, and the description is omitted.

【0050】図2に示すように、GaN層25上に、n−
GaNバッファ層26、150ペアのn−Al0.14Ga
0.86N(2.5nm)/GaN(2.5nm)超格子ク
ラッド層27を、n−GaN光導波層28、n−In0.02
0.98N(10.5nm)/n−In0.15Ga0.85
(3.5nm)三重量子井戸活性層29、p−Al0.2
0 .8Nキャリアブロック層30、p−GaN光導波層3
1、150ペアのp−Al0.14Ga0.86N(2.5n
m)/GaN(2.5nm)超格子クラッド層32、p−
GaNコンタクト層33を積層する。
As shown in FIG. 2, an n-
GaN buffer layer 26, 150 pairs of n-Al 0.14 Ga
The 0.86 N (2.5 nm) / GaN (2.5 nm) superlattice cladding layer 27 is formed of an n-GaN optical waveguide layer 28 and n-In 0.02 G
a 0.98 N (10.5 nm) / n-In 0.15 Ga 0.85 N
(3.5 nm) triple quantum well active layer 29, p-Al 0.2 G
a 0 .8 N carrier block layer 30, p-GaN optical waveguide layer 3
1,150 pairs of p-Al 0.14 Ga 0.86 N (2.5 n
m) / GaN (2.5 nm) superlattice cladding layer 32, p-
The GaN contact layer 33 is laminated.

【0051】ここではp型不純物としてMgを用いてい
る。このMgの活性化する方法として、結晶成長後に窒
素雰囲気中で熱処理するか、または窒素リッチ雰囲気で
成長を実施するかのいずれかの方法を用いてもよい。
Here, Mg is used as the p-type impurity. As a method of activating Mg, either a method of performing heat treatment in a nitrogen atmosphere after crystal growth or a method of performing growth in a nitrogen-rich atmosphere may be used.

【0052】引き続き、SiO2膜34(図示せず)を形
成し、通常のリソグラフィにより2μmの幅よりなるス
トライプ領域外のSiO2膜34を除去する。RIE(反
応性イオンエッチング装置)で選択エッチングにより、
p型超格子クラッド層32の途中までエッチングを行う。
このエッチングのクラッド層残し厚は、基本横モード発
振が達成できる厚みとする。次に、SiO2膜34を除去
し、引き続きSiO2膜35を形成し、電流注入窓となる
ストライプ上のSiO2膜35を除去し、Ni/Auより
なるp電極36を形成する。その後、基板を研磨しTi/
Auよりなるn電極37を形成する。この試料を劈開して
形成した共振器面に高反射コート、低反射コートを行
い、その後、チップ化して、半導体レーザ素子を完成さ
せる。
Subsequently, an SiO 2 film 34 (not shown) is formed, and the SiO 2 film 34 outside the stripe region having a width of 2 μm is removed by ordinary lithography. By selective etching with RIE (Reactive Ion Etching Equipment)
Etching is performed partway through the p-type superlattice cladding layer 32.
The remaining thickness of the cladding layer in this etching is a thickness that can achieve the fundamental transverse mode oscillation. Next, the SiO 2 film 34 is removed, a SiO 2 film 35 is subsequently formed, the SiO 2 film 35 on the stripe serving as a current injection window is removed, and a p-electrode 36 made of Ni / Au is formed. Thereafter, the substrate is polished and Ti /
An n electrode 37 made of Au is formed. A high-reflection coat and a low-reflection coat are applied to the cavity surface formed by cleaving the sample, and thereafter, a chip is formed to complete a semiconductor laser device.

【0053】この半導体レーザ素子の発振する波長帯λ
に関しては、Inx4Ga1-x4Nを活性層とし、組成を0
≦X4≦0.5とすることにより、360≦λ≦550(n
m)の範囲までの制御が可能である。
The wavelength band λ at which the semiconductor laser device oscillates
As for the active layer, In x4 Ga 1-x4 N is used as an active layer, and the composition is set to 0.
By setting ≦ X4 ≦ 0.5, 360 ≦ λ ≦ 550 (n
Control up to the range of m) is possible.

【0054】上記半導体層は、導電性を反転して、つま
りn型とp型を入れ換えて形成してもよい。
The semiconductor layer may be formed by inverting the conductivity, that is, by switching the n-type and the p-type.

【0055】また、本実施の形態では、狭ストライプの
基本モード発振する半導体レーザ素子について述べた
が、本発明は10μm以上の幅広ストライプを有する半
導体レーザ装置の製造にも適用することができる。
In the present embodiment, the semiconductor laser device that oscillates in a fundamental mode with a narrow stripe has been described. However, the present invention can be applied to the manufacture of a semiconductor laser device having a wide stripe of 10 μm or more.

【0056】次に、本発明の第3の実施の形態による半
導体レーザ素子について説明し、その半導体レーザ素子
の断面図を図3に示す。
Next, a description will be given of a semiconductor laser device according to a third embodiment of the present invention. FIG. 3 is a sectional view of the semiconductor laser device.

【0057】まずGaN基板41の製造方法について説明
する。図1を参照しながら、上記第1の実施の形態によ
る半導体素子用基板の製造方法によりGaN層25まで製
造する。次に、基板17の裏面からGaN層25の途中まで
剥離して取り除き、GaN基板41を形成する。次に、図
3に示すように、このGaN基板41上に、n−GaNバ
ッファ層42、150ペアのn−Al0.14Ga0.86
(2.5nm)/GaN(2.5nm)超格子クラッド
層43を、n−GaN光導波層44、n−In0.02Ga0.98
N(10.5nm)/n−In0.15Ga0.85N(3.5
nm)三重量子井戸活性層45、p−Al0.2Ga0.8Nキ
ャリアブロック層46、p−GaN光導波層47、150ペ
アのp−Al0.14Ga0.86N(2.5nm)/GaN
(2.5nm)超格子クラッド層48、p−GaNコンタ
クト層49を積層する。ここでp型不純物としてMgを用
いる。このMgの活性化する方法は、結晶成長後に窒素
雰囲気中で熱処理するか、または窒素リッチ雰囲気で成
長を実施するかのいずれかの方法を用いてもよい。引き
続き、SiO2膜50(図示せず)を形成し、通常のリソ
グラフィにより2μmの、電流注入窓となるストライプ
領域外のSiO2膜50を除去する。RIE(反応性イオ
ンエッチング装置)で選択エッチングにより、p型超格
子クラッド層48の途中までエッチングを行う。このエッ
チングのクラッド層残し厚は、基本横モード発振が達成
できる厚みとする。その後、SiO2膜50を除去し、引
き続きSiO2膜51を形成し、電流注入窓となるストラ
イプ上のSiO2膜51を除去し、Ni/Auよりなるp
電極52を形成する。その後、基板を研磨し、Ti/Au
よりなるn電極53を形成する。この試料を劈開して形成
した共振器面に高反射コート、低反射コートを行い、そ
の後、チップ化して、半導体レーザ素子を完成させる。
First, a method for manufacturing the GaN substrate 41 will be described. With reference to FIG. 1, the GaN layer 25 is manufactured by the method of manufacturing a semiconductor device substrate according to the first embodiment. Next, a GaN substrate 41 is formed by peeling off the rear surface of the substrate 17 to the middle of the GaN layer 25 and removing it. Next, as shown in FIG. 3, an n-GaN buffer layer 42 and 150 pairs of n-Al 0.14 Ga 0.86 N
The (2.5 nm) / GaN (2.5 nm) superlattice cladding layer 43 is formed of an n-GaN optical waveguide layer 44 and n-In 0.02 Ga 0.98
N (10.5 nm) / n-In 0.15 Ga 0.85 N (3.5
nm) triple quantum well active layer 45, p-Al 0.2 Ga 0.8 N carrier blocking layer 46, p-GaN optical waveguide layer 47, 150 pairs of p-Al 0.14 Ga 0.86 N (2.5 nm) / GaN
(2.5 nm) A superlattice cladding layer 48 and a p-GaN contact layer 49 are laminated. Here, Mg is used as the p-type impurity. As a method for activating Mg, either a method of performing a heat treatment in a nitrogen atmosphere after crystal growth or a method of performing growth in a nitrogen-rich atmosphere may be used. Subsequently, an SiO 2 film 50 (not shown) is formed, and the 2 μm SiO 2 film 50 outside the stripe region serving as a current injection window is removed by ordinary lithography. Etching is performed halfway in the p-type superlattice cladding layer 48 by selective etching using RIE (reactive ion etching apparatus). The remaining thickness of the cladding layer in this etching is a thickness that can achieve the fundamental transverse mode oscillation. Thereafter, the SiO 2 film 50 is removed, a SiO 2 film 51 is subsequently formed, the SiO 2 film 51 on the stripe serving as a current injection window is removed, and a Ni / Au p
An electrode 52 is formed. Thereafter, the substrate is polished and Ti / Au
An n-electrode 53 is formed. A high-reflection coat and a low-reflection coat are applied to the cavity surface formed by cleaving the sample, and thereafter, a chip is formed to complete a semiconductor laser device.

【0058】この半導体レーザ素子の発振する波長帯λ
に関しては、Inx4Ga1-x4Nを活性層とし、組成を0
≦X4≦0.5とすることにより、360≦λ≦550(n
m)の範囲までの制御が可能である。
The wavelength band λ at which the semiconductor laser device oscillates
As for the active layer, In x4 Ga 1-x4 N is used as an active layer, and the composition is set to 0.
By setting ≦ X4 ≦ 0.5, 360 ≦ λ ≦ 550 (n
Control up to the range of m) is possible.

【0059】上記半導体層を、導電性を反転(n型とp
型を入れ換え)して形成してもよい。
The semiconductor layer is inverted in conductivity (n-type and p-type).
(Replace the mold).

【0060】本実施の形態に示すように、ベース基板を
除去することにより、複雑な工程を経ることなく、Ga
N基板41の裏面に電極を形成することができる。
As shown in this embodiment, by removing the base substrate, Ga
An electrode can be formed on the back surface of the N substrate 41.

【0061】また、本実施の形態では、狭ストライプの
基本モード発振する半導体レーザ素子について述べた
が、本発明は10μm以上の幅広ストライプを有する半
導体レーザ装置の製造にも適用することができる。
Further, in this embodiment, the semiconductor laser element that oscillates in a fundamental mode with a narrow stripe has been described. However, the present invention can be applied to the manufacture of a semiconductor laser device having a wide stripe of 10 μm or more.

【0062】次に、本発明の第4の実施の形態による半
導体素子用基板の製造方法について説明し、その半導体
素子用基板の製造過程を図4に示す。
Next, a method of manufacturing a semiconductor device substrate according to a fourth embodiment of the present invention will be described. FIG. 4 shows a process of manufacturing the semiconductor device substrate.

【0063】図4aに示すように、有機金属気相成長法
により、トリメチルガリウム(TMG)とアンモニアを
成長用原料に用い、n型ドーパントガスとしてシランガ
スを用い、p型ドーパントとしてシクロペンタジエニル
マグネシウム(Cp2Mg)を用い、(0001)面6
H−SiC基板61上に、温度500℃でAlNバッファ
層62を20nm程度の膜厚で形成する。続いて、温度を
1050℃にしてGaN層63を2μm程度成長させる。
その上に、SiO2層64を形成し、レジスト65を塗布
後、通常のリソグラフィを用いて、
As shown in FIG. 4A, trimethylgallium (TMG) and ammonia were used as growth materials, silane gas was used as an n-type dopant gas, and cyclopentadienyl magnesium was used as a p-type dopant by metal organic chemical vapor deposition. (0001) plane 6 using (Cp 2 Mg)
An AlN buffer layer 62 is formed on an H-SiC substrate 61 at a temperature of 500 ° C. with a thickness of about 20 nm. Subsequently, the temperature is set to 1050 ° C., and the GaN layer 63 is grown to about 2 μm.
After forming a SiO 2 layer 64 thereon and applying a resist 65, using normal lithography,

【0064】[0064]

【数1】 (Equation 1)

【0065】方向に3μm幅のSiO2膜64を除去した
ストライプ領域を10μm程度の周期で、ラインアンド
スペースのパターンを形成する。
A line-and-space pattern is formed at a period of about 10 μm in the stripe region from which the SiO 2 film 64 having a width of 3 μm has been removed in the direction.

【0066】次に、図4bに示すように、レジスト65と
SiO2膜64をマスクとして、塩素系のガスを用いてバ
ッファ層62とGaN層63をドライエッチングによりSi
C基板61上面まで除去する。このとき、SiC基板11を
エッチングしてもよい。レジスト65とSiO2膜64を除
去後、GaN層66を20μm程度選択成長させる。この
時、横方向の成長により、最終的にスペース部が埋めら
れて、表面が平坦化する。この時点では、SiC基板と
AlNの格子定数差が大きいため、バッファ層62とGa
N基板63からなる層のライン部上部には貫通転位が発生
している。
Next, as shown in FIG. 4B, using the resist 65 and the SiO 2 film 64 as a mask, the buffer layer 62 and the GaN layer 63 are dry-etched using a chlorine-based gas.
It is removed up to the upper surface of the C substrate 61. At this time, the SiC substrate 11 may be etched. After removing the resist 65 and the SiO 2 film 64, a GaN layer 66 is selectively grown to about 20 μm. At this time, the space portion is finally filled by the lateral growth, and the surface is flattened. At this point, since the lattice constant difference between the SiC substrate and AlN is large, the buffer layer 62 and GaN
Threading dislocations have occurred in the upper portion of the line portion of the layer composed of the N substrate 63.

【0067】次に、図4cに示すように、表面が鏡面に
研磨された6H−SiC基板67をGaN層66に接触させ
て固定し、温度を800〜1100℃程度に上昇させ
て、窒素、または水素雰囲気中でウェハー接着を行う。
GaN層66と6H−SiC基板67の接着面68には界面欠
陥が存在する。
Next, as shown in FIG. 4C, a 6H-SiC substrate 67 having a mirror-polished surface is brought into contact with and fixed to the GaN layer 66, and the temperature is raised to about 800 to 1100 ° C. Alternatively, the wafer is bonded in a hydrogen atmosphere.
An interface defect exists on the bonding surface 68 between the GaN layer 66 and the 6H-SiC substrate 67.

【0068】次に、図4dに示すように、6H−SiC
基板61およびAlNバッファ層62を研磨やエッチングな
どにより除去し、GaN層63およびGaN層66を露出さ
せる。
Next, as shown in FIG. 4D, 6H-SiC
The substrate 61 and the AlN buffer layer 62 are removed by polishing or etching to expose the GaN layer 63 and the GaN layer 66.

【0069】次に、図4eに示すように、SiO2膜69
を形成し、レジスト70を塗布し、GaN層63上方のSi
2膜69がなくなるようにパターニングする。
Next, as shown in FIG. 4e, SiO 2 film 69
Is formed, a resist 70 is applied, and Si over the GaN layer 63 is formed.
Patterning is performed so that the O 2 film 69 disappears.

【0070】次に、図4fに示すように、6H−SiC
基板67に接着してした転位密度の高い、ライン状に残さ
れたGaN層63とGaN層66を塩素系のガスを用いてド
ライエッチングにより、
Next, as shown in FIG. 4F, 6H-SiC
The GaN layer 63 and the GaN layer 66, which have a high dislocation density adhered to the substrate 67 and are left in a line, are dry-etched using a chlorine-based gas.

【0071】[0071]

【数1】 (Equation 1)

【0072】方向に、SiC基板67の上面まで除去し、
レジスト70とSiO2膜69を除去する。
In the direction, the upper surface of the SiC substrate 67 is removed,
The resist 70 and the SiO 2 film 69 are removed.

【0073】次に、図4gに示すように、GaN層71を
20μm程度選択成長させる。このとき横方向の成長に
より最終的にスペース部が埋められて表面が平坦化す
る。
Next, as shown in FIG. 4G, a GaN layer 71 is selectively grown to about 20 μm. At this time, the space portion is finally filled by the lateral growth, and the surface is flattened.

【0074】次に、図4hに示すように、ウェットエッ
チングにより、GaN層71およびGaN層66をSiC基
板67上面までV溝状に除去する。
Next, as shown in FIG. 4H, the GaN layer 71 and the GaN layer 66 are removed in a V-groove shape up to the upper surface of the SiC substrate 67 by wet etching.

【0075】その後、図4iに示すように、GaN層72
を20μm程度選択成長させる。このとき横方向の成長
により、最終的にスペース部が埋められてV溝が埋め込
まれ表面が平坦化する。これによって、基板全面に渡っ
て転位密度の小さいGaN基板が得られる。
Thereafter, as shown in FIG.
Is selectively grown to about 20 μm. At this time, the lateral growth eventually fills the space portion, the V-groove is buried, and the surface is flattened. As a result, a GaN substrate having a low dislocation density over the entire surface of the substrate can be obtained.

【0076】なお、本実施の形態ではGaN層63および
GaN層66を露出させた後に、図4eおよび図4fに示
される操作を行ったが、AlNバッファ層62およびGa
N層66が露出した時点で研磨等による除去作業を停止
し、図4eおよび図4fに示される操作を行っても良
い。また、GaN層63が完全に除去されるまで研磨等の
操作を行った後、図4eおよび図4fに示される操作を
行ってもよい。
In this embodiment, after the GaN layer 63 and the GaN layer 66 are exposed, the operations shown in FIGS. 4E and 4F are performed.
When the N layer 66 is exposed, the removal operation by polishing or the like may be stopped, and the operation shown in FIGS. 4E and 4F may be performed. Further, after performing operations such as polishing until the GaN layer 63 is completely removed, the operations shown in FIGS. 4E and 4F may be performed.

【0077】また、ウェットエッチングによる形状は、
V溝状に限らず逆台形状であってもよい。
The shape by wet etching is as follows:
The shape is not limited to the V-groove shape and may be an inverted trapezoid shape.

【0078】前記第一の実施の形態ではGaN層21の上
に貫通欠陥が発生するのを防止するためにマスク層を設
けたが、本実施の形態のように、ライン状に残った欠陥
の存在するGaN層66をV溝状に除去し、さらにその上
にGaN層72を選択成長させてもよく、これにより、最
終的に欠陥のないGaN基板を得ることができる。
In the first embodiment, a mask layer is provided on the GaN layer 21 in order to prevent the occurrence of a penetrating defect. However, as in the present embodiment, the defect remaining in a line is removed. The existing GaN layer 66 may be removed in the form of a V-groove, and a GaN layer 72 may be selectively grown thereon, thereby finally obtaining a defect-free GaN substrate.

【0079】また、上記第1および第4の実施の形態で
は、III族窒素化合物としてGaNを成長させたが、G
aNの代わりにAlGaN、InGaN、InAlGa
N、InAlNまたはInNを成長させてもよい。
In the first and fourth embodiments, GaN was grown as a group III nitrogen compound.
AlGaN, InGaN, InAlGa instead of aN
N, InAlN or InN may be grown.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施の形態による半導体素子用
基板の製造過程を示す図
FIG. 1 is a view showing a manufacturing process of a semiconductor device substrate according to a first embodiment of the present invention;

【図2】本発明の第2の実施の形態による半導体レーザ
素子を示す断面図
FIG. 2 is a sectional view showing a semiconductor laser device according to a second embodiment of the present invention;

【図3】本発明の第3の実施の形態による半導体レーザ
素子を示す断面図
FIG. 3 is a sectional view showing a semiconductor laser device according to a third embodiment of the present invention;

【図4】本発明の第4の実施の形態による半導体素子用
基板の製造過程を示す図
FIG. 4 is a view showing a process of manufacturing a semiconductor device substrate according to a fourth embodiment of the present invention;

【符号の説明】[Explanation of symbols]

11,17,61,67 SiC基板 12,62 AlNバッファ層 13,63 GaN層 14,19,22,24,64,69 SiO2膜 15,20,65,70 レジスト 16,21,23,25,66,71,72 GaN層 26,42 GaNバッファ層 27,43 AlGaN/GaN超格子クラッド層 28,44 GaN光導波層 29,45 InGaN/InGaN三重量子井戸活性層 30,46 AlGaNキャリアブロック層 31,47 GaN光導波層 32,48 AlGaN超格子クラッド層 33,49 GaNコンタクト層 35,51 SiO2膜 36,52 p電極 37,53 n電極11,17,61,67 SiC substrate 12,62 AlN buffer layer 13,63 GaN layer 14,19,22,24,64,69 SiO 2 film 15,20,65,70 Resist 16,21,23,25, 66,71,72 GaN layer 26,42 GaN buffer layer 27,43 AlGaN / GaN superlattice cladding layer 28,44 GaN optical waveguide layer 29,45 InGaN / InGaN triple quantum well active layer 30,46 AlGaN carrier block layer 31, 47 GaN optical waveguide layer 32,48 AlGaN super lattice cladding layer 33,49 GaN contact layer 35,51 SiO 2 film 36,52 p electrode 37,53 n electrode

Claims (11)

【特許請求の範囲】[Claims] 【請求項1】 第一ベース基板上に、低温成長法により
形成されるAlNまたはGaNからなるバッファ層を介
して第一のIII族窒素化合物層を形成する第一の工程
と、 前記バッファ層と前記第一のIII族窒素化合物層からな
る結晶層を、ストライプ状に前記第一ベース基板上面ま
で、あるいは前記ベース基板の一部まで除去して、前記
結晶層がライン状に残されてなるライン部と該ライン部
間に形成されたスペース部とからなるラインアンドスペ
ースのパターンを形成し、その上に、第二のIII族窒素
化合物層を、前記ライン部をIII族窒素化合物の結晶の
成長核にして、前記ラインアンドスペースのパターンが
なくなるまで形成する第二の工程と、 前記第二のIII族窒素化合物層の上に、前記第一ベース
基板と同じ材料からなる第二ベース基板を接着する第三
の工程と、 前記第一ベース基板の裏面から少なくとも該第一ベース
基板の厚さを除去する第四の工程と、 前記第二ベース基板を下にして、 前記ライン部が前記第四の工程により除去されていない
場合は、前記ライン部および前記ライン部の下方の第二
のIII族窒素化合物層を、 前記ライン部が前記第四の工程により除去されている場
合は、前記ライン部の下方の第二のIII族窒素化合物層
を、 少なくとも該ライン部の幅で前記第二ベース基板が露出
するまで、あるいは前記第二ベース基板の一部まで除去
して、前記第二のIII族窒素化合物層がライン状に残さ
れてなるライン部と該ライン部間に形成されたスペース
部とからなるラインアンドスペースのパターンを形成
し、その上に、第三のIII族窒素化合物層を、前記第二
のIII族窒素化合物のライン部をIII族窒素化合物の結晶
の成長核にして、前記第二のIII族窒素化合物層のライ
ンアンドスペースのパターンがなくなるまで形成する第
五の工程を含むことを特徴とする半導体素子用基板の製
造方法。
A first step of forming a first group III nitrogen compound layer on a first base substrate via an AlN or GaN buffer layer formed by a low-temperature growth method; A line formed by removing the crystal layer made of the first group III nitrogen compound layer in a stripe form up to the upper surface of the first base substrate or up to a part of the base substrate, leaving the crystal layer in a line shape. And a space portion formed between the line portions, a line-and-space pattern is formed, and a second group III nitrogen compound layer is formed thereon, and the line portion is formed by growing a group III nitrogen compound crystal. A second step of forming a nucleus until the line and space pattern disappears, and contacting a second base substrate made of the same material as the first base substrate on the second group III nitrogen compound layer. A fourth step of removing at least the thickness of the first base substrate from the back surface of the first base substrate; and If not removed by the step, the line part and the second group III nitrogen compound layer below the line part, if the line part is removed by the fourth step, the line part Removing the second group III nitrogen compound layer below at least the width of the line portion until the second base substrate is exposed or a part of the second base substrate to remove the second group III nitrogen compound layer. Form a line and space pattern consisting of a line portion where the nitrogen compound layer is left in a line shape and a space portion formed between the line portions, and further form a third group III nitrogen compound layer thereon. The second group III nitrogenation A fifth step of forming a line portion of the compound as a growth nucleus of a group III nitrogen compound crystal until the line and space pattern of the second group III nitrogen compound layer disappears. A method for manufacturing an element substrate.
【請求項2】 前記第五の工程後に、第二のIII族窒素
化合物のライン部に対応する第三のIII族窒素化合物層
の上に、少なくとも該ライン幅で、III族窒素化合物が
結晶成長し得ない材料からなるマスク層を形成し、該マ
スク層が形成されていないIII族窒素化合物層の表面をI
II族窒素化合物の結晶の成長核にして、III族窒素化合
物層を、前記マスク層が覆われるまで形成する第六の工
程を含むことを特徴とする請求項1記載の半導体素子用
基板の製造方法。
2. After the fifth step, a group III nitrogen compound is grown on at least the line width of the third group III nitrogen compound layer corresponding to the line portion of the second group III nitrogen compound. A mask layer made of a material that cannot be formed is formed.
2. The method according to claim 1, further comprising a sixth step of forming a group III nitrogen compound layer as a growth nucleus of a group II nitrogen compound crystal until the mask layer is covered. Method.
【請求項3】 前記第六の工程後、直前の工程で形成さ
れたIII族窒素化合物層の上であって、下層にあるマス
ク層のラインアンドスペースのパターンのスペース部に
対応する箇所に、少なくとも該スペース部の幅で、III
族窒素化合物が結晶成長し得ない材料からなるマスク層
を形成し、該マスク層が形成されていないIII族窒素化
合物の表面をIII族窒素化合物の結晶の成長核にして、I
II族窒素化合物層を、該マスク層が覆われるまで形成す
る工程を少なくとも1回行うことを特徴とする請求項2
記載の半導体素子用基板の製造方法。
3. After the sixth step, a portion corresponding to the space portion of the line and space pattern of the underlying mask layer on the group III nitrogen compound layer formed in the immediately preceding step, At least in the width of the space, III
Forming a mask layer made of a material in which the group III nitrogen compound cannot grow crystals, and using the surface of the group III nitrogen compound on which the mask layer is not formed as a growth nucleus for the crystal of the group III nitrogen compound;
The step of forming a group II nitrogen compound layer until the mask layer is covered is performed at least once.
A method for manufacturing a substrate for a semiconductor element as described in the above.
【請求項4】 前記III族窒素化合物層を、不純物をド
ーピングしながら形成することを特徴とする請求項1、
2または3記載の半導体素子用基板の製造方法。
4. The method according to claim 1, wherein the group III nitrogen compound layer is formed while doping impurities.
4. The method for manufacturing a semiconductor element substrate according to 2 or 3.
【請求項5】 前記工程のうち最後の工程後、前記ベー
ス基板を除去することを特徴とする請求項1、2、3ま
たは4記載の半導体素子用基板の製造方法。
5. The method according to claim 1, wherein the base substrate is removed after the last of the steps.
【請求項6】 前記ベース基板が、サファイヤ、Si
C、ZnO、LiGaO2、LiAlO2、GaAs、G
aP、GeおよびSiからなる群より選ばれるいずれか
一つであることを特徴とする請求項1、2、3、4また
は5記載の半導体素子用基板の製造方法。
6. The base substrate is made of sapphire, Si
C, ZnO, LiGaO 2 , LiAlO 2 , GaAs, G
6. The method according to claim 1, wherein the substrate is any one selected from the group consisting of aP, Ge, and Si.
【請求項7】 前記バッファ層および前記すべてのIII
族窒素化合物層を、HVPE法、MOCVD法またはM
BE法により形成することを特徴とする請求項1から6
いずれか1項記載の半導体素子用基板の製造方法。
7. The buffer layer and all of the III
Group III compound layer by HVPE, MOCVD or M
7. The method according to claim 1, wherein the electrode is formed by a BE method.
A method for manufacturing a substrate for a semiconductor element according to any one of the preceding claims.
【請求項8】 前記III族窒素化合物層が、GaN、I
nGaN、AlGaN、InAlGaN、InAlNお
よびInNからなる群より選ばれる一つからなることを
特徴とする請求項1から7いずれか1項記載の半導体素
子用基板の製造方法。
8. The group III nitrogen compound layer is composed of GaN, I
The method for manufacturing a substrate for a semiconductor device according to claim 1, wherein the method comprises one selected from the group consisting of nGaN, AlGaN, InAlGaN, InAlN, and InN.
【請求項9】 前記請求項1から8いずれか1項記載の
半導体素子用基板の製造方法により製造された半導体素
子用基板。
9. A substrate for a semiconductor device manufactured by the method for manufacturing a substrate for a semiconductor device according to claim 1.
【請求項10】 前記請求項1から8いずれか1項記載
の半導体素子用基板の製造方法により製造された半導体
素子用基板上に半導体層を備えてなることを特徴とする
半導体素子。
10. A semiconductor device comprising a semiconductor layer on a semiconductor device substrate manufactured by the method for manufacturing a semiconductor device substrate according to claim 1. Description:
【請求項11】 前記請求項1から8いずれか1項記載
の半導体素子用基板の製造方法により製造された半導体
素子用基板上に、半導体層を備えてなり、該半導体層上
に形成された電流注入窓となるストライプの幅が10μ
m以上であることを特徴とする半導体レーザ装置。
11. A semiconductor element substrate formed by the method for manufacturing a semiconductor element substrate according to claim 1, further comprising a semiconductor layer, and formed on the semiconductor layer. The width of the stripe serving as the current injection window is 10μ.
m or more.
JP29211299A 1999-10-14 1999-10-14 Substrate for semiconductor device and method of fabrication thereof and semiconductor device using that substrate Withdrawn JP2001111173A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29211299A JP2001111173A (en) 1999-10-14 1999-10-14 Substrate for semiconductor device and method of fabrication thereof and semiconductor device using that substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29211299A JP2001111173A (en) 1999-10-14 1999-10-14 Substrate for semiconductor device and method of fabrication thereof and semiconductor device using that substrate

Publications (1)

Publication Number Publication Date
JP2001111173A true JP2001111173A (en) 2001-04-20

Family

ID=17777712

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29211299A Withdrawn JP2001111173A (en) 1999-10-14 1999-10-14 Substrate for semiconductor device and method of fabrication thereof and semiconductor device using that substrate

Country Status (1)

Country Link
JP (1) JP2001111173A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160042592A (en) * 2014-10-10 2016-04-20 엘지이노텍 주식회사 Silicon carbide epi wafer and semiconductor device comprising the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160042592A (en) * 2014-10-10 2016-04-20 엘지이노텍 주식회사 Silicon carbide epi wafer and semiconductor device comprising the same
KR102288817B1 (en) 2014-10-10 2021-08-11 엘지이노텍 주식회사 Silicon carbide epi wafer and semiconductor device comprising the same

Similar Documents

Publication Publication Date Title
JP3785970B2 (en) Method for manufacturing group III nitride semiconductor device
JP4388720B2 (en) Manufacturing method of semiconductor light emitting device
JPH10312971A (en) Iii-v compound semiconductor film and growth method, gan system semiconductor film and its formation, gan system semiconductor stacked structure and its formation, and gan system semiconductor element and its manufacture
JP4204163B2 (en) Manufacturing method of semiconductor substrate
JP2001267242A (en) Group iii nitride-based compound semiconductor and method of manufacturing the same
JP2001313259A (en) Method for producing iii nitride based compound semiconductor substrate and semiconductor element
KR20000035610A (en) Semiconductor thin film, semiconductor element and semiconductor device, and fabrication methods thereof
US6362515B2 (en) GaN substrate including wide low-defect region for use in semiconductor element
US20020048302A1 (en) Gallium nitride semiconductor laser and a manufacturing process thereof
JP2001111174A (en) Substrate for semiconductor device and method of fabrication thereof and semiconductor device using that substrate
JP2000223417A (en) Growing method of semiconductor, manufacture of semiconductor substrate, and manufacture of semiconductor device
JP2002145700A (en) Sapphire substrate, semiconductor device, electronic part and crystal growing method
JP2001284266A (en) Method of manufacturing group iii nitride compound semiconductor and group iii nitride compound semiconductor element
JP3934320B2 (en) GaN-based semiconductor device and manufacturing method thereof
KR100639747B1 (en) Semiconductor laser, semiconductor device and their manufacturing methods
JP2001326425A (en) Semiconductor device and manufacturing method of substrate therefor
JP4390797B2 (en) Crystal manufacturing method
JP4631214B2 (en) Manufacturing method of nitride semiconductor film
JP2001345282A (en) Method of manufacturing nitride-based iii group compound semiconductor and nitride-based iii group compound semiconductor element
JP2002009003A (en) Semiconductor substrate, its manufacturing method, and light emitting device
JP2002151418A (en) Nitride-family iii-v compound semiconductor substrate and method of manufacturing thereof, and semiconductor device and method of manufacturing thereof
JP2003300800A (en) Method for manufacturing nitride semiconductor wafer of element of group iii
JPH11274563A (en) Semiconductor device and semiconductor light emitting device
JP4698053B2 (en) Method for producing group III nitride compound semiconductor
JP2003101157A (en) Semiconductor device and manufacturing method therefor

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070109