JP2003101157A - Semiconductor device and manufacturing method therefor - Google Patents

Semiconductor device and manufacturing method therefor

Info

Publication number
JP2003101157A
JP2003101157A JP2001293303A JP2001293303A JP2003101157A JP 2003101157 A JP2003101157 A JP 2003101157A JP 2001293303 A JP2001293303 A JP 2001293303A JP 2001293303 A JP2001293303 A JP 2001293303A JP 2003101157 A JP2003101157 A JP 2003101157A
Authority
JP
Japan
Prior art keywords
buffer layer
layer
semiconductor device
gan
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001293303A
Other languages
Japanese (ja)
Inventor
Masaaki Onomura
正明 小野村
Shinya Nunogami
真也 布上
Yoshiyuki Harada
佳幸 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2001293303A priority Critical patent/JP2003101157A/en
Publication of JP2003101157A publication Critical patent/JP2003101157A/en
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device using a nitride semiconductor which comprises a thin and flat buffer layer while providing an active layer with less dislocation density. SOLUTION: A first Mg-doped GaN buffer layer 11 is formed as a highly dense layer of growth nucleus of truncated six-sided pyramid crystals having a density of about 10<6> /cm<2> , on a sapphire substrate 10. On the GaN buffer layer 11, a second single crystal GaN buffer layer 12 of Mg-doped is formed by an MOCVD method.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】この発明は、窒素を含むIII
−V族化合物半導体を用いて構成される半導体装置およ
びその製造方法に関する。
TECHNICAL FIELD The present invention relates to a nitrogen-containing compound III.
The present invention relates to a semiconductor device including a group V compound semiconductor and a method for manufacturing the same.

【0002】[0002]

【従来の技術】近年、窒素を含むIII−V族化合物半導
体(以下、単に窒化物半導体という)を用いた発光素子
や半導体レーザの開発が盛んに行われている。窒化物半
導体レーザは、理論的に紫外から可視領域までの広い波
長範囲で発振可能である。特に400nm帯では数千時
間以上という信頼性が確認されており、光ディスクシス
テム応用などにも有望視されている。また、窒化物半導
体は砒素などの有害物質を含まない優れた材料であり、
光情報システムや固体照明など近い将来にとって不可欠
な半導体材料である。
2. Description of the Related Art In recent years, a light emitting device and a semiconductor laser using a III-V group compound semiconductor containing nitrogen (hereinafter, simply referred to as a nitride semiconductor) have been actively developed. The nitride semiconductor laser can theoretically oscillate in a wide wavelength range from ultraviolet to visible region. Especially in the 400 nm band, the reliability of several thousand hours or more has been confirmed, and it is considered to be promising for optical disk system applications and the like. In addition, nitride semiconductors are excellent materials that do not contain harmful substances such as arsenic,
It is an essential semiconductor material for the near future such as optical information systems and solid-state lighting.

【0003】窒化物半導体の積層構造を有する発光素子
や半導体レーザを形成するためには、その下地となる半
導体層(バッファ層)を2段階にエピタキシャル成長す
る必要があった。例えば、単結晶サファイア基板の上に
500℃程度で膜厚0.02μmの低温成長GaNバッ
ファ層を形成し、次いで1020℃まで昇温して、高温
成長GaN層バッファ層を4μm程度成長する(特開平
4−297023号明細書参照)。
In order to form a light emitting device or a semiconductor laser having a laminated structure of nitride semiconductors, it was necessary to epitaxially grow a semiconductor layer (buffer layer) as an underlying layer in two steps. For example, a low-temperature grown GaN buffer layer with a film thickness of 0.02 μm is formed on a single crystal sapphire substrate at about 500 ° C., then the temperature is raised to 1020 ° C., and a high-temperature grown GaN layer buffer layer is grown about 4 μm (special feature). See the specification of Kaihei 4-297023).

【0004】このような2段階成長によるGaNバッフ
ァ層の成長メカニズムは、以下のように説明されてい
る。低温成長GaNバッファ層は単結晶ではなく、これ
を1020℃に昇温する過程でその表面に1010cm-3
程度のc軸配向した成長核が形成される。そして、高温
成長GaNバッファ層が厚膜化する過程では成長核が合
体しながら3次元的に結晶成長される結果、単結晶の略
平坦なGaN層が形成される。
The growth mechanism of the GaN buffer layer by such a two-step growth is explained as follows. The low-temperature grown GaN buffer layer is not a single crystal, but the surface of the low-temperature grown GaN buffer layer is 10 10 cm −3 during the process of raising the temperature to 1020 ° C.
Some degree of c-axis oriented growth nuclei are formed. Then, in the process of thickening the high-temperature grown GaN buffer layer, the growth nuclei coalesce into three-dimensional crystal growth, resulting in the formation of a single-crystal, substantially flat GaN layer.

【0005】しかし、サファイア基板とGaN結晶の格
子定数は、14%程度異なるために、500℃で形成さ
れる低温成長GaNバッファ層には、1010/cm2
度の転位が存在し、その上部に形成される高温成長Ga
N層バッファ層にも108/cm2以上の転位が存在する
ことになる。従ってこのバッファ層上部に半導体レーザ
を形成した場合、活性層にも104/cm2程度の転位が
貫通することになり、通電劣化が問題になる。
However, since the sapphire substrate and the GaN crystal have different lattice constants of about 14%, dislocations of about 10 10 / cm 2 exist in the low temperature grown GaN buffer layer formed at 500 ° C. Growth Ga formed in
Dislocations of 10 8 / cm 2 or more also exist in the N layer buffer layer. Therefore, when a semiconductor laser is formed on the buffer layer, dislocations of about 10 4 / cm 2 also penetrate into the active layer, which causes a problem of current deterioration.

【0006】一方、エピタキシャル法によるGaN半導
体層の結晶性を改善する方法として、ELO(Epitaxia
l lateral overgrowth)と呼ばれる選択成長法が開発さ
れている。これは、基板上にSiO2ストライプマスク
を形成してGaN結晶を成長させる方法である。この方
法では、GaN層はストライプマスクの開口のみに選択
成長するが、膜厚が増加するとやがてストライプマスク
上を横方向に成長して、隣の開口からの成長層と合体し
て、更に厚く成長させることによって、ほぼ平坦なGa
N層を得ることができる。この様に、ストライプマスク
上での横方向結晶成長を利用することによって、バッフ
ァ層上部への貫通転位を抑えることができる。
On the other hand, as a method of improving the crystallinity of the GaN semiconductor layer by the epitaxial method, ELO (Epitaxia
L lateral overgrowth) selective growth method has been developed. This is a method of forming a SiO 2 stripe mask on a substrate and growing a GaN crystal. In this method, the GaN layer grows selectively only in the opening of the stripe mask, but when the film thickness increases, it grows laterally on the stripe mask in a lateral direction, and merges with the growth layer from the adjacent opening to grow thicker. To make Ga almost flat
An N layer can be obtained. Thus, by utilizing the lateral crystal growth on the stripe mask, it is possible to suppress threading dislocations to the upper part of the buffer layer.

【0007】しかしこの方法では、SiO2マスク上で
合体するGaN層の間に空僚ができてしまい脆弱化する
という問題がある。また、GaN層上面を平坦にするに
は、10μm以上の厚膜が必要となる。この結果、結晶
成長後に室温に戻した時にサファイア基板との熱応力に
よりウェハが数十μmのオーダーで反るという問題があ
る。
However, this method has a problem in that vacancy is formed between the GaN layers that are united on the SiO 2 mask, which makes the fragile. Further, in order to flatten the upper surface of the GaN layer, a thick film of 10 μm or more is required. As a result, there is a problem that the wafer warps in the order of several tens of μm due to thermal stress with the sapphire substrate when returning to room temperature after crystal growth.

【0008】[0008]

【発明が解決しようとする課題】このように従来の窒化
物半導体装置では、転位密度が多く、これが通電劣化の
原因となる等、信頼性が乏しい。また平坦な窒化物半導
体層を得るためには少なくとも2μm以上の厚さが必要
になる。転位密度を低減するために選択成長の手法を用
いた場合には、平坦な窒化物半導体層を得るために10
μm以上の厚さが必要であり、ウェハ反りが顕著にな
る。これは、リソグラフィプロセスなどに支障をきた
し、歩留まりが悪くなる原因となる。
As described above, in the conventional nitride semiconductor device, the dislocation density is high, which causes deterioration in current flow, and is thus unreliable. Further, a thickness of at least 2 μm or more is required to obtain a flat nitride semiconductor layer. When the selective growth method is used to reduce the dislocation density, it is necessary to obtain a flat nitride semiconductor layer by 10
Since the thickness of μm or more is required, the wafer warp becomes remarkable. This hinders the lithographic process and the like and causes the yield to deteriorate.

【0009】この発明は、薄くて平坦化が達成されるバ
ッファ層を有し且つ、転位密度が少ない能動層を得るこ
とができる窒化物半導体を用いた半導体装置とその製造
方法を提供することを目的としている。
The present invention provides a semiconductor device using a nitride semiconductor, which has a thin buffer layer capable of achieving flatness and can obtain an active layer having a low dislocation density, and a manufacturing method thereof. Has an aim.

【0010】[0010]

【課題を解決するための手段】この発明に係る半導体装
置は、基板と、この基板上に形成された、Mgが添加さ
れた多結晶またはアモルファス状態の窒素を含むIII−
V族化合物半導体からなる第1のバッファ層と、この第
1のバッファ層上に形成された、Mgが添加された単結
晶の窒素を含むIII−V族化合物半導体からなる第2の
バッファ層と、この第2のバッファ層上に形成された能
動層と、を有することを特徴とする。
A semiconductor device according to the present invention comprises a substrate and a Mg-containing polycrystalline or amorphous state of nitrogen formed on the substrate.
A first buffer layer made of a group V compound semiconductor, and a second buffer layer formed on the first buffer layer and made of a III-V group compound semiconductor containing Mg-added single crystal nitrogen. , And an active layer formed on the second buffer layer.

【0011】この発明による半導体装置の製造方法は、
基板上に、Mgが添加された多結晶またはアモルファス
状態の窒素を含むIII−V族化合物半導体からなる第1
のバッファ層を形成する工程と、前記第1のバッファ層
上に、有機金属気相成長法または分子線エピタキシー法
により、Mgが添加された単結晶の窒素を含むIII−V
族化合物半導体からなる第2のバッファ層を形成する工
程と、前記第2のバッファ層上に能動層を形成する工程
と、を有することを特徴とする。
A method of manufacturing a semiconductor device according to the present invention is
A first III-V group compound semiconductor containing nitrogen in a polycrystalline or amorphous state to which Mg is added on a substrate.
And a step of forming a buffer layer of Mg-added single crystal nitrogen III-V on the first buffer layer by metalorganic vapor phase epitaxy or molecular beam epitaxy.
The method is characterized by including a step of forming a second buffer layer made of a group compound semiconductor, and a step of forming an active layer on the second buffer layer.

【0012】基板が単結晶基板である場合には、第1の
バッファ層は、有機金属気相成長法により形成すること
が好ましく、基板が非晶質基板である場合には、第1の
バッファ層は、プラズマ化学堆積法、スパッタ法のいず
れかにより形成すればよい。また、第1のバッファ層上
に、微細窓を有する絶縁膜マスクを形成する工程を備え
ることもできる。
When the substrate is a single crystal substrate, the first buffer layer is preferably formed by metalorganic vapor phase epitaxy, and when the substrate is an amorphous substrate, the first buffer layer is formed. The layer may be formed by either a plasma chemical deposition method or a sputtering method. Further, a step of forming an insulating film mask having a fine window can be provided on the first buffer layer.

【0013】この発明において、“能動層”とは、発光
ダイオード、半導体レーザ、電界効果トランジスタ等の
能動素子を形成する層を指し、一部にキャパシタ等の受
動素子が形成される場合も含む。
In the present invention, the "active layer" refers to a layer forming an active element such as a light emitting diode, a semiconductor laser and a field effect transistor, and includes a case where a passive element such as a capacitor is partially formed.

【0014】[0014]

【発明の実施の形態】以下、図面を参照して、この発明
の実施の形態を説明する。 [実施の形態1]図1は、この発明の実施の形態1によ
る窒化物半導体装置の断面図である。単結晶サファイア
基板10上に、Mgがドープされた多結晶の第1のGa
Nバッファ層11(膜厚0.04μm)が形成され、こ
の上にMgドープがドープされた単結晶の第2のGaN
バッファ層12(膜厚1μm)が形成されている。Ga
Nバッファ層12の上には、疑似的能動層として、アン
ドープGaN層13(膜厚1μm)が形成されている。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings. [First Embodiment] FIG. 1 is a sectional view of a nitride semiconductor device according to a first embodiment of the present invention. On the single crystal sapphire substrate 10, Mg-doped polycrystalline first Ga
An N buffer layer 11 (film thickness 0.04 μm) is formed, and Mg-doped single crystal second GaN is formed on the N buffer layer 11.
A buffer layer 12 (film thickness 1 μm) is formed. Ga
On the N buffer layer 12, an undoped GaN layer 13 (film thickness 1 μm) is formed as a pseudo active layer.

【0015】以下にこの実施の形態の詳細な製造工程を
説明する。まず、有機金属気相成長装置(以下、MOC
VD装置と呼ぶ)の反応炉に(0001)面を有する清
浄な2”φサファイア基板10を設置する。そして、反
応炉内部を水素置換し、1200℃までサファイア基板
10を昇温して10分間の熱処理を施す。この後、50
0℃まで降温し、キャリアガスとなる水素と窒素の混合
ガスをN原料となるアンモニアガス5リットル/分とと
もに供給し、次いでバッファ層形成のためにTMGa
(トリメチルガリウム)を40μmol/分、Mg原料
であるCp2Mg(ビスシクロペンタジエニルマグネシ
ウム)を0.45μmol/分で2分間供給して、多結
晶のMgドープGaNバッファ層11(膜厚0.04μ
m)を成長させる。
The detailed manufacturing process of this embodiment will be described below. First, a metal-organic vapor phase epitaxy apparatus (hereinafter, MOC
A clean 2 ″ φ sapphire substrate 10 having a (0001) plane is installed in a reaction furnace of a VD apparatus). Then, the inside of the reaction furnace is replaced with hydrogen, and the temperature of the sapphire substrate 10 is raised to 1200 ° C. for 10 minutes. Heat treatment of 50. After this, 50
The temperature was lowered to 0 ° C., a mixed gas of hydrogen and nitrogen serving as a carrier gas was supplied together with 5 l / min of ammonia gas serving as an N raw material, and then TMGa was formed for forming a buffer layer.
40 μmol / min of (trimethylgallium) and 0.45 μmol / min of Cp2Mg (biscyclopentadienylmagnesium), which is a Mg raw material, were supplied for 2 minutes to supply the polycrystalline Mg-doped GaN buffer layer 11 (film thickness 0.04 μm).
m) grow.

【0016】次いで、TMGaとCP2Mgの供給のみ
止め、10〜15分かけて1080℃まで昇温する。そ
して、TMGa(トリメチルガリウム)を120μmo
l/分、Cp2Mg(ビスシクロペンタジエニルマグネ
シウム)を0.45μmol/分で20分間供給し単結
晶のMgドープGaNバッファ層12を1μm成長させ
る。その後、Cp2Mgの供給を停止して引き続き結晶
成長を行い、アンドープGaN層13を1μm成長させ
る。
Then, only the supply of TMGa and CP2Mg is stopped, and the temperature is raised to 1080 ° C. over 10 to 15 minutes. Then, TMGa (trimethylgallium) is added to 120 μmo
l / min, Cp2Mg (biscyclopentadienylmagnesium) is supplied at 0.45 μmol / min for 20 minutes to grow the single crystal Mg-doped GaN buffer layer 12 to 1 μm. After that, the supply of Cp2Mg is stopped and the crystal growth is continued to grow the undoped GaN layer 13 to 1 μm.

【0017】この実施の形態により得られたアンドープ
GaN層13は、表面の転位密度が2×104/cm2
あった。また、室温フォトルミネッセンス評価からバン
ド端発光が鋭く深い準位からの発光は1/100以下に
抑制されていた。さらに原子間力顕微鏡観察によると表
面粗さは10nm以下であり、X線ロッキングカーブの
半値幅は190秒が得られた。
The undoped GaN layer 13 obtained according to this embodiment had a surface dislocation density of 2 × 10 4 / cm 2 . Further, from room temperature photoluminescence evaluation, band edge emission was sharp and emission from a deep level was suppressed to 1/100 or less. Further, according to an atomic force microscope observation, the surface roughness was 10 nm or less, and the half width of the X-ray rocking curve was 190 seconds.

【0018】この実施の形態により、転位密度の少ない
優れた結晶性が得られる理由は、次の通りである。ま
ず、500℃の低温成長による多結晶のGaNバッファ
層11は、表面の平らな六角錐台形のファセットを有す
るc軸配向した成長核が基板表面に満遍なく配置された
層として形成される。このとき成長核の面密度は、次の
バッファ層の転位密度と成長速度に影響する。余り密度
が大きすぎると、次のバッファ層に転位が入ることにな
り、逆に密度が小さいと転位発生は少ないが成長速度が
得られない。これらを考慮して成長核の面密度は好まし
くは、104〜108/cm2程度とする。
The reason why excellent crystallinity with a small dislocation density is obtained by this embodiment is as follows. First, the polycrystalline GaN buffer layer 11 grown at a low temperature of 500 ° C. is formed as a layer in which c-axis oriented growth nuclei having hexagonal pyramid-shaped facets with a flat surface are uniformly arranged on the substrate surface. At this time, the areal density of the growth nuclei affects the dislocation density and the growth rate of the next buffer layer. If the density is too high, dislocations will enter the next buffer layer. On the contrary, if the density is low, dislocations will be less generated but the growth rate will not be obtained. Taking these into consideration, the areal density of the growth nuclei is preferably set to about 10 4 to 10 8 / cm 2 .

【0019】このような密度で形成した成長核の層によ
り、その後高温成長する結晶層の転位密度が決定され、
従来より低い転位密度を実現することが可能になる。即
ち、1080℃の高温成長によるGaNバッファ層12
の成長においては、低温成長GaNバッファ層11を核
として基板に対して垂直方向よりも水平方向に結晶が増
殖する。つまり、従来の選択成長法の場合と同様のメカ
ニズムで、上部への転位貫通が抑制される。しかし、S
iO2ストライプマスクを用いる選択成長法と異なり、
より微小な成長核の密集層が第2のバッファ層の成長核
となるため、第2のバッファ層として従来のような厚み
を要せず、平坦な単結晶GaNバッファ層が得られるこ
とになる。但し、第2のバッファ層の成長速度を犠牲に
しても転位のより少ない単結晶バッファ層を得るために
は、成長核の面密度を、104/cm2以下としてもよ
い。
The layer of growth nuclei formed with such a density determines the dislocation density of the crystal layer which is subsequently grown at a high temperature,
It is possible to realize a dislocation density lower than that of the conventional one. That is, the GaN buffer layer 12 grown at a high temperature of 1080 ° C.
In the growth, the crystal grows in the horizontal direction rather than the vertical direction with respect to the substrate with the low-temperature grown GaN buffer layer 11 as a nucleus. That is, dislocation penetration to the upper part is suppressed by the same mechanism as in the conventional selective growth method. But S
Unlike the selective growth method using an iO 2 stripe mask,
Since the denser layer of smaller growth nuclei serves as the growth nuclei of the second buffer layer, a flat single crystal GaN buffer layer can be obtained without requiring the second buffer layer to have a conventional thickness. . However, in order to obtain a single crystal buffer layer with fewer dislocations even if the growth rate of the second buffer layer is sacrificed, the areal density of growth nuclei may be 10 4 / cm 2 or less.

【0020】またこの実施の形態では、第1及び第2の
GaNバッファ層11に多量のMgを添加していること
が、六角錐台形のファセットを持つ成長核の形成にとっ
て重要な意味を持つ。これらのGaNバッファ層11に
取り込まれるMg濃度としては、1018/cm3以上で
あること、より好ましくは1019/cm3以上であるこ
と、更に好ましくは1×1020/cm3以上が良い。M
g濃度が1018/cm3未満の場合には六角錐台形のフ
ァセットが得られない。以上のように、Mgを多量に添
加することで、500℃という低温成長においても、
{1−101}のファセットを持つ六角錐台形晶という
規則正しい成長核構造が得られる。即ち、従来技術の低
温成長GaNバッファ層で観察される不規則形状成長核
と、次いで成長される島状結晶や横方向成長による平滑
化に比べて、約半分の厚さの単結晶成長で転位の少ない
平坦な単結晶GaN層が得られる。従って、故意にパタ
ーンを形成して選択成長を行う手法を用いることなく、
薄膜で転位密度抑制が可能になる。この結果、ウェハ反
り、クラック、残留歪が抑制された窒化物半導体装置が
得られる。
In this embodiment, addition of a large amount of Mg to the first and second GaN buffer layers 11 has an important meaning for the formation of growth nuclei having hexagonal truncated pyramid facets. The Mg concentration taken into these GaN buffer layers 11 is preferably 10 18 / cm 3 or more, more preferably 10 19 / cm 3 or more, and further preferably 1 × 10 20 / cm 3 or more. . M
When the g concentration is less than 10 18 / cm 3 , a hexagonal truncated pyramid facet cannot be obtained. As described above, by adding a large amount of Mg, even at low temperature growth of 500 ° C.,
A regular growth nucleus structure called a hexagonal pyramid trapezoid having {1-101} facets is obtained. That is, compared with the irregular-shaped growth nuclei observed in the conventional low-temperature-grown GaN buffer layer and the smoothing due to the island-like crystals and the lateral growth that are subsequently grown, dislocations are generated by single-crystal growth of about half the thickness. A flat single-crystal GaN layer with less amount of impurities can be obtained. Therefore, without using a method of intentionally forming a pattern and performing selective growth,
Dislocation density can be suppressed with a thin film. As a result, a nitride semiconductor device in which wafer warpage, cracks, and residual strain are suppressed can be obtained.

【0021】第1のGaNバッファ層11の厚さは、総
バッファ層厚を小さくするためにも、好ましくは0.1
μm以下とする。前述のように、第1のGaNバッファ
層11は、106/cm2程度の面密度で六角錐台形の成
長核が配置されればよく、この様な条件を満たす最小限
の膜厚で、第2のGaNバッファ層12を、1μm以下
で十分に平坦に且つ転位密度の小さい状態で形成するこ
とができる。
The thickness of the first GaN buffer layer 11 is preferably 0.1 in order to reduce the total buffer layer thickness.
μm or less. As described above, in the first GaN buffer layer 11, hexagonal pyramidal trapezoidal growth nuclei may be arranged with an areal density of about 10 6 / cm 2 , and with a minimum film thickness that satisfies such a condition, The second GaN buffer layer 12 can be formed to a flatness of 1 μm or less and a sufficiently low dislocation density.

【0022】さらにこの実施の形態では、多結晶からな
るMgドープGaNバッファ層11は、水素結合を含む
ことが望ましい。水素を含むことで、{1−101}の
ファセット以外の不規則な面が露出されている場合で
も、水素と窒素が結合し、結果として不規則な面のGa
Nに対しては、単結晶成長のための昇温過程で熱エッチ
ングが起こり、その結果として、安定な{1−101}
ファセットのみが成長核となる。
Further, in this embodiment, it is desirable that the Mg-doped GaN buffer layer 11 made of polycrystal has a hydrogen bond. By including hydrogen, hydrogen and nitrogen are bonded even when an irregular surface other than the {1-101} facets is exposed, and as a result, Ga of the irregular surface is formed.
For N, thermal etching occurs during the temperature rising process for single crystal growth, and as a result, stable {1-101}
Only facets are the growth nucleus.

【0023】なお、単結晶サファイア基板に代わって、
他の単結晶基板、例えばSiC,Si,GaN等の基板
を用いることもできる。また、膜成長にMOCVD法を
用いたが、分子線エピタキシー(MBE)法を用いても
同様の結果が得られる。
Instead of the single crystal sapphire substrate,
Other single crystal substrates, such as SiC, Si, and GaN substrates, can also be used. Further, although the MOCVD method is used for the film growth, the same result can be obtained by using the molecular beam epitaxy (MBE) method.

【0024】[実施の形態2]図2は、この発明の実施
の形態2に係る窒化物半導体装置の断面図である。この
実施の形態では、基板として、非晶質の石英ガラス基板
20を用いている。この基板20上に、アモルファスま
たは多結晶のMgがドープされた第1のGaN層バッフ
ァ層21(膜厚0.04μm)が形成され、更にこの上
にMgがドープされた単結晶の第2のGaNバッファ層
22(膜厚1μm)が形成されている。GaNバッファ
層22の上には、疑似的能動層として、アンドープGa
N層23(膜厚1μm)が形成されている。
[Second Embodiment] FIG. 2 is a sectional view of a nitride semiconductor device according to a second embodiment of the present invention. In this embodiment, an amorphous quartz glass substrate 20 is used as the substrate. An amorphous or polycrystalline Mg-doped first GaN layer buffer layer 21 (film thickness 0.04 μm) is formed on the substrate 20, and further Mg-doped single crystal second layer is formed thereon. A GaN buffer layer 22 (film thickness 1 μm) is formed. An undoped Ga layer is formed on the GaN buffer layer 22 as a pseudo active layer.
An N layer 23 (film thickness 1 μm) is formed.

【0025】この実施の形態において、第1のMgドー
プGaN層バッファ層21は、プラズマCVD法または
スパッタ法で形成する。これにより、MgドープGaN
層21は、アモルファス状態で堆積されるが、Mg添加
の効果によって単結晶成長のための昇温過程で熱エッチ
ングが起こり{1−101}ファセットが出現した成長
核の密集層となる。
In this embodiment, the first Mg-doped GaN layer buffer layer 21 is formed by the plasma CVD method or the sputtering method. Thereby, Mg-doped GaN
The layer 21 is deposited in an amorphous state, but due to the effect of the addition of Mg, thermal etching occurs during the temperature rising process for single crystal growth and becomes a dense layer of growth nuclei in which {1-101} facets appear.

【0026】この後、実施の形態1と同様にして、Mg
がドープされた単結晶の第2のGaN層バッファ層22
を成長させ、更に擬似的能動層として、アンドープGa
N層23を成長させる。アンドープGaN層23は先の
実施の形態1に比べると転位密度が1桁程度多くなった
が、平坦な結晶膜が得られており、発光素子を形成する
ためには十分であった。
After that, Mg is formed in the same manner as in the first embodiment.
-Doped second single crystal GaN layer buffer layer 22
And further grow undoped Ga as a pseudo active layer.
The N layer 23 is grown. The undoped GaN layer 23 had a dislocation density higher than that of the first embodiment by about one digit, but a flat crystal film was obtained, which was sufficient for forming a light emitting device.

【0027】[実施の形態3]図3は、実施の形態3に
よる窒化物半導体装置の断面図である。これは、図2の
実施の形態2を基本として、第1のGaNバッファ層2
1を形成後、第1のGaNバッファ層21上に、SiO
2マスク24を形成している点が異なる。それ以外は、
実施の形態2と同じである。
[Third Embodiment] FIG. 3 is a sectional view of a nitride semiconductor device according to a third embodiment. This is based on the second embodiment of FIG. 2 and is based on the first GaN buffer layer 2
1 is formed on the first GaN buffer layer 21, SiO 2 is formed.
2 The difference is that the mask 24 is formed. Other than that,
This is the same as the second embodiment.

【0028】マスク24は、微細なストライプ状窓、ま
たは点状窓が形成されるように、パターニングする。こ
れにより、マスク24の窓に露出したGaNバッファ層
21は、次の結晶成長のための昇温過程で、{1−10
1}ファセットが出現した成長核が形成される。これに
よって、先の実施の形態2と同様に、第2のGaNバッ
ファ層22は1μm程度の薄いものでも、転位密度の小
さい平坦な単結晶層となる。アンドープGaN層23の
転位は、マスク24で覆われていない領域に集中した状
態で形成されるが、平坦性に優れた結晶膜となった。
The mask 24 is patterned so that fine stripe-shaped windows or dot-shaped windows are formed. As a result, the GaN buffer layer 21 exposed in the window of the mask 24 may have a thickness of {1-10 in the temperature rising process for the next crystal growth.
1} Growth nuclei in which facets appear are formed. As a result, similarly to the second embodiment, the second GaN buffer layer 22 becomes a flat single crystal layer having a small dislocation density even if it is as thin as about 1 μm. Dislocations in the undoped GaN layer 23 are formed in a state of being concentrated in a region not covered with the mask 24, but the crystal film has excellent flatness.

【0029】[実施の形態4]図4は、この発明を具体
的に半導体レーザに適用した実施の形態である。ここで
は、実施の形態1の工程に従って、サファイア基板11
に第1及び第2のMgドープのGaNバッファ層11及
び12が形成されている。単結晶GaNバッファ層12
上に、n型GaNコンタクト層(5×1018/cm3
Siドープ、2μm)、n型Al0.14Ga0.86Nクラッ
ド層(5×1018/cm3のSiドープ、1.4μm)
44、n型GaN光導波層(5×1018/cm3のSi
ドープ、0.1μm)45a、InGaN多重量子井戸
層(3nm,3層のIn0.11Ga 0.89N井戸層と、6n
mのIn0.02Ga0.98N障壁層)46、p型GaN光導
波層(2×1017/cm3のMgドープ、0.1μm)
45a、p型Al0.14Ga0 .86N/GaNクラッド層
(2×1017/cm3のMgドープ、0.7μm)47
及びp型GaNコンタクト層(2×1018/cm3のM
gドープ、0.1μm)48が順次成長形成されて、S
CH−MQW(Separate Confinement Heterostructure
-Multi Quantum Well)活性領域が構成されている。
[Embodiment 4] FIG. 4 illustrates the present invention.
This is an embodiment applied to a semiconductor laser. here
Is the sapphire substrate 11 according to the process of the first embodiment.
And the first and second Mg-doped GaN buffer layers 11 and
And 12 are formed. Single crystal GaN buffer layer 12
An n-type GaN contact layer (5 × 1018/ Cm3of
Si-doped, 2 μm), n-type Al0.14Ga0.86N crack
Layer (5 × 1018/ Cm3Si doped, 1.4 μm)
44, n-type GaN optical waveguide layer (5 × 1018/ Cm3Si
Doped, 0.1 μm) 45a, InGaN multiple quantum well
Layers (3 nm, 3 layers of In0.11Ga 0.89N well layer, 6n
In of m0.02Ga0.98N barrier layer) 46, p-type GaN optical
Wave layer (2 x 1017/ Cm3Mg-doped, 0.1 μm)
45a, p-type Al0.14Ga0 .86N / GaN clad layer
(2 x 1017/ Cm3Mg-doped, 0.7 μm) 47
And p-type GaN contact layer (2 × 1018/ Cm3M
g-doped, 0.1 μm) 48 is sequentially grown to form S
CH-MQW (Separate Confinement Heterostructure)
-Multi Quantum Well) Active area is configured.

【0030】SCH−MQW活性領域は、幅0.2μm
程度のリッジ導波構造にパターニングされる。素子表面
及び側面は、SiO2膜51で覆われる。p型コンタク
ト層48には、Pt/Ti/Pt/Auからなるp側電
極49が形成され、n型コンタクト層43には、Ti/
Pt/Auからなるn側電極50が形成される。図では
示されていないが、レーザ出射端面には、ZrO2(4
分の1波長厚)/SiO2(4分の1波長厚)を多層に
積層した反射膜がコーティングされる。
The SCH-MQW active region has a width of 0.2 μm.
Patterned to a degree of ridge waveguide structure. The element surface and side surfaces are covered with the SiO 2 film 51. A p-side electrode 49 made of Pt / Ti / Pt / Au is formed on the p-type contact layer 48, and Ti /
An n-side electrode 50 made of Pt / Au is formed. Although not shown in the figure, ZrO 2 (4
A reflection film is formed by laminating multiple layers of (1/4 wavelength thickness) / SiO 2 (1/4 wavelength thickness).

【0031】この実施の形態による半導体レーザは、し
きい値電流10mA、動作電圧4.4Vで室温連続発振
し、100℃まで連続発振することが確認された。ま
た、50℃、30mWの条件で、8000時間の動作が
確認された。この実施の形態による半導体レーザは、バ
ッファ層を薄くできたことで総膜厚が薄くなり、素子に
加わる熱応力が低減できている。この応力低減は、チッ
プ化歩留まりの向上にもつながっている。また、転移密
度の低減により、高い信頼性が確認された。
It has been confirmed that the semiconductor laser according to this embodiment continuously oscillates at room temperature at a threshold current of 10 mA and an operating voltage of 4.4 V, and continuously up to 100 ° C. Further, it was confirmed that the operation was performed for 8,000 hours under the conditions of 50 ° C. and 30 mW. In the semiconductor laser according to this embodiment, since the buffer layer can be made thin, the total film thickness becomes thin, and the thermal stress applied to the element can be reduced. This reduction in stress also leads to an improvement in chip yield. Moreover, high reliability was confirmed by the reduction of the transition density.

【0032】以上の各実施の形態において、第1及び第
2のバッファ層として、GaN層を用いたが、より一般
的に、第1及び第2のバッファ層として、InxAly
1- x-yN(0≦x≦1,0≦y≦1,x+y≦1)な
る窒化物半導体を用いることができる。即ち、Mgを多
量に添加することで{1−101}のファセットからな
る六角錐台形晶がバッファとして形成される材料系であ
れば良い。
[0032] In the above respective embodiments, as the first and second buffer layer, GaN is used layer, more generally, as the first and second buffer layer, an In x Al y G
It is possible to use a nitride semiconductor a 1- xy N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, x + y ≦ 1). That is, any material system may be used as long as a hexagonal pyramid trapezoidal crystal composed of {1-101} facets is formed as a buffer by adding a large amount of Mg.

【0033】[0033]

【発明の効果】以上述べたようにこの発明によれば、窒
化物半導体を用いた半導体装置のバッファ層を、薄く且
つ転位密度の小さい状態に形成することができる。
As described above, according to the present invention, the buffer layer of a semiconductor device using a nitride semiconductor can be formed in a thin state with a low dislocation density.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明の実施の形態による半導体装置の構造
を示す図である。
FIG. 1 is a diagram showing a structure of a semiconductor device according to an embodiment of the present invention.

【図2】他の実施の形態による半導体装置の構造を示す
図である。
FIG. 2 is a diagram showing a structure of a semiconductor device according to another embodiment.

【図3】他の実施の形態による半導体装置の構造を示す
図である。
FIG. 3 is a diagram showing a structure of a semiconductor device according to another embodiment.

【図4】他の実施の形態による半導体装置の構造を示す
図である。
FIG. 4 is a diagram showing a structure of a semiconductor device according to another embodiment.

【符号の説明】[Explanation of symbols]

10…単結晶サファイア基板、11…第1のGaNバッ
ファ層、12…第2のGaNバッファ層、13…アンド
ープGaN層、20…石英ガラス基板、21…第1のG
aNバッファ層、22…第2のGaNバッファ層、23
…アンドープGaNバッファ層、24…SiO2マス
ク、43…n型GaNコンタクト層、44…n型AlG
aNクラッド層、45a,45b…InGaN光導波
層、46…InGaN多重量子井戸層、47…p型Al
GaNクラッド層、48…p型GaNコンタクト層、4
9…p側電極、50…n側電極、51…SiO2膜。
10 ... Single crystal sapphire substrate, 11 ... 1st GaN buffer layer, 12 ... 2nd GaN buffer layer, 13 ... Undoped GaN layer, 20 ... Quartz glass substrate, 21 ... 1st G
aN buffer layer, 22 ... Second GaN buffer layer, 23
... undoped GaN buffer layer, 24 ... SiO 2 mask, 43 ... n-type GaN contact layer, 44 ... n-type AlG
aN clad layer, 45a, 45b ... InGaN optical waveguide layer, 46 ... InGaN multiple quantum well layer, 47 ... P-type Al
GaN clad layer, 48 ... P-type GaN contact layer, 4
9 ... p-side electrode, 50 ... n-side electrode, 51 ... SiO 2 film.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 原田 佳幸 神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝研究開発センター内 Fターム(参考) 5F041 CA40 CA65 5F073 AA13 AA45 AA74 CA07 CB07 CB22    ─────────────────────────────────────────────────── ─── Continued front page    (72) Inventor Yoshiyuki Harada             1st Komukai Toshiba-cho, Sachi-ku, Kawasaki-shi, Kanagawa             Inside the Toshiba Research and Development Center F-term (reference) 5F041 CA40 CA65                 5F073 AA13 AA45 AA74 CA07 CB07                       CB22

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 基板と、 この基板上に形成された、Mgが添加された多結晶また
はアモルファス状態の窒素を含むIII−V族化合物半導
体からなる第1のバッファ層と、 この第1のバッファ層上に形成された、Mgが添加され
た単結晶の窒素を含むIII−V族化合物半導体からなる
第2のバッファ層と、 この第2のバッファ層上に形成された能動層と、を有す
ることを特徴とする半導体装置。
1. A substrate, a first buffer layer formed on the substrate and made of a III-V group compound semiconductor containing Mg-doped polycrystalline or amorphous nitrogen, and the first buffer layer. A second buffer layer formed of a III-V group compound semiconductor containing single crystal nitrogen to which Mg is added, and an active layer formed on the second buffer layer. A semiconductor device characterized by the above.
【請求項2】 前記第1のバッファ層は、水素を含んで
形成された六角錐台形晶の成長核の密集層であることを
特徴とする請求項1記載の半導体装置。
2. The semiconductor device according to claim 1, wherein the first buffer layer is a dense layer of hexagonal pyramidal trapezoidal growth nuclei formed containing hydrogen.
【請求項3】 前記第1のバッファ層は、六角錐台形晶
の成長核が104〜108/cm2の面密度で配置された
層であることを特徴とする請求項2記載の半導体装置。
3. The semiconductor according to claim 2, wherein the first buffer layer is a layer in which growth nuclei of hexagonal pyramidal crystals are arranged at an areal density of 10 4 to 10 8 / cm 2. apparatus.
【請求項4】 前記第1及び第2のバッファ層のMg濃
度は、1018/cm 3以上であることを特徴とする請求
項1乃至3のいずれかに記載の半導体装置。
4. The Mg concentration of the first and second buffer layers
10 degrees18/ Cm 3Claims characterized by the above
Item 4. The semiconductor device according to any one of Items 1 to 3.
【請求項5】 基板上に、Mgが添加された多結晶また
はアモルファス状態の窒素を含むIII−V族化合物半導
体からなる第1のバッファ層を形成する工程と、 前記第1のバッファ層上に、有機金属気相成長法または
分子線エピタキシー法により、Mgが添加された単結晶
の窒素を含むIII−V族化合物半導体からなる第2のバ
ッファ層を形成する工程と、 前記第2のバッファ層上に能動層を形成する工程と、を
有することを特徴とする半導体装置の製造方法。
5. A step of forming a first buffer layer made of a III-V compound semiconductor containing nitrogen in a polycrystalline or amorphous state, to which Mg is added, on the substrate, and on the first buffer layer. Forming a second buffer layer composed of a Mg-added single crystal nitrogen-containing III-V group compound semiconductor by metalorganic vapor phase epitaxy or molecular beam epitaxy, and the second buffer layer And a step of forming an active layer thereon, the method of manufacturing a semiconductor device.
【請求項6】 前記第1のバッファ層は、水素を含んだ
六角錐台形晶の成長核の密集層として形成することを特
徴とする請求項5記載の半導体装置の製造方法。
6. The method for manufacturing a semiconductor device according to claim 5, wherein the first buffer layer is formed as a dense layer of hexagonal pyramid trapezoidal crystal growth nuclei containing hydrogen.
【請求項7】 前記第1のバッファ層は、六角錐台形晶
の成長核が104〜108/cm2の面密度で密集した層
として形成することを特徴とする請求項6記載の半導体
装置の製造方法。
7. The semiconductor according to claim 6, wherein the first buffer layer is formed as a layer in which hexagonal pyramidal trapezoidal crystal growth nuclei are densely packed at an areal density of 10 4 to 10 8 / cm 2. Device manufacturing method.
【請求項8】 前記第1及び第2のバッファ層は、10
18/cm3以上のMg濃度を持つように形成することを
特徴とする請求項5乃至7のいずれかに記載の半導体装
置の製造方法。
8. The first and second buffer layers are 10
8. The method of manufacturing a semiconductor device according to claim 5, wherein the Mg concentration is 18 / cm 3 or more.
JP2001293303A 2001-09-26 2001-09-26 Semiconductor device and manufacturing method therefor Pending JP2003101157A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001293303A JP2003101157A (en) 2001-09-26 2001-09-26 Semiconductor device and manufacturing method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001293303A JP2003101157A (en) 2001-09-26 2001-09-26 Semiconductor device and manufacturing method therefor

Publications (1)

Publication Number Publication Date
JP2003101157A true JP2003101157A (en) 2003-04-04

Family

ID=19115129

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001293303A Pending JP2003101157A (en) 2001-09-26 2001-09-26 Semiconductor device and manufacturing method therefor

Country Status (1)

Country Link
JP (1) JP2003101157A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008545261A (en) * 2005-07-01 2008-12-11 オプトガン オイ Semiconductor structure and method for manufacturing a semiconductor structure
JP2009519198A (en) * 2005-12-15 2009-05-14 リュミログ Process for growth of low dislocation density GaN
WO2011027896A1 (en) * 2009-09-07 2011-03-10 パナソニック電工株式会社 Nitride semiconductor multilayer structure, method for producing same, and nitride semiconductor light-emitting element
KR101137513B1 (en) * 2010-10-07 2012-04-20 한국광기술원 Nitride semiconductor light emitting device and method for manufacturing thereof
WO2014141601A1 (en) * 2013-03-14 2014-09-18 キヤノンアネルバ株式会社 Film formation method, method for manufacturing semiconductor light-emitting element, semiconductor light-emitting element, and lighting apparatus
CN104538520A (en) * 2014-12-29 2015-04-22 杭州士兰微电子股份有限公司 Led substrate structure and manufacturing method thereof
JP2016163003A (en) * 2015-03-05 2016-09-05 住友電気工業株式会社 Semiconductor laminate and semiconductor device

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008545261A (en) * 2005-07-01 2008-12-11 オプトガン オイ Semiconductor structure and method for manufacturing a semiconductor structure
JP2016041654A (en) * 2005-12-15 2016-03-31 サン−ゴバン クリストー エ デテクトゥール PROCESS FOR THE GROWTH OF LOW TRANSITION DENSITY GaN
JP2009519198A (en) * 2005-12-15 2009-05-14 リュミログ Process for growth of low dislocation density GaN
JP2013241331A (en) * 2005-12-15 2013-12-05 Saint-Gobain Cristaux & Detecteurs PROCESS FOR GROWTH OF LOW DISLOCATION DENSITY GaN
KR101417731B1 (en) * 2005-12-15 2014-07-09 쌩-고벵 크리스톡스 에 드테끄퇴르 Process for growth of low dislocation density gan
WO2011027896A1 (en) * 2009-09-07 2011-03-10 パナソニック電工株式会社 Nitride semiconductor multilayer structure, method for producing same, and nitride semiconductor light-emitting element
KR101137513B1 (en) * 2010-10-07 2012-04-20 한국광기술원 Nitride semiconductor light emitting device and method for manufacturing thereof
CN105190842A (en) * 2013-03-14 2015-12-23 佳能安内华股份有限公司 Film formation method, method for manufacturing semiconductor light-emitting element, semiconductor light-emitting element, and lighting apparatus
WO2014141601A1 (en) * 2013-03-14 2014-09-18 キヤノンアネルバ株式会社 Film formation method, method for manufacturing semiconductor light-emitting element, semiconductor light-emitting element, and lighting apparatus
JP6063035B2 (en) * 2013-03-14 2017-01-18 キヤノンアネルバ株式会社 Film forming method, semiconductor light emitting device manufacturing method, semiconductor light emitting device, and lighting device
US10224463B2 (en) 2013-03-14 2019-03-05 Canon Anelva Corporation Film forming method, method of manufacturing semiconductor light-emitting device, semiconductor light-emitting device, and illuminating device
CN104538520A (en) * 2014-12-29 2015-04-22 杭州士兰微电子股份有限公司 Led substrate structure and manufacturing method thereof
CN104538520B (en) * 2014-12-29 2017-05-24 杭州士兰微电子股份有限公司 Led substrate structure and manufacturing method thereof
JP2016163003A (en) * 2015-03-05 2016-09-05 住友電気工業株式会社 Semiconductor laminate and semiconductor device

Similar Documents

Publication Publication Date Title
JP3036495B2 (en) Method for manufacturing gallium nitride-based compound semiconductor
JP3819730B2 (en) Nitride-based semiconductor device and method for forming nitride semiconductor
US7176497B2 (en) Group III nitride compound semiconductor
JP3620269B2 (en) GaN-based semiconductor device manufacturing method
JP4055304B2 (en) Method for producing gallium nitride compound semiconductor
JPWO2003025263A1 (en) Nitride semiconductor substrate, method of manufacturing the same, and semiconductor optical device using the same
JP4644942B2 (en) Crystal film, crystal substrate, and method of manufacturing semiconductor device
KR20000035610A (en) Semiconductor thin film, semiconductor element and semiconductor device, and fabrication methods thereof
JP2001267242A (en) Group iii nitride-based compound semiconductor and method of manufacturing the same
JPH11251253A (en) Nitride semiconductor substrate and manufacture thereof
US20020048302A1 (en) Gallium nitride semiconductor laser and a manufacturing process thereof
JPH11135832A (en) Gallium nitride group compound semiconductor and manufacture therefor
JP4734786B2 (en) Gallium nitride compound semiconductor substrate and manufacturing method thereof
JP2000223417A (en) Growing method of semiconductor, manufacture of semiconductor substrate, and manufacture of semiconductor device
JP3613197B2 (en) Nitride semiconductor substrate growth method
JP2002145700A (en) Sapphire substrate, semiconductor device, electronic part and crystal growing method
JP2002280314A (en) Manufacturing method of iii nitride compound semiconductor group, and the iii nitride compound semiconductor element based thereon
JPH10341060A (en) Crystal growth method of nitride compound semiconductor and gallium nitride light-emitting diode
JP2003101157A (en) Semiconductor device and manufacturing method therefor
JP2003124576A (en) Nitride semiconductor substrate and its growing method
JP3680751B2 (en) Group III nitride compound semiconductor manufacturing method and group III nitride compound semiconductor device
JP4211358B2 (en) Nitride semiconductor, nitride semiconductor device and manufacturing method thereof
JP4631214B2 (en) Manufacturing method of nitride semiconductor film
JP4055303B2 (en) Gallium nitride compound semiconductor and semiconductor device
JP3528814B2 (en) Method for manufacturing single substrate made of nitride semiconductor