JP2008177586A - ＧａＮ系半導体およびその製造方法 - Google Patents

ＧａＮ系半導体およびその製造方法 Download PDF

Info

Publication number
JP2008177586A
JP2008177586A JP2008023418A JP2008023418A JP2008177586A JP 2008177586 A JP2008177586 A JP 2008177586A JP 2008023418 A JP2008023418 A JP 2008023418A JP 2008023418 A JP2008023418 A JP 2008023418A JP 2008177586 A JP2008177586 A JP 2008177586A
Authority
JP
Japan
Prior art keywords
gan
growth
substrate
based semiconductor
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008023418A
Other languages
English (en)
Other versions
JP2008177586A5 (ja
JP4743214B2 (ja
Inventor
Haruo Sunakawa
晴夫 砂川
Akira Usui
彰 碓井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2008023418A priority Critical patent/JP4743214B2/ja
Publication of JP2008177586A publication Critical patent/JP2008177586A/ja
Publication of JP2008177586A5 publication Critical patent/JP2008177586A5/ja
Application granted granted Critical
Publication of JP4743214B2 publication Critical patent/JP4743214B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10T117/10—Apparatus

Abstract

【課題】 エピタキシャル成長により結晶欠陥の少ない低転位領域を有するＧａＮ系半導体を提供する。
【解決手段】 ＧａＮ系半導体のファセット構造を形成しながら成長させて隣接するファセット構造を合体させる。ファセット構造が成長するにしたがい下地からの転位が曲がり低転位領域が形成される。更にファセット構造を成長させて隣接するファセット構造を合体させることでファセット面とファセット面とが重なる領域に曲がった転位を集める。
【選択図】 図１

Description

本発明は、半導体結晶のエピタキシャル成長方法に関し、格子定数や、熱膨張係数の異
なる基板上にＩＩＩ−Ｖ族化合物半導体結晶膜をエピタキシャル成長させる方法及びこの
成長方法これによって得られるＩＩＩ−Ｖ族化合物半導体膜に関する。特に結晶欠陥の少
ない半導体膜の形成が困難なＧａＮ系半導体のエピタキシャル成長方法の適用に有効であ
る。
さらにＧａＮ系半導体素子及びその製造方法に関し、結晶欠陥の少ないＧａＮ半導体膜
上に形成されたＧａＮ系半導体素子及びその製造方法に関する。
ＩＩＩ−Ｖ族化合物半導体で、例えば窒化ガリウム（ＧａＮ）は、禁制帯幅が３．４ｅ
Ｖと大きく、かつ直接遷移型であることから青色発光素子材料として注目されている。
この材料を用いた発光デバイスを作製するための基板材料としては、成長させるエピタ
キシャル層と同じ物質のバルク結晶を用いることが望ましい。しかしながら、ＧａＮのよ
うな結晶では、窒素の解離圧が高いことによりバルク結晶の作製が非常に困難であった。
したがってバルク結晶の作製が非常に困難な材料を用いてデバイスを作製する場合は、例
えばサファイア（Ａｌ2Ｏ3）基板などのような格子定数、熱膨張係数などの物理的性質や
、化学的性質も全く異なる基板が用いられてきた。
このようなヘテロ基板上にエピタキシャル成長を行うと、基板や、エピタキシャル層に
歪みや、欠陥が発生し、特に厚い膜を成長した場合には、クラックが発生することが非特
許文献１に報告されている。このような場合には、デバイスとしての性能が極端に悪くな
るばかりではなく、成長層が粉々に破壊されるという結果をしばしば招いた。
また格子不整合系のエピタキシャル成長において、転位密度が少ない高品質のエピタキ
シャル成長層を得るために、最初の結晶成長で１μｍのＳｉＯ2膜でストライプを形成し
たサファイア基板上にＧａＮ膜の選択成長を行い、格子欠陥や転位を特定の領域に集中さ
せることが特許文献１号公報に記載されている。しかし特許文献１の例ではＳｉＯ2膜部
分で成長が起こらないために全面に平坦な成長層を得ることができず、素子形成箇所に制
約が生じていた。
特開平８−６４７９１号公報 「ジャパニーズジャーナル オブ アプライド フィジックス第３２巻（１９９３）第１５２８−１５３３頁」（Jpn.J. Appl.Phys.Vol 32(1993) pp.1528-1533）
本発明の目的は、格子定数や熱膨張係数が異なるヘテロ基板を用いてエピタキシャル成
長を行っても、基板やエピタキシャル成長層への歪みや欠陥の発生が少なく、また厚い膜
を成長してもクラックが入りにくいエピタキシャル成長層を得るための成長方法を提供す
ることにある。
さらに本発明の他の目的は、上記エピタキシャル成長をＧａＮ系半導体の成長に利用し
結晶欠陥の少ないＧａＮ系半導体膜を提供することにある。
また本発明の他の目的は、上記エピタキシャル成長により形成されたＧａＮ系半導体膜
上にＧａＮ系半導体素子構造（例えばＧａＮ系半導体発光素子構造）を作製することによ
り、優れた素子特性の得られるＧａＮ系半導体素子（例えばＧａＮ系半導体発光素子）を
提供することにある。
本発明の半導体素子の成長方法は、基板表面に複数の成長領域を形成する工程と、少な
くとも格子定数及び熱膨張係数のいずれか一方が前記基板と異なるGaN系半導体により前
記成長領域にファセット構造を形成する工程と、前記ファセット構造における転位を曲げ
るとともに、前記成長領域に隣接する複数のファセット構造を合体させる工程と、を有す
ることを特徴とする。
本発明の半導体素子の成長方法は、GaN系半導体表面に複数の成長領域を形成する工程
と、GaN系半導体により前記成長領域にファセット構造を形成する工程と、前記ファセッ
ト構造における転位を曲げるとともに、前記成長領域に隣接する複数のファセット構造を
合体させる工程と、を有することを特徴とする。
本発明の半導体素子は、基板と、前記基板の表面に成長領域を形成するマスク材料と、
前記マスク材料を覆うGaN系半導体と、を有し、前記基板は、少なくとも格子定数及び熱
膨張係数のいずれか一方が前記GaN系半導体と異なり、前記GaN系半導体の転位は曲がって
いることを特徴とする。
本発明の半導体素子は、GaN系半導体表面と、前記GaN系半導体表面に成長領域を形成す
るマスク材料と、前記マスク材料を覆うGaN系半導体と、を有し、前記GaN系半導体の転位
は曲がっていることを特徴とする。
本発明の半導体素子は、基板と、前記基板の表面に形成された複数の成長領域と、前記
複数の成長領域に跨って前記基板を覆うGaN系半導体と、を有し前記基板の格子定数や熱
膨張係数は前記GaN系半導体と異なり、前記GaN系半導体の転位は曲がっていることを特徴
とする。
本発明の半導体素子は、GaN系半導体表面と、前記GaN系半導体表面に形成された複数の
成長領域と、前記複数の成長領域に跨って前記GaN系半導体表面を覆うGaN系半導体と、を
有し前記GaN系半導体の転位は曲がっていることを特徴とする。
本発明によるＧａＮ系半導体の成長方法は、初期成長段階で、マスクにより基板上の成長
領域を制限し、ファセット成長を促すことで、成長するＧａＮ系半導体層と基板結晶の熱
膨張係数差、および格子定数差によって生じるクラックを抑え、欠陥の導入を抑制して、
高品質のＧａＮ系半導体を形成することができる。
従って、本発明による結晶を用いれば、この上に高品質の半導体素子、例えばレーザ構
造や、トランジスタ構造を作製することができ、その特性が飛躍的に向上することが期待
される。
本発明の実施の形態について、図面を用いて以下に説明する。
（第１の実施の形態）本発明の第１の実施の形態について、ＩＩＩ−Ｖ族化合物半導体
のエピタキシャル成長を例に図１を参照して説明する。
初めに、基板材料とは性質を異にし、その次の工程で成長する材料と同じか、あるいは
その材料と格子定数や熱膨張係数の似た性質を有するＩＩＩ−Ｖ族化合物半導体１２を基
板上に成長し、その表面上にフォトリソグラフィー法とウエットエッチング法を用いて基
板上の成長領域を制限するマスク１４を形成する。マスクの形状はストライプとし、この
ときマスク１４の厚さは１０ｎｍから２μｍ程度であり、成長領域１３およびマスク１４
のストライプ幅は、通常０．１μｍから１０μｍ程度とした（図１（ａ））。
次に、成長領域に対しＩＩＩ−Ｖ族化合物半導体膜のエピタキシャル成長を行う。マス
ク１４の付いた基板をエピタキシャル装置の反応管に挿入して、水素ガス、窒素ガス、ま
たは、水素と窒素の混合ガスとＶ族原料ガスを供給しながら基板１１を所定の成長温度ま
で昇温する。温度が安定してからＩＩＩ族原料を供給して、成長領域１３にＩＩＩ−Ｖ族
化合物半導体１５を成長する。結晶成長方法は、好ましくはＩＩＩ族原料に塩化物を用い
る塩化物輸送法による気相成長（ＶＰＥ：Vapor Phase Epitaxy）で行うが、ＩＩＩ族
原料に有機金属を用いる有機金属化合物気相成長（ＭＯＣＶＤ：Metal Organic Vapor
Phase Epitaxy）を用いてもよい。
ＩＩＩ−Ｖ族化合物半導体１５は、初期段階ではマスク１４上に成長せず、成長領域１
３のみで結晶成長が起こり、成長領域上のＩＩＩ−Ｖ族化合物半導体１５にはファセット
構造が形成される。このときのＩＩＩ−Ｖ族化合物半導体１５の成長条件はファセット構
造が形成されるよう６５０℃から１１００℃の成長温度、ＩＩＩ族原料の供給量に対し等
倍から２０００００倍を供給するＶ族原料の供給量の範囲で行う。（図１（ｂ））。
さらにエピタキシャル成長を続けると、ＩＩＩ−Ｖ族化合物半導体１５はファセット構
造の面に対して垂直な方向に成長が進むため、成長領域だけでなくマスク１４を覆うよう
になる。そして隣接する成長領域のＩＩＩ−Ｖ族化合物半導体１５のファセット構造と接
触する（図１（ｃ））。
さらにエピタキシャル成長を続けると、ファセット構造が埋め込まれ（図１（ｄ））、
最終的には、平坦な表面を有するＩＩＩ−Ｖ族化合物半導体膜１５を得ることができる（
図１（ｅ））。
通常、基板上に格子定数や熱膨張率の異なるＩＩＩ−Ｖ族化合物半導体の結晶成長を行
うと、基板との界面で発生した結晶欠陥にともなう転位は、界面と垂直方向に伸びるため
に、たとえエピタキシャル膜を厚くしても、転位の低減は見られない。
本実施の形態による方法では、選択成長により成長領域にファセット構造を形成してい
る。このファセットは成長速度が他の面より遅いために現れる。ファセットの出現により
転位がファセットに向かって進み、基板と垂直に伸びていた転位が垂直な方向へ伸びるこ
とができなくなる。結晶欠陥はファセットの成長とともに横方向に曲げられ、エピタキシ
ャル膜の膜厚増加に伴い、成長領域では結晶欠陥が減少していき、結晶の端に出てしまう
か、閉ループを形成することがわかった。これにより、エピタキシャル膜内の欠陥の低減
が計られる。このようにファセット構造を形成して成長することで、結晶欠陥を大幅に減
らせる。
特にＩＩＩ族原料に塩化物を用いる塩化物輸送法による気相成長では、ＩＩＩ−Ｖ族化
合物半導体１５の成長が速いため、ファセット構造のうち基板面と同じ面が消えるのがは
やい。したがって基板と垂直に伸びる転位は、はやくからファセット構造のうち基板面と
異なる面の方向に伸びることになりＩＩＩ−Ｖ族化合物半導体１５における垂直に伸びる
転位を大幅に減らすことができる。
なお、ＩＩＩ族原料に有機金属を用いる有機金属化合物気相成長は塩化物輸送法による
気相成長と比べて成長速度が遅くなるが、上述のようにのＩＩＩ−Ｖ族化合物半導体１５
のファセット構造のうち基板面と同じ面がはやく消えるようにすればよい。例えば成長領
域に対するマスクの面積を大きくすればマスク上からの成長種の供給量が増えるため成長
領域におけるＩＩＩ−Ｖ族化合物半導体１５の成長をはやめることができる。
（第２の実施の形態）本発明の第２の実施の形態について、ＩＩＩ−Ｖ族化合物半導体
のエピタキシャル成長を例に図５を参照して説明する。
図５（ａ）〜（ｂ）までは第１の実施の形態の図１（ａ）から（ｅ）と同様な工程で作
製しているため説明を省略する。第２の実施の形態では、ＩＩＩ−Ｖ族化合物半導体のエ
ピタキシャル成長を行い成長層を平坦化した後に、第２のマスクを設け（図５（ｃ））、
第１の実施の形態と同様にファセット構造を形成し、平坦化を行っている（図５（ｄ））
。
第２の実施の形態では、図１（ａ）から（ｅ）の作製工程を繰り返すことにより形成し
たＩＩＩ−Ｖ族化合物半導体膜の欠陥密度をさらに低減することができる。
第１の実施の形態あるいは第２の実施の形態は、基板と格子定数や熱膨張係数の異なる
材料を結晶成長する場合に有効であり、Ａｌ2Ｏ3，Ｓｉ，ＳｉＣ，ＭｇＡｌ2Ｏ4，ＬｉＧ
ａＯ2，ＺｎＯ等の基板への、ＧａＮ、ＧａＡｌＮ、ＩｎＧａＮ、ＩｎＮ等のＩＩＩ−Ｖ
族化合物半導体の成長に適用できる。
また図１あるいは図５では基板にその次の工程で成長する物質と同じ、あるいはその物
質と格子定数や熱膨張係数の似た性質を有するＩＩＩ−Ｖ族化合物半導体膜表面にマスク
を形成した例を示したが、基板１１表面に直接マスクを形成して図１（ｂ）〜（ｅ）ある
いは図５（ｂ）〜（ｄ）のプロセスを行っても同様な効果が得られる。
さらに本実施の形態ではマスク１４としてストライプ状のパターンを用いた成長領域に
ついて説明を行ったが、これに限られるものではなく、ファセット構造が現れるものであ
れば、成長領域の形状が矩形状、丸状、又は三角状となるマスクでもよい。
（第３の実施の形態）次に、本発明の第３の実施の形態について説明する。第３の実施
の形態は、第１の実施の形態あるいは第２の実施の形態で説明したＩＩＩ−Ｖ族化合物半
導体のエピタキシャル成長をＧａＮ系半導体の成長に利用しＧａＮ系半導体膜を形成する
ものである。
第３の実施の形態は、第１の実施の形態あるいは第２の実施の形態で説明したエピタキ
シャル成長をＧａＮ系半導体に利用したものであり、共通する箇所については説明を簡略
化する。
はじめに、ＧａＮ系半導体と熱膨張係数や格子定数の異なる基板材料上に、フォトリソ
グラフィー法とウエットエッチング法を用いて基板上の成長領域を制限するマスクを形成
する。
次に成長領域に対しＧａＮ系半導体のエピタキシャル成長を行う。成長領域に成長する
ＧａＮ系半導体の結晶成長方法は、ＩＩＩ族原料にガリウム（Ｇａ）と塩化水素（ＨＣｌ
）の反応生成物である塩化ガリウム（ＧａＣｌ）とＶ族原料にアンモニア（ＮＨ3）ガス
を用いる塩化物輸送法による気相成長（ＶＰＥ：VaporPhase Epitaxy ）であるハイド
ライドＶＰＥ法や、Ｇａ原料に有機金属を用いる有機金属化合物気相成長（ＭＯＣＶＤ：
Metal Organic Vapor Phase Epitaxy）を用いる。成長温度は６５０℃から１１００
℃で行い、Ｖ族原料の供給量はＩＩＩ族原料の供給量に対し等倍から２０００００倍を供
給すればよい。
ＧａＮ系半導体層のエピタキシャル成長は、第１の実施の形態と同様に、ＧａＮ系半導
体が初期段階ではマスク上に成長せず成長領域のみで結晶成長が起こり、成長領域上のＧ
ａＮ系半導体膜には基板の面方位とは異なる面方位のファセット構造が形成される。
エピタキシャル成長を続けると、ＧａＮ系半導体はファセット構造の面に対して垂直な
方向に成長が進むため、成長領域だけでなくマスクを覆うようになる。そして隣接する成
長領域のＧａＮ系半導体のファセット構造と接触する。さらにエピタキシャル成長を続け
ると、ＧａＮ系半導体によりファセット構造が埋め込まれ、最終的には、平坦な表面を有
するＧａＮ系半導体膜を得ることができる。
ＧａＮはバルク結晶の作製が困難なため、従来のＧａＮ系半導体の結晶成長では基板と
してサファイア基板、ＳｉＣ基板等を用いてきたが、これらの基板はＧａＮ系半導体とは
格子定数や熱膨張率が異なっている。このためＧａＮ系半導体のエピタキシャル成長を行
うと、基板との界面で発生した結晶欠陥にともなう転位が界面と垂直方向に伸び、たとえ
エピタキシャル膜を厚くしても転位の低減は見られなかった。
本実施の形態によるエピタキシャル成長方法では、ＧａＮ系半導体と熱膨張係数や格子
定数の異なる基板材料上のマスク材料により選択的に形成された成長領域に、基板面方位
とは異なる面方位のファセット構造を有するＧａＮ系半導体をエピタキシャル成長してい
る。このファセットは成長速度が他の面より遅いために現れ、ファセットの出現により、
基板とＧａＮ系半導体の界面付近から発生した転位がファセットに向かって進むようにな
り、基板と垂直に伸びていた転位が垂直な方向へ伸びることができなくなる。
したがってＧａＮ系半導体の結晶欠陥はファセットの成長とともに横方向に曲げられ、
ＧａＮ系半導体のエピタキシャル成長による膜厚の増加に伴い、成長領域では結晶欠陥が
減少していき、結晶の端に出てしまうか、閉ループを形成する。これにより、エピタキシ
ャル膜内の欠陥の低減が計られる。
このように基板上にマスクにより選択的に形成された成長領域にファセット構造を有す
るＧａＮ系半導体膜を成長することで、ＧａＮ系半導体膜の結晶欠陥を大幅に減らすこと
が可能となる。
さらに、第３の実施の形態で得られるＧａＮ系半導体膜は膜厚を所望の厚さに成長して
から基板（サファイア基板等）とマスクとＧａＮ系半導体の一部を除去することで、結晶
欠陥の少ないＧａＮ系半導体膜の基板として用いることができる。このようなＧａＮ系半
導体膜上にＧａＮ系半導体素子を作製することで、ＧａＮ系半導体素子の積層構造の結晶
性を改善することができる。
またＧａＮ系半導体素子がＧａＮ系半導体発光素子の場合は、サファイア基板等で問題
となっていたＧａＮ系半導体発光素子における基板裏面への電極形成が可能になる。
さらにＧａＮ系半導体発光素子がＧａＮ系半導体レーザの場合は、ＧａＮ系半導体とへ
き開面が異なるヘテロ基板上にレーザ構造を形成しても、へき開による共振器ミラーの作
製が可能になる。
なお、第３の実施の形態におけるＧａＮ系半導体膜の形成は説明上第１の実施の形態の
エピタキシャル成長を用いた記載としたが、第２の実施の形態でも適用可能である。
第３の実施の形態の説明では、ＧａＮ系半導体と格子定数や熱膨張係数の異なる基板表
面に直接マスクを形成する例を示したが、基板上にＧａＮ系半導体を成長した後に、該Ｇ
ａＮ系半導体表面にマスクを形成しても同様な効果が得られる。
さらに本実施の形態に用いるマスクとしては第１の実施の形態あるいは第２の実施の形
態と同様な材料、寸法、形状を適用することができる。また本実施の形態におけるＧａＮ
系半導体膜としてはＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ等があげられるがＧａＮが最も好ま
しい。
またＧａＮ系半導体素子としては、ＧａＮ系半導体レーザやＧａＮ系ＬＥＤ等のＧａＮ
系半導体発光素子の他にＦＥＴやＨＢＴなどのデバイスにも適用可能である。
（第４の実施の形態）本発明の第４の実施の形態について、図６を参照して説明する。
第４の実施の形態は、ＧａＮ系半導体と熱膨張係数や格子定数が異なる基板上に、第１
の実施の形態のエピタキシャル成長を利用してＧａＮ系半導体厚膜を成長し、さらにこの
ＧａＮ系半導体厚膜上にＧａＮ系半導体素子を作製するものである。
第４の実施の形態ではＧａＮ系半導体膜上のＧａＮ系半導体素子としてＧａＮ系半導体
発光素子を用いた場合について説明する。
はじめに、基板表面にマスクを形成し、フォトリソグラフィー法とウエットエッチング
でマスクと成長領域に分離する。基板には、ＧａＮ系半導体と熱膨張係数や格子定数の異
なる基板材料上にＧａＮ系半導体が形成された基板を用いる。
マスク及び成長領域の形状としては、第１の実施の形態の説明のように成長領域のＧａ
Ｎ系半導体にファセットが出現する形状とする。
次に成長領域に対しＧａＮ系半導体のエピタキシャル成長を行う。ＧａＮ系半導体の成
長法は、ＩＩＩ族原料にガリウム（Ｇａ）と塩化水素（ＨＣｌ）の反応生成物である塩化
ガリウム（ＧａＣｌ）とＶ族原料にアンモニア（ＮＨ3 ）ガスを用いるハイドライドＶＰ
Ｅ法が好ましいが、有機金属化学気相成長法（ＭＯＶＰＥ）を用いてもよい。
ＧａＮ系半導体のエピタキシャル成長は、第１の実施の形態と同様に、ＧａＮ系半導体
が初期段階ではマスク上に成長せず成長領域のみで結晶成長が起こり、成長領域上のＧａ
Ｎ系半導体には基板の面方位とは異なる面方位のファセット構造が形成される。
エピタキシャル成長を続けると、ＧａＮ系半導体はファセット構造の面に対して垂直な
方向に成長が進むため、成長領域だけでなくマスクを覆うようになる。そして隣接する成
長領域のＧａＮ系半導体膜のファセット構造と接触する。さらにエピタキシャル成長を続
けると、ＧａＮ系半導体によりファセット構造が埋め込まれ、最終的には、平坦な表面を
有するＧａＮ系半導体膜を得ることができる。
次にＧａＮ系半導体膜上にＧａＮ系半導体発光素子の素子構造を作製する。ＧａＮ系半
導体膜を形成した後、ＧａＮ系半導体膜が形成された基板をＭＯＣＶＤ装置にセットし、
所定の温度、ガス流量、Ｖ／ＩＩＩ比で、ｎ型ＧａＮ層、ｎ型ＡｌＧａＮクラット層、ｎ
型ＧａＮ光ガイド層、アンドープＩｎＧａＮ量子井戸層とアンドープＩｎＧａＮ障壁層か
らなる多重量子井戸構造活性層、ｐ型ＡｌＧａＮ層、ｐ型ＧａＮ光ガイド層、ｐ型ＡｌＧ
ａＮクラッド層、ｐ型ＧａＮコンタクト層を順次形成しレーザー構造を作製する。
次に、レーザー構造を形成した基板を研磨器にセットし、基板、ＳｉＯ2マスク、およ
びＧａＮ系半導体膜の一部を研磨してＧａＮ系半導体膜を露出させる。露出したＧａＮ系
半導体膜の面、すなわちＧａＮ系半導体発光素子裏面側にｎ型電極を形成し表面側にｐ型
電極を形成する。
第４の実施の形態により以下の効果が得られる。
第１の実施の形態のエピタキシャル成長で得られたＧａＮ系半導体膜上にＧａＮ系半導
体素子構造を成長することにより、従来のサファイア基板を用いた成長で問題となってい
たＧａＮ系半導体素子構造におけるエピタキシャル成長膜の結晶性が改善でき、ＧａＮ系
半導体素子特性を向上させることができる。
さらにＧａＮ系半導体素子がＧａＮ系半導体発光素子の場合においては、裏面に電極を
形成することができるため、従来のようにドライエッチング等複雑な作製工程で電極をＧ
ａＮ系半導体膜の表面に形成することなく素子を作製でき電極作製工程が簡略化できる。
またＧａＮ系半導体発光素子がＧａＮ系半導体レーザの場合は、結晶欠陥が少ないＧａ
Ｎ系半導体厚膜を形成した後に基板、マスクを除去することで、へき開によりＧａＮ系半
導体レーザ構造の共振器ミラー面を形成できる。このため従来のドライエッチング等によ
る複雑な工程で共振器ミラー面を形成したものに比べ大幅に簡略化でき歩留まりも大幅に
向上できる。
なお、第４の実施の形態は上記の説明に限定されるものではなく、必要に応じて他の構
成、成長法を採ることが可能である。
例えば、ＧａＮ系半導体膜のエピタキシャル成長は第１の実施の形態だけでなく、第２
の実施の形態の適用もできる。
さらにＧａＮ系半導体膜上にＧａＮ系半導体素子の積層構造を作製した後に基板、マス
クを除去したが、ＧａＮ系半導体膜形成後に基板、マスクとＧａＮ系半導体膜の一部を除
去した後にＧａＮ系半導体素子の積層構造を作製してもよい。
なお、ＧａＮ系半導体膜から基板、マスクを除去した例を説明したが、ＧａＮ系半導体
膜上に形成されたＧａＮ系半導体素子の結晶性の効果だけ得たいのであれば、基板、マス
クの除去を行わず、ＧａＮ系半導体素子表面側に電極を形成する構成としてもよい。
さらに本実施の形態に用いるマスクとしては第１の実施の形態あるいは第２の実施の形
態と同様な材料、寸法、形状を適用することができる。また本実施の形態におけるＧａＮ
系半導体膜としてはＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ等があげられるがＧａＮが最も好ま
しい。
またＧａＮ系半導体素子としては、ＧａＮ系半導体レーザやＧａＮ系ＬＥＤ等のＧａＮ
系半導体発光素子の他にＦＥＴやＨＢＴなどのデバイスにも適用可能である。
次に本発明の実施例について図面を参照して説明する。
（第１の実施例）本発明の実施例について、図１を参照して説明する。本実施例では、
基板として、（０００１）面サファイア（Ａｌ2Ｏ3）基板１１上に１μｍ程度の膜厚のＧ
ａＮ膜１２をあらかじめ形成した基板を用いた。このＧａＮ膜１２表面にＳｉＯ2膜を形
成し、フォトリソグラフィー法とウエットエッチングでマスク１４と成長領域１３に分離
した。成長領域１３およびマスク１４は、それぞれ５μｍおよび２μｍの幅のストライプ
状である。ストライプ方向は＜１１−２０＞方向とした（（図１（ａ））。
成長領域１３に成長するＧａＮ膜１５は、ＩＩＩ族原料にガリウム（Ｇａ）と塩化水素
（ＨＣｌ）の反応生成物である塩化ガリウム（ＧａＣｌ）とＶ族原料にアンモニア（ＮＨ
3 ）ガスを用いるハイドライドＶＰＥ法を用いた。基板１１をハイドライドの成長装置に
セットし、水素雰囲気で成長温度１０００℃に昇温する。成長温度が安定してから、ＨＣ
ｌ流量を２０ｃｃ／毎分で供給し、ＮＨ3流量１０００ｃｃ／毎分で５分程度供給するこ
とで、成長領域１３にＧａＮ膜１５の｛１−１０１｝面からなるファセット構造を成長さ
せた（図１（ｂ））。さらに、２０分間程度エピタキシャル成長を続け、マスク１４を覆
うまでファセット構造１６を発達させた（図１（ｃ））。
エピタキシャル成長を続けることによりファセット構造を埋め込み（図１（ｄ））、最
終的には、５時間の成長で２００μｍ程度の平坦な表面を有するＧａＮ膜を形成させた（
図１（ｅ））。ＧａＮ膜１５を形成後、アンモニアガスを供給しながら、常温まで冷却し
成長装置より取り出した。
第１の実施例では成長領域を制限する選択成長により、側壁が｛１−１０１｝面からな
るファセットを形成して結晶成長を行っている。このファセットは成長速度が他の面より
遅いために現れてくる。ファセットが現れる前は、基板と垂直に伸びていた転位が、ファ
セットの出現でこの方向へ伸びることができなくなる。
本発明により成長した結晶を詳細に調べると、ファセットの出現で、横方向に曲げられ
、エピタキシャル膜の膜厚増加に伴い、結晶の端に出ることがわかった。これにより、エ
ピタキシャル膜内の欠陥の低減が計られる。
第１の実施例によって形成されたＧａＮ膜１５には、サファイア基板１１と格子定数や
熱膨張係数が違うにもかかわらずクラックが入っていないことが確認された。しかも、厚
膜成長を行ったＧａＮ膜には、欠陥が非常に少なく、欠陥密度は１０6ｃｍ2程度であった
。
本実施例で成長したＧａＮ膜は欠陥が非常に少なく、この上にレーザ、ＦＥＴ、および
ＨＢＴなどの高品質なデバイス構造を成長することで、デバイス特性を向上させることが
可能となる。
さらにサファイア基板１１を研磨等によって除去することで、ＧａＮ膜１５を基板材料
として用いることもできる。
第１の実施例では、ＧａＮ膜のエピタキシャル成長にハイドライドＶＰＥ法を用いて形
成したが、有機金属化合物気相成長法（ＭＯＣＶＤ）を用いても同様な効果が得られる。
またＡｌ2Ｏ3基板１１を用いたが、Ｓｉ基板、ＺｎＯ基板、ＳｉＣ基板、ＬｉＧａＯ2基
板、ＭｇＡｌ2Ｏ4基板等を用いても同様な効果が得られる。さらにＡｌ2Ｏ3基板１１上に
ＧａＮ膜１２をあらかじめ形成したが、基板１１上に直接マスクを形成してもよい。
またマスク１４としてＳｉＯ2を用いたがこれに限られるものではなく、ＳｉＮx等の絶
縁体膜でもよい。この実施例ではマスク１４の幅を２μｍとしたが、マスクを埋め込むこ
とのできる幅であれば同様な効果が得られる。さらにストライプを＜１１−２０＞方向に
形成したが、ファセットが形成されれば、これと垂直の方向＜１−１００＞でもよく、こ
れらの方向から傾けた角度であっても結晶成長の条件により、成長領域にファセット構造
を形成することができる。なおファセット構造が形成される結晶成長の条件は材料によっ
てそれぞれ異なる。
またＧａＮのエピタキシャル成長について述べたが、ＩｎＧａＮ膜、ＡｌＧａＮ膜、Ｉ
ｎＮ膜をエピタキシャル成長しても同様な効果が得られる。さらに成長するＩＩＩ−Ｖ族
化合物に不純物の添加しても同様な効果が得られる。
（第２の実施例）本発明の第２の実施例について、第１の実施例と同じく図１を参照し
て説明する。
第２の実施例では、基板として、（０００１）面ＳｉＣ基板１１上に１μｍ程度の膜厚
のＡｌ0.1Ｇａ0.9Ｎ膜１２をあらかじめ形成した結晶を用いた。このＡｌ0.1Ｇａ0.9Ｎ膜
１２表面にＳｉＯ2膜を形成し、フォトリソグラフィー法とウエットエッチングでマスク
１４と成長領域１３に分離した。成長領域１３、およびマスク１４は、それぞれ２μｍ、
および１０μｍの幅のストライプ状である。ストライプ方向は＜１−１００＞方向とした
（（図１（ａ））。
成長領域１３に成長するＧａＮ膜１５は、ＩＩＩ族原料にガリウム（Ｇａ）と塩化水素
（ＨＣｌ）の反応生成物である塩化ガリウム（ＧａＣｌ）とＶ族原料にアンモニア（ＮＨ
3 ）ガスを用いるハイドライドＶＰＥ法を用いた。基板１１をハイドライドの成長装置に
セットし、水素雰囲気で成長温度１０００℃に昇温する。成長温度が安定してから、ＨＣ
ｌ流量を２０ｃｃ／毎分で供給し、ＮＨ3 流量２０００ｃｃ／毎分で５分程度供給するこ
とで、成長領域１３にＧａＮ膜１５の｛１−１０１｝面からなるファセット構造を成長さ
せた（図１（ｂ））。
さらに、２０分間程度エピタキシャル成長を続け、マスク１４を覆うまでＧａＮのファ
セット構造１５を発達させた（図１（ｃ））。
エピタキシャル成長を続けることによりファセット構造を埋め込み（図１（ｄ））、最
終的には、５時間の成長で２００μｍ程度の平坦な表面を有するＧａＮ膜を形成させた（
図１（ｅ））。ＧａＮ膜１５の形成後、ＮＨ3ガスを供給しながら常温なで冷却し、成長
装置より取り出す。
第２の実施例によって形成されたＧａＮ膜１５には、ＳｉＣ基板１１との格子定数や熱
膨張係数が違うにもかかわらずクラックが入っていないことが確認された。しかも、厚膜
成長を行ったＧａＮ膜には、欠陥が非常に少なく欠陥密度は１０6ｃｍ2程度であった。
本実施例で成長したＧａＮ膜は欠陥が非常に少なく、この上にレーザ、ＦＥＴ、および
ＨＢＴなどの高品質なデバイス構造を成長することで、デバイス特性を向上させることが
可能となる。
また、ＳｉＣ基板１１を研磨等によって除去することで、ＧａＮ膜１５を基板材料とし
て用いることもできる。
第２の実施例では、ＧａＮ膜のエピタキシャル成長にハイドライドＶＰＥ法を用いて形
成したが、有機金属化合物気相成長法（ＭＯＣＶＤ）を用いても同様な効果が得られる。
また本実施例では、ＳｉＣ基板１１を用いたが、Ｓｉ基板、ＺｎＯ基板、Ａｌ2Ｏ3基板基
板、ＬｉＧａＯ2基板、ＭｇＡｌ2Ｏ4基板等を用いても同様な効果が得られる。さらにＳ
ｉＣ基板１１上に膜厚のＧａＮ膜１２をあらかじめ形成したが、基板１１上に直接マスク
を形成してもよい。
またマスク１４としてＳｉＯ2を用いたがこれに限られるものではなく、ＳｉＮx等の絶
縁体膜でもよい。この実施例ではマスク１４の幅を１０μｍとしたが、マスクを埋め込む
ことのできる幅であれば同様な効果が得られる。さらにストライプを＜１−１００＞方向
に形成したが、ファセットが形成されれば、これと垂直の方向＜１−１２０＞でもよく、
これらの方向から傾けた角度であっても結晶成長の条件により、成長領域にファセット構
造を形成することができる。なおファセット構造が形成される結晶成長の条件は材料によ
ってそれぞれ異なる。
またさらに基板１１上の膜としてＡｌ組成０．１のＡｌＧａＮを用いたが、この組成は
任意のものでよく、この膜としてその他にＡｌＮ、ＩｎＧａＮなどを用いても同様な効果
が得られる。さらにＧａＮのエピタキシャル成長について述べたが、ＩｎＧａＮ膜、Ａｌ
ＧａＮ膜、ＩｎＮ膜をエピタキシャル成長しても同様な効果が得られる。また成長するＩ
ＩＩ−Ｖ族化合物に不純物の添加しても同様な効果が得られる。
（第３の実施例）本発明の第３の実施例について、図２を参照して説明する。
第３の実施例では、基板として、（１１１）面のＭｇＡｌ2Ｏ4基板２１を用いた。この
基板２１表面にＳｉＯ2膜２３を形成し、フォトリソグラフィー法とウエットエッチング
でマスク２３と成長領域２２に分離した。成長領域２２、およびマスク２３は、それぞれ
４μｍ、および３μｍの幅のストライプ状である。ストライプ方向は＜１１−２０＞方向
とした（（図２（ａ））。
ＧａＮ膜の成長は、マスク２３上に多結晶のＧａＮが付着を抑制するのに適したハイド
ライドＶＰＥ法を用いた。この手法では、ＩＩＩ族原料にガリウム（Ｇａ）と塩化水素（
ＨＣｌ）の反応生成物である塩化ガリウム（ＧａＣｌ）と、Ｖ族原料にアンモニア（ＮＨ
3）ガスを用いる。
まず、基板２１を成長装置にセットし、水素ガスを供給しながら１０００℃程度の高温
で熱処理した後、５００℃に降温させ、ＨＣｌ流量を０．５ｃｃ／毎分で供給し、ＮＨ3
流量１０００ｃｃ／毎分で５分程度供給することで、結晶成長領域２３に約２０ｎｍの
膜厚のＧａＮバッファ層２４を形成する（図２（ｂ））。
この状態で、ＮＨ3ガスを供給しながら１０００℃に昇温する。成長温度が安定してか
ら、ＨＣｌ流量を２０ｃｃ／毎分で供給し、ＮＨ3 流量１５００ｃｃ／毎分で５分程度供
給することで、成長領域２２のＧａＮバッファー層２４上にＧａＮの｛１−１０１｝面か
らなるファセット構造２５を成長させた（図２（ｃ））。
さらに、エピタキシャル成長を続け、マスク２３を覆うまでＧａＮ膜２５のファセット
構造を発達させた後、ファセット構造を埋め込みながら成長を続け、最終的には、５時間
の成長で２００μｍ程度の平坦な表面を有するＧａＮ膜２５を形成させた（図２（ｄ））
。ＧａＮ膜２５の形成後、ＮＨ3 ガスを供給しながら常温まで冷却し成長装置より取り出
す。
第３の実施例によって形成されたＧａＮ膜２５には、ＭｇＡｌ2Ｏ4基板２１との格子定
数や熱膨張係数が違うにもかかわらずクラックが入っていないことが確認された。しかも
、厚膜成長を行ったＧａＮ膜には、欠陥が非常に少なく、１０6ｃｍ2程度であった。
本実施例で成長したＧａＮ膜は欠陥が非常に少なく、この上にレーザ、ＦＥＴ、および
ＨＢＴなどの高品質なデバイス構造を成長することで、デバイス特性を向上させることが
可能となる。またＭｇＡｌ2Ｏ4基板２１を研磨等によって除去することで、ＧａＮ膜２５
を基板材料として用いることもできる。
第３の実施例では、ＧａＮ膜のエピタキシャル成長にハイドライドＶＰＥ法を用いて形
成したが、有機金属化合物気相成長法（ＭＯＣＶＤ）を用いても同様な効果が得られる。
また実施例では、ＭｇＡｌ2Ｏ4基板２１を用いたが、Ｓｉ基板、ＺｎＯ基板、ＳｉＣ基板
、ＬｉＧａＯ2 基板、Ａｌ2 Ｏ3 基板等を用いても同様な効果が得られる。さらにＭｇＡ
ｌ2 Ｏ4 ２１上に直接マスクを形成したが、基板２１上にＧａＮ膜をあらかじめ形成して
もよい。
またマスク１４としてＳｉＯ2を用いたがこれに限られるものではなく、ＳｉＮx等の絶
縁体膜でもよい。さらにマスク２４の幅を１０μｍとしたが、マスクを埋め込むことので
きる幅であれば同様な効果が得られる。本実施例では、ストライプを＜１１−２０＞方向
に形成したが、ファセットが形成されれば、これと垂直の方向＜１−１００＞でもよく、
これらの方向から傾けた角度でも結晶成長の条件により、成長領域にファセット構造を形
成することができる。なお、ファセット構造が形成される結晶成長の条件は材料によって
それぞれ異なる。
また本実施例では基板上に低温バッファ層を設けた後にＧａＮ膜の成長を行っているた
め、結晶欠陥をより少なくすることが可能となる。
さらに、実施例では、ＧａＮのエピタキシャル成長について述べたが、ＩｎＧａＮ膜、
ＡｌＧａＮ膜、ＩｎＮ膜をエピタキシャル成長しても同様な効果が得られる。さらに成長
するＩＩＩ−Ｖ族化合物に不純物の添加しても同様な効果が得られる。
（第４の実施例）本発明の第４の実施例について、図３、図４を参照して説明する。図
３は選択的にエピタキシャル成長する成長領域の形状を丸形状、三角形状及び矩形状とし
た概略図である。
本実施例では、基板として（０００１）面のＡｌ2Ｏ3基板４１上に１μｍ程度の膜厚の
ＧａＮ膜４２をあらかじめ形成した結晶基板を用いた。
このＧａＮ膜４２表面にＳｉＯ2膜を形成し、フォトリソグラフィー法とウエットエッ
チングでマスク４３と成長領域４４に分離した。成長領域４４は、４μｍの直径の丸状（
図３（ａ））、一辺が３μｍの三角形状（図３（ｂ））、および５μｍ角の矩形状（図３
（ｃ））の３種類となるマスクをそれぞれ用いた。
形成した成長領域４４に成長するＧａＮ膜４５は、ＩＩＩ族原料にトリメチルガリウム
（ＴＭＧａ）及びトリメチルアルミニウム（ＴＭＡｌ）とＶ族原料にアンモニア（ＮＨ3
）ガスを用いる有機金属化合物気相成長法を用いた。
図４は図３の成長領域を形成した基板上に気相成長法を用いてＩＩＩ−Ｖ族化合物半導
体膜を形成する工程の概略図である。基板４１を有機金属化合物気相成長装置にセットし
、水素ガスとＮＨ3ガスを供給しながら１０５０℃の成長温度に昇温する。成長温度が安
定してから、トリメチルガリウム流量を５ｃｃ／毎分で供給し、ＮＨ3 流量５０００ｃｃ
／毎分で１０分程度供給することで、成長領域４４にＧａＮ膜４５の｛１−１０１｝面か
らなるファセット構造を成長させた（図４（ａ））。
さらに、３０分間程度エピタキシャル成長を続け、マスク４３を覆うまでＧａＮ層４５
のファセット構造を発達させた（図４（ｂ））。
エピタキシャル成長を続けることによりＧａＮ層４５のファセット構造を埋め込み（図
４（ｃ））、最終的には、１２時間の成長で１００μｍ程度の平坦な表面を有するＧａＮ
膜４５を形成させた（図４（ｄ））。
３種類の形状の成長領域に形成したＧａＮ膜４５は、成長領域の形状によらず平坦な表
面が得られ、サファイア基板４１にクラックが入っていないことが確認された。また、本
実施例では成長領域の形状を丸状、三角形状、および矩形状の３種類としたが、マスク領
域を埋め込むことのできる形状であれは多角形の形状、大きさによらず同様の効果がある
。
本実施例で成長したＧａＮ膜は欠陥が非常に少なく、この上にレーザ、ＦＥＴ、および
ＨＢＴなどの高品質なデバイス構造を成長することで、デバイス特性を向上させることが
可能となる。
さらにサファイア基板４１を研磨等によって除去することで、ＧａＮ膜４５を基板材料
として用いることもできる。
第４の実施例では、ＧａＮ膜のエピタキシャル成長にハイドライドＶＰＥ法を用いて形
成したが、有機金属化合物気相成長法（ＭＯＣＶＤ）を用いても同様な効果が得られる。
またＡｌ2Ｏ3基板４１を用いたが、Ｓｉ基板、ＺｎＯ基板、ＳｉＣ基板、ＬｉＧａＯ2基
板、ＭｇＡｌ2Ｏ4基板等を用いても同様な効果が得られる。さらにＡｌ2Ｏ3基板４１上に
膜厚のＧａＮ膜４２をあらかじめ形成したが、基板４１上に直接マスクを形成してもよい
。
またマスク４３としてＳｉＯ2を用いたがこれに限られるものではなく、ＳｉＮx等の絶
縁体膜でもよい。
またＧａＮのエピタキシャル成長について述べたが、ＩｎＧａＮ膜、ＡｌＧａＮ膜、Ｉ
ｎＮ膜をエピタキシャル成長しても同様な効果が得られる。さらに成長するＩＩＩ−Ｖ族
化合物に不純物を添加しても同様な効果が得られる。
（第５の実施例）本発明の第５の実施例について、図５を参照して説明する。
基板５１には、１μｍの膜厚のＧａＮ膜５２が形成された（０００１）面のサファイア
基板５１を用いた。
この基板５１表面にＳｉＯ2膜を形成し、フォトリソグラフィー法とウエットエッチン
グで第１のマスク５３と第１の成長領域５４に分離した。第１の成長領域５４、および第
１のマスク５３は、それぞれ２μｍ、および５μｍのストライプ状とした。ストライプ方
向は、＜１１−２０＞とした（図５（ａ））。
第１の成長領域５４に成長する第１のＧａＮ膜５５は、上記の実施例１と同様にＩＩＩ
族原料にガリウム（Ｇａ）と塩化水素（ＨＣｌ）の反応生成物である塩化ガリウム（Ｇａ
Ｃｌ）とＶ族原料にアンモニア（ＮＨ3）ガスを用いるハイドライドＶＰＥ法を用いた。
基板５１をハイドライドの成長装置にセットし、水素雰囲気で成長温度１０００℃に昇温
する。６５０℃の温度から基板５１をＮＨ3ガス雰囲気にする。成長温度が安定してから
、ＨＣｌ流量を１０ｃｃ／毎分で供給し、ＮＨ3流量４０００ｃｃ／毎分で６０分間の成
長で、第１の実施例で説明した図１の（ａ）から（ｅ）の成長工程を経て、第１のマスク
５３を埋め込んだ第１のＧａＮ膜５５を形成する（図５（ｂ））。第１のＧａＮ膜５５を
形成後、ＮＨ3ガス雰囲気で常温まで冷却し、成長装置より取り出す。
次に、ＧａＮ膜５５上に再びＳｉＯ2膜を形成し、第２の成長領域５６と第２のマスク
５７を形成する。それぞれのストライプ幅は、２μｍ、および５μｍであり、ストライプ
方向は＜１１−２０＞とした（図５（ｃ））。この基板５１上に、再び、第１の実施例で
説明した図１の（ａ）から（ｅ）の成長工程を経て、第２のマスク５７を埋め込み、およ
そ１５０μｍの第２のＧａＮ層５８を成長させ平坦化した表面を得た（図５（ｄ））。
成長した第２のＧａＮ膜５８の欠陥を断面透過電子顕微鏡で調べた結果、欠陥が１０5
ｃｍ2以下と極めて少ないものであった。ここでは、２段階の選択成長について述べたが
、上記工程を繰り返すことでさらに欠陥密度を減少させることができる。
第５の実施例では、ＧａＮ膜のエピタキシャル成長にハイドライドＶＰＥ法を用いて形
成したが、有機金属化合物気相成長法（ＭＯＣＶＤ）を用いても同様な効果が得られる。
またＡｌ2Ｏ3基板５１を用いたが、Ｓｉ基板、ＺｎＯ基板、ＳｉＣ基板、ＬｉＧａＯ2基
板、ＭｇＡｌ2Ｏ4基板等を用いても同様な効果が得られる。さらにＡｌ2Ｏ3基板５１上に
ＧａＮ膜５２を成長した後にマスクを形成したが、これに限らず、基板上にＧａＮ膜５２
を成長せず、直接第１のマスク５３を成長してもよい。
またマスク５３としてＳｉＯ2を用いたがこれに限られるものではなく、ＳｉＮx等の絶
縁体膜でもよい。さらに成長領域がストライプとなるようにパターニングされたマスクを
用いたが、これに限らず、丸形状、矩形状、三角形状でもよい。またＧａＮのエピタキシ
ャル成長について述べたが、ＩｎＧａＮ膜、ＡｌＧａＮ膜、ＩｎＮ膜をエピタキシャル成
長しても同様な効果が得られる。さらに成長するＩＩＩ−Ｖ族化合物に不純物の添加して
も同様な効果が得られる。
本発明の各実施例ではＧａＮ系のＩＩＩ−Ｖ族化合物半導体を用いた例について述べた
が、これに限られるものではなく、基板と格子定数あるいは熱膨張係数が異なるＩＩＩ−
Ｖ族化合物半導体の成長に適用可能であることはいうまでもない。
（第６の実施例）本発明の第６の実施例について、図６を参照して説明する。図６は本
発明のエピタキシャル成長をＧａＮ膜の成長に用い、さらにこのＧａＮ膜上にＧａＮ系半
導体レーザを製造する工程を説明するための概略図である。
図６に示す基板６１には、１μｍの膜厚のＧａＮ膜６２が形成された（０００１）面の
サファイア基板６１を用いた。この基板６１表面にＳｉＯ2膜を形成し、第１から第４の
実施例と同様にフォトリソグラフィー法とウエットエッチングで第１のマスク６３と第１
の成長領域６４に分離した。第１の成長領域６４、および第１のマスク６３は、それぞれ
５μｍ、および２μｍのストライプ状とした。ストライプ方向は、＜１１−２０＞方向か
ら１０度傾けて形成した（図６（ａ））。
第１の成長領域６４に成長する第１のＧａＮ膜６５は、上記の実施例１と同様にＩＩＩ
族原料にガリウム（Ｇａ）と塩化水素（ＨＣｌ）の反応生成物である塩化ガリウム（Ｇａ
Ｃｌ）とＶ族原料にアンモニア（ＮＨ3 ）ガスを用いるハイドライドＶＰＥ法を用いた。
基板６１をハイドライドの成長装置にセットし、水素雰囲気で成長温度１０００℃に昇温
する。６５０℃の温度から基板５１をＮＨ3ガス雰囲気にする。成長温度が安定してから
、ＨＣｌ流量を４０ｃｃ／毎分で供給し、ＮＨ3 流量１０００ｃｃ／毎分、およびシラン
（ＳｉＨ4）流量０．０１ｃｃ／毎分で１５０分間の成長で、第１の実施例で説明した図
１の（ａ）から（ｅ）の成長工程を経て、第１のマスク６３を埋め込んだ膜厚２００μｍ
の第１のＧａＮ膜６５を形成する（図５（ｂ））。第１のＧａＮ膜６５を形成後、ＮＨ3
ガス雰囲気で常温まで冷却し、成長装置より取り出す。ＧａＮ膜６５は、ｎ型で、１×１
０18ｃｍ-3以上のキャリア濃度であった。
次に、ＧａＮ系半導体レーザ構造の作製には、有機金属化学気相成長法（ＭＯＶＰＥ）
を用いて作製した。ＧａＮ膜６５を形成後、ＭＯＣＶＤ装置にセットし、水素雰囲気で成
長温度１０５０℃に昇温する。６５０℃の温度からＮＨ3ガス雰囲気にする。Ｓｉを添加
した１μｍの厚さのｎ型ＧａＮ層６６、Ｓｉを添加した０．４μｍの厚さのｎ型Ａｌ0.15
Ｇａ0.85Ｎクラット層６７、Ｓｉを添加した０．１μｍの厚さのｎ型ＧａＮ光ガイド層６
８、２．５ｎｍの厚さのアンドープＩｎ0.2Ｇａ0.8Ｎ量子井戸層と５ｎｍの厚さのアンド
ープＩｎ0.05Ｇａ0.95Ｎ障壁層からなる１０周期の多重量子井戸構造活性層６９、マグネ
シウム（Ｍｇ）を添加した２０ｎｍの厚さのｐ型Ａｌ0.2Ｇａ0.8Ｎ層７０、Ｍｇを添加し
た０．１μｍの厚さのｐ型ＧａＮ光ガイド層７１、Ｍｇを添加した０．４μｍの厚さのｐ
型Ａｌ0.15Ｇａ0.85Ｎクラッド層７２、Ｍｇを添加した０．５μｍの厚さのｐ型ＧａＮコ
ンタクト層７３を順次形成しレーザー構造を作製した。ｐ型のＧａＮコンタクト層７３を
形成した後は、ＨＮ3 ガス雰囲気で常温まで冷却し、成長装置より取り出す（図６（ｃ）
）。２．５ｎｍの厚さのアンドープＩｎ0.2Ｇａ0.8Ｎ量子井戸層と５ｎｍの厚さのアンド
ープＩｎ0.05Ｇａ0.95Ｎ障壁層からなる多重量子井戸構造活性層６９は、７８０℃の温度
で形成した。
次に、レーザー構造を形成したサファイア基板６１を研磨器にセットし、サファイア基
板６１、ＧａＮ層６２、ＳｉＯ2マスク６３、およびＧａＮ膜６５の５０μｍ研磨してＧ
ａＮ膜６５を露出させる。露出したＧａＮ層６５面には、チタン（Ｔｉ）−アルミ（Ａｌ
）のｎ型電極７４を形成し、ｐ型のＧａＮ層７３上にはニッケル（Ｎｉ）−金（Ａｕ）の
ｐ型電極７５を形成する（図６（ｄ））。
図６に示すレーザ構造では、裏面にｎ型電極が形成されており、従来のようにドライエ
ッチング等複雑な作製工程でｎ型の電極を窒化物表面に形成することなく素子を形成でき
るため電極作製工程が簡略化できる。
また、サファイアとＧａＮ系半導体とは結晶のへき開面が異なるため、従来サファイア
基板上に作製したレーザ構造の共振器ミラーはへき開により形成することが困難であった
。
これに対し、本実施例では結晶欠陥が少ないＧａＮ層６５を厚く成長することができる
ため、サファイア基板やマスク材料を除去してもＧａＮ６５上に形成したＧａＮ系半導体
のレーザ構造には影響がなく、またＧａＮ層６５上のレーザ構造はへき開により共振器ミ
ラー面を形成できる利点を持っているため、従来のドライエッチング等による複雑な工程
で共振器ミラー面を形成したものに比べ大幅に簡略化でき歩留まりも大幅に向上した。
本実施例では、ＧａＮ層６５上にレーザー構造形成してから、サファイア基板５１、Ｇ
ａＮ膜６２、ＳｉＯ2マスク６３を研磨したが、レーザー構造を作製する前にサファイア
基板６１、ＧａＮ膜６２、ＳｉＯ2マスク６３を研磨しても同様な効果が得られる。
また、本実施例では、サファイア基板６１、ＧａＮ層６２、ＳｉＯ2 マスク６３の研磨
、およびＧａＮ膜６５の一部を研磨して、ｎ型の電極を形成したが、研磨を行わずにドラ
イエッチングによりｎ型のＧａＮ層６６または６５まで除去しｎ型電極を形成し、共振器
ミラー面を形成することで従来の構造を作製することもできる。
本発明のＩＩＩ−Ｖ族化合物半導体の形成方法を説明する工程概略図である。 ＡｌＧａＮ膜が形成されたＭｇＡｌ2Ｏ4基板上にハイドライドＶＰＥ法を用いて、ＧａＮ膜を形成する工程の概略図である。 選択的にエピタキシャル成長する成長領域の形状を丸形状、三角形状、及び矩形状に形成した概略図である。 図３の丸形状、三角形状、及び矩形状の成長領域を形成した基板上に気相成長法を用いてＩＩＩ−Ｖ族化合物半導体膜を形成する工程の概略図である。 本発明の成長方法を２回繰り返して形成したＧａＮ膜の概略図である。 本発明の成長方法を用いて形成したＧａＮ膜上にＧａＮ系半導体レーザー構造を形成する工程の概略図である。
符号の説明
１１ 基板
１２ 基板に形成されたＩＩＩ−Ｖ族化合物半導体膜
１３ ＩＩＩ−Ｖ族化合物半導体を成長させる成長領域
１４ マスク
１５ エピタキシャル成長したＩＩＩ−Ｖ族化合物半導体膜
１６ ＩＩＩ−Ｖ族化合物半導体のファセット構造
２１ （０００１）面のサファイア基板
２２ ＧａＮ膜
２３ マスク
２５ エピタキシャル成長したＧａＮ膜
３１ （１１１）面のＭｇＡｌ2Ｏ4基板
３２ １μｍのＧａＮ膜、またはＡｌＧａＮ膜
３２ 基板上に形成された成長領域
３３ 基板上に形成したＳｉＯ2膜のマスク
３４ エピタキシャル成長したＧａＮバッファ層
３５ ハイドライドＶＰＥ法で成長したＧａＮ膜
４３ マスク４４ 成長領域
５１ （０００１）面のサファイア基板
５３ 第１のマスク
５４ 第１の成長領域
５５ 第１のＧａＮ層
５６ 第２の成長領域
５７ 第２のマスク
５８ 第２のＧａＮ層
６５ ｎ型ＧａＮ膜
６６ ｎ型ＧａＮ層
６７ ｎ型Ａｌ0.15Ｇａ0.85Ｎクラット層
６８ ｎ型ＧａＮ光ガイド層
６９ １０周期の多重量子井戸構造活性層
７０ ｐ型Ａｌ0.2Ｇａ0.8Ｎ層
７１ ｐ型ＧａＮ光ガイド層
７２ ｐ型Ａｌ0.15Ｇａ0.85Ｎクラット層
７３ ｐ型ＧａＮコンタクト層
７４ Ｔｉ-Ａｌのｎ型電極
７５ Ｎｉ-Ａｕのｐ型電極

Claims (8)

  1. 基板表面に複数の成長領域を形成する工程と、
    少なくとも格子定数及び熱膨張係数のいずれか一方が前記基板と異なるGaN系半導体により前記成長領域にファセット構造を形成する工程と、
    前記ファセット構造における転位を曲げるとともに、前記成長領域に隣接する複数のファセット構造を合体させる工程と、
    を有することを特徴とする半導体素子の製造方法。
  2. GaN系半導体表面に複数の成長領域を形成する工程と、
    GaN系半導体により前記成長領域にファセット構造を形成する工程と、
    前記ファセット構造における転位を曲げるとともに、前記成長領域に隣接する複数のファセット構造を合体させる工程と、
    を有することを特徴とする半導体素子の製造方法。
  3. 基板と、
    前記基板の表面に成長領域を形成するマスク材料と、
    前記マスク材料を覆うGaN系半導体と、を有し、
    前記基板は、少なくとも格子定数及び熱膨張係数のいずれか一方が前記GaN系半導体と異なり、
    前記GaN系半導体の転位は曲がっていることを特徴とする半導体素子。
  4. GaN系半導体表面と、
    前記GaN系半導体表面に成長領域を形成するマスク材料と、
    前記マスク材料を覆うGaN系半導体と、を有し、
    前記GaN系半導体の転位は曲がっていることを特徴とする半導体素子。
  5. 前記GaN系半導体は、前記成長領域に形成されたファセット構造のGaN系半導体が更に成長することで形成したGaN系半導体であることを特徴とする請求項３または４に記載の半導体素子。
  6. 基板と、
    前記基板の表面に形成された複数の成長領域と、
    前記複数の成長領域に跨って前記基板を覆うGaN系半導体と、を有し
    前記基板の格子定数や熱膨張係数は前記GaN系半導体と異なり、
    前記GaN系半導体の転位は曲がっていることを特徴とする半導体素子。
  7. GaN系半導体表面と、
    前記GaN系半導体表面に形成された複数の成長領域と、
    前記複数の成長領域に跨って前記GaN系半導体表面を覆うGaN系半導体と、を有し
    前記GaN系半導体の転位は曲がっていることを特徴とする半導体素子。
  8. 前記GaN系半導体は、前記複数の成長領域に形成したファセット構造のGaN系半導体が成長することで形成したGaN系半導体であることを特徴とする請求項６または７に記載の半導体素子。
JP2008023418A 1997-03-13 2008-02-04 半導体素子およびその製造方法 Expired - Lifetime JP4743214B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008023418A JP4743214B2 (ja) 1997-03-13 2008-02-04 半導体素子およびその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP5907697 1997-03-13
JP1997059076 1997-03-13
JP2008023418A JP4743214B2 (ja) 1997-03-13 2008-02-04 半導体素子およびその製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2004336920A Division JP4158760B2 (ja) 1997-03-13 2004-11-22 ＧａＮ系半導体膜およびその製造方法

Publications (3)

Publication Number Publication Date
JP2008177586A true JP2008177586A (ja) 2008-07-31
JP2008177586A5 JP2008177586A5 (ja) 2008-09-11
JP4743214B2 JP4743214B2 (ja) 2011-08-10

Family

ID=13102909

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008023418A Expired - Lifetime JP4743214B2 (ja) 1997-03-13 2008-02-04 半導体素子およびその製造方法

Country Status (2)

Country Link
US (2) US6348096B1 (ja)
JP (1) JP4743214B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9627581B2 (en) 2014-06-05 2017-04-18 Panasonic Intellectual Property Management Co., Ltd. Nitride semiconductor structure, electronic device including the nitride semiconductor structure, light-emitting device including the nitride semiconductor structure, and method for producing the nitride semiconductor structure

Families Citing this family (103)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999023693A1 (en) * 1997-10-30 1999-05-14 Sumitomo Electric Industries, Ltd. GaN SINGLE CRYSTALLINE SUBSTRATE AND METHOD OF PRODUCING THE SAME
US20110163323A1 (en) * 1997-10-30 2011-07-07 Sumitomo Electric Industires, Ltd. GaN SINGLE CRYSTAL SUBSTRATE AND METHOD OF MAKING THE SAME
CN1174359C (zh) * 1999-03-04 2004-11-03 三星电子株式会社 反射型液晶显示器及其制造方法
JP3550070B2 (ja) * 1999-03-23 2004-08-04 三菱電線工業株式会社 ＧａＮ系化合物半導体結晶、その成長方法及び半導体基材
JP3702700B2 (ja) * 1999-03-31 2005-10-05 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子及びその製造方法
JP3555500B2 (ja) * 1999-05-21 2004-08-18 豊田合成株式会社 Ｉｉｉ族窒化物半導体及びその製造方法
JP2001168028A (ja) * 1999-12-03 2001-06-22 Sony Corp 窒化物系ｉｉｉ−ｖ族化合物の結晶製造方法、窒化物系ｉｉｉ−ｖ族化合物結晶基板、窒化物系ｉｉｉ−ｖ族化合物結晶膜およびデバイスの製造方法
US6566231B2 (en) * 2000-02-24 2003-05-20 Matsushita Electric Industrial Co., Ltd. Method of manufacturing high performance semiconductor device with reduced lattice defects in the active region
JP2003526203A (ja) * 2000-03-02 2003-09-02 アイクストロン、アーゲー ＩＩＩ族−Ｎ、（ＩＩＩ−Ｖ）族−Ｎおよび金属−窒素の所定成分による層構造をＳｉ基板上に作成する方法および装置
US6627974B2 (en) 2000-06-19 2003-09-30 Nichia Corporation Nitride semiconductor substrate and method for manufacturing the same, and nitride semiconductor device using nitride semiconductor substrate
US6841808B2 (en) * 2000-06-23 2005-01-11 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor device and method for producing the same
JP2002222771A (ja) * 2000-11-21 2002-08-09 Ngk Insulators Ltd Ｉｉｉ族窒化物膜の製造方法、ｉｉｉ族窒化物膜の製造用下地膜、及びその下地膜の製造方法
US6864158B2 (en) * 2001-01-29 2005-03-08 Matsushita Electric Industrial Co., Ltd. Method of manufacturing nitride semiconductor substrate
JP3679720B2 (ja) * 2001-02-27 2005-08-03 三洋電機株式会社 窒化物系半導体素子および窒化物系半導体の形成方法
JP3690340B2 (ja) 2001-03-06 2005-08-31 ソニー株式会社 半導体発光素子及びその製造方法
US6562701B2 (en) * 2001-03-23 2003-05-13 Matsushita Electric Industrial Co., Ltd. Method of manufacturing nitride semiconductor substrate
JP4055503B2 (ja) * 2001-07-24 2008-03-05 日亜化学工業株式会社 半導体発光素子
JP2003077847A (ja) * 2001-09-06 2003-03-14 Sumitomo Chem Co Ltd ３−５族化合物半導体の製造方法
US6967359B2 (en) * 2001-09-13 2005-11-22 Japan Science And Technology Agency Nitride semiconductor substrate production method thereof and semiconductor optical device using the same
TWI285918B (en) 2002-01-11 2007-08-21 Sumitomo Chemical Co Method of producing 3-5 group compound semiconductor and semiconductor element
US6890785B2 (en) * 2002-02-27 2005-05-10 Sony Corporation Nitride semiconductor, semiconductor device, and manufacturing methods for the same
JP3997827B2 (ja) * 2002-04-30 2007-10-24 住友電気工業株式会社 窒化ガリウム成長用基板及び窒化ガリウム成長用基板の製造方法並びに窒化ガリウム基板の製造方法
US6998305B2 (en) 2003-01-24 2006-02-14 Asm America, Inc. Enhanced selectivity for epitaxial deposition
KR100504180B1 (ko) * 2003-01-29 2005-07-28 엘지전자 주식회사 질화물 화합물 반도체의 결정성장 방법
JP3966207B2 (ja) * 2003-03-28 2007-08-29 豊田合成株式会社 半導体結晶の製造方法及び半導体発光素子
JP3821232B2 (ja) * 2003-04-15 2006-09-13 日立電線株式会社 エピタキシャル成長用多孔質基板およびその製造方法ならびにｉｉｉ族窒化物半導体基板の製造方法
JP4757634B2 (ja) * 2003-04-28 2011-08-24 パナソニック株式会社 半導体発光素子およびその製造方法
WO2005018008A1 (ja) * 2003-08-19 2005-02-24 Nichia Corporation 半導体素子
JP4380294B2 (ja) * 2003-10-29 2009-12-09 日立電線株式会社 Ｉｉｉ−ｖ族窒化物系半導体基板
JP2005136200A (ja) * 2003-10-30 2005-05-26 Univ Nagoya 窒化物半導体結晶層の作製方法、窒化物半導体結晶層、及び窒化物半導体結晶層作製用の基材
US20050110040A1 (en) * 2003-11-26 2005-05-26 Hui Peng Texture for localizing and minimizing effects of lattice constants mismatch
US7276423B2 (en) * 2003-12-05 2007-10-02 International Rectifier Corporation III-nitride device and method with variable epitaxial growth direction
KR100568300B1 (ko) * 2004-03-31 2006-04-05 삼성전기주식회사 질화물 반도체 발광소자 및 그 제조방법
JP4661088B2 (ja) * 2004-06-01 2011-03-30 住友化学株式会社 ｐｎ接合を有する化合物半導体基板の製造方法
JP3833674B2 (ja) * 2004-06-08 2006-10-18 松下電器産業株式会社 窒化物半導体レーザ素子
JP5015417B2 (ja) * 2004-06-09 2012-08-29 住友電気工業株式会社 ＧａＮ結晶の製造方法
JP4140606B2 (ja) * 2005-01-11 2008-08-27 ソニー株式会社 ＧａＮ系半導体発光素子の製造方法
US9153645B2 (en) 2005-05-17 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US20070267722A1 (en) * 2006-05-17 2007-11-22 Amberwave Systems Corporation Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
EP2595177A3 (en) * 2005-05-17 2013-07-17 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities related methods for device fabrication
US8324660B2 (en) 2005-05-17 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
KR101329388B1 (ko) * 2005-07-26 2013-11-14 앰버웨이브 시스템즈 코포레이션 다른 액티브 영역 물질의 집적회로 집적을 위한 솔루션
JP4656410B2 (ja) * 2005-09-05 2011-03-23 住友電気工業株式会社 窒化物半導体デバイスの製造方法
US7638842B2 (en) * 2005-09-07 2009-12-29 Amberwave Systems Corporation Lattice-mismatched semiconductor structures on insulators
US20070054467A1 (en) * 2005-09-07 2007-03-08 Amberwave Systems Corporation Methods for integrating lattice-mismatched semiconductor structure on insulators
JP4462249B2 (ja) * 2005-09-22 2010-05-12 ソニー株式会社 発光ダイオードの製造方法、集積型発光ダイオードの製造方法および窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法
US7977703B2 (en) 2005-11-22 2011-07-12 Rohm Co., Ltd. Nitride semiconductor device having a zinc-based substrate
JP4631681B2 (ja) * 2005-12-05 2011-02-16 日立電線株式会社 窒化物系半導体基板及び半導体装置
TWI519686B (zh) * 2005-12-15 2016-02-01 聖戈班晶體探測器公司 低差排密度氮化鎵（ＧａＮ）之生長方法
US8013320B2 (en) * 2006-03-03 2011-09-06 Panasonic Corporation Nitride semiconductor device and method for fabricating the same
GB2436398B (en) * 2006-03-23 2011-08-24 Univ Bath Growth method using nanostructure compliant layers and HVPE for producing high quality compound semiconductor materials
WO2007112066A2 (en) * 2006-03-24 2007-10-04 Amberwave Systems Corporation Lattice-mismatched semiconductor structures and related methods for device fabrication
US8278176B2 (en) * 2006-06-07 2012-10-02 Asm America, Inc. Selective epitaxial formation of semiconductor films
US8173551B2 (en) 2006-09-07 2012-05-08 Taiwan Semiconductor Manufacturing Co., Ltd. Defect reduction using aspect ratio trapping
US20080070355A1 (en) * 2006-09-18 2008-03-20 Amberwave Systems Corporation Aspect ratio trapping for mixed signal applications
US7799592B2 (en) * 2006-09-27 2010-09-21 Taiwan Semiconductor Manufacturing Company, Ltd. Tri-gate field-effect transistors formed by aspect ratio trapping
WO2008039534A2 (en) * 2006-09-27 2008-04-03 Amberwave Systems Corporation Quantum tunneling devices and circuits with lattice- mismatched semiconductor structures
US20080187018A1 (en) * 2006-10-19 2008-08-07 Amberwave Systems Corporation Distributed feedback lasers formed via aspect ratio trapping
JP5332168B2 (ja) * 2006-11-17 2013-11-06 住友電気工業株式会社 Ｉｉｉ族窒化物結晶の製造方法
US9064706B2 (en) 2006-11-17 2015-06-23 Sumitomo Electric Industries, Ltd. Composite of III-nitride crystal on laterally stacked substrates
US20080132081A1 (en) * 2006-12-04 2008-06-05 Shaheen Mohamad A Thin III-V semiconductor films with high electron mobility
GB0701069D0 (en) * 2007-01-19 2007-02-28 Univ Bath Nanostructure template and production of semiconductors using the template
EP2126963A4 (en) 2007-03-16 2011-03-16 Sebastian Lourdudoss SEMICONDUCTOR HETEROSTRUCTURES AND MANUFACTURE THEREOF
WO2008124154A2 (en) 2007-04-09 2008-10-16 Amberwave Systems Corporation Photovoltaics on silicon
US8304805B2 (en) 2009-01-09 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor diodes fabricated by aspect ratio trapping with coalesced films
US8237151B2 (en) * 2009-01-09 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Diode-based devices and methods for making the same
US7825328B2 (en) * 2007-04-09 2010-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Nitride-based multi-junction solar cell modules and methods for making the same
US8329541B2 (en) * 2007-06-15 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. InP-based transistor fabrication
JP2010538495A (ja) 2007-09-07 2010-12-09 アンバーウェーブ・システムズ・コーポレーション 多接合太陽電池
US7759199B2 (en) * 2007-09-19 2010-07-20 Asm America, Inc. Stressor for engineered strain on channel
US8652947B2 (en) * 2007-09-26 2014-02-18 Wang Nang Wang Non-polar III-V nitride semiconductor and growth method
US7790566B2 (en) * 2008-03-19 2010-09-07 International Business Machines Corporation Semiconductor surface treatment for epitaxial growth
US8183667B2 (en) 2008-06-03 2012-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Epitaxial growth of crystalline material
US8274097B2 (en) 2008-07-01 2012-09-25 Taiwan Semiconductor Manufacturing Company, Ltd. Reduction of edge effects from aspect ratio trapping
US8981427B2 (en) 2008-07-15 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Polishing of small composite semiconductor materials
KR101216541B1 (ko) 2008-09-19 2012-12-31 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 에피텍셜층 과성장에 의한 장치의 형성
US20100072515A1 (en) 2008-09-19 2010-03-25 Amberwave Systems Corporation Fabrication and structures of crystalline material
US8253211B2 (en) 2008-09-24 2012-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor sensor structures with reduced dislocation defect densities
EP2415083B1 (en) 2009-04-02 2017-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. Devices formed from a non-polar plane of a crystalline material and method of making the same
US8507304B2 (en) 2009-07-17 2013-08-13 Applied Materials, Inc. Method of forming a group III-nitride crystalline film on a patterned substrate by hydride vapor phase epitaxy (HVPE)
US8148241B2 (en) * 2009-07-31 2012-04-03 Applied Materials, Inc. Indium surfactant assisted HVPE of high quality gallium nitride and gallium nitride alloy films
US20110027973A1 (en) * 2009-07-31 2011-02-03 Applied Materials, Inc. Method of forming led structures
US8436362B2 (en) 2009-08-24 2013-05-07 Micron Technology, Inc. Solid state lighting devices with selected thermal expansion and/or surface characteristics, and associated methods
SG169921A1 (en) * 2009-09-18 2011-04-29 Taiwan Semiconductor Mfg Improved fabrication and structures of crystalline material
DE102009047881B4 (de) 2009-09-30 2022-03-03 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung einer epitaktisch hergestellten Schichtstruktur
US9601328B2 (en) * 2009-10-08 2017-03-21 Taiwan Semiconductor Manufacturing Company, Ltd. Growing a III-V layer on silicon using aligned nano-scale patterns
US8367528B2 (en) * 2009-11-17 2013-02-05 Asm America, Inc. Cyclical epitaxial deposition and etch
US8203153B2 (en) * 2010-01-15 2012-06-19 Koninklijke Philips Electronics N.V. III-V light emitting device including a light extracting structure
JP2012033708A (ja) * 2010-07-30 2012-02-16 Sumitomo Electric Ind Ltd 半導体装置の製造方法
JP5696543B2 (ja) 2011-03-17 2015-04-08 セイコーエプソン株式会社 半導体基板の製造方法
US8809170B2 (en) 2011-05-19 2014-08-19 Asm America Inc. High throughput cyclical epitaxial deposition and etch process
US9142400B1 (en) 2012-07-17 2015-09-22 Stc.Unm Method of making a heteroepitaxial layer on a seed area
JP2014056879A (ja) 2012-09-11 2014-03-27 Rohm Co Ltd 半導体発光素子
JP5296255B1 (ja) 2012-11-21 2013-09-25 株式会社東芝 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の形成方法
US20140158976A1 (en) * 2012-12-06 2014-06-12 Sansaptak DASGUPTA Iii-n semiconductor-on-silicon structures and techniques
US9574135B2 (en) * 2013-08-22 2017-02-21 Nanoco Technologies Ltd. Gas phase enhancement of emission color quality in solid state LEDs
JP2016062956A (ja) 2014-09-16 2016-04-25 アイシン精機株式会社 基板及びその製造方法、半導体素子及びその製造方法、並びにレーザ加工装置
DE102014116999A1 (de) * 2014-11-20 2016-05-25 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
KR102523231B1 (ko) 2015-02-23 2023-04-18 미쯔비시 케미컬 주식회사 C 면 GaN 기판
KR102467949B1 (ko) 2015-02-23 2022-11-16 미쯔비시 케미컬 주식회사 C 면 GaN 기판
US9779935B1 (en) 2016-04-05 2017-10-03 Infineon Technologies Austria Ag Semiconductor substrate with stress relief regions
US10734255B2 (en) * 2016-05-25 2020-08-04 Tokyo Electron Limited Substrate cleaning method, substrate cleaning system and memory medium
CN111312800B (zh) 2018-12-12 2023-03-28 联华电子股份有限公司 具有外延层的半导体结构及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0575163A (ja) * 1991-09-13 1993-03-26 Canon Inc 半導体装置の製造方法
JPH0864791A (ja) * 1994-08-23 1996-03-08 Matsushita Electric Ind Co Ltd エピタキシャル成長方法
WO1997011518A1 (en) * 1995-09-18 1997-03-27 Hitachi, Ltd. Semiconductor material, method of producing the semiconductor material, and semiconductor device

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4942350A (ja) 1972-08-16 1974-04-20
JPS6026079B2 (ja) 1979-10-17 1985-06-21 松下電器産業株式会社 窒化ガリウムの成長方法
US4482422A (en) 1982-02-26 1984-11-13 Rca Corporation Method for growing a low defect monocrystalline layer on a mask
US4612072A (en) * 1983-06-24 1986-09-16 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Method for growing low defect, high purity crystalline layers utilizing lateral overgrowth of a patterned mask
US4578142A (en) * 1984-05-10 1986-03-25 Rca Corporation Method for growing monocrystalline silicon through mask layer
US4908074A (en) * 1986-02-28 1990-03-13 Kyocera Corporation Gallium arsenide on sapphire heterostructure
US5255258A (en) * 1987-09-24 1993-10-19 Canon Kabushiki Kaisha Microprobe, preparation thereof and electronic device by use of said microprobe
EP0365630B1 (fr) 1988-03-25 1994-03-02 Thomson-Csf Procede de fabrication de sources d'electrons du type a emission de champ, et son application a la realisation de reseaux d'emetteurs
JPH06105797B2 (ja) 1989-10-19 1994-12-21 昭和電工株式会社 半導体基板及びその製造方法
JPH0484418A (ja) 1990-07-27 1992-03-17 Nec Corp 異種基板上への３―ｖ族化合物半導体のヘテロエピタキシャル成長法
JPH04127521A (ja) 1990-09-19 1992-04-28 Fujitsu Ltd 半導体基板の製造方法
US5290393A (en) * 1991-01-31 1994-03-01 Nichia Kagaku Kogyo K.K. Crystal growth method for gallium nitride-based compound semiconductor
JPH06105797A (ja) 1992-09-29 1994-04-19 Olympus Optical Co Ltd 湾曲装置
JPH06163930A (ja) 1992-11-17 1994-06-10 Hitachi Ltd 半導体装置とその製造方法
JP3189877B2 (ja) 1997-07-11 2001-07-16 日本電気株式会社 低転位窒化ガリウムの結晶成長方法
JPH11135770A (ja) 1997-09-01 1999-05-21 Sumitomo Chem Co Ltd ３−５族化合物半導体とその製造方法および半導体素子
JP3196833B2 (ja) 1998-06-23 2001-08-06 日本電気株式会社 Ｉｉｉ−ｖ族化合物半導体の成長方法及びこの方法を用いた半導体発光素子の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0575163A (ja) * 1991-09-13 1993-03-26 Canon Inc 半導体装置の製造方法
JPH0864791A (ja) * 1994-08-23 1996-03-08 Matsushita Electric Ind Co Ltd エピタキシャル成長方法
WO1997011518A1 (en) * 1995-09-18 1997-03-27 Hitachi, Ltd. Semiconductor material, method of producing the semiconductor material, and semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9627581B2 (en) 2014-06-05 2017-04-18 Panasonic Intellectual Property Management Co., Ltd. Nitride semiconductor structure, electronic device including the nitride semiconductor structure, light-emitting device including the nitride semiconductor structure, and method for producing the nitride semiconductor structure

Also Published As

Publication number Publication date
US6348096B1 (en) 2002-02-19
US20020066403A1 (en) 2002-06-06
JP4743214B2 (ja) 2011-08-10
US6555845B2 (en) 2003-04-29

Similar Documents

Publication Publication Date Title
JP4743214B2 (ja) 半導体素子およびその製造方法
JP3139445B2 (ja) ＧａＮ系半導体の成長方法およびＧａＮ系半導体膜
US6645295B1 (en) Method for manufacturing group III nitride compound semiconductor and a light-emitting device using group III nitride compound semiconductor
JP4903189B2 (ja) 半極性窒化物単結晶薄膜の成長方法及びこれを用いた窒化物半導体発光素子の製造方法
US8652918B2 (en) Nitride semiconductor structure
US20020168844A1 (en) Group III-V compound semiconductor crystal structure and method of epitaxial growth of the same as well as semiconductor device including the same
JP4644942B2 (ja) 結晶膜、結晶基板および半導体装置の製造方法
JP3153153B2 (ja) 窒化ガリウム系半導体レーザおよびその製造方法
JP2003252700A (ja) Ｉｉｉ族窒化物系化合物半導体
JP3384782B2 (ja) 窒化物系半導体素子およびその製造方法
JP3196833B2 (ja) Ｉｉｉ−ｖ族化合物半導体の成長方法及びこの方法を用いた半導体発光素子の製造方法
JP2000223417A (ja) 半導体の成長方法、半導体基板の製造方法および半導体装置の製造方法
JP2002280314A (ja) Ｉｉｉ族窒化物系化合物半導体の製造方法、及びそれに基づくｉｉｉ族窒化物系化合物半導体素子
JP3934320B2 (ja) ＧａＮ系半導体素子とその製造方法
KR101068865B1 (ko) 질화물 반도체 성장 기판 및 이를 이용한 발광 소자
US7005685B2 (en) Gallium-nitride-based compound semiconductor device
JP5557180B2 (ja) 半導体発光素子の製造方法
JP3634255B2 (ja) 窒化物半導体素子のエピタキシャル成長
JP4631214B2 (ja) 窒化物半導体膜の製造方法
JP4158760B2 (ja) ＧａＮ系半導体膜およびその製造方法
JP2001345282A (ja) Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子
JP4016566B2 (ja) Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子
JP2004165550A (ja) 窒化物半導体素子
JP2002252422A (ja) 窒化物系半導体素子および窒化物半導体の形成方法
US6855571B1 (en) Method of producing GaN-based semiconductor laser device and semiconductor substrate used therefor

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20080618

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080722

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20090511

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110118

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110318

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110412

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110425

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140520

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

EXPY Cancellation because of completion of term