JP2003526203A - ＩＩＩ族−Ｎ、（ＩＩＩ−Ｖ）族−Ｎおよび金属−窒素の所定成分による層構造をＳｉ基板上に作成する方法および装置 - Google Patents

ＩＩＩ族−Ｎ、（ＩＩＩ−Ｖ）族−Ｎおよび金属−窒素の所定成分による層構造をＳｉ基板上に作成する方法および装置

Info

Publication number
JP2003526203A
JP2003526203A JP2001564384A JP2001564384A JP2003526203A JP 2003526203 A JP2003526203 A JP 2003526203A JP 2001564384 A JP2001564384 A JP 2001564384A JP 2001564384 A JP2001564384 A JP 2001564384A JP 2003526203 A JP2003526203 A JP 2003526203A
Authority
JP
Japan
Prior art keywords
layer
group
substrate
iii
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001564384A
Other languages
English (en)
Inventor
ダドガー、アーミン
クロスト、アーロイス
ヒューケン、ミヒャエル
アラン、アサドゥラー
ショーン、オリベル
Original Assignee
アイクストロン、アーゲー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アイクストロン、アーゲー filed Critical アイクストロン、アーゲー
Publication of JP2003526203A publication Critical patent/JP2003526203A/ja
Pending legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Semiconductor Lasers (AREA)

Abstract

(57)【要約】 本発明は、ＩＩＩ族−Ｎ、（ＩＩＩ−Ｖ）族−Ｎ及び金属−窒素の所定成分による層構造をＳｉ基板上に有機金属気相エピキタシーによって作成する方法および装置に関する。本発明においては、低温種層及び／又は低温緩衝層が、ＩＩＩ−Ｖ族半導体及び／又は金属−Ｖ族合成半導体から生成され、所定成分層が、ＩＩＩ族−Ｎ、（ＩＩＩ−Ｖ）族−Ｎ又は金属−Ｖ族半導体から生成される。これらの層の生成は、水平成長室において行われ、そこでは、最小横方向温度差が５Ｋ以下、好ましくは１Ｋ以下であり、天井温度、及び／又は壁面温度、及びガスクッションによって回転運動する基板ホルダー温度が調整され、反応ガスの入口は出発ガス間での望ましくない相互反応が防止され、成長過程を阻害することなくプロセスが監視される。

Description

【発明の詳細な説明】
【０００１】
【発明が属する技術分野】
本発明は、ＩＩＩ族−Ｎ、（ＩＩＩ−Ｖ）族−Ｎおよび金属−窒素の成分によ
る層構造をＳｉ基板上に作成する方法、およびそれに対応する装置に関するもの
である。
【０００２】
【従来の技術】
ＧａＮ基板上でのホモエピタキシーは、利用できるＧａＮ基板の寸法が小さく
、品質上から従来の技術では商業的な見地から不可能であった。したがって青ま
たは緑の発光ダイオードに必要なＩＩＩ族窒化物層の商業的な作成は、現在では
主としてサファイア基板およびＳｉＣ基板で実施されている。しかしこの場合の
基板コストは部品価格を支配するほど高い［デュボス、以下の引用文献も同様に
引用文献一覧表を参照すること］。これ以外にもここでは詳しく説明しない内容
について、これ以降引用する文献を参照する。
【０００３】 したがって妥当な価格の基板上へＩＩＩ族−Ｎの所定成分層を作成することに
より、部品価格を著しく下げることができる。さらに例えば発光ダイオードの場
合のように、絶縁サファイアを基板として使用すると、例えばメイヤーなどが説
明するように部品の背面接触のため高価な構造物が必要となる［メイヤー］。
【０００４】 サファイアまたはＳｉＣにおける大きな面積での成長は、基板が入手できない
ため現在は不可能で、ウエハ周囲の数ｍｍは使用することができないため、小さ
な直径の基板の利用率は大きな直径の場合より必ず低く、面積あたりの利用率に
マイナスの効果を与える。
【０００５】 現在３０ｃｍの直径が利用できるＳｉ上での成長により、安価な基板において
利用率を高め、多数の部品の場合にサファイアの場合よりも容易に層構造を作成
とすることが可能となる。さらに現存するＳｉ技術との簡単な統合が可能である
。
【０００６】 したがって現在では一般的にＳｉ基板上にＩＩＩ族−Ｎ層を成膜させることに
熱心な努力が払われている。この場合はＳｉ（１１１）面での成長が望ましい［
オーナー、グーハ、コバヤシ、ニキシン、サンチェス−ガルシア、シェンク、ト
ラン］。代わりにパラメータを最適化してＳｉ（１００）面での成長［ワン］、
および特にＤＥ１９７２５９００Ａ１に記載されたような（１１１）面Ｖ形状溝
を有するＳｉ（１００）面での成長も可能である。
【０００７】 Ｓｉ上での窒化物半導体のエピタキシーの一般的な問題は、基板の窒化である
［イトー、ニキシン、トラン］。ＭＯＣＶＤにおいては、基板の窒化を防止する
ため、Ｓｉ上に異なった試みが行なわれ、一般には保護低温層をＳｉ基板に設け
る。上述の著者が行った実験では今まで一般的に族礎的な実現性研究に留まって
いる。例えばグーハなどおよびトランなどによって、最近Ｓｉ上におけるＬＥＤ
構造の実現性が実証された［グーハ、トラン］。
【０００８】 できるだけ大きな基板を使用することは別として、部品の利用率を高めるため
に各層の高度な均一性が必要である。例えばＬＥＤに使用されるような活性Ｉｎ
ｘＧａ１−ｘＮ量子井戸層の場合におけるモノレーヤーの層の厚さ変動は、最大
放出波長化を数ナノメータ移動させることがある。レーザーの場合はこのような
波長の変動は全く許容できない。さらにこのような部品では、成膜温度および周
囲の壁の温度に強い関連を持つインジウムの濃度を管理するという問題がある。
低温においてもＳｉ基板の種（ｓｅｅｄ）層または緩衝層はできるだけ均一性を
備えることが必要で、これによりその上に生成される層はウエハ上で均等な品質
を維持することができる。
【０００９】
【発明の概要】
本発明は、Ｓｉ基板上にＩＩＩ族−Ｎまたは（ＩＩＩ−Ｖ）族−Ｎの所定成分
による層構造をコスト的に有利に作成する方法および装置を提供するという課題
に基づくものである。
【００１０】 本発明によるこの課題の解決は、方法および装置に対する独立請求項により提
供される。
【００１１】 本発明によれば、既知の方法により水平なＭＯＣＶＤ反応炉が使用され、成長
室および回転サセプタの構造によって成膜する層の高度な均一性および再現性が
保証される。このようなＭＯＣＶＤ反応炉の可能な実施態様について以下説明す
る。ガスクッション上で回転するサセプタでは、剥離がほとんど存在しない改善
された層の均一性が得られる。一方、機械的に駆動されるシステムでは剥離によ
る粒子によって被膜の成長または層の純度にマイナスの影響を与える。本発明に
よって使用されるＭＯＣＶＤシステムおよびＳｉ基板の使用によって、高い良品
率および材料源の僅かな使用による安価なＩＩＩ族−Ｎの生産が可能になる。Ｉ
ＩＩ族成分例えばＧａの効率は多ウエハ反応炉では１０％以上となる。特に例え
ばＩｎＧａＮのような三成分または四成分層の成長に対し、高い再現性および均
一性のために基板温度とともに成長室の周囲壁面および天井温度の厳密な管理が
非常に重要で、これらのパラメータが層の形成に敏感に影響する。
【００１２】 したがって本発明によれば、好ましくないガス間の相互反応が生じないことを
特徴とする特殊なガス入口の形態を使用する。反応炉の特殊な温度分布および温
度の監視、制御システムは、ガスの相互反応が抑制されて再現性が保証され初期
物質の効率が高められるように構成される。
【００１３】 低温種（ｓｅｅｄ）層および／または緩衝層を使用することによって、基板に
おける均一な発生または成長がここで説明するＭＯＣＶＤシステムで可能となる
。したがって装置はＳｉ基板の静的および動的温度分布を正確に制御するが可能
なように構成する。温度範囲は３００ないし１６００℃に達する。このシステム
は種層および活性層の両方に必要である。ここに、種層は、数ナノメータの厚さ
の必ずしも完全でない三次元の層、または三次元の島と理解され、結晶性および
／または化学量論的特性の劣る場合においても、その後の層の成長に貢献するか
、またはそこから次の層の成長が開始される。Ｓｉ上のエピタキシーの場合はこ
れが必要となることが多く、非極性のＳｉを例えば極性のＧａＮに優先的に配列
させるように設定して、その上に緩衝層または成分層を初めて成膜させることが
できる。しかし成膜パラメータの適切な選定により、例えば最初の層として低温
緩衝層をＳｉ上に直接成長させることが可能となる。本発明にとって重要な意味
を持つこのようなＳｉ上の種層および／または緩衝層は、Ｓｉ上のＩＩＩ族−Ｎ
および（ＩＩＩ−Ｖ）族−Ｎ層の成長を成功させるためである。たとえばＡｌｘ
ＧａｙＩｎｚＮａＡｓｂＰｃシステム（ｘ＋ｙ＋ｚ＝１、ａ＋ｂ＋ｃ＝１）のよ
うな材料のＩＩＩ−Ｖ族の材料による完全な種（ｓｅｅｄ）層および／または緩
衝層だけが高温における基板の窒化を防止することができる。ここで「低温」と
は材料に関連して、ＭＯＣＶＤでは１０００℃以上であるＧａＮおよびＡｌＮの
ような窒化物半導体の普通の成長温度より低い温度を意味する。種（ｓｅｅｄ）
層および／または緩衝層の成長を有利に行うために、本発明を発展させて、例え
ばＡｌのような金属を事前に成膜させることによって、例えばＮＨ３の導入の前
にＳｉ表面を有害な窒化から防ぐために利用すると利点がある［イトー、ニキシ
ン］。
【００１４】 本発明による方法によって大面積の基板または多ウエハ設備において、これら
の設備で成膜される層の均一性が可能となる。均一な厚さ種（ｓｅｅｄ）層およ
び／または緩衝層は、例えば局部的に薄過ぎる種層および／または緩衝層のため
基板の局部範囲におけるＳｉの窒化を防止することが必要である。さらに結晶学
的な見地からは価値の低い種層および／または緩衝層においても、均一性は大き
な面積に生成される層に均一な品質を保証する点から重要である。不均一な厚さ
の場合は、結晶した種（ｓｅｅｄ）層および／または緩衝層は高温では均一に結
晶せず結晶品質に変動を生じ、例えばＬＥＤ構造ではウエハの広い範囲で光の発
生の変動を生ずる。
【００１５】 層の成長を監視するため反射率のその場測定が好都合に使用される。このよう
な現場における反射率の測定の実施例を図面により詳細に説明する。これによっ
て層の厚さおよび成分が成長の過程で監視され、例えばパラメータの僅かな変化
が存在する場合はそれに適合させ、そのまま生成された層を使用可能として残す
か、または成長の終了前に層をさらに成長させるか、後処理が必要であるかを決
定することができる。特に反射率の測定は、低温種層および／または低温緩衝層
の成長、および高温において種層または低温緩衝層上に成膜するＩＩＩ族−Ｎ層
の成長に非常に有用である。これによって成膜された層の厚さ、平滑さまたは密
度が非常に良く評価できる。高温において例えばＩＩＩ族−Ｎ層における窒素成
分としてＮＨ３または他の窒素出発物質が使用された場合、Ｓｉは窒化する傾向
がある。しかしこのような窒化Ｓｉに結晶ＩＩＩ族−Ｎ層を成長させることは不
可能である。多くの場合は何の成長もないか、または変化したかまたは僅かな反
射率を有する多結晶性の物質の成長が生じ測定で観察できる。仮に、例えば基板
の前処理の不良または基板品質の不良のため、例えば成膜したＩＩＩ族−Ｎ層が
完全に窒化されないとすれば、その下のＳｉの一部は成膜した層の下まで達する
ため、Ｓｉの有害な窒化が生じ、所定成分の層構造は使用不可能となる。特に本
発明による発展のひとつとして請求項に記載されているように、このことは、反
射率の測定によって早期に検出することができ、層の成長を適時に停止しコスト
の節約が可能となる。代表例として実施例と関連した図面を示す。適切なプロセ
スの実施と適合する反応炉の形態によってのみ技術的に有用な層成膜が行なわれ
る。これらの要件を満たす対応する説明は図面の説明に含まれる。
【００１６】 従属請求項において、層パラメータまたは成長パラメータを変化させることに
よって、生成される所定成分層の転位密度および亀裂発生を低下することができ
る可能性を提示する。これらの可能性は単独でも組み合わせても、何回でも、ま
たは種々の組み合わせで使用することができる。Ｓｉと例えばＧａＮは種々の格
子定数および結晶格子を持っているので、境界面には特に転位が形成される。さ
らにこれらの材料の熱的な格子の不適合は、例えば層の冷却時に約１μｍの層厚
さから亀裂を発生するか［モネマー］、または成長中に例えばＩｎＧａＮの成長
およびＡｌＧａＮまたはＧａＮのために種々の温度調整を必要とする。例えばＩ
ｎＧａＮ／ＧａＮの多重量子井戸構造などのこのような層の成長の場合、ＭＯＣ
ＶＤ成長で温度は数百度の変動をすることが多い。ニキシンなどは、ＭＢＥでの
成長の場合に成長による亀裂の発生は、金属を窒化することにより生成するたと
えばＡｌＮからなる種（ｓｅｅｄ）層または緩衝層の成長によって防止できるこ
とを示した［ニキシン］。この場合、層は必ずしもＩＩＩ族からＶ族の成分に化
学量論的な比率が与えられなくてもよい。従属請求項に記載される材料は例えば
ＷＳｅ２のような１つの方向に軟らかい、すなわち滑り面を有するいわゆるレヤ
ーラティス（層格子）を含んでいる。これによって転位または亀裂の少ない層を
成膜することができる。またコバヤシなどが実施したＳｉ基板上の種層および／
または緩衝層の成膜中または成膜後の変換、例えばＡｌＡｓから酸化によるＡｌ
２Ｏ３への変換は、引き続いての層成長に対する基本層として役立つ［コバヤシ
］。
【００１７】 転位をなくすためリーなどは、ＩＩＩ族窒化層の部分的にマスキングによって
ＥＬＯ、ＥＬＯＧまたはＬＥＯ法で成膜される層は、少なくともマスキングした
部分の上側では転位が少ないことを示した［リー］。この方法を１回以上組み合
わせることによって大面積で転位の少ない層が達成できる。さらに適切な膨張係
数を持つこのようなマスキングを行なうことによって、成膜するＩＩＩ族窒化層
の亀裂の発生を低減できる。転位密度の低減はイワヤなどが説明する低温中間層
の成長でも行なうことができる［イワヤ］。著者は、さらに別の処理が必要とさ
れない層、すなわち１つのステップで成膜させることができるこのような層によ
って、転位の密度は著しく低減されるとしている。このような中間層において例
えば比較的硬いＡｌＮおよび／または例えばこれに対して比較的軟らかいＩｎＮ
のような材料の適切を選定すること、およびこのような層の成膜パラメータを正
しく選定することによって、熱誘起ストレスによる亀裂の発生は回避されるか低
減される。
【００１８】 Ｓｉのバンドギャップは僅かに約１．１ｅＶしかなく、例えばＧａＮに基づい
た部品はほとんどが遥かにそれを超える光子エネルギーを発生するので、サファ
イアの基板を使用する場合と対照的に、放出される光子の相当の部分がＳｉに吸
収される。これを避けるか低減するため、さらに従属請求項に記載する方法が使
用される。有利な発展の一つにおいては、例えば蒸発、スパッタまたは気相の成
膜により十分な厚さの金属を基板に生成させ反射率を高める。この場合引き続い
て価値の高い結晶層を成膜することができることを前提に、たとえば金属を注意
深く選定する。このとき、カワグチなどによって説明されるように、例えばＳｉ
Ｏ２および／またはＳｉＮｘまたは例えばＷによる金属片によって、例えばＡｌ
ＮまたはＧａＮの種層または緩衝層の上を部分的にマスキングし、それに続く過
成長により品質的に高価値な過成長が可能となる［カワグチ］。本発明によるこ
の方法は転位を解消するため有利である。マスキングは１回以上配置をずらして
実施し、この層の効率は反射体として、また材料を改善する方法として高められ
る。
【００１９】 さらに本発明による別の好ましい展開において、光の強度を高める２つの目的
が追求される。１つは種々の屈折率を持つ１以上の層を相互に設けるか、および
／またはエピタキシー層に対して設けるか、および／または多くの場合は空気で
あるがＬＥＤの場合はプラスチックである周囲媒体に設けることによる、上部境
界面における対応する光波長に対する反射防止加工である。他の１つは垂直光線
を発生させるため２つのブラッグ反射鏡の組み合せである。ここでは例えば下側
の鏡に対して従属請求項に示す展開との組み合せが非常に適している。
【００２０】 透明でほとんどの場合金属でない層で、特に垂直に放出されるレーザーに関し
ては、何よりも層厚さを正確に維持することが反射率を高めるために重要である
。この均一性はスパッタ技術を使用するとほとんど場合の広い表面に対して保証
できる。しかし気相成膜に関しては、本発明によるシステムによってのみ広い表
面に対して可能である。適切な緩衝層を有するＳｉ基板上で光を放出するＧａＮ
による層構造の実施例も、同様に例示的実施形態によって表現される。
【００２１】 発明による方法を発展させたものにおいて、層構造がｐ型Ｓｉ基板に成膜され
ると、簡単なコンタクト形成およびｐドーピング層の範囲を低い抵抗とすること
が可能となる。
【００２２】 さらに別の方法で、作成する層構造をそれぞれの目的または使用に最適に適合
させるため、シリコン基板と活性層などの活性的部分の間に中間層を設けること
ができる。
【００２３】
【実施例】
以下一般的な発明の思想に限定されることなく、開示に関するその他の点に対
して文章では詳しく説明できない本発明の詳細を明確に示した図面を参照して、
本発明を実施例について説明する。
【００２４】 図１は、本発明に関連して、例えば２インチのシリコンウエハにＧａＮ化合物
の層を生成するために使用するＭＯＣＶＤ反応炉の断面を示す。符号１は、ガス
入口を示し、層また緩衝層または反射層を生成するガスが反応室に供給される。
符号２は、基板４がガスクッション上の回転サセプタ上にあり、Ｓｉ基板の窒化
を防ぐためのガス供給配列が配置されている範囲を示す。基板４の温度調整のた
めコイル３が設けられ３００℃、５３０℃、７００℃、１０００℃、１１００℃
および１６００℃の十分に均一な温度を供給する。
【００２５】 符号５は基板温度の制御のリードを示している。符号６は天井および壁面のサ
ーモスタットによる温度調整を示す。符号７は、その場測定のための光学的窓を
示す。
【００２６】 図２は、多数のシリコンウエハにＧａＮ化合物の層生成を行なう多ウエハＭＯ
ＣＶＤ反応炉における別の実施例の断面である。
【００２７】 符号１は、層また緩衝層または反射層用の特殊なガス入口を示す。
【００２８】 符号２は、シリコン基板の窒化を防止する基板およびガス入口配列を示す。符
号３は、同時に３００℃、５３０℃、７００℃、１０００℃および１１００℃、
１６００℃の十分に均一な温度を有するコイルを示す。符号４は、ガスクッショ
ン上の回転サセプタを示す。符号５は、基板温度の制御のリードを示している。
符号６は、天井および壁面のサーモスタットによる温度調整を示す。符号７は、
現場の測定の光学的窓を示す
【００２９】 図３は、成長を観察する窓の詳細の実施例を示す。
【００３０】 図４ａ、図４ｂ、図４ｃは、シリコンウエハ上のＧａＮの代表的な反射率測定
を示す。図４ａは、次の層構造およびパラメータに対するものである： ＧａＮ：Ｓｉ＝１５分；２００ｍｂａｒ；１１７０℃；Ｖ／ＩＩＩ＝８１３ Ｎｕｃｌ．：ＡｌＮ＝３０分；２００ｍｂａｒ；、５６０℃；Ｖ／ＩＩＩ＝１２
８０
【００３１】 図４ｂは、次の層構造およびパラメータに対するものである： ＧａＮ＝３０分；５０ｍｂａｒ；１１７０℃；Ｖ／ＩＩＩ＝８１３ Ｎｕｃｌ．：ＧａＮ＝１５分；５００ｍｂａｒ；５６０℃；Ｖ／ＩＩＩ＝８１９
１
【００３２】 図４ｃは、次の層構造およびパラメータに対するものである： ＧａＮ＝１５分；５０ｍｂａｒ；１１７０℃；Ｖ／ＩＩＩ＝８１３ Ｎｕｃｌ．：ＡｌＧａＮ＝１５分；５００ｍｂａｒ；５６０℃；、Ｖ／ＩＩＩ＝
０９６
【００３３】 図３の符号は、図１および２に対応する。
【００３４】 図５は、例としてシリコン上のＧａＮ−ＬＥＤの写真および測定した光放出ス
ペクトルを示す。
【００３５】
【略号一覧表】
Ａｌ アルミニウム Ａｓ 砒素 ＢＮ 窒化ホウ素 Ｃ 炭素 ＥＬＯ，ＥＬＯＧ エピタキシーラテラル過成長 Ｇａ ガリウム ＩＩＩ族 元素の周期システムの第３Ｂ族からの元素 Ｖ族 窒素を除く元素の周期システムの第５Ｂ族から の元素 （ＩＩＩ−Ｖ）族 窒素を除く元素の周期システムの第３Ｂ族およ び第５Ｂ族からの元素による化合物半導体 ＩＩＩ族−Ｎ 元素の周期システムの第３Ｂ族からの元素およ び窒素との化合物半導体 （ＩＩＩ−Ｖ）族−Ｎ 元素の周期システムの第３Ｂ族からの元素およ び窒素、および第５Ｂ族からの元素との化合物 半導体 Ｉｎ インジウム ＬＥＤ 光放出素子、光放出ダイオード ＬＥＯ ラテラルエピタキシー過成長 ＭＯＣＶＤ 有機金属化学気相成膜 明細書では次に置き換えることもできる。 ＭＯＶＰＥ 有機金属気相エピタキシー、および ＨＶＰＥ 水素化物気相エピタキシー Ｎ 窒素 ＮＨ３ アンモニア Ｐ 燐 サファイア Ａｌ２Ｏ３、アルミニウム酸化物 ここではコランダムも含まれる Ｓｉ シリコン、基板として普通のＳｉ基板の他に例えば絶縁体上のシリ コン基板なども含まれる。 ＳｉＣ 炭化シリコン ＳｉｘＮｙ 窒化シリコン（ｘ，ｙは任意） ＳｉＯ２ 酸化シリコン
【００３６】
【引用文献一覧表】
［オーナー］ ジー・ダブリュー・オーナー、エフ・ジン、ブイ・エム・ナイ クおよびアール・ナイク Ｓｉ（１１１）上の低温成長ＡｌＮ薄層のミクロ構造 Ｊ．Ａｐｐｌ．Ｐｈｙｓ．８５，７８７９（１９９９） ［デュボス］ ジェー・ワイ・デュボス 産業に見られる窒化ガリウム 第３回窒化物半導体国際会議（ＩＣＮＳ３）、Ｍｏ＿０１ モントペリー、フランス、１９９９年７月５−９日 ［グーハ］ エス・グーハおよびエヌ・エー・ボジャルツク シリコン族材上の多色光放出素子 Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．７３，１４８７（１９９８） ［イトー］ タカヒロ・イトー，コウジ・オーツカ、カズヒロ・クワハラ、 マサモト・スミヤ、ヤスシ・タカノおよびシュンロー・フケ ＡｌＮ緩衝層成膜条件がＧａＮ層の特性に与える影響 Ｊ．Ｃｒｙｓｔ，Ｇｒｏｗｔｈ２０５，２０（１９９９） ［イワヤ］ モトアキ・イワヤ、テツヤ・タケウチ、シゲオ・ヤマグチ、ク リスチャン・ベッツェル、ヒロシ・アマノおよびイサム・アガ サキ 高温成長ＧａＮ間に低温成膜緩衝層を挿入することによるサフ ァイア上への有機金属蒸気相エピタキシー成長ＧａＮにおける エッチング穴密度の低減 Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．３７，Ｌ３１６(１９９８) ［カワグチ］ ヤストシ・カワグチ、シンゴ・ナンブ、ヒロキ・ソネ、マサヒ ト・ヤマグチ、ヒデト・ミヤケ、カズマサ・ヒラマツ、ノブヒ コ・サワキ、ヤスシ・イエチカおよびタカヨシ・マエダ タングステンマスクを使用したＧａＮの選択的部分成長（ＳＡ Ｇ）およびエピタキシーラテラル過成長（ＥＬＯ） ＭＲＳインターネット、Ｊ.ＮｉｔｒｉｄｅＳｅｍｉｃｏｎｄ. Ｒｅｓ．４Ｓ１，Ｇ４．１（１９９９） ［コバヤシ］ エヌ・ピー・コバヤシ、ジェー・ティー・コバヤシ、ピー・デ ィー・ダプカス、ダブリュー・ジェー・チョイ、エー・イー・ ボンド、エックス・ツァンおよびエッチ・ディー・リッチ 中間層として酸化ＡｌＡｓを使用したＳｉ（１１１）基板にお けるＧａＮ成長 Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．７１，３５６９（１９９７） ［リー］ エックス・リー、エス・ジー・ビショップおよびジェー・ジェ ー・コールマン ＧａＮ：選択部分エピタキシーからエピタキシーラテラル過成 長 ＭＲＳインターネット、Ｊ．Ｎｉｔｒｉｄｅ Ｓｅｍｉｃｏｎ ｄ．Ｒｅｓ．４Ｓ１，Ｇ４．８（１９９９） ［メーヤー］ エム・メーヤー、エー・ペルツマン、シー・キルヒナー、エム ・シャウラー、エフ・エバーハード、エム・カンプ、ピー・ウ ンガー、ケー・ジェー・エベリング ＭＢＥによって成長した紫外線放出ダイオードの素子性能 Ｊ．Ｃｒｙｓｔ，Ｇｒｏｗｔｈ１８９／１９０，７８２（１９ ９８） ［モネマー］ ビー・モネマー 窒化物半導体に関する第３回国際会議の総括（ＩＣＮＳ３）、 モントペリー、フランス、５−９、１９９９年７月 ＭＲＳインターネット、Ｊ．Ｎｉｔｒｉｄｅ Ｓｅｍｉｃｏｎ ｄ．Ｒｅｓ．１９９９年７月１５日 ［ニキシン］ エス・エー・ニキシン、エヌ・エヌ・ファリーブ、ブイ・ジー ・アンチポフ、エス・フランコアー、エル・グレイブ デ ペ ラルタ、ティー・アイ・プロコフィエバ、エム・ホルツおよび エス・エヌ・ジー・チュー アンモニアを含むガス材料源による分子線エピタキシーにより Ｓｉ（１１１）に成長した高品質ＧａＮ Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．７５，２０７３（１９９９） ［サンチェス−ガルシア］ エム・エー・サンチェス−ガルシア、イー、カレ ージャ、イー・モンロイ、エフ・ジェー・サンチェス、エフ・ カーレ、イー・ムノス、エー・サンス・ヘルバス、シー・ビラ ーおよびエム・アクイラー プラズマ支援された分子線エピタキシーによるＳｉ（１１１） 上の高品質ＡｌＮ層の成長に関する研究 ＭＲＳインターネット、Ｊ．Ｎｉｔｒｉｄｅ Ｓｅｍｉｃｏｎ ｄ．Ｒｅｓ．２，３３（１９９７） ［シェンク］ エッチ・ピー・ディー・シェンク、ジー・ディー・キプシズ、 ブイ・ビー・レベデフ、エス・ショコウベッツ、アール・ゴー メドハーン、ジェー・クラウスリッヒ、エー・フィゼル、ボー ・リヒター プラズマ支援された分子線エピタキシーによるＳｉ（１１１） 上のＡｌＮおよびＧａＮのエピタキシー成長 Ｊ ｏｆ Ｃｒｙｔ．Ｇｒｏｗｔｈ ２０１／２０２，３５９ （１９９９） ［トラン］ チョング・エー・トラン、エー・オシンスキー、アール・エフ ・カーリセック・ジュニアおよびアイ・ベリシェフ 有機金属気相エピタキシーによるシリコン上のＩｎＧａＮ／Ｇ ａＮ多重量子井戸の青色発光ダイオードの成長 Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．７５，１４９４（１９９９） ［ワン］ リャンシャン・ワン、キシアングリン・リュー、ユデ・ツァン 、ジュン・ワン、ドゥ・ワン、ダーチェン・ルーおよびツァン ゴウ・ワン 中間層としてγ−Ａｌ２Ｏ３を使用したＳｉ（１１１）基板上 のＧａＮのウルツァイテエピタキシー成長 Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．７２，１０９（１９９８）
【図面の簡単な説明】
【図１】 ２インチのシリコンウエハにＧａＮ化合物の層生成を行なうＭＯＣＶＤ反応 炉の断面である。
【図２】 多数のシリコンウエハにＧａＮ化合物の層生成を行なう多ウエハＭＯＣＶＤ 反応炉の断面である。
【図３】 成長を監視する窓の詳細である。
【図４ａ】 シリコンウエハ上のＧａＮの反射率測定例である。
【図４ｂ】 シリコンウエハ上のＧａＮの反射率測定例である。
【図４ｃ】 シリコンウエハ上のＧａＮの反射率測定例である。
【図５】 本発明により作成したシリコン上へのＧａＮ−ＬＥＤの写真（ａ）および測定
した光放出スペクトル（ｂ）である。
【手続補正書】特許協力条約第３４条補正の翻訳文提出書
【提出日】平成１４年４月１６日（２００２．４．１６）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
───────────────────────────────────────────────────── フロントページの続き (72)発明者 アラン、アサドゥラー ドイツ国、52064 アーヘン、ヘインリヒ サレー 15 (72)発明者 ショーン、オリベル ドイツ国、52134 ヘルツォークエンラー テ、ブルックナーストラッセ 47 Ｆターム(参考） 5F041 AA40 AA41 CA33 CA34 CA40 CA46 CA65 5F045 AA04 AB09 AB14 AB17 AD15 AE27 AF03 BB08 BB12 DA53 DP04 DQ10 EM10 GB05 GB12 5F073 AB17 CA02 CA07 CB04 DA05 EA29

Claims (26)

    【特許請求の範囲】
  1. 【請求項１】 ＩＩＩ族−Ｎ、（ＩＩＩ−Ｖ）族−Ｎおよび金属−窒素の成
    分による層構造をＳｉ基板上に有機金属気相エピタキシーより作成する方法にお
    いて、 低温種層および／または低温緩衝層をＩＩＩ−Ｖ族半導体から、および／また
    は金属Ｖ族の合成半導体、ならびに成分層または一連の層をＩＩＩ族−Ｎ、（Ｉ
    ＩＩ−Ｖ）族−Ｎまたは金属−Ｖ族半導体から水平成長室で作成すること、 調整可能な天井温度および／または壁面温度およびガスクッションで回転する
    基板ホルダの最小横方向温度差を５Ｋ以下、好ましくは１Ｋ以下に保持し、反応
    ガスの入口は望ましくない出発ガス間の相互反応が生じないように配置され、プ
    ロセスの監視が成長過程を阻害することなく実施されることを特徴とする方法。
  2. 【請求項２】 層の成長または層の平滑度および／または層厚さが層の反射
    率測定により管理されることを特徴とする請求項１による方法。
  3. 【請求項３】 金属層および／または半導体層をＳｉまたは低温種層および
    ／または低温緩衝層上に生成させ、それに続く層変換によってその上に成膜され
    るエピタキシー層の転位の密度および／または亀裂を減少または回避することを
    特徴とする請求項１および２の何れかによる方法。
  4. 【請求項４】 基板および／または低温種層および／または低温緩衝層およ
    び／または緩衝層を、絶縁体および／またはＢｉＯ２、ＳｉｘＮｙ、Ｃ、ＢＮな
    どの耐熱材料および／またはサファイアまたは金属層で部分的にマスキングし、
    成長する層または基板の転位および／または応力を解消することを特徴とする請
    求項１ないし３の何れかによる方法。
  5. 【請求項５】 活性層に属さない下層の低温緩衝層および／または高温緩衝
    層の中に、緩衝体と同じ材料であるが異なった温度および／またはＩＩＩ−Ｖ族
    の比率および／または反応炉の圧力で成膜させた１以上の中間層を導入すること
    を特徴とする請求項１ないし４の何れかによる方法。
  6. 【請求項６】 活性層に属さない下層の低温緩衝層および／または高温緩衝
    層の中に、ＩＩＩ−Ｖ族および／または金属−Ｖ族合成半導体以外の材料の層か
    ら構成される中間層を導入することを特徴とする請求項１ないし４の何れかによ
    る方法。
  7. 【請求項７】 Ｖ族の出発物質を導入する前に基板上に、ある金属のサブモ
    ノレヤー又はモノレヤーを導入することを特徴とする請求項１ないし６の何れか
    による方法。
  8. 【請求項８】 光学的部品に使用する場合、反射率を高めるためＳｉ基板上
    に１以上の反射層を設けることを特徴とする請求項１ないし７の何れかによる方
    法。
  9. 【請求項９】 光学的部品に使用する場合、反射率を高めるため周囲の材料
    と別の屈折率を持つエピタキシー層に部分的なマスキングを１回以上行うことを
    特徴とする請求項１ないし９による何れかの方法。
  10. 【請求項１０】 光学的部品の場合に光の利用率を向上させるため、または
    ブラッグ反射鏡として垂直な光放出の部品を作成するため、所定成分層の成長の
    前にＳｉ基板に、および／または成長の途中または終了後に成分層上に、スパッ
    タリングおよび／またはエピキタシー法により異なる屈折率の一連の層を設ける
    ことを特徴とする請求項１ないし９による何れかの方法。
  11. 【請求項１１】 ディスプレイに使用する場合に、均一で明るい表示を保証
    するため、広い基板面に対して高い均一性を必要とする数ｎｍから数μｍの高さ
    を持つ電界放出構造のために、例えばピラミッドまたは円錐または切頭ピラミッ
    ドまたは切頭円錐または他の３次元の組織をＧａＮおよび（ＡｌＧａＩｎ）Ｎか
    ら作成することができることを特徴とする請求項１ないし１０の何れかによる方
    法。
  12. 【請求項１２】 ｐ型Ｓｉ基板に層組織を成膜し、簡単な接点形成およびｐ
    ドーピング層の範囲を低い抵抗とすることができることを特徴とする請求項１な
    いし１１による何れかによる方法。
  13. 【請求項１３】 例えばＧａＮ、ＢＰ、ＢＮまたはその他の合成半導体によ
    る立方体のｐ型またはｎ型の中間層をシリコン基板および活動する部品の間に設
    けることを特徴とする請求項１ないし１３の何れかによる方法。
  14. 【請求項１４】 ＩＩＩ族−Ｎ、（ＩＩＩ−Ｖ）族−Ｎおよび金属−窒素組
    織をＳｉ基板に有機金属ガス相エピタキシーより作成する装置において、 調整可能な天井温度および／または壁面温度およびガスクッションで回転動す
    る基板ホルダの可能な最小横方向温度差を５Ｋ以下、好ましくは１Ｋ以下に保持
    した水平成長室内で、ＩＩＩ−Ｖ族半導体および／または金属Ｖ族の合成半導体
    による低温種層および／または低温緩衝層、ならびにＩＩＩ族−Ｎ、（ＩＩＩ−
    Ｖ）族−Ｎまたは金属Ｖ族半導体による成分層または一連の層生成が行なわれ、
    ガス導入システムは望ましくない初期ガス間での相互反応を生じないよう構成さ
    れ、さらに成長過程を阻害しないプロセスの監視のため監視装置を設けたことを
    特徴とする装置。
  15. 【請求項１５】 層の成長または層の平滑度および／または層厚さが層の反
    射率を測定する測定装置により管理されることを特徴とする請求項１４による装
    置。
  16. 【請求項１６】 金属層および／または半導体層をＳｉまたは低温種層およ
    び／または低温緩衝層上に生成させ、それに続く変換によってその上に成膜され
    るエピタキシー層の転位の密度および／または亀裂の減少または回避する生成装
    置であることを特徴とする請求項１４または１５の何れかによる装置。
  17. 【請求項１７】 基板および／または低温種層および／または低温緩衝層お
    よび／または緩衝層を、絶縁体および／またはＢｉＯ２、ＳｉｘＮｙ、Ｃ、ＢＮ
    などの耐熱材料および／またはサファイアまたは金属層で部分的にマスキングし
    、成長する層または基板の転位および／または応力を解消するマスキング装置で
    あることを特徴とする請求項１４ないし１６の何れかによる装置。
  18. 【請求項１８】 活性層に属さない下層の低温緩衝層および／または高温緩
    衝層に、緩衝体と同じ材料で構成されるが異なった温度および／またはＩＩＩ−
    Ｖ族の比率および／または反応炉の圧力で成膜させた１以上の中間層を生成させ
    る生成装置であることを特徴とする請求項１４ないし１７の何れかによる装置。
  19. 【請求項１９】 活性層に属さない下層の低温緩衝層および／または高温緩
    衝層に、ＩＩＩ−Ｖ族および／または金属Ｖ族合成半導体の別の材料の層から構
    成される中間層を生成することができる生成装置であることを特徴とする請求項
    １４ないし１７の何れかによる装置。
  20. 【請求項２０】 Ｖ族の初期物質を導入する前に基板に、金属のサブモノレ
    ーヤ又はモノレーヤを生成する生成装置であることを特徴とする請求項１４ない
    し１９の何れかによる装置。
  21. 【請求項２１】 光学的部品に使用する場合、反射率を高めるためＳｉ基板
    上に１以上の反射層を設ける生成装置であることを特徴とする請求項１４ないし
    ２０の何れかによる装置。
  22. 【請求項２２】 光学的部品に使用する場合、反射率を高めるため周囲の材
    料と別の屈折率を持つエピタキシー層に部分的なマスキングを１回以上取り付け
    る生成装置であることを特徴とする請求項１４ないし２１による何れかの装置。
  23. 【請求項２３】 光学的部品の場合に光の利用率を向上させるため、または
    ブラッグ反射鏡として垂直な光放出の部品を作成するため、成分層の成長の前に
    Ｓｉ基板におよび／または成長の途中または終了後に成分層上に、スパッタリン
    グおよび／またはエピキタシー法により異なる屈折率の一連の層を設ける生成装
    置であることを特徴とする請求項１４ないし２２による何れかの装置。
  24. 【請求項２４】 ディスプレイに使用する場合に、均一で明るい表示を保証
    するため、広い基板面に対して高い均一性を必要とする数ｎｍから数μｍの高さ
    を持つ電界放出構造のために、例えばピラミッドまたは円錐または切頭ピラミッ
    ドまたは切頭円錐または他の３次元の組織をＧａＮおよび（ＡｌＧａＩｎ）Ｎか
    ら作成することができることを特徴とする請求項１４ないし２３の何れかによる
    装置。
  25. 【請求項２５】 ｐ型Ｓｉ基板に層構造を成膜し、簡単なコンタクト形成を
    可能としドーピング層の範囲を低い抵抗にすることができる成膜装置であること
    を特徴とする請求項１４ないし２４による何れかによる装置。
  26. 【請求項２６】 例えばＧａＮ、ＢＰ、ＢＮまたはその他の化合物半導体に
    よる立方体のｐ型またはｎ型の中間層を、シリコン基板および活動する部品の間
    に設ける導入装置であることを特徴とする請求項１４ないし２５の何れかによる
    装置。
JP2001564384A 2000-03-02 2001-03-02 ＩＩＩ族−Ｎ、（ＩＩＩ−Ｖ）族−Ｎおよび金属−窒素の所定成分による層構造をＳｉ基板上に作成する方法および装置 Pending JP2003526203A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE10009945.9 2000-03-02
DE10009945 2000-03-02
PCT/DE2001/000777 WO2001065592A2 (de) 2000-03-02 2001-03-02 VERFAHREN UND VORRICHTUNG ZUR HERSTELLUNG VON GRUPPE-III-N, GRUP PE-III-V-N UND METALL-STICKSTOFF-BAUELEMENTSTRUKTUREN AUF Si-SUBSTRATEN

Publications (1)

Publication Number Publication Date
JP2003526203A true JP2003526203A (ja) 2003-09-02

Family

ID=7633093

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001564384A Pending JP2003526203A (ja) 2000-03-02 2001-03-02 ＩＩＩ族−Ｎ、（ＩＩＩ−Ｖ）族−Ｎおよび金属−窒素の所定成分による層構造をＳｉ基板上に作成する方法および装置

Country Status (5)

Country Link
US (1) US20030070610A1 (ja)
EP (1) EP1259978A2 (ja)
JP (1) JP2003526203A (ja)
KR (1) KR20020086595A (ja)
WO (1) WO2001065592A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018206928A (ja) * 2017-06-02 2018-12-27 住友電工デバイス・イノベーション株式会社 半導体基板の製造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10163394A1 (de) * 2001-12-21 2003-07-03 Aixtron Ag Verfahren und Vorrichtung zum Abscheiden kristalliner Schichten und auf kristallinen Substraten
US6818061B2 (en) * 2003-04-10 2004-11-16 Honeywell International, Inc. Method for growing single crystal GaN on silicon
WO2007128522A2 (en) * 2006-05-08 2007-11-15 Freiberger Compound Materials Gmbh Process for producing a iii-n bulk crystal and a free-standing iii -n substrate, and iii -n bulk crystal and free-standing ih-n substrate
US7825432B2 (en) * 2007-03-09 2010-11-02 Cree, Inc. Nitride semiconductor structures with interlayer structures
US8362503B2 (en) * 2007-03-09 2013-01-29 Cree, Inc. Thick nitride semiconductor structures with interlayer structures
KR102140789B1 (ko) 2014-02-17 2020-08-03 삼성전자주식회사 결정 품질 평가장치, 및 그것을 포함한 반도체 발광소자의 제조 장치 및 제조 방법
EP3238229A1 (en) * 2014-12-23 2017-11-01 Integrated Solar A method of epitaxial growth of a material interface between group iii-v materials and silicon wafers providing counterbalancing of residual strains

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8606748D0 (en) * 1986-03-19 1986-04-23 Secr Defence Monitoring surface layer growth
US5838029A (en) * 1994-08-22 1998-11-17 Rohm Co., Ltd. GaN-type light emitting device formed on a silicon substrate
US6348096B1 (en) * 1997-03-13 2002-02-19 Nec Corporation Method for manufacturing group III-V compound semiconductors
DE19725900C2 (de) * 1997-06-13 2003-03-06 Dieter Bimberg Verfahren zur Abscheidung von Galliumnitrid auf Silizium-Substraten
US6271104B1 (en) * 1998-08-10 2001-08-07 Mp Technologies Fabrication of defect free III-nitride materials
SG94712A1 (en) * 1998-09-15 2003-03-18 Univ Singapore Method of fabricating group-iii nitride-based semiconductor device
US6255198B1 (en) * 1998-11-24 2001-07-03 North Carolina State University Methods of fabricating gallium nitride microelectronic layers on silicon layers and gallium nitride microelectronic structures formed thereby

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018206928A (ja) * 2017-06-02 2018-12-27 住友電工デバイス・イノベーション株式会社 半導体基板の製造方法

Also Published As

Publication number Publication date
WO2001065592A2 (de) 2001-09-07
EP1259978A2 (de) 2002-11-27
KR20020086595A (ko) 2002-11-18
US20030070610A1 (en) 2003-04-17
WO2001065592A3 (de) 2001-12-06

Similar Documents

Publication Publication Date Title
JP3090057B2 (ja) 短波長発光素子
JP4187175B2 (ja) 窒化ガリウム系材料の製造方法
US6852161B2 (en) Method of fabricating group-iii nitride semiconductor crystal, method of fabricating gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor light-emitting device, and light source using the semiconductor light-emitting device
JP5099763B2 (ja) 基板製造方法およびｉｉｉ族窒化物半導体結晶
US7728323B2 (en) Nitride-based semiconductor substrate, method of making the same and epitaxial substrate for nitride-based semiconductor light emitting device
US20050218411A1 (en) Hafnium nitride buffer layers for growth of GaN on silicon
US5923950A (en) Method of manufacturing a semiconductor light-emitting device
GB2436398A (en) Bulk semiconductor substrates
US20110003420A1 (en) Fabrication method of gallium nitride-based compound semiconductor
JP4395609B2 (ja) 窒化ガリウム系材料からなる基板
US6648966B2 (en) Wafer produced thereby, and associated methods and devices using the wafer
JP3954335B2 (ja) Ｉｉｉ族窒化物多層膜
US20150035123A1 (en) Curvature compensated substrate and method of forming same
JP2009238772A (ja) エピタキシャル基板及びエピタキシャル基板の製造方法
JP5238924B2 (ja) 単結晶基板及び窒化物半導体単結晶の製造方法
JP2003526203A (ja) ＩＩＩ族−Ｎ、（ＩＩＩ−Ｖ）族−Ｎおよび金属−窒素の所定成分による層構造をＳｉ基板上に作成する方法および装置
US8236103B2 (en) Group III nitride semiconductor crystal, production method thereof and group III nitride semiconductor epitaxial wafer
US7504321B2 (en) MBE growth of an algan layer or AlGaN multilayer structure
JP5093740B2 (ja) 半導体結晶膜の成長方法
JP3353527B2 (ja) 窒化ガリウム系半導体の製造方法
KR20020065892A (ko) 3족 질화물 반도체 결정 제조 방법, 갈륨나이트라이드-기재 화합물 반도체 제조 방법, 갈륨나이트라이드-기재 화합물 반도체, 갈륨나이트라이드-기재 화합물 반도체 발광 소자, 및 반도체발광 소자를 이용한 광원
JP2005536882A (ja) 半導体層構造のｍｂｅ成長
DenBaars et al. Metalorganic chemical vapor deposition (mocvd) of group iii nitrides
US20050066885A1 (en) Group III-nitride semiconductor substrate and its manufacturing method
JP2007123628A (ja) 半導体製造方法及びサテライト