JP3702700B2 - Ｉｉｉ族窒化物系化合物半導体素子及びその製造方法 - Google Patents
Ｉｉｉ族窒化物系化合物半導体素子及びその製造方法 Download PDFInfo
- Publication number
- JP3702700B2 JP3702700B2 JP9294899A JP9294899A JP3702700B2 JP 3702700 B2 JP3702700 B2 JP 3702700B2 JP 9294899 A JP9294899 A JP 9294899A JP 9294899 A JP9294899 A JP 9294899A JP 3702700 B2 JP3702700 B2 JP 3702700B2
- Authority
- JP
- Japan
- Prior art keywords
- group iii
- compound semiconductor
- iii nitride
- nitride compound
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/0242—Crystalline insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02458—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
Description
【０００１】
【産業上の利用分野】
この発明はIII族窒化物系化合物半導体素子及びその製造方法に関する。
【０００２】
【従来の技術】
III族窒化物系化合物半導体素子はサファイア基板等の上にＭＯＣＶＤ法等でIII族窒化物系化合物半導体を成長させることにより形成される。また、安価でかつそれ自身に導電性のあるシリコン基板又は炭化シリコン基板を用いてその上にIII族窒化物系化合物半導体層を成長させる技術も検討されている。
【０００３】
【発明が解決しようとする課題】
しかしながら、シリコン基板の場合これとＧａＮ系半導層との熱膨張係数が大きく異なる。その結果、III族窒化物系化合物半導体層を成長させるときの雰囲気温度（１０００℃程度まで昇温される）によっては、当該熱膨張係数の相違に起因してIII族窒化物系化合物半導体層内にストレスが発生し、ときにはクラックの生じることがある。
かかる熱膨張係数の相違に起因するIII族窒化物系化合物半導体内のストレスの問題はシリコン基板に限られたものではなく、基板サイズが大きくなれば全ての材質の基板において解決しなければならない問題となる。
【０００４】
【課題を解決するための手段】
この発明はかかる課題に鑑みてなされたものであり、その構成は次の通りである。
基板表面に第一の環境部分と第二の環境部分とを形成し、
前記第一の環境部分の上に素子を構成する複数のIII族窒化物系化合物半導体層を積層する、ことを特徴とするIII族窒化物系化合物半導体素子の製造方法。
【０００５】
かかる製造方法によれば、素子を構成するIII族窒化物系化合物半導体が基板の第一の環境部分の上のみに形成されるので、小さな塊のIII族窒化物系化合物半導体層が相互につながることなくそれぞれ独立して基板上に成長する。従って、基板とIII族窒化物系化合物半導体層との熱膨張率が異なっていても、III族窒化物系化合物半導体層の形成領域が小さいのでその内部に蓄積されるストレスも小さくなる。よって、クラックなどがIII族窒化物系化合物半導体層に殆ど発生しなくなることはもとより、III族窒化物系化合物半導体層自体の結晶性も向上する。
また、基板の径の如何にかかわらず、それぞれのIII族窒化物系化合物半導体層が小さくそこにストレスが蓄積されないので、基板の径を任意の大きさとすることができる。従って、基板の径を大きくとれば製造効率を向上させることができる。
【０００６】
上記において、基板の材質はIII族窒化物系化合物半導体に適したものであれば特に限定されない。サファイア、シリコン、炭化シリコン、酸化亜鉛、リン化ガリウム、ヒ化ガリウム、酸化マグネシウム、酸化マンガンなどを基板の材料として挙げることができる。
【０００７】
第一の環境部分はその上に素子を構成するための結晶性の良好な単結晶のIII族窒化物系化合物半導体を成長させる部分である。第一の環境部分において上記基板が表出しておればそこにIII族窒化物系化合物半導体を結晶性良く成長させることができる。なお、第一の環境部分に金属窒化物（ＴｉＮ等）や金属（Ｔｉ等）などの下地層を形成しておいてもよい。
【０００８】
このような第一の環境部の形状はそこに素子構造を構成できるものであれば特に限定されないが、基板を素子毎に切断することを考慮すると、直角四角形とすることが好ましい。更に好ましくは正方形である。各第一の環境部分ごとに１つの素子を形成することもできるし、第一の環境部分を大きめに設定してその中に複数の素子を形成することもできる。直角四角形の一辺の長さは１００〜１０００μｍとする。第一の環境部分の一辺の長さが１００μｍ未満であると素子を構成できず、他方、一辺の長さが１０００μｍを超えるとそこに成長されるIII族窒化物系化合物半導体層が大きくなるので基板との膨張係数に起因するストレスがその内部に蓄積されるおそれがある。直角四角形の第一の環境部分の一辺の長さは２００〜８００μｍとすることが更に好ましい。実施例では第一の環境部分を正方形としてその一辺の長さを、出願人の現行品（発光ダイオード）と同様の、３５０μｍとした。
なお、直角四角形の第一の環境部分において各角部にアールをつけると、即ち、直角四角形の各角部の面取りをしておくと、III族窒化物系化合物半導体層にかかるストレスが緩和され、その結晶性がより向上する。
【０００９】
第二の環境部分はその上に素子を構成するIII族窒化物系化合物半導体が成長しないようにし、もって各第一の環境部分の上に成長する素子を構成するIII族窒化物系化合物半導体層をそれぞれ離隔する。換言すれば第二の環境部分の存在により、素子を構成するIII族窒化物系化合物半導体が各第一の環境部分の上にそれぞれ独立して成長する。
上記を実現するための第一の形態として、酸化シリコンや窒化シリコンなどのその上にIII族窒化物系化合物半導体を成長させない材料で第二の環境部分を形成する。即ち、基板上に形成された酸化シリコンや窒化シリコンの層が各第一の環境部分上に成長するIII族窒化物系化合物半導体を離隔する。このIII族窒化物系化合物半導体が相互に連結しないように、即ち独立して成長するように当該離隔層の厚さはIII族窒化物系化合物半導体層の設計値より幾分厚くすることが好ましい。
【００１０】
第二の環境部分の他の形態として、当該第二の環境部分の上にIII族窒化物系化合物半導体が成長するが、その結晶性を第一の環境部分の上に成長したIII族窒化物系化合物半導体（素子を構成するためのもの）と異なるもの（非晶質を含む）とする。即ち、第二の環境部分の上に成長するIII族窒化物系化合物半導体の結晶性が第一の環境部分の上のそれに比べて劣るものであれば、基板との熱膨張係数の相違に起因する内部ストレスは構造上脆弱な第二の環境部分の上のIII族窒化物系化合物半導体層に集中し、第一の環境部分の上のIII族窒化物系化合物半導体層にストレスが蓄積することを防止できる。また、別の見方をすれば、当該第二の環境部分の上のIII族窒化物系化合物半導体層へ故意にクラックを生じさせれば、第一の環境部分の上のIII族窒化物系化合物半導体層は相互に離隔されてそれぞれが小さな成長領域となり、大きなストレスの蓄積を防止できる。
上記を達成するには、換言すれば、III族窒化物系化合物半導体の成長領域である第一の環境部分を異種材料からなる第二の環境部分で囲めば良い。第一の環境部分が基板の表出部分からなるとき、かかる形態の第二の環境部分を構成する材料として、例えばＢＮ、ＴｉＮ、ＶＮ、ＣｒＮ、ＺｒＮ、ＮｂＮ、ＨｆＮ、ＴａＮ等の窒化物やＴｉＯｘ、ＶＯｘ、ＣｒＯｘ、ＺｒＯｘ、ＴａＯｘ等の酸化物を挙げられる。
【００１１】
また、第二の環境部分において基板の表面を粗化しておいてもよい。粗化された基板表面上には良好な結晶が成長しないからである。さらに、粗面からなる第二の環境部分とIII族窒化物系化合物半導体の結晶成長に適した鏡面からなる第一の環境部分との間に段差を設けることが好ましい。これにより、第一の環境部分上に成長するIII族窒化物系化合物半導体と第二の環境部分上に成長するIII族窒化物系化合物半導体との一体性が低下し、もって各第一の環境部分上におけるIII族窒化物系化合物半導体の成長により独立性を持たせられる。
このように粗面化された第二の環境部分はウエットエッチング、スクライブあるいはダイシングブレードによるハーフカット等の方法で形成される。
また、第二の環境部分に対応する基板表面へイオン注入しこれを非晶質化してもよい。
【００１２】
第一の環境部分を取り囲む第二の環境部分の幅は特に限定されない。
第二の環境部分を酸化シリコン層等の離隔層で形成したとき、基板を当該離隔層と同時に切断して素子を切り分けると、残された離隔層がIII族窒化物系化合物半導体層の側面を保護することになる。このときには、ダイシングブレードより離隔層の幅を厚くする必要がある。また、離隔層を素子から除去するとその部分の基板が露出する。基板において当該露出した部分に後処理を施して他の機能を持たせる場合（ボンディングパットをつける等）には、離隔層の厚さを任意にできることが後処理の設計自由度を向上させる見地から意義あるものとなる。
【００１３】
III族窒化物系化合物半導体は、一般式としてＡｌＸＧａＹＩｎ１ーＸーＹＮ（０≦Ｘ≦１、０≦Ｙ≦１、０≦Ｘ＋Ｙ≦１）で表されるものであるが、更にIII族元素としてボロン（Ｂ）、タリウム（Ｔｌ）を含んでもよく、また、窒素（Ｎ）の一部を、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、ビスマス（Ｂｉ）で置き換えても良い。III族窒化物系化合物半導体は任意のドーパントを含むものであっても良い。
III族窒化物系化合物半導体層の形成方法は特に限定されないが、例えば、周知の有機金属化合物気相成長法（この明細書で、「ＭＯＣＶＤ法」という。）により形成される。また、周知の分子線結晶成長法（ＭＢＥ法）やハライド系気相成長法（ＨＶＰＥ法）等によっても形成することができる。
【００１４】
第二の環境部分が酸化シリコン等の離隔層からなるとき、第一の環境部分で表出する基板面は離隔層によりいわゆる谷底の状態である。ＭＯＣＶＤ法によりかかる基板面へ効率よくIII族窒化物系化合物半導体層を形成するには、少なくとも窒素や水素などのキャリアガスを基板面に対して実質的に垂直な方向へ吹付けるようにする。これにより、アンモニアガスやＴＭＧなどの材料ガスが効率良く基板面へ供給されることとなる。勿論、材料ガスも基板面に対し垂直方向に吹付けるようにすることが好ましい。
【００１５】
次に、図面を参照しながらこの発明の実施例の説明をする。
（第１実施例）
図１は実施例の製造方法の概略を示す工程図である。
この実施例ではシリコン基板１（直径２インチ）を準備し、その（１１１）面へＣＶＤ法により第二の環境部分を構成する酸化シリコン層２を形成する（図１(ａ）参照）。この酸化シリコン層２の厚さはほぼ５．５μｍとする。
次に、図１（ｂ）に示すように、シリコン層２の上にマスク層３をパターン形成し、マスク層３の開口部４を介して、酸化シリコン層２をウエットエッチングする。これにより、図１（ｃ）に示すように、酸化シリコン層２に第１の環境部分を構成する開口部５が形成され、この開口部５においてシリコン基板１が露出する。
【００１６】
引き続き、図１（ｄ）に示すようにマスク層３を除去する。これにより、開口部５を有する酸化シリコン層が離隔層６となる。
図２は図１（ｄ）の斜視図である。図２に示すとおり、この実施例では開口部５の形状を正方形とする。その一辺の長さＬは３５０μｍであり、出願人の販売する発光ダイオードの大きさとほぼ等しい。発光ダイオードの素子構造を構成する全てのIII族窒化物系化合物半導体層の膜厚の総和がほぼ５μｍであるので、離隔層６の厚さＨはそれより厚い５．５μｍとする。各開口部５を離隔する部分の厚さＷは５０μｍとしたが、特に限定されるものではない。
また、図３に示すとおり、開口部５Ａの角部にアールを付することが好ましい。これは、直角の角部には材料ガスが回り込み難いため、III族窒化物系化合物半導体の成長が不均一なるおそれがあるからである。また、直角の角部にはストレスが集中しやすくなるので当該角部の結晶性が損なわれるおそれがあるからである。
【００１７】
次に、常法のＭＯＣＶＤ法に従い、開口部５に複数のIII族窒化物系化合物半導体層を成長させその中で発光ダイオードの素子構造１０を完成させる。
素子構造１０の例として、図４を参照しながら説明する。
各層のスペックは次の通りである。
【００１８】
ｎクラッド層１６は発光層１７側の低電子濃度ｎ-層とバッファ層１５側の高電子濃度ｎ＋層とからなる２層構造とすることができる。
発光層１７は超格子構造のものに限定されない。発光素子の構成としてはシングルへテロ型、ダブルへテロ型及びホモ接合型のものなどを用いることができる。
発光層１７とｐクラッド層１８との間にマグネシウム等のアクセプタをドープしたバンドギャップの広いＡｌＸＩｎＹＧａ１−Ｘ−ＹＮ（X=0,Y=0,X=Y=0を含む）層を介在させることができる。これは発光層１７中に注入された電子がｐクラッド層１８に拡散するのを防止するためである。
ｐクラッド層１８を発光層１７側の低ホール濃度ｐ−層と電極側の高ホール濃度ｐ＋層とからなる２層構造とすることができる。
【００１９】
パターニングされた酸化シリコン層を持つシリコン（１１１）基板上に、１０００℃の成長温度でＡｌａＧａ１−ａＮ（０≦ａ≦１）製のバッファ層１５を成長させ、温度を１０００℃に保持してｎクラッド層１６以降を常法（ＭＯＣＶＤ法）に従い形成する。この成長法においては、アンモニアガスとIII族元素のアルキル化合物ガス、例えばトリメチルガリウム（ＴＭＧ)、トリメチルアルミニウム（ＴＭＡ）やトリメチルインジウム（ＴＭＩ）とを適当な温度に加熱された基板上に供給して熱分解反応させ、もって所望の結晶を基板の上に成長させる。
各III族窒化物系化合物半導体層をＭＢＥ法で形成することもできる。
【００２０】
透光性電極１９は金を含む薄膜であり、ｐクラッド層１８の上面の実質的な全面を覆って積層される。ｐ電極２０も金を含む材料で構成されており、蒸着により透光性電極１９の上に形成される。
なお、Ｓｉ基板層１１がｎ電極となる。そしてその所望の位置にワイヤーがボンディングされる。
【００２１】
そして、離隔層６のほぼ中央で切断して各素子構造１０を切り分ける。
このように構成された発光素子によれば、素子構造１０の側面が全て酸化シリコン層６で囲まれている。従って、素子構造１０が物理的又は化学的に保護されることとなる。
この実施例では、一つの開口部５に１つの素子構造１０を作り込んだので、離隔層６で切り離したとき各素子構造１０はその全側面が酸化シリコン層（保護層６）で保護されている。なお、開口部５に複数の素子構造を作り込む場合は、離隔層６と接していた部分のみがこの離隔層６で保護されることとなるは当然である。
ただし、離隔層の幅が狭い場合は素子分離での細断時にIII族窒化物系化合物半導体結晶にダイジングブレードの入ることも有るが、信頼性経験上問題がなければかまわない。
【００２２】
この酸化シリコン層６を除去した素子を図５に示す。この素子では基板１１が外周部で帯状に露出する。従って、基板１１の露出部１１Ａにおいて基板に他の処理を施すことができる。露出部１１Ａを大きくとることにより、この部分に他の半導体素子等を形成することができる。また、この露出部１１Ａに電極パッドを形成することもできる。
酸化シリコン層６は各素子構造１０を切り分ける前に除去しても良い。即ち図１（ｅ）の状態でフッ酸等により除去し、その後各素子構造１０を切り分けることとしてもよい。
【００２３】
図６にこの発明の他の実施例の半導体素子を示す。なお、図４と同一の要素には同一の符号を付してその説明を省略する。
各層のスペックは次の通りである。
【００２４】
図６に示すように、バッファ層１５の上にｐクラッド層２６、発光層１７及びｎクラッド層２８を順に成長させて発光ダイオードの素子構造２２が構成される。この素子構造２２の場合、抵抗値の低いｎクラッド層２８が最上面となるのでここの透光性電極（図４の符号１９参照）を省略することが可能となる。
図の符号３０はｎ電極である。Ｓｉ基板１１はそのままｐ電極として利用できる。
【００２５】
酸化シリコン層６を除去した素子を図７に示す。この素子では基板１１が外周部で帯状に露出する。従って、基板１１の露出部１１Ａにおいて基板に他の処理を施すことができる。露出部１１Ａを大きくとることにより、この部分に他の半導体素子等を形成することができる。また、この露出部１１Ａに電極パッドを形成することもできる。
酸化シリコン層６は各素子構造２２を切り分ける前に除去しても良い。即ち図１（ｅ）の状態でフッ酸等により除去し、その後各素子構造２２を切り分けることとしてもよい。
【００２６】
この発明の他の実施例を図８に示す。この例では基板としてサファイアを用いている。図４の例と同一の要素には同一の符号を付してその説明を省略する。
各層のスペックは次の通りである。
【００２７】
バッファ層１５より上のIII族窒化物系化合物半導体層は常法（ＭＯＣＶＤ法）により形成される。符号の４２はｎ電極である。
図８の例は酸化シリコン層６が除去されているが、当該酸化シリコン層６を除去するステップを省略し、図４や図６と同様にIII族窒化物系化合物半導体層を酸化シリコン層６で保護する構成を採ることもできる。
【００２８】
（第２実施例）
この発明の他の実施例の製造方法を説明する。
図９（ａ）に示すように、例えばシリコン基板５１の表面へダイシングブレードによるハーフカットを用いて幅Ｗ：約２５μｍ、間隔Ｌ：３５０μｍ、深さＨ：約５〜１０μｍの溝５３をｘ方向及びｙ方向に形成する。これにより、一辺が約３２５μｍの正方形の部分（第１の環境部分）５５が幅２５μｍの溝５３でその四方を囲まれた構成となる。この正方形の部分５５は半導体素子の形状に合致した形状及びサイズとなる。
なお、溝５３の底面及び側面はダイシングブレードによるハーフカットにより粗化されている。
【００２９】
かかる溝５３を備えた基板５１の上にIII族窒化物系化合物半導体を成長させると、図９（ｂ）に示す通り、正方形の部分５５の上には結晶性の良好な単結晶III族窒化物系化合物半導体層５７が成長する。一方、溝５３の上にはIII族窒化物系化合物半導体が柱状に成長する。その結果、III族窒化物系化合物半導体層５７が相互につながることなく独立して基板上に形成される。
これによって、基板５１とIII族窒化物系化合物半導体５７との熱膨張率が異なってもIII族窒化物系化合物半導体形成領域が小さいので、内部に蓄積されるストレスも小さくなる。よって、III族窒化物系化合物半導体層５７におけるクラックの発生がなくなりその結晶性も向上する。
【００３０】
第２の環境部分となる上記溝５３は、上記ハーフカットの他に、ウエットエッチングやスクライブ等の方法で形成することもできる。更に、溝５３に対応する基板の部分へイオンを注入し当該部分を非晶質化することにより第２の環境部分を形成することもできる。
基板表面を変化させる方法、あるいは基板表面の結晶構造を変化させる方法であれば、上記意外でもかまわない。
III族窒化物系化合物半導体層５７の形成方法など素子の形成方法及び素子の構成は前の実施例と同様である。
【００３１】
本発明が適用される素子は上記の発光ダイオードに限定されるものではなく、受光ダイオード、レーザダイオード、太陽電池等の光素子の他、整流器、サイリスタ及びトランジスタ等のバイポーラ素子、ＦＥＴ等のユニポーラ素子並びにマイクロウェーブ素子などの電子デバイスにも適用できる。
また、これらの素子の中間体としての積層体にも本発明は適用されるものである。
【００３２】
この発明は上記発明の実施の形態及び実施例の記載に何ら限定されるものではなく、特許請求の範囲を逸脱しない範囲で当業者が想到し得る種々の変形態様を包含する。
【００３３】
以下、次の事項を開示する。
（５） 前記III族窒化物系化合物半導体をその上に成長させない材料は酸化シリコン若しくは窒化シリコンである、ことを特徴とする請求項３に記載の製造方法。
（６） 前記第二の環境部分において基板の表面が粗化されている、ことを特徴とする請求項４に記載の製造方法。
（７） 基板表面の高さが前記第一の環境部分と前記第二の環境部分とで異なる、ことを特徴とする（６）に記載の製造方法。
（８） 前記第二の環境部分はウエットエッチング、スクライブ若しくはダイシングブレードによるハーフカットにより形成された段差からなる、ことを特徴とする請求項４に記載の製造方法。
（９） 前記第二の環境部分において前記基板は非晶質である、ことを特徴とする請求項４に記載の製造方法。
（１０） 前記第二の環境部分はイオン注入により非晶質化されている、ことを特徴とする（９）に記載の製造方法。
（１１） 前記第一の環境部分は素子の単位に対応し、該第一の環境部分は前記第二の環境部分で囲まれている、ことを特徴とする請求項１〜４及び（５）〜（１０）のいずれかに記載の製造方法。
（１２）前記第一の環境部分は直角四角形である、ことを特徴とする（１１）に記載の製造方法。
（１３）前記直角四角形の角にアールが付けられている、ことを特徴とする（１２）に記載の製造方法。
（１４） 前記直角四角形の一辺の長さは１００〜１０００μｍである、ことを特徴とする（１１）又は（１２）に記載の製造方法。
（１５） 前記基板は前記第二の環境部分で機能単位毎に素子分離される、ことを特徴とする（１０）〜（１４）のいずれかに記載の製造方法。
（２１） 第一の環境部分と第二の環境部分が形成された基板において前記第一の環境部分の上に形成されたIII族窒化物系化合物半導体層を有効な半導体層として有するIII族窒化物系化合物半導体素子。
（２２） 前記III族窒化物系化合物半導体層を形成する前に、前記第一の環境部分において前記基板表面が表出している、ことを特徴とする（２１）に記載の素子。
（２３） 前記第二の環境部分は前記III族窒化物系化合物半導体をその上に成長させない材料からなる、ことを特徴とする（２２）に記載の素子。
（２４） 前記第一の環境部分の上に成長させたIII族窒化物系化合物半導体層と異なる結晶性の若しくは非晶質の第二のIII族窒化物系化合物半導体層を前記第二の環境部分に成長させる、ことを特徴とする（２２）に記載の素子。
（２５） 前記III族窒化物系化合物半導体をその上に成長させない材料は酸化シリコン若しくは窒化シリコンである、ことを特徴とする（２３）に記載の素子。
（２６） 前記第二の環境部分において基板の表面が粗化されている、ことを特徴とする（２４）に記載の素子。
（２７） 基板表面の高さが前記第一の環境部分と前記第二の環境部分とで異なる、ことを特徴とする（２６）に記載の素子。
（２８） 前記第二の環境部分はウエットエッチング、スクライブ若しくはダイシングブレードによるハーフカットにより形成された段差からなる、ことを特徴とする（２４）に記載の素子。
（２９） 前記第二の環境部分において前記基板は非晶質である、ことを特徴とする（２４）に記載の素子。
（３０） 前記第二の環境部分はイオン注入により非晶質化されている、ことを特徴とする（２９）に記載の素子。
（３１） 前記第一の環境部分は素子の単位に対応し、該第一の環境部分は前記第二の環境部分で囲まれている、ことを特徴とする（２１）〜（３０）のいずれかに記載の素子。
（３２）前記第一の環境部分は直角四角形である、ことを特徴とする（３１）に記載の素子。
（３３）前記直角四角形の角にアールが付けられている、ことを特徴とする（３２）に記載の素子。
（３４） 前記直角四角形の一辺の長さは１００〜１０００μｍである、ことを特徴とする（３１）又は（３２）に記載の素子。
（３５） 前記基板は前記第二の環境部分で機能単位毎に素子分離される、ことを特徴とする（３０）〜（３４）のいずれかに記載の素子。
（４１） 基板表面に第一の環境部分と第二の環境部分とを形成し、
前記第一の環境部分の上に素子を構成するための複数のIII族窒化物系化合物半導体層を積層する、ことを特徴とする積層体の製造方法。
（４２） 前記第一の環境部分において前記基板表面が表出している、ことを特徴とする（４１）に記載の製造方法。
（４３） 前記第二の環境部分は前記III族窒化物系化合物半導体をその上に成長させない材料からなる、ことを特徴とする（４２）に記載の製造方法。
（４４） 前記第一の環境部分の上に成長させたIII族窒化物系化合物半導体層と異なる結晶性の若しくは非晶質の第二のIII族窒化物系化合物半導体層を前記第二の環境部分に成長させる、ことを特徴とする（４２）に記載の製造方法。
（４５） 前記III族窒化物系化合物半導体をその上に成長させない材料は酸化シリコン若しくは窒化シリコンである、ことを特徴とする（４３）に記載の製造方法。
（４６） 前記第二の環境部分において基板の表面が粗化されている、ことを特徴とする（４４）に記載の製造方法。
（４７） 基板表面の高さが前記第一の環境部分と前記第二の環境部分とで異なる、ことを特徴とする（４６）に記載の製造方法。
（４８） 前記第二の環境部分はウエットエッチング、スクライブ若しくはダイシングブレードによるハーフカットにより形成された段差からなる、ことを特徴とする（４４）に記載の製造方法。
（４９） 前記第二の環境部分において前記基板は非晶質である、ことを特徴とする（４４９に記載の製造方法。
（５０） 前記第二の環境部分はイオン注入により非晶質化されている、ことを特徴とする（４９）に記載の製造方法。
（５１） 前記第一の環境部分は素子の単位に対応し、該第一の環境部分は前記第二の環境部分で囲まれている、ことを特徴とする（４１）〜（５０）のいずれかに記載の製造方法。
（５２）前記第一の環境部分は直角四角形である、ことを特徴とする（５１）に記載の製造方法。
（５３）前記直角四角形の角にアールが付けられている、ことを特徴とする（５２）に記載の製造方法。
（５４） 前記直角四角形の一辺の長さは１００〜１０００μｍである、ことを特徴とする（５１）又は（５２）に記載の製造方法。
（５５） 前記基板は前記第二の環境部分で機能単位毎に素子分離される、ことを特徴とする（５０）〜（５４）のいずれかに記載の製造方法。
（６１） 第一の環境部分と第二の環境部分が形成された基板において前記第一の環境部分の上に形成されたIII族窒化物系化合物半導体層を有効な半導体層として有する積層体。
（６２） 前記III族窒化物系化合物半導体層を形成する前に、前記第一の環境部分において前記基板表面が表出している、ことを特徴とする（６１）に記載の積層体。
（６３） 前記第二の環境部分は前記III族窒化物系化合物半導体をその上に成長させない材料からなる、ことを特徴とする（６２）に記載の積層体。
（６４） 前記第一の環境部分の上に成長させたIII族窒化物系化合物半導体層と異なる結晶性の若しくは非晶質の第二のIII族窒化物系化合物半導体層を前記第二の環境部分に成長させる、ことを特徴とする（６２）に記載の積層体。
（６５） 前記III族窒化物系化合物半導体をその上に成長させない材料は酸化シリコン若しくは窒化シリコンである、ことを特徴とする（６３）に記載の積層体。
（６６） 前記第二の環境部分において基板の表面が粗化されている、ことを特徴とする（６４）に記載の積層体。
（６７） 基板表面の高さが前記第一の環境部分と前記第二の環境部分とで異なる、ことを特徴とする（６６）に記載の積層体。
（６８） 前記第二の環境部分はウエットエッチング、スクライブ若しくはダイシングブレードによるハーフカットにより形成された段差からなる、ことを特徴とする（６４）に記載の積層体。
（６９） 前記第二の環境部分において前記基板は非晶質である、ことを特徴とする（６４）に記載の積層体。
（７０） 前記第二の環境部分はイオン注入により非晶質化されている、ことを特徴とする（６９）に記載の積層体。
（７１） 前記第一の環境部分は素子の単位に対応し、該第一の環境部分は前記第二の環境部分で囲まれている、ことを特徴とする（６１）〜（７０）のいずれかに記載の積層体。
（７２）前記第一の環境部分は直角四角形である、ことを特徴とする（７１）に記載の積層体。
（７３）前記直角四角形の角にアールが付けられている、ことを特徴とする（７２）に記載の積層体。
（７４） 前記直角四角形の一辺の長さは１００〜１０００μｍである、ことを特徴とする（７１）又は（７２）に記載の積層体。
（７５） 前記基板は前記第二の環境部分で機能単位毎に素子分離される、ことを特徴とする（７０）〜（７４）のいずれかに記載の積層体。
（８１） III族窒化物系化合物半導体がその上に成長しない材料からなる離隔層を基板上に形成し、
該離隔層で覆われていない基板の表面上へ、前記離隔層で離隔された状態を維持して、複数のIII族窒化物系化合物半導体層を積層する、ことを特徴とするIII族窒化物系化合物半導体素子の製造方法。
（８２） 前記離隔層は素子の単位に対応する開口部を有し、該開口部に前記III族窒化物系化合物半導体が成長する、ことを特徴とする（８１）の製造方法。
（８３） 前記基板が前記離隔層とともに機能単位毎に素子分離される、ことを特徴とする（８２）に記載の製造方法。
（８４） 前記離隔層を除去した後、前記基板が機能単位毎に素子分離される、ことを特徴とする（８２）に記載の製造方法。
（８５） 前記開口部は直角四角形である、ことを特徴とする（８２）に記載の製造方法。
（８６） 前記四角形の開口部の角はアールが付けられている、ことを特徴とする（８５）に記載の製造方法。
（８７） 窒化シリコン若しくは酸化シリコンからなり、一辺が１００〜１０００μｍである直角四角形の開口部を複数有する離隔層を基板上に形成し、
該各開口部内で独立してＧａＮ形半導体層を形成する、ことを特徴とするIII族窒化物系化合物半導体素子の製造方法。
（８８） 基板と、
該基板の上に形成されるIII族窒化物系化合物半導体からなる素子構造と、
前記基板の上に形成され、少なくとも前記素子構造の一の側面を保護する窒化シリコン若しくは酸化シリコンからなる保護層と、を備えてなるIII族窒化物系化合物半導体素子。
（８９） 前記素子構造が前記保護層で囲繞されている、ことを特徴とする（８９）に記載の素子。
（１０１） III族窒化物系化合物半導体がその上に成長しない材料からなる離隔層を基板上に形成し、
該離隔層で覆われていない基板の表面上へ、前記離隔層で離隔された状態を維持して、複数のIII族窒化物系化合物半導体層を積層する、ことを特徴とする積層体の製造方法。
（１０２） 前記離隔層は素子の単位に対応する開口部を有し、該開口部に前記III族窒化物系化合物半導体が成長する、ことを特徴とする（１０１）の製造方法。
（１０３） 前記基板が前記離隔層とともに機能単位毎に素子分離される、ことを特徴とする（１０２）に記載の製造方法。
（１０４） 前記離隔層を除去した後、前記基板が機能単位毎に素子分離される、ことを特徴とする（１０２）に記載の製造方法。
（１０５） 前記開口部は直角四角形である、ことを特徴とする（１０２）に記載の製造方法。
（１０６） 前記四角形の開口部の角はアールが付けられている、ことを特徴とする（１０５）に記載の製造方法。
（１０７） 窒化シリコン若しくは酸化シリコンからなり、一辺が１００〜１０００μｍである直角四角形の開口部を複数有する離隔層を基板上に形成し、
該各開口部内で独立してＧａＮ形半導体層を形成する、ことを特徴とする積層体の製造方法。
（１０８） 基板と、
該基板の上に形成されるIII族窒化物系化合物半導体層と、
前記基板の上に形成され、少なくとも前記III族窒化物系化合物半導体層の一の側面を保護する窒化シリコン若しくは酸化シリコンからなる保護層と、を備えてなる積層体。
（１０９） 前記III族窒化物系化合物半導体層が前記保護層で囲繞されている、ことを特徴とする（１０８）に記載の積層体。
（１１１） 単結晶のIII族窒化物系化合物半導体がその上に成長しない表面状態からなる離隔領域を基板上に形成し、該離隔領域以外の基板表面上にはIII族窒化物系化合物半導体単結晶を、該離隔領域上には非晶質を含む単結晶以外の結晶構造を持つIII族窒化物系化合物半導体材料を形成する、ことを特徴とするIII族窒化物系化合物半導体素子の製造方法。
（１１２） 前記基板をウエットエッチングにて段差を形成する、スクライブあるいはダイシングブレードによるハーフカットにより段差を形成する、イオン注入により基板結晶を非晶質化する、ことによって前記離隔領域を形成する、ことを特徴とする（１１１）に記載の方法。
（１１３） 前記基板が前記離隔領域とともに機能単位毎に素子分離される、ことを特徴とする（１１１）又は（１１３）に記載の製造方法。
（１２１） 単結晶のIII族窒化物系化合物半導体がその上に成長しない表面状態からなる離隔領域を基板上に形成し、該離隔領域以外の基板表面上にはIII族窒化物系化合物半導体単結晶を、該離隔領域上には非晶質を含む単結晶以外の結晶構造を持つIII族窒化物系化合物半導体材料を形成する、ことを特徴とする積層体の製造方法。
（１２２） 前記基板をウエットエッチングにて段差を形成する、スクライブあるいはダイシングブレードによるハーフカットにより段差を形成する、イオン注入により基板結晶を非晶質化する、ことによって前記離隔領域を形成する、ことを特徴とする（１２１）に記載の方法。
（１２３） 前記基板が前記離隔領域とともに機能単位毎に素子分離される、ことを特徴とする（１２１）又は（１２３）に記載の製造方法。
【図面の簡単な説明】
【図１】図１はこの発明の実施例の製造方法を示す工程図である。
【図２】図２は実施例の第２の環境部分である離隔層を示す斜視図である。
【図３】図３は他の実施例の離隔層を示す斜視図である。
【図４】図４は実施例の半導体素子の構成を示す断面図である。
【図５】図５は他の実施例の半導体素子の構成を示す断面図である。
【図６】図６は他の実施例の半導体素子の構成を示す断面図である。
【図７】図７は他の実施例の半導体素子の構成を示す断面図である。
【図８】図８は他の実施例の半導体素子の構成を示す断面図である。
【図９】図９は他の実施例の製造方法を示す工程図である。
【図１０】図１０は第２の環境部分である溝を示す斜視図であう。
【符号の説明】
１、１１、４１、５１ 基板
５ 開口部
６ 離隔層
１０、２２、４０ 素子構造
５３ 溝
【産業上の利用分野】
この発明はIII族窒化物系化合物半導体素子及びその製造方法に関する。
【０００２】
【従来の技術】
III族窒化物系化合物半導体素子はサファイア基板等の上にＭＯＣＶＤ法等でIII族窒化物系化合物半導体を成長させることにより形成される。また、安価でかつそれ自身に導電性のあるシリコン基板又は炭化シリコン基板を用いてその上にIII族窒化物系化合物半導体層を成長させる技術も検討されている。
【０００３】
【発明が解決しようとする課題】
しかしながら、シリコン基板の場合これとＧａＮ系半導層との熱膨張係数が大きく異なる。その結果、III族窒化物系化合物半導体層を成長させるときの雰囲気温度（１０００℃程度まで昇温される）によっては、当該熱膨張係数の相違に起因してIII族窒化物系化合物半導体層内にストレスが発生し、ときにはクラックの生じることがある。
かかる熱膨張係数の相違に起因するIII族窒化物系化合物半導体内のストレスの問題はシリコン基板に限られたものではなく、基板サイズが大きくなれば全ての材質の基板において解決しなければならない問題となる。
【０００４】
【課題を解決するための手段】
この発明はかかる課題に鑑みてなされたものであり、その構成は次の通りである。
基板表面に第一の環境部分と第二の環境部分とを形成し、
前記第一の環境部分の上に素子を構成する複数のIII族窒化物系化合物半導体層を積層する、ことを特徴とするIII族窒化物系化合物半導体素子の製造方法。
【０００５】
かかる製造方法によれば、素子を構成するIII族窒化物系化合物半導体が基板の第一の環境部分の上のみに形成されるので、小さな塊のIII族窒化物系化合物半導体層が相互につながることなくそれぞれ独立して基板上に成長する。従って、基板とIII族窒化物系化合物半導体層との熱膨張率が異なっていても、III族窒化物系化合物半導体層の形成領域が小さいのでその内部に蓄積されるストレスも小さくなる。よって、クラックなどがIII族窒化物系化合物半導体層に殆ど発生しなくなることはもとより、III族窒化物系化合物半導体層自体の結晶性も向上する。
また、基板の径の如何にかかわらず、それぞれのIII族窒化物系化合物半導体層が小さくそこにストレスが蓄積されないので、基板の径を任意の大きさとすることができる。従って、基板の径を大きくとれば製造効率を向上させることができる。
【０００６】
上記において、基板の材質はIII族窒化物系化合物半導体に適したものであれば特に限定されない。サファイア、シリコン、炭化シリコン、酸化亜鉛、リン化ガリウム、ヒ化ガリウム、酸化マグネシウム、酸化マンガンなどを基板の材料として挙げることができる。
【０００７】
第一の環境部分はその上に素子を構成するための結晶性の良好な単結晶のIII族窒化物系化合物半導体を成長させる部分である。第一の環境部分において上記基板が表出しておればそこにIII族窒化物系化合物半導体を結晶性良く成長させることができる。なお、第一の環境部分に金属窒化物（ＴｉＮ等）や金属（Ｔｉ等）などの下地層を形成しておいてもよい。
【０００８】
このような第一の環境部の形状はそこに素子構造を構成できるものであれば特に限定されないが、基板を素子毎に切断することを考慮すると、直角四角形とすることが好ましい。更に好ましくは正方形である。各第一の環境部分ごとに１つの素子を形成することもできるし、第一の環境部分を大きめに設定してその中に複数の素子を形成することもできる。直角四角形の一辺の長さは１００〜１０００μｍとする。第一の環境部分の一辺の長さが１００μｍ未満であると素子を構成できず、他方、一辺の長さが１０００μｍを超えるとそこに成長されるIII族窒化物系化合物半導体層が大きくなるので基板との膨張係数に起因するストレスがその内部に蓄積されるおそれがある。直角四角形の第一の環境部分の一辺の長さは２００〜８００μｍとすることが更に好ましい。実施例では第一の環境部分を正方形としてその一辺の長さを、出願人の現行品（発光ダイオード）と同様の、３５０μｍとした。
なお、直角四角形の第一の環境部分において各角部にアールをつけると、即ち、直角四角形の各角部の面取りをしておくと、III族窒化物系化合物半導体層にかかるストレスが緩和され、その結晶性がより向上する。
【０００９】
第二の環境部分はその上に素子を構成するIII族窒化物系化合物半導体が成長しないようにし、もって各第一の環境部分の上に成長する素子を構成するIII族窒化物系化合物半導体層をそれぞれ離隔する。換言すれば第二の環境部分の存在により、素子を構成するIII族窒化物系化合物半導体が各第一の環境部分の上にそれぞれ独立して成長する。
上記を実現するための第一の形態として、酸化シリコンや窒化シリコンなどのその上にIII族窒化物系化合物半導体を成長させない材料で第二の環境部分を形成する。即ち、基板上に形成された酸化シリコンや窒化シリコンの層が各第一の環境部分上に成長するIII族窒化物系化合物半導体を離隔する。このIII族窒化物系化合物半導体が相互に連結しないように、即ち独立して成長するように当該離隔層の厚さはIII族窒化物系化合物半導体層の設計値より幾分厚くすることが好ましい。
【００１０】
第二の環境部分の他の形態として、当該第二の環境部分の上にIII族窒化物系化合物半導体が成長するが、その結晶性を第一の環境部分の上に成長したIII族窒化物系化合物半導体（素子を構成するためのもの）と異なるもの（非晶質を含む）とする。即ち、第二の環境部分の上に成長するIII族窒化物系化合物半導体の結晶性が第一の環境部分の上のそれに比べて劣るものであれば、基板との熱膨張係数の相違に起因する内部ストレスは構造上脆弱な第二の環境部分の上のIII族窒化物系化合物半導体層に集中し、第一の環境部分の上のIII族窒化物系化合物半導体層にストレスが蓄積することを防止できる。また、別の見方をすれば、当該第二の環境部分の上のIII族窒化物系化合物半導体層へ故意にクラックを生じさせれば、第一の環境部分の上のIII族窒化物系化合物半導体層は相互に離隔されてそれぞれが小さな成長領域となり、大きなストレスの蓄積を防止できる。
上記を達成するには、換言すれば、III族窒化物系化合物半導体の成長領域である第一の環境部分を異種材料からなる第二の環境部分で囲めば良い。第一の環境部分が基板の表出部分からなるとき、かかる形態の第二の環境部分を構成する材料として、例えばＢＮ、ＴｉＮ、ＶＮ、ＣｒＮ、ＺｒＮ、ＮｂＮ、ＨｆＮ、ＴａＮ等の窒化物やＴｉＯｘ、ＶＯｘ、ＣｒＯｘ、ＺｒＯｘ、ＴａＯｘ等の酸化物を挙げられる。
【００１１】
また、第二の環境部分において基板の表面を粗化しておいてもよい。粗化された基板表面上には良好な結晶が成長しないからである。さらに、粗面からなる第二の環境部分とIII族窒化物系化合物半導体の結晶成長に適した鏡面からなる第一の環境部分との間に段差を設けることが好ましい。これにより、第一の環境部分上に成長するIII族窒化物系化合物半導体と第二の環境部分上に成長するIII族窒化物系化合物半導体との一体性が低下し、もって各第一の環境部分上におけるIII族窒化物系化合物半導体の成長により独立性を持たせられる。
このように粗面化された第二の環境部分はウエットエッチング、スクライブあるいはダイシングブレードによるハーフカット等の方法で形成される。
また、第二の環境部分に対応する基板表面へイオン注入しこれを非晶質化してもよい。
【００１２】
第一の環境部分を取り囲む第二の環境部分の幅は特に限定されない。
第二の環境部分を酸化シリコン層等の離隔層で形成したとき、基板を当該離隔層と同時に切断して素子を切り分けると、残された離隔層がIII族窒化物系化合物半導体層の側面を保護することになる。このときには、ダイシングブレードより離隔層の幅を厚くする必要がある。また、離隔層を素子から除去するとその部分の基板が露出する。基板において当該露出した部分に後処理を施して他の機能を持たせる場合（ボンディングパットをつける等）には、離隔層の厚さを任意にできることが後処理の設計自由度を向上させる見地から意義あるものとなる。
【００１３】
III族窒化物系化合物半導体は、一般式としてＡｌＸＧａＹＩｎ１ーＸーＹＮ（０≦Ｘ≦１、０≦Ｙ≦１、０≦Ｘ＋Ｙ≦１）で表されるものであるが、更にIII族元素としてボロン（Ｂ）、タリウム（Ｔｌ）を含んでもよく、また、窒素（Ｎ）の一部を、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、ビスマス（Ｂｉ）で置き換えても良い。III族窒化物系化合物半導体は任意のドーパントを含むものであっても良い。
III族窒化物系化合物半導体層の形成方法は特に限定されないが、例えば、周知の有機金属化合物気相成長法（この明細書で、「ＭＯＣＶＤ法」という。）により形成される。また、周知の分子線結晶成長法（ＭＢＥ法）やハライド系気相成長法（ＨＶＰＥ法）等によっても形成することができる。
【００１４】
第二の環境部分が酸化シリコン等の離隔層からなるとき、第一の環境部分で表出する基板面は離隔層によりいわゆる谷底の状態である。ＭＯＣＶＤ法によりかかる基板面へ効率よくIII族窒化物系化合物半導体層を形成するには、少なくとも窒素や水素などのキャリアガスを基板面に対して実質的に垂直な方向へ吹付けるようにする。これにより、アンモニアガスやＴＭＧなどの材料ガスが効率良く基板面へ供給されることとなる。勿論、材料ガスも基板面に対し垂直方向に吹付けるようにすることが好ましい。
【００１５】
次に、図面を参照しながらこの発明の実施例の説明をする。
（第１実施例）
図１は実施例の製造方法の概略を示す工程図である。
この実施例ではシリコン基板１（直径２インチ）を準備し、その（１１１）面へＣＶＤ法により第二の環境部分を構成する酸化シリコン層２を形成する（図１(ａ）参照）。この酸化シリコン層２の厚さはほぼ５．５μｍとする。
次に、図１（ｂ）に示すように、シリコン層２の上にマスク層３をパターン形成し、マスク層３の開口部４を介して、酸化シリコン層２をウエットエッチングする。これにより、図１（ｃ）に示すように、酸化シリコン層２に第１の環境部分を構成する開口部５が形成され、この開口部５においてシリコン基板１が露出する。
【００１６】
引き続き、図１（ｄ）に示すようにマスク層３を除去する。これにより、開口部５を有する酸化シリコン層が離隔層６となる。
図２は図１（ｄ）の斜視図である。図２に示すとおり、この実施例では開口部５の形状を正方形とする。その一辺の長さＬは３５０μｍであり、出願人の販売する発光ダイオードの大きさとほぼ等しい。発光ダイオードの素子構造を構成する全てのIII族窒化物系化合物半導体層の膜厚の総和がほぼ５μｍであるので、離隔層６の厚さＨはそれより厚い５．５μｍとする。各開口部５を離隔する部分の厚さＷは５０μｍとしたが、特に限定されるものではない。
また、図３に示すとおり、開口部５Ａの角部にアールを付することが好ましい。これは、直角の角部には材料ガスが回り込み難いため、III族窒化物系化合物半導体の成長が不均一なるおそれがあるからである。また、直角の角部にはストレスが集中しやすくなるので当該角部の結晶性が損なわれるおそれがあるからである。
【００１７】
次に、常法のＭＯＣＶＤ法に従い、開口部５に複数のIII族窒化物系化合物半導体層を成長させその中で発光ダイオードの素子構造１０を完成させる。
素子構造１０の例として、図４を参照しながら説明する。
各層のスペックは次の通りである。
ｎクラッド層１６は発光層１７側の低電子濃度ｎ-層とバッファ層１５側の高電子濃度ｎ＋層とからなる２層構造とすることができる。
発光層１７は超格子構造のものに限定されない。発光素子の構成としてはシングルへテロ型、ダブルへテロ型及びホモ接合型のものなどを用いることができる。
発光層１７とｐクラッド層１８との間にマグネシウム等のアクセプタをドープしたバンドギャップの広いＡｌＸＩｎＹＧａ１−Ｘ−ＹＮ（X=0,Y=0,X=Y=0を含む）層を介在させることができる。これは発光層１７中に注入された電子がｐクラッド層１８に拡散するのを防止するためである。
ｐクラッド層１８を発光層１７側の低ホール濃度ｐ−層と電極側の高ホール濃度ｐ＋層とからなる２層構造とすることができる。
【００１９】
パターニングされた酸化シリコン層を持つシリコン（１１１）基板上に、１０００℃の成長温度でＡｌａＧａ１−ａＮ（０≦ａ≦１）製のバッファ層１５を成長させ、温度を１０００℃に保持してｎクラッド層１６以降を常法（ＭＯＣＶＤ法）に従い形成する。この成長法においては、アンモニアガスとIII族元素のアルキル化合物ガス、例えばトリメチルガリウム（ＴＭＧ)、トリメチルアルミニウム（ＴＭＡ）やトリメチルインジウム（ＴＭＩ）とを適当な温度に加熱された基板上に供給して熱分解反応させ、もって所望の結晶を基板の上に成長させる。
各III族窒化物系化合物半導体層をＭＢＥ法で形成することもできる。
【００２０】
透光性電極１９は金を含む薄膜であり、ｐクラッド層１８の上面の実質的な全面を覆って積層される。ｐ電極２０も金を含む材料で構成されており、蒸着により透光性電極１９の上に形成される。
なお、Ｓｉ基板層１１がｎ電極となる。そしてその所望の位置にワイヤーがボンディングされる。
【００２１】
そして、離隔層６のほぼ中央で切断して各素子構造１０を切り分ける。
このように構成された発光素子によれば、素子構造１０の側面が全て酸化シリコン層６で囲まれている。従って、素子構造１０が物理的又は化学的に保護されることとなる。
この実施例では、一つの開口部５に１つの素子構造１０を作り込んだので、離隔層６で切り離したとき各素子構造１０はその全側面が酸化シリコン層（保護層６）で保護されている。なお、開口部５に複数の素子構造を作り込む場合は、離隔層６と接していた部分のみがこの離隔層６で保護されることとなるは当然である。
ただし、離隔層の幅が狭い場合は素子分離での細断時にIII族窒化物系化合物半導体結晶にダイジングブレードの入ることも有るが、信頼性経験上問題がなければかまわない。
【００２２】
この酸化シリコン層６を除去した素子を図５に示す。この素子では基板１１が外周部で帯状に露出する。従って、基板１１の露出部１１Ａにおいて基板に他の処理を施すことができる。露出部１１Ａを大きくとることにより、この部分に他の半導体素子等を形成することができる。また、この露出部１１Ａに電極パッドを形成することもできる。
酸化シリコン層６は各素子構造１０を切り分ける前に除去しても良い。即ち図１（ｅ）の状態でフッ酸等により除去し、その後各素子構造１０を切り分けることとしてもよい。
【００２３】
図６にこの発明の他の実施例の半導体素子を示す。なお、図４と同一の要素には同一の符号を付してその説明を省略する。
各層のスペックは次の通りである。
図６に示すように、バッファ層１５の上にｐクラッド層２６、発光層１７及びｎクラッド層２８を順に成長させて発光ダイオードの素子構造２２が構成される。この素子構造２２の場合、抵抗値の低いｎクラッド層２８が最上面となるのでここの透光性電極（図４の符号１９参照）を省略することが可能となる。
図の符号３０はｎ電極である。Ｓｉ基板１１はそのままｐ電極として利用できる。
【００２５】
酸化シリコン層６を除去した素子を図７に示す。この素子では基板１１が外周部で帯状に露出する。従って、基板１１の露出部１１Ａにおいて基板に他の処理を施すことができる。露出部１１Ａを大きくとることにより、この部分に他の半導体素子等を形成することができる。また、この露出部１１Ａに電極パッドを形成することもできる。
酸化シリコン層６は各素子構造２２を切り分ける前に除去しても良い。即ち図１（ｅ）の状態でフッ酸等により除去し、その後各素子構造２２を切り分けることとしてもよい。
【００２６】
この発明の他の実施例を図８に示す。この例では基板としてサファイアを用いている。図４の例と同一の要素には同一の符号を付してその説明を省略する。
各層のスペックは次の通りである。
バッファ層１５より上のIII族窒化物系化合物半導体層は常法（ＭＯＣＶＤ法）により形成される。符号の４２はｎ電極である。
図８の例は酸化シリコン層６が除去されているが、当該酸化シリコン層６を除去するステップを省略し、図４や図６と同様にIII族窒化物系化合物半導体層を酸化シリコン層６で保護する構成を採ることもできる。
【００２８】
（第２実施例）
この発明の他の実施例の製造方法を説明する。
図９（ａ）に示すように、例えばシリコン基板５１の表面へダイシングブレードによるハーフカットを用いて幅Ｗ：約２５μｍ、間隔Ｌ：３５０μｍ、深さＨ：約５〜１０μｍの溝５３をｘ方向及びｙ方向に形成する。これにより、一辺が約３２５μｍの正方形の部分（第１の環境部分）５５が幅２５μｍの溝５３でその四方を囲まれた構成となる。この正方形の部分５５は半導体素子の形状に合致した形状及びサイズとなる。
なお、溝５３の底面及び側面はダイシングブレードによるハーフカットにより粗化されている。
【００２９】
かかる溝５３を備えた基板５１の上にIII族窒化物系化合物半導体を成長させると、図９（ｂ）に示す通り、正方形の部分５５の上には結晶性の良好な単結晶III族窒化物系化合物半導体層５７が成長する。一方、溝５３の上にはIII族窒化物系化合物半導体が柱状に成長する。その結果、III族窒化物系化合物半導体層５７が相互につながることなく独立して基板上に形成される。
これによって、基板５１とIII族窒化物系化合物半導体５７との熱膨張率が異なってもIII族窒化物系化合物半導体形成領域が小さいので、内部に蓄積されるストレスも小さくなる。よって、III族窒化物系化合物半導体層５７におけるクラックの発生がなくなりその結晶性も向上する。
【００３０】
第２の環境部分となる上記溝５３は、上記ハーフカットの他に、ウエットエッチングやスクライブ等の方法で形成することもできる。更に、溝５３に対応する基板の部分へイオンを注入し当該部分を非晶質化することにより第２の環境部分を形成することもできる。
基板表面を変化させる方法、あるいは基板表面の結晶構造を変化させる方法であれば、上記意外でもかまわない。
III族窒化物系化合物半導体層５７の形成方法など素子の形成方法及び素子の構成は前の実施例と同様である。
【００３１】
本発明が適用される素子は上記の発光ダイオードに限定されるものではなく、受光ダイオード、レーザダイオード、太陽電池等の光素子の他、整流器、サイリスタ及びトランジスタ等のバイポーラ素子、ＦＥＴ等のユニポーラ素子並びにマイクロウェーブ素子などの電子デバイスにも適用できる。
また、これらの素子の中間体としての積層体にも本発明は適用されるものである。
【００３２】
この発明は上記発明の実施の形態及び実施例の記載に何ら限定されるものではなく、特許請求の範囲を逸脱しない範囲で当業者が想到し得る種々の変形態様を包含する。
【００３３】
以下、次の事項を開示する。
（５） 前記III族窒化物系化合物半導体をその上に成長させない材料は酸化シリコン若しくは窒化シリコンである、ことを特徴とする請求項３に記載の製造方法。
（６） 前記第二の環境部分において基板の表面が粗化されている、ことを特徴とする請求項４に記載の製造方法。
（７） 基板表面の高さが前記第一の環境部分と前記第二の環境部分とで異なる、ことを特徴とする（６）に記載の製造方法。
（８） 前記第二の環境部分はウエットエッチング、スクライブ若しくはダイシングブレードによるハーフカットにより形成された段差からなる、ことを特徴とする請求項４に記載の製造方法。
（９） 前記第二の環境部分において前記基板は非晶質である、ことを特徴とする請求項４に記載の製造方法。
（１０） 前記第二の環境部分はイオン注入により非晶質化されている、ことを特徴とする（９）に記載の製造方法。
（１１） 前記第一の環境部分は素子の単位に対応し、該第一の環境部分は前記第二の環境部分で囲まれている、ことを特徴とする請求項１〜４及び（５）〜（１０）のいずれかに記載の製造方法。
（１２）前記第一の環境部分は直角四角形である、ことを特徴とする（１１）に記載の製造方法。
（１３）前記直角四角形の角にアールが付けられている、ことを特徴とする（１２）に記載の製造方法。
（１４） 前記直角四角形の一辺の長さは１００〜１０００μｍである、ことを特徴とする（１１）又は（１２）に記載の製造方法。
（１５） 前記基板は前記第二の環境部分で機能単位毎に素子分離される、ことを特徴とする（１０）〜（１４）のいずれかに記載の製造方法。
（２１） 第一の環境部分と第二の環境部分が形成された基板において前記第一の環境部分の上に形成されたIII族窒化物系化合物半導体層を有効な半導体層として有するIII族窒化物系化合物半導体素子。
（２２） 前記III族窒化物系化合物半導体層を形成する前に、前記第一の環境部分において前記基板表面が表出している、ことを特徴とする（２１）に記載の素子。
（２３） 前記第二の環境部分は前記III族窒化物系化合物半導体をその上に成長させない材料からなる、ことを特徴とする（２２）に記載の素子。
（２４） 前記第一の環境部分の上に成長させたIII族窒化物系化合物半導体層と異なる結晶性の若しくは非晶質の第二のIII族窒化物系化合物半導体層を前記第二の環境部分に成長させる、ことを特徴とする（２２）に記載の素子。
（２５） 前記III族窒化物系化合物半導体をその上に成長させない材料は酸化シリコン若しくは窒化シリコンである、ことを特徴とする（２３）に記載の素子。
（２６） 前記第二の環境部分において基板の表面が粗化されている、ことを特徴とする（２４）に記載の素子。
（２７） 基板表面の高さが前記第一の環境部分と前記第二の環境部分とで異なる、ことを特徴とする（２６）に記載の素子。
（２８） 前記第二の環境部分はウエットエッチング、スクライブ若しくはダイシングブレードによるハーフカットにより形成された段差からなる、ことを特徴とする（２４）に記載の素子。
（２９） 前記第二の環境部分において前記基板は非晶質である、ことを特徴とする（２４）に記載の素子。
（３０） 前記第二の環境部分はイオン注入により非晶質化されている、ことを特徴とする（２９）に記載の素子。
（３１） 前記第一の環境部分は素子の単位に対応し、該第一の環境部分は前記第二の環境部分で囲まれている、ことを特徴とする（２１）〜（３０）のいずれかに記載の素子。
（３２）前記第一の環境部分は直角四角形である、ことを特徴とする（３１）に記載の素子。
（３３）前記直角四角形の角にアールが付けられている、ことを特徴とする（３２）に記載の素子。
（３４） 前記直角四角形の一辺の長さは１００〜１０００μｍである、ことを特徴とする（３１）又は（３２）に記載の素子。
（３５） 前記基板は前記第二の環境部分で機能単位毎に素子分離される、ことを特徴とする（３０）〜（３４）のいずれかに記載の素子。
（４１） 基板表面に第一の環境部分と第二の環境部分とを形成し、
前記第一の環境部分の上に素子を構成するための複数のIII族窒化物系化合物半導体層を積層する、ことを特徴とする積層体の製造方法。
（４２） 前記第一の環境部分において前記基板表面が表出している、ことを特徴とする（４１）に記載の製造方法。
（４３） 前記第二の環境部分は前記III族窒化物系化合物半導体をその上に成長させない材料からなる、ことを特徴とする（４２）に記載の製造方法。
（４４） 前記第一の環境部分の上に成長させたIII族窒化物系化合物半導体層と異なる結晶性の若しくは非晶質の第二のIII族窒化物系化合物半導体層を前記第二の環境部分に成長させる、ことを特徴とする（４２）に記載の製造方法。
（４５） 前記III族窒化物系化合物半導体をその上に成長させない材料は酸化シリコン若しくは窒化シリコンである、ことを特徴とする（４３）に記載の製造方法。
（４６） 前記第二の環境部分において基板の表面が粗化されている、ことを特徴とする（４４）に記載の製造方法。
（４７） 基板表面の高さが前記第一の環境部分と前記第二の環境部分とで異なる、ことを特徴とする（４６）に記載の製造方法。
（４８） 前記第二の環境部分はウエットエッチング、スクライブ若しくはダイシングブレードによるハーフカットにより形成された段差からなる、ことを特徴とする（４４）に記載の製造方法。
（４９） 前記第二の環境部分において前記基板は非晶質である、ことを特徴とする（４４９に記載の製造方法。
（５０） 前記第二の環境部分はイオン注入により非晶質化されている、ことを特徴とする（４９）に記載の製造方法。
（５１） 前記第一の環境部分は素子の単位に対応し、該第一の環境部分は前記第二の環境部分で囲まれている、ことを特徴とする（４１）〜（５０）のいずれかに記載の製造方法。
（５２）前記第一の環境部分は直角四角形である、ことを特徴とする（５１）に記載の製造方法。
（５３）前記直角四角形の角にアールが付けられている、ことを特徴とする（５２）に記載の製造方法。
（５４） 前記直角四角形の一辺の長さは１００〜１０００μｍである、ことを特徴とする（５１）又は（５２）に記載の製造方法。
（５５） 前記基板は前記第二の環境部分で機能単位毎に素子分離される、ことを特徴とする（５０）〜（５４）のいずれかに記載の製造方法。
（６１） 第一の環境部分と第二の環境部分が形成された基板において前記第一の環境部分の上に形成されたIII族窒化物系化合物半導体層を有効な半導体層として有する積層体。
（６２） 前記III族窒化物系化合物半導体層を形成する前に、前記第一の環境部分において前記基板表面が表出している、ことを特徴とする（６１）に記載の積層体。
（６３） 前記第二の環境部分は前記III族窒化物系化合物半導体をその上に成長させない材料からなる、ことを特徴とする（６２）に記載の積層体。
（６４） 前記第一の環境部分の上に成長させたIII族窒化物系化合物半導体層と異なる結晶性の若しくは非晶質の第二のIII族窒化物系化合物半導体層を前記第二の環境部分に成長させる、ことを特徴とする（６２）に記載の積層体。
（６５） 前記III族窒化物系化合物半導体をその上に成長させない材料は酸化シリコン若しくは窒化シリコンである、ことを特徴とする（６３）に記載の積層体。
（６６） 前記第二の環境部分において基板の表面が粗化されている、ことを特徴とする（６４）に記載の積層体。
（６７） 基板表面の高さが前記第一の環境部分と前記第二の環境部分とで異なる、ことを特徴とする（６６）に記載の積層体。
（６８） 前記第二の環境部分はウエットエッチング、スクライブ若しくはダイシングブレードによるハーフカットにより形成された段差からなる、ことを特徴とする（６４）に記載の積層体。
（６９） 前記第二の環境部分において前記基板は非晶質である、ことを特徴とする（６４）に記載の積層体。
（７０） 前記第二の環境部分はイオン注入により非晶質化されている、ことを特徴とする（６９）に記載の積層体。
（７１） 前記第一の環境部分は素子の単位に対応し、該第一の環境部分は前記第二の環境部分で囲まれている、ことを特徴とする（６１）〜（７０）のいずれかに記載の積層体。
（７２）前記第一の環境部分は直角四角形である、ことを特徴とする（７１）に記載の積層体。
（７３）前記直角四角形の角にアールが付けられている、ことを特徴とする（７２）に記載の積層体。
（７４） 前記直角四角形の一辺の長さは１００〜１０００μｍである、ことを特徴とする（７１）又は（７２）に記載の積層体。
（７５） 前記基板は前記第二の環境部分で機能単位毎に素子分離される、ことを特徴とする（７０）〜（７４）のいずれかに記載の積層体。
（８１） III族窒化物系化合物半導体がその上に成長しない材料からなる離隔層を基板上に形成し、
該離隔層で覆われていない基板の表面上へ、前記離隔層で離隔された状態を維持して、複数のIII族窒化物系化合物半導体層を積層する、ことを特徴とするIII族窒化物系化合物半導体素子の製造方法。
（８２） 前記離隔層は素子の単位に対応する開口部を有し、該開口部に前記III族窒化物系化合物半導体が成長する、ことを特徴とする（８１）の製造方法。
（８３） 前記基板が前記離隔層とともに機能単位毎に素子分離される、ことを特徴とする（８２）に記載の製造方法。
（８４） 前記離隔層を除去した後、前記基板が機能単位毎に素子分離される、ことを特徴とする（８２）に記載の製造方法。
（８５） 前記開口部は直角四角形である、ことを特徴とする（８２）に記載の製造方法。
（８６） 前記四角形の開口部の角はアールが付けられている、ことを特徴とする（８５）に記載の製造方法。
（８７） 窒化シリコン若しくは酸化シリコンからなり、一辺が１００〜１０００μｍである直角四角形の開口部を複数有する離隔層を基板上に形成し、
該各開口部内で独立してＧａＮ形半導体層を形成する、ことを特徴とするIII族窒化物系化合物半導体素子の製造方法。
（８８） 基板と、
該基板の上に形成されるIII族窒化物系化合物半導体からなる素子構造と、
前記基板の上に形成され、少なくとも前記素子構造の一の側面を保護する窒化シリコン若しくは酸化シリコンからなる保護層と、を備えてなるIII族窒化物系化合物半導体素子。
（８９） 前記素子構造が前記保護層で囲繞されている、ことを特徴とする（８９）に記載の素子。
（１０１） III族窒化物系化合物半導体がその上に成長しない材料からなる離隔層を基板上に形成し、
該離隔層で覆われていない基板の表面上へ、前記離隔層で離隔された状態を維持して、複数のIII族窒化物系化合物半導体層を積層する、ことを特徴とする積層体の製造方法。
（１０２） 前記離隔層は素子の単位に対応する開口部を有し、該開口部に前記III族窒化物系化合物半導体が成長する、ことを特徴とする（１０１）の製造方法。
（１０３） 前記基板が前記離隔層とともに機能単位毎に素子分離される、ことを特徴とする（１０２）に記載の製造方法。
（１０４） 前記離隔層を除去した後、前記基板が機能単位毎に素子分離される、ことを特徴とする（１０２）に記載の製造方法。
（１０５） 前記開口部は直角四角形である、ことを特徴とする（１０２）に記載の製造方法。
（１０６） 前記四角形の開口部の角はアールが付けられている、ことを特徴とする（１０５）に記載の製造方法。
（１０７） 窒化シリコン若しくは酸化シリコンからなり、一辺が１００〜１０００μｍである直角四角形の開口部を複数有する離隔層を基板上に形成し、
該各開口部内で独立してＧａＮ形半導体層を形成する、ことを特徴とする積層体の製造方法。
（１０８） 基板と、
該基板の上に形成されるIII族窒化物系化合物半導体層と、
前記基板の上に形成され、少なくとも前記III族窒化物系化合物半導体層の一の側面を保護する窒化シリコン若しくは酸化シリコンからなる保護層と、を備えてなる積層体。
（１０９） 前記III族窒化物系化合物半導体層が前記保護層で囲繞されている、ことを特徴とする（１０８）に記載の積層体。
（１１１） 単結晶のIII族窒化物系化合物半導体がその上に成長しない表面状態からなる離隔領域を基板上に形成し、該離隔領域以外の基板表面上にはIII族窒化物系化合物半導体単結晶を、該離隔領域上には非晶質を含む単結晶以外の結晶構造を持つIII族窒化物系化合物半導体材料を形成する、ことを特徴とするIII族窒化物系化合物半導体素子の製造方法。
（１１２） 前記基板をウエットエッチングにて段差を形成する、スクライブあるいはダイシングブレードによるハーフカットにより段差を形成する、イオン注入により基板結晶を非晶質化する、ことによって前記離隔領域を形成する、ことを特徴とする（１１１）に記載の方法。
（１１３） 前記基板が前記離隔領域とともに機能単位毎に素子分離される、ことを特徴とする（１１１）又は（１１３）に記載の製造方法。
（１２１） 単結晶のIII族窒化物系化合物半導体がその上に成長しない表面状態からなる離隔領域を基板上に形成し、該離隔領域以外の基板表面上にはIII族窒化物系化合物半導体単結晶を、該離隔領域上には非晶質を含む単結晶以外の結晶構造を持つIII族窒化物系化合物半導体材料を形成する、ことを特徴とする積層体の製造方法。
（１２２） 前記基板をウエットエッチングにて段差を形成する、スクライブあるいはダイシングブレードによるハーフカットにより段差を形成する、イオン注入により基板結晶を非晶質化する、ことによって前記離隔領域を形成する、ことを特徴とする（１２１）に記載の方法。
（１２３） 前記基板が前記離隔領域とともに機能単位毎に素子分離される、ことを特徴とする（１２１）又は（１２３）に記載の製造方法。
【図面の簡単な説明】
【図１】図１はこの発明の実施例の製造方法を示す工程図である。
【図２】図２は実施例の第２の環境部分である離隔層を示す斜視図である。
【図３】図３は他の実施例の離隔層を示す斜視図である。
【図４】図４は実施例の半導体素子の構成を示す断面図である。
【図５】図５は他の実施例の半導体素子の構成を示す断面図である。
【図６】図６は他の実施例の半導体素子の構成を示す断面図である。
【図７】図７は他の実施例の半導体素子の構成を示す断面図である。
【図８】図８は他の実施例の半導体素子の構成を示す断面図である。
【図９】図９は他の実施例の製造方法を示す工程図である。
【図１０】図１０は第２の環境部分である溝を示す斜視図であう。
【符号の説明】
１、１１、４１、５１ 基板
５ 開口部
６ 離隔層
１０、２２、４０ 素子構造
５３ 溝
Claims (5)
- III族窒化物系化合物半導体がその上に成長しない材料からなる離隔層を基板上に形成し、
該離隔層で覆われていない基板の表面上へ、前記離隔層で離隔された状態を維持して、複数のIII族窒化物系化合物半導体層を積層し、
前記離隔層を前記基板とともに切断して素子分離する、ことを特徴とするIII族窒化物系化合物半導体素子の製造方法。 - 前記離隔層は素子の単位に対応する開口部を有し、該開口部に前記III族窒化物系化合物半導体が成長する、ことを特徴とする請求項１に記載の製造方法。
- 前記開口部は直角四角形である、ことを特徴とする請求項２に記載の製造方法。
- 前記四角形の開口部の角はアールが付けられている、ことを特徴とする請求項３に記載の製造方法。
- 前記基板をシリコンとし、前記離隔層を窒化シリコン若しくは酸化シリコンとする、ことを特徴とする請求項１〜４の何れかに記載の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9294899A JP3702700B2 (ja) | 1999-03-31 | 1999-03-31 | Ｉｉｉ族窒化物系化合物半導体素子及びその製造方法 |
| US09/522,833 US6342404B1 (en) | 1999-03-31 | 2000-03-10 | Group III nitride compound semiconductor device and method for producing |
| US09/985,927 US6982435B2 (en) | 1999-03-31 | 2001-11-06 | Group III nitride compound semiconductor device and method for producing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9294899A JP3702700B2 (ja) | 1999-03-31 | 1999-03-31 | Ｉｉｉ族窒化物系化合物半導体素子及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000286450A JP2000286450A (ja) | 2000-10-13 |
| JP3702700B2 true JP3702700B2 (ja) | 2005-10-05 |
Family
ID=14068701
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9294899A Expired - Fee Related JP3702700B2 (ja) | 1999-03-31 | 1999-03-31 | Ｉｉｉ族窒化物系化合物半導体素子及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6342404B1 (ja) |
| JP (1) | JP3702700B2 (ja) |
Families Citing this family (84)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4627265A (en) * | 1985-08-12 | 1986-12-09 | Redicon Corporation | Double action conversion system |
| JP3568112B2 (ja) * | 1999-12-27 | 2004-09-22 | 豊田合成株式会社 | 半導体基板の製造方法 |
| WO2001075954A1 (fr) * | 2000-03-31 | 2001-10-11 | Toyoda Gosei Co., Ltd. | Procede de decoupage d'une plaquette de semi-conducteur en puces |
| JP2002026386A (ja) * | 2000-07-10 | 2002-01-25 | Toyoda Gosei Co Ltd | Ｉｉｉ族窒化物系化合物半導体発光素子 |
| JP3963068B2 (ja) * | 2000-07-19 | 2007-08-22 | 豊田合成株式会社 | Ｉｉｉ族窒化物系化合物半導体素子の製造方法 |
| KR100771599B1 (ko) * | 2001-02-23 | 2007-10-31 | 엘지전자 주식회사 | 질화물 반도체 박막의 성장 방법 |
| US7163876B2 (en) | 2001-03-29 | 2007-01-16 | Toyoda Gosei Co., Ltd | Method for manufacturing group-III nitride compound semiconductor, and group-III nitride compound semiconductor device |
| JP4698053B2 (ja) * | 2001-03-29 | 2011-06-08 | 豊田合成株式会社 | Ｉｉｉ族窒化物系化合物半導体の製造方法 |
| KR20020080012A (ko) * | 2001-04-10 | 2002-10-23 | 주식회사 에이티씨 | 질화갈륨계 화합물 반도체소자의 제조방법 |
| JP3812368B2 (ja) * | 2001-06-06 | 2006-08-23 | 豊田合成株式会社 | Ｉｉｉ族窒化物系化合物半導体素子及びその製造方法 |
| JP2003142728A (ja) * | 2001-11-02 | 2003-05-16 | Sharp Corp | 半導体発光素子の製造方法 |
| JP3996408B2 (ja) * | 2002-02-28 | 2007-10-24 | ローム株式会社 | 半導体発光素子およびその製造方法 |
| JP4932121B2 (ja) * | 2002-03-26 | 2012-05-16 | 日本電気株式会社 | Ｉｉｉ−ｖ族窒化物系半導体基板の製造方法 |
| WO2004042783A2 (en) * | 2002-05-17 | 2004-05-21 | The Regents Of The University Of California | Hafnium nitride buffer layers for growth of gan on silicon |
| EP1553641B1 (en) | 2002-08-29 | 2011-03-02 | Seoul Semiconductor Co., Ltd. | Light-emitting device having light-emitting diodes |
| DE10245628A1 (de) * | 2002-09-30 | 2004-04-15 | Osram Opto Semiconductors Gmbh | Elektromagnetische Strahlung emittierender Halbleiterchip und Verfahren zu dessen Herstellung |
| US8134223B2 (en) * | 2003-05-08 | 2012-03-13 | Sumitomo Electric Industries, Ltd. | III-V compound crystal and semiconductor electronic circuit element |
| US8120139B2 (en) * | 2003-12-05 | 2012-02-21 | International Rectifier Corporation | Void isolated III-nitride device |
| US7915623B2 (en) * | 2004-03-29 | 2011-03-29 | Sanyo Electric Co., Ltd. | Light-emitting diode array, light-emitting diode, and printer head |
| JP4565320B2 (ja) * | 2004-05-28 | 2010-10-20 | 信越半導体株式会社 | 発光素子の製造方法 |
| JP4651312B2 (ja) * | 2004-06-10 | 2011-03-16 | シャープ株式会社 | 半導体素子の製造方法 |
| JP4817673B2 (ja) * | 2005-02-25 | 2011-11-16 | 三洋電機株式会社 | 窒化物系半導体素子の作製方法 |
| US7680532B2 (en) * | 2005-02-25 | 2010-03-16 | Joseph Wiesel | Detecting atrial fibrillation, method of and apparatus for |
| CN1697205A (zh) * | 2005-04-15 | 2005-11-16 | 南昌大学 | 在硅衬底上制备铟镓铝氮薄膜及发光器件的方法 |
| WO2006125040A2 (en) * | 2005-05-17 | 2006-11-23 | Amberwave Systems Corporation | Lattice-mismatched semiconductor structures with reduced dislocation defect densities related methods for device fabrication |
| US9153645B2 (en) * | 2005-05-17 | 2015-10-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication |
| US20070267722A1 (en) * | 2006-05-17 | 2007-11-22 | Amberwave Systems Corporation | Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication |
| US8324660B2 (en) | 2005-05-17 | 2012-12-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication |
| CN100372137C (zh) * | 2005-05-27 | 2008-02-27 | 晶能光电（江西）有限公司 | 具有上下电极结构的铟镓铝氮发光器件及其制造方法 |
| US8866190B2 (en) * | 2005-06-14 | 2014-10-21 | International Rectifler Corporation | Methods of combining silicon and III-nitride material on a single wafer |
| JP5481067B2 (ja) * | 2005-07-26 | 2014-04-23 | 台湾積體電路製造股▲ふん▼有限公司 | 代替活性エリア材料の集積回路への組み込みのための解決策 |
| KR100706951B1 (ko) * | 2005-08-17 | 2007-04-12 | 삼성전기주식회사 | 수직구조 질화갈륨계 ｌｅｄ 소자의 제조방법 |
| US20070054467A1 (en) * | 2005-09-07 | 2007-03-08 | Amberwave Systems Corporation | Methods for integrating lattice-mismatched semiconductor structure on insulators |
| US7638842B2 (en) * | 2005-09-07 | 2009-12-29 | Amberwave Systems Corporation | Lattice-mismatched semiconductor structures on insulators |
| JP2007081255A (ja) * | 2005-09-16 | 2007-03-29 | Toyota Central Res & Dev Lab Inc | 半導体積層体の製造方法 |
| JP4757586B2 (ja) * | 2005-09-21 | 2011-08-24 | 浜松ホトニクス株式会社 | 化合物半導体基板、化合物半導体デバイス及び化合物半導体基板の製造方法 |
| US7777250B2 (en) * | 2006-03-24 | 2010-08-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lattice-mismatched semiconductor structures and related methods for device fabrication |
| TWI305006B (en) * | 2006-08-31 | 2009-01-01 | Ind Tech Res Inst | Nitride semiconductor and method for forming the same |
| EP2062290B1 (en) | 2006-09-07 | 2019-08-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Defect reduction using aspect ratio trapping |
| WO2008036256A1 (en) * | 2006-09-18 | 2008-03-27 | Amberwave Systems Corporation | Aspect ratio trapping for mixed signal applications |
| US7799592B2 (en) * | 2006-09-27 | 2010-09-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Tri-gate field-effect transistors formed by aspect ratio trapping |
| US7875958B2 (en) * | 2006-09-27 | 2011-01-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Quantum tunneling devices and circuits with lattice-mismatched semiconductor structures |
| US8502263B2 (en) * | 2006-10-19 | 2013-08-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Light-emitter-based devices with lattice-mismatched semiconductor structures |
| US8557681B2 (en) * | 2006-10-30 | 2013-10-15 | International Rectifier Corporation | III-nitride wafer fabrication |
| US9064706B2 (en) | 2006-11-17 | 2015-06-23 | Sumitomo Electric Industries, Ltd. | Composite of III-nitride crystal on laterally stacked substrates |
| JP5332168B2 (ja) * | 2006-11-17 | 2013-11-06 | 住友電気工業株式会社 | Ｉｉｉ族窒化物結晶の製造方法 |
| US9508890B2 (en) * | 2007-04-09 | 2016-11-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Photovoltaics on silicon |
| US7825328B2 (en) | 2007-04-09 | 2010-11-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Nitride-based multi-junction solar cell modules and methods for making the same |
| US8304805B2 (en) | 2009-01-09 | 2012-11-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor diodes fabricated by aspect ratio trapping with coalesced films |
| US8237151B2 (en) | 2009-01-09 | 2012-08-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Diode-based devices and methods for making the same |
| US8329541B2 (en) * | 2007-06-15 | 2012-12-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | InP-based transistor fabrication |
| US7763225B2 (en) * | 2007-06-25 | 2010-07-27 | Ascend Performance Materials Llc | Process of catalytic ammoxidation for hydrogen cyanide production |
| DE112008002387B4 (de) | 2007-09-07 | 2022-04-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Struktur einer Mehrfachübergangs-Solarzelle, Verfahren zur Bildung einer photonischenVorrichtung, Photovoltaische Mehrfachübergangs-Zelle und Photovoltaische Mehrfachübergangs-Zellenvorrichtung, |
| US8217498B2 (en) * | 2007-10-18 | 2012-07-10 | Corning Incorporated | Gallium nitride semiconductor device on SOI and process for making same |
| DE102008010511B4 (de) * | 2008-02-22 | 2023-08-24 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Optoelektronischer Halbleiterkörper und Verfahren zu dessen Herstellung |
| US8183667B2 (en) | 2008-06-03 | 2012-05-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Epitaxial growth of crystalline material |
| US8274097B2 (en) | 2008-07-01 | 2012-09-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reduction of edge effects from aspect ratio trapping |
| US8981427B2 (en) | 2008-07-15 | 2015-03-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Polishing of small composite semiconductor materials |
| JP5416212B2 (ja) | 2008-09-19 | 2014-02-12 | 台湾積體電路製造股▲ふん▼有限公司 | エピタキシャル層の成長によるデバイス形成 |
| US20100072515A1 (en) * | 2008-09-19 | 2010-03-25 | Amberwave Systems Corporation | Fabrication and structures of crystalline material |
| US8253211B2 (en) | 2008-09-24 | 2012-08-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor sensor structures with reduced dislocation defect densities |
| TWI392118B (zh) * | 2008-12-04 | 2013-04-01 | Huga Optotech Inc | 發光二極體之製造方法及發光二極體 |
| KR101563686B1 (ko) | 2009-01-15 | 2015-10-27 | 삼성전자주식회사 | 반도체 발광소자의 제조방법 |
| CN102379046B (zh) * | 2009-04-02 | 2015-06-17 | 台湾积体电路制造股份有限公司 | 从晶体材料的非极性平面形成的器件及其制作方法 |
| TW201112440A (en) * | 2009-09-29 | 2011-04-01 | Ubilux Optoelectronics Corp | Manufacturing method of vertical light emitting diode |
| JP2011171639A (ja) * | 2010-02-22 | 2011-09-01 | Sanken Electric Co Ltd | 半導体装置、半導体ウェハ、半導体装置の製造方法及び半導体ウェハの製造方法 |
| US8378367B2 (en) * | 2010-04-16 | 2013-02-19 | Invenlux Limited | Light-emitting devices with vertical light-extraction mechanism and method for fabricating the same |
| KR20110123118A (ko) | 2010-05-06 | 2011-11-14 | 삼성전자주식회사 | 패터닝된 발광부를 구비한 수직형 발광소자 |
| US8592292B2 (en) * | 2010-09-02 | 2013-11-26 | National Semiconductor Corporation | Growth of multi-layer group III-nitride buffers on large-area silicon substrates and other substrates |
| JP5992174B2 (ja) * | 2011-03-31 | 2016-09-14 | シャープ株式会社 | 窒化物半導体発光素子およびその製造方法 |
| JPWO2013051326A1 (ja) * | 2011-10-05 | 2015-03-30 | シャープ株式会社 | 窒化物半導体発光素子、及び窒化物半導体発光素子の製造方法 |
| US9515222B2 (en) | 2011-10-26 | 2016-12-06 | Anvil Semiconductors Limited | Gallium nitride on 3C—SiC composite wafer |
| GB2495949B (en) * | 2011-10-26 | 2015-03-11 | Anvil Semiconductors Ltd | Silicon carbide epitaxy |
| JP5985322B2 (ja) | 2012-03-23 | 2016-09-06 | 株式会社東芝 | 半導体発光装置及びその製造方法 |
| US9142400B1 (en) | 2012-07-17 | 2015-09-22 | Stc.Unm | Method of making a heteroepitaxial layer on a seed area |
| CN102810612B (zh) * | 2012-08-22 | 2014-11-12 | 华南师范大学 | 一种生长GaN基LED的硅图形衬底及其制备方法 |
| JP2014078590A (ja) * | 2012-10-10 | 2014-05-01 | Tokyo Electron Ltd | 半導体素子の製造方法及び半導体素子 |
| JP6060652B2 (ja) * | 2012-11-28 | 2017-01-18 | 富士通株式会社 | 太陽電池及びその製造方法 |
| JP5999443B2 (ja) * | 2013-06-07 | 2016-09-28 | 豊田合成株式会社 | ＩＩＩ 族窒化物半導体結晶の製造方法およびＧａＮ基板の製造方法 |
| US10707308B2 (en) | 2017-12-24 | 2020-07-07 | HangZhou HaiCun Information Technology Co., Ltd. | Hetero-epitaxial output device array |
| FR3080487B1 (fr) * | 2018-04-20 | 2020-06-12 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Procede de fabrication d’un dispositif optoelectronique a matrice de diodes |
| GB201816455D0 (en) * | 2018-10-09 | 2018-11-28 | Univ Sheffield | LED Arrays |
| FR3112026B1 (fr) * | 2020-06-30 | 2022-09-23 | Aledia | Dispositif optoélectronique et procédé de fabrication |
| DE102021134107A1 (de) * | 2021-12-21 | 2023-06-22 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Verfahren zum herstellen von mikro-halbleiter-leuchtdioden-strukturen und halbleiter-leuchtdiode |
Family Cites Families (40)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5416992A (en) * | 1977-07-07 | 1979-02-07 | Mitsubishi Electric Corp | Light emitting diode |
| JPH04175293A (ja) * | 1990-11-09 | 1992-06-23 | Canon Inc | 選択結晶成長方法 |
| JP3352712B2 (ja) * | 1991-12-18 | 2002-12-03 | 浩 天野 | 窒化ガリウム系半導体素子及びその製造方法 |
| JP2733731B2 (ja) | 1993-09-02 | 1998-03-30 | 河崎 淳三郎 | カ―トロック装置 |
| JP2748355B2 (ja) | 1993-10-21 | 1998-05-06 | 日亜化学工業株式会社 | 窒化ガリウム系化合物半導体チップの製造方法 |
| JP2748354B2 (ja) | 1993-10-21 | 1998-05-06 | 日亜化学工業株式会社 | 窒化ガリウム系化合物半導体チップの製造方法 |
| JP3227287B2 (ja) * | 1993-11-17 | 2001-11-12 | 日亜化学工業株式会社 | 窒化ガリウム系化合物半導体チップの製造方法と窒化ガリウム系化合物半導体素子 |
| JPH07273069A (ja) * | 1994-03-31 | 1995-10-20 | Nichia Chem Ind Ltd | 窒化ガリウム系化合物半導体チップの製造方法 |
| JPH07273367A (ja) | 1994-04-01 | 1995-10-20 | Mitsubishi Cable Ind Ltd | 半導体基板の製造方法および発光素子の製造方法 |
| US6011271A (en) * | 1994-04-28 | 2000-01-04 | Fujitsu Limited | Semiconductor device and method of fabricating the same |
| JPH0927612A (ja) * | 1995-07-10 | 1997-01-28 | Fujitsu Ltd | 量子効果半導体装置とその製造方法 |
| JPH0945670A (ja) * | 1995-07-29 | 1997-02-14 | Hewlett Packard Co <Hp> | Ｉｉｉ族−ｎ系結晶の気相エッチング方法および再成長方法 |
| JP3764792B2 (ja) * | 1997-02-20 | 2006-04-12 | シャープ株式会社 | 窒化物半導体のエッチング方法 |
| JP3139445B2 (ja) * | 1997-03-13 | 2001-02-26 | 日本電気株式会社 | ＧａＮ系半導体の成長方法およびＧａＮ系半導体膜 |
| US6348096B1 (en) * | 1997-03-13 | 2002-02-19 | Nec Corporation | Method for manufacturing group III-V compound semiconductors |
| EP0874405A3 (en) * | 1997-03-25 | 2004-09-15 | Mitsubishi Cable Industries, Ltd. | GaN group crystal base member having low dislocation density, use thereof and manufacturing methods thereof |
| JPH10265297A (ja) * | 1997-03-26 | 1998-10-06 | Shiro Sakai | ＧａＮバルク単結晶の製造方法 |
| JP3257442B2 (ja) * | 1997-04-09 | 2002-02-18 | 松下電器産業株式会社 | 窒化ガリウム結晶の製造方法 |
| CA2258080C (en) * | 1997-04-11 | 2007-06-05 | Nichia Chemical Industries, Ltd. | Nitride semiconductor growth method, nitride semiconductor substrate, and nitride semiconductor device |
| DE19715572A1 (de) * | 1997-04-15 | 1998-10-22 | Telefunken Microelectron | Verfahren zum Herstellen von epitaktischen Schichten eines Verbindungshalbleiters auf einkristallinem Silizium und daraus hergestellte Leuchtdiode |
| US6083841A (en) * | 1997-05-15 | 2000-07-04 | Rohm Co., Ltd. | Method of etching gallium-nitride based compound semiconductor layer and method of manufacturing semiconductor light emitting device utilizing the same |
| JPH1143398A (ja) * | 1997-07-22 | 1999-02-16 | Mitsubishi Cable Ind Ltd | ＧａＮ系結晶成長用基板およびその用途 |
| JP3503439B2 (ja) * | 1997-09-11 | 2004-03-08 | 日亜化学工業株式会社 | 窒化物半導体素子 |
| US6266355B1 (en) * | 1997-09-12 | 2001-07-24 | Sdl, Inc. | Group III-V nitride laser devices with cladding layers to suppress defects such as cracking |
| JPH1192296A (ja) * | 1997-09-24 | 1999-04-06 | Mitsubishi Cable Ind Ltd | ＧａＮ系結晶成長用基板およびその用途 |
| JPH11135882A (ja) * | 1997-10-28 | 1999-05-21 | Sharp Corp | 化合物半導体基板、及び化合物半導体基板の製造方法、並びに発光素子 |
| JP3036495B2 (ja) * | 1997-11-07 | 2000-04-24 | 豊田合成株式会社 | 窒化ガリウム系化合物半導体の製造方法 |
| JP3456413B2 (ja) * | 1997-11-26 | 2003-10-14 | 日亜化学工業株式会社 | 窒化物半導体の成長方法及び窒化物半導体素子 |
| JP3252779B2 (ja) * | 1998-01-16 | 2002-02-04 | 松下電器産業株式会社 | 半導体発光素子及び半導体発光装置 |
| US6608327B1 (en) * | 1998-02-27 | 2003-08-19 | North Carolina State University | Gallium nitride semiconductor structure including laterally offset patterned layers |
| TW417315B (en) * | 1998-06-18 | 2001-01-01 | Sumitomo Electric Industries | GaN single crystal substrate and its manufacture method of the same |
| JP4005701B2 (ja) * | 1998-06-24 | 2007-11-14 | シャープ株式会社 | 窒素化合物半導体膜の形成方法および窒素化合物半導体素子 |
| US6368733B1 (en) * | 1998-08-06 | 2002-04-09 | Showa Denko K.K. | ELO semiconductor substrate |
| JP2000077336A (ja) * | 1998-08-28 | 2000-03-14 | Sony Corp | 半導体成長用基板およびその製造方法ならびに半導体装置 |
| JP3470623B2 (ja) * | 1998-11-26 | 2003-11-25 | ソニー株式会社 | 窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法、半導体装置の製造方法および半導体装置 |
| US6580098B1 (en) * | 1999-07-27 | 2003-06-17 | Toyoda Gosei Co., Ltd. | Method for manufacturing gallium nitride compound semiconductor |
| WO2001025511A1 (en) * | 1999-10-01 | 2001-04-12 | Cornell Research Foundation, Inc. | Single step process for epitaxial lateral overgrowth of nitride based materials |
| US6812053B1 (en) * | 1999-10-14 | 2004-11-02 | Cree, Inc. | Single step pendeo- and lateral epitaxial overgrowth of Group III-nitride epitaxial layers with Group III-nitride buffer layer and resulting structures |
| WO2001033643A1 (en) * | 1999-10-29 | 2001-05-10 | Ohio University | BAND GAP ENGINEERING OF AMORPHOUS Al-Ga-N ALLOYS |
| JP4432180B2 (ja) * | 1999-12-24 | 2010-03-17 | 豊田合成株式会社 | Ｉｉｉ族窒化物系化合物半導体の製造方法、ｉｉｉ族窒化物系化合物半導体素子及びｉｉｉ族窒化物系化合物半導体 |
-
1999
- 1999-03-31 JP JP9294899A patent/JP3702700B2/ja not_active Expired - Fee Related
-
2000
- 2000-03-10 US US09/522,833 patent/US6342404B1/en not_active Expired - Lifetime
-
2001
- 2001-11-06 US US09/985,927 patent/US6982435B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20020070383A1 (en) | 2002-06-13 |
| US6982435B2 (en) | 2006-01-03 |
| JP2000286450A (ja) | 2000-10-13 |
| US6342404B1 (en) | 2002-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3702700B2 (ja) | Ｉｉｉ族窒化物系化合物半導体素子及びその製造方法 | |
| JP3436128B2 (ja) | 窒化物半導体の成長方法及び窒化物半導体素子 | |
| US7154123B2 (en) | Nitride-based semiconductor light-emitting device | |
| TWI395341B (zh) | Group III nitride semiconductor crystal and its manufacturing method, Group III nitride semiconductor device and manufacturing method thereof, and light emitting machine | |
| TWI425558B (zh) | 形成電路結構的方法 | |
| TWI221688B (en) | Manufacturing method of a semiconductor light emitting device, semiconductor light emitting device, manufacturing method of semiconductor device, semiconductor device, manufacturing method of a device and device | |
| KR100634340B1 (ko) | 질화물 반도체 소자 및 그 제조방법 | |
| JP3491538B2 (ja) | 窒化物半導体の成長方法及び窒化物半導体素子 | |
| US20050199885A1 (en) | Light-emitting device and method of manufacturing the same | |
| WO2003072856A1 (fr) | Procede de production de semi-conducteur a base d'un compose nitrure du groupe iii | |
| WO2002058120A1 (en) | Crystal film, crystal substrate, and semiconductor device | |
| KR100303963B1 (ko) | 질화갈륨계화합물반도체발광소자및그제조방법 | |
| JP2007524224A (ja) | 半導体チップの製造方法 | |
| JPH11251253A (ja) | 窒化物半導体基板の製造方法および窒化物半導体基板 | |
| KR20130111577A (ko) | Ⅲ족 질화물 발광 소자 | |
| WO2006041134A1 (ja) | 窒化化合物半導体素子およびその製造方法 | |
| JPH11340508A (ja) | 窒化物半導体の成長方法及び窒化物半導体素子 | |
| JP3796060B2 (ja) | 半導体レーザ素子およびその製造方法 | |
| WO2022158557A1 (ja) | 発光素子、半導体レーザ素子並びにその製造方法および製造装置 | |
| JPH11330622A (ja) | 窒化物半導体素子 | |
| JP7343607B2 (ja) | 半導体素子および半導体素子の製造方法 | |
| JP3906739B2 (ja) | 窒化物半導体基板の製造方法 | |
| JP2008071910A (ja) | 窒化物半導体発光ダイオード素子およびその製造方法 | |
| JP3025760B2 (ja) | 窒化ガリウム系半導体レーザ素子およびその製造方法 | |
| JP4701513B2 (ja) | 発光素子及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040914 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041111 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050201 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050322 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050628 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050711 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080729 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090729 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090729 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100729 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110729 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120729 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120729 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130729 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |