JPH11135882A - 化合物半導体基板、及び化合物半導体基板の製造方法、並びに発光素子 - Google Patents

化合物半導体基板、及び化合物半導体基板の製造方法、並びに発光素子

Info

Publication number
JPH11135882A
JPH11135882A JP29514097A JP29514097A JPH11135882A JP H11135882 A JPH11135882 A JP H11135882A JP 29514097 A JP29514097 A JP 29514097A JP 29514097 A JP29514097 A JP 29514097A JP H11135882 A JPH11135882 A JP H11135882A
Authority
JP
Japan
Prior art keywords
mica
compound semiconductor
crystal
gan
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29514097A
Other languages
English (en)
Inventor
Atsushi Ogawa
淳 小河
Takayuki Yuasa
貴之 湯浅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP29514097A priority Critical patent/JPH11135882A/ja
Priority to US09/179,250 priority patent/US6420283B1/en
Publication of JPH11135882A publication Critical patent/JPH11135882A/ja
Pending legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02472—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds

Abstract

(57)【要約】 【課題】 窒素を主成分として含むＩＩＩ−Ｖ族化合物
半導体の良好な結晶を得ることを目的とする。 【解決手段】 マイカ上に、直接又は中間層を介して、
窒素を主成分とするＩＩＩ−Ｖ族化合物半導体を結晶成
長させてなることを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は窒素を主成分とする
ＩＩＩ−Ｖ族化合物半導体の製造方法に関する。
【０００２】
【従来の技術】近年、ＧａＮ系化合物半導体によって高
輝度の青色発光ダイオードが商品化され、窒化物半導体
は発光デバイス材料として大きく期待されている。従来
より、窒化物半導体は、ハイドライド気相成長法（以下
ＨＶＰＥ法）や、有機金属気相成長法（以下ＭＯＣＶＤ
法）や、分子線エピタキシー法（以下ＭＢＥ法）等によ
り成長されている。その基板としては、本来、成長膜と
同種のものを使用することが理想的ではあるが、窒化物
単結晶の基板は大きなものを得ることが困難なため、代
用として、サファイア基板（特開平２−２２９４７６号
公報、特開平４−２９７０２３号公報）や、ＳｉＣ基板
（特開平８−２０３８３４号公報）、スピネル基板、Ｇ
ａＡｓ基板等を用いることが通例であった。
【０００３】
【発明が解決しようとする課題】しかし、サファイア基
板を用いた場合、基板は純度の良いものが手に入りやす
いという優位性はあるが、成長する窒化物半導体との格
子不整合は大きく、また、熱膨張係数の差も大きいた
め、成長層の中に１０1 0 ｃｍ- 2 程度の多くの欠陥が
生じ、成長層内に潜在応力が発生するという問題が生じ
る。また、ＳｉＣ基板を用いた場合、格子不整合による
問題は改善されるものの、熱膨張係数差により成長膜表
面にクラックが生じるという問題を有する。また、Ｇａ
Ａｓ基板を用いた場合は、成長温度に制限を受け、必要
とする１０００℃近傍の成長ができないばかりでなく、
成長膜が立方晶と六方晶の混在した形態をとることが多
いため、良質な結晶成長を行うことが困難である。
【０００４】本発明は上述する課題を解決するためにな
されたもので、結晶成長させる窒素を主成分とするＩＩ
Ｉ−Ｖ族化合物半導体との格子定数や熱膨脹係数の差が
比較的小さく、耐熱性に優れた材料を用いて、この材料
上に窒素を主成分とするＩＩＩ−Ｖ族化合物半導体層を
積層成長させることにより、当該窒素を主成分として含
むＩＩＩ−Ｖ族化合物半導体の良好な結晶を得ることを
目的とする。
【０００５】
【課題を解決するための手段】この発明（請求項１）に
係る化合物半導体基板は、マイカと、該マイカ上に結晶
成長された窒素を主成分とするＩＩＩ−Ｖ族化合物半導
体とを備えてなることによって上記目的を達成する。
【０００６】マイカ上に、窒素を主成分とするＩＩＩ−
Ｖ族化合物半導体を結晶成長することにより、高品質な
化合物半導体基板を得ることが可能になる。
【０００７】マイカは、ｃ軸とａ、ｂ軸面内（以下、層
状面内）方向の結合力の比が１：１０〜１００程度あ
り、欠陥は層状面内方向に入る傾向が強い。また、マイ
カの層状面内方向と窒素を主成分とするＩＩＩ−Ｖ族化
合物半導体の結合力の比が１：１０〜１００程度である
ため、マイカ上の窒素を主成分とするＩＩＩ−Ｖ族化合
物半導体成長層にかかる格子不整合による応力は、マイ
カの層状面内方向に転位等の欠陥が導入されることで緩
和される。これにより、ｃ軸方向の欠陥が抑えられて、
ＧａＮ、ＡｌＮ、ＡｌxＧａ1-xＮ（０＜ｘ＜１）、Ｉｎ
yＧａ1-yＮ（０＜ｙ＜１）等の転位密度が少ない結晶性
の良好な窒素を主成分とするＩＩＩ−Ｖ族化合物半導体
結晶が得られる。
【０００８】この発明（請求項２）に係る化合物半導体
基板は、マイカと、該マイカ上に形成された中間層と、
該中間層上に結晶成長された窒素を主成分とするＩＩＩ
−Ｖ族化合物半導体とを備えてなることによって上記目
的を達成する。
【０００９】マイカと、窒素を主成分とするＩＩＩ−Ｖ
族化合物半導体との間に中間層を介在させることによ
り、より高品質な化合物半導体基板を得ることが可能に
なる。
【００１０】当該中間層として、ＺｎＯ、ＡｌＮ、Ｇａ
Ｎ、又はＡｌxＧａ1-xＮ（０＜ｘ＜１）のいずれかを用
いることが好ましい。
【００１１】この発明（請求項３）に係る化合物半導体
基板は、前記マイカには予めマスクパターンが形成され
てなることによって上記目的を達成する。
【００１２】当該マスクパターンとして、ＳｉＯ2、Ｓ
ｉ3Ｎ4、又はＴｉＮのいずれかを用いることが好まし
い。
【００１３】予めマスクパターンを形成したマイカに窒
素を主成分とするＩＩＩ−Ｖ族化合物半導体を結晶成長
させることにより、結晶成長させる窒素を主成分とする
ＩＩＩ−Ｖ族化合物半導体のマスクパターン近傍に故意
に欠陥を形成することが可能になり、これによって、窒
素を主成分とするＩＩＩ−Ｖ族化合物半導体とマイカと
の格子不整合及び熱膨張係数差から発生する歪応力を緩
和することができ、また、マスクパターンをマイカ全体
に形成することにより、歪応力から誘発されるマイカの
層状の割れを特定部位ではなく、一様に発生させ、マイ
カに対して均一に歪を緩和させることが可能になってさ
らに結晶性の良好な窒素を主成分とするＩＩＩ−Ｖ族化
合物半導体を得ることができる。
【００１４】パターン幅は０．５〜８μｍ、開口部は２
０〜２０００μｍの範囲が好ましい。パターン幅は、
０．５μｍより小さくすると、開口部でＧａＮが結晶性
良く成長する前に、隣のＧａＮ同士で結合するため好ま
しくなく、８μｍより大きい場合、開口部で成長したＧ
ａＮ結晶同士の結合ができなくなる上、単位面積辺りの
マスクとＧａＮ結晶との接触部分の比率が下がり、接触
部での歪応力の緩和が困難になり好ましくない。
【００１５】また、開口部は、２０μｍより小さくなる
と、横方向に比べて縦方向の成長が大きくなり過ぎて、
横方向のＧａＮ結晶同士の結合ができなくなり、また２
０００μｍより大きい場合、上述した理由と同様に、マ
スクとＧａＮ結晶との接触部分の比率が下がり、歪応力
の緩和が困難になる。
【００１６】この発明（請求項４）に係る化合物半導体
基板の製造方法は、マイカ上に、直接又は中間層を介し
て、窒素を主成分とするＩＩＩ−Ｖ族化合物半導体を結
晶成長させてなることによって上記目的を達成する。
【００１７】この発明（請求項５）に係る化合物半導体
基板の製造方法は、予めマスクパターンが形成されたマ
イカ上に、直接又は中間層を介して、窒素を主成分とす
るＩＩＩ−Ｖ族化合物半導体を結晶成長させてなること
によって上記目的を達成する。
【００１８】この発明（請求項６）に係る化合物半導体
基板の製造方法は、前記マイカが、化合物半導体が結晶
成長された後に、該化合物半導体から剥離除去されてな
ることによって上記目的を達成する。
【００１９】窒素を主成分とするＩＩＩ−Ｖ族化合物半
導体を厚さ４０μｍ以上成長させた後、マイカを剥離す
ることにより、該ＩＩＩ−Ｖ族化合物半導体に対するマ
イカからの応力を解放することが可能になり、良質な窒
素を主成分とするＩＩＩ−Ｖ族化合物半導体を提供する
ことができる。また、この結晶から、当該窒素を主成分
とするＩＩＩ−Ｖ族化合物半導体のホモ接合用基板を作
成することも可能となる。
【００２０】また、マイカの除去に関しては、マイカが
層状物質であり、ｃ軸に垂直な面内での剥離が容易であ
る性質を利用する。ある程度まで剥離用のナイフ等で剥
離を行った後、基板裏面を軽く研磨することにより、簡
単に窒素を主成分とするＩＩＩ−Ｖ族化合物半導体のみ
を取り出すことが可能になる。
【００２１】この発明（請求項７）に係る化合物半導体
基板の製造方法は、前記マイカが、組成式 α1-xβ3-y（γ4Ｏ10）δ2 （０≦ｘ≦０．５、０≦ｙ≦１、 α＝Ｋ，Ｃａ，Ｎａ，Ｂａ，ＮＨ4，Ｈ3Ｏのいずれか、
β＝Ａｌ，Ｆｅ，Ｍｇ，Ｍｎ，Ｌｉ，Ｚｎ，Ｖ，Ｃｒ，
Ｔｉのいずれか、γ＝Ｓｉ，Ａｌ，Ｂｅ，Ｆｅのうち、
１種以上、δ＝Ｆ，ＯＨのいずれか）で示される結晶か
らなることによって上記目的を達成する。
【００２２】マイカ（α1-xβ3-y（γ4Ｏ10）δ2）は、
その構成する組成を若干変更することにより、耐熱性
（５５０℃〜１３５０℃）、格子定数（ａｏ＝５．２１
〜５．３１Å、ｂｏ＝９．０１〜９．２１Å、ｃｏ＝１
０．０７〜１０．２２Å）、熱膨張係数（層状面内方向
＝８〜９０×１０-6／℃、ｃ軸方向＝１５〜２８０×１
０-6／℃）等を変えることができ、成長する窒化物半導
体の組成や層構造に応じて、基板の特性を変化させるこ
とができる。従って、ＧａＮばかりでなく、ＡｌＮ、Ａ
ｌxＧａ1-xＮ（０＜ｘ＜１）、ＩｎyＧａ1-yＮ（０＜ｙ
＜１）の層構造に応じた全ての窒素を主成分とするＩＩ
Ｉ−Ｖ族化合物半導体の成長に於いて良好な結晶が得ら
れる。
【００２３】この発明（請求項８）に係る化合物半導体
基板の製造方法は、前記マイカが、組成式ＫＭｇ3（Ｓ
ｉ3ＡｌＯ10）Ｆ2で示される結晶からなることによって
上記目的を達成する。
【００２４】合成マイカ（ＫＭｇ3（Ｓｉ3ＡｌＯ10）Ｆ
2）は、溶融温度が１３５０℃程度とマイカの中でも比
較的高く、窒素を主成分とするＩＩＩ−Ｖ族化合物半導
体の中で比較的成長温度の高いＧａＮの成長温度（約１
０００℃）においても安定している。
【００２５】この発明（請求項９）に係る化合物半導体
基板の製造方法は、前記マイカが、組成式ＫＭｇ3（Ｓ
ｉ3ＡｌＯ10）（ＯＨ）2で示される結晶からなることに
よって上記目的を達成する。
【００２６】マイカ（Ｂｉｏｔｉｔｅ：ＫＭｇ3（Ｓｉ3
ＡｌＯ10）（ＯＨ）2）は分解温度が８００℃付近であ
るが、ＩｎyＧａ1-yＮ（０＜ｙ＜１）の結晶成長は比較
的低温（７７０℃程度）で行うため、このマイカ（Ｂｉ
ｏｔｉｔｅ）を使用することが可能である。さらに、窒
素を主成分とするＩＩＩ−Ｖ族化合物半導体の組成によ
っては、合成マイカ（ＫＭｇ3（Ｓｉ3ＡｌＯ10）Ｆ2）
よりも、格子整合性が良好になり、成長物質の結晶性は
より向上する。
【００２７】この発明（請求項１０）に係る化合物半導
体基板の製造方法は、マイカにマスクパターンを形成す
る工程と、該マスクパターン非形成領域に中間層を形成
する工程と、該中間層上に窒素を主成分とするＩＩＩ−
Ｖ族化合物半導体を第１の成長方法で結晶成長させる工
程と、該窒素を主成分とするＩＩＩ−Ｖ族化合物半導体
の上に、同一のＩＩＩ−Ｖ族化合物半導体を第２の成長
方法で結晶成長させる工程と、前記マイカを剥離除去す
る工程とを含むことによって上記目的を達成する。
【００２８】この発明（請求項１１）に係る発光素子
は、請求項１、２、又は３のいずれかの化合物半導体基
板を、基板として用いて形成されてなることによって、
上記目的を達成する。
【００２９】この発明（請求項１２）に係る発光素子
は、請求項４、５、６、７、８、９、又は１０のいずれ
かの製造方法を用いて製造された化合物半導体基板を、
基板として用いて形成されてなることによって、上記目
的を達成する。
【００３０】請求項１、２、又は３のいずれかの化合物
半導体基板を基板として用いるか、若しくは請求項４、
５、６、７、８、９又は１０のいずれかの製造方法を用
いて製造された化合物半導体基板を基板として用いて発
光素子を形成することにより、直接、基板からｎ型電極
を形成することが可能となるため、ドライエッチングの
工程が省かれて歩留まりが向上する。また劈開が容易に
なるため、レーザを形成する場合に、良好なレーザ端面
を形成することが可能になり、発光効率を改善すること
が可能になる。
【００３１】また、マイカは、窒素を主成分とするＩＩ
Ｉ−Ｖ族化合物半導体を結晶成長させた後、剥離除去す
ることが好ましいが、当該窒素を主成分とするＩＩＩ−
Ｖ族化合物半導体を結晶させる際に、部分的に剥離する
こともある。このような場合においても、必要に応じ
て、剥離用のナイフを用いて剥離した後、研磨を行った
り、あるいは剥離用のナイフを用いることなく、研磨を
行うだけで化合物半導体基板を得ることができる。
【００３２】なお、本発明において、窒素を主成分とす
るＩＩＩ−Ｖ族化合物半導体とは、Ｖ族元素が窒素であ
るＩＩＩ−Ｖ族化合物半導体のことを示しており、例え
ばＧａＮ、ＡｌＮ、ＡｌxＧａ1-xＮ（０＜ｘ＜１）、Ｉ
ｎＮ、ＩｎyＧａ1-yＮ（０＜ｙ＜１）、ＩｎαＧａβＡ
ｌ1-α-βＮ（０＜α＜１、０＜β＜１）を指すもので
ある。
【００３３】
【発明の実施の形態】これより、本発明を実施した形態
を具体的に挙げながら詳細に説明する。
【００３４】（実施の形態１）本実施の形態では、ＨＶ
ＰＥ法を用いてＧａＮ結晶を成長した例について示す。
【００３５】図１、及び図２に本実施の形態で使用した
ＨＶＰＥ装置の概略図、及び作製したＧａＮ結晶の断面
図をそれぞれ示す。成長用基板（３）として合成マイカ
（ＫＭｇ3（Ｓｉ3ＡｌＯ10）Ｆ2）のＣ面を用いた。結
晶成長装置に入れる前に前処理として、マイカ表面を有
機溶媒で洗浄を行い、Ｈ2フロー中、約１０００℃でマ
イカのクリーニングを行う。ＩＩＩ族原料は、Ｇａ金属
（１）を約７００℃で保持しながら、Ｇａ金属上にＨＣ
ｌガス（６）１００ｃｃ／ｍｉｎ．を導入してＧａのク
ロライド化合物（２）を形成し、キャリアガスであるＨ
2ガス（４）１０００ｃｃ／ｍｉｎ．と混合して供給を
行った。また、Ｖ族原料はアンモニアガス（ＮＨ3）
（５）を約２０００ｃｃ／ｍｉｎ．と、キャリアガスで
あるＨ2ガス（４）１００００ｃｃ／ｍｉｎ．を混合し
て供給を行った。その後、キャリアガス、原料ガスは石
英反応管（７）を通じて排気装置（８）へと送られる。
マイカ（３）は約１０００℃になるように維持しなが
ら、上述したＩＩＩ族原料とＶ族原料を基板上で混合し
て３時間成長を行った。成長終了後、基板を自然冷却
し、成長室から取り出した。
【００３６】本条件で作製した成長膜（１１）の厚みは
約３００μｍであり、成長した膜は透明で、Ｘ線による
結晶の（０００４）からの回折ピークの半値幅は約１５
ａｒｃｍｉｎ．であった。表面には約１μｍ程度の凹凸
はあるが、結晶表面に発生している転位（１０）は１０
8ｃｍ-2であった。欠陥密度が低減された理由は、マイ
カに、ＧａＮ成長、及び自然冷却中に層状に割れ（９）
が生じ、ＧａＮ膜との格子不整合及び熱膨張係数差から
発生する歪応力を緩和したためである。具体的には、成
長膜の方位関係はＧａＮ［１１−２０］／／マイカ［１
０−１０］、ＧａＮ［１０−１０］／／マイカ［１１−
２０］であり、成長層面内では、ＧａＮのａ軸とマイカ
のｂ軸方向が一致する。この場合の格子不整合が、マイ
カａ軸方向では４．１３％（＝（ＧａＮのｂ軸格子定数
−マイカａ軸格子定数）／マイカのａ軸格子定数）、マ
イカｂ軸方向では４．０３％（＝（ＧａＮのａ軸格子定
数の３倍周期−マイカｂ軸格子定数）／マイカのｂ軸格
子定数）であり、熱膨張係数比は３〜５（＝ＧａＮの面
内方向の熱膨張係数／マイカの面内方向の熱膨張係数）
である。
【００３７】本実施の形態において、成長膜はＧａＮ以
外にも、ＩｎyＧａ1-yＮ（０＜ｙ＜１）においても同様
の効果が得られた。また、ＨＶＰＥ法に変えて、ＭＯＣ
ＶＤ法や、ＭＢＥ法、ＭＯＭＢＥ法等の成長方法を用い
ても、ＡｌＮ、ＡｌxＧａ1-xＮ（０＜ｘ＜１）、Ｉｎy
Ｇａ1-yＮ（０＜ｙ＜１）、ＩｎαＧａβＡｌ1-α-βＮ
（０＜α＜１、０＜β＜１）の結晶成長において、上記
同様の効果が得られた。成長層の組成、ドーピングの種
類、濃度等を変化させた多層構造の成長においても、本
実施の形態と同様の効果があることを確認している。
【００３８】さらに、ここで作製したＧａＮを始めとす
る、窒素を主成分とするＩＩＩ−Ｖ族化合物半導体結晶
は、該化合物半導体成長用の基板として用いることがで
きる。
【００３９】（実施の形態２）本実施の形態では基板と
成長膜の間にスパッタリング法を用いて作製したＺｎＯ
膜の中間層を使用した場合について説明する。
【００４０】成長用基板として合成マイカ（ＫＭｇ
3（Ｓｉ3ＡｌＯ10）Ｆ2）のＣ面を用いた。前処理とし
て、マイカ表面を有機溶媒で洗浄を行った。マイカをス
パッタリング装置内に設置し、１０-8Ｔｏｒｒまで真空
引きを行った後、約１０００℃でマイカのクリーニング
を行った。その後、アルゴンと酸素の混合ガスを装置内
に導入し、圧力が１０-2Ｔｏｒｒになるようにガスの供
給量と排気のバランスを調節し、その後、ターゲットで
あるＺｎＯセラミックを水冷しながら、１３．５６ＭＨ
ｚの高周波でスパッタリングを行った。基板の温度を２
００℃に設定し、投入パワー３００Ｗで３０分成長した
際のＺｎＯ膜の膜厚は約１００ｎｍであった。このよう
に作製したＺｎＯを中間層として使用し、実施例１と同
様の方法でＨＶＰＥ法によりＧａＮ膜を成長した。
【００４１】成長したＧａＮ膜は透明で、表面の凹凸は
約０．１μｍ程度であった。また、結晶表面に発生して
いる欠陥は１０7ｃｍ-2であった。また、Ｘ線による結
晶の（０００４）からの回折ピークの半値幅は約５ａｒ
ｃｍｉｎ．であった。この場合も、実施の形態１と同様
に、ＧａＮ膜との格子不整合及び熱膨張係数の差から発
生する歪応力を緩和するため、マイカに層状の割れが生
じていた。
【００４２】本実施の形態において、成長膜はＧａＮ以
外にも、ＩｎyＧａ1-yＮ（０＜ｙ＜１）においても同様
の効果があること、さらに、ＭＯＣＶＤ法や、ＭＢＥ
法、ＭＯＭＢＥ法等の成長方法における、ＡｌＮ、Ａｌ
xＧａ1-xＮ（０＜ｘ＜１）、ＩｎyＧａ1-yＮ（０＜ｙ＜
１）の結晶成長においても、上記同様の効果が得られ
た。また成長層の組成、ドーピングの種類、濃度等を変
化させた多層構造の成長においても本実施の形態と同様
の効果は十分あることを確認している。
【００４３】実施の形態１と同様に、ここで作製したＧ
ａＮを始めとする、窒素を主成分とするＩＩＩ−Ｖ族化
合物半導体結晶は、該化合物半導体成長用の基板として
用いることができ、該基板を用いた場合、サファイア、
ＧａＡｓ、ＳｉＣ等の成長結晶と異なる組成の基板を用
いる場合よりも、高品質の窒素を主成分とするＩＩＩ−
Ｖ族化合物半導体結晶が得られる。
【００４４】（実施の形態３）本実施の形態では、ＭＯ
ＣＶＤ法を用いて作製したＧａＮの中間層を用いた例に
ついて説明する。
【００４５】成長用基板として合成マイカ（ＫＭｇ
3（Ｓｉ3ＡｌＯ10）Ｆ2）のＣ面を用いた。前処理とし
て、マイカ表面を有機溶媒で洗浄を行い、洗浄したマイ
カをＭＯＣＶＤ装置内に設置し、水素フロー中で８００
℃でマイカのクリーニングを行った。その後マイカの温
度を６００℃で維持し、ＩＩＩ族原料であるトリメチル
ガリウムとＶ族原料であるＮＨ3を導入し、成長を行
う。トリメチルガリウムの供給量を５０μｍｏｌ／ｍｉ
ｎ．、ＮＨ3の供給量を４．０ｌ／ｍｉｎ．とし、５分
間成長した際の成長膜厚は約１００ｎｍであった。
【００４６】このように、ＧａＮ単結晶成長温度（約１
０００℃）よりも低温にして作製したＧａＮ膜を、中間
層として使用し、実施の形態１と同様の方法でＨＶＰＥ
法によりＧａＮ膜を成長した。
【００４７】成長したＧａＮ膜は透明で、表面の凹凸は
約０．０５μｍ程度であった。また、結晶表面に発生し
ている欠陥は１０7ｃｍ-2であった。また、Ｘ線による
結晶の（０００４）からの回折ピークの半値幅は約４ａ
ｒｃｍｉｎ．であった。この場合も、実施の形態１、実
施の形態２と同様に、ＧａＮ膜との格子不整合及び熱膨
張係数の差から発生する歪応力を緩和するため、マイカ
に層状の割れが生じていた。
【００４８】同様に、トリメチルガリウムの代わりにト
リメチルアルミニウムを同量用いて作製したＡｌＮの中
間層を低温成長ＧａＮ中間層に変えて用いた場合、また
はトリメチルガリウムとトリメチルアルミニウムの混合
ガスを用いてＡｌxＧａ1-xＮ（０＜ｘ＜１）の中間層を
用いた場合も、成長させたＧａＮ膜の特性には大差はな
かった。
【００４９】本実施の形態において、成長膜はＧａＮ以
外にも、ＩｎyＧａ1-yＮ（０＜ｙ＜１）においても同様
の効果が得られた。また、ＨＶＰＥ法に変えて、ＭＯＣ
ＶＤ法や、ＭＢＥ法、ＭＯＭＢＥ法等の成長方法を用い
ても、ＡｌＮ、ＡｌxＧａ1-xＮ（０＜ｘ＜１）、Ｉｎy
Ｇａ1-yＮ（０＜ｙ＜１）、ＩｎαＧａβＡｌ1-α-βＮ
（０＜α＜１、０＜β＜１）の結晶成長において、上記
同様の効果が得られた。成長層の組成、ドーピングの種
類、濃度等を変化させた多層構造の成長においても、本
実施の形態と同様の効果があることを確認している。
【００５０】実施の形態１、２と同様に、ここで作製し
たＧａＮを始めとする、窒素を主成分とするＩＩＩ−Ｖ
族化合物半導体結晶は、該化合物半導体成長用基板とし
て用いることができ、該基板を用いた場合、成長した該
化合物半導体結晶は実施の形態１、２の場合よりもさら
に高品質のものが得られる。
【００５１】（実施の形態４）本実施の形態では、ＨＶ
ＰＥ法により、マイカ（Ｂｉｏｔｉｔｅ：ＫＭｇ3（Ｓ
ｉ3ＡｌＯ10）（ＯＨ）2、ａｏ＝５．３１４Å、ｂｏ＝
９．２０８Å、ｃｏ＝１０．３１４Å）基板を用いてＩ
ｎ0.15Ｇａ0.85Ｎ結晶を成長した例について示す。Ｉｎ
0.15Ｇａ0.85Ｎ結晶の場合、比較的低温（７７０℃程
度）で成長を行うために、分解温度が８００℃付近であ
るマイカ（Ｂｉｏｔｉｔｅ）を使用することが可能であ
る。
【００５２】また、格子不整合は、成長膜の方位関係が
ＧａＮ［１１−２０］／／マイカ［１０−１０］、Ｇａ
Ｎ［１０−１０］／／マイカ［１１−２０］である場
合、マイカａ軸方向では５．３６％（＝（ＧａＮのａ軸
格子定数の３倍周期−マイカｂ軸格子定数）／マイカの
ｂ軸格子定数）、マイカｂ軸方向では５．４１％（＝
（ＧａＮのｂ軸格子定数−マイカａ軸格子定数）／マイ
カのａ軸格子定数）である。一方、合成マイカ（ＫＭｇ
3（Ｓｉ3ＡｌＯ10）Ｆ2）を使用した場合（マイカａ軸
方向では５．６９％（＝（ＧａＮのａ軸格子定数の３倍
周期−マイカｂ軸格子定数）／マイカのｂ軸格子定
数）、マイカｂ軸方向では５．７１％（＝（ＧａＮのｂ
軸格子定数−マイカａ軸格子定数）／マイカのａ軸格子
定数））となり、本実施例で使用したマイカ（Ｂｉｏｔ
ｉｔｅ）を基板として用いた方が、より格子整合度が良
好になり、成長物質の結晶性はより向上すると考えられ
る。
【００５３】図３に本成長に使用したＨＶＰＥ装置の概
略図を示す。
【００５４】前処理として、マイカ表面を有機溶媒で洗
浄を行い、基板（１６）を装置内に設置し、Ｈ2フロー
中、約７７０℃でマイカのクリーニングを行う。ＩＩＩ
族原料Ｇａ（１２）、Ｉｎ（１４）をそれぞれ７００
℃、５５０℃に保持しながら、ＨＣｌガス（１９、２
０）を１００ｃｃ／ｍｉｎ．ずつ導入してＧａ、Ｉｎの
クロライド化合物（１３、１５）を形成させて、キャリ
アガスであるＨ2ガス（１７）１０００ｃｃ／ｍｉ
ｎ．、２００ｃｃ／ｍｉｎ．と混合して供給を行った。
また、Ｖ族原料はアンモニアガス（ＮＨ3）（１８）を
約２０００ｃｃ／ｍｉｎ．と、キャリアガスであるＨ2
ガス（１７）１００００ｃｃ／ｍｉｎ．を混合して供給
を行った。その後、キャリアガス、原料ガスは石英反応
管（２１）を通じて排気装置（２２）へと送られる。
【００５５】マイカ（１６）は約７７０℃になるように
維持しながら、上述したＩＩＩ族原料とＶ族原料を基板
上で混合して３時間成長を行った。成長終了後、基板を
自然冷却し、成長室から取り出した。
【００５６】成長膜の厚みは約３００μｍであり、成長
した膜は透明で、Ｘ線による結晶の（０００４）からの
回折ピークの半値幅は約１６ａｒｃｍｉｎ．であった。
表面には約１μｍ程度の凹凸はあるが、結晶表面に発生
している転位は１０8ｃｍ-2であった。マイカ基板に、
ＧａＮ成長、及び自然冷却中に層状に割れが存在し、こ
の部分でＧａＮ膜との格子不整合及び熱膨張係数差から
発生する歪応力を緩和していると考えられる。予測した
ように、成長膜の方位関係はＧａＮ［１１−２０］／／
マイカ［１０−１０］、ＧａＮ［１０−１０］／／マイ
カ［１１−２０］であった。
【００５７】比較のため、合成マイカ（ＫＭｇ3（Ｓｉ3
ＡｌＯ10）Ｆ2）を使用して同様の成長を行った場合、
成長膜のＸ線による結晶の（０００４）からの回折ピー
クの半値幅は約１７ａｒｃｍｉｎ．、表結晶表面に発生
している転位は１０9ｃｍ-2であり、結晶性は低下して
いた。このことは、成長膜にあったマイカを選択するこ
と（本実施例では格子の整合度）で、より結晶性の優れ
た窒素を主成分とするＩＩＩ−Ｖ族化合物半導体を成長
させることが可能であることを示唆している。
【００５８】本実施の形態によると、成長層の組成、ド
ーピングの種類、濃度等を変化させた多層構造において
もマイカの効果は十分ある。成長方法も、低温成長が可
能なＭＢＥ法、ＭＯＭＢＥ法等の成長方法においてより
顕著な効果があることを確認している。
【００５９】ここで作製したＩｎ0.15Ｇａ0.85Ｎ結晶
は、窒素を主成分とするＩＩＩ−Ｖ族化合物半導体成長
用基板として用いることができ、特に、Ｉｎ0.15Ｇａ
0.85Ｎの組成の層を含む結晶を成長させる場合には、他
の基板を用いる場合と比べて、Ｉｎ0.15Ｇａ0.85Ｎ層の
部分に欠陥の発生が抑えられ、該基板を用いて、Ｉｎ
0.15Ｇａ0.85Ｎに近い組成を活性層とする発光ダイオー
ド、レーザダイオード等の素子を作製した場合、より特
性の優れたものが得られる。
【００６０】（実施の形態５）本実施の形態では、マイ
カ上にＳｉＯ2のパターニングを行い、この部分で歪応
力を分散、緩和させて、結晶性の良好なＧａＮ結晶を成
長した例を示す（図４はＳｉＯ2のパターニングを行っ
たマイカの表面図であり、図５はＳｉＯ2のパターニン
グを行ったマイカ上のＧａＮ結晶（成長の初期）の断面
図であり、図６はＳｉＯ2のパターニングを行ったマイ
カ上のＧａＮ結晶（柱状結晶の合体後の断面図であ
る））。
【００６１】成長用基板として合成マイカ（ＫＭｇ
3（Ｓｉ3ＡｌＯ10）Ｆ2）のＣ面を用いた。前処理とし
て、マイカ表面を有機溶媒で洗浄を行い、このマイカ上
にＳｉＯ2（２３）をスパッタ法で１．０μｍ堆積し、
フォトリソグラフィー技術を用いてＳｉＯ2部は幅３μ
ｍ、開口部（２４）５０μｍ四角形（図４）のパターン
を作製した。
【００６２】さらに、このマイカ（２５）をＭＯＣＶＤ
装置内に設置し、Ｈ2フロー中で１１００℃まで加熱し
て、マイカのクリーニングを行った。次にマイカ温度を
５５０℃まで冷却し、ＴＭＧを５０μｍｏｌ／ｍｉ
ｎ．、ＮＨ3を４．０ｌ／ｍｉｎ．供給し、ＧａＮ中間
層（２６）を約１００ｎｍ形成し、次に１０５０℃でＴ
ＭＧを５０μｍｏｌ／ｍｉｎ．、ＮＨ3を４．０ｌ／ｍ
ｉｎ．供給し、ＧａＮ結晶（２７）を０．５μｍ成長さ
せる。
【００６３】この後、実施の形態３と同様に、このマイ
カ上にＨＶＰＥ法によって、ＧａＮを成長させる。成長
初期においては、柱状のＧａＮ結晶（２８）の島が形成
され、さらに成長を続けると、このＧａＮ結晶同士が結
合し、大型のＧａＮ結晶（２９）が得られる。
【００６４】３時間成長を行ったＧａＮ膜の厚みは約３
００μｍであり、柱状ＧａＮ結晶同士の結合部には目立
った欠陥は観察されず、Ｘ線による結晶の（０００４）
からの回折ピークの半値幅は約３ａｒｃｍｉｎ．であっ
た。成長した膜は透明で、結晶表面に発生している欠陥
は１０6ｃｍ-2であり、前述の実施例よりも、さらに欠
陥密度を減少させることができた。
【００６５】これは、ＳｉＯ2マスク部の近傍で欠陥を
形成させることにより、ＧａＮ膜との格子不整合及び熱
膨張係数差から発生する歪応力を緩和したこと、またマ
スクを基板全体にすることで、歪応力から誘発されるマ
イカの層状の割れを特定部位ではなく一様に発生させ、
基板に対して均一に歪を緩和させたことが理由として考
えられる。
【００６６】パターン幅は０．５〜８μｍ、開口部は２
０〜２０００μｍの範囲が望ましい。パターン幅に関し
ては、０．５μｍより小さくなると、開口部でＧａＮが
結晶性良く成長する前に隣のＧａＮ同士で結合するため
に好ましくなく、８μｍより大きい場合、開口部で成長
したＧａＮ結晶同士の結合ができなくなることと、さら
に単位面積辺りのマスクとＧａＮ結晶との接触部分の比
率が下がり、接触部での歪応力の緩和が困難になり望ま
しくない。また、開口部に関しては、２０μｍより小さ
くなると横方向に比べて、縦方向の成長が大きくなり過
ぎて横方向のＧａＮ結晶同士の結合ができなくなり、ま
た２０００μｍより大きい場合は、上述した理由と同様
に、マスクとＧａＮ結晶との接触部分の比率が下がり、
歪応力の緩和が困難になる。
【００６７】本実施の形態において、成長膜はＧａＮ以
外にも、ＩｎyＧａ1-yＮ（０＜ｙ＜１）においても同様
の効果が得られた。また、ＨＶＰＥ法に変えて、ＭＯＣ
ＶＤ法や、ＭＢＥ法、ＭＯＭＢＥ法等の成長方法を用い
ても、ＡｌＮ、ＡｌxＧａ1-xＮ（０＜ｘ＜１）、Ｉｎy
Ｇａ1-yＮ（０＜ｙ＜１）、ＩｎαＧａβＡｌ1-α-βＮ
（０＜α＜１、０＜β＜１）の結晶成長において、上記
同様の効果が得られた。成長層の組成、ドーピングの種
類、濃度等を変化させた多層構造の成長においても、本
実施の形態と同様の効果があることを確認している。
【００６８】実施の形態１〜４と同様に、ここで作製し
たＧａＮを始めとする、窒素を主成分とするＩＩＩ−Ｖ
族化合物半導体結晶は、該化合物半導体成長用基板とし
て用いることができ、該基板を用いた場合、成長した該
化合物半導体結晶は実施の形態１〜４の場合よりもさら
に高品質のものが得られる。
【００６９】（実施の形態６）本実施の形態ではマイカ
を成長した窒化物半導体から剥離した例について説明す
る。
【００７０】上述したように、マイカは層状構造をして
いるため、容易に成長膜からの剥離が可能である。特に
組成の異なる物質をマイカ上に成長させた場合、温度の
変化によりそれぞれの物質の熱膨張係数差が影響して、
自然とより剥離し易い状態になる。また、窒素を主成分
とするＩＩＩ−Ｖ族化合物半導体の場合マイカと比較し
て硬度が大きいため、成長膜に対するダメージをほとん
ど与えずにマイカのみを剥離できる。例えば、以下のよ
うな方法で剥離が可能であった。
【００７１】実施の形態１で作製したマイカ上のＧａＮ
結晶の場合について説明する。図７に示すように、ま
ず、成長したＧａＮ結晶（３１）の表面全面にワックス
（３３）をつけて平坦な面を有する台（３２）の上に接
着する。その後、マイカ（３０）と成長膜の間を鋭利な
刃物（３４）を用いて割ってゆく。
【００７２】このような方法で、基板であるマイカはほ
とんど除去することができた。更にその後、研磨をおこ
なうことにより、完全に基板を除去することも可能であ
った。
【００７３】このようにして作製したマイカフリーの成
長膜は、新たな窒素を主成分とするＩＩＩ−Ｖ族化合物
半導体成長用の基板としての使用が可能となり、実際、
実施の形態１〜５で作製した結晶においては、マイカを
剥離した結晶を基板として用いた方が、窒素を主成分と
するＩＩＩ−Ｖ族化合物半導体の基板及び成長膜に対す
るマイカからの歪応力の影響がなくなり、成長結晶は高
品質のものが得られている。
【００７４】本実施の形態によると、ＡｌＮ、ＡｌxＧ
ａ1-xＮ（０＜ｘ＜１）、ＩｎyＧａ1-yＮ（０＜ｙ＜
１）においても、また成長層の組成、ドーピングの種
類、濃度等を変化させた多層構造においても、該マイカ
の剥離が容易にできることを確認している。
【００７５】（実施の形態７）本実施の形態では組成式 α1-xβ3-y（γ4Ｏ10）δ2 （０≦ｘ≦０．５、０≦ｙ≦１、 α＝Ｋ，Ｃａ，Ｎａ，Ｂａ，ＮＨ4，Ｈ3Ｏのいずれか、
β＝Ａｌ，Ｆｅ，Ｍｇ，Ｍｎ，Ｌｉ，Ｚｎ，Ｖ，Ｃｒ，
Ｔｉのいずれか、γ＝Ｓｉ，Ａｌ，Ｂｅ，Ｆｅのうち１
種以上、δ＝Ｆ，ＯＨのいずれか）で示されるマイカを
用いた例について説明する。実施の形態１、実施の形態
２と同様に、該マイカ上に、直接、または中間層を介し
て、ＧａＮの結晶成長を行った。
【００７６】直接成長した膜は透明で、Ｘ線による結晶
の（０００４）からの回折ピークの半値幅は約１６ａｒ
ｃｍｉｎ．であり、結晶表面に発生している転位は１０
9ｃｍ-2であった。ＺｎＯ中間層を介して成長したＧａ
Ｎ膜は、結晶表面に発生している欠陥は１０8ｃｍ-2で
あり、Ｘ線による結晶の（０００４）からの回折ピーク
の半値幅は約７ａｒｃｍｉｎ．であった。いずれの場合
も、ＧａＮ膜との格子不整合及び熱膨張係数の差から発
生する歪応力を緩和するため、マイカに層状の割れが生
じていた。
【００７７】また、該マイカを用いて、実施の形態５、
実施の形態６と同様にマスクのパターニング、マイカの
剥離除去によっても、窒素を主成分とするＩＩＩ−Ｖ族
化合物半導体の結晶性が向上されることを確認してい
る。
【００７８】本実施の形態において、成長膜はＧａＮ以
外にも、ＩｎyＧａ1-yＮ（０＜ｙ＜１）においても同様
の効果が得られた。また、ＨＶＰＥ法に変えて、ＭＯＣ
ＶＤ法や、ＭＢＥ法、ＭＯＭＢＥ法等の成長方法を用い
ても、ＡｌＮ、ＡｌxＧａ1-xN(0<x<1)、InyＧａ1-yＮ
（０＜ｙ＜１）、ＩｎαＧａβＡｌ1-α-βＮ（０＜α
＜１、０＜β＜１）の結晶成長において、上記同様の効
果が得られた。成長層の組成、ドーピングの種類、濃度
等を変化させた多層構造の成長においても、本実施の形
態と同様の効果があることを確認している。
【００７９】上述された実施の形態と同様に、ここで作
製したＧａＮを始めとする、窒素を主成分とするＩＩＩ
−Ｖ族化合物半導体結晶は、該化合物半導体成長用基板
として用いることができ、これにより高品質の該化合物
半導体結晶が得られる。
【００８０】（実施の形態８）本実施の形態では、マイ
カ上に成長させたＧａＮ結晶を基板として用いたデバイ
スとして、レーザチップを作製した例について説明する
（図８は本実施の形態によるレーザ素子製造法により、
作製された素子の断面図である。）。
【００８１】まず、実施例３で作製したマイカ（３６）
上のＧａＮ基板（３７）を洗浄し、ＭＯＣＶＤ装置内に
設置し、Ｈ2フロー中で１１００℃まで加熱して、基板
のクリーニングを行う。次に１０５０℃でＴＭＧを５０
μｍｏｌ／ｍｉｎ．、ＮＨ3を４．０ｌ／ｍｉｎ．およ
びＳｉＨ4を１μｍｏｌ／ｍｉｎ供給し、ｎ型ＧａＮ層
（３８）を４μｍ成長させる。さらに、トリメチルアル
ミニウム（ＴＭＡ）６０μｍｏｌ／ｍｉｎの供給を加
え、ｎ型Ａｌ0.15Ｇａ0.85Ｎ層（４０）を０．５μｍ、
ＴＭＡの供給を止めてｎ型ＧａＮ層（４１）を０．１μ
ｍ成長させた。
【００８２】基板温度を７７０℃まで冷却させて、トリ
メチルインジウム（ＴＭＩ）を３００μｍｏｌ／ｍｉ
ｎ、ＴＭＧを５０μｍｏｌ／ｍｉｎ．、ＮＨ3を８．０
ｌ／ｍｉｎ．を供給し（２０ｓｅｃ．）、次にＴＭＩの
供給を４０μｍｏｌ／ｍｉｎ．に変化させて（２０ｓｅ
ｃ．）を５サイクル行って、多重量子井戸構造（ＭＱ
Ｗ）の活性層Ｉｎ0.15Ｇａ0.85Ｎ−Ｉｎ0.03Ｇａ0.97Ｎ
（４２）を成長させる。
【００８３】そしてＴＭＧ、ＴＭＩの供給を停止し、基
板温度を１０５０℃にして、ＴＭＧを５０μｍｏｌ／ｍ
ｉｎ．、ＮＨ3を４．０ｌ／ｍｉｎ．、ＴＭＡを９０μ
ｍｏｌ／ｍｉｎ、ビスシクロペンタジエニルマグネシウ
ム（Ｃｐ2Ｍｇ）を４μｍｏｌ／ｍｉｎ．用いて、蒸発
防止層Ａｌ0.2Ｇａ0.8Ｎ（４３）を成長させる。さら
に、ＴＭＡの供給を止めて、ｐ型ＧａＮ層（４４）を
０．１μｍ、次にＣｐ2Ｍｇを７μｍｏｌ／ｍｉｎ．に
上げて、ＴＭＡを６０μｍｏｌ／ｍｉｎ加えて、ｐ型Ａ
ｌ0.15Ｇａ0.85Ｎ層（４５）を０．５μｍ、そしてＴＭ
Ａの供給を止めて、Ｃｐ2Ｍｇを６μｍｏｌ／ｍｉｎ．
に変えて、ｐ型ＧａＮ層（４６）を０．４μｍ成長させ
る。Ｃｐ2Ｍｇ、ＴＭＧの供給を止めて、３５０℃まで
ＮＨ3雰囲気中で冷却し、その後、Ｈ2雰囲気中で室温ま
で下げる。
【００８４】次に、この成長層をフォトリソグラフィと
ドライエッチング技術により、表面よりｎ型ＧａＮ層
（３８）に達する溝を作製した後、露出したｎ型ＧａＮ
層にＴｉ、Ａｌよりなるｎ型電極（３９）を形成し、ま
たｐ型ＧａＮ層表面にＮｉ、Ａｕの２０μｍ−１２００
μｍのｐ型ストライプ電極（４７）を形成し、さらに、
ダイシング、へき開等により、チップ分割して、図８に
示すような、ＬＤ素子を作製した。
【００８５】この素子は、室温において、レーザ発振し
た。しきい電流、電圧は１６０ｍＡ、５．８Ｖであっ
た。一方、サファイアＣ面基板で作製した同構造の素子
は、室温においてレーザ発振しなかった。これは、マイ
カ上のＧａＮ結晶を基板に使った方が、結晶性が良く欠
陥が少ないため、リーク電流、Ｍｇの拡散などの特性を
下げる要因が抑えられたためと考えられる。
【００８６】実施の形態２、３の方法で製造した窒素を
主成分とするＩＩＩ−Ｖ族化合物半導体を基板として用
いた場合も同様の特性の向上がみられた。また、実施の
形態４で作製したＩｎ0.15Ｇａ0.85Ｎ結晶を基板として
用いた場合は、さらにしきい電流、しきい電圧が低下し
て、特性が向上した。また、実施の形態５で作製したＧ
ａＮ結晶を基板として用いた場合においても、しきい電
流、しきい電圧が低下して、さらに特性が改善された。
【００８７】また、実施の形態６で作製したＧａＮ基板
を用いて、実施の形態８と同様にレーザを作製すると、
へき開が容易になり、良好なレーザ端面が形成でき、発
光効率が改善された。この場合、基板からｎ型電極を形
成することができ、これにより、ドライエッチングの工
程が省かれることで歩留まりの向上にもつながる。
【００８８】
【発明の効果】上記のように、本発明を適用することで
窒素を主成分とするＩＩＩ−Ｖ族化合物半導体の結晶内
の転位が減少し、Ｘ線半値幅の狭い高品質の窒化物半導
体の作製が可能になった。
【００８９】また、該化合物半導体からマイカを剥離す
ることで、下地からのひずみの影響が抑えられた窒化物
半導体の作製が可能となった。
【００９０】さらに、マイカ及び該化合物半導体を基板
として用いることで、高品質、高信頼性のデバイスを作
製することができた。
【図面の簡単な説明】
【図１】本発明の実施の形態１のＧａＮ結晶の製造方法
を説明するＨＶＰＥ装置の概略図である。
【図２】実施の形態１のＨＶＰＥ法で製造したマイカ上
のＧａＮ結晶の断面図である。
【図３】本発明の実施の形態４のＩｎ0.15Ｇａ0.85Ｎ結
晶の製造方法を説明するＨＶＰＥ装置の概略図である。
【図４】本発明の実施の形態５のＳｉＯ2のパターニン
グを行ったマイカの表面図である。
【図５】実施の形態５のＳｉＯ2のパターニングを行っ
たマイカ上のＧａＮ結晶（成長の初期）の断面図であ
る。
【図６】実施の形態５のＳｉＯ2のパターニングを行っ
たマイカ上のＧａＮ結晶（柱状結晶の合体後）の断面図
である。
【図７】本発明の実施の形態６のＧａＮ結晶からマイカ
を剥離する工程を説明する概略図である。
【図８】本発明の実施の形態８のレーザ素子製造法によ
り作製された素子の断面図である。
【符号の説明】
１ Ｇａ ２ Ｇａのクロライド化合物 ３ マイカ ４ Ｈ2 ５ ＮＨ3 ６ ＨＣｌ ７ 石英反応管 ８ 排気装置 ９ 層状の割れ １０ 転位 １１ ＧａＮ １２ Ｇａ １３ Ｇａのクロライド化合物 １４ Ｉｎ １５ Ｉｎのクロライド化合物 １６ マイカ １７ Ｈ2 １８ ＮＨ3 １９ ＨＣｌ ２０ ＨＣｌ ２１ 石英反応管 ２２ 排気装置 ２３ ＳｉＯ2マスク部 ２４ マイカの開口部 ２５ マイカ ２６ ＧａＮバッファ層 ２７ ＧａＮ結晶（ＭＯＣＶＤ法） ２８ 柱状ＧａＮ結晶（ＨＶＰＥ法） ２９ ＧａＮ結晶（ＨＶＰＥ法） ３０ マイカ ３１ ＧａＮ ３２ 固定台 ３３ ワックス ３４ 剥離用ナイフ ３５ 転位 ３６ マイカ ３７ ＧａＮ結晶 ３８ ｎ型ＧａＮコンタクト層 ３９ ｎ型電極 ４０ ｎ型Ａｌ0.15Ｇａ0.85Ｎクラッド層 ４１ ｎ型ＧａＮガイド層 ４２ ＭＱＷ活性層 ４３ ｐ型Ａｌ0.2Ｇａ0.8Ｎ蒸発防止層 ４４ ｐ型ＧａＮガイド層 ４５ ｐ型Ａｌ0.15Ｇａ0.85Ｎクラッド層 ４６ ｐ型ＧａＮコンタクト層 ４７ ｐ型電極

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 マイカと、該マイカ上に結晶成長された
    窒素を主成分とするＩＩＩ−Ｖ族化合物半導体とを備え
    てなることを特徴とする化合物半導体基板。
  2. 【請求項２】 マイカと、該マイカ上に形成された中間
    層と、該中間層上に結晶成長された窒素を主成分とする
    ＩＩＩ−Ｖ族化合物半導体とを備えてなることを特徴と
    する化合物半導体基板。
  3. 【請求項３】 前記マイカには予めマスクパターンが形
    成されてなることを特徴とする請求項１、又は２に記載
    の化合物半導体基板。
  4. 【請求項４】 マイカ上に、直接又は中間層を介して、
    窒素を主成分とするＩＩＩ−Ｖ族化合物半導体を結晶成
    長させてなることを特徴とする化合物半導体基板の製造
    方法。
  5. 【請求項５】 予めマスクパターンが形成されたマイカ
    上に、直接又は中間層を介して、窒素を主成分とするＩ
    ＩＩ−Ｖ族化合物半導体を結晶成長させてなることを特
    徴とする化合物半導体基板の製造方法。
  6. 【請求項６】 前記マイカは、化合物半導体が結晶成長
    された後に、該化合物半導体から剥離除去されてなるこ
    とを特徴とする請求項４又は５に記載の化合物半導体基
    板の製造方法。
  7. 【請求項７】 前記マイカが、組成式 α1-xβ3-y（γ4Ｏ10）δ2 （０≦ｘ≦０．５、０≦ｙ≦１、α＝Ｋ，Ｃａ，Ｎａ，
    Ｂａ，ＮＨ4，Ｈ3Ｏのいずれか、 β＝Ａｌ，Ｆｅ，Ｍｇ，Ｍｎ，Ｌｉ，Ｚｎ，Ｖ，Ｃｒ，
    Ｔｉのいずれか、 γ＝Ｓｉ，Ａｌ，Ｂｅ，Ｆｅのうち、１種以上、 δ＝Ｆ，ＯＨのいずれか） で示される結晶からなることを特徴とする請求項４、
    ５、又は６に記載の化合物半導体基板の製造方法。
  8. 【請求項８】 前記マイカが、組成式ＫＭｇ3（Ｓｉ3Ａ
    ｌＯ10）Ｆ2で示される結晶からなることを特徴とする
    請求項７に記載の化合物半導体基板の製造方法。
  9. 【請求項９】 前記マイカが、組成式ＫＭｇ3（Ｓｉ3Ａ
    ｌＯ10）（ＯＨ）2で示される結晶からなることを特徴
    とする請求項７に記載の化合物半導体基板の製造方法。
  10. 【請求項１０】 マイカにマスクパターンを形成する工
    程と、該マスクパターン非形成領域に中間層を形成する
    工程と、該中間層上に窒素を主成分とするＩＩＩ−Ｖ族
    化合物半導体を第１の成長方法で結晶成長させる工程
    と、該窒素を主成分とするＩＩＩ−Ｖ族化合物半導体の
    上に、同一のＩＩＩ−Ｖ族化合物半導体を第２の成長方
    法で結晶成長させる工程と、前記マイカを剥離除去する
    工程とを含むことを特徴とする請求項４、５、６、７、
    ８、又は９のいずれかに記載の化合物半導体基板の製造
    方法。
  11. 【請求項１１】 請求項１、２、又は３のいずれかの化
    合物半導体基板を、基板として用いて形成されてなるこ
    とを特徴とする発光素子。
  12. 【請求項１２】 請求項４、５、６、７、８、９、又は
    １０のいずれかの製造方法を用いて製造された化合物半
    導体基板を、基板として用いて形成されてなることを特
    徴とする発光素子。
JP29514097A 1997-10-28 1997-10-28 化合物半導体基板、及び化合物半導体基板の製造方法、並びに発光素子 Pending JPH11135882A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP29514097A JPH11135882A (ja) 1997-10-28 1997-10-28 化合物半導体基板、及び化合物半導体基板の製造方法、並びに発光素子
US09/179,250 US6420283B1 (en) 1997-10-28 1998-10-26 methods for producing compound semiconductor substrates and light emitting elements

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29514097A JPH11135882A (ja) 1997-10-28 1997-10-28 化合物半導体基板、及び化合物半導体基板の製造方法、並びに発光素子

Publications (1)

Publication Number Publication Date
JPH11135882A true JPH11135882A (ja) 1999-05-21

Family

ID=17816803

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29514097A Pending JPH11135882A (ja) 1997-10-28 1997-10-28 化合物半導体基板、及び化合物半導体基板の製造方法、並びに発光素子

Country Status (2)

Country Link
US (1) US6420283B1 (ja)
JP (1) JPH11135882A (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003163337A (ja) * 2001-08-10 2003-06-06 Semiconductor Energy Lab Co Ltd 剥離方法および半導体装置の作製方法
JP2003163338A (ja) * 2001-08-22 2003-06-06 Semiconductor Energy Lab Co Ltd 剥離方法および半導体装置の作製方法
JP2003174153A (ja) * 2001-07-16 2003-06-20 Semiconductor Energy Lab Co Ltd 剥離方法および半導体装置の作製方法、および半導体装置
JP2003195787A (ja) * 2001-07-16 2003-07-09 Semiconductor Energy Lab Co Ltd 発光装置の作製方法
JP2004006886A (ja) * 1997-11-26 2004-01-08 Nichia Chem Ind Ltd 窒化物半導体の成長方法及び窒化物半導体素子
JP2004056143A (ja) * 2002-07-16 2004-02-19 Semiconductor Energy Lab Co Ltd 剥離方法
JP2004519093A (ja) * 2000-11-27 2004-06-24 エス　オー　イ　テク　シリコン　オン　インシュレータ　テクノロジース 基板、特に光学、電子工学または電子光学用基板の製造方法、およびこの製造方法により得られる基板
JP2005033219A (ja) * 2002-07-16 2005-02-03 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2006203219A (ja) * 2001-08-10 2006-08-03 Semiconductor Energy Lab Co Ltd 剥離方法
JP2006203220A (ja) * 2001-07-16 2006-08-03 Semiconductor Energy Lab Co Ltd 剥離方法
US7375006B2 (en) 2002-07-16 2008-05-20 Semiconductor Energy Laboratory Co., Ltd. Peeling method
JP2010134466A (ja) * 2001-07-16 2010-06-17 Semiconductor Energy Lab Co Ltd 発光装置の作製方法及び液晶表示装置の作製方法
JP2013058741A (ja) * 2011-08-17 2013-03-28 Hitachi Cable Ltd 金属塩化物ガス発生装置、ハイドライド気相成長装置、及び窒化物半導体テンプレート
US9493119B2 (en) 2001-11-30 2016-11-15 Semiconductor Energy Laboratory Co., Ltd. Vehicle, display device and manufacturing method for a semiconductor device

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3702700B2 (ja) * 1999-03-31 2005-10-05 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子及びその製造方法
WO2002031865A1 (en) * 2000-10-13 2002-04-18 Emcore Corporation Method of making an electrode
JP5057619B2 (ja) * 2001-08-01 2012-10-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW554398B (en) * 2001-08-10 2003-09-21 Semiconductor Energy Lab Method of peeling off and method of manufacturing semiconductor device
US7687372B2 (en) * 2005-04-08 2010-03-30 Versatilis Llc System and method for manufacturing thick and thin film devices using a donee layer cleaved from a crystalline donor
US7695993B2 (en) * 2008-05-07 2010-04-13 Honeywell International Inc. Matrix nanocomposite sensing film for SAW/BAW based hydrogen sulphide sensor and method for making same
KR20150120376A (ko) 2013-02-20 2015-10-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법, 반도체 장치, 및 박리 장치
CN105793957B (zh) 2013-12-12 2019-05-03 株式会社半导体能源研究所 剥离方法及剥离装置
TWI698915B (zh) * 2019-01-18 2020-07-11 國立交通大學 雲母片上異質磊晶半導體材料之製程方法
CN110739604B (zh) * 2019-10-24 2021-03-09 厦门乾照半导体科技有限公司 基于柔性衬底的半导体外延结构、vcsel及制作方法
CN114284398B (zh) * 2021-08-30 2023-07-28 松山湖材料实验室 氮化物基发光二极管柔性外延片制作方法及其外延片

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1990007789A1 (en) * 1986-04-01 1990-07-12 Masahide Oshita Thin film of intermetallic compound semiconductor and process for its production
JP3026087B2 (ja) 1989-03-01 2000-03-27 豊田合成株式会社 窒化ガリウム系化合物半導体の気相成長方法
JPH088217B2 (ja) 1991-01-31 1996-01-29 日亜化学工業株式会社 窒化ガリウム系化合物半導体の結晶成長方法
JPH07277884A (ja) 1994-04-05 1995-10-24 Mitsubishi Cable Ind Ltd 半導体用単結晶の製造方法
JPH08203834A (ja) 1995-01-24 1996-08-09 Matsushita Electric Ind Co Ltd 半導体薄膜及び半導体薄膜の製造方法
US6017774A (en) * 1995-12-24 2000-01-25 Sharp Kabushiki Kaisha Method for producing group III-V compound semiconductor and fabricating light emitting device using such semiconductor
US6086673A (en) * 1998-04-02 2000-07-11 Massachusetts Institute Of Technology Process for producing high-quality III-V nitride substrates

Cited By (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004006886A (ja) * 1997-11-26 2004-01-08 Nichia Chem Ind Ltd 窒化物半導体の成長方法及び窒化物半導体素子
JP2004519093A (ja) * 2000-11-27 2004-06-24 エス　オー　イ　テク　シリコン　オン　インシュレータ　テクノロジース 基板、特に光学、電子工学または電子光学用基板の製造方法、およびこの製造方法により得られる基板
US7655537B2 (en) 2000-11-27 2010-02-02 S.O.I.Tec Silicon On Insulator Technologies Semiconductor substrates having useful and transfer layers
US7622330B2 (en) 2000-11-27 2009-11-24 S.O.I.Tec Silicon On Insulator Technologies Semiconductor substrates having useful and transfer layers
US7741678B2 (en) 2000-11-27 2010-06-22 S.O.I.Tec Silicon On Insulator Technologies Semiconductor substrates having useful and transfer layers
JP2003195787A (ja) * 2001-07-16 2003-07-09 Semiconductor Energy Lab Co Ltd 発光装置の作製方法
US10586816B2 (en) 2001-07-16 2020-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and peeling off method and method of manufacturing semiconductor device
US9608004B2 (en) 2001-07-16 2017-03-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and peeling off method and method of manufacturing semiconductor device
JP2016157966A (ja) * 2001-07-16 2016-09-01 株式会社半導体エネルギー研究所 剥離方法
JP2006203220A (ja) * 2001-07-16 2006-08-03 Semiconductor Energy Lab Co Ltd 剥離方法
US9202987B2 (en) 2001-07-16 2015-12-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and peeling off method and method of manufacturing semiconductor device
JP2003174153A (ja) * 2001-07-16 2003-06-20 Semiconductor Energy Lab Co Ltd 剥離方法および半導体装置の作製方法、および半導体装置
JP2020194788A (ja) * 2001-07-16 2020-12-03 株式会社半導体エネルギー研究所 表示装置の作製方法
JP4567282B2 (ja) * 2001-07-16 2010-10-20 株式会社半導体エネルギー研究所 発光装置の作製方法
JP2010134466A (ja) * 2001-07-16 2010-06-17 Semiconductor Energy Lab Co Ltd 発光装置の作製方法及び液晶表示装置の作製方法
JP2006203219A (ja) * 2001-08-10 2006-08-03 Semiconductor Energy Lab Co Ltd 剥離方法
JP2003163337A (ja) * 2001-08-10 2003-06-06 Semiconductor Energy Lab Co Ltd 剥離方法および半導体装置の作製方法
US10529748B2 (en) 2001-08-22 2020-01-07 Semiconductor Energy Laboratory Co., Ltd. Peeling method and method of manufacturing semiconductor device
US9281403B2 (en) 2001-08-22 2016-03-08 Semiconductor Energy Laboratory Co., Ltd. Peeling method and method of manufacturing semiconductor device
US9842994B2 (en) 2001-08-22 2017-12-12 Semiconductor Energy Laboratory Co., Ltd. Peeling method and method of manufacturing semiconductor device
US11296131B2 (en) 2001-08-22 2022-04-05 Semiconductor Energy Laboratory Co., Ltd. Peeling method and method of manufacturing semiconductor device
JP2003163338A (ja) * 2001-08-22 2003-06-06 Semiconductor Energy Lab Co Ltd 剥離方法および半導体装置の作製方法
US9755148B2 (en) 2001-08-22 2017-09-05 Semiconductor Energy Laboratory Co., Ltd. Peeling method and method of manufacturing semiconductor device
US10629637B2 (en) 2001-11-30 2020-04-21 Semiconductor Energy Laboratory Co., Ltd. Vehicle, display device and manufacturing method for a semiconductor device
US9493119B2 (en) 2001-11-30 2016-11-15 Semiconductor Energy Laboratory Co., Ltd. Vehicle, display device and manufacturing method for a semiconductor device
US10325940B2 (en) 2001-11-30 2019-06-18 Semiconductor Energy Laboratory Co., Ltd. Vehicle, display device and manufacturing method for a semiconductor device
US10957723B2 (en) 2001-11-30 2021-03-23 Semiconductor Energy Laboratory Co., Ltd. Vehicle, display device and manufacturing method for a semiconductor device
JP2005033219A (ja) * 2002-07-16 2005-02-03 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US7666719B2 (en) 2002-07-16 2010-02-23 Semiconductor Energy Laboratory Co., Ltd. Peeling method
JP2004056143A (ja) * 2002-07-16 2004-02-19 Semiconductor Energy Lab Co Ltd 剥離方法
US7375006B2 (en) 2002-07-16 2008-05-20 Semiconductor Energy Laboratory Co., Ltd. Peeling method
US10418241B2 (en) 2011-08-17 2019-09-17 Sumitomo Chemical Company, Limited Metal chloride gas generator, hydride vapor phase epitaxy growth apparatus, and nitride semiconductor template
JP2013058741A (ja) * 2011-08-17 2013-03-28 Hitachi Cable Ltd 金属塩化物ガス発生装置、ハイドライド気相成長装置、及び窒化物半導体テンプレート
JP2016040830A (ja) * 2011-08-17 2016-03-24 住友化学株式会社 窒化物半導体テンプレート

Also Published As

Publication number Publication date
US6420283B1 (en) 2002-07-16

Similar Documents

Publication Publication Date Title
JPH11135882A (ja) 化合物半導体基板、及び化合物半導体基板の製造方法、並びに発光素子
US7576372B2 (en) Method for making free-standing AlGaN wafer, wafer produced thereby, and associated methods and devices using the wafer
US5389571A (en) Method of fabricating a gallium nitride based semiconductor device with an aluminum and nitrogen containing intermediate layer
US6146916A (en) Method for forming a GaN-based semiconductor light emitting device
US6860943B2 (en) Method for producing group III nitride compound semiconductor
JP4999866B2 (ja) 窒化ガリウム系半導体ヘテロ構造体の成長方法
US5923950A (en) Method of manufacturing a semiconductor light-emitting device
US20120003770A1 (en) Method for forming epitaxial wafer and method for fabricating semiconductor device
WO2005015617A1 (ja) 半導体層
JP4734786B2 (ja) 窒化ガリウム系化合物半導体基板、及びその製造方法
JP2000012976A (ja) Ｉｉｉ−ｖ族化合物半導体の成長方法及びこの方法を用いた半導体発光素子の製造方法
KR100583163B1 (ko) 질화물 반도체 및 그 제조방법
JPH11135889A (ja) 結晶成長用基板及びそれを用いた発光装置
EP1474824B1 (en) Production method for group iii nitride semiconductor layer
JPH07267796A (ja) ＧａＮ単結晶の製造方法
JP4862855B2 (ja) 半導体素子
JP2000150388A (ja) Ｉｉｉ族窒化物半導体薄膜およびその製造方法
JPH0897469A (ja) 半導体発光素子
JPH09148626A (ja) ３−５族化合物半導体の製造方法
JP3984365B2 (ja) 化合物半導体の製造方法、並びに半導体発光素子
JP4010318B2 (ja) 発光素子
JP3946448B2 (ja) 窒化物半導体基板の製造方法
JP3749454B2 (ja) ＧａＮ単結晶の製造方法
JPH09321338A (ja) 発光素子
JP2519232B2 (ja) 化合物半導体結晶層の製造方法