JP2005033219A - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP2005033219A
JP2005033219A JP2004265322A JP2004265322A JP2005033219A JP 2005033219 A JP2005033219 A JP 2005033219A JP 2004265322 A JP2004265322 A JP 2004265322A JP 2004265322 A JP2004265322 A JP 2004265322A JP 2005033219 A JP2005033219 A JP 2005033219A
Authority
JP
Japan
Prior art keywords
film
layer
substrate
oxide layer
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004265322A
Other languages
English (en)
Other versions
JP4602035B2 (ja
JP2005033219A5 (ja
Inventor
Toru Takayama
徹 高山
Junya Maruyama
純矢 丸山
Yuugo Gotou
裕吾 後藤
Yumiko Ono
由美子 大野
Takuya Tsurume
卓也 鶴目
Hideaki Kuwabara
秀明 桑原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2004265322A priority Critical patent/JP4602035B2/ja
Publication of JP2005033219A publication Critical patent/JP2005033219A/ja
Publication of JP2005033219A5 publication Critical patent/JP2005033219A5/ja
Application granted granted Critical
Publication of JP4602035B2 publication Critical patent/JP4602035B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Abstract

【課題】 本発明は、被剥離層に損傷を与えない剥離方法を提供し、小さな面積を有する被剥離層の剥離だけでなく、大きな面積を有する被剥離層を全面に渡って歩留まりよく剥離することを可能とすることを目的としている。また、本発明は、様々な基材に被剥離層を貼りつけ、軽量された半導体装置およびその作製方法を提供することを課題とする。特に、フレキシブルなフィルムにTFTを代表とする様々な素子を貼りつけ、軽量された半導体装置の作製方法を提供することを課題とする。
【解決手段】 基板上に金属層または窒化物層を設け、さらに金属層または窒化物層に接して酸化物層を設け、さらに下地絶縁膜や水素を含む層とからなる被剥離層を形成し、加熱処理を行って、金属層又は窒化物層と、酸化物層との界面へ水素を拡散させることにより、力によって基板を剥離することができる。
【選択図】 図1

Description

本発明は、被剥離層の剥離方法、特に様々な素子を含む被剥離層の剥離方法に関する。加えて、本発明は、剥離した被剥離層を基材に貼りつけて転写させた薄膜トランジスタ(以下、TFTという)で構成された回路を有する半導体装置およびその作製方法に関する。例えば、液晶モジュールに代表される電気光学装置やELモジュールに代表される発光装置、およびその様な装置を部品として搭載した電子機器に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、発光装置、半導体回路および電子機器は全て半導体装置である。
近年、絶縁表面を有する基板上に形成された半導体薄膜(厚さ数〜数百nm程度)を用いて薄膜トランジスタ(TFT)を構成する技術が注目されている。薄膜トランジスタはICや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチング素子として開発が急がれている。
このような画像表示装置を利用したアプリケーションは様々なものが期待されているが、特に携帯機器への利用が注目されている。現在、ガラス基板や石英基板が多く使用されているが、割れやすく、重いという欠点がある。また、大量生産を行う上で、ガラス基板や石英基板は大型化が困難であり、不向きである。そのため、可撓性を有する基板、代表的にはフレキシブルなプラスチックフィルムの上にTFT素子を形成することが試みられている。
しかしながら、プラスチックフィルムの耐熱性が低いためプロセスの最高温度を低くせざるを得ず、結果的にガラス基板上に形成する時ほど良好な電気特性のTFTを形成できないのが現状である。そのため、プラスチックフィルムを用いた高性能な液晶表示装置や発光素子は実現されていない。
また、基板上に分離層を介して存在する被剥離層を前記基板から剥離する剥離方法が既に提案されている。例えば、特許文献1、特許文献2に記載された技術は、非晶質シリコン(またはポリシリコン)からなる分離層を設け、基板を通過させてレーザー光を照射して非晶質シリコンに含まれる水素を放出させることにより、空隙を生じさせて基板を分離させるというものである。加えて、この技術を用いて特許文献3には被剥離層(公報では被転写層と呼んでいる)をプラスチックフィルムに貼りつけて液晶表示装置を完成させるという記載もある。
しかしながら、上記方法では、透光性の高い基板を使用することが必須であり、基板を通過させ、さらに非晶質シリコンに含まれる水素を放出させるに十分なエネルギーを与えるため、比較的大きなレーザー光の照射が必要とされ、被剥離層に損傷を与えてしまうという問題がある。また、上記方法では、分離層上に素子を作製した場合、素子作製プロセスで高温の熱処理等を行えば、分離層に含まれる水素が拡散して低減してしまい、レーザー光を分離層に照射しても剥離が十分に行われない恐れがある。従って、分離層に含まれる水素量を維持するため、分離層形成後のプロセスが制限されてしまう問題がある。また、上記公報には、被剥離層への損傷を防ぐため、遮光層または反射層を設ける記載もあるが、その場合、透過型液晶表示装置を作製することが困難である。加えて、上記方法では、大きな面積を有する被剥離層を剥離するのは困難である。
特開平10−125929号公報 特開平10−125931号公報 特開平10−125930号公報
本発明は、上記問題点を鑑みてなされたものであり、本発明は、被剥離層に損傷を与えない剥離方法を提供し、小さな面積を有する被剥離層の剥離だけでなく、大きな面積を有する被剥離層を全面に渡って剥離することを可能とすることを課題としている。
また、本発明は、被剥離層の形成において、熱処理温度、基板の種類等の限定を受けない剥離方法を提供することを課題としている。
また、本発明は、様々な基材に被剥離層を貼りつけ、軽量された半導体装置およびその作製方法を提供することを課題とする。特に、フレキシブルなフィルムにTFTを代表とする様々な素子(薄膜ダイオード、シリコンのPIN接合からなる光電変換素子やシリコン抵抗素子)を貼りつけ、軽量化された半導体装置およびその作製方法を提供することを課題とする。
本発明者らは、数多くの実験、検討を重ねているうちに、基板上に設けた金属層、前記金属層に接して酸化物層を設け、さらに酸化物層上に絶縁膜を設け、その絶縁膜上に水素を含む層、代表的には水素を含むアモルファスシリコン膜を成膜した後、410℃以上の熱処理を行ったところ、膜剥がれ(ピーリング)などのプロセス上の異常は生じない一方、物理的手段、代表的には機械的な力を加えること(例えば人間の手で引き剥がすこと)で容易に酸化物層の界面(酸化物層と金属層との界面)において、きれいに分離できる剥離方法を見出した。
即ち、金属層と酸化物層との結合力は、熱エネルギーには耐え得る強さである一方、加熱処理によって金属層と酸化物層との間に水素が拡散して反応するとともに、金属層、酸化物層、またはアモルファスシリコン膜の膜応力が変化して、金属層と酸化物層との間が力学的エネルギーに弱くなる。その結果、機械的な力を加えると剥離が生じやすくなる。なお、アモルファスシリコン膜に限定されず、PCVD法で形成可能な半導体膜、例えばゲルマニウム膜、またはシリコンとゲルマニウムとの合金膜、リンやボロンを含むアモルファスシリコン膜であってもよい。
また、金属層上に酸化物層を形成する際、金属層の表面が酸化されるため、金属層と酸化物層との密着性が上がる。そして、水素を含む層に含まれる水素を410℃以上で拡散させ、酸化された金属層表面と反応(例えば還元反応)することによって金属層と酸化物層との密着性が低下すると考えられる。加えて、水素を含む層は加熱することによって引張応力側に変化するため、金属層と酸化物層との界面に歪みが生じ、剥離が生じやすくなる。
なお、本明細書中において、膜の内部応力(膜応力と呼ぶ)とは、基板上に形成された膜の内部に任意の断面を考えたとき、断面の一方の側が他方の側に及ぼしている単位断面積当りの力のことである。内部応力は、真空蒸着やスパッタリングや気相成長などで成膜された薄膜には多かれ少なかれ必ず存在するといってよい。その値は最大で109N/m2に達する。薄膜の材料、基板の物質、薄膜の形成条件などによって内部応力値は変化する。また、熱処理を施すことによっても内部応力値は変化する。
また、基板面に垂直な単位断面積を通して相手に及ぼす力が引っ張る方向である状態を引っ張り状態といい、そのときの内部応力を引張応力、押す方向である状態を圧縮状態といい、そのときの内部応力を圧縮応力と呼ぶ。
本明細書で開示する剥離方法に関する発明の構成1は、
被剥離層を基板から剥離する剥離方法であって、
前記基板上に金属層と、該金属層に接する酸化物層と、絶縁膜と、該絶縁膜上に水素を含み非晶質構造を有する半導体膜とを順次積層形成する工程と、
水素を拡散する加熱処理を行う工程と、
前記酸化物層と前記絶縁膜と前記半導体膜とを含む被剥離層に支持体を接着した後、前記支持体に接着された被剥離層を前記金属層が設けられた基板から物理的手段により剥離する工程とを有することを特徴とする剥離方法である。
また、他の剥離方法に関する本発明の構成2は、
被剥離層を基板から剥離する剥離方法であって、
前記基板上に金属層と、該金属層に接する酸化物層と、絶縁膜と、該絶縁膜上に水素を含み非晶質構造を有する半導体膜とを順次積層形成する工程と、
水素を拡散する加熱処理を行う工程と、
前記半導体膜を活性層とするTFT及び該TFTに接続する素子を形成する工程と、
前記酸化物層と前記絶縁膜と前記TFTと前記素子とを含む被剥離層に支持体を接着した後、前記支持体に接着された被剥離層を前記金属層が設けられた基板から物理的手段により剥離する工程とを有することを特徴とする剥離方法である。
上記構成において、水素を拡散する加熱処理を行う工程と、前記半導体膜を活性層とするTFT及び該TFTに接続する素子を形成する工程との順序は特に限定されない。また、前記半導体膜を活性層とするTFT及び該TFTに接続する素子を形成する工程で410℃以上の加熱処理を行う場合、水素を拡散する加熱処理を別途行う必要はない。
上記各構成において、前記加熱処理は膜中の水素が放出または拡散される温度、即ち、410℃以上であることを特徴としている。
また、上記各構成において、前記金属層は、Ti、Ta、W、Mo、Cr、Nd、Fe、Ni、Co、Zr、Zn、Ru、Rh、Pd、Os、Ir、Ptから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料からなる単層、またはこれらの金属または混合物の積層であることを特徴としている。
なお、本明細書中、物理的手段とは、化学ではなく、物理学により認識される手段であり、具体的には、力学の法則に当てはめることが可能な過程を有する力学的手段または機械的手段を指し、何らかの力学的エネルギー(機械的エネルギー)を変化させる手段を指している。
ただし、上記各構成のいずれにおいても、物理的手段により剥離する際、支持体との結合力より、酸化物層と金属層との結合力が小さくなるようにすることが必要である。
また、水素を含む半導体膜に代えて、水素を含む金属膜を形成してもよく、他の剥離方法に関する本発明の構成3は、
被剥離層を基板から剥離する剥離方法であって、
前記基板上に金属層と、該金属層に接する酸化物層と、絶縁膜と、該絶縁膜上に水素を含む金属層とを順次積層形成する工程と、
水素を拡散する加熱処理を行う工程と、
TFT及び該TFTに接続する素子を形成する工程と、
前記酸化物層と前記絶縁膜と前記TFTと前記素子とを含む被剥離層に支持体を接着した後、前記支持体に接着された被剥離層を前記金属層が設けられた基板から物理的手段により剥離する工程とを有することを特徴とする剥離方法である。
また、金属層として、水素を含む金属層を用いてもよく、他の剥離方法に関する本発明の構成4は、
被剥離層を基板から剥離する剥離方法であって、
前記基板上に水素を含む金属層と、該金属層に接する酸化物層と、絶縁膜と、該絶縁膜上に非晶質構造を有する半導体膜とを順次積層形成する工程と、
水素を拡散する加熱処理を行う工程と、
前記半導体膜を活性層とするTFT及び該TFTに接続する素子を形成する工程と、
前記酸化物層と前記絶縁膜と前記TFTと前記素子とを含む被剥離層に支持体を接着した後、前記支持体に接着された被剥離層を前記金属層が設けられた基板から物理的手段により剥離する工程とを有することを特徴とする剥離方法である。
また、上記各構成において、前記酸化物層は、スパッタ法による酸化珪素膜であることを特徴としている。
また、上記各構成において、前記絶縁膜は、酸化珪素膜または酸化窒化珪素膜またはこれらの積層であることを特徴としている。
また、上記各構成において、前記酸化物層の膜厚は、前記金属層の膜厚よりも厚いことを特徴としている。
また、上記各構成において、前記絶縁膜上に設けられる素子は、発光素子、半導体素子、或いは液晶素子であることを特徴としている。
また、前記水素を含む金属層として、CVD法(リモートプラズマ法など)を用いたW膜やNi膜を用いることができる。例えば、W膜の核となるシリコンをSiH4ガスで析出
、或いは酸化シリコン膜(または窒化シリコン膜)の表面を希ガスプラズマに曝してSi−O結合(またはSi−N結合)を切断して析出させ、次にWF6/H2ガスを流すと還元反応によってW膜を堆積することができる。還元反応によってW膜を堆積する成膜方法はブランケットW法とも呼ばれるCVD法の一種である。また、前記水素を含む金属層として、水素を含むAB2型水素吸蔵合金(ただし、AとしてTiまたはZr、BとしてNi
、V、Cr、Co、Fe、Mn)、或いはAB5型水素吸蔵合金(ただし、AとしてMm
(ミッシュメタル)、BとしてNi、Co、Mn、Al、Mo)を用いてもよい。
また、上記各構成において、金属層は、基板と金属層の間に他の層、例えば絶縁層等を設けてもよいが、プロセスを簡略化するためには、基板上に接して金属層を形成することが好ましい。
また、上記本発明において、透光性を有する基板に限らず、あらゆる基板、例えば、ガラス基板、石英基板、半導体基板、セラミックス基板、金属基板を用いることができ、基板上に設けた被剥離層を剥離することができる。
なお、本明細書中において、転写体とは、剥離された後、被剥離層と接着させるものであり、特に限定されず、プラスチック、ガラス、金属、セラミックス等、いかなる組成の基材でもよい。また、本明細書中において、支持体とは、物理的手段により剥離する際に被剥離層と接着するためのものであり、特に限定されず、プラスチック、ガラス、金属、
セラミックス等、いかなる組成の基材でもよい。また、転写体の形状および支持体の形状も特に限定されず、平面を有するもの、曲面を有するもの、可曲性を有するもの、フィルム状のものであってもよい。また、軽量化を最優先するのであれば、フィルム状のプラスチック基板、例えば、ポリエチレンテレフタレート(PET)、ポリエーテルスルホン(PES)、ポリエチレンナフタレート(PEN)、ポリカーボネート(PC)、ナイロン、ポリエーテルエーテルケトン(PEEK)、ポリスルホン(PSF)、ポリエーテルイミド(PEI)、ポリアリレート(PAR)、ポリブチレンテレフタレート(PBT)、ポリイミドなどのプラスチック基板が好ましい。
上記半導体装置の作製方法に関する上記各構成において、液晶表示装置を作製する場合は、支持体を対向基板とし、シール材を接着材として用いて支持体を被剥離層に接着すればよい。この場合、前記剥離層に設けられた素子は画素電極を有しており、該画素電極と、前記対向基板との間には液晶材料が充填されるようにする。
また、上記半導体装置の作製方法に関する上記各構成において、EL素子を有する発光装置として代表される発光装置を作製する場合は、支持体を封止材として、外部から水分や酸素といった有機化合物層の劣化を促す物質が侵入することを防ぐように発光素子を外部から完全に遮断することが好ましい。また、軽量化を最優先するのであれば、フィルム状のプラスチック基板が好ましいが、外部から水分や酸素といった有機化合物層の劣化を促す物質が侵入することを防ぐ効果は弱いため、例えば、支持体上に第1の絶縁膜と第2の絶縁膜と第3の絶縁膜とを設けて、十分に外部から水分や酸素といった有機化合物層の劣化を促す物質が侵入することを防ぐ構成とすればよい。ただし、前記第1の絶縁膜(バリア膜)と前記第3の絶縁膜(バリア膜)との間に挟まれる前記第2の絶縁膜(応力緩和膜)は、前記第1の絶縁膜および前記第3の絶縁膜より膜応力が小さくなるようにする。
また、EL素子を有する発光装置として代表される発光装置を作製する場合は、支持体だけでなく、転写体も同様に第1の絶縁膜と第2の絶縁膜と第3の絶縁膜とを設け、十分に外部から水分や酸素といった有機化合物層の劣化を促す物質が侵入することを防ぐことが好ましい。
本発明は、物理的手段によって基板から剥離するため、半導体層への損傷なく、素子の信頼性を向上できる。
また、本発明は、小さな面積を有する被剥離層の剥離だけでなく、大きな面積を有する被剥離層を全面に渡って歩留まりよく剥離することが可能である。
加えて、本発明は、物理的手段で容易に剥離、例えば人間の手で引き剥がすことが可能であるため、量産に適したプロセスと言える。また、量産する際に被剥離層を引き剥がすための製造装置を作製した場合、大型の製造装置も安価に作製することができる。
発明を実施するための最良の形態について、以下に説明する。
図1(A)中、10は基板、11は窒化物層または金属層、12は酸化物層、13は被剥離層である。
図1(A)において、基板10はガラス基板、石英基板、セラミック基板などを用いることができる。また、シリコン基板、金属基板またはステンレス基板を用いても良い。
まず、図1(A)に示すように基板10上に窒化物層または金属層11を形成する。窒化物層または金属層11として、代表的な一例はW、Ti、Ta、Mo、Nd、Ni、Co、Zr、Zn、Ru、Rh、Pd、Os、Ir、Ptから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料からなる単層、またはこれらの積層、或いは、これらの窒化物、例えば、窒化チタン、窒化タングステン、窒化タンタル、窒化モリブデンからなる単層、またはこれらの積層を用いればよい。窒化物層または金属層11の膜厚は10nm〜200nm、好ましくは50nm〜75nmとする。
また、スパッタ法では基板を固定するため、基板の周縁部付近の膜厚が不均一になりやすい。そのため、ドライエッチングによって周縁部のみを除去することが好ましいが、その際、基板もエッチングされないように、基板10と窒化物層または金属層11との間に酸化窒化シリコン膜からなる絶縁膜を100nm程度形成してもよい。
次いで、窒化物層または金属層11上に酸化物層12を形成する。酸化物層12として、スパッタ法により、酸化シリコン、酸化窒化シリコン、酸化金属材料からなる層を形成すればよい。酸化物層12の膜厚は、窒化物層または金属層11の約2倍以上であることが望ましい。ここでは、酸化シリコンターゲットを用いたスパッタ法により、酸化シリコン膜を150nm〜200nmの膜厚とする。なお、スパッタ法により得られた酸化シリコン膜の応力を測定したところ、−3.97×108(Dyne/cm2)であり、SIMS測定
による水素濃度は、4×1020atoms/cm3である。ただし、これらの測定値は、
単膜での測定値であって積層での値ではない。
次いで、酸化物層12上に被剥離層13を形成する。この被剥離層13の形成の際、少なくとも水素を含む材料膜(半導体膜または金属膜)を形成した後、水素を含む材料膜中に含まれる水素を拡散するための熱処理を行う。この熱処理は410℃以上であればよく、被剥離層13の形成プロセスとは別途行ってもよいし、兼用させて工程を省略してもよい。例えば、水素を含む材料膜として水素を含むアモルファスシリコン膜を用い、加熱してポリシリコン膜を形成する場合、結晶化させるため500℃以上の熱処理を行えば、ポリシリコン膜を形成すると同時に水素の拡散を行うことができる。なお、被剥離層13は、TFTを代表とする様々な素子(薄膜ダイオード、シリコンのPIN接合からなる光電変換素子やシリコン抵抗素子やセンサ素子(代表的にはポリシリコンを用いた感圧式指紋センサー)を含む層とすればよい。
次いで、被剥離層13を固定する支持体となる第2の基板15を第1の接着材14で貼りつける。(図1(B))なお、第2の基板15は第1の基板10よりも剛性の高い基板を用いることが好ましい。第1の接着材14としては接着材もしくは両面テープを用いればよい。
次いで、窒化物層または金属層11が設けられている基板10を物理的手段により引き剥がす。(図1(C))酸化物層12の膜応力と、窒化物層または金属層11の膜応力が異なっているため、比較的小さな力で引き剥がすことができる。また、ここでは、被剥離層13の機械的強度が十分であると仮定した例を示しているが、被剥離層13の機械的強度が不十分である場合には、被剥離層13を固定する支持体(図示しない)を貼りつけた後、剥離することが好ましい。
こうして、酸化物層12上に形成された被剥離層13を基板10から分離することができる。剥離後の状態を図1(D)に示す。
次いで、引き剥がした被剥離層13を転写体となる第3の基板を第2の接着材16で貼り付ける。(図1(E))
次いで、第1の接着材14を除去または剥離することによって第2の基板15を剥がす。(図1(F))
次いで、EL層20を形成し、EL層20を封止材となる第4の基板18を第3の接着材19で封止する。(図1(G))なお、第3の接着材19が有機化合物層の劣化を促す物質(水分や酸素)を十分ブロッキングできる材料であれば特に第4の基板18は必要ではない。ここでは、EL素子を用いた発光装置を作製する例を示したが、特に限定されず、様々な半導体装置を完成させることができる。
液晶表示装置を作製する場合は、支持体を対向基板とし、シール材を接着材として用いて支持体を被剥離層に接着すればよい。この場合、被剥離層に設けられた素子は画素電極を有しており、該画素電極と、前記対向基板との間には液晶材料が充填されるようにする。また、液晶表示装置を作製する順序は、特に限定されず、支持体としての対向基板を貼りつけ、液晶を注入した後に基板を剥離して転写体としてのプラスチック基板を貼りつけてもよいし、画素電極を形成した後、基板を剥離し、第1の転写体としてのプラスチック基板を貼り付けた後、第2の転写体としての対向基板を貼りつけてもよい。
また、発光装置を作製する順序は、特に限定されず、発光素子を形成した後、支持体としてのプラスチック基板を貼りつけ、基板を剥離し、転写体としてのプラスチック基板を貼りつけてもよいし、発光素子を形成した後、基板を剥離して、第1の転写体としてのプラスチック基板を貼り付けた後、第2の転写体としてのプラスチック基板を貼りつけてもよい。
本発明においては、410℃以上の熱処理によって、窒化物層または金属層11と酸化物層12との界面に水素を拡散させて反応を生じさせ、さらに酸化物層12の膜応力と、窒化物層または金属層11の膜応力、或いは、基板上に積層した全ての応力とを変化させることが重要である。ただし、膜応力を変化させすぎると、ピーリングが発生することになるため、成膜やその他のプロセスも注意して行うことが好ましい。
また、500℃以上の熱処理やレーザー光の照射を行っても、膜剥がれ(ピーリング)が工程中には生じない。そして、物理的手段で容易に酸化物層の層内または界面において、きれいに分離できる。
本発明者らの実験では、金属層11としてタングステン膜10nm、酸化物層12としてスハ゜ッタ法による酸化シリコン膜200nmであっても本発明の剥離法により剥離が確認でき、金属層11としてタングステン膜50nmと酸化物層12としてスハ゜ッタ法による酸化シリコン膜100nmであっても本発明の剥離法により剥離が確認できている。また、金属層11としてタングステン膜50nmと酸化物層12としてスハ゜ッタ法による酸化シリコン膜400nmであっても本発明の剥離法により剥離が確認できている。
また、本発明者らの実験では、窒化物層11として窒化タングステン膜や窒化チタン膜でも本発明の剥離法により剥離が確認できている。
また、以下の実験を行った。
(実験1)
ガラス基板上にPCVD法(成膜温度300℃、成膜ガスSiH4)で水素を含むアモ
ルファスシリコン膜を成膜した後、それぞれ条件の異なる熱処理を行い、各応力を測定した結果が図2である。熱処理条件は、それぞれ350℃で1時間、400℃で1時間、4
10℃で1時間、430℃で1時間、450℃で1時間である。
いずれの条件であっても熱処理によって成膜直後での応力値(−8×109(Dyne/cm2
)〜−6×109(Dyne/cm2))よりも引張応力側に変化していることが図2から読み取
れる。熱処理後の応力値は、−6×109(Dyne/cm2)〜2×109(Dyne/cm2)の範囲にある。
また、ガラス基板上にタングステン膜、スパッタ法による酸化シリコン膜、下地絶縁膜、PCVD法による水素を含むアモルファスシリコン膜を順次積層形成し、上記条件の熱処理をそれぞれ行って、テープを用いた剥離実験を行ったところ、410℃以上の熱処理で剥離が確認できた。
(実験2)
ここでは、実験1と同じ条件のPCVD法で得られた上記水素を含むアモルファスシリコン膜をFT−IRにより水素濃度を測定したところ、Si−Hは、1.06×1022(atoms/cm3)、Si−H2は8.34×1019(atoms/cm3)であり、組成比における水
素濃度を算出すると21.5%であった。また、PCVD法の成膜条件を変えて同様に水素濃度を算出したところ、組成比における水素濃度は16.4%、17.1%、19.0%が得られた。
また、ガラス基板上にタングステン膜、スパッタ法による酸化シリコン膜、下地絶縁膜、PCVD法による水素を含むアモルファスシリコン膜(組成比における水素濃度が16.4%〜21.5%である膜)を順次積層形成し、410℃、1時間の熱処理をそれぞれ行って、テープを用いた剥離実験を行ったところ、全ての条件で剥離が確認できた。一方、PCVD法に代えてスパッタ法で得られたアモルファスシリコン膜では、テープを用いた剥離実験で剥離できなかった。
また、ガラス基板上にタングステン膜、スパッタ法による酸化シリコン膜、下地絶縁膜、PCVD法による水素を含む窒化シリコン膜(応力値が−2.4×108(Dyne/cm2
、Si−Hは、8.9×1021(atoms/cm3)、N−Hは6.6×1021(atoms/cm3)である膜)を順次積層形成し、410℃、1時間の熱処理を行って、テープを用いた剥離実験を行ったところ、剥離が確認できている。このことから、本発明は、アモルファスシリコン膜に特に限定されず、水素を含んでいる膜であれば同様の結果が得られる。
(実験3)
ここでは、シリコンウエーハ上に形成したW膜(100nm)と酸化シリコン膜(100nm)とを積層成膜した後、熱処理(350℃で1時間、400℃で1時間、410℃で1時間、430℃で1時間、450℃で1時間)を行い、さらに酸化シリコン膜のエッチングを行って、各処理ごとの応力変化を測定した結果が図3である。
上記W膜の成膜条件は、スパッタ法でタングステンターゲットを用い、成膜圧力0.2Pa、成膜電力3kW、アルゴン流量=20sccmとした。
また、上記酸化シリコン膜の成膜条件は、RF方式のスパッタ装置を用い、酸化シリコンターゲット(直径30.5cm)を用い、基板を加熱するために加熱したアルゴンガスを流量30sccmとして流し、基板温度300℃、成膜圧力0.4Pa、成膜電力3kW、アルゴン流量/酸素流量=10sccm/30sccmとした。
図3から酸化シリコン膜の成膜後、酸化シリコン膜のエッチング後で大きく応力が変化していることが読み取れる。
また、比較として、シリコンウエーハ上に形成したW膜(100nm)と酸化シリコン膜(20nm)の積層での応力変化を測定したが、上記すべての処理を行ってもほとんど変化が見られなかった。このことから、酸化シリコン膜の成膜後の応力は酸化シリコン膜の膜厚依存性があることが明らかである。酸化シリコン膜の膜厚が厚いと応力が大きく変化するため、W膜と酸化シリコン膜との界面に歪みが生じやすくなり、剥離現象が発生する。従って、本発明において、酸化シリコン膜の膜厚、およびW膜と酸化シリコン膜の膜厚比は重要であり、少なくともW膜よりも酸化シリコン膜の膜厚が厚くなるようにし、さらに好ましくは2倍以上とする。
(実験4)
また、ガラス基板上にタングステン膜、スパッタ法による酸化シリコン膜、下地絶縁膜、PCVD法による水素を含むアモルファスシリコン膜を順次積層形成し、水素を拡散する410℃以上の熱処理を行った後、エッチングによりアモルファスシリコン膜を除去した後でテープ試験を行ったところ、剥離が確認できた。また、ガラス基板上にタングステン膜、スパッタ法による酸化シリコン膜、下地絶縁膜を順次積層形成し、410℃以上の熱処理を行った後、テープ試験を行ったところ、剥離できなかった。従って、下地膜上に形成した層であるアモルファスシリコン膜の存在が剥離現象に起因していると考えている。
これらの実験結果、即ち、410℃を境に剥離の可否が決定する。また、応力の変化があまり見られないことから発明者らは、積層膜の応力のみが剥離に関係しているのではなく、アモルファスシリコン膜及び該膜に含まれる水素も剥離現象に起因していることを見出している。
また、昇温脱離ガス分析(TDS)によるガラス基板上に形成したアモルファスシリコン膜から脱離した水素の密度と基板表面温度(℃)の関係を示したグラフを図11に示す。図11からは、基板温度の上昇に従ってアモルファスシリコン膜から脱離する水素は増加する傾向が見られ、得られたデータからは、脱離した水素量のピークに達する温度が382℃〜411℃であることがわかった。従って、図11は、上記実験結果(410℃を境に剥離の可否が決定される実験結果)と関連があるデータであり、剥離現象が生じやすくなるための十分な加熱温度は約410℃以上であると言える。
また、発明者らは、W膜と酸化シリコン膜の膜厚比も剥離現象に起因していることを見出している。さらに、発明者らは、金属層または窒化物層の材料と、酸化物層の材料との組み合わせや、密着性などの界面状態も剥離現象に起因していると考えている。
以上の構成でなる本発明について、以下に示す実施例でもってさらに詳細な説明を行うこととする。
本発明の実施例を図4〜図6を用いて説明する。ここでは、同一基板上に画素部と、画素部の周辺に設ける駆動回路のTFT(nチャネル型TFT及びpチャネル型TFT)を同時に作製する方法について詳細に説明する。なお、ここでは反射型の液晶表示装置を作製するためのアクティブマトリクス基板を作製する例を示すが、特に限定されず、適宜、TFTの配置や画素電極の材料を変更すれば、透過型の液晶表示装置を作製することも、有機化合物を含む発光層を有する発光装置も作製することもできることは言うまでもないことである。
基板としては、ガラス基板(#1737)を用いた。まず、基板上には、PCVD法により酸
化窒化シリコン層を100nmの膜厚で成膜した。
次いで、スパッタ法により金属層としてタングステン層を50nmの膜厚で成膜し、大気解放せず連続的にスパッタ法により酸化物層として酸化シリコン層を200nmの膜厚で成膜した。酸化シリコン層の成膜条件は、RF方式のスパッタ装置を用い、酸化シリコンターゲット(直径30.5cm)を用い、基板を加熱するために加熱したアルゴンガスを流量30sccmとして流し、基板温度300℃、成膜圧力0.4Pa、成膜電力3kW、アルゴン流量/酸素流量=10sccm/30sccmとした。
次いで、基板周縁部または端面をO2アッシングによってタングステン層を除去する。
次いでプラズマCVD法で成膜温度300℃、原料ガスSiH4、N2Oから作製される酸化窒化シリコン膜(組成比Si=32%、O=59%、N=7%、H=2%)を100nmの厚さに積層形成し、さらに大気解放せず連続的にプラズマCVD法で成膜温度300℃、成膜ガスSiH4で非晶質構造を有する半導体層(ここでは非晶質シリコン層)を5
4nmの厚さで形成した。この非晶質シリコン層は水素を含んでおり、後の熱処理によって水素を拡散させ、物理的手段で酸化物層の層内、あるいは界面において剥離することができる。
次いで、重量換算で10ppmのニッケルを含む酢酸ニッケル塩溶液をスピナーで塗布す
る。塗布に代えてスパッタ法でニッケル元素を全面に散布する方法を用いてもよい。次いで、加熱処理を行い結晶化させて結晶構造を有する半導体膜(ここではポリシリコン層)を形成する。ここでは脱水素化のための熱処理(500℃、1時間)の後、結晶化のための熱処理(550℃、4時間)を行って結晶構造を有するシリコン膜を得る。また、この脱水素化のための熱処理(500℃、1時間)は、非晶質シリコン層に含まれる水素をW膜と酸化シリコン層との界面に拡散する熱処理を兼ねている。なお、ここではシリコンの結晶化を助長する金属元素としてニッケルを用いた結晶化技術を用いたが、他の公知の結晶化技術、例えば固相成長法やレーザー結晶化法を用いてもよい。
次いで、結晶構造を有するシリコン膜表面の酸化膜を希フッ酸等で除去した後、結晶化率を高め、結晶粒内に残される欠陥を補修するためのレーザー光(XeCl:波長308nm)の照射を大気中、または酸素雰囲気中で行う。レーザー光には波長400nm以下のエキシマレーザ光や、YAGレーザの第2高調波、第3高調波を用いる。ここでは、繰り返し周波数10〜1000Hz程度のパルスレーザー光を用い、当該レーザー光を光学系にて100〜500mJ/cm2に集光し、90〜95%のオーバーラップ率をもって照射し、シリコン膜表面を走査させればよい。ここでは、繰り返し周波数30Hz、エネルギー密度470mJ/cm2でレーザー光の照射を大気中で行った。なお、大気中、または酸素雰囲気中で行うため、レーザー光の照射により表面に酸化膜が形成される。なお、ここではパルスレーザーを用いた例を示したが、連続発振のレーザーを用いてもよく、非晶質半導体膜の結晶化に際し、大粒径に結晶を得るためには、連続発振が可能な固体レーザを用い、基本波の第2高調波〜第4高調波を適用するのが好ましい。代表的には、Nd:YVO4レーザー(基本波1064nm)の第2高調波(532nm)や第3高調波(355nm)を適用すればよい。連続発振のレーザーを用いる場合には、出力10Wの連続発振のYVO4レーザ
から射出されたレーザ光を非線形光学素子により高調波に変換する。また、共振器の中にYVO4結晶と非線形光学素子を入れて、高調波を射出する方法もある。そして、好まし
くは光学系により照射面にて矩形状または楕円形状のレーザ光に成形して、被処理体に照射する。このときのエネルギー密度は0.01〜100MW/cm2程度(好ましくは0
.1〜10MW/cm2)が必要である。そして、10〜2000cm/s程度の速度で
レーザ光に対して相対的に半導体膜を移動させて照射すればよい。
次いで、上記レーザー光の照射により形成された酸化膜に加え、オゾン水で表面を120秒処理して合計1〜5nmの酸化膜からなるバリア層を形成する。本実施例ではオゾン水を用いてバリア層を形成したが、酸素雰囲気下の紫外線の照射で結晶構造を有する半導体膜の表面を酸化する方法や酸素プラズマ処理により結晶構造を有する半導体膜の表面を酸化する方法やプラズマCVD法やスパッタ法や蒸着法などで1〜10nm程度の酸化膜を堆積してバリア層を形成してもよい。また、バリア層を形成する前にレーザー光の照射により形成された酸化膜を除去してもよい。
次いで、バリア層上にスパッタ法にてゲッタリングサイトとなるアルゴン元素を含む非晶質シリコン膜を10nm〜400nm、ここでは膜厚100nmで成膜する。本実施例では、アルゴン元素を含む非晶質シリコン膜は、シリコンターゲットを用いてアルゴンを含む雰囲気下で形成する。プラズマCVD法を用いてアルゴン元素を含む非晶質シリコン膜を
形成する場合、成膜条件は、モノシランとアルゴンの流量比(SiH4:Ar)を1:9
9とし、成膜圧力を6.665Pa(0.05Torr)とし、RFパワー密度を0.087W/cm2とし、成膜温度を350℃とする。
その後、650℃に加熱された炉に入れて3分の熱処理を行いゲッタリングして、結晶構造を有する半導体膜中のニッケル濃度を低減する。炉に代えてランプアニール装置を用いてもよい。
次いで、バリア層をエッチングストッパーとして、ゲッタリングサイトであるアルゴン元素を含む非晶質シリコン膜を選択的に除去した後、バリア層を希フッ酸で選択的に除去する。なお、ゲッタリングの際、ニッケルは酸素濃度の高い領域に移動しやすい傾向があるため、酸化膜からなるバリア層をゲッタリング後に除去することが望ましい。
次いで、得られた結晶構造を有するシリコン膜(ポリシリコン膜とも呼ばれる)の表面にオゾン水で薄い酸化膜を形成した後、レジストからなるマスクを形成し、所望の形状にエッチング処理して島状に分離された半導体層を形成する。半導体層を形成した後、レジストからなるマスクを除去する。
以上の工程で基板100上に窒化物層または金属層101、酸化物層102、下地絶縁膜103を形成し、結晶構造を有する半導体膜を得た後、所望の形状にエッチング処理して島状に分離された半導体層104〜108を形成することができる。
次いで、フッ酸を含むエッチャントで酸化膜を除去すると同時にシリコン膜の表面を洗浄した後、ゲート絶縁膜109となる珪素を主成分とする絶縁膜を形成する。本実施例では、プラズマCVD法により115nmの厚さで酸化窒化シリコン膜(組成比Si=32%、O=59%、N=7%、H=2%)で形成する。
次いで、図4(A)に示すように、ゲート絶縁膜109上に膜厚20〜100nmの第1の導電膜110aと、膜厚100〜400nmの第2の導電膜110bとを積層形成する。本実施例では、ゲート絶縁膜109上に膜厚50nmの窒化タンタル膜、膜厚370nmのタングステン膜を順次積層する。
第1の導電膜及び第2の導電膜を形成する導電性材料としてはTa、W、Ti、Mo、Al、Cuから選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料で形成する。また、第1の導電膜及び第2の導電膜としてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜や、AgPdCu合金を用いてもよい。また、2層構造に限定されず、例えば、膜厚50nmのタングステン膜、膜厚500nmのアルミニウムとシリコンの合金(Al−Si)膜、膜厚30nmの窒化チタン膜を順次
積層した3層構造としてもよい。また、3層構造とする場合、第1の導電膜のタングステンに代えて窒化タングステンを用いてもよいし、第2の導電膜のアルミニウムとシリコンの合金(Al−Si)膜に代えてアルミニウムとチタンの合金膜(Al−Ti)を用いてもよいし、第3の導電膜の窒化チタン膜に代えてチタン膜を用いてもよい。また、単層構造であってもよい。
次に、図4(B)に示すように光露光工程によりレジストからなるマスク112〜117を形成し、ゲート電極及び配線を形成するための第1のエッチング処理を行う。第1のエッチング処理では第1及び第2のエッチング条件で行う。エッチングにはICP(Inductively Coupled Plasma:誘導結合型プラズマ)エッチング法を用いると良い。ICPエッチング法を用い、エッチング条件(コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等)を適宜調節することによって所望のテーパー形状に膜をエッチングすることができる。なお、エッチング用ガスとしては、Cl2、BC
3、SiCl4、CCl4などを代表とする塩素系ガスまたはCF4、SF6、NF3などを代表とするフッ素系ガス、またはO2を適宜用いることができる。
本実施例では、基板側(試料ステージ)にも150WのRF(13.56MHz)電力を投入し
、実質的に負の自己バイアス電圧を印加する。なお、基板側の電極面積サイズは、12.5cm×12.5cmであり、コイル型の電極面積サイズ(ここではコイルの設けられた石英円板)は、直径25cmの円板である。この第1のエッチング条件によりW膜をエッチングして第1の導電層の端部をテーパー形状とする。第1のエッチング条件でのWに対するエッチング速度は200.39nm/min、TaNに対するエッチング速度は80.32nm/minであり、TaNに対するWの選択比は約2.5である。また、この第1のエッチング条件によって、Wのテーパー角は、約26°となる。この後、レジストからなるマスク112〜117を除去せずに第2のエッチング条件に変え、エッチング用ガスにCF4とCl2とを用い、それぞれのガス流量比を30/30(sccm)とし、1Paの圧力でコイル型の電極に500WのRF(13.56MHz)電力を投入してプラズマを生成し
て約30秒程度のエッチングを行った。基板側(試料ステージ)にも20WのRF(13.56MHz)電力を投入し、実質的に負の自己バイアス電圧を印加する。CF4とCl2を混合し
た第2のエッチング条件ではW膜及びTaN膜とも同程度にエッチングされる。第2のエッチング条件でのWに対するエッチング速度は58.97nm/min、TaNに対するエッチング速度は66.43nm/minである。なお、ゲート絶縁膜上に残渣を残すことなくエッチングするためには、10〜20%程度の割合でエッチング時間を増加させると良い。
上記第1のエッチング処理では、レジストからなるマスクの形状を適したものとすることにより、基板側に印加するバイアス電圧の効果により第1の導電層及び第2の導電層の端部がテーパー形状となる。このテーパー部の角度は15〜45°とすればよい。
こうして、第1のエッチング処理により第1の導電層と第2の導電層から成る第1の形状の導電層119〜123(第1の導電層119a〜123aと第2の導電層119b〜123b)を形成する。ゲート絶縁膜となる絶縁膜109は、10〜20nm程度エッチングされ、第1の形状の導電層119〜123で覆われない領域が薄くなったゲート絶縁膜118となる。
次いで、レジストからなるマスクを除去せずに第2のエッチング処理を行う。ここでは、エッチング用ガスにSF6とCl2とO2とを用い、それぞれのガス流量比を24/12
/24(sccm)とし、1.3Paの圧力でコイル型の電極に700WのRF(13.56MHz
)電力を投入してプラズマを生成してエッチングを25秒行った。基板側(試料ステージ)にも10WのRF(13.56MHz)電力を投入し、実質的に負の自己バイアス電圧を印加す
る。第2のエッチング処理でのWに対するエッチング速度は227.3nm/min、TaNに対するエッチング速度は32.1nm/minであり、TaNに対するWの選択比は7.1であり、絶縁膜118であるSiONに対するエッチング速度は33.7nm/minであり、SiONに対するWの選択比は6.83である。このようにエッチングガス用ガスにSF6を用いた場合、絶縁膜118との選択比が高いので膜減りを抑えること
ができる。本実施例では絶縁膜118において約8nmしか膜減りが起きない。
この第2のエッチング処理によりWのテーパー角は70°となった。この第2のエッチング処理により第2の導電層126b〜131bを形成する。一方、第1の導電層は、ほとんどエッチングされず、第1の導電層126a〜131aとなる。なお、第1の導電層126a〜131aは、第1の導電層119a〜124aとほぼ同一サイズである。実際には、第1の導電層の幅は、第2のエッチング処理前に比べて約0.3μm程度、即ち線幅全体で0.6μm程度後退する場合もあるがほとんどサイズに変化がない。
また、2層構造に代えて、膜厚50nmのタングステン膜、膜厚500nmのアルミニウムとシリコンの合金(Al−Si)膜、膜厚30nmの窒化チタン膜を順次積層した3層構造とした場合、第1のエッチング処理における第1のエッチング条件としては、BCl3とCl2とO2とを原料ガスに用い、それぞれのガス流量比を65/10/5(scc
m)とし、基板側(試料ステージ)に300WのRF(13.56MHz)電力を投入し、1.2Paの圧力でコイル型の電極に450WのRF(13.56MHz)電力を投入してプラズマを生成して117秒のエッチングを行えばよく、第1のエッチング処理における第2のエッチング条件としては、CF4とCl2とO2とを用い、それぞれのガス流量
比を25/25/10(sccm)とし、基板側(試料ステージ)にも20WのRF(13.56MHz)電力を投入し、1Paの圧力でコイル型の電極に500WのRF(13.56MHz)電力を投入してプラズマを生成して約30秒程度のエッチングを行えばよく、第2のエッチング処理としてはBCl3とCl2を用い、それぞれのガス流量比を20/60(sccm)とし、基板側(試料ステージ)には100WのRF(13.56MHz)電力を投入し、1.2Paの圧力でコイル型の電極に600WのRF(13.56MHz)電力を投入してプラズマを生成してエッチングを行えばよい。
次いで、レジストからなるマスクを除去した後、第1のドーピング処理を行って図4(D)の状態を得る。ドーピング処理はイオンドープ法、もしくはイオン注入法で行えば良い。イオンドープ法の条件はドーズ量を1.5×1014atoms/cm2とし、加速電圧を60
〜100keVとして行う。n型を付与する不純物元素として、典型的にはリン(P)または砒素(As)を用いる。この場合、第1の導電層及び第2の導電層126〜130がn型を付与する不純物元素に対するマスクとなり、自己整合的に第1の不純物領域132〜136が形成される。第1の不純物領域132〜136には1×1016〜1×1017/cm3の濃度範囲でn型を付与する不純物元素を添加する。ここでは、第1の不純物領域と同じ濃度範囲の領域をn--領域とも呼ぶ。
なお、本実施例ではレジストからなるマスクを除去した後、第1のドーピング処理を行ったが、レジストからなるマスクを除去せずに第1のドーピング処理を行ってもよい。
次いで、図5(A)に示すようにレジストからなるマスク137〜139を形成し第2のドーピング処理を行う。マスク137は駆動回路のpチャネル型TFTを形成する半導体層のチャネル形成領域及びその周辺の領域を保護するマスクであり、マスク138は駆動回路のnチャネル型TFTの一つを形成する半導体層のチャネル形成領域及びその周辺の領域を保護するマスクであり、マスク139は画素部のTFTを形成する半導体層のチャネル形成領域及びその周辺の領域と保持容量となる領域とを保護するマスクである。
第2のドーピング処理におけるイオンドープ法の条件はドーズ量を1.5×1015atoms/cm2とし、加速電圧を60〜100keVとしてリン(P)をドーピングする。ここで
は、第2の導電層126b〜128bをマスクとして各半導体層に不純物領域が自己整合的に形成される。勿論、マスク137〜139で覆われた領域には添加されない。こうして、第2の不純物領域140〜142と、第3の不純物領域144が形成される。第2の不純物領域140〜142には1×1020〜1×1021/cm3の濃度範囲でn型を付与する不純物元素を添加されている。ここでは、第2の不純物領域と同じ濃度範囲の領域をn+
領域とも呼ぶ。
また、第3の不純物領域は第1の導電層により第2の不純物領域よりも低濃度に形成され、1×1018〜1×1019/cm3の濃度範囲でn型を付与する不純物元素を添加されることになる。なお、第3の不純物領域は、テーパー形状である第1の導電層の部分を通過させてドーピングを行うため、テーパ−部の端部に向かって不純物濃度が増加する濃度勾配を有している。ここでは、第3の不純物領域と同じ濃度範囲の領域をn-領域とも呼ぶ。
また、マスク138、139で覆われた領域は、第2のドーピング処理で不純物元素が添加されず、第1の不純物領域146、147となる。
次いで、レジストからなるマスク137〜139を除去した後、新たにレジストからなるマスク148〜150を形成して図5(B)に示すように第3のドーピング処理を行う。
駆動回路において、上記第3のドーピング処理により、pチャネル型TFTを形成する半導体層および保持容量を形成する半導体層にp型の導電型を付与する不純物元素が添加された第4の不純物領域151、152及び第5の不純物領域153、154を形成する。
また、第4の不純物領域151、152には1×1020〜1×1021/cm3の濃度範囲でp型を付与する不純物元素が添加されるようにする。尚、第4の不純物領域151、152には先の工程でリン(P)が添加された領域(n--領域)であるが、p型を付与する不純物元素の濃度がその1.5〜3倍添加されていて導電型はp型となっている。ここでは、第4の不純物領域と同じ濃度範囲の領域をp+領域とも呼ぶ。
また、第5の不純物領域153、154は第2の導電層127aのテーパー部と重なる領域に形成されるものであり、1×1018〜1×1020/cm3の濃度範囲でp型を付与する不純物元素が添加されるようにする。ここでは、第5の不純物領域と同じ濃度範囲の領域をp-領域とも呼ぶ。
以上までの工程でそれぞれの半導体層にn型またはp型の導電型を有する不純物領域が形成される。導電層126〜129はTFTのゲート電極となる。また、導電層130は画素部において保持容量を形成する一方の電極となる。さらに、導電層131は画素部においてソース配線を形成する。
次いで、ほぼ全面を覆う絶縁膜(図示しない)を形成する。本実施例では、プラズマCVD法により膜厚50nmの酸化シリコン膜を形成した。勿論、この絶縁膜は酸化シリコン膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。
次いで、それぞれの半導体層に添加された不純物元素を活性化処理する工程を行う。この活性化工程は、ランプ光源を用いたラピッドサーマルアニール法(RTA法)、或いはYAGレーザーまたはエキシマレーザーを裏面から照射する方法、或いは炉を用いた熱処理、或いはこれらの方法のうち、いずれかと組み合わせた方法によって行う。
また、本実施例では、上記活性化の前に絶縁膜を形成した例を示したが、上記活性化を行った後、絶縁膜を形成する工程としてもよい。
次いで、窒化シリコン膜からなる第1の層間絶縁膜155を形成して熱処理(300〜550℃で1〜12時間の熱処理)を行い、半導体層を水素化する工程を行う。(図5(C))この工程は第1の層間絶縁膜155に含まれる水素により半導体層のダングリングボンドを終端する工程である。酸化シリコン膜からなる絶縁膜(図示しない)の存在に関係なく半導体層を水素化することができる。ただし、本実施例では、第2の導電層としてアルミニウムを主成分とする材料を用いているので、水素化する工程において第2の導電層が耐え得る熱処理条件とすることが重要である。水素化の他の手段として、プラズマ水素化(プラズマにより励起された水素を用いる)を行っても良い。
次いで、第1の層間絶縁膜155上に有機絶縁物材料から成る第2の層間絶縁膜156を形成する。本実施例では膜厚1.6μmのアクリル樹脂膜を形成する。次いで、ソース配線131に達するコンタクトホールと、導電層129、130に達するコンタクトホールと、各不純物領域に達するコンタクトホールを形成する。本実施例では複数のエッチング処理を順次行う。本実施例では第1の層間絶縁膜をエッチングストッパーとして第2の層間絶縁膜をエッチングした後、絶縁膜(図示しない)をエッチングストッパーとして第1の層間絶縁膜をエッチングしてから絶縁膜(図示しない)をエッチングした。
その後、Al、Ti、Mo、Wなどを用いて配線及び画素電極を形成する。これらの電極及び画素電極の材料は、AlまたはAgを主成分とする膜、またはそれらの積層膜等からなる反射性の優れた材料を用いることが望ましい。こうして、ソース電極またはドレイン電極157〜162、ゲート配線164、接続配線163、画素電極165が形成される。
以上の様にして、nチャネル型TFT201、pチャネル型TFT202、nチャネル型TFT203を有する駆動回路206と、nチャネル型TFTからなる画素TFT204、保持容量205とを有する画素部207を同一基板上に形成することができる。(図6)本明細書中ではこのような基板を便宜上アクティブマトリクス基板と呼ぶ。
画素部207において、画素TFT204(nチャネル型TFT)にはチャネル形成領域169、ゲート電極を形成する導電層129の外側に形成される第1の不純物領域(n--領域)147と、ソース領域またはドレイン領域として機能する第2の不純物領域(n+領域)142、171を有している。また、保持容量205の一方の電極として機能す
る半導体層には第4の不純物領域152、第5の不純物領域154が形成されている。保持容量205は、絶縁膜(ゲート絶縁膜と同一膜)118を誘電体として、第2の電極130と、半導体層152、154、170とで形成されている。
また、駆動回路206において、nチャネル型TFT201(第1のnチャネル型TFT)はチャネル形成領域166、ゲート電極を形成する導電層126の一部と絶縁膜を介して重なる第3の不純物領域(n-領域)144とソース領域またはドレイン領域として
機能する第2の不純物領域(n+領域)140を有している。
また、駆動回路206において、pチャネル型TFT202にはチャネル形成領域167、ゲート電極を形成する導電層127の一部と絶縁膜を介して重なる第5不純物領域(p-領域)153とソース領域またはドレイン領域として機能する第4の不純物領域(p+領域)151を有している。
また、駆動回路206において、nチャネル型TFT203(第2のnチャネル型TFT)にはチャネル形成領域168、ゲート電極を形成する導電層128の外側に第1の不純物領域(n--領域)146とソース領域またはドレイン領域として機能する第2の不純物領域(n+領域)141を有している。
これらのTFT201〜203を適宜組み合わせてシフトレジスタ回路、バッファ回路、レベルシフタ回路、ラッチ回路などを形成し、駆動回路206を形成すればよい。例えば、CMOS回路を形成する場合には、nチャネル型TFT201とpチャネル型TFT202を相補的に接続して形成すればよい。
特に、駆動電圧が高いバッファ回路には、ホットキャリア効果による劣化を防ぐ目的から、nチャネル型TFT203の構造が適している。
また、信頼性が最優先とされる回路には、GOLD構造であるnチャネル型TFT201の構造が適している。
また、半導体膜表面の平坦化を向上させることによって信頼性を向上させることができるので、GOLD構造のTFTにおいて、ゲート電極とゲート絶縁膜を介して重なる不純物領域の面積を縮小しても十分な信頼性を得ることができる。具体的にはGOLD構造のTFTにおいてゲート電極のテーパー部となる部分サイズを小さくしても十分な信頼性を得ることができる。
また、GOLD構造のTFTにおいてはゲート絶縁膜が薄くなると寄生容量が増加するが、ゲート電極(第1導電層)のテーパー部となる部分サイズを小さくして寄生容量を低減すれば、f特性(周波数特性)も向上してさらなる高速動作が可能となり、且つ、十分な信頼性を有するTFTとなる。
なお、画素部207の画素TFTにおいても、第2のレーザー光の照射によりオフ電流の低減、およびバラツキの低減が実現される。
また、本実施例では反射型の表示装置を形成するためのアクティブマトリクス基板を作製する例を示したが、画素電極を透明導電膜で形成すると、フォトマスクは1枚増えるものの、透過型の表示装置を形成することができる。
また、本実施例ではガラス基板を用いたが、特に限定されず、石英基板、半導体基板、セラミックス基板、金属基板を用いることができる。
また、図6の状態を得た後、酸化物層102上に設けたTFTを含む層(被剥離層)の機械的強度が十分であれば、基板100を引き剥がしてもよい。本実施例は、被剥離層の機械的強度が不十分であるので、被剥離層を固定する支持体(図示しない)を貼りつけた後、剥離することが好ましい。
実施例1では画素電極が反射性を有する金属材料で形成された反射型の表示装置の例を示したが、本実施例では画素電極を透光性を有する導電膜で形成した透過型の表示装置の例を示す。
層間絶縁膜を形成する工程までは実施例1と同じであるので、ここでは省略する。実施例1に従って層間絶縁膜を形成した後、透光性を有する導電膜からなる画素電極601を形成する。透光性を有する導電膜としては、ITO(酸化インジウム酸化スズ合金)、酸
化インジウム酸化亜鉛合金(In23―ZnO)、酸化亜鉛(ZnO)等を用いればよい。
その後、層間絶縁膜600にコンタクトホールを形成する。次いで、画素電極と重なる接続電極602を形成する。この接続電極602は、コンタクトホールを通じてドレイン領域と接続されている。また、この接続電極と同時に他のTFTのソース電極またはドレイン電極も形成する。
また、ここでは全ての駆動回路を基板上に形成した例を示したが、駆動回路の一部に数個のICを用いてもよい。
以上のようにしてアクティブマトリクス基板が形成される。このアクティブマトリクス基板を用い、基板を剥離した後、プラスチック基板を貼り合わせて液晶モジュールを作製し、バックライト604、導光板605を設け、カバー606で覆えば、図7にその断面図の一部を示したようなアクティブマトリクス型液晶表示装置が完成する。なお、カバーと液晶モジュールは接着剤や有機樹脂を用いて貼り合わせる。また、プラスチック基板と対向基板を貼り合わせる際、枠で囲んで有機樹脂を枠と基板との間に充填して接着してもよい。また、透過型であるので偏光板603は、プラスチック基板と対向基板の両方に貼り付ける。
本実施例では、プラスチック基板上に形成された有機化合物層を発光層とする発光素子を備えた発光装置を作製する例を図8に示す。
なお、図8(A)は、発光装置を示す上面図、図8(B)は図8(A)をA−A’で切断した断面図である。点線で示された1101はソース信号線駆動回路、1102は画素部、1103はゲート信号線駆動回路である。また、1104は封止基板、1105はシール剤であり、第1のシール剤1105で囲まれた内側は、透明な第2のシール材1107で充填されている。
なお、1108はソース信号線駆動回路1101及びゲート信号線駆動回路1103に入力される信号を伝送するための配線であり、外部入力端子となるFPC(フレキシブルプリントサーキット)1109からビデオ信号やクロック信号を受け取る。なお、ここではFPCしか図示されていないが、このFPCにはプリント配線基盤(PWB)が取り付けられていても良い。本明細書における発光装置には、発光装置本体だけでなく、それにFPCもしくはPWBが取り付けられた状態をも含むものとする。
次に、断面構造について図8(B)を用いて説明する。基板1110上には駆動回路及び画素部が形成されているが、ここでは、駆動回路としてソース信号線駆動回路1101と画素部1102が示されている。なお、実施の形態1または実施例1に説明した剥離法を用いることによって、基板1110が接着層1100で下地膜と貼り合せてある。
なお、ソース信号線駆動回路1101はnチャネル型TFT1123とpチャネル型TFT1124とを組み合わせたCMOS回路が形成される。また、駆動回路を形成するTFTは、公知のCMOS回路、PMOS回路もしくはNMOS回路で形成しても良い。また、本実施例では、基板上に駆動回路を形成したドライバー一体型を示すが、必ずしもその必要はなく、基板上ではなく外部に形成することもできる。
また、画素部1102はスイッチング用TFT1111と、電流制御用TFT1112とそのドレインに電気的に接続された第1の電極(陽極)1113を含む複数の画素によ
り形成される。なお、ここでは一つの画素に2つのTFTを用いた例を示したが、3つ、またはそれ以上のTFTを適宜、用いてもよい。
ここでは第1の電極1113がTFTのドレインと直接接している構成となっているため、第1の電極1113の下層はシリコンからなるドレインとオーミックコンタクトのとれる材料層とし、有機化合物を含む層と接する表面に仕事関数の大きい材料層とすることが望ましい。例えば、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン膜との3層構造とすると、配線としての抵抗も低く、且つ、良好なオーミックコンタクトがとれ、且つ、陽極として機能させることができる。また、第1の電極1113は、窒化チタン膜の単層としてもよいし、3層以上の積層を用いてもよい。
また、第1の電極(陽極)1113の両端には絶縁物(バンク、隔壁、障壁、土手などと呼ばれる)1114が形成される。絶縁物1114は有機樹脂膜もしくは珪素を含む絶縁膜で形成すれば良い。ここでは、絶縁物1114として、ポジ型の感光性アクリル樹脂膜を用いて図8に示す形状の絶縁物を形成する。
カバレッジを良好なものとするため、絶縁物1114の上端部または下端部に曲率を有する曲面が形成されるようにすることが好ましい。例えば、絶縁物1114の材料としてポジ型の感光性アクリルを用いた場合、絶縁物1114の上端部のみに曲率半径(0.2μm〜3μm)を有する曲面を持たせることが好ましい。また、絶縁物1114として、感光性の光によってエッチャントに不溶解性となるネガ型、或いは光によってエッチャントに溶解性となるポジ型のいずれも使用することができる。
また、絶縁物1114を窒化アルミニウム膜、窒化酸化アルミニウム膜、または窒化珪素膜からなる保護膜で覆ってもよい。この保護膜はスパッタ法(DC方式やRF方式)により得られる窒化珪素または窒化酸化珪素を主成分とする絶縁膜、または炭素を主成分とする薄膜である。シリコンターゲットを用い、窒素とアルゴンを含む雰囲気で形成すれば、窒化珪素膜が得られる。また、窒化シリコンターゲットを用いてもよい。また、保護膜は、リモートプラズマを用いた成膜装置を用いて形成してもよい。また、保護膜に発光を通過させるため、保護膜の膜厚は、可能な限り薄くすることが好ましい。
また、第1の電極(陽極)1113上には、蒸着マスクを用いた蒸着法、またはインクジェット法によって有機化合物を含む層1115を選択的に形成する。さらに、有機化合物を含む層1115上には第2の電極(陰極)1116が形成される。これにより、第1の電極(陽極)1113、有機化合物を含む層1115、及び第2の電極(陰極)1116からなる発光素子1118が形成される。ここでは発光素子1118は白色発光とする例であるので着色層1131とBM1132からなるカラーフィルター(簡略化のため、ここではオーバーコート層は図示しない)が設けている。
また、R、G、Bの発光が得られる有機化合物を含む層をそれぞれ選択的に形成すれば、カラーフィルターを用いなくともフルカラーの表示を得ることができる。
また、発光素子1118を封止するために第1シール材1105、第2シール材1107により封止基板1104を貼り合わせる。なお、第1シール材1105、第2シール材1107としてはエポキシ系樹脂を用いるのが好ましい。また、第1シール材1105、第2シール材1107はできるだけ水分や酸素を透過しない材料であることが望ましい。
また、本実施例では封止基板1104を構成する材料としてガラス基板や石英基板の他、FRP(Fiberglass-Reinforced Plastics)、PVF(ポリビニルフロライド)、マイラー、ポリエステルまたはアクリル等からなるプラスチック基板を用いることができる。
また、第1シール材1105、第2シール材1107を用いて封止基板1104を接着した後、さらに側面(露呈面)を覆うように第3のシール材で封止することも可能である。
以上のようにして発光素子を第1シール材1105、第2シール材1107に封入することにより、発光素子を外部から完全に遮断することができ、外部から水分や酸素といった有機化合物層の劣化を促す物質が侵入することを防ぐことができる。従って、信頼性の高い発光装置を得ることができる。
また、第1の電極1113として透明導電膜を用いれば両面発光型の発光装置を作製することができる。
また、本実施例では陽極上に有機化合物を含む層を形成し、有機化合物を含む層上に透明電極である陰極を形成するという構造(以下、上面出射構造とよぶ)とした例を示したが、透明導電膜からなる陽極上に有機化合物層が形成され、有機化合物層上に陰極が形成される発光素子を有し、有機化合物層において生じた光を透明電極である陽極からTFTの方へ取り出す(以下、下面出射構造とよぶ)という構造としてもよい。
また、本実施例は上記最良の形態、または実施例1と自由に組み合わせることができる。
本発明を実施して様々なモジュール(アクティブマトリクス型液晶モジュール、アクティブマトリクス型ELモジュール、アクティブマトリクス型ECモジュール)を完成させることができる。即ち、本発明を実施することによって、それらを組み込んだ全ての電子機器が完成される。
その様な電子機器としては、ビデオカメラ、デジタルカメラ、ヘッドマウントディスプレイ(ゴーグル型ディスプレイ)、カーナビゲーション、プロジェクタ、カーステレオ、パーソナルコンピュータ、携帯情報端末(モバイルコンピュータ、携帯電話または電子書籍等)などが挙げられる。それらの一例を図9、図10に示す。
図9(A)はパーソナルコンピュータであり、本体2001、画像入力部2002、表示部2003、キーボード2004等を含む。
図9(B)はビデオカメラであり、本体2101、表示部2102、音声入力部2103、操作スイッチ2104、バッテリー2105、受像部2106等を含む。
図9(C)はモバイルコンピュータ(モービルコンピュータ)であり、本体2201、カメラ部2202、受像部2203、操作スイッチ2204、表示部2205等を含む。
図9(D)はプログラムを記録した記録媒体(以下、記録媒体と呼ぶ)を用いるプレーヤーであり、本体2401、表示部2402、スピーカ部2403、記録媒体2404、操作スイッチ2405等を含む。なお、このプレーヤーは記録媒体としてDVD(Digital Versatile Disc)、CD等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。
図9(E)はデジタルカメラであり、本体2501、表示部2502、接眼部2503、操作スイッチ2504、受像部(図示しない)等を含む。
図10(A)は携帯電話であり、本体2901、音声出力部2902、音声入力部29
03、表示部2904、操作スイッチ2905、アンテナ2906、画像入力部(CCD、イメージセンサ等)2907等を含む。
図10(B)は携帯書籍(電子書籍)であり、本体3001、表示部3002、3003、記憶媒体3004、操作スイッチ3005、アンテナ3006等を含む。
図10(C)はディスプレイであり、本体3101、支持台3102、表示部3103等を含む。
ちなみに図10(C)に示すディスプレイは中小型または大型のもの、例えば5〜20インチの画面サイズのものである。また、このようなサイズの表示部を形成するためには、基板の一辺が1mのものを用い、多面取りを行って量産することが好ましい。
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器の作製方法に適用することが可能である。また、本実施例の電子機器は上記最良の形態、実施例1乃至3のいずれか一と自由に組み合わせて実現することができる。
本発明は、小さな面積を有する被剥離層の剥離だけでなく、大きな面積を有する被剥離層を全面に渡って歩留まりよく剥離することが可能である。従って、表示装置に適用する場合であれば、大画面、且つ、薄いディスプレイを提供することができる。
実施の形態を示す図。 アモルファスシリコン膜単層における熱処理温度と応力との関係を示すグラフ。 積層における応力変化を示すグラフ。 アクティブマトリクス基板の作製工程を示す図である。(実施例1) アクティブマトリクス基板の作製工程を示す図である。(実施例1) アクティブマトリクス基板の作製工程を示す図である。(実施例1) 液晶表示装置の断面図を示す図である。(実施例2) 発光装置の上面図または断面図を示す図である。(実施例3) 電子機器の一例を示す図。(実施例4) 電子機器の一例を示す図。(実施例4) TDSによる結果を示すグラフ。
符号の説明
10:第1の基板
11:窒化物層または金属層
12:酸化物層
13:被剥離層
14:第1の接着材、または両面テープ
15:第2の基板(支持体)
16:第2の接着材
17:第3の基板(転写体)

Claims (11)

  1. 基板上に金属層と、該金属層に接する酸化物層と、絶縁膜と、該絶縁膜上に水素を含み非晶質構造を有する半導体膜とを順次形成し、
    加熱処理を行って、前記金属層と、前記酸化物層との界面へ前記水素を拡散させ、
    前記半導体膜を有する薄膜トランジスタを形成し、
    前記薄膜トランジスタ上に支持体を接着し、
    前記基板と、前記支持体に力を加えて、前記酸化物層の層内、前記酸化物層と前記金属膜との界面、又は前記酸化物層と前記絶縁膜との界面を分離し、前記基板を剥離する
    ことを特徴とする半導体装置の作製方法。
  2. 基板上に水素を含む金属層と、該金属層に接する酸化物層と、絶縁膜と、該絶縁膜上に非晶質構造を有する半導体膜とを順次形成し、
    加熱処理を行って、前記金属層と、前記酸化物層との界面へ前記水素を拡散させ、
    前記半導体膜を有する薄膜トランジスタを形成し、
    前記薄膜トランジスタ上に支持体を接着し、
    前記基板と、前記支持体に力を加えて、前記酸化物層の層内、前記酸化物層と前記金属膜との界面、又は前記酸化物層と前記絶縁膜との界面を分離し、前記基板を剥離する
    ことを特徴とする半導体装置の作製方法。
  3. 請求項1又は2において、
    前記金属層と、前記酸化物層との界面へ前記水素を拡散させることにより、前記金属層の膜応力、及び前記酸化物層の膜応力が変化し、且つ前記非晶質構造を有する半導体膜の膜応力が引っ張り応力となることを特徴とする半導体装置の作製方法。
  4. 請求項1乃至5のいずれか一において、
    前記加熱処理によって、前記非晶質構造を有する半導体膜を結晶化することを特徴とする半導体装置の作製方法。
  5. 基板上に第1の金属層と、該第1の金属層に接する酸化物層と、絶縁膜と、該絶縁膜上に水素を含む第2の金属層とを順次形成し、
    加熱処理を行って、前記第1の金属層と、前記酸化物層との界面へ前記水素を拡散させ、
    薄膜トランジスタを形成し、
    前記薄膜トランジスタ上に支持体を接着し、
    前記基板と、前記支持体に力を加えて、前記酸化物層の層内、前記酸化物層と前記第1の金属膜との界面、又は前記酸化物層と前記絶縁膜との界面を分離し、前記基板を剥離する
    ことを特徴とする半導体装置の作製方法。
  6. 請求項1乃至5のいずれか一において、
    前記金属層と、前記酸化物層との界面へ前記水素を拡散させることにより、前記金属層の膜応力、及び前記酸化物層の膜応力が変化し、前記金属層と前記酸化物層との間の力学的エネルギーが低下することを特徴とする半導体装置の作製方法。
  7. 請求項1乃至6のいずれか一において、
    前記加熱処理の温度は、410℃以上であることを特徴とする半導体装置の作製方法。
  8. 請求項1乃至7のいずれか一において、前記金属層は、W、Ti、Ta、Mo、Cr、Nd、Fe、Ni、Co、Zr、Zn、Ru、Rh、Pd、Os、Ir、Ptから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料からなる単層、またはこれらの金属または混合物の積層であることを特徴とする半導体装置の作製方法。
  9. 請求項1乃至8のいずれか一において、前記酸化物層は、スパッタリング法によって形成された酸化珪素膜であることを特徴とする半導体装置の作製方法。
  10. 請求項1乃至9のいずれか一において、前記絶縁膜は、酸化珪素膜若しくは酸化窒化珪素膜、またはこれらの積層であることを特徴とする半導体装置の作製方法。
  11. 請求項1乃至10のいずれか一において、前記酸化物層の膜厚は、前記金属層の膜厚よりも厚いことを特徴とする半導体装置の作製方法。
JP2004265322A 2002-07-16 2004-09-13 半導体装置の作製方法 Expired - Fee Related JP4602035B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004265322A JP4602035B2 (ja) 2002-07-16 2004-09-13 半導体装置の作製方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002207540 2002-07-16
JP2004265322A JP4602035B2 (ja) 2002-07-16 2004-09-13 半導体装置の作製方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2003275211A Division JP4267394B2 (ja) 2002-07-16 2003-07-16 剥離方法、及び半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2005033219A true JP2005033219A (ja) 2005-02-03
JP2005033219A5 JP2005033219A5 (ja) 2006-03-30
JP4602035B2 JP4602035B2 (ja) 2010-12-22

Family

ID=34219800

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004265322A Expired - Fee Related JP4602035B2 (ja) 2002-07-16 2004-09-13 半導体装置の作製方法

Country Status (1)

Country Link
JP (1) JP4602035B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015083042A1 (ja) * 2013-12-03 2015-06-11 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
KR101767035B1 (ko) 2009-10-01 2017-08-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US11469385B2 (en) 2015-08-11 2022-10-11 Samsung Display Co., Ltd. Flexible display and method of manufacturing the same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102385339B1 (ko) 2015-04-21 2022-04-11 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1064821A (ja) * 1997-05-09 1998-03-06 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JPH10125929A (ja) * 1996-08-27 1998-05-15 Seiko Epson Corp 剥離方法
JPH10125931A (ja) * 1996-08-27 1998-05-15 Seiko Epson Corp 薄膜素子の転写方法,薄膜素子,薄膜集積回路装置,アクティブマトリクス基板および液晶表示装置
JPH10125930A (ja) * 1996-08-27 1998-05-15 Seiko Epson Corp 剥離方法
JPH11135882A (ja) * 1997-10-28 1999-05-21 Sharp Corp 化合物半導体基板、及び化合物半導体基板の製造方法、並びに発光素子
JP2001189460A (ja) * 1999-12-28 2001-07-10 Seiko Epson Corp 薄膜デバイスの転写・製造方法
JP2004056143A (ja) * 2002-07-16 2004-02-19 Semiconductor Energy Lab Co Ltd 剥離方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10125929A (ja) * 1996-08-27 1998-05-15 Seiko Epson Corp 剥離方法
JPH10125931A (ja) * 1996-08-27 1998-05-15 Seiko Epson Corp 薄膜素子の転写方法,薄膜素子,薄膜集積回路装置,アクティブマトリクス基板および液晶表示装置
JPH10125930A (ja) * 1996-08-27 1998-05-15 Seiko Epson Corp 剥離方法
JPH1064821A (ja) * 1997-05-09 1998-03-06 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JPH11135882A (ja) * 1997-10-28 1999-05-21 Sharp Corp 化合物半導体基板、及び化合物半導体基板の製造方法、並びに発光素子
JP2001189460A (ja) * 1999-12-28 2001-07-10 Seiko Epson Corp 薄膜デバイスの転写・製造方法
JP2004056143A (ja) * 2002-07-16 2004-02-19 Semiconductor Energy Lab Co Ltd 剥離方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101767035B1 (ko) 2009-10-01 2017-08-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2015083042A1 (ja) * 2013-12-03 2015-06-11 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JPWO2015083042A1 (ja) * 2013-12-03 2017-03-16 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US9905589B2 (en) 2013-12-03 2018-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US11469385B2 (en) 2015-08-11 2022-10-11 Samsung Display Co., Ltd. Flexible display and method of manufacturing the same

Also Published As

Publication number Publication date
JP4602035B2 (ja) 2010-12-22

Similar Documents

Publication Publication Date Title
JP5277263B2 (ja) 発光装置の作製方法
KR101043663B1 (ko) 표시장치 제조방법
JP4027740B2 (ja) 半導体装置の作製方法
JP5072946B2 (ja) 液晶表示装置の作製方法
JP4527068B2 (ja) 剥離方法、半導体装置の作製方法、及び電子書籍の作製方法
JP4567282B2 (ja) 発光装置の作製方法
JP4267394B2 (ja) 剥離方法、及び半導体装置の作製方法
JP4602035B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060214

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100119

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100304

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100928

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100929

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131008

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131008

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees