JP4817673B2 - 窒化物系半導体素子の作製方法 - Google Patents

窒化物系半導体素子の作製方法 Download PDF

Info

Publication number
JP4817673B2
JP4817673B2 JP2005050800A JP2005050800A JP4817673B2 JP 4817673 B2 JP4817673 B2 JP 4817673B2 JP 2005050800 A JP2005050800 A JP 2005050800A JP 2005050800 A JP2005050800 A JP 2005050800A JP 4817673 B2 JP4817673 B2 JP 4817673B2
Authority
JP
Japan
Prior art keywords
nitride
layer
based semiconductor
region
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005050800A
Other languages
English (en)
Other versions
JP2006237339A (ja
Inventor
浩太郎 古沢
竜也 國里
康光 久納
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2005050800A priority Critical patent/JP4817673B2/ja
Publication of JP2006237339A publication Critical patent/JP2006237339A/ja
Application granted granted Critical
Publication of JP4817673B2 publication Critical patent/JP4817673B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、窒化物系半導体素子の作製方法に関する。
近年、半導体業界では、窒化物系半導体層を備えた窒化物系発光ダイオード素子などの窒化物系半導体素子の開発が盛んに行われている。窒化物系半導体素子は、将来の照明代替用途を目指した光出力の向上と大電流化の要望が強い。
一方、半導体業界では、エレクトロニクス機器の多機能化・高性能化・小型化と、コスト削減とに伴い1枚のウェハから製造される素子数である有効素子数の増加が常に望まれている。
有効素子数を増加させるためには、ウェハから素子に切り分ける分離溝を微細化する必要がある。そのため、分離溝を作製するための様々な素子化技術が提案されている(例えば、特許文献1参照)。
この特許文献1には、成長基板(主基板)上に成長させた窒化物系半導体層に分離溝として主基板に達するような凹部を形成し、その後導電性基板を接着し、凹部において、素子分離を行う方法が示されている。この方法は、予め分離溝を作成してから導電性基板に貼り付けることにより、素子分離を容易にしている。
特開2001−244503号公報 (第4頁、第3図)
上述したように、窒化物系半導体層に分離溝として凹部を形成する方法は、素子分離を容易にしている。
しかしながら、上述した窒化物系半導体素子の作製方法では、結晶成長後にエッチング技術を用いて分離溝を形成する必要がある。
窒化物系半導体層のエッチング加工は、窒化物系半導体層の高い化学安定性と高硬度によりきわめて困難である。例えば、一般に使用されているプラズマエッチングや反応性イオンエッチング(RIE)により、窒化物系半導体層をエッチング加工する場合には、エッチング加工は、高硬度のため著しく遅い加工速度となり多くの時間を必要とする。更に、エッチング加工は、長時間のエッチング加工により、プラズマや活性イオンなどの衝突による結晶へのダメージの付与が問題となっていた。
そこで、本発明は、上述の課題に鑑みてなされたものであり、結晶へダメージを与えず、且つ多くの時間を必要としない方法で、窒化物系半導体層に分離溝を形成することにより、素子分離を容易にする窒化物系半導体素子の作製方法を提供することを目的とする。
上記課題を解決するために、本発明に係る窒化物系半導体素子の作製方法の特徴は、主基板の主面に所定の処理を施すことにより、前記主面に、第1の領域と、前記第1の領域よりも結晶成長が起こりにくい第2の領域とを作製する領域作製工程と、
前記主面に結晶成長により窒化物系半導体層を形成する結晶成長工程と、前記第2の領域で、前記主基板を前記主面に対して垂直方向に、前記第1の領域毎に分離する分離工程とを含むことを要旨とする。
かかる特徴によれば結晶成長が起こりにくい第2の領域を作製することにより、第2の領域に窒化物系半導体層を形成しにくくする。これにより、上述した作製方法は、第2の領域を分離溝とするため、結晶成長による窒化物系半導体層の形成と同時に分離溝を作製することができる。
すなわち、プラズマや活性イオンなどの衝突によって結晶へのダメージを与えず、且つ多くの時間を必要としない方法で、窒化物系半導体層に分離溝を形成することにより、素子分離を容易にする窒化物系半導体素子を作製することができる。
また、窒化物系半導体層に加工を施す必要がなくなるため、素子の割れや欠けを低減し、歩留りを向上させることができる。
また、窒化物系半導体層から主基板を剥離することにより、分離工程において、支持基板のみ切断すれば窒化物系半導体層を分離することができる。これにより、分離工程において窒化物系半導体層の割れや欠けを低減し、歩留りを向上させることができる。
また、本発明の特徴に係る窒化物系半導体素子の作製方法の特徴は、所定の処理が、前記主面にレーザ光を照射する処理であってもよい。
かかる特徴によれば、レーザ光により局部的に溶解された第2の領域は、不純物がドーピングされることにより、格子定数、熱膨張係数等が異なる領域となる。これにより、第2の領域は、結晶成長が起こりにくい領域となる。
また、本発明の特徴に係る窒化物系半導体素子の作製方法の特徴は、所定の処理が前記主面にイオン注入をする処理であってもよい。
かかる特徴によれば、例えば、Si、B、P、Asなどのイオン注入により不純物がドーピングされた第2の領域は、その後の熱処理により、格子定数、熱膨張係数等が異なる領域となる。これにより、第2の領域は、結晶成長が起こりにくい領域となる。
また、本発明の特徴に係る窒化物系半導体素子の作製方法の特徴は、所定の処理が前記主面に成長阻止層を作製する処理であってもよい。
かかる特徴によれば、主面に成長阻止層が形成された第2の領域は、結晶成長が起こりにくい領域となる。
また、本発明の特徴に係る窒化物系半導体素子の作製方法の特徴は、所定の処理が前記第1の領域と、前記第2の領域とを前記主面に交互に作製する処理を含んでもよい。
かかる特徴によれば、第1の領域と、第2の領域とを交互に作製する事により、素子分離(分離工程)後の窒化物系半導体素子の加工を容易にすることができる。
これにより、窒化物系半導体素子の割れや欠けを少なくすることにより、歩留りを向上させることができる。
また、本発明の特徴に係る窒化物系半導体素子の作製方法の特徴は、前記成長阻止層が、誘電体もしくは、金属からなってもよい。
かかる特徴によれば、誘電体もしくは、金属を成長阻止層に用いることにより、第1の領域に形成される窒化物系半導体層の組成と異なる材料にすることができる。つまり、成長阻止層の格子定数と熱膨張係数等と、窒化物系半導体層の格子定数と熱膨張係数等とが大きく異なることにより、結晶成長工程において、成長阻止層には、窒化物系半導体層が形成されにくくなる。
また、本発明の特徴に係る窒化物系半導体素子の作製方法の特徴は、誘電体及び前記金属が、多層膜からなってもよい。
かかる特徴によれば、誘電体及び金属を多層膜に形成することにより、主基板から層毎に段階的に熱膨張係数の異なる材料にすることができる。これにより、段階的に窒化物系半導体層が形成されにくい材料にすることができる。
すなわち、成長阻止層の表面は、更に窒化物系半導体層が形成されにくい材料となることにより、結晶成長による窒化物系半導体層の形成と同時に分離溝を作製しやすくすることができる。
また、本発明の特徴に係る窒化物系半導体素子の作製方法の特徴は、結晶成長工程は、剥離層が形成された前記主面に前記窒化物系半導体層を形成してもよい。
かかる特徴によれば、剥離層は、主基板と、窒化物系半導体層との剥離を容易にすることにより、剥離する際の窒化物系半導体層の割れや欠けを低減することができる。
また、剥離層は、主基板からの剥離を容易にすることにより、主基板の再利用を可能にすることができる。
また、本発明の特徴に係る窒化物系半導体素子の作製方法の特徴は、剥離層は、金属薄膜からなってもよい。
金属薄膜は、熱処理やレーザ光の照射により金属薄膜の温度が、急激に上昇しやすくなる。これにより、剥離層が変形することで主基板と、窒化物系半導体層との剥離を容易にすることができる。
また、金属薄膜は、エッチング等により、選択的にエッチングすることで剥離層を除去することができる。これにより、主基板と、窒化物系半導体層との剥離を容易にすることができる。
また、本発明の特徴に係る窒化物系半導体素子の作製方法の特徴は、剥離層は、アモルファス層からなってもよい。
かかる特徴によれば、非結晶であるアモルファス層は、結晶性が悪く、窒化物系半導体層との結合をしないため、窒化物系半導体層との剥離を容易にすることができる。
また、アモルファス層は、レーザ光を吸収しやいため、レーザ光の照射により、温度が急激に上昇する。アモルファス層は、急激な温度変化により、変形することで主基板と、窒化物系半導体層との剥離を容易にすることができる。
また、アモルファス層は、エッチング等により、選択的にエッチングすることで剥離層を除去することができる。これにより、主基板と、窒化物系半導体層との剥離を容易にすることができる。
また、本発明の特徴に係る窒化物系半導体素子の作製方法の特徴は、剥離層は、空隙を含んでもよい。
かかる特徴によれば、剥離層は、主面方向に力を加えることで、空隙を基点として亀裂を生じさせることができる。これにより、主基板と、窒化物系半導体層との剥離を更に容易にすることができる。
また、本発明の特徴に係る窒化物系半導体素子の作製方法の特徴は、窒化物系半導体層は、窒化ガリウム、窒化アルミニウム、窒化インジウム、窒化ホウ素、または窒化タリウムの少なくとも1つ、またはこれらの混晶を含んでもよい。
かかる特徴によれば、このようなIII−V族窒化物系半導体層は、選択的な成長を容易にすることにより、更に窒化物系半導体素子作製の歩留りを向上させることができる。
本発明によれば、プラズマや活性イオンなどの衝突によって結晶へダメージを与えず、且つ多くの時間を必要としない方法で、窒化物系半導体層に分離溝を形成することにより、素子分離を容易にする窒化物系半導体素子の作製方法を提供することができる。
次に、図面を参照して、本発明の実施の形態を説明する。尚、以下の図面の記載において、同一または類似の部分には、同一又は類似の符号を付している。ただし、図面は模式的なものであり、各寸法の比率などは現実のものとは異なることを留意するべきである。
したがって、具体的な寸法などは以下の説明を参酌して判断すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
(第1参考形態)
以下、本発明に係る第1参考形態の窒化物系発光ダイオード素子の作製方法について説明する。図1及び図2は、第1参考形態の窒化物系発光ダイオード素子の作製方法を示した断面図である。
図1(a)に示す第1工程において、成長用基板である主基板20に結晶成長が起こりにくい第2の領域20bをレーザ加工もしくはイオン注入により作製する。これにより、主基板20の表面に第1の領域20aと、結晶成長が起こりにくい第2の領域20bとが作製される。
例えば、主基板20には、GaN基板などを用いる。
レーザ加工により第2の領域20bを作製する場合、具体的には、結晶成長が起こりにくくしたい領域にレーザ光を照射する。例えば、主基板20のバンドギャップのエネルギーとほぼ同じか、または高いエネルギーの波長を有するレーザ光を用いて、主基板20に照射する。この際、照射位置、強度、照射時間、使用周波数等を調整することにより、主基板20を局部的に溶解して不純物元素のドーピングを行う。
また、イオン注入により第2の領域20bを作製してもよい。具体的には、不純物元素としてSi、B、P、Asなどを用いて、イオン注入を行う。例えば、注入エネルギー200KeV、イオン注入量5×1018/cmでイオン注入を行い、注入後、窒素雰囲気中で1000℃〜1200℃の熱処理を行う。
第1の領域20aと、第2の領域20bとを交互に作製してもよい。具体的には、図3(a)に示すように、第1の領域20aと、第2の領域20bとをストライプ状にする。もしくは、図3(b)に示すように、第1の領域20aと、第2の領域20bとを直行するストライプ状に作製することが好ましい。
図1(b)に示す第2工程において、結晶成長により、窒化物系半導体層1を例えば、有機金属気相成長法(MOCVD法)により、形成する。窒化物系半導体層1は、素子構造を有し、例えば、LED構造のように、主基板20に近い側から、nコンタクト層、nクラッド層、活性層、キャップ層、pクラッド層、pコンタクト層を有する。この後、熱処理または電子線照射を行うことにより、pクラッド層及びpコンタクト層のp型化を行う。
図1(c)に示す第3工程において、窒化物系半導体層1の上部に、真空蒸着法などを用いてオーミック電極を含むp型電極2を形成する。
p型電極2は、透明オーミック電極と光を反射させる電極としてもよい。また、窒化物系半導体層1の上部全面もしくは、一部にのみ電極を形成してもよい。尚、一部にのみ電極を形成する場合、光を反射する膜を形成するのがより望ましい。更に、導電性基板との接着力を強くするためにパッド電極を設けてもよい。また、接着にハンダを使用する際には、オーミック電極の保護のために、PtやPd等のバリアメタルを形成してもよい。
図1(d)に示す第4工程において、p型電極2の上部に、支持基板10を接着する。例えば、支持基板10には、銅と銅の酸化物からなる基板を用いる。尚、支持基板10は、必ずしも銅と銅の酸化物からなる必要はなく、主基板20が導電性でない場合においても窒化物系半導体素子の上下方向の導電を確保するために、導電性であることがより好ましい。また、支持基板10は、窒化物系半導体層1の光効率を確保するために、熱伝導率の高い材料が好ましい。更に、支持基板10は、窒化物系半導体層1と接着後に反り等の発生を防ぐため、窒化物系半導体層1と熱膨張係数の近い材料が好ましい。また、支持基板10は、ヤング率の小さい材料が好ましい。
p型電極2と、支持基板10との接着方法としては、圧接法、ろう接法、エポキシ樹脂もしくは、UV硬化樹脂を用いた接着法等が使用できる。しかし、接着方法は、窒化物系半導体素子の導電性を保つために、熱圧着、直接接合若しくは、共晶接合を利用したろう接法が好ましい。
図2(a)に示す第5工程において、真空蒸着法などを用いて、n型コンタクト層の露出された表面上の所定領域に、n電極3を形成する。n電極3は、窒化物系半導体素子からの光の取り出しの妨げにならないような位置に配置されることが好ましい。また、n電極3は、透明電極で、且つ一部にパッド電極を有することが好ましい。
図2(b)に示す第6工程において、第2の領域20bで、主基板20に対して垂直方向に、第1の領域20a毎に分離線100に沿って素子分離する。この素子分離により、素子毎に分離をすることができる。具体的には、ダイシングもしくは、第2の領域20bの一部にクラックを入れて主基板20を分離する。
以上説明した本発明に係る第1参考形態の窒化物系発光ダイオード素子の作製方法によれば、結晶成長が起こりにくい第2の領域20bを作製することにより、第2の領域20bに窒化物系半導体層1を形成しにくくする。
本発明に係る第1参考形態の窒化物系発光ダイオード素子の作製方法について説明する。
例えば、レーザ光により局部的に溶解された第2の領域20bは、不純物がドーピングされることにより、格子定数、熱膨張係数等が異なる領域となる。
例えば、Si、B、P、Asなどのイオン注入により不純物がドーピングされた第2の領域20bは、その後の熱処理により、格子定数、熱膨張係数等が異なる領域となる。これにより、第2の領域20bは、結晶成長が起こりにくい領域となる。
これにより、上述した作製方法は、第2の領域20bを分離溝とするため、結晶成長による窒化物系半導体層1形成と同時に分離溝を有する窒化物系半導体を作製することができる。
すなわち、プラズマや活性イオンなどの衝突による結晶へのダメージの導入がなく、且つ多くの時間を必要としない方法で、窒化物系半導体層1に分離溝を形成することにより、素子分離を容易にする窒化物系半導体素子を作製することができる。
また、第1の領域20aと、第2の領域20bとを交互に形成する事により、上述した作製方法は、分離工程後の窒化物系半導体素子の加工を容易にすることができる。
これにより、上述した作製方法は、窒化物系半導体素子の割れや欠けを少なくすることにより、歩留りを向上させることができる。
(第2参考形態)
以下、本発明に係る第2参考形態の窒化物系発光ダイオード素子の作製方法について説明する。第2参考形態は、主基板20にサファイア、Siもしくは、GaAsを用いる点と窒化物系半導体層1の素子構造が異なる以外は第1参考形態の窒化物系発光ダイオード素子の作製方法において、第1工程〜第4工程(図1(a)〜(d))と同じように作製する。したがって、ここでは、第5工程以降について主に説明する。
尚、第2参考形態の窒化物系半導体層1は、素子構造を有し、例えば、LED構造のように、主基板20に近い側から、AlGaNもしくは、GaNからなるバッファ層、アンドープGaNからなるGaN層、nコンタクト層、nクラッド層、活性層、キャップ層、pクラッド層、pコンタクト層を有する。
図4は、第2参考形態の窒化物系発光ダイオード素子の作製方法において第5工程以降を示した断面図である。
図4(a)に示すように第5工程において、研磨もしくは、レーザ光の照射などによって窒化物系半導体層1から主基板20を除去する。その後、ドライエッチングもしくは、ウエットエッチングなどによって、窒化物系半導体層1に含まれるバッファ層と、GaN層とを除去する。尚、Si又は、GaAsを主基板20に用いる場合は、主基板20等を除去する方法は、特にウエットエッチングが有効である。
また、主基板20側から、レーザ光を照射することで、主基板20と窒化物系半導体層1とを分離する方法で主基板20等を除去してもよい。
図4(b)に示すように第6工程において、真空蒸着法などを用いて、窒化物系半導体層1の最下層であるn型コンタクト層の露出された表面上の所定領域に、n電極3を形成する。n電極3は、窒化物系半導体素子からの光の取り出しの妨げにならないような位置に配置されることが好ましい。また、n電極3は、透明電極で、且つ一部にパッド電極を有することが好ましい。
図4(c)に示すように第7工程において、第2の領域20bで、主基板20に対して垂直方向に、第1の領域20a毎に分離線100に沿って素子分離する。この素子分離により、素子毎に分離をすることができる。具体的には、ダイシングもしくは、支持基板10の一部にクラックを入れて支持基板10を分離する。
以上説明した本発明の第2参考形態に係る窒化物系発光ダイオード素子の作製方法によれば、上述した作製方法は、窒化物系半導体層1から主基板20を剥離することにより、分離工程において、支持基板10のみ切断すれば窒化物系半導体層1を分離することができる。
これにより、上述した作製方法は、分離工程において窒化物系半導体素子の割れや欠けを少なくすることにより、歩留りを向上させることができる。
(第3参考形態)
以下、本発明に係る第3参考形態の窒化物系半導体レーザ素子の作製方法について説明する。図5及び図6は、第3参考形態の窒化物系半導体レーザ素子の作製方法を示した断面図である。
図5(a)に示す第1工程において、成長用基板である主基板20に結晶成長が起こりにくい成長阻止層22を作製する。例えば、主基板20には、SiC基板などを用いる。成長阻止層22には、SiO2、SiN等の誘電体膜やタンタル(Ta)、タングステン(W)、チタン(Ti)等の高融点金属を用いる。尚、成長阻止層22は、多層構造でもよい。
例えば、SiC基板上にスパッタリング法で厚み0.2μm程の格子状に形成された成長阻止層22を形成する。この際、他金属で成長阻止層22を形成し、その表面のみにスパッタリング法で高融点金属膜を形成してもよい。
図5(b)に示す第2工程において、結晶成長により、窒化物系半導体層1を例えば、有機金属気相成長法(MOCVD法)により、形成する。
窒化物系半導体層1は、素子構造を有し、例えば、LD素子構造のように、主基板20に近い側から、AlGaNもしくは、GaNからなるバッファ層、アンドープGaNからなるGaN層、nコンタクト層、nクラッド層、n側ガイド層、活性層、キャップ層、p側ガイド層、pクラッド層、pコンタクト層を有する。このとき、成長阻止層22には、図5(b)に示すように、窒化物系半導体層1が形成されにくい。
図5(c)に示す第3工程において、CF4ガスなどによるドライエッチングもしくは、熱リン酸液等によるウエットエッチングにより、窒化物系半導体層1をリッジ構造とする。
以下、第4工程〜第7工程(図5(d)、図6(a)〜図6(c))は、第1参考形態の第3工程〜第6工程(図1(c)、(d)、図2(a)、(b))と同じように実施されるので、ここでは説明を省略する。
以上説明した本発明の第3参考形態に係る窒化物系半導体レーザ素子の作製方法によれば、上述した作製方法は、成長阻止層22を作製することにより、第2の領域を結晶成長が起こりにくい領域とすることができる。
また、上述した作製方法は、成長阻止層22に誘電体もしくは高融点金属を用いることにより、第1の領域20aに形成する窒化物系半導体層1の組成と異なる組成の材料を成長阻止層22とすることができる。
すなわち、上述した作製方法は、成長阻止層22の格子定数と熱膨張係数等と、窒化物系半導体層1の格子定数と熱膨張係数等とが大きく異なることにより、成長阻止層には、更に窒化物系半導体層1が形成されにくくなる。
例えば、結晶成長工程において、成長阻止層22にタングステンを使用し、チャンバー内を1200℃程の高温に保った際に、タングステンは、融点に達しないため変形しない。
タングステン及び炭化珪素の線熱膨張係数は、大きく異なる。タングステンの線熱膨張係数は、4.44×10−7/Kであり、主基板20であるSiCの線熱膨張係数は、6.2×10−6/Kであり、その値は大きく異なる。エピタキシャル成長法などの結晶成長は、格子定数及び熱膨張係数が主基板と成長層とで一致することが条件であるため、結晶成長工程において成長阻止層22には、窒化物系半導体層1が形成されにくくなる。
また、誘電体及び金属を多層膜に形成することにより、主基板から層毎に段階的に熱膨張係数の異なる材料にすることができる。これにより成長阻止層の表面は、更に窒化物系半導体層1が形成されにくい材料となり、結晶成長による窒化物系半導体層1の形成と同時に分離溝を有する窒化物系半導体層1を作製しやすくすることができる。
(第4参考形態)
以下、本発明に係る第4参考形態の窒化物系発光ダイオード素子の作製方法について説明する。図7及び図8は、第4参考形態の窒化物系発光ダイオード素子の作製方法を示した断面図である。
図7(a)に示す第1工程において、成長用基板である主基板20に結晶成長が起こりにくい成長阻止層22を作製する。尚、第4参考形態の第1工程は、第3参考形態の第1工程(図5(a))同じように成長阻止層22を作製するので、ここでは説明を省略する。
図7(b)に示す第2工程において、主基板20の上に、成長阻止層22と交互に配置されるように剥離層23を作製する。具体的には、剥離層23は、箔、物理的蒸着法、化学的蒸着法により形成した薄膜等を用いる事ができる。例えば、剥離層23は、金属薄膜、アモルファス層、もしくは空隙部を有する層である。
図7(c)、(d)及び図8(a)に示す第3工程〜第5工程は、剥離層23の上に窒化物系半導体層1を形成する部分を除き、第1参考形態の第2工程〜第4工程(図1(b)〜図1(d))と同じように実施されるので、ここでは説明を省略する。この場合、例えば、有機金属気相成長法(MOCVD法)により、窒化物系半導体層1を剥離層23の上に形成する。
図8(b)に示す第6工程において、窒化物系半導体層1から剥離層23を剥離する。具体的には、剥離方法は、主面方向の応力、窒化物系半導体層1側からのレーザ光照射、急激な加熱による温度変化もしくは、選択エッチング等が有効である。
例えば、剥離層23にアモルファス層を使用した場合、窒化物系半導体層1側からアモルファス層が吸収する波長のレーザ光を照射すると、アモルファス層が変形して窒化物系半導体層1を剥離する。尚、剥離後の窒化物系半導体層1には、剥離層23が付着することもあり、その場合研磨等で窒化物系半導体層1が露出するようにする。
図8(c)及び図8(d)に示す第7工程及び第8工程は、第2参考形態の第6工程及び第7工程(図4(b)〜図1(c))と同じように実施されるので、ここでは説明を省略する。
尚、本参考形態に係る窒化物系発光ダイオード素子の作製方法によれば、図7(a)に示す第1工程で成長阻止層22を作製し、図7(b)に示す第2工程で剥離層23を作製したが、必ずしもこの順序である必要は無い。例えば、図7(a)に示す第1工程で主基板20の主面全面に剥離層23を作製し、第2工程で剥離層23の上面に成長阻止層22を設けても構わない。
以上説明した本発明の第4参考形態に係る窒化物系発光ダイオード素子の作製方法によれば、剥離層23を作製することにより、主基板20と窒化物系半導体層1との剥離を容易にすることができる。これにより、剥離の際に生じる窒化物系半導体層1の割れや欠けを低減することができる。
例えば、剥離層23に金属薄膜を用いることにより、真空蒸着法などによる剥離層形成時に空隙の多い柱状構造となることにより、主面方向の力を加えた際に空隙を基点として剥離を生じやすくすることができる。また、剥離層23に金属薄膜を用いることにより、熱処理やレーザ光の照射により金属薄膜の温度が急上昇する。これにより、剥離層23が変形することで主基板20と、窒化物系半導体層1の剥離を容易にすることができる。
例えば、剥離層23にアモルファス層を用いることにより、レーザ光の照射によるレーザ光を吸収しやすくなる。剥離層23は、レーザ光の吸収により、温度が急激に上昇し、変形することで主基板20と、窒化物系半導体層1との剥離を容易にすることができる。非結晶であるアモルファス層は、結晶性が悪く、窒化物系半導体層1との結合をしないため、窒化物系半導体層1との剥離を容易にすることができる。
また、剥離層23は、空隙を有する層とすることにより、空隙を基点として主面方向への亀裂を容易に作製することができる。これにより、主基板20と、窒化物系半導体層1との剥離を容易にすることができる。
剥離層23は、主基板20からの窒化物系半導体層1の剥離を容易にすることにより、従来は、研磨等で削除するしかなかった主基板20の再利用を可能にすることができる。
(第5実施形態)
以下、本発明に係る第5実施形態の窒化物系半導体レーザ素子の作製方法について説明する。図9及び図10は、第5実施形態の窒化物系半導体レーザ素子の作製方法を示した断面図である。
図9(a)に示す第1工程において、成長用基板である主基板20の上に、剥離層23を作製する。尚、具体的な剥離層23の作製方法は、第4参考形態の第2工程(図7(b)と同じように剥離層23を作製する。
図9(b)に示す第2工程において、剥離層23の上面に結晶成長が起こりにくい成長阻止層22を作製する。尚、具体的な成長阻止層22の作製方法は、第4参考形態の第1工程(図7(a))と同じように成長阻止層22を作製する。
図9(c)に示す第3工程は、第3参考形態の第3工程と同じように窒化物系半導体層1形成され、エッチングにより、窒化物系半導体層1をリッジ構造とする。窒化物系半導体層1は、素子構造を有し、例えば、LD素子構造のように、主基板20に近い側から、AlGaNもしくは、GaNからなるバッファ層、アンドープGaNからなるGaN層、nコンタクト層、nクラッド層、n側ガイド層、活性層、キャップ層、p側ガイド層、pクラッド層、pコンタクト層を有する。
図9(d)に示す第4工程において、第1参考形態の第3工程と同じように上部に、少なくともオーミック電極を含むp型電極2を形成する。p型電極2を形成後に、支持基板10に貼り付けやすいように保護膜4を形成する。具体的には、保護膜4は、SiO2やSiN等の絶縁膜で形成すると好ましい。
図10(a)、(b)に示す第5工程〜第6工程は、第4参考形態の第5工程〜第6工程(図8(a)(b))と同じように支持基板10を接着し、剥離層23で剥離する。
図10(c)に示す第7工程において、第1参考形態の第6工程(図2(b))と同じ様に、窒化物系半導体層1の最下層であるnコンタクト層にn電極3を形成する。また、窒化物系半導体層1を含む分離体を、第5実施形態の第1〜第4工程(図9(a)〜(d))と同じように別途作製された分離体である主基板24、窒化物系半導体層5、p電極6、保護膜7に貼り付ける。このとき、窒化物系半導体層5は、窒化物系半導体層1と異なるレーザ波長を有する構造であることが好ましい。例えば、窒化物系半導体層5は、赤色レーザ、赤外レーザに対応する波長を有する。更に、窒化物系半導体層5は、ハイブリッド作製された2波長レーザ、3波長レーザであってもよい。
図10(d)に示す第8工程において、窒化物系半導体層1と、窒化物系半導体層5とを有する素子とするような領域で主基板24及び支持基板10を分離線101に沿って分離する。具体的には、第8工程は、主基板24と支持基板10との一部にクラックを入れる、もしくは、ダイシングによって、主基板24と支持基板10とを素子単位で分離する。
以上説明した本発明の第5実施形態に係る窒化物系半導体レーザ素子の作製方法によれば、成長阻止層22と、剥離層23とを用いることにより、窒化物系半導体層1と、他波長を有する窒化物系半導体層5とを有する素子を簡単に作製することができる。したがって、このような窒化物系半導体素子の製造方法によれば、多波長のレーザ構造を有する窒化物系半導体レーザ素子を簡単に作製することができる。
(その他の実施形態)
本発明は上記の実施形態及び参考形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなろう。
例えば、第1〜第5実施形態及び参考形態では、主として、窒化物系半導体層1の活性層から放出される光を利用する発光ダイオードや半導体レーザの製造方法について例示したが、本発明はこれに限らず、これら発光素子からの放出光を励起光とする蛍光体とを組み合わせた発光素子の製造にも利用可能である。又、窒化物系半導体層1を有するHEMT(HighElectron Mobility Transistor)などの電子デバイス、SAW(Surface Acoustic Wave)デバイス、受光素子への応用が可能である。又、本発明による基板の張り替え技術を応用することにより、多波長の半導体レーザへの応用が可能であり、これにより多波長レーザにおけるウェハ面内での発光点間隔の歩留りを向上させることができる。
また、第1〜第5の実施形態及び参考形態では、MOCVD法を用いて、窒化物系半導体層1を結晶成長させる説明したが、本発明はこれに限らず、HVPE法やガスソースMBE法などを用いて、窒化物系半導体層1を結晶成長させてもよい。また、窒化物系半導体層1の結晶構造として、ウルツ鉱型であっても閃亜鉛鉱型構造であってもよい。また、成長の面方位は、(0001)に限るものではなく、(11−20)や(1−100)でもよい。また、横方向成長を抑制するために、成長阻止層22の厚み、成長圧力、成長温度、成長速度などを変更させてもよい。
また、窒化物系半導体層1の形状は、メサ構造、リッジ構造などの電流狭窄造を有するものでもよい。
また、第1〜第5の実施形態及び参考形態では、窒化物系半導体層1の成長用基板である主基板20として、GaN基板、サファイア基板、Si、GaAsSiC基板を用いたが、本発明はこれに限らず、窒化物系半導体層1の成長の可能な基板、例えば、MgO、ZnO、スピネル等が使用可能である。
また、支持基板材料は、導電性であることが好ましく、第1〜第4の参考形態において用いた、金属−金属酸化物の複合材料の他、導電性半導体(Si、SiC、GaAs、ZnO等)や、金属あるいは複合金属(Al、Fe−Ni、Cu−W、CU−Mo等)などを用いることができる。一般に、半導体材料よりも金属系材料が機械特性に優れ、割れにくいために、支持基板材料として適している。更に、より好ましくは、Cu、Ag、Auなどの高導電性の金属と、W、Mo、Ni、CuOなどの高硬度の金属あるいは金属酸化物とを複合して、高い導電性と高い機械強度とを併せ持つ材料を用いることである。この場合、例えばCu−Co(Cu:50重量%、Co:50重量%)、Cu−W(Cu:50重量%、W:50重量%)、Cu−Mo(Cu:50重量%、Mo:50重量%)の熱膨張係数は、それぞれ、9×20-6/K、7×20-6/K、7×20-6/Kである。同基板材料に対して、小さな熱膨張係数を有する調整層材料としては、例えば、Si、W、Moなどが挙げられる。又、同基板材料に対して、大きな熱膨張係数を有する調整層材料としては、例えば、Ni、Au、Cu、An−Sn、Ag、Alなどが挙げられる。
このように、本発明はここでは記載していない様々な実施形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
本発明の第1参考形態及び第2参考形態に係る窒化物系半導体素子の作製方法における工程(第1工程から第4工程)のフローを示す模式的な工程断面図である。 本発明の第1参考形態に係る窒化物系半導体素子の作製方法における工程(第5工程及び第6工程)のフローを示す模式的な工程断面図である。 本発明の一実施形態に係る第1の領域と第2の領域とを有する主基板の平面図である。 本発明の第2参考形態に係る窒化物系半導体素子の作製方法における工程(第5工程から第7工程)のフローを示す模式的な工程断面図である。 本発明の第3参考形態に係る窒化物系半導体素子の作製方法における工程(第1工程から第4工程)のフローを示す模式的な工程断面図である。 本発明の第3参考形態に係る窒化物系半導体素子の作製方法における工程(第5工程から第7工程)のフローを示す模式的な工程断面図である。 本発明の第4参考形態に係る窒化物系半導体素子の作製方法における工程(第1工程から第4工程)のフローを示す模式的な工程断面図である。 本発明の第4参考形態に係る窒化物系半導体素子の作製方法における工程(第5工程から第8工程)のフローを示す模式的な工程断面図である。 本発明の第5実施形態に係る窒化物系半導体素子の作製方法における工程(第1工程から第4工程)のフローを示す模式的な工程断面図である。 本発明の第5実施形態に係る窒化物系半導体素子の作製方法における工程(第5工程から第8工程)のフローを示す模式的な工程断面図である。
1…窒化系半導体層
2…p電極
3…n電極
4…保護膜
5…窒化物系半導体層
6…p電極
7…保護膜
10…支持基板
20…主基板
20a…第1領域
20b…第2領域
22…成長阻止層
23…剥離層
24…主基板

Claims (12)

  1. 第1の主基板の主面に所定の処理を施すことにより、前記主面に、第1の領域と、前記第1の領域よりも結晶成長が起こりにくい第2の領域とを作製する領域作製工程と、
    前記第1の領域に結晶成長により第1のn型層、第1の活性層、第1のp型層の順に窒化物系半導体層を形成する結晶成長工程と、
    形成された前記窒化物系半導体層の前記第1のp型層の側に支持基板の主面上の第3の領域を貼り付ける第1の貼り付け工程と、
    前記第1の貼り付け工程の後、前記窒化物系半導体層の前記第1のn型層の側から前記第1の主基板を剥離する剥離工程と、
    第2の主基板の主面上に第2のn型層、第2の活性層、第2のp型層の順に形成された半導体層を有する半導体素子の前記第2のp型層側を前記支持基板の主面上の第4の領域に貼り付ける第2の貼り付け工程と、
    前記支持基板の主面上の前記第3及び第4の領域以外の領域で、前記支持基板を分離する分離工程とを含み、
    前記第2の貼り付け工程は、前記第2の主基板の前記主面上の前記半導体素子が形成されていない領域を前記窒化物系半導体層の前記第1のn型層の側に貼り付ける工程を含み、
    前記分離工程は、前記半導体素子及び前記窒化物系半導体層が形成されていない領域で、前記第2の主基板を分離する工程を含むことを特徴とする窒化物系半導体素子の作製方法。
  2. 前記所定の処理は、前記主面にレーザ光を照射する処理であることを特徴とする請求項1に記載の窒化物系半導体素子の作製方法。
  3. 前記所定の処理は、前記第1の主基板の前記主面にイオン注入をする処理であることを特徴とする請求項1に記載の窒化物系半導体素子の作製方法。
  4. 前記所定の処理は、前記第1の主基板の前記主面に成長阻止層を作製する処理であることを特徴とする請求項1に記載の窒化物系半導体素子の作製方法。
  5. 前記所定の処理は、前記第1の領域と、前記第2の領域とを前記第1の主基板の前記主面に交互に作製する処理を含むことを特徴とする請求項1〜請求項4のいずれか1項に記載の窒化物系半導体素子の作製方法。
  6. 前記成長阻止層は、誘電体もしくは、金属からなることを特徴とする請求項4に記載の窒化物系半導体素子の作製方法。
  7. 前記誘電体及び前記金属は、多層膜からなることを特徴とする請求項6に記載の窒化物系半導体素子の作製方法。
  8. 前記結晶成長工程は、剥離層が形成された前記第1の主基板の前記主面に前記窒化物系半導体層を形成することを特徴とする請求項1〜請求項7のいずれか1項に記載の窒化物系半導体素子の作製方法。
  9. 前記剥離層は、金属薄膜からなることを特徴とする請求項8に記載の窒化物系半導体素子の作製方法。
  10. 前記剥離層は、アモルファス層からなることを特徴とする請求項8に記載の窒化物系半導体素子の作製方法。
  11. 前記剥離層は、空隙を含むことを特徴とする請求項8〜請求項10のいずれか1項に記載の窒化物系半導体素子の作製方法。
  12. 前記窒化物系半導体層は、窒化ガリウム、窒化アルミニウム、窒化インジウム、窒化ホウ素、または窒化タリウムの少なくとも1つ、またはこれらの混晶を含むことを特徴とする請求項1〜請求項11のいずれか1項に記載の窒化物系半導体素子の作製方法。
JP2005050800A 2005-02-25 2005-02-25 窒化物系半導体素子の作製方法 Active JP4817673B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005050800A JP4817673B2 (ja) 2005-02-25 2005-02-25 窒化物系半導体素子の作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005050800A JP4817673B2 (ja) 2005-02-25 2005-02-25 窒化物系半導体素子の作製方法

Publications (2)

Publication Number Publication Date
JP2006237339A JP2006237339A (ja) 2006-09-07
JP4817673B2 true JP4817673B2 (ja) 2011-11-16

Family

ID=37044657

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005050800A Active JP4817673B2 (ja) 2005-02-25 2005-02-25 窒化物系半導体素子の作製方法

Country Status (1)

Country Link
JP (1) JP4817673B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11217623B2 (en) 2018-07-17 2022-01-04 Samsung Electronics Co., Ltd. Light emitting device package

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8085825B2 (en) 2007-03-06 2011-12-27 Sanyo Electric Co., Ltd. Method of fabricating semiconductor laser diode apparatus and semiconductor laser diode apparatus
JP2010109081A (ja) * 2008-10-29 2010-05-13 Denki Kagaku Kogyo Kk Led発光素子用金属基複合材料基板及びそれを用いたled発光素子
JP2011066398A (ja) * 2009-08-20 2011-03-31 Pawdec:Kk 半導体素子およびその製造方法
JP2011086928A (ja) * 2009-09-17 2011-04-28 Sumitomo Chemical Co Ltd 化合物半導体結晶の製造方法、電子デバイスの製造方法、および半導体基板
JP5690738B2 (ja) * 2009-11-05 2015-03-25 ビービーエスエイ リミテッドBBSA Limited Iii族窒化物半導体縦型構造ledチップの製造方法
US8507322B2 (en) * 2010-06-24 2013-08-13 Akihiro Chida Semiconductor substrate and method for manufacturing semiconductor device
JP5681937B2 (ja) * 2010-11-25 2015-03-11 株式会社パウデック 半導体素子およびその製造方法
JP5723442B2 (ja) 2011-05-12 2015-05-27 ビービーエスエイ リミテッドBBSA Limited Iii族窒化物半導体縦型構造ledチップおよびその製造方法
JP6803232B2 (ja) * 2014-11-11 2020-12-23 出光興産株式会社 新規な積層体
FR3059147B1 (fr) * 2016-11-18 2019-01-25 Centre National De La Recherche Scientifique Heterostructures semi-conductrices avec structure de type wurtzite sur substrat en zno
DE102017130131B4 (de) * 2017-12-15 2021-08-19 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen und optoelektronisches Halbleiterbauteil
JP2020098283A (ja) * 2018-12-18 2020-06-25 日本電信電話株式会社 光導波路とその製造方法
KR20240037325A (ko) * 2021-08-27 2024-03-21 교세라 가부시키가이샤 반도체 디바이스의 제조 방법 및 제조 장치

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2598707B2 (ja) * 1989-12-22 1997-04-09 光技術研究開発株式会社 化合物半導体結晶成長法
JPH04306821A (ja) * 1991-04-03 1992-10-29 Mitsubishi Electric Corp 化合物半導体結晶成長方法
JP2748354B2 (ja) * 1993-10-21 1998-05-06 日亜化学工業株式会社 窒化ガリウム系化合物半導体チップの製造方法
JPH0955536A (ja) * 1995-08-11 1997-02-25 Sharp Corp Iii族窒化物系化合物半導体発光素子およびその製造方法
JPH10135140A (ja) * 1996-10-28 1998-05-22 Nippon Telegr & Teleph Corp <Ntt> ヘテロエピタキシャル成長方法、ヘテロエピタキシャル層および半導体発光素子
JP3685306B2 (ja) * 1999-03-03 2005-08-17 パイオニア株式会社 2波長半導体レーザ素子及びその製造方法
JP3702700B2 (ja) * 1999-03-31 2005-10-05 豊田合成株式会社 Iii族窒化物系化合物半導体素子及びその製造方法
DE10051465A1 (de) * 2000-10-17 2002-05-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterbauelements auf GaN-Basis
JP2002284600A (ja) * 2001-03-26 2002-10-03 Hitachi Cable Ltd 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板
JP3631724B2 (ja) * 2001-03-27 2005-03-23 日本電気株式会社 Iii族窒化物半導体基板およびその製造方法
JP3753948B2 (ja) * 2001-03-30 2006-03-08 豊田合成株式会社 Iii族窒化物系化合物半導体の製造方法及びiii族窒化物系化合物半導体素子
JP3795765B2 (ja) * 2001-04-06 2006-07-12 ソニー株式会社 化合物半導体基板の製造方法
JP2002084044A (ja) * 2001-06-22 2002-03-22 Matsushita Electric Ind Co Ltd 半導体発光素子およびその製造方法
JP4295489B2 (ja) * 2001-11-13 2009-07-15 パナソニック株式会社 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11217623B2 (en) 2018-07-17 2022-01-04 Samsung Electronics Co., Ltd. Light emitting device package

Also Published As

Publication number Publication date
JP2006237339A (ja) 2006-09-07

Similar Documents

Publication Publication Date Title
JP4817673B2 (ja) 窒化物系半導体素子の作製方法
JP4624131B2 (ja) 窒化物系半導体素子の製造方法
US6818531B1 (en) Method for manufacturing vertical GaN light emitting diodes
JP5016808B2 (ja) 窒化物半導体発光素子及び窒化物半導体発光素子製造方法
US7929587B2 (en) Semiconductor laser diode element and method of manufacturing the same
JP5003033B2 (ja) GaN薄膜貼り合わせ基板およびその製造方法、ならびにGaN系半導体デバイスおよびその製造方法
EP2262011B1 (en) Light emitting device
JP2007067418A (ja) 二重ヘテロ構造の発光領域を有するiii族窒化物発光デバイス
KR20100008123A (ko) 이중 히트 씽크층으로 구성된 지지대를 갖춘 고성능수직구조의 반도체 발광소자
JP2007173465A (ja) 窒化物半導体発光素子の製造方法
JP2005223165A (ja) 窒化物系発光素子
JP2006303034A (ja) 窒化物系半導体素子の作製方法
US20120119184A1 (en) Vertical Light Emitting Diode (VLED) Die Having N-Type Confinement Structure With Etch Stop Layer And Method Of Fabrication
JP2007116110A (ja) 窒化物系半導体素子の製造方法
KR100916366B1 (ko) 반도체 발광소자용 지지기판 및 이를 이용한 수직구조의 반도체 발광소자 제조 방법
JP4799041B2 (ja) 窒化物系半導体素子の製造方法
JP4857883B2 (ja) 窒化物半導体発光素子
JP4825003B2 (ja) 窒化物半導体発光素子及び窒化物半導体発光素子製造方法
JP4731180B2 (ja) 窒化物系半導体素子の製造方法
US7723730B2 (en) Carrier layer for a semiconductor layer sequence and method for producing semiconductor chips
KR20080053181A (ko) 반도체 발광소자용 지지기판 및 상기 지지기판을 이용한고성능 수직구조의 반도체 발광소자
JP2007173369A (ja) 半導体発光素子及び半導体発光素子の製造方法
US9287481B2 (en) Vertical nitride semiconductor device and method for manufacturing same
KR102649711B1 (ko) 초박형 반도체 다이의 제조 방법
KR101171855B1 (ko) 반도체 발광소자용 지지기판 및 상기 지지기판을 이용한고성능 수직구조의 반도체 발광소자

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070208

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20080118

RD13 Notification of appointment of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7433

Effective date: 20080201

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090817

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090825

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100302

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100907

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101102

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110803

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110830

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140909

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4817673

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140909

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140909

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250