JP4624131B2 - 窒化物系半導体素子の製造方法 - Google Patents

窒化物系半導体素子の製造方法 Download PDF

Info

Publication number
JP4624131B2
JP4624131B2 JP2005045886A JP2005045886A JP4624131B2 JP 4624131 B2 JP4624131 B2 JP 4624131B2 JP 2005045886 A JP2005045886 A JP 2005045886A JP 2005045886 A JP2005045886 A JP 2005045886A JP 4624131 B2 JP4624131 B2 JP 4624131B2
Authority
JP
Japan
Prior art keywords
layer
nitride
substrate
semiconductor element
based semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005045886A
Other languages
English (en)
Other versions
JP2006237074A (ja
Inventor
邦生 竹内
康光 久納
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2005045886A priority Critical patent/JP4624131B2/ja
Priority to US11/356,964 priority patent/US7488667B2/en
Publication of JP2006237074A publication Critical patent/JP2006237074A/ja
Application granted granted Critical
Publication of JP4624131B2 publication Critical patent/JP4624131B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0215—Bonding to the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は、窒化物系半導体素子の製造方法に関する。
近年、ＧａＮ、ＩｎＮ、ＡｌＮ等の窒化物系化合物半導体は、青色や緑色の発光ダイオード（ＬＥＤ）や青紫半導体レーザなどの発光素子、高温動作可能な高速トランジスタなどの電子デバイスの材料として盛んに用いられている。この窒化物系半導体は、一般に、バルク単結晶の製造が困難なことから、サファイアやＳｉＣなどの成長用基板上に、ヘテロエピキャシタル成長法を用いて形成される。
しかし、サファイアは絶縁体であるために、同一面上にｐ及びｎ電極を形成する必要があり、同一径のウェハから取れる素子数が少なく、同一素子面積における有効発光面積を狭められ、又、レーザに必要な共振器面を作製するためのへき開が困難であるという問題があった。又、サファイア基板の熱伝導率は、４２Ｗ／ｍ・ｋであり、ＧａＮの熱伝導率１３０Ｗ／ｍ・ｋに比べると、低い。このため、サファイア基板上に形成した窒化物半導体素子は、放熱性能に問題があった。
そこで、予め、窒化物系半導体素子層の表面に、支持基板を熱圧着等により接合し、支持基板及び窒化物系半導体素子層から、サファイアなどの成長用基板を分離する方法が提案されている。このような分離方法として、例えば、成長用基板を研磨して窒化物系半導体素子基板を分離する方法（例えば、特許文献１参照。）や、成長用基板の裏面側からレーザ光を照射し、成長用基板を分離する方法（例えば、特許文献２参照。）が開示されている。
特開２００４−２６６２４０号公報 特開２０００−１０１１３９号公報
しかしながら、上述した研磨による分離方法では、スループットが悪く、研磨時に異常割れなどが発生する場合があり、成長用基板を再利用することは困難である。一方、上述したレーザ照射による分離方法では、レーザ光の波長と窒化物系半導体素子層と成長用基板のバンドギャップを適性に保つ必要があり、異種成長用基板に対する汎用性がなく、それぞれに適正な波長のレーザ装置が必要になり、経済性に欠ける。
そこで、本発明は、上記の課題に鑑み、分離後の成長用基板を再利用でき、汎用性に富み、良好なへき開性、放熱性を有する窒化物系半導体素子の製造方法を提供することを目的とする。
上記目的を達成するため、本発明の第１の特徴は、（ａ）第１の基板上に、少なくとも１層以上の窒化物系半導体素子層を形成する工程と、（ｂ）第２の基板の一方の主面上に、該第２の基板より熱膨張係数の大きい材料からなる調整層を形成する工程と、（ｃ）窒化物系半導体素子層上に、第２の基板の他方の主面を、融着層を介して接合する工程と、（ｄ）接合された窒化物系半導体素子層及び第２の基板から第１の基板を分離する工程とを含む窒化物系半導体素子の製造方法であることを要旨とする。
第１の特徴に係る窒化物系半導体素子の製造方法によると、調整層が第２の基板より熱膨張係数が大きい材料からなることにより、第２の基板は窒化物系半導体素子層側に凸状に湾曲する性質を有することができる。このため、容易に成長用基板を分離できるため、分離後の成長用基板を再利用できる。又、成長用基板の材質は特に限定されないため、汎用性に富む。更に、良好なへき開性、放熱性を有する窒化物系半導体素子を製造することができる。
又、第１の特徴に係る窒化物系半導体素子の製造方法において、調整層は、融着層と同種の金属からなり、調整層の膜厚は、融着層の膜厚より大きいことが好ましい。あるいは、第１の特徴に係る窒化物系半導体素子の製造方法において、第２の基板は、金属と該金属の酸化物との複合体を主成分とし、調整層は、金、スズ、ニッケル、チタン、あるいはそれらの合金からなることが好ましい。この窒化物系半導体素子の製造方法によると、第２の基板が窒化物系半導体素子層側に凸状に湾曲し、確実に成長用基板を分離することができる。
又、第１の特徴に係る窒化物系半導体素子の製造方法において、窒化物系半導体素子層は、所定の間隔で開口するマスク層を含むことが好ましい。マスク層を有することにより、マスク層界面付近において、容易に第１の基板を分離することができる。
又、このマスク層は、複数の熱膨張係数の異なる膜を積層して形成されることが好ましい。複数の熱膨張係数の異なる薄膜を積層する構造で形成しているため、ＲＴＡ（Rapid Thermal Anneal）のような急加熱、急冷を施すことによって、更に容易に分離することができる。
又、第１の特徴に係る窒化物系半導体素子の製造方法において、窒化物系半導体素子層の一端には、第１の電極が設けられ、窒化物系半導体素子層の他端には、第２の電極が設けられることが好ましい。この窒化物系半導体素子の製造方法によると、成長用基板を容易に分離することができ、窒化物系半導体素子層の上下に電極を形成することができる。
又、第１の特徴に係る窒化物系半導体素子の製造方法において、分離する工程は、第１の基板を刷動させることにより行うことが好ましい。この窒化物系半導体素子の製造方法によると、確実に第１の基板の界面付近で、第１の基板を分離することができる。
本発明によると、分離後の成長用基板を再利用でき、汎用性に富み、良好なへき開性、放熱性を有する窒化物系半導体素子の製造方法を提供することができる。
次に、図面を参照して、本発明の第１及び第２の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には、同一又は類似の符号を付している。ただし、図面は模式的なものであり、各寸法の比率等は現実のものとは異なることに留意すべきである。従って、具体的な寸法等は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
まず、本発明の第１及び第２の実施の形態の概略について、図１を用いて説明する。
第１及び第２の実施の形態では、図１（ａ）に示すように、支持基板１３の一方の主面上に、支持基板１３より熱膨張係数の大きい材料からなる調整層１４を形成する。そして、成長用基板１上の窒化物系半導体素子層５と支持基板１３とを、融着層１２を介して接合する。窒化物系半導体素子層５には、所定の間隔で開口するマスク層３が含まれる。このように、支持基板１３より熱膨張係数が大きい材料からなる調整層１４を形成することにより、支持基板１３は窒化物系半導体素子層５側に凸状に湾曲する。
次に、図１（ｂ）に示すように、融着層１２を介して、支持基板１３と、窒化物系半導体素子層５とを接合する。
次に、図１（ｃ）に示すように、接合された窒化物系半導体素子層５及び支持基板１３から成長用基板１を分離する。このとき、支持基板１３が窒化物系半導体素子層５側に凸状に湾曲しており、マスク層３を有するため、マスク層３前後の界面付近で容易に剥離が生じる。
（第１の実施の形態）
図２は、第１の実施の形態に係る窒化物系半導体レーザの製造方法の概略を説明するための図である。第１の実施の形態では、図２（ａ）に示すように、支持基板１１３の一方の主面上に、支持基板１１３より熱膨張係数の大きい材料からなる調整層１１４を形成する。そして、ＧａＮ基板１０１上の窒化物系半導体素子層１０５と支持基板１１３とを、融着層１１２を介して接合する。窒化物系半導体素子層１０５には、所定の間隔で開口するマスク層１０３が含まれる。このように、支持基板１１３より熱膨張係数が大きい材料からなる調整層１１４を形成することにより、支持基板１１３は窒化物系半導体素子層１０５側に凸状に湾曲する。一方、ＧａＮ基板１０１は、その表面がほぼ平坦か、窒化物系半導体素子層１０５側に凹状に湾曲する。そして、図２（ｂ）に示すように、融着層１１２を介して、支持基板１１３と、窒化物系半導体素子層１０５とを接合する。
次に、第１の実施の形態に係る窒化物系半導体レーザの製造方法について、図３〜５を用いて詳細に説明する。
まず、図３（ａ）に示すように、MOCVD（Metal Organic Chemical Vapor Deposition）法を用いて、ＧａＮ基板１０１の（０００１）面上に、アンドープの非単結晶のＧａＮからなるバッファ層１０２を成長させる。
次に、ＳｉＯ2などの誘電体からなるマスク層１０３をストライプ状にパターニングした後、バッファ層１０２露出部から横方向成長させる。このようにして、所定の間隔で開口するマスク層１０３を形成する。
このマスク層１０３の拡大図を図７に示す。図７（ａ）に示すように、マスク層１０３は、断面横方向長さＬ２で開口し、断面横方向長さＬ１で横方向に成長させたものである。又、マスク層１０３は、分離工程における剥離層とするために、複数の熱膨張係数の異なる誘電体膜や金属膜を積層する構造を有してもよい。例えば、マスク層１０３は、Ｓｉ3Ｎ4層１０３ａ、Ｓｉ、Ｔｉ、Ｎｉなどの金属層１０３ｂ、ＳｉＯ2層１０３ｃによって形成されてもよい。又、数ｎｍ程度の膜厚のＴｉなどを電子ビーム蒸着等により形成した後、再成長させてもよい。又、図７（ｂ）に示すように、マスク層１０３は、複数の熱膨張係数の異なる層を積層することにより、層間で湾曲し、当該層間で剥離する。図７（ｂ）では、層１０３ａ及び層１０３ｂが、層１０３ｃ側に凸状に湾曲するため、層１０３ｂと層１０３ｃ間で剥離することができる。又、マスク層１０３を形成する層としては、熱膨張係数がバッファ層１０２よりも大きい材質が好適に用いられ、Ｓｉ、Ｔｉを含むことが好ましい。
次に、図３（ｂ）に示すように、バッファ層１０２及びマスク層１０３上に、約５μｍの厚みを有するアンドープの単結晶のＧａＮからなる下地層１０４を成長させる。次に、下地層１０４上に、約５〜１００μｍの厚みを有するＳｉがドープされた単結晶のＧａＮからなるｎ型コンタクト層１０５を成長させる。次に、ｎ型コンタクト層１０５上に、約１．０μｍの厚みを有するＧｅがドープされた単結晶のＡｌ0.07Ｇａ0.93Ｎからなるｎ型クラッド層１０６を成長させる。
次に、ｎ型クラッド層１０６上に、発光層１０７を成長させる。この発光層１０７は、図３（ｃ）に示すように、ｎ側キャリアブロック層１０７ａと、ＭＱＷ（多重量子井戸）活性層１０７ｂと、ｐ側光ガイド層１０７ｃと、ｐ側キャリアブロック層１０７ｄとから構成されている。ｎ側キャリアブロック層１０７ａは、ｎ型クラッド層１０６上に形成され、約２０ｎｍの厚みを有するアンドープの単結晶のＡｌ0.25Ｇａ0.75Ｎからなる。ＭＱＷ活性層１０７ｂは、ｎ側キャリアブロック層１０７ａ上に形成され、約３．５ｎｍの厚みを有するアンドープの単結晶のＩｎ0.15Ｇａ0.85Ｎからなる３つの量子井戸層と、約２０ｎｍの厚みを有するアンドープの単結晶のＩｎ0.05Ｇａ0.95Ｎからなる３つの量子障壁層とが交互に積層されている。ｐ側光ガイド層１０７ｃは、ＭＱＷ活性層１０７ｂ上に形成され、約０．１μｍの厚みを有するアンドープの単結晶のＩｎ0.01Ｇａ0.99Ｎからなる。ｐ側キャリアブロック層１０７ｄは、ｐ側光ガイド層１０７ｃ上に形成され、約２０ｎｍの厚みを有するＭｇがドープされた単結晶のＡｌ0.25Ｇａ0.75Ｎからなる。
次に、発光層１０７上に、約０．５μｍの厚みを有するＭｇがドープされた単結晶のＡｌ0.07Ｇａ0.93Ｎからなるｐ型クラッド層１０８を成長させる。このｐ型クラッド層１０８は、所定領域が除去されることによって凸形状に形成されている。次に、ｐ型クラッド層１０８上に、約３ｎｍの厚みを有するＭｇがドープされた単結晶のＧａ0.99Ｉｎ0.01Ｎからなるｐ型コンタクト層１０９を成長させる。
次に、熱処理や電子線処理を行うことにより、ｐ型クラッド層１０８、ｐ型コンタクト層１０９のｐ型化を行う。このようにして、バッファ層１０２、マスク層１０３、下地層１０４、ｎ型コンタクト層１０５、ｎ型クラッド層１０６、発光層１０７、ｐ型クラッド層１０８及びｐ型コンタクト層１０９によって構成される窒化物系半導体素子層を形成する。この窒化物系半導体素子層の膜厚は、１５０μｍ以下である。
この後、ｐ型クラッド層１０８及びｐ型コンタクト層１０９の所定領域を、フォトリソグラフィ技術と、塩素系ガスによる反応性イオンエッチングとを用いて除去することで、約１．５μｍの幅を有し、［１−１００］方向に延びるストライプ状の凸部からなるリッジ部を形成する。このとき、ｐ型クラッド層３０７の凸部の厚みが約０．３５μｍ、凸部以外の平坦部の厚みが約０．０５μｍとなるように、エッチングの深さを制御する。
次に、プラズマＣＶＤ法を用いて、全面を覆うように、約０．２μｍの厚みを有するＳｉＯ2膜を形成した後、フォトリソグラフィ技術と、ＣＦ4ガスによる反応性イオンエッチングとを用いて、ＳｉＯ2層のｐ型コンタクト層１０９上に位置する部分を除去することで、ＳｉＯ2層からなる電流ブロック層１１０を形成する。
次に、ｐ型コンタクト層１０９の露出された表面上に、約１ｎｍの厚みを有するＰｔ層と、約１００ｎｍの厚みを有するＰｄ層と、約２４０ｎｍの厚みを有するＡｕ層と、約２４０ｎｍの厚みを有するＮｉ層とからなるｐ型オーミック電極を、ストライプ状に形成する。更に、電流ブロック層の表面上に、ｐ側オーミック電極を覆うように、ｐ側電極１１１を、真空蒸着法により順次形成する。
ここで、上述したＧａＮ基板１０１は、その表面がほぼ平坦か、窒化物系半導体素子層１０５側に凹状に湾曲する。
一方、図４（ａ）に示すように、熱伝導の良好なＣｕとＣｕ2Ｏとの複合材料からなり、約２００μｍの厚みを有する支持基板１１３の一方の主面上に、Ａｕ−Ｓｎ（Ａｕ：８０重量％、Ｓｎ：２０重量％）からなる調整層１１４を真空蒸着法により形成する。この調整層１１４は、支持基板１１３より熱膨張係数が大きい材料からなる。又、支持基板１１３の他方の主面上に、Ｔｉ層、Ｐｄ層、Ａｕ層を介して、Ａｕ−Ｓｎ（Ａｕ：８０重量％、Ｓｎ：２０重量％）からなる融着層１１２を真空蒸着法により順次形成する。又、調整層１１４の材質としては、Ａｕ、Ｓｎの他、Ｎｉ、Ｔｉ、又はその合金などが好適に用いられる。
ここで、支持基板１１３と窒化物系半導体素子層及びＧａＮ基板１０１との構造の詳細を表１に示す。表１に示す順序で、支持基板１１３と窒化物系半導体素子層及びＧａＮ基板１０１は積層されているものとする。又、「反り形状」は、それぞれ対向する基板に対して湾曲する形状を示し、「反り量」は、１５ｍｍあたりの最大湾曲量を示す。
Figure 0004624131
又、支持基板をＣｕとＣｕ2Ｏとの複合材料とした場合、Ｓｉ基板とした場合の構造と反り量の関係を表２に示す。ここで、蒸着面において、「表面側」とは、図４（ａ）において基板の上側を示し、「裏面側」とは図４（ａ）において基板の下側を示す。又、「反り形状」は、それぞれ対向する基板に対して湾曲する形状を示し、「反り量」は、１５ｍｍあたりの最大湾曲量を示す。
Figure 0004624131
又、調整層は、図６（ａ）に示すように、支持基板１１３の一方の主面上に、支持基板１１３より熱膨張係数の大きい材料（例えば、金属）から形成されてもよく、図６（ｂ）に示すように、融着層１１２と同種の金属からなり、調整層１１４の膜厚は、融着層１１２の膜厚より大きく形成されてもよい。このようにして、図６（ｃ）に示すように、支持基板１１３が窒化物系半導体素子層側に凸状に湾曲する。
次に、図４（ｂ）に示すように、窒化物系半導体素子層上のｐ側電極１１１と支持基板１１３上の融着層１１２とを、熱圧着する。熱圧着は、真空中で、例えば、約２００〜３００℃において約１５分行う。
ここで、接合後の基板の反りは、接合前と比べ減少しており、融着層１１２を介して両基板を接合することで、支持基板１１３に引っ張り応力が働く。
次に、図５（ａ）に示すように、応力を負荷し、接合された窒化物系半導体素子層及び支持基板１１３からＧａＮ基板１０１を分離する。応力を負荷する方法としては、例えば、接合された支持基板１１３を固定し、ＧａＮ基板１０１の裏側や側面に対して治具をあてて刷動させることにより、基板を分離する。刷動させる方向は、ＧａＮ基板１０１の主面に対して水平方向でも垂直方向でも構わない。更に、熱圧着程度の温度で熱処理を行うことで、分離が容易となる。
次に、研磨やエッチングを用いて、ｎ型コンタクト層１０５を露出させる。
次に、図５（ｂ）に示すように、真空蒸着法を用いて、ｎ型コンタクト層１０５上の所定の領域に、約６ｎｍの厚みを有するＡｌ層と、約２ｎｍの厚みを有するＳｉ層と、約１０ｎｍの厚みを有するＮｉ層と、約７００ｎｍの厚みを有するＡｕ層とからなるｎ側オーミック電極を形成する。そして、ｎ側オーミック電極上に、ｎ側電極１１５を形成する。
その後、ｎ側電極１１５以外の所定の領域を、塩素系ガスを用いた反応性イオンエッチングにより、支持基板３１０に達するまでエッチングすることで、リッジのストライプに直交した（１−１００）面と（−１１００）面とにより構成されるレーザ共振器端面を形成する。そして、ダイシングやレーザスクライブあるいは、支持基板１１３の選択エッチングによって、素子分離を行う。このようにして、第１の実施の形態に係る窒化物系半導体レーザが形成される。
第１の実施の形態に係る窒化物系半導体素子の製造方法及び窒化物系半導体素子によると、調整層１１４が支持基板１１３より熱膨張係数が大きい材料からなることにより、支持基板１１３は窒化物系半導体素子層側に凸状に湾曲する性質を有し、容易にＧａＮ基板１０１を分離することができる。又、結晶にダメージを与えないため、ＧａＮ基板１０１上の成長膜厚が薄い場合においても、良質の結晶性が得られ、電気的光学的特性が改善される。更に、ＧａＮ基板１０１上に成長させたＧａＮ膜を半導体素子として利用できるため、サファイア基板を用いて成長させるより、良質の高い結晶を得ることができ、半導体発光素子の電気的、光学的特性を改善するとともに、寿命も延ばすことができる。
又、ＧａＮ膜厚が２０μｍ程度の薄膜でレーザ素子が形成され、ｐ側とｎ側の電極をそれぞれのチップの上下に設ける素子構造であるので、放熱特性が大きく改善される。又、レーザの端面を形成するためのへき開を容易にできることにより、窒化物系半導体レーザの発振特性を大きく改善できる。更に、コンタクト面積が拡大することにより、素子抵抗を低減させることができ、高出力駆動が可能となる。又、チップ上下方向に電流を流すため、チップサイズを小型化でき、電流密度が均一となり、電流集中を防ぐことにより、信頼性が向上する。
又、ＧａＮ基板１０１は、分離によるダメージが少ないので、成長用基板として再利用できる。このため、低コストで提供することができる。又、成長用基板の材質は特に限定されないため、汎用性に富むことができる。又、分離の際にレーザ照射を用いる必要がないため、更なる経済的な効果も期待できる。
又、所定の間隔で開口するマスク層１０３を有するため、マスク層１０３界面付近において、容易にＧａＮ基板１０１を分離することができる。又、マスク層１０３は、Ｔｉ、Ｓｉなど複数の熱膨張係数の異なる薄膜を積層する構造で形成しているため、ＲＴＡ（Rapid Thermal Anneal）のような急加熱、急冷を施すことによって、更に容易に分離することができる。
又、調整層１１４は、支持基板１１３の種類に応じて、金属膜材料や積層化、膜厚を調整することにより、その湾曲量を制御することができる。更に、Ｎｉ、Ｔｉ薄膜の積層構造を用いても効果的に湾曲量の調整を行うことができる。
又、ＧａＮ基板１０１を刷動させることにより、分離工程を行うため、確実にＧａＮ基板１０１の界面付近で、ＧａＮ基板１０１を分離することができる。
又、凸形状を有する支持基板１１３に複数の発光素子（集積化ＬＥＤ）を形成した場合、凸形状からの発光が得られるため、広がりを持った発光が得られる。
又、熱伝導率の良い支持基板１１３は、ヒートシンクとして用いることができるので、調整層１１４にＡｕ−Ｓｎなどの半田材を使用することにより、パッケージステムと接着する半田として、調整層１１４を用いることができる。
又、支持基板１１３の調整層１１４にＴｉ−Ｎｉ層を用いた場合は、支持基板１１３の反り具合を調整することや、機械的強度を増すことができる。
（第２の実施の形態）
図８は、第２の実施の形態に係る窒化物系半導体発光ダイオードの製造方法の概略を説明するための図である。第２の実施の形態では、図８（ａ）に示すように、支持基板２１３の一方の主面上に、支持基板２１３より熱膨張係数の大きい材料からなる調整層２１４を形成する。そして、サファイア基板２０１上の窒化物系半導体素子層２０５と支持基板２１３とを、融着層２１２を介して接合する。窒化物系半導体素子層２０５には、所定の間隔で開口するマスク層２０３が含まれる。このように、支持基板２１３より熱膨張係数が大きい材料からなる調整層２１４を形成することにより、支持基板２１３は窒化物系半導体素子層２０５側に凸状に湾曲する。一方、サファイア基板２０１は、その表面が窒化物系半導体素子層２０５側に凸状に湾曲する。そして、図８（ｂ）に示すように、融着層２１２を介して、支持基板２１３と、窒化物系半導体素子層２０５とを接合する。
次に、第２の実施の形態に係る窒化物系半導体発光ダイオードの製造方法について、図９〜１１を用いて詳細に説明する。
まず、図９（ａ）に示すように、MOCVD（Metal Organic Chemical Vapor Deposition）法を用いて、サファイア基板２０１の（０００１）面上に、約１０〜５０ｎｍの厚みを有するＳｉがドープされたＧａＮからなるバッファ層２０２を成長させる。
次に、ＳｉＯ2などの誘電体からなるマスク層２０３をストライプ状にパターニングした後、バッファ層２０２露出部から横方向成長させる。このようにして、所定の間隔で開口するマスク層２０３を形成する。このマスク層２０３は、分離工程における剥離層とするために、複数の熱膨張係数の異なる誘電体膜や金属層を積層する構造にしてもよい。又、数ｎｍ程度の膜厚のＴｉ膜などを電子ビーム蒸着等により形成した後、再成長させてもよい。マスク層２０３の詳細は、第１の実施の形態と同様であるので、ここでは説明を省略する。
次に、図９（ｂ）に示すように、バッファ層２０２及びマスク層２０３上に、約５μｍの厚みを有するアンドープの単結晶のＧａＮからなる下地層２０４を成長させる。次に、下地層２０４上に、約５〜１００μｍの厚みを有するＳｉがドープされた単結晶のＧａＮからなるｎ型コンタクト層２０５を成長させる。次に、ｎ型コンタクト層２０５上に、約０．１５μｍの厚みを有するＳｉがドープされた単結晶のＡｌ0.1Ｇａ0.9Ｎからなるｎ型クラッド層２０６を成長させる。
次に、ｎ型クラッド層２０６上に、約５ｎｍの厚みを有するアンドープの単結晶のＧａ0.9Ｉｎ0.1Ｎからなる井戸層と、約１０ｎｍの厚みを有するアンドープの単結晶のＧａＮからなる障壁層とを交互に成長させる。これにより、図９（ｃ）に示すように、３つの井戸層２０７ａ、２０７ｃ、２０７ｅ及び３つの障壁層２０７ｂ、２０７ｄ、２０７ｆとを有するＭＱＷ構造の活性層２０７を成長させる。
次に、活性層２０７上に、約１０ｎｍの厚みを有するＭｇがドープされた単結晶のｐ型Ａｌ0.1Ｇａ0.9Ｎからなるｐ型キャップ層を成長させる。次に、ｐ型キャップ層上に、約０．１μｍの厚みを有するＭｇがドープされた単結晶のＡｌ0.1Ｇａ0.9Ｎからなるｐ型クラッド層２０８を成長させる。
次に、ＣＰ2Ｍｇからなるドーパントガスとを用いて、ｐ型クラッド層２０８上に、約５ｎｍの厚みを有するＭｇがドープされた単結晶のＧａ0.95Ｉｎ0.05Ｎからなるｐ型コンタクト層２０９を成長させる。
次に、熱処理や電子線処理を行うことにより、ｐ型キャップ層、ｐ型クラッド層２０８、ｐ型コンタクト層２０９のｐ型化を行う。このようにして、バッファ層２０２、下地層２０４、ｎ型コンタクト層２０５、ｎ型クラッド層２０６、活性層２０７、ｐ型キャップ層、ｐ型クラッド層２０８及びｐ型コンタクト層２０９によって構成される窒化物系半導体素子層を形成する。この窒化物系半導体素子層の膜厚は、１５０μｍ以下である。
この後、約１ｎｍの厚みを有するＰｔ層と、約１００ｎｍの厚みを有するＰｄ層と、約２４０ｎｍの厚みを有するＡｕ層と、約２４０ｎｍの厚みを有するＮｉ層とからなる反射性のｐ側電極２１１を、真空蒸着法により順次形成する。
ここで、上述したサファイア基板２０１は、その表面が窒化物系半導体素子層２０５側に凸状に湾曲する。
一方、図１０（ａ）に示すように、熱伝導の良好なＣｕとＣｕ2Ｏとの複合材料からなり、約２００μｍの厚みを有する支持基板２１３の一方の主面上に、Ａｕ−Ｓｎ（Ａｕ：８０重量％、Ｓｎ：２０重量％）からなる調整層２１４を真空蒸着法により形成する。この調整層２１４は、支持基板２１３より熱膨張係数が大きい材料からなる。又、支持基板２１３の他方の主面上に、Ｔｉ層、Ｐｄ層、Ａｕ層を介して、Ａｕ−Ｓｎ（Ａｕ：８０重量％、Ｓｎ：２０重量％）からなる融着層２１２を真空蒸着法により順次形成する。又、調整層２１４の材質としては、Ａｕ、Ｓｎの他、Ｎｉ、Ｔｉ、又はその合金などが好適に用いられる。
ここで、支持基板２１３と窒化物系半導体素子層及びサファイア基板２０１との構造の詳細を表３に示す。表３に示す順序で、支持基板２１３と窒化物系半導体素子層及びサファイア基板２０１は積層されているものとする。又、「反り形状」は、それぞれ対向する基板に対して湾曲する形状を示し、その「反り量」は、１５ｍｍあたりの最大湾曲量を示す。
Figure 0004624131
又、調整層は、図６（ａ）に示すように、第１の実施の形態と同様に、支持基板１１３の一方の主面上に、支持基板１１３より熱膨張係数の大きい材料（例えば、金属）から形成されてもよく、図６（ｂ）に示すように、融着層１１２と同種の金属からなり、調整層１１４の膜厚は、融着層１１２の膜厚より大きく形成されてもよい。このようにして、図６（ｃ）に示すように、支持基板１１３が窒化物系半導体素子層側に凸状に湾曲する。
次に、図１０（ｂ）に示すように、窒化物系半導体素子層上のｐ側電極２１１と支持基板２１３上の融着層２１２とを、熱圧着する。熱圧着は、真空中で、例えば、約２００〜３００℃において約１５分行う。
ここで、接合後の基板の反りは、接合前と比べ減少しており、融着層２１２を介して両基板を接合することで、支持基板２１３に引っ張り応力が働く。
次に、図１１（ａ）に示すように、応力を負荷し、接合された窒化物系半導体素子層及び支持基板２１３からサファイア基板２０１を分離する。応力を負荷する方法としては、例えば、接合された支持基板２１３を固定し、サファイア基板２０１の裏側や側面に対して治具をあてて刷動させることにより、基板を分離する。刷動させる方向は、サファイア基板２０１の主面に対して水平方向でも垂直方向でも構わない。更に、熱圧着程度の温度で熱処理を行うことで、分離が容易となる。
次に、研磨やエッチングを用いて、ｎ型コンタクト層２０５を露出させる。
次に、図１１（ｂ）に示すように、真空蒸着法を用いて、ｎ型コンタクト層２０５上の所定の領域に、約６ｎｍの厚みを有するＡｌ層と、約２ｎｍの厚みを有するＳｉ層と、約１０ｎｍの厚みを有するＮｉ層と、約７００ｎｍの厚みを有するＡｕ層とからなるｎ側オーミック電極を形成する。そして、ｎ側オーミック電極上に、ｎ側電極２１５を形成する。
次に、ダイシングやレーザスクライブあるいは、支持基板２１３の選択エッチングによって、素子分離を行う。このようにして、第２の実施の形態に係る窒化物系半導体素子が形成される。
第２の実施の形態に係る窒化物系半導体素子の製造方法及び窒化物系半導体素子によると、調整層２１４が支持基板２１３より熱膨張係数が大きい材料からなることにより、支持基板２１３は窒化物系半導体素子層側に凸状に湾曲する性質を有し、容易にサファイア基板２０１を分離することができる。このように、サファイア基板２０１を容易に確実に分離することができるため、サファイア基板２０１との格子のずれによる結晶性の低下を解消できるため電気的光学的特性が改善される。
又、熱伝導率の低いサファイア基板を分離することにより、ｐ側とｎ側の電極をそれぞれのチップの上下に設ける素子構造とすることができ、放熱特性が大きく改善される。又、コンタクト面積が拡大することにより、素子抵抗を低減させることができ、高出力駆動が可能となる。又、チップ上下方向に電流を流すため、チップサイズを小型化でき、電流密度が均一となり、電流集中を防ぐことにより、信頼性が向上する。
又、サファイア基板２０１は、分離によるダメージが少ないので、成長用基板として再利用できる。このため、低コストで提供することができる。又、分離の際にレーザ照射を用いる必要がないため、更なる経済的な効果も期待できる。
又、所定の間隔で開口するマスク層２０３を有するため、マスク層２０３界面付近において、容易にサファイア基板２０１を分離することができる。又、マスク層２０３は、Ｔｉ、Ｓｉなど複数の熱膨張係数の異なる薄膜を積層する構造で形成しているため、ＲＴＡ（Rapid Thermal Anneal）のような急加熱、急冷を施すことによって、更に容易に分離することができる。
又、調整層２１４は、支持基板２１３の種類に応じて、金属膜材料や積層化、膜厚を調整することにより、その湾曲量を制御することができる。更に、Ｎｉ、Ｔｉ薄膜の積層構造を用いても効果的に湾曲量の調整を行うことができる。
（その他の実施形態）
本発明は上記の実施形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなろう。
例えば、第１及び第２の実施の形態では、主として、窒化物半導体素子層の活性層から放出される光を利用する発光ダイオードや半導体レーザの製造方法について例示したが、本発明はこれに限らず、これら発光素子からの放出光を励起光とする蛍光体とを組み合わせた発光素子の製造にも利用可能である。又、窒化物系半導体素子層を有するＨＥＭＴ（High Electron Mobility Transistor）などの電子デバイス、ＳＡＷ（Surface Acoustic Wave）デバイス、受光素子への応用が可能である。又、本発明による基板の張り替え技術を応用することにより、多波長の半導体レーザへの応用が可能であり、これにより多波長レーザにおけるウェハ面内での発光点間隔の歩留まりを向上させることができる。
又、第１及び第２の実施の形態では、ＭＯＣＶＤ法を用いて、窒化物半導体各層を結晶成長させる説明したが、本発明はこれに限らず、ＨＶＰＥ法やガスソースＭＢＥ法などを用いて、窒化物半導体各層を結晶成長させてもよい。又、窒化物系化合物半導体の結晶構造として、ウルツ鉱型であっても閃亜鉛鉱型構造であってもよい。又、成長の面方位は、（０００１）に限るものではなく、（１１−２０）や（１−１００）でもよい。
又、第１及び第２の実施の形態では、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ及びＡｌＮなどからなる層を含む窒化物系半導体素子層を用いたが、本発明はこれに限らず、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ及びＡｌＮからなる層以外の層を含む窒化物系半導体素子層を用いてもよい。又、半導体素子層の形状は、メサ構造、リッジ構造などの電流狭窄造を有するものでもよい。
又、第１及び第２の実施の形態では、窒化物系半導体素子層の成長用基板として、ＧａＮ基板、サファイア基板を用いたが、本発明はこれに限らず、窒化物系半導体の成長の可能な基板、例えば、スピネル、ＭｇＯ、ＺｎＯ、ＬａＯ、ＧａＯ、Ｓｉ、ＧａＡｓ、そしてＳｉＣ等が使用可能である。
又、支持基板材料は、導電性であることが好ましく、第１及び第２の実施の形態において用いた、金属−金属酸化物の複合材料の他、導電性半導体（Ｓｉ、ＳｉＣ、ＧａＡｓ、ＺｎＯ等）や、金属あるいは複合金属（Ａｌ、Ｆｅ−Ｎｉ、Ｃｕ−Ｗ、ＣＵ−Ｍｏ等）などを用いることができる。一般に、半導体材料よりも金属系材料が機械特性に優れ、割れにくいために、支持基板材料として適している。更に、より好ましくは、Ｃｕ、Ａｇ、Ａｕなどの高導電性の金属と、Ｗ、Ｍｏ、Ｎｉ、ＣｕＯなどの高硬度の金属あるいは金属酸化物とを複合して、高い導電性と高い機械強度とを併せ持つ材料を用いることである。この場合、例えばＣｕ−Ｃｕ2Ｏ（Ｃｕ：５０重量％、Ｃｕ2Ｏ：５０重量％）、Ｃｕ−Ｗ（Ｃｕ：５０重量％、Ｗ：５０重量％）、Ｃｕ−Ｍｏ（Ｃｕ：５０重量％、Ｍｏ：５０重量％）の熱膨張係数は、それぞれ、１０×１０-6／Ｋ、７×１０-6／Ｋ、７×１０-6／Ｋである。同基板材料に対して、大きな熱膨張係数を有する調整層材料としては、例えば、Ｎｉ、Ａｕ，Ｃｕ、Ａｎ−Ｓｎ、Ａｇ、Ａｌなどが挙げられる。
このように、本発明はここでは記載していない様々な実施形態等を含むことは勿論である。従って、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
第１〜第２の実施の形態に係る窒化物系半導体素子の概略を説明するための断面図である。 第１の実施の形態に係る窒化物系半導体素子の概略を説明するための断面図である。 第１の実施の形態に係る窒化物系半導体素子の製造方法を説明するための断面図である（その１）。 第１の実施の形態に係る窒化物系半導体素子の製造方法を説明するための断面図である（その２）。 第１の実施の形態に係る窒化物系半導体素子の製造方法を説明するための断面図である（その３）。 第１及び第２の実施の形態に係る支持基板を説明するための図である。 第１及び第２の実施の形態に係るマスク層を説明するための図である。 第２の実施の形態に係る窒化物系半導体素子の概略を説明するための断面図である。 第２の実施の形態に係る窒化物系半導体素子の製造方法を説明するための断面図である（その１）。 第２の実施の形態に係る窒化物系半導体素子の製造方法を説明するための断面図である（その２）。 第２の実施の形態に係る窒化物系半導体素子の製造方法を説明するための断面図である（その３）。
１、１０１、２０１…成長用基板
３、１０３、２０３…マスク層
５、１０５、２０５…窒化物系半導体素子層
１２、１１２、２１２…融着層
１３、１１３、２１３…支持基板
１４、１１４、２１４…調整層
１０２、２０２…バッファ層
１０４、２０４…下地層
１０５、２０５…ｎ型コンタクト層
１０６、２０６…ｎ型クラッド層
１０７…発光層
１０８…ｐ型クラッド層
１０９…ｐ型コンタクト層
１１０…電流ブロック層
１１１…ｐ側電極
１１５…ｎ側電極
２０７…活性層

Claims (8)

  1. 第１の基板上に、少なくとも１層以上の窒化物系半導体素子層を形成する工程と、
    第２の基板の一方の主面上に、該第２の基板より熱膨張係数の大きい材料からなる調整層を形成する工程と、
    前記第２の基板の他方の主面上に、融着層を形成する工程と、
    前記窒化物系半導体素子層上に、前記調整層及び前記融着層が形成された前記第２の基板の前記他方の主面を前記融着層を介して接合する工程と、
    接合された前記窒化物系半導体素子層及び前記第２の基板から前記第１の基板を分離する工程とを含み、
    前記調整層は、前記融着層と同種の金属からなり、前記調整層の膜厚は、前記融着層の膜厚より大きいことを特徴とする窒化物系半導体素子の製造方法。
  2. 前記接合する工程は、前記第１の基板と前記第２の基板とを熱圧着することにより行うことを特徴とする請求項１に記載の窒化物系半導体素子の製造方法。
  3. 前記第２の基板は、金属と該金属の酸化物との複合体を主成分とし、
    前記調整層は、金、スズ、ニッケル、チタン、あるいはそれらの合金からなることを特徴とする請求項１または２に記載の窒化物系半導体素子の製造方法。
  4. 前記窒化物系半導体素子層は、所定の間隔で開口するマスク層を含むことを特徴とする請求項１〜３のいずれか１項に記載の窒化物系半導体素子の製造方法。
  5. 前記マスク層は、複数の熱膨張係数の異なる膜を積層して形成されることを特徴とする請求項４に記載の窒化物系半導体素子の製造方法。
  6. 前記窒化物系半導体素子層の一端には、第１の電極が設けられ、前記窒化物系半導体素子層の他端には、第２の電極が設けられることを特徴とする請求項１〜５のいずれか１項に記載の窒化物系半導体素子の製造方法。
  7. 前記分離する工程は、前記第１の基板を刷動させることにより行うことを特徴とする請求項１〜６のいずれか１項に記載の窒化物系半導体素子の製造方法。
  8. 前記分離する工程は、前記接合する工程の後、前記マスク層を急冷することを特徴とする請求項５に記載の窒化物系半導体素子の製造方法。
JP2005045886A 2005-02-22 2005-02-22 窒化物系半導体素子の製造方法 Expired - Fee Related JP4624131B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005045886A JP4624131B2 (ja) 2005-02-22 2005-02-22 窒化物系半導体素子の製造方法
US11/356,964 US7488667B2 (en) 2005-02-22 2006-02-21 Method for manufacturing nitride-base semiconductor element and nitride-base semiconductor element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005045886A JP4624131B2 (ja) 2005-02-22 2005-02-22 窒化物系半導体素子の製造方法

Publications (2)

Publication Number Publication Date
JP2006237074A JP2006237074A (ja) 2006-09-07
JP4624131B2 true JP4624131B2 (ja) 2011-02-02

Family

ID=36932419

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005045886A Expired - Fee Related JP4624131B2 (ja) 2005-02-22 2005-02-22 窒化物系半導体素子の製造方法

Country Status (2)

Country Link
US (1) US7488667B2 (ja)
JP (1) JP4624131B2 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5003033B2 (ja) * 2006-06-30 2012-08-15 住友電気工業株式会社 ＧａＮ薄膜貼り合わせ基板およびその製造方法、ならびにＧａＮ系半導体デバイスおよびその製造方法
WO2008047928A1 (en) * 2006-10-19 2008-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR100886110B1 (ko) * 2006-12-08 2009-02-27 고려대학교 산학협력단 반도체 발광소자용 지지기판 및 이를 이용한 수직구조의 반도체 발광소자 제조 방법
JP5506172B2 (ja) * 2007-10-10 2014-05-28 株式会社半導体エネルギー研究所 半導体基板の作製方法
WO2009061353A2 (en) * 2007-11-02 2009-05-14 President And Fellows Of Harvard College Production of free-standing solid state layers by thermal processing of substrates with a polymer
JP5264018B2 (ja) * 2008-04-11 2013-08-14 株式会社半導体エネルギー研究所 半導体基板の作製方法
JP2009277944A (ja) * 2008-05-15 2009-11-26 Toyoda Gosei Co Ltd 接合体の製造方法及び発光装置の製造方法
US8314011B2 (en) 2008-05-30 2012-11-20 Alta Devices, Inc. Epitaxial lift off stack having a non-uniform handle and methods thereof
KR101064068B1 (ko) * 2009-02-25 2011-09-08 엘지이노텍 주식회사 발광소자의 제조방법
KR101047652B1 (ko) 2009-12-18 2011-07-07 엘지이노텍 주식회사 발광소자 및 그 제조방법
US20130175671A1 (en) * 2010-09-30 2013-07-11 Freescale Semiconductor, Inc. Methods for processing a semiconductor wafer, a semiconductor wafer and a semiconductor device
JP5551131B2 (ja) * 2011-09-14 2014-07-16 株式会社東芝 窒化物半導体積層構造体の製造方法
CN103515509B (zh) * 2012-06-26 2016-08-17 比亚迪股份有限公司 一种大功率led底座的制备方法和大功率led底座
KR20140142040A (ko) * 2013-06-03 2014-12-11 서울바이오시스 주식회사 기판 재생 방법 및 재생 기판
JP6812333B2 (ja) * 2017-12-08 2021-01-13 エア・ウォーター株式会社 化合物半導体基板
JP2020077710A (ja) * 2018-11-06 2020-05-21 信越半導体株式会社 発光素子用半導体基板の製造方法及び発光素子の製造方法
JP7468182B2 (ja) 2020-06-22 2024-04-16 日本電気硝子株式会社 膜付き基板、サブマウント、及び光学デバイス

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002144727A (ja) * 2000-11-13 2002-05-22 Fuji Photo Film Co Ltd 感熱記録材料
JP2002536843A (ja) * 1999-02-10 2002-10-29 コミツサリア タ レネルジー アトミーク 内部応力制御のなされた多層構造体、およびその製造方法
JP2004056109A (ja) * 2002-05-27 2004-02-19 Nichia Chem Ind Ltd 窒化物半導体発光素子、発光素子、素子積層体、並びにそれらを用いた発光装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2751261B2 (ja) * 1988-11-16 1998-05-18 ソニー株式会社 半導体基体の張り合わせ方法
JPH05144727A (ja) * 1991-11-19 1993-06-11 Nippon Steel Corp ヘテロエピタキシヤルウエーハの製造方法
JP3525061B2 (ja) 1998-09-25 2004-05-10 株式会社東芝 半導体発光素子の製造方法
JP4232301B2 (ja) * 1999-12-14 2009-03-04 ソニー株式会社 リードフレームの製造方法、及び、半導体装置の製造方法
US7354477B2 (en) * 2001-10-09 2008-04-08 Sumitomo Electric Industries, Ltd. Method of growing GaN crystal, method of producing single crystal GaN substrate, and single crystal GaN substrate
AU2003209712A1 (en) * 2002-02-15 2003-09-04 Showa Denko K.K. Group iii nitride semiconductor crystal, production method thereof and group iii nitride semiconductor epitaxial wafer
JP4410456B2 (ja) * 2002-04-24 2010-02-03 株式会社リコー 薄膜デバイス装置の製造方法、およびアクティブマトリクス基板の製造方法
TWI300589B (ja) * 2002-07-17 2008-09-01 Univ Nat Chiao Tung
DE10239866B3 (de) * 2002-08-29 2004-04-08 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauelements
JP2004134672A (ja) * 2002-10-11 2004-04-30 Sony Corp 超薄型半導体装置の製造方法および製造装置、並びに超薄型の裏面照射型固体撮像装置の製造方法および製造装置
DE102004005774B4 (de) * 2004-02-05 2006-09-28 Infineon Technologies Ag Verfahren zur Herstellung von Gateelektroden in einem Feldplattentrench-Transistor sowie Feldplattentrench-Transistor
US7316756B2 (en) * 2004-07-27 2008-01-08 Eastman Kodak Company Desiccant for top-emitting OLED
JP4176062B2 (ja) * 2004-08-04 2008-11-05 Ｔｄｋ株式会社 磁気抵抗効果素子、薄膜磁気ヘッド、ヘッドジンバルアセンブリ、ヘッドアームアセンブリおよび磁気ディスク装置
US7262112B2 (en) * 2005-06-27 2007-08-28 The Regents Of The University Of California Method for producing dislocation-free strained crystalline films

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002536843A (ja) * 1999-02-10 2002-10-29 コミツサリア タ レネルジー アトミーク 内部応力制御のなされた多層構造体、およびその製造方法
JP2002144727A (ja) * 2000-11-13 2002-05-22 Fuji Photo Film Co Ltd 感熱記録材料
JP2004056109A (ja) * 2002-05-27 2004-02-19 Nichia Chem Ind Ltd 窒化物半導体発光素子、発光素子、素子積層体、並びにそれらを用いた発光装置

Also Published As

Publication number Publication date
US7488667B2 (en) 2009-02-10
JP2006237074A (ja) 2006-09-07
US20060194360A1 (en) 2006-08-31

Similar Documents

Publication Publication Date Title
JP4624131B2 (ja) 窒化物系半導体素子の製造方法
US6861335B2 (en) Method for fabricating a semiconductor device that includes light beam irradiation to separate a semiconductor layer from a single crystal substrate
US7929587B2 (en) Semiconductor laser diode element and method of manufacturing the same
JP3525061B2 (ja) 半導体発光素子の製造方法
JP4817673B2 (ja) 窒化物系半導体素子の作製方法
JP3889933B2 (ja) 半導体発光装置
US9735314B2 (en) Nitride semiconductor light emitting device
KR20040045368A (ko) 릿지 도파로형 반도체 레이저
JP2013102240A (ja) 二重ヘテロ構造の発光領域を有するｉｉｉ族窒化物発光デバイス
JPWO2008015900A1 (ja) 半導体発光素子およびその製造方法
JP2007116110A (ja) 窒化物系半導体素子の製造方法
JP2006303034A (ja) 窒化物系半導体素子の作製方法
JP4799041B2 (ja) 窒化物系半導体素子の製造方法
JP4825003B2 (ja) 窒化物半導体発光素子及び窒化物半導体発光素子製造方法
JP4731180B2 (ja) 窒化物系半導体素子の製造方法
JP2007180142A (ja) 窒化物系半導体素子及びその製造方法
JP2007221051A (ja) 窒化物系半導体素子の製造方法
JP4493041B2 (ja) 窒化物半導体発光素子
JP4043087B2 (ja) 窒化物半導体素子の製造方法及び窒化物半導体素子
JP2003046201A (ja) 半導体レーザー素子の製造方法及び半導体レーザー素子
JP2007173369A (ja) 半導体発光素子及び半導体発光素子の製造方法
JP4163240B2 (ja) 半導体発光素子の製造方法および半導体発光装置の製造方法
JP2009238834A (ja) 窒化物系半導体層を有する支持基板およびその形成方法
JP4740902B2 (ja) 半導体装置の製造方法
US20070131939A1 (en) Semiconductor laser and method for manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070821

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20080118

RD13 Notification of appointment of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7433

Effective date: 20080201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100420

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100420

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100618

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101005

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101102

R151 Written notification of patent or utility model registration

Ref document number: 4624131

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131112

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131112

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees