JP4163240B2 - 半導体発光素子の製造方法および半導体発光装置の製造方法 - Google Patents

半導体発光素子の製造方法および半導体発光装置の製造方法 Download PDF

Info

Publication number
JP4163240B2
JP4163240B2 JP2007161662A JP2007161662A JP4163240B2 JP 4163240 B2 JP4163240 B2 JP 4163240B2 JP 2007161662 A JP2007161662 A JP 2007161662A JP 2007161662 A JP2007161662 A JP 2007161662A JP 4163240 B2 JP4163240 B2 JP 4163240B2
Authority
JP
Japan
Prior art keywords
layer
substrate
gan
laser
sapphire substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007161662A
Other languages
English (en)
Other versions
JP2007235181A (ja
Inventor
田 博 昭 吉
谷 和 彦 板
藤 真 司 斎
尾 譲 司 西
上 真 也 布
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007161662A priority Critical patent/JP4163240B2/ja
Publication of JP2007235181A publication Critical patent/JP2007235181A/ja
Application granted granted Critical
Publication of JP4163240B2 publication Critical patent/JP4163240B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Description

本発明は半導体発光素子の製造方法および半導体発光装置の製造方法に関する。より具体的には、本発明は、窒化物系半導体を用いた半導体光発光素子に関し、サファイア基板を容易且つ確実に分離することにより高品質の結晶が得られる半導体発光素子の製造方法に関する。
近年、家庭電化製品、OA機器、通信機器、工業計測器などさまざまな分野で発光ダイオード(LED)や半導体レーザなどの半導体発光素子が利用されている。例えば、多くの分野で用いられることになるであろうと予想される高密度光ディスク記録等への応用を目的として、短波長の半導体レーザの開発が注力されている(特許文献1〜4参照)。
現在は赤色半導体レーザが用いられており、それまでの赤外半導体レーザに比べ記録密度が向上した。この赤色の半導体レーザは、InGaAlP系の材料を用いた600nm帯での発光素子であり、光ディスクの読み取りと書き込みのどちらも可能なレベルにまで特性改善され、すでに実用化されている。
しかし、この材料系による赤色の半導体レーザは、次世代の光ディスク記録等への応用に対しては結晶欠陥の低減が困難で、動作電圧が高いなど材料的な問題が数多く存在する。また、発振波長は短いものでも460nm程度であり、システムから要求される420nm台での発振は物性からいって困難である。
一方で、さらなる記録密度の向上を目指して青色半導体レーザの開発が進められている。すでに、II-VI 族系材料を用いた半導体レーザは発振動作が確認されている。しかしながら、その信頼性は100時間程度にリミットされるなど実用化への障壁は多く、また発振波長を480nm以下とすることも困難であるなど、次世代の光ディスクシステム等への応用には材料的なリミットが数多く存在する。
これに対して、GaN(窒化ガリウム)を含む窒化物系半導体レーザは、原理的には350nm以下までの短波長化が可能であり、400nmでの発振動作が報告されている。信頼性に関しても、LEDにおいて1万時間以上の信頼性が確認されている。また、室温でのレーザ発振も最近、確認された。このように、窒化物半導体系は、次世代の光ディスク記録用光源などの種々の用途において必要とされる条件を満たす優れた特性を持つ材料である。
なお、本願において「窒化物系半導体」とは、Bx Iny Alz Ga(1-x-y-z) N(O≦x≦1、O≦y≦1、O≦z≦1)なる化学式で表されるIII −V族化合物半導体を含み、さらに、V族元素としては、Nに加えてリン(P)や砒素(As)などを含有する混晶も含むものとする。
特開昭61−7621号公報 特開平7−165498号公報 特開平10−117016号公報 特開平6−234595号公報
しかし、窒化物系半導体を用いた従来の発光素子は、以下に詳述する種々の問題を有する。
すなわち、窒化物系半導体を用いた従来の発光素子は、サファイア基板の上にエピタキシャル成長させることが一般的であった。しかし、サファイア基板と窒素化物系半導体とは格子定数が顕著に異なるため、成長結晶に結晶欠陥が多数発生する。このような結晶欠陥が、本質的に、種々の素子特性や素子寿命の改善に対する阻害要因となっている。
また、絶縁性のサファイア基板上に形成するため、n側電極とp側電極のいずれも、エピタキシャル成長面側に形成する必要がある。そのために、p型層と活性層とn型層の一部をエッチング除去し、n側電極をn型層の上に形成している。しかし、この構造では実際に素子として動作する部分は厚いサファイア基板上に形成されており、レーザに必要な共振器面を作成するためのへき開が困難である。
また、素子の放熱性を向上させるためには、通常はヒートシンクに素子を密着させるが、この構造ではサファイア側をヒートシンクに密着させても、サファイアの熱伝導率が低いために十分な放熱を確保することができない。逆に、電極側をヒートシンクに密着させた場合には、熱抵抗は減少するが電極を基板に対して同じ方向に設置しているこの素子では作成が難しく歩留まりが悪い。
また、ヒートシンクと接していない側にはサファイア基板がついており、やはり放熱性が悪い。
さらに、サファイア基板がついている限りは、電極から注入した電流を素子の横方向に流す必要があり、素子抵抗が大きくなる。
また、p側電極とn側電極との間の幾何学的にもっとも近い経路は素子の表面となり、リーク電流が多く生じる。
一方、HCl(塩酸)を輸送担体として用いるハイドライド化学堆積法( H−CVE法) により、窒化物系半導体の結晶を厚膜で成長する方法が最近行われはじめている。しかし、成長基板としてサファイア基板を用いているため、成長した結晶には結晶欠陥が多く含まれ、その上に作成した発光素子の素子特性の向上を阻害する要因のひとつなっている。
また、この際に、石英で局所的にマスクをつくり成長を行うラテラル成長方法が行われはじめているが、石英マスク上に成長した部分に小けい角粒界や欠陥やボイドの発生が見られる。
一方、上述したような種々の問題を避けるために、サファイヤ基板上にGaNを100μm程度形成し、サファイヤ基板を除去し、得られたGaN膜を擬似基板として利用する技術が提案されている。しかし、硬いサファイヤ基板を除去するために通常用いられる研磨法ではスループットが悪く、また研磨時に異常割れなどが発生するという問題があった。
本発明は係る種々の問題点に鑑みてなされたものである。すなわち、その目的は、再現性良く容易且つ確実にサファイア基板を分離することにより、良好なへき開性、放熱性、リーク耐圧性などを有する窒化物系半導体の半導体発光素子の製造方法および半導体発光装置の製造方法を提供することにある。
本発明の一態様によれば、基板上に前記基板を構成する材料よりも小さいバンドギャップを有する窒化物系半導体からなる第1の層を形成する工程と、
SiO 層を前記第1の層の上に選択的に形成する工程と、
前記SiO 層の上に、前記第1の層を結晶成長の核として面内方向に窒化物系半導体をラテラル成長させて、窒化物系半導体からなる第2の層を形成する工程と、
前記基板の裏面からレーザ光を照射して前記第1の層に吸収させることにより前記基板と前記第2の層とを分離する工程と、
前記レーザ光の照射により、前記第1の層の前記第2の層とは反対の面側の窒素を解離させて、前記第1の層よりも窒素の含有率が低い窒化物系半導体からなる第3の層を形成する工程と、
前記第3の層の前記第2の層側とは反対側の面に電極を形成する工程と、
を備えたことを特徴とする半導体発光素子の製造方法が提供される。
本発明は、以上説明したような形態で実施され、以下に説明する効果を奏する。
まず、本発明によれば、サファイア基板を容易且つ確実に剥離することができるので、サファイア基板との格子のズレによる結晶性の低下を解消することができる。その結果として、従来よりもはるかに品質の高い結晶を得ることができ、半導体発光素子の電気的、光学的特性を改善するとともに、寿命も伸ばすことができる。
また、本発明によれば、サファイア基板を剥離することにより、レーザの端面を形成するためのへき開を容易且つ確実に行うことができる。つまり、従来の窒化物系半導体のレーザ素子よりも鏡面状の端面を安定して形成することができ、レーザの発振特性を大きく改善することができる。
また、サファイア基板上に形成した従来の素子では、メサを形成し、同じ表面からp側とn側の電極をとっていたが、これと比較して本実施形態によればリーク電流が減少する。
さらに、窒化物系半導体とは熱膨張係数の異なるサファイア基板がないためにレーザの動作時の発熱による歪みが生じず素子の寿命が向上する。また、サファイア基板とGaN界面で生じていた光反射がないために発振モードが安定しており、しきい値も低下する。
しかも、本発明によれば、剥離したサファイア基板は基板剥離によってもほとんどダメージを受けないので、これを再利用して次の結晶成長に用いることができる。これにより、欠陥の少ない良質な窒化物系半導体のエピタキシャル結晶を多量にコストも安く生産することが可能となる。
以上詳述したように、本発明によれば、高性能且つ高信頼性を有する半導体発光素子を低コストで提供することができるようになり、その有用性は絶大である。
以下、本発明の実施の形態について図面を参照しつつ説明する。
まず、本発明の第1の実施の形態として「リフトオフ層」を用いて基板を剥離する方法について説明する。
図1は、本発明の第1の実施の形態にかかる半導体発光素子の製造方法を例示する工程断面図である。すなわち、同図は、窒化物系半導体を用いた半導体レーザの製造方法を表す。
まず、図1(a)に示したように、サファイヤ基板11の上にMOCVD(有機金属気相成長法)によりGaN層12、AlGaN層13、n型GaN層14を成長する。ここで、基板11とGaN層12との間には、図示しないバッファ層を設けても良い。各層の成長時の圧力は常圧とし、バッファ層以外のGaN層12、14及びAlGaN層13は、基本的には窒素、水素、アンモニアを混合した雰囲気において1000℃から1100℃の温度範囲内で成長した。
ここで、AlGaN層13のAl組成は30%前後とし、成長層の全面にクラックが入るように層厚を厚くする。このように欠損部を有したAlGaN層13は、後に詳述するように基板11を剥離するための「リフトオフ層」として作用する。
次に、図1(b)に示したように、n型GaN層15を80μm前後の層厚に成長し、さらに、半導体レーザの要部となるダブルヘテロ構造などを含む多層構造部16を成長する。ここで、n型GaN層15を層厚80μm前後の層厚に成長するためには、MOCVD法よりも成長速度が大きいハイドライドVPE(Vapor Phase Epitaxy )法を用いることが望ましい。一方、多層構造部16の成長に際しては、従来と同様にMOCVD法を用いることができる。
次に、図1(c)に示したように、基板11を剥離する。具体的には、フォトリソグラフィ法などを用いて半導体レーザのメサストライフ部などを形成した後、レーザの多層構造部16を下にして治具17にワックスなどで貼り付ける。そして、基板11の側面または裏面に対して治具をあてて刷動させるなどの方法により応力を加えることで、簡単に基板11を剥離することができる。ここで、剥離は、「リフトオフ層」すなわちAlGaN層13の前後の界面付近において生ずる。
基板11を剥離したら、図1(d)に示したように、p側電極18とn側電極19を形成する。さらに、へき開によりレーザ端面を形成してチップ化する。
なお、レーザの多層構造部16は、基板11を剥離した後に形成しても良い。すなわち、n型GaN層15をハイドライドVPEにより成長した後に、図1(c)に示したように基板11を剥離し、得られたn型GaN層15を新たな基板として多層構造部15を成長し、電極18、19を形成しても良い。
本実施形態において、基板11を剥離できるメカニズムについて以下に説明する。
図2は、図1のGaN12、AlGaN層13、GaN層14の部分を表す要部拡大断面図である。本実施形態においては、AlGaN層13を成長する時にAl(アルミニウム)がもたらす格子歪によってクラック20Aが発生する。特に、Alの組成を30%以上とすることでクラック20Aは高密度化する。本発明者の実験によれば、このクラック20Aを平面的に観察すると6角形状に発生する場合が多いことが分かった。
このようにAlGaN層13を成長した後にその成長温度においてウェーハを一旦保持すると、クラック20Aの下部にあるGaN層12の一部が成長雰囲気に含まれる水素によってエッチングされ、空隙20Bが生ずる。この上にn型GaN層14を成長すると、2次元成長モードによりクラック20Aの上が埋められて平坦化し、これより上の成長には悪影響は生じない。
こうして形成されたクラック20Aや空隙20Bにより、「リフトオフ層」すなわちAlGaN層13の界面は、物理的に脆弱となる。そこに例えば上述したように応力を与えることで、クラック20Aや空隙20Bをきっかけとして基板11を剥離することができる。本実施形態において、基板11の剥離を容易に生じさせるためには、「リフトオフ層」であるAlGaN層13のAl組成は、10〜30%の範囲内とすることが望ましい。
また、その層厚は、0.1〜1μmの範囲内とすることが望ましい。Al組成がこれよりも低く、または層厚が薄いと、クラックが不足して基板11の剥離が容易でなく、また、Al組成がこれよりも高く、または層厚がこれよりも厚いと、この上に成長する窒化物系半導体層の結晶性が劣化する傾向が顕著となるからである。
応力を負荷する方法としては、治具を用いて加える方法の他にも、多層構造部16の成長後に、降温を急峻に行うことでも基板は剥離する。また、サファイア基板11の裏面側にダイサーなどで一部に「けがき」を入れるような方法を用いても剥離することができる。さらに、超音波洗浄機にウェーハを投入しても剥離することができる。また、後に詳述するように、サファイア基板11の裏面側から紫外線領域の波長のレーザ光を照射し、窒化物系半導体層での光吸収により局所的な熱を発生させ、窒化物系半導体を蒸発させて剥離することもできる。
本実施形態における層13、すなわち基板11を剥離するための「リフトオフ層」としては、高組成のAlGaN以外にも、格子歪みを生ずる各種の材料を用いることができる。
図3は、「リフトオフ層」としてInGaNを用いた場合を例示する要部断面図である。すなわち、同図に示した構成においては、GaN層12とn型GaN層14との間にInGaN層21が設けられている。ここで、InGaN層21のIn(インジウム)の組成は20%前後とすることができる。InGaN層21を挿入した場合、Inの相分離が原因と考えられる高密度のピット20Cが成長中に形成される。このピット20Cは、InGaN層21を貫通する微細な孔であり、107 〜109 /cm2 程度の密度で形成される場合が多い。このピットにより、InGaN層21は物理的には脆弱な層となり、基板11を容易に剥離することができる。
ここで、基板11の剥離を容易に生じさせるためには、「リフトオフ層」であるInGaN層13のIn組成は、10%以上とすることが望ましく、20%以上とすることがさらに望ましい。但し、MOCVD法を用いる場合には、In組成が高いほど成長が容易でない傾向がある。また、その層厚は、0.1〜1μmの範囲内とすることが望ましい。In組成がこれよりも低く、または層厚が薄いと、ピットが不足して基板11の剥離が容易でなく、また、InGaN層の層厚がこれよりも厚いと、この上に成長する窒化物系半導体層の結晶性が劣化する傾向が顕著となるからである。
InGaNはハイドライドVPE法でも成長が可能である。したがって、成長条件を最適化すればサファイヤ基板11の上に直接GaN層12からハイドライドVPE法により成長することもできる。
一方、本実施形態における「リフトオフ層」として用いることができるものは、前述したようなクラックやピットなどの空間的な空隙を有するものの他にも、例えば、転位などの結晶欠陥を他の部分と比べて著しく高密度に有する層でも良い。具体的には、欠陥密度が108 /cm2 以上であり、層厚が10nm以上の半導体層であれば、「リフトオフ層」として作用させることが可能である。また、以上説明したようなリフトオフ層は、サファイア基板の上に直接設けても良い。
あるいは、結晶成長によりリフトオフ層を設けなくても、GaN層12の上にSiO2 などの誘電体膜をストライプ状などの形状にパターニングし、MOCVDやハイドライドVPEによる成長時に横方向の成長モードを加速させて上方向への転位を終端させる方法もある。この場合には、SiO2 層の部分を基板の剥離のための「リフトオフ層」として利用できる。また、この場合に、成長後に弗酸などでSiO2 をサイドエッチングし、空隙を形成しても良い。
図4は、本実施形態により作製した半導体レーザを例示する概略断面図である。図中15は、ハイドライドVPE成長によるn型GaNコンタクト層(Siドープ、ドーピング濃度1×1018cm-3)であり、図1(c)に関して前述したように、サファイア基板上に成長した後に剥離して新たな基板として用いられるものである。また、図中24は、n型Al0.08Ga0.92Nクラッド層(Siドープ、1×1018cm-3、層厚O.8μm)、25はGaN光導波層、26は多重量子井戸構造(MQW)からなる活性層部、27はGaN光導波層(Mgドープ、1×1019cm-3、O.1μm)である。
ここで、活性層部26のMQWの井戸層は3nm厚のIn0.15Ga0.85N層からなり、バリア層は厚さ6nmのIn0.02Ga0.98Nからなる。また、井戸層は5層である。また、活性層部26は、MQWとp型光導波層27との間に、層厚2nmのp型Al0.20Ga0.80Nキャップ層を有する。
さらに、図中28はp型Al0.08Ga0.92Nクラッド層(Mgドープ、5×1019cm-3、0.8μm)、30はp型GaNコンタクト層(Mgドープ、8×1019cm-3、O.5μm)であり、最上部はMgを2×1020cm-3まで高濃度化した。29はn型InGaNからなる電流狭窄層、31はPt/Ti/Pt/Auをこの順に積層したp側電極、32はn側電極である。紙面に対して平行方向に設けられる端面のレーザミラーは、へき開により形成する。
図4のレーザは、図1に関して前述した通りである。すなわち、図示しないサファイア基板上にリフトオフ層を介してハイドライドVPE(H−VPE)法によりn型GaN層15を結晶成長する。そして、リフトオフ層の部分からサファイア基板を剥離することにより得られたn型GaN層15を基板として層24〜30をMOCVD法より成長することにより製造される。あるいは、サファイア基板上において、リフトオフ層を介して層15〜30を成長した後に、サファイア基板を剥離しても良い。
また、電流狭窄層29を用いたリッジ構造は、感光レジストを用いた光リソグラフィー技術と反応性塩素系イオンによるドライエッチング技術を用いて形成することができる。すなわち、選択再成長法を用いて電流狭窄層29を成長し、その上にコンタクト層30を成長する。
本実施形態によれば、サファイア基板を剥離することができるので、レーザの端面を形成するためのへき開を容易且つ確実に行うことができる。つまり、従来の窒化物系半導体のレーザ素子よりも鏡面状の端面を安定して形成することができ、レーザの発振特性を大きく改善することができる。
また、サファイア基板上に形成した従来の素子では、メサを形成し、同じ表面からp側とn側の電極をとっていたが、これと比較して本実施形態によればリーク電流が減少する。
さらに、窒化物系半導体とは熱膨張係数の異なるサファイア基板がないためにレーザの動作時の発熱による歪みが生じず素子の寿命が向上する。また、サファイア基板とGaN界面で生じていた光反射がないために発振モードが安定しており、しきい値も低下する。
例えば、本実施形態によれば、リッジの幅が底面で4μmの場合に、しきい値65mAで室温において連続発振した。また、p側電極31をヒートシンクにマウントして測定した結果、発振波長は405nmであり、動作電圧は約4.5Vであった。ビーム特性は単峰性であり、非点隔差は約10μmと十分小さな値が得られた。また、最高光出力は連続発振で10mWまで得られ、最高連続発振温度は60℃であった。信頼性に関しても室温で1000時間以上安定に動作した。すなわち、本実施形態によれば、サファイア基板から容易且つ確実にエピタキシャル成長層を剥離することにより、極めて高性能且つ高信頼性を有する半導体発光素子を製造することができるようになる。
しかも、剥離したサファイア基板は基板剥離によってもほとんどダメージを受けないので、これを再利用して次の結晶成長に用いることができる。これにより、欠陥の少ない良質な窒化物系半導体のエピタキシャル結晶を多量にコストも安く生産することが可能となる。
本実施形態は、発光ダイオードの製造にも適用することができる。
図5は、図4と同様な製造方法により作製した発光ダイオードを表す概略断面図である。同図中15はハイドライドVPE法によるn型GaNコンタクト層(Siドープ、1×1018cm-3)、34はn型Al0.08Ga0.92Nクラッド層(Siドープ、1×1018cm-3、0.3μm)、35は多重量子井戸構造(MQW)活性層である。ここでMQWの井戸層は3nm厚のIn0.35Ga0.65N層からなり、バリヤ層は厚さ6nmのIn0.02Ga0.08Nから構成される。井戸層は3層である。
また、36はp型Al0.08Ga0.92Nクラッド層(Mgドープ、5×1019cm-3、0.1μm)、37はp型GaNコンタクト層(Mgドープ、8×1019cm-3、0.1μm)であり、最上部はMgを2×1020cm-3まで高濃度化した。また、38はPt/Ti/Pt/Auからなるp側電極、39はn側電極、40はチップキャリヤである。
本具体例によれば、p側電極38を光反射層として作用させることができ、また全面コンタクトを取ることが可能で、光取り出し効率の向上と動作電圧の低減が可能である。また、p側とn側の電極をそれぞれチップの上下に設けることができるので、サファイア基板の上に形成した従来の窒化物系LEDよりもチップサイズを小型化できる。
本具体例では、印加電圧2.8Vで20mAの電流が得られ、450nmの青色波長帯において10mWの光出力が得られた。
次に、本発明の第2の実施の形態について説明する。本実施形態においては、サファイアなどの基板の表面に予め加工を施した後に窒化物系半導体層をエピタキシャル成長させ、基板を容易且つ確実に剥離する。
図6は、本発明の第2実施形態を説明するための概念図である。すなわち、同図は基板部分の工程断面図であり、101はサファイア基板、102は空隙、103はGaNエピタキシャル層、104は多結晶化したGaNをそれぞれ表す。
本実施形態においては、まず、図6(a)に示したように、サファイア基板101の表面に凹部を形成する。具体的には、サファイア基板101に図示しないマスクをつけ、ドライエッチング法を用いて例えば幅2μmで深さ3μmを溝を形成する。
次に、マスクを除去し、図6(b)に示したように、ハイドライドVPE法を用いてGaN層103をエピタキシャル成長する。ガリウム(Ga)の原料としては金属ガリウム、窒素(N)の原料としてはアンモニアを用い、ガリウムの輸送担体としては塩化水素(HCl)を用い、結晶成長温度を約950℃として8時間成長することにより、約100μmのGaN層103をエピタキシャル成長させることができる。このエピタキシャル成長により、基板101の凹部の上が塞がれて、空隙102が形成される。また、この際に、基板101の空隙102の底面には、多結晶状のGaN104が堆積する。
エピタキシャル成長の後に、室温まで降温すると、図6(c)に示したように、エピタキシャル成長したGaN層103から基板101が剥離する。これは、降温時に、基板101とGaN層103との間に、熱収縮率の差による歪みに起因してクラックが発生するためであると考えられる。本実施形態によれば、空隙102を設けることにより、このようなクラックの発生を促進させ、基板101の容易且つ確実に剥離することができる。
また、基板101を剥離するには、エピタキシャル成長温度から冷却する方法の他にも、熱的あるいは機械的な衝撃を印加するあらゆる方法を用いることができる。例えば、エピタキシャル成長後に室温まで冷却して基板101が剥離しない場合には、RTA(Rapid Thermal Annealing )のような方法により急加熱・急冷を施すことにより、基板101とGaN層103との間にクラックを生じさせ基板101を剥離することができる。または、後に詳述するように、基板101の裏面側から、GaNの吸収率が高い波長のレーザ光を照射することにより、界面付近のGaNを蒸発させ、基板を剥離することができる。
または、各種の治具あるい超音波などをもちいて機械的な応力ないし衝撃を与えることによっても、基板を容易且つ確実に剥離することができる。
このようにして得られた厚さ約100μmのGaN層103の表面はミラー状であり、n型の導電性を示し、キャリア濃度はおよそ1017cm-3であった。キャリア濃度は、エピタキシャル成長の際のドーピングにより調節することができる。また、このようにして得られた厚さ約100μmのGaN層103を溶融水酸化カリウム中で約350℃においてエッチングしたところ、エッチピットはおよそ106 cm-2オーダーであった。従来の方法により、平坦なサファイア基板上に成長させたままのGaN層のエッチピット密度が約108 cm-2であることと比較すると、本実施形態によれば大きな改善が得られたといえる。
次に、図6(d)に示したように、このようにして得られた低欠陥密度のGaN層103を基板として、その上に所定の素子構造106をエピタキシャル成長させる。さらに、必要に応じて、図示しない電極や保護膜などを形成する。
なお、図6(b)に示したようにハイドライドVPE法によりGaN層103を成長した後に、ウェーハを室温まで冷却してもサファイア基板101が剥離しない場合には、そのまま、ウェーハをMOCVD装置に導入してレーザの素子構造106を成長しても良い。しかる後に、前述したような方法により熱的あるいは機械的な衝撃を加えることにより、サファイア基板101を容易且つ確実に剥離することができる。
本実施形態においても、剥離したサファイア基板は基板剥離によってもほとんどダメージを受けないので、これを再利用して次の結晶成長に用いることができる。これにより、欠陥の少ない良質な窒化物系半導体のエピタキシャル結晶を多量にコストも安く生産することが可能となる。
ここで、本実施形態においてサファイア基板101の表面に形成する凹部は、図6(a)に示したような溝には限定されず、その他の各種の形状のものでも良い。すなわち、その上に成長するGaN層103により塞ぐことができ、また、クラックを生じさせて基板の剥離を容易にする形状であれば良く、平行に形成された複数の溝の他に、互いに交差する複数の溝や、多数の独立した孔であっても良い。このような孔の開口形状としては、円形の他に、楕円形や多角形などの種々の形状が挙げられ、不定形であっても良い。
また、本発明者の試作の結果によれば、サファイア基板101の表面に形成する凹部の幅をA、深さをB、隣接する凹部間の距離をCとした場合に、A≦CかつA≦Bなる関係とすると良好な結果が得られる傾向が認められた。すなわち、このような条件とすると、クラックの発生を容易にしつつ、凹部をGaN層103により塞ぐことができる。
図7は、本実施形態により製造した半導体レーザ装置の構造の一例を表す概略断面図である。すなわち、同図においては、基板として用いるGaN層103が向かって上側に示されている。同図中206はn型クラッド層(GaN層:アンドープ、層厚40nm、AlGaN層:Siドープ、3〜5×1018cm-3、層厚40nm、全膜厚0.8μm)、207はGaN光閉じ込め層(アンドープ、0.1μm)、208はInO.2 GaO.8 N/GaN−MQW活性層(アンドープ、井戸層2nm、障壁層4nm、3周期)、209はGaN光閉じ込め層(アンドープ、0.1μm)、210は第1のp型Al0.03Ga0.97Nクラッド層(Mgドープ、1×1018cm-3、Siドープ、1×1017cm-3、0.1μm)、211はn型Al0.03Ga0.97N電流狭窄層(Siドープ、1×1018cm-3、Siドープ、1×1017cm-3、0.1μm)、212は第2のp型Al0.03Ga0.97Nクラッド層(Mgドープ、1×1018cm-3、Siドープ、1×1017cm-3、0.1μm)、213はp型GaNコンタクト層をそれぞれ表す。
具体的な成長手順としては、まず、GaN層103の上にクラッド層206〜電流狭窄層211までを成長する。その後、成長室からウェーハを取り出し、電流を流す部分を選択的にエッチングしてクラッド層210を露出させる。次に、再び成長室にウェーハを導入し、第2のクラッド層212とコンタクト層213を成長する。レーザの素子構造106の一連の成長は、MOCVD法により行うことができる。
このようにして成長したウェーハに図示しない電極を形成し、へき開してチップ化し、ヒートシンク300にマウントすることよりレーザ装置が完成する。このようにして形成したレーザ装置は、チップの上側にn側電極を有し、下側にp側電極を有する。
本発明により製造された半導体発光素子は、従来のサファイア基板上に形成された発光素子と比較して、極めて良質の結晶性を有し、電気的光学的特性が顕著に改善される。しかも、前述した第1実施形態と同様に、p側とn側電極をそれぞれ素子の上下に設けることができるので、コンタクト面積を拡大して素子抵抗を低減させ、チップサイズも小型化することができる。
また、チップの上下方向に電流を流すことができるために、素子中の欠陥が極端に減少し、レーザの信頼性が大きく向上した。すなわち、信頼性試験の結果、室温で50mWの動作条件において10万時間を越える寿命が予想される結果が得られた。
図8は、本実施形態により製造される半導体レーザ装置の第2の具体例を表す概略断面図である。同図関しては、図7と同様の部分には、同一の符号を付して詳細な説明は省略する。図8のレーザ装置は、ヒートシンク300とは反対側の表面にp側電極260とn側電極250が形成されている。
このタイプの素子を作成するには、素子構造106の形成までは、図7に前述した工程と同じで良いが、その次にn側電極250を形成するためのエッチングが必要となる。すなわち、はじめにp側電極260をパターニングして形成する。次に、p側電極260が作成される部分にはSi02 などによるマスクを形成し、それ以外の部分をドライエッチング法により選択的にエッチングしてn型GaN層103を露出させる。Si02 を除去した後に、n側電極を形成する部分とp側電極以外をSi02 電流リーク防止膜240で覆う。最後に、n側電極250を形成する。
図8に示したレーザ装置の場合には、従来の装置と異なりサファイア基板がヒートシンクと活性層との間に存在しないので、熱の放出が効率的に行われレーザの熱特性、寿命、及び発光効率が大きく向上した。
次に、本実施形態の変形例について説明する。
図9は、本発明の第2実施形態の変形例を表す概略工程断面図である。本具体例においては、まず、図9(a)に示したように、サファイア基板101の上にハイドライドVPE法によりGaN層107を約1μmの層厚に成長する。
次に、図9(b)に示したように溝を形成する。具体的には、図示しないマスクを形成し、ドライエッチング法を用いて例えば幅2μmで深さ3μmのエッチングを施して溝102を形成する。
次に、図9(c)に示したように、GaN層を成長する。具体的には、ウェーハをもう一度ハイドライド成長装置に導入し、約100μmの層厚のGaN層103を成長する。
この際に、予め成長したGaN層107がエピタキシャル成長の結晶核となり、溝102を安定して塞ぐことができる。
その後、室温まで冷却することにより、図9(d)に示したように、サファイア基板101を剥離することができる。この後、得られたGaN層103と107の積層体を新たな基板としてMOCVD装置に導入し、所定の素子構造を成長することができる。
なお、GaN層103を成長後にサファイア基板101が剥離しない場合には、ウェーハをそのままMOCVD層に導入し、所定の素子構造を形成してから、熱的あるいは機械的な負荷を加えることによって応力を印加し、サファイア基板101を剥離しても良い。
本具体例においても、図6〜図8に関して前述した種々の効果を同様に得ることができる。さらに、本具体例においては、サファイア基板101の上に予めGaN層107を成長することにより、その上のGaN層103の成長が容易となり、溝102を安定して塞ぐとともに、この上に成長する素子構造の結晶性をさらに向上させることができる。
次に、本実施形態の第2の変形例について説明する。
図10は、本発明の第2実施形態の第2変形例を表す概略工程断面図である。本具体例においては、まず、図10(a)に示したように、サファイア基板101の上に溝102を形成する。具体的には、サファイア基板にダイシングカッターで例えば幅20μm、深さ20μmの溝を約40μm間隔で形成する。
次に、図10(b)に示したように溝の底部にマスク層108を堆積する。具体的には、溝102以外の部分に図示しないマスクを形成し、Si02 などを堆積してマスク層108とする。この場合、マスク層108となるSi02 の厚さはサファイアの溝の深さである20μm以下であれば良く、例えば1μmとすることができる。
次に、図9(c)に示したように、GaN層103を成長する。具体的には、ウェーハをもう一度ハイドライド成長装置に導入し、約100μmの層厚のGaN層103を成長する。この際に、溝102の底部に予めマスク層108を設けたことにより、GaNの異常成長を防ぐことができる。すなわち、サファイア基板の溝102の底部は、ダイシングなどによる加工の際の歪みが残留している場合が多い。このような歪みは、その上に成長するGaNの異常成長を引き起こすことがあり、このために、溝102がGaN層103によりうまく塞がれず、その上に成長する素子構造部の結晶性が劣化するという事態が生ずることがある。
本変形例においては、溝102の底部にSiO2などのマスク層108を設けることにより、GaNの異常成長を抑止し、良好な結晶品質を有する窒化物系半導体のエピタキシャル層を得ることができる。
本変形例により、およそ100μmの層厚のGaN層103を成長したところ、その表面はミラー状の平坦面となり、光学顕微鏡で観察しても穴(ピット)などの目立った表面パターンは見られなかった。また、GaN層103を成長したウェーハをハイドライド成長装置を取り出したところ、ほとんどのウェーハはサファイア基板から剥離していた。剥離しなかったウェーハを、純水の中で超音波洗浄した結果、5分程度でサファイア基板101が剥離した。
さらに、得られたGaN層103の上に図7および図8と同様のレーザ素子を作製したところ、ほぼ同様の特性が得られた。一方、剥離したサファイア基板について通常の前処理を行い、再びGaN層103を成長したところ、前に得られたGaN層103と同様の高品質の結晶が得られた。
このように、本変型例によっても、容易且つ確実にサファイア基板を剥離し、極めて良質の結晶性を有するGaN層を得ることができる。また、窒化物系半導体からなる半導体素子の生産コストのうちで大きな部分を占めるサファイア基板を再利用でき、顕著なコストダウンも併せて実現することができる。
次に、本発明の第3の実施の形態について説明する。
図11は、本発明の第3の実施の形態を表す要部工程断面図である。
また、図12は、本実施形態により製造されるレーザ装置の一例を表す概略断面図である。
まず、図12に示したレーザ装置の構成を説明すると、同図中の符号402はp側電極、403はp型GaNコンタクト層(Mgドープ、3〜5×1019cm-3、0.01μm)、404は第1のAlGaNクラッド層(Mgドープ、3〜5×1018cm-3、0.7μm)、405はAlGaN電流狭窄層(Siドープ、3〜5×1018cm-3、0.2μm)、406は第2のAlGaNクラッド層(Mgドープ、3〜5×1018cm-3、O.1μm)、407はAlGaNオーバーフロー防止層、408はGaNガイド層(アンドープ、0.1μm)、409はMQW(In0.2 Ga0.8 N/In0.03Ga0.97N、3周期)活性層、410はGaNガイド層(Siドープ、5×1018cm-3、0.1μm)、、411はn型AlGaNクラッド層(Siドープ、3〜5×1018cm-3、0.8μm)、412はn型GaNコンタクト層(Siドープ、3〜5×1018cm-3、0.01μm)、413はGaリッチn型GaN層(Siドープ、3〜5×1018cm-3、0.01μm)、414はn側電極である。また、同図中500はヒートシンクである。
このようなレーザ素子は、サファイア基板101の上にエピタキシャル成長することにより製造することができる。すなわち、図11(a)に示したように、MOCVD法によりサファイア基板101の上に素子構造部401を成長する。
具体的には、まず、GaN層412からAlGaN電流狭窄層405までをこの順番にサファイア基板101の上に成長する。この後、MOCVD装置の成長室よりウェーハを取り出し、電流狭窄層405上の一部にマスクを形成しクラッド層406が露出するまでエッチングを行い一部を除去し、電流が流れる部分を設けた後、再成長を行いクラッド層404とコンタクト層403を成長する。
次に、図11(b)に示したように、サファイア基板101の裏面側からレーザ光を照射する。すると、GaN層412が電界により分解され、ガリウム(Ga)と窒素(N)に分かれて窒素が蒸発し、図11(c)に示したようにサファイア基板101を剥離することができる。
ここで照射するレーザ光としては、サファイア基板101の上に成長されたGaN層412において吸収率が高い波長の光とすることが望ましい。具体的には、例えば窒素レーザを用いることができる。また、基板を安定して剥離するためには、レーザ光の照射密度は、20MW/cm2 以上とすることが望ましい。但し、結晶が多結晶であったり、InGaNのようなIn(インジウム)を含む層である場合には、1MW/cm2 程度でも基板を剥離することが可能であった。
このようにしてサファイア基板101を剥離すると、GaN層412の剥離面においてGaNがガリウム(Ga)と窒素とに分離し、表面付近の窒素が解離してGaリッチGaN層413が形成される。
このようにしてサファイア基板101を剥離した素子構造401の上下に電極402、414を形成し、へき開してチップ化する。GaリッチGaN層413の上にn側電極414を形成する際には、電極とGaN層413とが合金化しやすく、接触抵抗を従来よりも小さくすることができるという利点が得られる。
その後、p側電極402をヒートシンク500に接合させる。p側電極と金属ヒートシンクを接合するためには、高真空中でそれぞれの表面を水素やアルゴンなどのプラズマにより処理することが望ましい。この場合には、ヒートシンクの表面は、銅(Cu)、アルミニウム(Al)またはそのいずれかの合金によりコーティングされていることが望ましい。このようにして接合すれば、従来用いていたようなIn(インジウム)やガリウム(Ga)あるいはすず(Sn)、鉛(Pb)などの低融点金属半田を用いた場合に問題となっていた金属の這い上がりによる電流リークを解消することができる。
このようして製造したレーザ装置を動作させたところ、しきい値70mAで室温で連続発振した。また、発振波長は410nmであり、動作電圧は3.1Vであった。さらに、サファイア基板を介することなくヒートシンクにマウントすることにより、レーザの放熱特性は従来のものに比べて5倍向上した。また、共振器面をへき開により安定して形成することができるために端面反射率が高く、また、高反射コートを施した場合にも面の荒れが少ないので高反射が容易に得られる。これらの効果により、しきい値を始めとする諸特性を改善することができる。
また、サファイア基板上に形成した従来の素子では、メサを形成し、同じ表面からp側とn側の電極をとっていたが、これと比較して本実施形態によればリーク電流が減少する。
さらに、窒化物系半導体とは熱膨張係数の異なるサファイア基板がないためにレーザの動作時の発熱による歪みが生じず素子の寿命が向上する。また、サファイア基板とGaN界面で生じていた光反射がないために発振モードが安定しており、しきい値も低下する。
また、本実施形態においても、剥離したサファイア基板を再利用することにより、製造コストを大幅に低減することもできる。
従来は、プロセス中の取扱いの容易さや結晶成長時に用いる基板の関係上、研磨などにより薄膜化を行うものの、その全体の厚みは、100μm程度であった。しかし、このように厚い素子では、素子の特に活性層から発生した熱を放出するため際の熱抵抗及び熱容量が大きくなる。また、厚みが限定以上になると、熱の分布により素子中の歪みが大きくなり、特性の劣化を引き起こす。
本発明者は、このような素子の厚みと特性の関係を調べた。下記の表は、素子の厚みと、寿命試験により得られた素子寿命(時間)との関係を表すものである。
厚み(μm) 10 20 30 50 70
素子A 10 5 10 5 6 ×104 9 ×103 6 ×103
素子B 10 5 10 5 10 5 8 ×104 6 ×104
素子C 10 5 10 5 4 ×104 6 ×103 4 ×102
(時間)
ここで、素子Aは、ヒートシンクに接している窒化物層がGaNであるレーザ素子であり、素子Bは、ヒートシンクに接している窒化物層がAlGaN(Al組成は5%)、素子Cは、ヒートシンクに接している窒化物層がInGaN(In組成は10%)のレーザ素子である。いずれの素子構成の場合にも、素子の厚みが薄くなる方が寿命が良好であることが分かる。素子の構造によりばらつきがあるが、素子の厚みがおよそ20μmよりも薄くなると寿命が安定している。つまり、本実施形態において、素子の部分の厚みを20μm以下とすると、良好な寿命が得られる。
ここで、サファイア基板を剥離して得られる素子部の厚みが20μm以下の場合にも、通常は、既存の製造方法によりで製造することは十分に可能である。しかし、ハンドリングが容易でない場合には、サファイア基板を剥離する前に、p側電極を形成し、適当な基板を貼り付けてハンドリングを行えば良い。この場合に、貼り付ける基板として、へき開性のある基板を用い、素子のGaN層とへき開方向が平行になるように貼り付けることが望ましい。このようにすれば、レーザの端面を形成する際のへき開を円滑に行うことができる。このような基板としては、Si、SiC、GaAs、InP、GaP、GaNなどを用いることができる。この基板は、主要なプロセスが終了した時点で剥離すれば良い。
このようにすれば、素子の厚みが薄い場合においても、ハンドリング性が向上し生産効率を改善することができる。
次に、本実施形態の第2の具体例について説明する。
図13は、本実施形態の第2の具体例を表す概略断面図である。
すなわち、同図は、サファイア基板101の上に素子構造を形成した状態を表す。同図に関しては、図12について前述した部分と同一の部分には、同一の符号を付して詳細な説明は省略する。
図13に示した具体例においては、結晶成長の際にいわゆるラテラル成長を行い結晶の欠陥を低減する。具体的には、サファイア基板101の上にGaN層502を成長し、成長室より取り出してGaN層502の一部を覆うように選択的にSiO2 層503を形成する。その後、再びMOCVD装置に導入し、SiO2 層503の間隙に露出するGaN層502を結晶成長の核として面内方向にGaNを成長させるラテラル成長により、GaN層504を成長する。
その後、n型コンタクト層412からp型コンタクト層403までの各層を成長する。
しかる後に、サファイア基板101の裏面側からレーザ光を照射して基板101を剥離し、GaN層504、SiO2 層503、GaN層504をドライエッチングにより除去してコンタクト層412を露出させる。さらに、電極を形成してレーザ素子が完成する。
本変形例によれば、サファイア基板101の上に窒化物系半導体の層をエピタキシャル成長するに際して、いわゆるラテラル成長を採用することにより、素子の各層の結晶欠陥を大幅に減少し、発光特性や電気特性さらに素子寿命を向上させることができる。
次に、本実施形態の第3の具体例について説明する。
図14は、本実施形態の第3の具体例を表す概略断面図である。すなわち、同図は、サファイア基板101の上に素子構造を形成した状態を表す。まず、サファイア基板101の上にGaN層601を成長し、成長装置からウェーハを取り出し、一部分を残してSi02 膜602で表面を覆う。この後、再び成長を行う。すなわち、GaNバッファ層603、InGaN層604、n型GaN層605、n型GaN/AlGaN超格子クラッド層(GaN層:アンドープ、40nm、AlGaN層:Siドープ、3〜5×1018cm-3、40nm、全膜厚O.8μm)606、GaN光閉じ込め層(アンドープ、O.1μm)607、In0.2 Ga0.8 N/GaN−MQW活性層(アンドープ、井戸層2nm、障壁層4nm、3周期)608、GaN光閉じ込め層(アンドープ、0.1μm)609、第1のp型Al0.03Ga0.97Nクラッド層(Mgドープ、1×1018cm-3、Siドープ、1×1017cm-3、0.1μm)610、n型Al0.03Ga0.97N電流狭窄層(Siドープ、1×1018cm-3、Siドープ、1×1017cm-3、0.1μm)611をこの順に成長する。
その後成長室からウェーハを取り出し、電流を流す部分をエッチングにより選択的に除去して第1のクラッド層610を露出させ、さらに第2のp型Al0.03Ga0.97Nクラッド層(Mgドープ、1×1018cm-3、Siドープ、1×1017cm-3、0.1μm)612、n型GaNコンタクト層613を成長する。この状態を表したものが図14である。
この後、サファイア基板101の裏面からレーザ光を照射して基板101を剥離する。
ここで、レーザ光の波長として、GaNに対しては透明でInGaNに対して吸収率が高い波長を用いることにより、InGaN層604にレーザ光を吸収させて電界によりInGaNが分解され、サファイア基板101とともにGaN層601、Si02 膜602およびGaNバッファ層603を剥離することができる。
InGaN層604のIn(インジウム)組成比が20%程度の場合には、レーザ光の波長は400nm前後がよい。
このようにして剥離した後、素子の両面にそれぞれ電極を形成し、へき開してチップ化する。これをヒートシンク500の上にマウントすることにより、図15に示したような半導体レーザ装置が完成する。
また、図16は、ヒートシンク500と反対側の表面においてp側電極とn側電極を形成した例を表す概略断面図である。このレーザ素子も、前述したものと同様に、サファイア基板上に各層を結晶成長し、基板の裏面からレーザ光を照射することにより基板を剥離して形成することができる。図16の素子の構成は、図8に関して前述したものと概略同様であるので、ここでは同一の符号を付して詳細な説明は省略する。
本実施形態においても、サファイア基板を容易且つ確実に剥離することができるので、前述した第1実施形態や第2実施形態と同様の効果を得ることができる。さらに、本実施形態においては、サファイア基板を剥離して得られる素子の厚みを20um以下とすることにより、前述したように寿命を改善することができる。
次に、本発明により得られるスタック(積層)型レーザについて説明する。
図17は、本発明により得られるスタック型レーザの構成を例示する概念図である。すなわち、本発明のスタック型レーザ700は、レーザ素子701を縦横に積層した構成を有する。それぞれのレーザ素子701の間には、ヒートシンク702が設けられ、電極としての役割も有する。また、一端に正極側の電極710が設けられ、他端に負極側の電極720が設けられる。レーザ素子701は、前述した第1乃至第3実施形態により製造することができ、それぞれ素子の上下にp側コンタクトとn側コンタクトを有するものである。電流の注入は、上下の電極710、720を介して行う。
このようなスタック型レーザにより超高出力が得られる。図17においては、5行5列にレーザ素子701を積層したレーザを例示したが、素子の個数は何個でもよい。本発明によれば、これらのレーザ素子701にはサファイア基板がないので放熱特性が良好で非常にコンパクトなスタック型レーザが得られる。これにより得られるレーザビームスポットは、固体レーザやガスレーザとほぼ同じサイズも可能であり大口径の平行ビームが得られる。
本発明によれば、特に高出力でビームスポットが小さいことと、半導体レーザゆえに高速変調ができることを利用することによりレーザプロジェクタの光源としても非常に理想的なスタック型レーザが実現される。
本発明者の実験の結果、図17のレーザに電流を注入したところ、動作電圧15Vで発振しきい値150mA、駆動電流10Aにおいて出力90Wの発光特性が得られた。スタック型レーザを構成しているレーザ素子701の厚みが20μm程度なので、5段重ねた場合には、ヒートシンク702の厚さを加えても、全体の厚みは数mm程度である。
従来の高出力スタック型レーザにおいては、積層前の個々のレーザ素子の電極間の厚みが100μm以上もあり、つまり、レーザ素子の発光点の間隔がこのような素子の厚みの分だけあった。このようなレーザでは、それぞれの素子から放出されるレーザビームは独立したものであり、ある素子から放出された光が隣接する素子に与える影響は極めて小さかった。
これに対して、本発明によれば、個々のレーザ素子701の厚みを20μm程度とすることによって発光点が近接し、相互に隣接するレーザ素子からの光の影響をうけるようになる。その結果として、個々のレーザ素子701は、隣接する素子の活性層からの光により励起されやすくなり、発光効率が上昇する。
図18は、本発明によるスタック型レーザの変形例を表す概念図である。すなわち、同図のスタック型レーザにおいては、ヒートシンク704としてダイヤモンド薄膜を用い、電流注入のための電極703をダイヤモンド薄膜704の上にパターニングして形成することにより、レーザ素子701のそれぞれを個別に制御することが可能である。
また、それぞれの素子701の電極とヒートシンク704の上の電極とを接合するために高真空中でそれぞれの表面を水素やアルゴンなどのプラズマにより処理し接合することにより、これまで用いていたような低融点金属を用いた場合に問題となっていた金属の這い上がりによる電流リークを抑えることができる。
また、ヒートシンク704の上下から圧力を加えることにより、結晶に歪みがかかりバレンスバンドのパンドスプリッティングが生じ、状態密度が小さくなるのでしきい値の低減が図れる。同時に密着性が良くなり熱抵抗が減少する。
本発明のスタック型レーザをレーザプロジェクタに使用したところ1000インチの大型画面であっても屋外で日中に鑑賞可能な輝度の高い高品位なプロジェクタが実現された。また、これまではガスレーザを用いていたので1500kgもあったプロジェクタ装置の重量を50kgに減少することができた。
以上、具体例を参照しつつ本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。
例えば、各具体例において用いたサファイア基板の他に、サファイアに限定されず、その他にも、例えば、スピネル、MgO、ScAlMgO4 、LaSrGaO4 、(LaSr)(AlTa)O3 などの絶縁性基板や、SiC、Si、Ge、GaAsなどの導電性基板も同様に用いてそれぞれの効果を得ることができる。また、II−VI族化合物半導体を基板として用いることもできる。ここで、ScAlMgO4 基板の場合には、(0001)面、(LaSr)(AlTa)O3 基板の場合には(111)面を用いることが望ましい。
また、各具体例において示した発光素子の構造は一例に過ぎず、その構成は当業者が種々に変形することができる。例えば、各層の導電型は、反転させることが可能であり、また、活性層として多重量子井戸構造を採用したり、また、種々の電流狭窄構造を採用しても良い。
さらに、本発明は半導体レーザに限定されず、発光ダイオードやその他の窒化物系半導体をもちいた発光素子に対して同様に適用して同様の効果を得ることができる。
本発明の第1の実施の形態にかかる半導体発光素子の製造方法を例示する工程断面図である。 図1のGaN12、AlGaN層13、GaN層14の部分を表す要部拡大断面図である。 「リフトオフ層」としてInGaNを用いた場合を例示する要部断面図である。 第1実施形態により作製した半導体レーザを例示する概略断面図である。 図4と同様な製造方法により作製した発光ダイオードを表す概略断面図である。 本発明の第2実施形態を説明するための概念図である。 第2実施形態により製造した半導体レーザの構造の一例を表す概略断面図である。 第2実施形態により製造されるレーザ素子の別の具体例を表す概略断面図である。 本発明の第2実施形態の第1変型例を表す概略工程断面図である。 本発明の第2実施形態の第2変型例を表す概略工程断面図である。 本発明の第3の実施の形態を表す要部工程断面図である。 第3実施形態により製造されるレーザ素子の一例を表す概略断面図である。 第3実施形態の第2の具体例を表す概略断面図である。 第3実施形態の第3の具体例を表す概略断面図である。 第3実施形態による半導体レーザ装置を表す概略断面図である。 ヒートシンク500と反対側の表面においてp側電極とn側電極を形成した例を表す概略断面図である。 本発明により得られるスタック型レーザの構成を例示する概念図である。 本発明によるスタック型レーザの変形例を表す概念図である。
符号の説明
12 GaN層
13 AlGaN層
14 GaN層
15 GaN層
16 多層構造部
17 治具
18 p側電極
19 n側電極
20A クラック
20B 空隙
20C ピット
21 InGaN層
24 n型Al0.08Ga0.92Nクラッド層
25 GaN光導波層
26 多重量子井戸構造からなる活性層部
27 GaN光導波層
28 p型Al0.08Ga0.92Nクラッド層
29 n型InGaNからなる電流狭窄層
30 p型GaNコンタクト層
31 p側電極
32 n側電極
34 n型Al0.08Ga0.92Nクラッド層
35 多重量子井戸構造(MQW)活性層
36 p型Al0.08Ga0.92Nクラッド層
37 p型GaNコンタクト層
38 p側電極
39 n側電極
40 チップキャリヤ
101 サファイア基板
102 空隙
103 GaNエピタキシャル層
104 多結晶化したGaN
106 素子構造
107 GaN層
108 マスク層
206 n型クラッド層
207 GaN光閉じ込め層
208 InO.2 GaO.8 N/GaN−MQW活性層
209 GaN光閉じ込め層
210 第1のp型Al0.03Ga0.97Nクラッド層
211 n型Al0.03Ga0.97N電流狭窄層
212 第2のp型Al0.03Ga0.97Nクラッド層
213 p型GaNコンタクト層
240 保護膜
250 n側電極
260 p側電極
300 ヒートシンク
401 素子構造部
402 p側電極
403 p型GaNコンタクト層
404 第1のAlGaNクラッド層
405 AlGaN電流狭窄層
406 第2のAlGaNクラッド層
407 AlGaNオーバーフロー防止層
408 GaNガイド層
409 MQW活性層
410 GaNガイド層
411 n型AlGaNクラッド層
412 n型GaNコンタクト層
413 Gaリッチn型GaN層
414 n側電極
500 ヒートシンク
601 GaN層
602 Si02
603 GaNパツファ層
604 InGaN層
605 n型GaN層
606 n型GaNクラッド層
607 GaN光閉じ込め層
608 活性層
609 GaN光閉じ込め層
610 第1のp型Al0.03Ga0.97Nクラッド層
611 n型Al0.03Ga0.97N電流狭窄層
612 第2のp型Al0.03Ga0.97Nクラッド層
613 n型GaNコンタクト層
700 スタック型レーザ
701 レーザ素子
702 ヒートシンク
703 電極
704 ヒートシンク
710 電極
720 電極

Claims (2)

  1. 基板上に前記基板を構成する材料よりも小さいバンドギャップを有する窒化物系半導体からなる第1の層を形成する工程と、
    SiO 層を前記第1の層の上に選択的に形成する工程と、
    前記SiO 層の上に、前記第1の層を結晶成長の核として面内方向に窒化物系半導体をラテラル成長させて、窒化物系半導体からなる第2の層を形成する工程と、
    前記基板の裏面からレーザ光を照射して前記第1の層に吸収させることにより前記基板と前記第2の層とを分離する工程と、
    前記レーザ光の照射により、前記第1の層の前記第2の層とは反対の面側の窒素を解離させて、前記第1の層よりも窒素の含有率が低い窒化物系半導体からなる第3の層を形成する工程と、
    前記第3の層の前記第2の層側とは反対側の面に電極を形成する工程と、
    を備えたことを特徴とする半導体発光素子の製造方法。
  2. 前記基板は、サファイア基板であることを特徴とする請求項1に記載の半導体発光素子の製造方法。
JP2007161662A 2007-06-19 2007-06-19 半導体発光素子の製造方法および半導体発光装置の製造方法 Expired - Fee Related JP4163240B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007161662A JP4163240B2 (ja) 2007-06-19 2007-06-19 半導体発光素子の製造方法および半導体発光装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007161662A JP4163240B2 (ja) 2007-06-19 2007-06-19 半導体発光素子の製造方法および半導体発光装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2004005524A Division JP3998639B2 (ja) 2004-01-13 2004-01-13 半導体発光素子の製造方法

Publications (2)

Publication Number Publication Date
JP2007235181A JP2007235181A (ja) 2007-09-13
JP4163240B2 true JP4163240B2 (ja) 2008-10-08

Family

ID=38555382

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007161662A Expired - Fee Related JP4163240B2 (ja) 2007-06-19 2007-06-19 半導体発光素子の製造方法および半導体発光装置の製造方法

Country Status (1)

Country Link
JP (1) JP4163240B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101188915B1 (ko) 2010-11-16 2012-10-09 고려대학교 산학협력단 열적 안정성이 향상된 Ⅲ족 n형 질화물계 반도체 소자 및 이의 제조방법
JP6363455B2 (ja) * 2014-09-30 2018-07-25 日本碍子株式会社 GaN複合基板およびGaN自立基板の作製方法ならびにGaN複合基板
CN105826434B (zh) * 2016-03-23 2018-05-01 陕西科技大学 一种金刚石热沉GaN基LED的制作方法

Also Published As

Publication number Publication date
JP2007235181A (ja) 2007-09-13

Similar Documents

Publication Publication Date Title
JP3525061B2 (ja) 半導体発光素子の製造方法
JP3998639B2 (ja) 半導体発光素子の製造方法
US7279751B2 (en) Semiconductor laser device and manufacturing method thereof
US6818531B1 (en) Method for manufacturing vertical GaN light emitting diodes
EP2023410A1 (en) Integrated semiconductor light emitting device and method for manufacturing same
US7773649B2 (en) Semiconductor laser diode having wafer-bonded structure and method of fabricating the same
US8222670B2 (en) Semiconductor light emitting element and method for manufacturing same
KR100874077B1 (ko) 질화물 반도체 레이저 소자 및 그 제조 방법
JP2003218470A (ja) 半導体装置及びその製造方法
US20110051771A1 (en) Optoelectronic Component and Method for Producing an Optoelectronic Component
JP2007207981A (ja) 窒化物半導体発光素子の製造方法
JP4015865B2 (ja) 半導体装置の製造方法
JP2007116110A (ja) 窒化物系半導体素子の製造方法
JP4493041B2 (ja) 窒化物半導体発光素子
JP4043087B2 (ja) 窒化物半導体素子の製造方法及び窒化物半導体素子
JP4163240B2 (ja) 半導体発光素子の製造方法および半導体発光装置の製造方法
JP2007184644A (ja) 半導体装置及びその製造方法
JP2007013191A (ja) 半導体装置及びその製造方法
JP4960777B2 (ja) 端面発光型半導体レーザチップ
JPH10256661A (ja) 窒化物半導体素子及びその製造方法
JP2009238834A (ja) 窒化物系半導体層を有する支持基板およびその形成方法
JP2005101536A (ja) 窒化物半導体レーザ素子
JP4799582B2 (ja) 半導体装置の製造方法
JP2001257432A (ja) 半導体基板の作製方法および半導体基板および半導体発光素子
JP3973679B2 (ja) Iii族窒化物半導体レーザ素子及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070619

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071023

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071225

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080415

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080616

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080625

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080715

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080723

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110801

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110801

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120801

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120801

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130801

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees