JP5723442B2 - Iii族窒化物半導体縦型構造ledチップおよびその製造方法 - Google Patents

Iii族窒化物半導体縦型構造ledチップおよびその製造方法 Download PDF

Info

Publication number
JP5723442B2
JP5723442B2 JP2013513828A JP2013513828A JP5723442B2 JP 5723442 B2 JP5723442 B2 JP 5723442B2 JP 2013513828 A JP2013513828 A JP 2013513828A JP 2013513828 A JP2013513828 A JP 2013513828A JP 5723442 B2 JP5723442 B2 JP 5723442B2
Authority
JP
Japan
Prior art keywords
light emitting
emitting structure
group iii
iii nitride
nitride semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013513828A
Other languages
English (en)
Other versions
JPWO2012153370A1 (ja
Inventor
明煥 ▲チョ▼
明煥 ▲チョ▼
錫雨 李
錫雨 李
弼國 張
弼國 張
鳥羽 隆一
隆一 鳥羽
嘉孝 門脇
嘉孝 門脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BBSA Ltd
Original Assignee
BBSA Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BBSA Ltd filed Critical BBSA Ltd
Publication of JPWO2012153370A1 publication Critical patent/JPWO2012153370A1/ja
Application granted granted Critical
Publication of JP5723442B2 publication Critical patent/JP5723442B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004Devices characterised by their operation
    • H01L33/002Devices characterised by their operation having heterojunctions or graded gap
    • H01L33/0025Devices characterised by their operation having heterojunctions or graded gap comprising only AIIIBV compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape

Description

本発明は、III族窒化物半導体層を積層した縦型構造LEDチップおよびその製造方法に関する。
一般に、III族元素とV族元素との化合物からなるIII−V族半導体は、発光ダイオード(LED)等のデバイスに広く用いられている。
III族元素としてAl,Ga,In等を用い、V族元素としてNを用いたIII族窒化物半導体は、高融点で窒素の解離圧が高くバルク単結晶成長が困難であり、大口径で安価な導電性単結晶基板が無いという理由から、サファイア基板上に成長させることにより形成するのが一般的である。
しかしながら、サファイア基板は絶縁性であって電流が流れないため、従来は、サファイア基板上に順に成長させたn型のIII族窒化物半導体層、活性層(発光層)およびp型のIII族窒化物半導体層からなる発光構造積層体の一部を除去してn型のIII族窒化物半導体層を露出させ、この露出させたn型のIII族窒化物半導体層およびp型のIII族窒化物半導体層の上にn型電極およびp型電極をそれぞれ配置して、電流を横方向に流す横型構造を採用するのが通常であった。
これに対し、近年、サファイア基板上にIII族元素(例えばAl,Gaなど)以外の特定の元素からなるバッファ層を形成後、発光構造積層体を形成し、この発光構造積層体を導電性のサポート体で支持した後、バッファ層を化学的なエッチングにより選択的に溶解してサファイア基板を剥離(リフトオフ)し、これらサポート体と発光構造積層体を一対の電極で挟むことで、縦型構造のLEDチップを得る技術が研究されている(特許文献1参照)。なお、ここで言うバッファ層は、発光構造積層体のエピタキシャル成長のためのバッファ層であるとともに、サファイア基板から発光構造積層体を剥離するためのリフトオフ層の役割も兼ねるものである。
特許第4172657号公報
LEDなどの縦型構造の窒化物半導体チップを作製するには、III族以外の金属や金属窒化物からなるリフトオフ層をエッチングすることでサファイア基板からエピタキシャル層を剥離する一般的なケミカルリフトオフ法や、エッチング中に紫外光等の光を照射し、リフトオフ層を活性化させながらエッチングを行うフォトケミカルリフトオフ法がある。これらは、特定のエッチング溶液に浸漬して、リフトオフ層をエッチングによって溶解することにより成長用基板からエピタキシャル層をリフトオフする方法であり、本明細書において「ケミカルリフトオフ法」と総称される。なお、エピタキシャル層から成長用基板をリフトオフするという表現でも良い。
ここで、エッチングされるリフトオフ層は数nm〜数10nm程度の厚さしかなく、数インチの面積の基板とエピタキシャル層との間の隙間にエッチング溶液を供給することは容易ではなく、全てのエッチングが完了するのに数日かかる場合があった。
また、本発明者らは、サファイア基板上に形成したIII族窒化物半導体からなる発光構造積層体をドライエッチングにより碁盤の目状にサファイア基板まで溝加工を行い、発光構造積層体を複数の独立した発光構造部とする一次分離を行った。次いで、これらの発光構造部を一体支持する基板形状の導電性サポート体を形成し、その後、ケミカルリフトオフ法でサファイア基板を剥離させた。リフトオフ後の個々の発光構造部は、依然としてサポート体に一体的に支持されている。すると、リフトオフされた個々の発光構造部にかなりの比率でクラックが導入されることが判明した。クラックは、サポート体に支持された発光構造部が、リフトオフでサファイア基板との結合から開放される際に入るようである。
このようなクラック発生は研究開発途上ということもあり、特許文献や学術文献などによって公表はされていないが、縦型構造のIII族窒化物半導体LEDチップの量産化のためには解決すべき重要課題である。
そこで本発明は、上記課題に鑑み、発光構造部に生じるクラックを抑制した、高品質のIII族窒化物半導体縦型構造LEDチップ、および該LEDチップをより効率的に製造する方法を提供することを目的とする。
上記目的を達成するため、本発明の要旨構成は以下のとおりである。
(1)成長用基板の上にリフトオフ層を介して、第1伝導型のIII族窒化物半導体層、発光層および前記第1伝導型とは異なる第2伝導型のIII族窒化物半導体層を順次積層して発光構造積層体を形成する第1工程と、
前記成長用基板の一部が露出するよう、前記発光構造積層体の一部を除去することで、独立した複数個の発光構造部を形成する第2工程と、
下部電極を有し、前記複数個の発光構造部を一体支持する導電性サポート体を形成する第3工程と、
ケミカルリフトオフ法を用いて、前記リフトオフ層を除去することで、前記成長用基板を前記複数個の発光構造部から剥離する第4工程と、
前記発光構造部間で前記導電性サポート体を分離することにより、各々が導電性サポート体に支持された前記発光構造部を有する複数個のLEDチップに個片化する第5工程と、を有し、
前記第4工程より前に、前記発光構造部の中央領域に、少なくとも前記リフトオフ層が露出するまで貫通する第1貫通孔を形成し、前記第4工程で該第1貫通孔からエッチング液を供給することを特徴とするIII族窒化物半導体縦型構造LEDチップの製造方法。
(2)前記第3工程において、前記導電性サポート体における前記発光構造部の中央領域に位置する部分に、該導電性サポート体を貫通して前記発光構造部の貫通孔と連通する第2貫通孔を設ける上記(1)に記載のIII族窒化物半導体縦型構造LEDチップの製造方法。
(3)前記第2工程において、前記発光構造部の横断面の形状を、コーナーに丸みを有する形状とする上記(1)または(2)に記載のIII族窒化物半導体縦型構造LEDチップの製造方法。
(4)前記第2工程において、前記発光構造部の横断面の形状を、コーナーに丸みを有する4角形状とする上記(3)に記載のIII族窒化物半導体縦型構造LEDチップの製造方法。
(5)前記発光構造部のコーナーの曲率半径をR、前記発光構造部がコーナーに丸みを有しない場合の前記4角形状の一辺の長さをLとして、R/Lが0.1〜0.5の範囲内である上記(4)に記載のIII族窒化物半導体縦型構造LEDチップの製造方法。
(6)前記第1貫通孔および/または第2貫通孔の直径が、20μm以上である上記(1)〜(5)のいずれか1項に記載のIII族窒化物半導体縦型構造LEDチップの製造方法。
(7)前記第3工程は、接合法、湿式成膜法、乾式成膜法のいずれかを用いて行われる上記(1)〜(6)のいずれか1項に記載のIII族窒化物半導体縦型構造LEDチップの製造方法。
(8)上記(1)〜(7)のいずれか1項に記載の方法により製造された縦型構造LEDチップであって、前記発光構造部の中央領域に第1貫通孔を有することを特徴とするIII族窒化物半導体縦型構造LEDチップ。
(9)下部電極を有する導電性サポート体と、該導電性サポート体上に設けられた第2伝導型III族窒化物半導体層、該第2伝導型III族窒化物半導体層の上に設けられた発光層、および、該発光層の上に設けられた前記第2伝導型とは異なる伝導型の第1伝導型III族窒化物半導体層を有する発光構造部と、該発光構造部上に設けられた上部電極と、を有し、
前記発光構造部の中央領域に、前記発光構造部および前記サポート部を貫通する貫通孔を有することを特徴とするIII族窒化物半導体縦型構造LEDチップ。
本発明によれば、発光構造部の中央領域に少なくともリフトオフ層が露出するまで貫通する第1貫通孔を形成し、この第1貫通孔からエッチング液を供給するようにしたため、発光構造部に生じるクラックを抑制した高品質のIII族窒化物半導体縦型構造LEDチップをより効率的に製造することが可能となった。
(A)〜(E)は、本発明の一実施形態にかかるIII族窒化物半導体縦型構造LEDチップ100の製造方法のフローを模式的に示したものである。 (A)は、本発明の一実施形態にかかる製造方法の過程におけるリフトオフ途中のウェハの模式上面図(導電性サポート体109を除いた上面視)であり、(B)は、(A)の状態のI−I断面図である。 本発明の一実施形態にかかるIII族窒化物半導体縦型構造LEDチップ100の模式上面図である。 (A)〜(D)は、本発明の一実施形態にかかる製造方法の過程におけるエッチングの進行過程を示す、個片化前のLEDチップを上面から見た写真である。 図4のエッチング完了後、LEDチップの発光構造部のコーナーに生じたクラックを示す写真である。 本発明の他の実施形態にかかる製造方法において、発光構造部の横断面の形状を、コーナーに丸みを有する形状とする場合を説明するための、発光構造部の模式図である。 実施例におけるR/Lとクラック発生率との関係を示すグラフである。 実施例における貫通孔の直径と1時間エッチング径との関係を示すグラフである。 (A)〜(F)は、第1の比較例にかかる縦型LEDチップ200の製造方法のフローを模式的に示したものである。 個片化する前の複数の発光構造部が形成されたウェハ(図9(E)の状態)の模式上面図である。 (A)は、図9の製造方法でLEDチップの発光構造部に生じたクラックを示す写真であり、(B)は、第3の比較例にかかる製造方法でLEDチップの発光構造部に生じたクラックを示す写真である。 第2の比較例にかかる縦型LEDチップ300の製造方法において、個片化する前の複数の発光構造部が形成されたウェハの模式上面図である。 (A)は、第3の比較例にかかる縦型LEDチップ400の製造方法において、個片化する前の複数の発光構造部が形成されたウェハの模式上面図であり、(B)は、(A)の破線に沿って個片化した1つのLEDチップ400の模式側面図である。 (A)は、第4の比較例にかかる縦型LEDチップ500の製造方法において、個片化する前の複数の発光構造部が形成されたウェハの模式上面図であり、(B)は、(A)の破線に沿って個片化した1つのLEDチップ500の模式側面図である。
以下、図面を参照しつつ本発明をより詳細に説明する。なお、本明細書において、本発明に従う縦型LEDチップと比較例の縦型LEDチップとで共通する構成要素には、原則として下2桁が同一の参照番号を付し、説明は省略する。また、LEDチップの模式断面図においては、説明の便宜上、リフトオフ層および発光構造積層体を実状とは異なる比率で誇張して示す。
本発明の一実施形態にかかるIII族窒化物半導体縦型構造LEDチップ(以下、単に「縦型LEDチップ」という。)100の製造方法は、図1に示すように、成長用基板101の上にリフトオフ層102を介して、第1伝導型のIII族窒化物半導体層103、発光層104および前記第1伝導型とは異なる第2伝導型のIII族窒化物半導体層105を順次積層して発光構造積層体106を形成する第1工程(図1(A))と、成長用基板101の一部が露出するよう、発光構造積層体106の一部を除去することで、例えば島状に独立した複数個の発光構造部107を形成する第2工程(図1(B))と、下部電極を有し、複数個の発光構造部107を一体支持する導電性サポート体109を形成する第3工程(図1(C))と、ケミカルリフトオフ法を用いてリフトオフ層102を除去することで、成長用基板101を複数個の発光構造部107から剥離する第4工程(図1(D))と、発光構造部107間で導電性サポート体109を切断等により分離することにより、各々が切断後の導電性サポート体109Aに支持された発光構造部107を有する複数個のLEDチップ100に個片化する第5工程(図1(E))と、を有し、第4工程よりも前の図1(B)に示す第2工程において、発光構造部107の中央領域に、少なくともリフトオフ層102が露出するまで(図1では成長用基板101まで)貫通する第1貫通孔108を形成し、図1(D)に示す第4工程では、第1貫通孔108からエッチング液を供給し、リフトオフ層102をその中央部から外周部に向けて選択エッチングすることを特徴とする。また、図1(C)に示す第3工程では、導電性サポート体109における発光構造部107の中央領域に位置する部分に、この導電性サポート体109を貫通して発光構造部107の貫通孔108と連通する第2貫通孔110を設ける。なお、図1(E)に示すように、第4工程(剥離工程)の後に、上部電極111を発光構造部107の剥離面側に形成する工程を具えることができる。
本発明者らは、第1貫通孔108からエッチング液を供給して、リフトオフ層102をその中央部から外周部に向けて選択エッチングするようにすることにより、発光構造部107に生じるクラックを十分に抑制することができることを見出した。また、この剥離によれば、エッチングに要する時間を短縮化でき、縦型LEDチップをより効率的に製造することが可能となった。
以下、比較例にかかる技術との対比において、本発明の技術的意義を説明する。
(第1の比較例)
図9は、第1の比較例にかかる縦型LEDチップ200の製造方法のフローを模式的に示したものである。この製造方法は、成長用基板201の上にリフトオフ層202を介して、第1伝導型のIII族窒化物半導体層203、発光層204および前記第1伝導型とは異なる第2伝導型のIII族窒化物半導体層205を順次積層して発光構造積層体206を形成する第1工程(図9(A))と、成長用基板201の一部が露出するよう、発光構造積層体206の一部を除去することで、独立した複数個の発光構造部207を形成する第2工程(図9(B))と、下部電極を兼ね、複数個の発光構造部207を一体支持する導電性サポート体209を形成する第3工程(図9(C))と、ケミカルリフトオフ法を用いてリフトオフ層202を除去することで、成長用基板201を複数個の発光構造部207から剥離する第4工程(図9(D))と、上部電極211を発光構造部107の剥離面側に形成する工程と(図9(E))と、発光構造部207間で導電性サポート体209を切断等により分離することにより、各々が切断後の導電性サポート体209Aに支持された発光構造部207を有する複数個のLEDチップ200に個片化する第5工程(図1(E))と、を有する。図10に示すように、発光構造部207の横断面の形状は正方形である。また、発光構造部207の中央領域には貫通孔がなく、サポート体209のうち発光構造部207の間に位置する部分にも特にエッチング供給口となる貫通孔を設けていない。そのため、第4工程ではリフトオフ層202の外周部からエッチングが進行する。図10は、個片化する前の複数の発光構造部が形成されたウェハ(図9(E)の状態)の模式上面図であり、破線に沿って個片化を行う。
本発明者らの検討によると、この方法でリフトオフを行った後の個々の発光構造部にかなりの比率でクラックが導入されることが判明した。図11(A)は、この比較例に従ってリフトオフを実際に行ったときにクラックが導入された状況を上面から光学顕微鏡にて観察したものである。発光構造部207の一辺は1000μmである。コーナー近傍から中央部に伸展するX型のクラック帯が生じているのが分かる。(後述の比較例1であり、クラックの発生率は95.5%であった。)このような状態に至れば不良品として扱われ、歩留まり、コスト、生産性の面で大問題である。また、このような中央部へ向かって伸展するクラックは、一辺が500μm以上の大型チップサイズの発光構造部に、より顕著に発生する。
このようなコーナーから伸展するクラックが生じる理由は、成長用基板201を発光構造部207から剥離する際に、リフトオフ層の溶解フロント部で成長用基板201と発光構造部207ならびに接続したサポート209間の応力が発光構造部207の溶解フロント部のコーナー部近傍に集中するといった応力分布に関係していると考えられる。そして、クラックは、発光構造部207がリフトオフで成長用基板201との結合から開放される際に入るようである。また、この方法では、リフトオフ層202の外周部からエッチングが進行するため、剥離完了までに非常に時間がかかるという問題もある。
第1の比較例に生じるこのようなクラックを抑制するべく、本発明者らは以下に説明する第2〜第4の比較例を検討した。
(第2の比較例)
図12は、第2の比較例にかかる縦型LEDチップ300の製造方法において、個片化する前の複数の発光構造部が形成されたウェハの模式上面図である。この方法では、独立した複数個の発光構造部307を形成する工程において、発光構造部307の横断面形状を円形にした点以外、第1の比較例と同様である。すなわち、発光構造部307の中央領域には貫通孔がなく、サポート体309のうち発光構造部307の間に位置する部分にも特にエッチング供給口となる貫通孔を設けていない。そのため、第4工程ではリフトオフ層(図示せず)の外周部からエッチングが進行する。図12において、符号311は上部電極である。また、破線に沿って個片化を行う。
本発明者らの検討によると、この方法でリフトオフを行った後の個々の発光構造部には、コーナーから中央に伸展するクラックは有効に抑制することができた。これは、発光構造部の形状を円形にしたことにより、エッチング途中でコーナーに応力が集中する(外周部からのエッチング進行のベクトル同士が衝突する)のを回避したためと考えられる。これらは、国際特許出願(PCT/JP2009/069230)にて本発明者らが記載している。しかしながら、その後、発光構造部の内部に新たに点状のクラックがかなりの比率で生じることが判明した。また、この方法でも、剥離完了までに非常に時間がかかるという問題は依然残る。
(第3の比較例)
図13(A)は、第3の比較例にかかる縦型LEDチップ400の製造方法において、個片化する前の複数の発光構造部407が形成されたウェハの模式上面図であり、図13(B)は、(A)の破線に沿って個片化した1つのLEDチップ400の模式側面図である。この方法では、サポート体409のうち発光構造部407の間に位置する部分に切断ラインに沿った貫通溝412を設けた以外、第2の比較例と同様である。すなわち、発光構造部407の横断面形状は円形であり、その中央領域には貫通孔がない。そして、貫通溝412からエッチング液が供給可能なので、第4工程では、個片化前の各LEDチップの外周部からエッチングが進行する。図13において、符号411は上部電極である。
本発明者らの検討によると、リフトオフを行った後の個々の発光構造部407に生じるクラックの態様は、第2の比較例と同様であった。図11(B)は、この比較例に従ってリフトオフを実際に行ったときにクラックが導入された状況を上面から光学顕微鏡にて観察したものである。発光構造部の中央部分に点状のクラックが生じている。また、この方法の場合、各素子の外周部からエッチングが進行するので、第1および第2の比較例よりは剥離所要時間が短くて済むものの、より剥離所要時間の短縮化が求められる。
(第4の比較例)
図14(A)は、第4の比較例にかかる縦型LEDチップ500の製造方法において、個片化する前の複数の発光構造部507が形成されたウェハの模式上面図であり、(B)は、(A)の破線に沿って個片化した1つのLEDチップ500の模式側面図である。この方法では、サポート体509のうち発光構造部の間に位置する部分(切断ラインの交点部分)に貫通孔513を設けた以外、第2の比較例と同様である。すなわち、発光構造部507の横断面形状は円形であり、その中央領域には貫通孔がない。そして、貫通孔513からエッチング液が供給可能なので、第4工程では、個片化前の各LEDチップの外周部からエッチングが進行する。図14において、符号511は上部電極である。
本発明者らの検討によると、リフトオフを行った後の個々の発光構造部507に生じるクラックの態様は、第2の比較例と同様であった。また、この方法も各素子の外周部からエッチングが進行するので、第1および第2の比較例よりは剥離所要時間が短くて済むものの、より剥離所要時間の短縮化が求められる。
(本発明の実施形態)
本発明者らは、第2〜第4の比較例で生じる点状のクラックの発生形態について鋭意検討を行った。第3、第4の比較例のように、発光構造部の外周側からのエッチング液供給の場合、リフトオフ層は外周部から中央部に向けてエッチングが進行するが、成長用基板と発光構造部がまさに分離している溶解フロント部、すなわちリフトオフ層を介して成長用基板と発光構造部が接着状態である部分と、それらが分離された状態となった部分の境界領域で局所的な応力が加わってクラックが発生することが判明した。リフトオフ層のエッチングが終了する間際は、中央部分にリフトオフ層がまだ残っているため、中央部で応力が集中しクラックが発生する。第2の比較例の場合でも、エッチング終了の最終段階は、発光構造部の中央部分となる。
一方、本実施形態の場合、エッチングの進行とそれに伴うクラック抑制の作用効果は、以下のようになる。図2(A)は、本発明の一実施形態にかかる製造方法の過程におけるリフトオフ途中のウェハの模式上面図(導電性サポート体109を除いた上面視)であり、図2(B)は、図(A)の状態のI−I断面図である。また、図4は後述の実施例1の実際のエッチングの進行過程を示す光学顕微鏡写真である。このように、第1貫通孔108からエッチング液が供給され、リフトオフ層102をその中央部から外周部に向けて選択エッチングする。このとき、上記の溶解フロント部は同心円状に外周部に進行するため、発光構造部107での中央領域に応力が集中することを回避でき、その結果、発光構造部107の中央領域に点状のクラックが生じるのを抑制することができる。さらに、リフトオフ層の側面からのエッチングではないので、コーナーから中央部に大きく延びるX型のクラックが生じることも抑制できる。また、ウェハ上の個々の発光構造部においてほぼ同時に同様のエッチングを開始できる。また、エッチングに要する時間を短縮化できた。その結果、縦型LEDチップをより効率的に製造することが可能となった。
さらに、本実施形態では、リフトオフ層102の中央部からエッチングが広がるため、発光構造部間は分離の機能があればよく、比較例よりも隣接する発光構造部間の間隔(素子間のピッチ)を狭くすることができ、発光面積を大きくでき、ウェハあたりの有効面積のロスも少ない状態でクラック抑制できる。チップサイズにより効果は異なるが、一例として発光構造物の寸法が1000μm四方の場合、比較例の分離溝幅はエッチング液経路確保のため200〜250μmであったが、本方式では80μmでも可能である。1チップ当りの必要面積は前者で、1.44〜1.56mmであったが、本実施形態では1.17mmで良く23〜33%の取れ個数増となる。すなわち、クラック抑制と有効面積増の両方の効果により、ウェハあたりの歩留まりを増やすことができる。
図3は、III族窒化物半導体縦型構造LEDチップ100の模式上面図である。III族窒化物半導体縦型構造LEDチップ100は、下部電極を有する導電性サポート体109Aと、導電性サポート体109A上に設けられた第2伝導型III族窒化物半導体層105、第2伝導型III族窒化物半導体層105の上に設けられた発光層104、および、発光層104の上に設けられた第2伝導型とは異なる伝導型の第1伝導型III族窒化物半導体層103を有する発光構造部107と、この発光構造部107上に設けられた上部電極111と、を有し、発光構造部107の中央領域に、発光構造部107およびサポート部109Aを貫通する貫通孔108,110を有することを特徴とする。なお、符号111Aはパッド電極である。
(第1工程)
成長用基板101は、サファイア基板またはサファイア基板上にAlN膜を形成したAlNテンプレート基板を用いるのが好ましい。形成するリフトオフ層の種類やIII族窒化物半導体からなる発光構造積層体のAl、Ga、Inの組成、LEDチップの品質、コストなどにより適宜選択すればよい。
リフトオフ層102は、ケミカルリフトオフ法ではCrNなどのIII族以外の金属や金属窒化物バッファ層が化学選択エッチングで溶解できるので好ましい。スパッタリング法、真空蒸着法、イオンプレーティング法やMOCVD法で成膜するのが好ましい。
発光構造積層体106は、第1伝導型をn型とし、第2伝導型をp型としてもよいし、この逆であってもよい。第1伝導型のIII族窒化物半導体層103、発光層104および第2伝導型のIII族窒化物半導体層105は、MOCVD法によりリフトオフ層102上にエピタキシャル成長させることができる。
(第2工程)
発光構造積層体106の一部の除去には、ドライエッチング法を用いるのが好ましい。これは、III族窒化物半導体層で構成される発光構造積層体106のエッチングの終点を再現性良く制御できるからである。また、隣接する発光構造部107が繋がった状態であると、後工程で再度分離溝加工が必要となるためこの除去は、成長用基板101の一部が露出するまで行うものとする。第1貫通孔108の形成は第4工程よりも前であれば良いが、この第2工程の時に同時に行うことが好ましい。第2工程の前後に貫通孔の形成工程を別途設けても良く、さらに第1工程にて成長させない箇所を貫通孔とする方法や、第3工程にて第2貫通孔を通して第1貫通孔を形成する方法も考えられるが、これらは工数が増えるため生産性が悪くなる恐れがあるためである。
本発明において、エッチングを高度に均等に進行させるには発光構造部の外接円の中心に第1貫通孔108を設けることが好ましいが、本発明はこれに限定されない。本明細書における「中央領域」は、発光構造部の外接円の半径(長さL)に対して外接円の中心から0.4Lの領域内、より好ましくは0.2Lの領域内とすることができ、この中央領域内に第1貫通孔108を設ければよい。さらに、発光構造部の縦横比が大きい(例えば2倍以上の)場合には、内接円を複数設定し、それら内接円の中心群を「中央領域」として1つまたは複数の貫通孔を設けても良い。
貫通孔の横断面形状は特に限定されず、例えば、円形や発光構造部の形状と相似の形状とすることができる。
第1貫通孔108および/または第2貫通孔110が円形の場合、その直径が20μm以上であることが好ましい。20μm未満の場合、ドライエッチングで貫通孔108を形成する際に、ウエハ面内でリフトオフ層まで届かない部分が生じる場合があり、リフトオフ層のエッチングが進行しない可能性があるからである。また、エッチング所要時間を短縮化する効果を十分に得る観点からは、直径が50μm以上であることがより好ましい。また、貫通孔が大きすぎても発光構造部の面積ロスが大きくなり好ましくない。発光構造部の面積を十分に確保する観点から、発光構造部の辺の長さL2に対して50%以下の直径であることが好ましく、30%以下の直径であることがより好ましい。
本発明において発光構造部107の横断面形状は特に限定されず、例えば、既述のとおり第2工程において発光構造部の形状を正方形とすることができる。しかし、第2工程において、前記発光構造部の横断面の形状を、コーナーに丸みを有する形状とすることが好ましく、切断の容易性を考慮すると、コーナーに丸みを有する4角形状とすることがより好ましい。
本発明者らの検討によれば、図4の実施例のように発光構造部の形状を正方形とした場合、コーナーから中央部に大きく延びるX型のクラックの発生は回避することができたが、図5に示すように、コーナー部にごく微小なクラックが依然生じることが判明した。そして、コーナーに丸みを有する形状とすることで、エッチングの終了段階で発光構造部107が成長用基板101から離れサポート体109に移し替えられる際の、発光構造部107に加わる応力が分散され、この微小なクラックの発生も十分に抑制でき、より高品質なLEDチップを得ることができることを見出した。
丸みを有するとは、Rをつける、または、面取りをするとも表現することができ、その形状は好ましくは滑らかな円弧状であるが、それに限らず、コーナーに何らかの曲面となる削り面が複数ある形でも良い。
ここで、本発明においては、上記のようにコーナー部にわずかに生じるクラックを回避できればよいため、丸みもごく小さなものでよい。これにより、発光面積を大きく確保することができ、ウェハあたりの有効面積のロスが少ない状態でクラックを回避できる。具体的には、発光構造部の形状がコーナーに丸みを有しない形状の場合の面積に対して、コーナーに丸みを設けることにより減少する面積が好ましくは10%以下、より好ましくは5%以下とすることができる。
また、図6に示すように、発光構造部のコーナーの曲率半径をR、発光構造部がコーナーに丸みを有しない場合の4角形状の一辺の長さをLとして、R/Lが0.1〜0.5の範囲内とすることが好ましい。0.1未満の場合、コーナーに生じる微小なクラックを十分に抑制できない可能性があり、0.5超えの場合、発光構造部の面積を十分に確保できないからである。なおここでは、丸みを加える前の発光構造部のコーナーで交差する2辺に内接する円弧の半径を曲率半径Rと称している。
(第3工程)
図には示されないが、第3工程は、複数個の発光構造部107とサポート体109とを、複数個の発光構造部107の各々と接するオーミック電極層、およびサポート体109と接する接続層を介して形成するのが好ましい。また、オーミック電極層と接続層との間にさらに反射層を形成するか、オーミック電極層が反射層の機能を兼ねることがより好ましい。これらの層形成には、真空蒸着法、イオンプレーティング法、スパッタリング法などの乾式成膜法を用いることができる。
上記オーミック電極層は、仕事関数の大きな金属、例えばPd,Pt,Rh,Au,Agなどの貴金属やCo,Niにより形成することができる。また、反射層としては、Rh等の反射率が高いため、上記オーミック電極層との兼用も可能だが、発光領域が緑から青色の場合にはAgやAl層等を、紫外線領域ではRhやRu層等を用いるのがより好ましい。また、接続層は、サポート体109の形成方法にもよるが、接合法、例えば加熱圧着によりサポート体109を接合する場合、Au,Au−Sn、ハンダ等とすることができる。
サポート体109としては接合法の場合、あらかじめ第2貫通孔110を形成しておいた導電性シリコン基板やCuW合金基板、Mo基板などが熱膨張係数、熱伝導率の面で適しており、それぞれの貫通孔位置をアラインメントして接合する。また、サポート体109は、湿式あるいは乾式めっきにより形成することもできる。たとえばCuまたはAuの電気めっきでは、接続層としてCu,Ni,Auなどを用いることができる。その際、第1貫通孔108および第2貫通孔110が接続層やめっき層で塞がらないようにレジストなどにより保護する。
(第4工程)
第4工程は、前述の一般的なケミカルリフトオフ法またはフォトケミカルリフトオフ法により行うのが好ましい。使用可能なエッチング液としては、リフトオフ層がCrNの場合、硝酸第二セリウムアンモン溶液やフェリシアンカリウム系の溶液、リフトオフ層がScNの場合、塩酸、硝酸、有機酸などを挙げることができる。
また、第4工程により露呈した発光構造部107の面は、ウエット洗浄で清浄化されるのが好ましい。次いで、ドライエッチングおよび/またはウエットエッチングで所定量削り、レジストをマスクとしたリフトオフ法によりn型オーミック電極、ボンディングパッド電極を形成する。電極材としてはAl、Cr、Ti、Ni、Pt、Auなどが用いられ、オーミック電極、ボンディングパッドにはPt、Auなどをカバー層として成膜して、配線抵抗の低減とワイヤーボンドの密着性を向上させる。なお、発光構造部107の側面ならびに表面には、SiOやSiNなどの保護膜を付与しても良い。リフトオフ後、貫通孔にも保護膜を付与しても良い。
(第5工程)
第5工程では、発光構造部107間を例えばブレードダイサーやレーザーダイサーを用いて切断する。発光構造部107に熱や破砕ダメージが入るのを防止するため、一般には発光構造部107は導電性サポート部109aの平面外周よりも内側に寄せるが、通常10から30μm程度である。
以上は代表的な実施形態の例を示したものであって、本発明はこの実施形態に限定されるものではなく、請求の範囲を逸脱しない範囲において適宜変更が可能である。
(実験例1)
初めに、発光構造部の中央部の貫通孔を経由したリフトオフ層のエッチング状況について説明する。サファイア基板(0001)基板上に、金属Crを18nmスパッタリング法により成膜し、ついでMOCVD装置内でアンモニアガス雰囲気で窒化処理を行った後、形成されたCrNバッファ層(リフトオフ層を兼ねる)上にInGaN系発光層を有する青色LED構造層10μmを成長した。次に、1200μm角の正方形に発光構造部を形成するため、ドライエッチングにより成長基板まで分離溝加工を行った。素子間ピッチは1280μmとした。この場合、発光構造部のコーナーは意図的な面取りは行っていない。同時に、発光構造部に直径100μmの貫通加工処理を行った。次に、Cu層をスパッタリング法により1μm成膜してめっき用の接続層を形成した。さらに、電気めっき法により100μm厚みのサポート部を形成した。なお、貫通孔に厚膜レジストによるピラーを形成し、めっき中の貫通孔の閉塞を防いだ。このとき、貫通孔上の厚膜レジストの位置にはCuはめっきされず、レジストを除去することで、発光構造部からサポート体まで貫通する貫通孔を形成した。
次に、貫通孔からエッチング液を給液してリフトオフ層のエッチングを行った。図4は、エッチング進行状況を示すものであり、透明サファイア基板側から光学顕微鏡による観察を行ったものである。リフトオフ層はメタリックな灰色を呈しているため、写真では黒く見える。図4(A)は、エッチング前の状態で、図4(b)に示すようにエッチングは、均等に同心円状中央部から外側に向けて広がって進行することが分かる(リフトオフ層の溶解によって透明化する)。図4(c)では4つのコーナー部で僅かにリフトオフ層が残っているが、最終的には図4(d)のように剥離が完了する。
図4より、この実験例では図11(A)に示したようなマクロ的なX型のクラックは発生していないことが分かる。また、中央部から全域に渡り、点状のマクロクラックも認められなかった。しかしながら、詳細に観察したところ、図5に示すようにコーナー部近傍に10μm以下の長さのマイクロクラックが導入される場合があることが分かった。その理由として、図4(c)にみられるように、コーナー部にリフトオフ層が僅かに残った部分に応力が局所的に集中してしまうためと考えられた。
(実験例2)
そこで、リフトオフ層のエッチングの終了間際の部分での応力集中を回避するため、溶解終了部分に応力が分散できるようにすることを考えた。発光構造部の中央部からエッチング液を供給してリフトオフ層をエッチングする場合、図4に示したように、エッチングは等方的に円が広がるように進行する。図6に示すように発光構造部の平面の4コーナー部の円弧の長さが、応力の分散具合と関連するので、コーナー部の面取り形状とマイクロクラックの発生率を調べた。なお、4コーナーの1箇所でもマイクロクラックが発生した場合には、チップとしては不良となるので、個々のチップ単位で発生の有無で判定した。
ここで、面取りを行う前の正方形の辺の長さをLとした場合に、直交する辺に内接する円の半径Rをパラメータとして実験を行った。試料の作製方法は、実験例1で示したものと同様のプロセスである。発光構造部の中央に設けた貫通孔の直径は50μmとした。また、Lが1200μmに対し、Rは156、240、330、417、505、600μmの試料を作製した。面取りを行う前の正方形の面積に対する面取り後の面積比率はそれぞれ、98.5、96.6、93.5、89.6、84.8、78.5%となる。
R/Lをそれぞれの値とした試料につき、2200から2600個の発光構造部のマイクロクラックの発生状況を調べたところ、図7に示す関係が得られた。ここで、横軸はLに対するRの比率であり、左縦軸はマイクロクラックの発生率である。また、右横軸は正方形でコーナー部にRが無い場合の発光構造部の面積に対する割合を示している。その結果、R/Lの値が0.1以上でマイクロクラック発生の抑制効果が現れ、0.2以上ではマイクロクラックの発生は十分に抑制された。なお、R/Lの値が0.5の時には円形となる。発光構造部の平面の面積の減少は発光出力の低下につながることが懸念されるが、発光構造部のエピタキシャル成長条件や他のデバイス構造の改良により、リカバリーが可能な範囲といえる。したがって、マイクロクラックの発生を抑制するのに必要なR/Lの範囲は、0.1以上であり、より好ましくは0.2以上で、上限は0.5である。例えばRが240μm(R/L=0.2)の場合、Rによる発光面積のロスが3.4%でもクラックの発生を大幅に抑制できる。
(実験例3)
次に、エッチング液の供給を行う貫通孔の径と、リフトオフ層のエッチング速度との関係を調べた。試料の作製方法は実験例1に示したものと同様であるが、発光構造部の中央部ならびにサポート部の貫通孔の直径を10μmから400μmの範囲として、エッチング液に1時間浸漬した際のエッチング量(エッチングされて生じた溶解フロント部の円の直径)で評価した。図8はその結果を示したものであるが、貫通孔の直径を大きくするほどエッチング径は大きくなる。しかしながら、貫通孔の直径が200μm以上になるとエッチング量の増加が緩やかになった。なお、中央部からのみのエッチング液の給液であるため、発光構造部の平面寸法によらずこの関係は不変的なものである。また、貫通孔の径が10μmの場合は、エッチングは可能であったが、ドライエッチングで発光構造物に貫通加工を行った際に、リフトオフ層までとどかない場合があり、リフトオフ層をエッチングができない部分が生じた。20μm以上の場合にはそのような問題は生じなかった。したがって、貫通孔の寸法としては、20μm以上が好ましい。なお、図9の右側縦軸はLが1200μmの際の、貫通孔の直径に対する発光構造部の面積ロス率を示したものである。Lが変わればこのロス率は変化するので、エッチング速度等を加味して適宜貫通孔の直径を決定することができる。
(実施例)
サファイア基板上に、リフトオフ層(CrN層、厚さ:18nm)を形成後、n型III族窒化物半導体層(GaN層、厚さ:7μm)、発光層(InGaN系MQW層、厚さ:0.1μm)、p型III族窒化物半導体層(GaN層、厚さ:0.2μm)を順次積層して発光構造積層体を形成し、その後、サファイア基板の一部が露出するよう、発光構造積層体の一部を除去することで、コーナーに丸みを有する正方形となるよう、島状に独立した複数個の発光構造部を形成した。発光構造部の幅Wは1200μmであり、個々の素子の配置は碁盤の目状の升目内とした。素子間のピッチは1280μmである。コーナーに丸みを付与する前の正方形の一辺の長さLは1200μm、コーナーの曲率半径Rは330μmであり、R/Lは0.275である。
上記の発光構造部の形成時に、独立した発光構造部の中央の位置に、直径50μmの貫通孔を形成した。
各々の発光構造部の上(上記貫通孔を除く)に、オーミック電極層(Ag、厚さ:0.1μm)、接続層(Ti/Cu,厚さ:1.5μm)を形成し、上記貫通孔は厚膜レジストを用いて塞いだ。その後、第1のめっきによりCu(厚さ:80μm)を形成し、さらに、第2のめっきによりCu(厚さ:80μm)を形成し、サポート部とした。めっきは硫酸銅系の電解液を用いた電気めっきであり、液温は25〜30℃の範囲で、成膜速度は35μm/hrであった。このとき、貫通孔上の厚膜レジストの位置にはCuはめっきされず、レジストを除去することで、発光構造部からサポート部まで貫通する貫通孔を形成した。
その後、ケミカルリフトオフ法を用いてサファイア基板を剥離した。リフトオフ後の発光構造部を光学顕微鏡によってマクロ・マイクロクラックの発生状況を調べた。調査個数は3860個で、マクロ・マイクロクラックともに発生個数は皆無であった。また、エッチング完了までの時間は2時間であった。
(比較例1)
発光構造部の形状をLは1000μmの正方形とし、中央領域に貫通孔を設けず、素子間ピッチを1250μmとした以外は、実施例と同様にして図10のような試料を作製した。リフトオフ後の発光構造部を光学顕微鏡によって観察したところ、調査個数1910個のうち1824個に、コーナーから中央部に大きく伸展するX型のクラックが発生し、発生率は95.5%であった。また、エッチング完了までの時間は32時間であった。
(比較例2)
発光構造部の形状を直径1000μmの円形とし、中央領域に貫通孔を設けず、素子間ピッチを1250μmとした以外は、実施例と同様にして図12のような試料を作製した。リフトオフ後の発光構造部を光学顕微鏡によって観察したところ、調査個数1890個のうち、コーナーから中央部に大きく伸展するX型のクラックが発生したものは437個(発生率は23.1%)であったが、発光構造部の中央部に点状のクラックが発生した試料が1607個あり、発生率は85.0%であった。また、エッチング完了までの時間は28時間であった。
(比較例3および比較例4)
比較例2の製造工程において、以下の工程によってサポート体に貫通溝または貫通孔を形成した以外は、比較例2と同様にして図13(比較例3)または図14(比較例4)のような試料を作製した。
個別の発光構造部のp層上にオーミック電極層(NiOならびにAg)を形成し、次いで分離溝にフォトレジストを埋め込むとともに個々の発光構造物のp−オーミック電極層部は開口して、サポート体と接続するための接続層(Ni/Au/Cu)を形成した。次いで、後述のCuめっきの際に成膜を防止するため、厚膜レジストによるピラーの形成を行った。形成位置は図13(A)のように発光構造部を取り囲む升目の辺上、または、図14(A)のように辺の交差点位置とした。なおピラー形成位置の接続層はエッチングにより予め除去した。
次いで、硫酸銅系の電解液を用いてCuを80μm電気めっきし、サポート体を形成した。液温は25〜30℃の範囲で、成膜速度は25μm/hrであった。次いで、ピラー部ならびに分離溝に埋め込んだレジストを薬液洗浄により除去し、サポート体の上下に貫通する溝・孔を形成した。なお、図13(A)に示す貫通溝は、幅70μm、長さ900μmとして四辺に形成した。図14(A)に示す貫通孔は四角柱状としその辺の長さは410μmとした。
リフトオフ後の発光構造部を光学顕微鏡によって観察したところ、比較例3では調査個数1900個のうち、コーナーから中央部に大きく伸展するX型のクラックが発生したものは38個(発生率は2.0%)であったが、発光構造部の中央領域に点状のクラックが発生した試料が1045個あり、発生率は55.0%であった。また、エッチング完了までの時間は3.5時間であった。また、比較例4では調査個数2038個のうち、コーナーから中央部に大きく伸展するX型のクラックが発生したものは108個(発生率は5.3%)であったが、発光構造部の中央領域に点状のクラックが発生した試料が978個あり、発生率は48.0%であった。またエッチング完了までの時間は4.5時間であった。
本発明によれば、発光構造部の中央領域に少なくともリフトオフ層が露出するまで貫通する第1貫通孔を形成し、この第1貫通孔からエッチング液を供給するようにしたため、発光構造部に生じるクラックを抑制した高品質のIII族窒化物半導体縦型構造LEDチップをより効率的に製造することが可能となった。
100 III族窒化物半導体縦型構造LEDチップ
101 成長用基板
102 リフトオフ層
103 第1伝導型のIII族窒化物半導体層
104 発光層
105 第2伝導型のIII族窒化物半導体層
106 発光構造積層体
107 発光構造部
108 第1貫通孔
109 下部電極を有する導電性サポート体
109A 切断後の導電性サポート体
110 第2貫通孔
111 上部電極
111A パッド電極

Claims (9)

  1. 成長用基板の上にリフトオフ層を介して、第1伝導型のIII族窒化物半導体層、発光層および前記第1伝導型とは異なる第2伝導型のIII族窒化物半導体層を順次積層して発光構造積層体を形成する第1工程と、
    前記成長用基板の一部が露出するよう、前記発光構造積層体の一部を除去することで、独立した複数個の発光構造部を形成する第2工程と、
    下部電極を有し、前記複数個の発光構造部を一体支持する導電性サポート体を形成する第3工程と、
    ケミカルリフトオフ法を用いて、前記リフトオフ層を除去することで、前記成長用基板を前記複数個の発光構造部から剥離する第4工程と、
    前記発光構造部間で前記導電性サポート体を分離することにより、各々が導電性サポート体に支持された前記発光構造部を有する複数個のLEDチップに個片化する第5工程と、を有し、
    前記第4工程より前に、前記発光構造部の中央領域に、少なくとも前記リフトオフ層が露出するまで貫通する第1貫通孔を形成し、前記第4工程で該第1貫通孔からエッチング液を供給することを特徴とするIII族窒化物半導体縦型構造LEDチップの製造方法。
  2. 前記第3工程において、前記導電性サポート体における前記発光構造部の中央領域に位置する部分に、該導電性サポート体を貫通して前記発光構造部の貫通孔と連通する第2貫通孔を設ける請求項1に記載のIII族窒化物半導体縦型構造LEDチップの製造方法。
  3. 前記第2工程において、前記発光構造部の横断面の形状を、コーナーに丸みを有する形状とする請求項1または2に記載のIII族窒化物半導体縦型構造LEDチップの製造方法。
  4. 前記第2工程において、前記発光構造部の横断面の形状を、コーナーに丸みを有する4角形状とする請求項3に記載のIII族窒化物半導体縦型構造LEDチップの製造方法。
  5. 前記発光構造部のコーナーの曲率半径をR、前記発光構造部がコーナーに丸みを有しない場合の前記4角形状の一辺の長さをLとして、R/Lが0.1〜0.5の範囲内である請求項4に記載のIII族窒化物半導体縦型構造LEDチップの製造方法。
  6. 前記第1貫通孔および/または第2貫通孔の直径が、20μm以上である請求項1〜5のいずれか1項に記載のIII族窒化物半導体縦型構造LEDチップの製造方法。
  7. 前記第3工程は、接合法、湿式成膜法、乾式成膜法のいずれかを用いて行われる請求項1〜6のいずれか1項に記載のIII族窒化物半導体縦型構造LEDチップの製造方法。
  8. 請求項1〜7のいずれか1項に記載の方法により製造された縦型構造LEDチップであって、前記発光構造部の中央領域に第1貫通孔を有することを特徴とするIII族窒化物半導体縦型構造LEDチップ。
  9. 下部電極を有する導電性サポート体と、該導電性サポート体上に設けられた第2伝導型III族窒化物半導体層、該第2伝導型III族窒化物半導体層の上に設けられた発光層、および、該発光層の上に設けられた前記第2伝導型とは異なる伝導型の第1伝導型III族窒化物半導体層を有する発光構造部と、該発光構造部上に設けられた上部電極と、を有し、
    前記発光構造部の中央領域に、前記発光構造部および前記サポート部を貫通する貫通孔を有することを特徴とするIII族窒化物半導体縦型構造LEDチップ。
JP2013513828A 2011-05-12 2011-05-12 Iii族窒化物半導体縦型構造ledチップおよびその製造方法 Active JP5723442B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2011/002657 WO2012153370A1 (ja) 2011-05-12 2011-05-12 Iii族窒化物半導体縦型構造ledチップおよびその製造方法

Publications (2)

Publication Number Publication Date
JPWO2012153370A1 JPWO2012153370A1 (ja) 2014-07-28
JP5723442B2 true JP5723442B2 (ja) 2015-05-27

Family

ID=47138873

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013513828A Active JP5723442B2 (ja) 2011-05-12 2011-05-12 Iii族窒化物半導体縦型構造ledチップおよびその製造方法

Country Status (5)

Country Link
US (1) US9502603B2 (ja)
JP (1) JP5723442B2 (ja)
KR (1) KR20140041527A (ja)
CN (1) CN103814447B (ja)
WO (1) WO2012153370A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5774712B2 (ja) * 2011-09-28 2015-09-09 ビービーエスエイ リミテッドBBSA Limited 半導体素子およびその製造方法
EP2912685B1 (en) * 2012-10-26 2020-04-08 RFHIC Corporation Semiconductor devices with improved reliability and operating life and methods of manufacturing the same
CN104900766B (zh) * 2014-03-07 2018-03-27 晶能光电(常州)有限公司 一种高压led芯片的制备方法
CN105280759B (zh) * 2014-07-25 2018-12-14 晶能光电(常州)有限公司 一种晶圆级薄膜倒装led芯片的制备方法
CN104851945B (zh) * 2015-04-17 2017-06-09 西安神光皓瑞光电科技有限公司 一种垂直结构led芯片制备方法
US10551165B2 (en) * 2015-05-01 2020-02-04 Adarza Biosystems, Inc. Methods and devices for the high-volume production of silicon chips with uniform anti-reflective coatings
KR102410788B1 (ko) 2015-06-30 2022-06-21 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광 소자
KR102603867B1 (ko) * 2016-08-01 2023-11-21 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
TWI632675B (zh) * 2017-07-10 2018-08-11 錼創科技股份有限公司 顯示面板
TWI641128B (zh) * 2017-07-10 2018-11-11 英屬開曼群島商錼創科技股份有限公司 顯示裝置
JP6431631B1 (ja) * 2018-02-28 2018-11-28 株式会社フィルネックス 半導体素子の製造方法
CN108470720B (zh) * 2018-03-23 2020-07-28 广东省半导体产业技术研究院 利用湿法腐蚀剥离衬底的方法
US11152533B1 (en) * 2018-09-21 2021-10-19 Facebook Technologies, Llc Etchant-accessible carrier substrate for display manufacture
JP2022013255A (ja) * 2020-07-03 2022-01-18 信越半導体株式会社 接合型半導体ウェーハの製造方法及び接合型半導体素子の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008078275A (ja) * 2006-09-20 2008-04-03 Tohoku Univ 化合物半導体素子の製造方法
JP2010093186A (ja) * 2008-10-10 2010-04-22 Showa Denko Kk 窒化ガリウム系化合物半導体発光素子の製造方法、窒化ガリウム系化合物半導体素子の積層構造及び窒化ガリウム系化合物半導体発光素子、並びにランプ
JP2010147166A (ja) * 2008-12-17 2010-07-01 Stanley Electric Co Ltd 半導体素子の製造方法
JP2010147164A (ja) * 2008-12-17 2010-07-01 Stanley Electric Co Ltd 半導体素子の製造方法
JP2010287681A (ja) * 2009-06-10 2010-12-24 Toyoda Gosei Co Ltd Iii族窒化物半導体発光素子の製造方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5116869A (en) 1974-08-02 1976-02-10 Hitachi Ltd Handotaisochino seizoho
JPH02240975A (ja) 1989-03-14 1990-09-25 Toshiba Corp 化合物半導体発光装置及びその製造方法
JPH08293476A (ja) 1995-04-21 1996-11-05 Hitachi Ltd 半導体集積回路装置の製造方法および半導体ウエハならびにフォトマスク
JP4437337B2 (ja) 1999-06-08 2010-03-24 住友精密工業株式会社 半導体デバイスの製造方法
JP3893874B2 (ja) 1999-12-21 2007-03-14 日亜化学工業株式会社 窒化物半導体発光素子の製造方法
JP2002076435A (ja) 2000-09-05 2002-03-15 Mitsubishi Cable Ind Ltd 半導体発光素子
US20030189215A1 (en) * 2002-04-09 2003-10-09 Jong-Lam Lee Method of fabricating vertical structure leds
JP2005252222A (ja) 2004-02-03 2005-09-15 Matsushita Electric Ind Co Ltd 半導体発光装置、照明モジュール、照明装置、表示素子、および半導体発光装置の製造方法
US6924210B1 (en) 2004-03-06 2005-08-02 International Business Machines Corporation Chip dicing
JP2006030329A (ja) 2004-07-13 2006-02-02 Ricoh Co Ltd 電子写真感光体およびその製造方法
JP2006086300A (ja) * 2004-09-15 2006-03-30 Sanken Electric Co Ltd 保護素子を有する半導体発光装置及びその製造方法
JP2006086469A (ja) 2004-09-17 2006-03-30 Matsushita Electric Ind Co Ltd 半導体発光装置、照明モジュール、照明装置及び半導体発光装置の製造方法
US7211500B2 (en) 2004-09-27 2007-05-01 United Microelectronics Corp. Pre-process before cutting a wafer and method of cutting a wafer
JP2006228855A (ja) 2005-02-16 2006-08-31 Rohm Co Ltd 半導体発光素子およびその製法
JP4817673B2 (ja) 2005-02-25 2011-11-16 三洋電機株式会社 窒化物系半導体素子の作製方法
US20080261378A1 (en) 2005-04-04 2008-10-23 Tohoku Techno Arch Co., Ltd. Method for Growth of Gan Single Crystal, Method for Preparation of Gan Substrate, Process for Producing Gan-Based Element, and Gan-Based Element
KR100638732B1 (ko) 2005-04-15 2006-10-30 삼성전기주식회사 수직구조 질화물 반도체 발광소자의 제조방법
JP5270088B2 (ja) 2005-12-15 2013-08-21 エルジー エレクトロニクス インコーポレイティド 垂直型発光素子及びその製造方法
US7439548B2 (en) * 2006-08-11 2008-10-21 Bridgelux, Inc Surface mountable chip
JP4765916B2 (ja) * 2006-12-04 2011-09-07 サンケン電気株式会社 半導体発光素子
US7648891B2 (en) 2006-12-22 2010-01-19 International Business Machines Corporation Semiconductor chip shape alteration
KR20090028931A (ko) 2007-09-17 2009-03-20 삼성전기주식회사 반도체 발광소자
JP2009099681A (ja) 2007-10-15 2009-05-07 Shinko Electric Ind Co Ltd 基板の個片化方法
US8211781B2 (en) * 2008-11-10 2012-07-03 Stanley Electric Co., Ltd. Semiconductor manufacturing method
JP2011029612A (ja) 2009-06-24 2011-02-10 Toyoda Gosei Co Ltd Iii族窒化物半導体発光素子
JP5466479B2 (ja) * 2009-10-27 2014-04-09 スタンレー電気株式会社 半導体素子の製造方法
JP5287665B2 (ja) * 2009-10-30 2013-09-11 豊田合成株式会社 半導体発光素子の製造方法
JP5281545B2 (ja) * 2009-11-04 2013-09-04 スタンレー電気株式会社 半導体発光素子の製造方法
KR20120094483A (ko) * 2009-11-05 2012-08-24 도와 일렉트로닉스 가부시키가이샤 Ⅲ족 질화물 반도체 세로형 구조 led 칩 및 그 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008078275A (ja) * 2006-09-20 2008-04-03 Tohoku Univ 化合物半導体素子の製造方法
JP2010093186A (ja) * 2008-10-10 2010-04-22 Showa Denko Kk 窒化ガリウム系化合物半導体発光素子の製造方法、窒化ガリウム系化合物半導体素子の積層構造及び窒化ガリウム系化合物半導体発光素子、並びにランプ
JP2010147166A (ja) * 2008-12-17 2010-07-01 Stanley Electric Co Ltd 半導体素子の製造方法
JP2010147164A (ja) * 2008-12-17 2010-07-01 Stanley Electric Co Ltd 半導体素子の製造方法
JP2010287681A (ja) * 2009-06-10 2010-12-24 Toyoda Gosei Co Ltd Iii族窒化物半導体発光素子の製造方法

Also Published As

Publication number Publication date
US9502603B2 (en) 2016-11-22
CN103814447A (zh) 2014-05-21
CN103814447B (zh) 2016-04-20
WO2012153370A1 (ja) 2012-11-15
US20140319557A1 (en) 2014-10-30
KR20140041527A (ko) 2014-04-04
JPWO2012153370A1 (ja) 2014-07-28

Similar Documents

Publication Publication Date Title
JP5723442B2 (ja) Iii族窒化物半導体縦型構造ledチップおよびその製造方法
JP5690738B2 (ja) Iii族窒化物半導体縦型構造ledチップの製造方法
TWI389334B (zh) 製造及分離半導體裝置之方法
JP5881689B2 (ja) 発光素子チップ及びその製造方法
TW200913320A (en) Light emitting diodes and fabrication methods thereof
US8921227B2 (en) Semiconductor device assembly and semiconductor device and method of manufacturing the same
JP6059238B2 (ja) Iii族窒化物半導体素子およびその製造方法
JP5774712B2 (ja) 半導体素子およびその製造方法
US9048381B1 (en) Method for fabricating light-emitting diode device
JP2013058707A (ja) 半導体発光素子の製造方法
JP5934720B2 (ja) Iii族窒化物半導体素子およびその製造方法
JP2009283762A (ja) 窒化物系化合物半導体ledの製造方法
JP2010161198A (ja) 半導体発光素子、半導体発光素子用ウェハ、半導体発光素子の製造方法、及び半導体発光素子用ウェハの製造方法
JP5763858B2 (ja) Iii族窒化物半導体縦型構造ledチップの製造方法
JP5723431B2 (ja) Iii族窒化物半導体縦型構造ledチップ
US10937927B2 (en) Group III nitride light-emitting element and method for producing the light-emitting element
JP5936696B2 (ja) Iii族窒化物半導体素子およびその製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20140626

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150303

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150327

R150 Certificate of patent or registration of utility model

Ref document number: 5723442

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250