JP2010161198A - 半導体発光素子、半導体発光素子用ウェハ、半導体発光素子の製造方法、及び半導体発光素子用ウェハの製造方法 - Google Patents
半導体発光素子、半導体発光素子用ウェハ、半導体発光素子の製造方法、及び半導体発光素子用ウェハの製造方法 Download PDFInfo
- Publication number
- JP2010161198A JP2010161198A JP2009002358A JP2009002358A JP2010161198A JP 2010161198 A JP2010161198 A JP 2010161198A JP 2009002358 A JP2009002358 A JP 2009002358A JP 2009002358 A JP2009002358 A JP 2009002358A JP 2010161198 A JP2010161198 A JP 2010161198A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- metal bonding
- semiconductor light
- light emitting
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】半導体発光素子の歩留まりの向上が図れる半導体発光素子、半導体発光素子用ウェハ、半導体発光素子の製造方法、及び半導体発光素子用ウェハの製造方法を提供する。
【解決手段】クラッド層4、6及び発光層5を有し、第一主表面側に光取出し部19を有する化合物半導体層14と、化合物半導体層14の第二主表面側に設けられる金属接合層11を含む金属層と、金属接合層11を介して接合される支持基板10とを有する半導体発光素子用ウェハにおいて、化合物半導体層14と支持基板10との間に、前記金属層の一部が除去されて形成される切削用領域Aを有する。
【選択図】図1
【解決手段】クラッド層4、6及び発光層5を有し、第一主表面側に光取出し部19を有する化合物半導体層14と、化合物半導体層14の第二主表面側に設けられる金属接合層11を含む金属層と、金属接合層11を介して接合される支持基板10とを有する半導体発光素子用ウェハにおいて、化合物半導体層14と支持基板10との間に、前記金属層の一部が除去されて形成される切削用領域Aを有する。
【選択図】図1
Description
本発明は、金属光反射面を有する半導体発光素子、半導体発光素子用ウェハ、半導体発光素子の製造方法、及び半導体発光素子用ウェハの製造方法に関する。
従来、半導体発光素子である発光ダイオード(以下、LEDと略す)は、近年、GaN系やAlGaInP系の高品質結晶をMOVPE法で成長出来る様になったことから、青色、緑色、橙色、黄色、赤色の高輝度LEDが製作出来る様になった。そして、LEDの高輝度化に伴いその用途は、自動車のブレーキランプや液晶ディスプレイのバックライト等へ広がり、その需要は年々増加している。
現在、MOVPE法によって高品質の結晶が成長可能となってから、発光素子の内部効率は理論値、限界値に近づきつつある。しかし、発光素子からの光取り出し効率はまだまだ低く、光取り出し効率を向上することが重要となっている。例えば、高輝度赤色LEDはAlGaInP系の材料で形成され、導電性のGaAs基板上に格子整合する組成のAlGaInP系の材料から成るn型AlGaInP層とp型AlGaInP層とそれらに挟まれたAlGaInP又はGaInPから成る発光層(活性層)を有するダブルヘテロ構造と成っている。
しかしながら、GaAs基板のバンドギャップは発光層のバンドギャップよりも狭い為に、発光層からGaAs基板側への光の多くがGaAs基板に吸収され、光の取り出し効率が著しく低下している。これを防止するために、発光層とGaAs基板の間に、屈折率の異なる半導体層から成る多層反射膜構造を形成することによってGaAs基板での光の吸収を低減し、取り出し効率を向上させる方法がある。しかし、この方法では、多層反射膜構造への限定された入射角を持つ光しか反射できず、光の取り出し効率を十分に高めることができない。
しかしながら、GaAs基板のバンドギャップは発光層のバンドギャップよりも狭い為に、発光層からGaAs基板側への光の多くがGaAs基板に吸収され、光の取り出し効率が著しく低下している。これを防止するために、発光層とGaAs基板の間に、屈折率の異なる半導体層から成る多層反射膜構造を形成することによってGaAs基板での光の吸収を低減し、取り出し効率を向上させる方法がある。しかし、この方法では、多層反射膜構造への限定された入射角を持つ光しか反射できず、光の取り出し効率を十分に高めることができない。
そこで、AlGaInP系の材料から成るダブルヘテロ構造を反射率の高い金属膜を介して、GaAs基板よりも熱伝導率の良いSi支持基板に貼り付け、その後、成長用に用いたGaAs基板を除去する方法が考案されている(例えば、特許文献1参照)。この方法を用いた場合には、反射膜として金属膜を用いている為、金属膜への光の入射角を選ばずに高い反射が可能となる。
ところで、貼り替えに使用されるSiなどの支持基板材は、実装時のLED素子の厚みを考慮して、貼り替え工程当初から200μm前後の薄い支持基板材が用いられている。しかしながら、上述した金属反射層を備えたLEDウェハは、ダイシング工程時にウェハの裏面に裏面チッピングと呼ばれる基板の欠けや割れが発生し、LED素子の歩留まり低下を招いている。
この裏面チッピングは、ダイシング加工による切断対象であるLEDウェハにはAuなどの柔らかい金属材料が含まれることにより、切削に用いるダイヤモンドブレードのダイ
ヤモンド砥粒が目詰まりを起こしてしまうことが大きな原因である。Auなどの難削材を含む箇所は、発光層を有する化合物半導体層と支持基板とを接合している金属接合層、金属反射層、支持基板側の裏面電極である。また、裏面チッピングの他の要因として、切削対象である支持基板が200μm前後と薄く、ダイヤモンドブレードの自生発刃が起きにくいことも挙げられる。
ヤモンド砥粒が目詰まりを起こしてしまうことが大きな原因である。Auなどの難削材を含む箇所は、発光層を有する化合物半導体層と支持基板とを接合している金属接合層、金属反射層、支持基板側の裏面電極である。また、裏面チッピングの他の要因として、切削対象である支持基板が200μm前後と薄く、ダイヤモンドブレードの自生発刃が起きにくいことも挙げられる。
また、従来、Auなどの難削材を含むLEDウェハに対して、裏面チッピングが生じ難いように、まずウェハの厚さの約半分までハーフカットしてからフルカットするという、2ステップカット方式のダイシング加工も行われているが、2ステップカット方式では生産性が悪いという問題があった。
このLEDウェハの裏面チッピングは、金属層・金属膜を介して基板の貼り替えを行ったLEDウェハ・LED素子に特有の問題であり、LED素子作製の歩留まりや信頼性の低下などが問題となっている。
このLEDウェハの裏面チッピングは、金属層・金属膜を介して基板の貼り替えを行ったLEDウェハ・LED素子に特有の問題であり、LED素子作製の歩留まりや信頼性の低下などが問題となっている。
本発明は、上記課題を解決し、半導体発光素子の歩留まりの向上が図れる半導体発光素子、半導体発光素子用ウェハ、半導体発光素子の製造方法、及び半導体発光素子用ウェハの製造方法を提供することにある。
上記課題を解決するために、本発明は次のように構成されている。
本発明の第1の態様は、クラッド層及び発光層を有し、第一主表面側に光取出し部を有する化合物半導体層と、前記化合物半導体層の第二主表面側に設けられる金属接合層を含む金属層と、前記金属接合層を介して接合される支持基板とを有する半導体発光素子において、前記半導体発光素子の側面は、前記金属層の少なくとも一部が他の層よりも凹んで形成される凹部を有する半導体発光素子である。
本発明の第2の態様は、第1の態様の半導体発光素子において、前記凹部は、前記金属接合層の外周に沿って形成されていることを特徴とする。
本発明の第3の態様は、第1又は第2の態様の半導体発光素子において、前記金属接合層は、前記発光層側に設けられる第一金属接合層と、前記支持基板側に設けられる第二金属接合層とを有し、前記第一金属接合層の側面に前記凹部が形成されていることを特徴とする。
本発明の第4の態様は、クラッド層及び発光層を有し、第一主表面側に光取出し部を有する化合物半導体層と、前記化合物半導体層の第二主表面側に設けられる金属接合層を含む金属層と、前記金属接合層を介して接合される支持基板とを有する半導体発光素子用ウェハにおいて、前記化合物半導体層と前記支持基板との間に、前記金属層の一部が除去されて形成される切削用領域を有する半導体発光素子用ウェハである。
本発明の第5の態様は、第4の態様の半導体発光素子ウェハにおいて、前記切削用領域は格子状に形成されていることを特徴とする。
本発明の第6の態様は、第4又は第5の態様の半導体発光素子用ウェハにおいて、前記金属接合層は、前記発光層側に設けられる第一金属接合層と、前記支持基板側に設けられる第二金属接合層とを有し、前記第一金属接合層の一部が除去されて前記切削用領域が形成されていることを特徴とする。
本発明の第7の態様は、第4〜第6のいずれかの態様に記載の半導体発光素子用ウェハ
にダイシング加工を施して個々の素子に分離する半導体発光素子の製造方法において、前記ダイシング加工は前記半導体発光素子用ウェハに形成された前記切削用領域に沿って切削する半導体発光素子の製造方法である。
にダイシング加工を施して個々の素子に分離する半導体発光素子の製造方法において、前記ダイシング加工は前記半導体発光素子用ウェハに形成された前記切削用領域に沿って切削する半導体発光素子の製造方法である。
本発明の第8の態様は、出発基板上に、クラッド層及び発光層を有する化合物半導体層を成長させる工程と、前記化合物半導体層の前記出発基板側とは反対側の面に第一金属接合層を形成する工程と、支持基板上に第二金属接合層を形成する工程と、前記第一金属接合層及び/又は前記第二金属接合層の一部を除去し切削用領域を形成する工程と、前記第一金属接合層と前記第二金属接合層を重ね合わせ貼り合わせて半導体発光素子用ウェハを形成する工程と、を有する半導体発光素子用ウェハの製造方法である。
本発明によれば、半導体発光素子の歩留まりや特性の向上が図れる。
以下に、本発明に係る半導体発光素子用ウェハ及びその製造方法、並びに半導体発光素子及びその製造方法の実施形態を説明する。
図1は、本実施形態の半導体発光素子用ウェハの模式的な断面構造を示す断面図である。
本実施形態の半導体発光素子用ウェハは、発光層を含むエピタキシャル層を成長させたGaAsなどの出発基板(成長用基板)から、エピタキシャル層をSiなどの支持基板へと張り替えを行った半導体発光素子用ウェハである。
この半導体発光素子用ウェハは、図1に示すように、クラッド層4、6に挟まれた発光層5を有し、第一主表面を光取出し面(光取出し部)19とする化合物半導体層14と、化合物半導体層14の第二主表面側に設けられた金属光反射層9と、金属光反射層9の第二主表面側に設けられた金属接合層11と、金属接合層11によって化合物半導体層14に結合された支持基板10と、化合物半導体層14の第一主表面側に設けられた第一電極12と、支持基板10の第二主表面側に設けられた第二電極13とを備えている。
本実施形態の半導体発光素子用ウェハは、発光層を含むエピタキシャル層を成長させたGaAsなどの出発基板(成長用基板)から、エピタキシャル層をSiなどの支持基板へと張り替えを行った半導体発光素子用ウェハである。
この半導体発光素子用ウェハは、図1に示すように、クラッド層4、6に挟まれた発光層5を有し、第一主表面を光取出し面(光取出し部)19とする化合物半導体層14と、化合物半導体層14の第二主表面側に設けられた金属光反射層9と、金属光反射層9の第二主表面側に設けられた金属接合層11と、金属接合層11によって化合物半導体層14に結合された支持基板10と、化合物半導体層14の第一主表面側に設けられた第一電極12と、支持基板10の第二主表面側に設けられた第二電極13とを備えている。
化合物半導体層14は、n型コンタクト層3と、n型クラッド層4と、発光層(活性層)5と、p型クラッド層6と、p型コンタクト層7とを有する。n型コンタクト層3は、その上に所定の周期で、例えば島状にパターン形成された第一電極12をマスクとしてエッチングされており、このエッチングによって露出したn型クラッド層4の表面が光取出し面19となっている。なお、化合物半導体層14は、上記構造に限らず、上記エピタキシャル層3〜7を他のエピタキシャル層に変更したり、上記エピタキシャル層3〜7に更に他のエピタキシャル層を追加したりしても勿論よく、また、p型層、n型層を全て逆にしてもよい。
本実施形態では、p型コンタクト層7と金属光反射層9との間に、界面電極8が設けられている。界面電極8は、例えば、SiO2膜などの誘電体膜15の開口部に金属膜を真空蒸着等によって形成したものであって、第一電極12から発光層5へと電流が広範囲に拡散して流れるようにするものである。
支持基板10には、Si基板またはGe基板を用いるのが好ましい。
支持基板10には、Si基板またはGe基板を用いるのが好ましい。
本実施形態では、金属接合層11は、化合物半導体層14側の第一金属接合層11aと、支持基板10側の第二金属接合層11bとからなる。また、金属光反射層9と第一金属接合層11aとの間には、金属光反射層9の合金化を防止するための合金化バリア層16が形成され、また、支持基板10と第二金属接合層11bとの間には、支持基板10のSi等の拡散を防止するための拡散防止バリア層18が設けられている。
本実施形態では、金属光反射層9と、第一金属接合層11aと、合金化バリア層16と、第二金属接合層11bと、拡散防止バリア層18とによって、発光層5からの光の反射および支持基板10との接合(貼り合わせ)を行うための金属層が構成されている。この金属層の一部に後述する切削用領域Aが形成される。
本実施形態では、金属光反射層9と、第一金属接合層11aと、合金化バリア層16と、第二金属接合層11bと、拡散防止バリア層18とによって、発光層5からの光の反射および支持基板10との接合(貼り合わせ)を行うための金属層が構成されている。この金属層の一部に後述する切削用領域Aが形成される。
第一金属接合層11a及び第二金属接合層11bの材料には、接合性などの観点から、金または金を主成分として含む合金を用いるのが好ましい。第一金属接合層11aと第二金属接合層11bとは重ね合わせられ、熱圧着などにより、第一金属接合層11aと第二金属接合層11bとが一体的に接合される。
上記図1に示す半導体発光素子用ウェハに対して、切断位置・切断線Cで切断するダイシング加工などの素子化プロセスを施すことにより、図2に示す半導体発光素子が得られる。
半導体発光素子用ウェハの金属接合層11には、ダイシング加工により切削される切削領域、即ちウェハの切断位置・切断線Cとなるダイシングストリー卜に沿った領域・部分に、第一金属接合層11aが形成されていない切削用領域(非形成領域)Aが形成されている。
ここで、ダイシング加工により切削される切削領域とは、ダイシングの際の切りしろを指し、ダイシング用のブレードの厚さに加え、切削時のブレードのぶれ、ウェハの機械的な損傷等を考慮した切削のための領域である。切削用領域Aは、この切削領域を包含する範囲に形成するのが好ましい。
半導体発光素子用ウェハの金属接合層11には、ダイシング加工により切削される切削領域、即ちウェハの切断位置・切断線Cとなるダイシングストリー卜に沿った領域・部分に、第一金属接合層11aが形成されていない切削用領域(非形成領域)Aが形成されている。
ここで、ダイシング加工により切削される切削領域とは、ダイシングの際の切りしろを指し、ダイシング用のブレードの厚さに加え、切削時のブレードのぶれ、ウェハの機械的な損傷等を考慮した切削のための領域である。切削用領域Aは、この切削領域を包含する範囲に形成するのが好ましい。
なお、図1のように、切削用領域Aを第一金属接合層11aに形成するのでなく、第二金属接合層11bに形成しても、或いは第一金属接合層11aと第二金属接合層11bの両方に切削用領域Aを形成してもよい。即ち、切削領域に相当する金属接合層11(第一金属接合層11a及び第二金属接合層11b)の層厚方向の少なくとも一部において、金属接合層11が形成されていない領域である切削用領域Aを有する。
或いは、切削領域に相当する金属接合層11(第一金属接合層11a及び第二金属接合層11b)の層厚方向に垂直な幅方向(面方向)の少なくとも一部において、金属接合層11が形成されていない領域である切削用領域Aを有していてもよい。
また、切削用領域Aを、金属接合層11だけではなく、金属光反射層9など、金属接合層11以外の金属層にも形成するようにしてもよい。
或いは、切削領域に相当する金属接合層11(第一金属接合層11a及び第二金属接合層11b)の層厚方向に垂直な幅方向(面方向)の少なくとも一部において、金属接合層11が形成されていない領域である切削用領域Aを有していてもよい。
また、切削用領域Aを、金属接合層11だけではなく、金属光反射層9など、金属接合層11以外の金属層にも形成するようにしてもよい。
このように、金属接合層11に切削用領域Aが形成されているので、ダイシング加工による切削領域にある金属接合層11の金属切削量、特に、難切削材料のAu量を無くすこと、若しくはほぼ半減させることができるため、ダイヤモンドブレード等によって切削する際の切削力を高く維持することが可能となり、ダイシング工程における裏面チッピングの発生を著しく低減することができる。
裏面チッピングの発生を低減できるため、半導体発光素子の歩留まりの向上が図れる。また、切削力を高く維持できるので、ダイシング加工を1ステップフルカット方式で行うことが可能となり、従来の2ステップカット方式に比べて、約2倍のスループットの向上を実現でき、半導体発光素子の生産性を高めることができる。
裏面チッピングの発生を低減できるため、半導体発光素子の歩留まりの向上が図れる。また、切削力を高く維持できるので、ダイシング加工を1ステップフルカット方式で行うことが可能となり、従来の2ステップカット方式に比べて、約2倍のスループットの向上を実現でき、半導体発光素子の生産性を高めることができる。
金属接合層11等の金属層に形成される切削用領域Aの面方向の幅を、ダイシング加工による切削領域の幅よりも広くすると、図2の半導体発光素子のように、金属層の側面には、金属層の少なくとも一部が他の層よりも凹んで形成される凹部Bを有することになる。
半導体発光素子の側面に形成される凹部Bは、半導体発光素子のモジュール工程において位置決めに用いることができる。また発光波長によっては、Au等から形成される金属光反射層(又は金属接合層)に光が入射した際、数%の光が反射されずに吸収されることがある。従って、金属光反射層の外周部を凹部とし、金属層を空気層に置き換えた構成とすれば、外周部では金属光反射層による光の吸収を防ぐことができる。
半導体発光素子の側面に形成される凹部Bは、半導体発光素子のモジュール工程において位置決めに用いることができる。また発光波長によっては、Au等から形成される金属光反射層(又は金属接合層)に光が入射した際、数%の光が反射されずに吸収されることがある。従って、金属光反射層の外周部を凹部とし、金属層を空気層に置き換えた構成とすれば、外周部では金属光反射層による光の吸収を防ぐことができる。
金属接合層11に切削用領域Aを作製する方法としては、第一金属接合層11aと第二金属接合層11bとを重ね合わせて一体的に接合する前に、予め第一金属接合層11aおよび第二金属接合層11bのうち、少なくともどちらか一方に、ウェットエッチングまたはドライエッチングによって部分的にエッチング処理し、切削用領域Aを形成する方法を採ることが出来る。
或いは、エッチング法を用いずに、第一金属接合層11aおよび第二金属接合層11bのうち、少なくともどちらか一方に、フォトリソグラフィによってレジストのパターニングをおこない、真空蒸着によって全面に金属層を形成した後、リフトオフ法によって金属接合層11a、11bを部分的に除去して、切削用領域Aを形成する方法を採ることが出来る。なお、切削用領域Aを第一金属接合層11a及び金属光反射層9に形成する場合には、このリフトオフ法を用いるのが好ましい。
或いは、エッチング法を用いずに、第一金属接合層11aおよび第二金属接合層11bのうち、少なくともどちらか一方に、フォトリソグラフィによってレジストのパターニングをおこない、真空蒸着によって全面に金属層を形成した後、リフトオフ法によって金属接合層11a、11bを部分的に除去して、切削用領域Aを形成する方法を採ることが出来る。なお、切削用領域Aを第一金属接合層11a及び金属光反射層9に形成する場合には、このリフトオフ法を用いるのが好ましい。
第二金属接合層11bに切削用領域Aを形成した場合、または第一金属接合層11aおよび第二金属接合層11bの両方に切削用領域Aを形成した場合には、金属接合層11a、11bを貼合せる際には、支持基板10側の第二金属接合層11bに形成した切削用領域Aによる格子状パターンの各格子の中心が、化合物半導体層14側の各発光素子領域の略中央に一致するようにアライメントをおこなう必要がある。
従って、化合物半導体層14側の第一金属接合層11aに切削用領域Aを形成し、支持基板10側の第二金属接合層11bには切削用領域Aを形成せずに、これらを貼合せるのが、貼合せ工程時におけるアライメントの精度が特に厳しく要求されないので、製造上、好ましい。
従って、化合物半導体層14側の第一金属接合層11aに切削用領域Aを形成し、支持基板10側の第二金属接合層11bには切削用領域Aを形成せずに、これらを貼合せるのが、貼合せ工程時におけるアライメントの精度が特に厳しく要求されないので、製造上、好ましい。
ダイシングによって素子化切断する切断幅を、例えば20μmとすると、少なくとも金属接合層11の一部に切削用領域Aを形成するために、ウェットエッチングまたはドライエッチングによって、或いはフォトリソグラフィのリフトオフ法によって除去する幅を、例えば25μm〜30μm程度とする。すなわち、ウェットエッチング等によって除去する幅は、ダイシングでの素子化切断幅よりも5μm〜10μm程度広いことが好ましい。
この理由は、ダイシングの素子化切断における切削加工位置の精度や切断幅の公差などを考慮しても、ダイシングでの素子化切断幅よりもウェットエッチング等によって除去する幅を5μm〜10μm程度広くすれば、確実にAu等の金属層が形成されていない領域を切断できるからである。ウェットエッチング等によって除去する幅を上記範囲よりも狭くすると、Au等の金属層をダイシング時に巻き込む可能性があり、裏面チッピングの原因となる。一方、ウェットエッチング等によって除去する幅を上記範囲よりも更に広くすると、ウェハ1枚から取得できる発光素子の取得数が減少してしまう。
この理由は、ダイシングの素子化切断における切削加工位置の精度や切断幅の公差などを考慮しても、ダイシングでの素子化切断幅よりもウェットエッチング等によって除去する幅を5μm〜10μm程度広くすれば、確実にAu等の金属層が形成されていない領域を切断できるからである。ウェットエッチング等によって除去する幅を上記範囲よりも狭くすると、Au等の金属層をダイシング時に巻き込む可能性があり、裏面チッピングの原因となる。一方、ウェットエッチング等によって除去する幅を上記範囲よりも更に広くすると、ウェハ1枚から取得できる発光素子の取得数が減少してしまう。
次に、本発明の実施例を説明する。
(実施例1)
図3、図4に本発明の実施例1に係る基板貼り替え型赤色LEDの製造方法の工程図を示す。
(実施例1)
図3、図4に本発明の実施例1に係る基板貼り替え型赤色LEDの製造方法の工程図を示す。
図3(a)に示すように、n型GaAs基板1上に、MOVPE法(有機金属気相成長法)を用いて、化合物半導体層14として、Seドープのn型(Al0.7Ga0.3)0.5In0.5Pエッチングストップ層(厚さ200nm)2、Seドープのn型GaAsコンタクト層(厚さ100nm)3、Seドープのn型(Al0.7Ga0.3)0.5I
n0.5Pクラッド層(厚さ1000nm)4、アンドープ(Al0.1Ga0.9)0.5In0.5P活性層(厚さ500nm)5、Mgドープのp型(Al0.7Ga0.3)0.
5In0.5Pクラッド層(厚さ500nm)6、Mgドープのp型GaPコンタクト層
(厚さ500nm)7を順次積層成長させた。こうしてn型GaAs基板1上に化合物半導体層14を成長させたLED用エピタキシャルウェハを作製した。
n0.5Pクラッド層(厚さ1000nm)4、アンドープ(Al0.1Ga0.9)0.5In0.5P活性層(厚さ500nm)5、Mgドープのp型(Al0.7Ga0.3)0.
5In0.5Pクラッド層(厚さ500nm)6、Mgドープのp型GaPコンタクト層
(厚さ500nm)7を順次積層成長させた。こうしてn型GaAs基板1上に化合物半導体層14を成長させたLED用エピタキシャルウェハを作製した。
次に、図3(b)に示すように、このLED用エピタキシャルウェハをMOVPE装置から搬出した後、p型GaPコンタクト層7の表面にプラズマCVD装置で誘電体膜としてSiO2膜15をおよそ110nm成膜した。
更に図3(c)に示すように、レジストやマスクアライナなどの一般的なフォトリソグラフィ装置、技術を使用すると共に、純水で希釈したフッ酸エッチング液を用いてSiO2膜15に開口部を形成し、その開口部には真空蒸着法によって界面電極8を形成した。界面電極8の材料には、AuZn合金(金・亜鉛合金、Au:95wt%/Zn:5wt%)を用いており、膜厚はおよそ110nmである。
また、作製されるLED素子の上面図である図5に示すように、界面電極8は、後に形成される表面電極12直下以外の領域に配置される様に適宜設計されている。配置法則は次の通りである。
界面電極8は独立した複数の部分に分かれているのではなく、単一の形状をしている。この実施例1では、界面電極8は、図5に示すように形状をしている。即ち、表面電極12は、素子中央部に位置する円形部12aと、この円形部12aから四方に放射状に伸び且つ一部が枝分かれした細線部12bとを有する。界面電極8は、表面電極12を取り囲むように、細線部12bに沿って且つ素子上方から見たときに細線部12bの側方に位置するように櫛型状に配置されている。櫛型状の界面電極8と表面電極12の細線部12bとの距離は概ね一定の距離間隔に保たれて配置されている。実施例1では、界面電極8の線幅は5μmに設定した。
更に図3(c)に示すように、レジストやマスクアライナなどの一般的なフォトリソグラフィ装置、技術を使用すると共に、純水で希釈したフッ酸エッチング液を用いてSiO2膜15に開口部を形成し、その開口部には真空蒸着法によって界面電極8を形成した。界面電極8の材料には、AuZn合金(金・亜鉛合金、Au:95wt%/Zn:5wt%)を用いており、膜厚はおよそ110nmである。
また、作製されるLED素子の上面図である図5に示すように、界面電極8は、後に形成される表面電極12直下以外の領域に配置される様に適宜設計されている。配置法則は次の通りである。
界面電極8は独立した複数の部分に分かれているのではなく、単一の形状をしている。この実施例1では、界面電極8は、図5に示すように形状をしている。即ち、表面電極12は、素子中央部に位置する円形部12aと、この円形部12aから四方に放射状に伸び且つ一部が枝分かれした細線部12bとを有する。界面電極8は、表面電極12を取り囲むように、細線部12bに沿って且つ素子上方から見たときに細線部12bの側方に位置するように櫛型状に配置されている。櫛型状の界面電極8と表面電極12の細線部12bとの距離は概ね一定の距離間隔に保たれて配置されている。実施例1では、界面電極8の線幅は5μmに設定した。
次に、図3(d)に示すように、上記界面電極付きエピタキシャルウェハ上に、真空蒸着法にて金属光反射層9としてAl(アルミニウム)を400nm形成した。また更にその上に合金化バリア層16としてPt(白金)を50nm、第一金属接合層11aとしてAu(金)を500nmを順次形成した。
第一金属接合層11aの蒸着形成後、フォトリソグラフィによって第一金属接合層11a上に280μm角サイズのレジストマスクが320μm周期で縦横に規則配列したパターニングをおこなった。その後、Auエッチング液、例えば関東化学株式会社製のAURUMシリーズのAuエッチング液を用いて、第一金属接合層11aであるAu層の選択的エッチングをおこなった。エッチング後にはレジスト膜を除去するためにアッシング装置にて酸素プラズマによるレジストの灰化処理をおこない、図3(e)に示すような第一金属接合層11aがパターニングされたウェハを作製した。尚この時、パターニングされた第一金属接合層11aの280μm角の中心位置は、前述した界面電極8の各パターンの中心位置とほぼ一致するようにパターニングされている。Aは第一金属接合層11aが形
成されていない切削用領域、Cは、後のダイシング加工によって切断される切断位置・切断線である。
成されていない切削用領域、Cは、後のダイシング加工によって切断される切断位置・切断線である。
一方、図3(f)に示すように、支持基板として用意した導電性p型Si基板10の表面に、Ti(チタン)、Au(金)を、それぞれ50nm、500nmの膜厚で順次形成した。Ti層がSiとのオーミックコンタクトを兼ねる拡散防止バリア層18、Au層が第二金属接合層11bとなる。
この時のSi基板10の面方位に関しては特に限定はない。Si基板10の面方位が作製されるLED素子の特性を左右するものではない。しかし、Si基板10に対する電極の良好なオーミック性を得るために、抵抗率は0.01Ω・cm以下のものを使用するの
が好ましい。ここでは、Si基板10には、抵抗率0.005Ω・cmのものを用いた。
この時のSi基板10の面方位に関しては特に限定はない。Si基板10の面方位が作製されるLED素子の特性を左右するものではない。しかし、Si基板10に対する電極の良好なオーミック性を得るために、抵抗率は0.01Ω・cm以下のものを使用するの
が好ましい。ここでは、Si基板10には、抵抗率0.005Ω・cmのものを用いた。
次に、図4(g)に示すように、上記の様にして作製したエピタキシャルウェハの第一金属接合層11aとSi基板10表面の第二金属接合層11bとを重ね合わせ、熱圧着法により接合して貼り合わせた。貼合せは、圧力0.01Torr(約1.33Pa)雰囲気で、ウェハに圧力を15Kgf/cm2を負荷した状態で温度350℃に加熱し、その状態で30分間加熱保持することによって貼合せウェハを得た。
次に、図4(h)に示すように、Si基板10に貼合せたエピタキシャルウェハの出発基板材であるGaAs基板1をアンモニア水と過酸化水素水との混合エッチャントを用いてウェットエッチングにより除去し、n型(Al0.7Ga0.3)0.5In0.5Pエッチングストップ層2を露出させた。次いで、当該エッチングストップ層2を塩酸を用いてウェットエッチングにて除去し、n型GaAsコンタクト層3を露出させた。
次に、図4(i)に示すように、露出したGaAsコンタクト層3表面にレジスト塗布装置やマスクアライナー、現像装置などを用い前述した形状の表面電極12のパターニングをおこない、更に真空蒸着装置で電極構造を蒸着することで、表面電極12を形成した。表面電極12は、AuGe(金・ゲルマニウム合金)、Ni(ニッケル)、Au(金)を、それぞれ50nm、10nm、300nmの膜厚で順次形成した。
次いで、表面電極12を形成した後、硫酸と過酸化水素水と水との混合エッチャントを用い、表面電極12をマスク材として、表面電極12直下以外のGaAsコンタクト層3をウェットエッチングにて除去し、この選択性エッチングによってn型(Al0.7Ga
0.3)0.5In0.5Pクラッド層4を露出させた。このエッチングによって露出した
n型クラッド層4の表面が光取出し面19となる。
更に、Si基板10の第二主表面の全面に裏面電極13を同じく真空蒸着法によって形成した。当該裏面電極13は、Ti(チタン)、Au(金)を、それぞれ400nm、300nmの膜厚で順次形成し、その後、電極の合金化処理であるアロイ工程を、上下独立ヒータを備えたアロイ装置でおこなった。
アロイ条件は、窒素ガス雰囲気中にて400℃まで加熱し、その状態で5分間熱処理する事とした。ウェハはグラファイト製のトレー上に載せ、ウェハを載せたトレーを下部ヒータの組み込まれた下部プレート上に設置して、アロイ処理を行った。
次いで、表面電極12を形成した後、硫酸と過酸化水素水と水との混合エッチャントを用い、表面電極12をマスク材として、表面電極12直下以外のGaAsコンタクト層3をウェットエッチングにて除去し、この選択性エッチングによってn型(Al0.7Ga
0.3)0.5In0.5Pクラッド層4を露出させた。このエッチングによって露出した
n型クラッド層4の表面が光取出し面19となる。
更に、Si基板10の第二主表面の全面に裏面電極13を同じく真空蒸着法によって形成した。当該裏面電極13は、Ti(チタン)、Au(金)を、それぞれ400nm、300nmの膜厚で順次形成し、その後、電極の合金化処理であるアロイ工程を、上下独立ヒータを備えたアロイ装置でおこなった。
アロイ条件は、窒素ガス雰囲気中にて400℃まで加熱し、その状態で5分間熱処理する事とした。ウェハはグラファイト製のトレー上に載せ、ウェハを載せたトレーを下部ヒータの組み込まれた下部プレート上に設置して、アロイ処理を行った。
更にその後、図4(j)に示すように、再度、フォトリソグラフィ技術と真空蒸着技術を用いて、表面電極12上の略中央の円形部12aに重なるように、ボンディングパッド電極17を形成した。
ボンディングパッド電極17の形状は直径100μmの円形状であり、先の工程で形成した表面電極12の中央部に位置する円形部12aと合致する。当該ボンディングパッド電極17の構造は、表面電極12側からTi(チタン)、Au(金)となっており、それぞれの膜厚は30nm、1000nmとした。尚、このボンディングパッド電極17を形成した後は、アロイ処理を行わず、LED素子が出来上がるまでノンアロイ状態となって
いることが、ワイヤボンディング工程をおこなう上で肝要である。
ボンディングパッド電極17の形状は直径100μmの円形状であり、先の工程で形成した表面電極12の中央部に位置する円形部12aと合致する。当該ボンディングパッド電極17の構造は、表面電極12側からTi(チタン)、Au(金)となっており、それぞれの膜厚は30nm、1000nmとした。尚、このボンディングパッド電極17を形成した後は、アロイ処理を行わず、LED素子が出来上がるまでノンアロイ状態となって
いることが、ワイヤボンディング工程をおこなう上で肝要である。
上記の様にして形成された貼り替え型のLED用ウェハに対して、表面電極12上の円形のボンディングパッド電極17がLED素子の略中央に配置される様に、ダイシング装置を用いてダイシングストリートに沿った切断位置Cで切断して素子化を行った。
ダイシング工程は、1ステップカット方式を採用した。難切削材を多く含有するウェハをダイシングする場合、一般的にステップカット方式という複数回に分けてダイシングする方法が採られることがあるが、本実施例では、1ステップのフルカットを採用した。
ダイサーには、株式会社ディスコ製のDAD340という1軸式セミオートマチックダイシングソーを使用した。このダイシングソーに、同じく株式会社ディスコ製のダイヤモンドブレードZH05−SD3000−N1−110−AAを装着して使用した。この時のダイヤモンドブレードは、砥粒径が番手#3000、ダイヤモンド砥粒の集中度が110、刃先出し量が0.450mm、刃厚が19μmのものである。
切削条件は、スピンドル回転数35000rpm、送り速度5mm/sec、切削深さ230μmでおこなった。LEDウェハの厚さは、およそ210μm程度なので、ウェハを完全にフルカットし、ウェハに貼り付けたダイシングシートヘの切り込みが20μm程度の深さにまで達するように切削した。
この時作製したLED素子のチップピッチは設計上320μmであり、ダイシング後の個別のLEDチップのサイズは、およそ300μm角のサイズとなった。ちなみに、切断位置Cの金属接合層11は、化合物半導体層14側の第一金属接合層11aであらかじめ除去されているので、切削用領域A以外の部分に比べてAu層の厚さが半分となっている。
出来上がった本実施例1のLED素子の断面図を図4(k)に示す。また、LED素子の光取り出し面側、つまり上面側から見たLED素子の外観図を図5に示す。
図4(k)に示すように、第一金属接合層11aに切削用領域Aを形成したので、第一金属接合層11aの側面(外周面)は、金属光反射層9や第二金属接合層11bなどの、他の層よりも凹んだ凹部Bを有する。
上記のLEDのダイシング工程を終え、チップの転写工程、シートの拡張工程を経たチップの裏面チッピングの様子を確認した所、ウェハ面内における裏面チッピングの発生頻度は10%程度に留まっており、そのどれもがチッピング幅25μm以内の小さいチッピング量であった。つまり、本実施例1によって作製したLED用ウェハ構造によって、1回のダイシングプロセスであっても裏面チッピングの発生が極めて少ないLED素子を作製できた。
ダイサーには、株式会社ディスコ製のDAD340という1軸式セミオートマチックダイシングソーを使用した。このダイシングソーに、同じく株式会社ディスコ製のダイヤモンドブレードZH05−SD3000−N1−110−AAを装着して使用した。この時のダイヤモンドブレードは、砥粒径が番手#3000、ダイヤモンド砥粒の集中度が110、刃先出し量が0.450mm、刃厚が19μmのものである。
切削条件は、スピンドル回転数35000rpm、送り速度5mm/sec、切削深さ230μmでおこなった。LEDウェハの厚さは、およそ210μm程度なので、ウェハを完全にフルカットし、ウェハに貼り付けたダイシングシートヘの切り込みが20μm程度の深さにまで達するように切削した。
この時作製したLED素子のチップピッチは設計上320μmであり、ダイシング後の個別のLEDチップのサイズは、およそ300μm角のサイズとなった。ちなみに、切断位置Cの金属接合層11は、化合物半導体層14側の第一金属接合層11aであらかじめ除去されているので、切削用領域A以外の部分に比べてAu層の厚さが半分となっている。
出来上がった本実施例1のLED素子の断面図を図4(k)に示す。また、LED素子の光取り出し面側、つまり上面側から見たLED素子の外観図を図5に示す。
図4(k)に示すように、第一金属接合層11aに切削用領域Aを形成したので、第一金属接合層11aの側面(外周面)は、金属光反射層9や第二金属接合層11bなどの、他の層よりも凹んだ凹部Bを有する。
上記のLEDのダイシング工程を終え、チップの転写工程、シートの拡張工程を経たチップの裏面チッピングの様子を確認した所、ウェハ面内における裏面チッピングの発生頻度は10%程度に留まっており、そのどれもがチッピング幅25μm以内の小さいチッピング量であった。つまり、本実施例1によって作製したLED用ウェハ構造によって、1回のダイシングプロセスであっても裏面チッピングの発生が極めて少ないLED素子を作製できた。
(実施例2)
実施例2では、切削用領域Aを第一金属接合層11aだけでなく、Alの金属光反射層9及びPtの合金化バリア層16にも、同一位置に切削用領域Aを形成した点が、実施例1と異なる。その他は実施例1と同様にしてLED素子を作製した。
即ち、実施例2では、図3(c)に示す実施例1の界面電極8を形成するまでの工程を行った後、その上にフォトリソグラフィによってリフトオフ用のネガレジストマスクを形成した。次いで、真空蒸着法にて金属光反射層9のAl、合金化バリア層16のPt、第一金属接合層11aのAuを順次形成した。その後、ウェハをアセトン中に浸し、レジストを溶解して、図6(e)に示すように、金属反射層9、合金化バリア層16及び第一金属接合層11aに対し、リフトオフ法による切削用領域Aの形成をおこなった。これによって、切削用領域Aの格子状パターンのサイズ280μm角、これが縦横に320μm周期で規則配列するパターニングとなった。その後の貼合せ工程などは上記実施例1と同様である。得られた本実施例2のLED素子の断面図を図6(k)に示す。
図6(k)に示すように、金属反射層9、合金化バリア層16及び第一金属接合層11aに切削用領域Aを形成したので、これら金属層9、16、11aの側面(外周面)は、
第二金属接合層11bなどの、他の層よりも凹んだ凹部Bを有している。
以上の様にして作製したLED素子を上記実施例1と同様に裏面チッピングの評価をおこなった所、ウェハ面内における裏面チッピングの発生頻度は3%程度に留まっており、そのどれもがチッピング幅15μm以内の極めて小さいチッピング量であった。
このように本実施例2では、実施例1と異なり、難削材である第一金属接合層11aのAu層だけでなく、合金化バリア層16のPt層、金属反射層9のAl層までもがダイシングの切断位置Cにおいて形成されていない構造となっているので、1ステップのみのフルカットダイシングであっても良好な裏面チッピング状態とすることが出来た。
実施例2では、切削用領域Aを第一金属接合層11aだけでなく、Alの金属光反射層9及びPtの合金化バリア層16にも、同一位置に切削用領域Aを形成した点が、実施例1と異なる。その他は実施例1と同様にしてLED素子を作製した。
即ち、実施例2では、図3(c)に示す実施例1の界面電極8を形成するまでの工程を行った後、その上にフォトリソグラフィによってリフトオフ用のネガレジストマスクを形成した。次いで、真空蒸着法にて金属光反射層9のAl、合金化バリア層16のPt、第一金属接合層11aのAuを順次形成した。その後、ウェハをアセトン中に浸し、レジストを溶解して、図6(e)に示すように、金属反射層9、合金化バリア層16及び第一金属接合層11aに対し、リフトオフ法による切削用領域Aの形成をおこなった。これによって、切削用領域Aの格子状パターンのサイズ280μm角、これが縦横に320μm周期で規則配列するパターニングとなった。その後の貼合せ工程などは上記実施例1と同様である。得られた本実施例2のLED素子の断面図を図6(k)に示す。
図6(k)に示すように、金属反射層9、合金化バリア層16及び第一金属接合層11aに切削用領域Aを形成したので、これら金属層9、16、11aの側面(外周面)は、
第二金属接合層11bなどの、他の層よりも凹んだ凹部Bを有している。
以上の様にして作製したLED素子を上記実施例1と同様に裏面チッピングの評価をおこなった所、ウェハ面内における裏面チッピングの発生頻度は3%程度に留まっており、そのどれもがチッピング幅15μm以内の極めて小さいチッピング量であった。
このように本実施例2では、実施例1と異なり、難削材である第一金属接合層11aのAu層だけでなく、合金化バリア層16のPt層、金属反射層9のAl層までもがダイシングの切断位置Cにおいて形成されていない構造となっているので、1ステップのみのフルカットダイシングであっても良好な裏面チッピング状態とすることが出来た。
(実施例3)
実施例1では支持基板としてSi基板を用いたが、この実施例3では支持基板としてGe基板を用いた。その他の点は実施例1と同一工程でLED素子を作製し、裏面チッピングの評価を行った。その結果、実施例1と同様の結果を得ることが出来、支持基板がGe基板であっても良好な効果が得られることが確認された。
実施例1では支持基板としてSi基板を用いたが、この実施例3では支持基板としてGe基板を用いた。その他の点は実施例1と同一工程でLED素子を作製し、裏面チッピングの評価を行った。その結果、実施例1と同様の結果を得ることが出来、支持基板がGe基板であっても良好な効果が得られることが確認された。
(実施例4)
実施例2では支持基板としてSi基板を用いたが、この実施例4では支持基板としてGe基板を用いた。その他の点は実施例2と同一工程でLED素子を作製し、裏面チッピングの評価を行った。その結果、実施例1と同様の結果を得ることが出来、支持基板がGe基板であっても良好な効果が得られることが確認された。
実施例2では支持基板としてSi基板を用いたが、この実施例4では支持基板としてGe基板を用いた。その他の点は実施例2と同一工程でLED素子を作製し、裏面チッピングの評価を行った。その結果、実施例1と同様の結果を得ることが出来、支持基板がGe基板であっても良好な効果が得られることが確認された。
(比較例1)
比較例1は、従来方法でLED素子を作製した例である。実施例1と異なる点は、化合物半導体層14側に形成した第一金属接合層11aに切削用領域Aを形成していない点である。もちろん、Si基板10側の第二金属接合層11bにも切削用領域Aを形成していない。つまり、LEDウェハはダイシング切断位置も含めて金属接合層のほぼ全面で接合しており、素子化における切断位置の深さ方向における金属接合層部のAuの量は1μmである。
この比較例1のLED用ウェハを、実施例1と同様に素子化工程を経て裏面チッピングの検査をした結果、ウェハ面内における裏面チッピングの発生頻度はおよそ80%程度もあり、尚且つチッピング幅は最大で60μm、小さくとも25μm程度と比較的大きいものであった。
このように裏面チッピングの発生頻度が高く、尚且つその裏面チッピングの幅が大きい場合、LED素子として充分な仕様を満足しない。したがって、切削用領域Aを形成しない従来構造で作製した場合には、LED素子の歩留まりを低下させるという問題がある。
比較例1は、従来方法でLED素子を作製した例である。実施例1と異なる点は、化合物半導体層14側に形成した第一金属接合層11aに切削用領域Aを形成していない点である。もちろん、Si基板10側の第二金属接合層11bにも切削用領域Aを形成していない。つまり、LEDウェハはダイシング切断位置も含めて金属接合層のほぼ全面で接合しており、素子化における切断位置の深さ方向における金属接合層部のAuの量は1μmである。
この比較例1のLED用ウェハを、実施例1と同様に素子化工程を経て裏面チッピングの検査をした結果、ウェハ面内における裏面チッピングの発生頻度はおよそ80%程度もあり、尚且つチッピング幅は最大で60μm、小さくとも25μm程度と比較的大きいものであった。
このように裏面チッピングの発生頻度が高く、尚且つその裏面チッピングの幅が大きい場合、LED素子として充分な仕様を満足しない。したがって、切削用領域Aを形成しない従来構造で作製した場合には、LED素子の歩留まりを低下させるという問題がある。
(比較例2)
比較例2は、比較例1のダイシング加工条件を変えてLED素子を作製した例である。すなわち、比較例2のダイシング工程では、2ステップカット方式を採用した。比較例2では、2台のダイシング装置(ダイサー)を使用した。
1つ目のダイサーには、株式会社ディスコ製のDAD522という1軸式セミオートマチックダイシングソーを使用した。このダイシングソーに、同じく株式会社ディスコ製のダイヤモンドブレードZH05−SD3000−N1−110−BCを装着して使用した。この時のダイヤモンドブレードは、砥粒径が番手#3000、ダイヤモンド砥粒の集中度が110、刃先出し量がおよそ0.570mm、刃厚が29μmのものである。切削条
件は、スピンドル回転数35000rpm、送り速度5mm/sec、切削深さ100μmでおこなった。LEDウェハの厚さはおよそ210μm程度なので、およそウェハの半分の深さまでハーフカットした。
1段目のハーフカットを終えた後、ワークを1つ目のダイサーから取外し、次いで2つ目のダイサーにセットした。
2つ目のダイサーにも、同じく株式会社ディスコ製のDAD522という1軸式セミオートマチックダイシングソーを使用した。取付けたダイヤモンドブレードは株式会社ディスコ製のZH05−SD3000−N1−110−AAであり、これを装着して使用した。この時のダイヤモンドブレードは、砥粒径が番手#3000、ダイヤモンド砥粒の集中度が110、刃先出し量がおよそ0.440mm、刃厚が18μmのものである。切削条
件は、スピンドル回転数30000rpm、送り速度5mm/sec、切削深さ230μmでおこなった。LEDウェハの厚さはおよそ210μm程度なので、ウェハを完全にフルカットし、ダイシングシートヘの切り込みが20μm程度の深さまで達するように切削した。
切削された比較例2のLED用ウェハを、実施例1と同様に裏面チッピングの検査をおこなった結果、ウェハ面内における裏面チッピングの発生頻度はおよそ15%程度であり、チッピングの幅も最大でおよそ30μmであった。この結果は実施例1よりもやや悪い。
実施例1より結果が悪かった理由は、実施例1が切削領域に金属接合層が無く、尚且つ1度のダイシング加工中において、加工性の良いSi基板を200μm全て切削しながら進行するのに対し、比較例2では、2段目のフルカット加工時には加工性の良いSi基板が厚さが100μmしか残っておらず、ブレードの自生発刃を促すことが出来ないことに依存している。
また、比較例2では、ダイシング工程に要する時間が実施例1と比較して2倍程度長くかかり、また、取り付けてあるブレードが異なるダイサーが2台必要となってしまうというデメリットがある。
比較例2は、比較例1のダイシング加工条件を変えてLED素子を作製した例である。すなわち、比較例2のダイシング工程では、2ステップカット方式を採用した。比較例2では、2台のダイシング装置(ダイサー)を使用した。
1つ目のダイサーには、株式会社ディスコ製のDAD522という1軸式セミオートマチックダイシングソーを使用した。このダイシングソーに、同じく株式会社ディスコ製のダイヤモンドブレードZH05−SD3000−N1−110−BCを装着して使用した。この時のダイヤモンドブレードは、砥粒径が番手#3000、ダイヤモンド砥粒の集中度が110、刃先出し量がおよそ0.570mm、刃厚が29μmのものである。切削条
件は、スピンドル回転数35000rpm、送り速度5mm/sec、切削深さ100μmでおこなった。LEDウェハの厚さはおよそ210μm程度なので、およそウェハの半分の深さまでハーフカットした。
1段目のハーフカットを終えた後、ワークを1つ目のダイサーから取外し、次いで2つ目のダイサーにセットした。
2つ目のダイサーにも、同じく株式会社ディスコ製のDAD522という1軸式セミオートマチックダイシングソーを使用した。取付けたダイヤモンドブレードは株式会社ディスコ製のZH05−SD3000−N1−110−AAであり、これを装着して使用した。この時のダイヤモンドブレードは、砥粒径が番手#3000、ダイヤモンド砥粒の集中度が110、刃先出し量がおよそ0.440mm、刃厚が18μmのものである。切削条
件は、スピンドル回転数30000rpm、送り速度5mm/sec、切削深さ230μmでおこなった。LEDウェハの厚さはおよそ210μm程度なので、ウェハを完全にフルカットし、ダイシングシートヘの切り込みが20μm程度の深さまで達するように切削した。
切削された比較例2のLED用ウェハを、実施例1と同様に裏面チッピングの検査をおこなった結果、ウェハ面内における裏面チッピングの発生頻度はおよそ15%程度であり、チッピングの幅も最大でおよそ30μmであった。この結果は実施例1よりもやや悪い。
実施例1より結果が悪かった理由は、実施例1が切削領域に金属接合層が無く、尚且つ1度のダイシング加工中において、加工性の良いSi基板を200μm全て切削しながら進行するのに対し、比較例2では、2段目のフルカット加工時には加工性の良いSi基板が厚さが100μmしか残っておらず、ブレードの自生発刃を促すことが出来ないことに依存している。
また、比較例2では、ダイシング工程に要する時間が実施例1と比較して2倍程度長くかかり、また、取り付けてあるブレードが異なるダイサーが2台必要となってしまうというデメリットがある。
上記実施例においては、化合物半導体層14の側に形成する金属膜群を、Alの金属光反射層9、Ptの合金化バリア層16、Auの第一金属接合層11aという構成であったが、これが別の難削金属材料であったり、あるいは例えば合金化バリア層16が省かれる構造であったりしてもよい。本発明の意図する所は金属難削材が多く含まれているウェハ・基板に対し、意図的に切削位置における金属層を形成しない、若しくは意図的に除去をするといった施策によって切削部における金属難削材の量を減らす、若しくは無くす構造とすることにあり、本発明に示した構造を採れば同様の効果が得られる。
また、上記実施例においては、発光波長630nmの赤色LED素子を作製した例を示したが、その他の波長帯域の発光素子であっても同様に適用することができる。また、表面電極12の形状は、上記実施例の形状に限らず、他の形状、例えば四角、菱形、多角形等などの形状を有した表面電極であったり、また、界面電極8の形状、配置も上記実施例に限定されない。
また、上記実施例においては、特定のダイシング装置、ダイシングブレードを用いた例が記載してあるが、これと異なる装置、ブレードを用いた場合においても、同様の効果が得られる。
1 n型GaAs基板(出発基板、成長用基板)
2 n型AlGaInPエッチングストップ層
3 n型GaAsコンタクト層(n型コンタクト層)
4 n型AlGaInPクラッド層(n型クラッド層)
5 AlGaInP活性層(活性層)
6 p型AlGaInPクラッド層(p型クラッド層)
7 p型GaPコンタクト層(p型コンタクト層)
8 界面電極
9 金属光反射層
10 Si基板(支持基板)
11 金属接合層
11a 第一金属接合層
11b 第二金属接合層
12 表面電極(第一電極)
13 裏面電極(第二電極)
14 化合物半導体層
15 SiO2膜(誘電体膜)
16 合金化バリア層
17 ボンディングパッド電極
18 拡散防止バリア層
19 光取出し面
A 切削用領域
B 凹部
C 切断位置
2 n型AlGaInPエッチングストップ層
3 n型GaAsコンタクト層(n型コンタクト層)
4 n型AlGaInPクラッド層(n型クラッド層)
5 AlGaInP活性層(活性層)
6 p型AlGaInPクラッド層(p型クラッド層)
7 p型GaPコンタクト層(p型コンタクト層)
8 界面電極
9 金属光反射層
10 Si基板(支持基板)
11 金属接合層
11a 第一金属接合層
11b 第二金属接合層
12 表面電極(第一電極)
13 裏面電極(第二電極)
14 化合物半導体層
15 SiO2膜(誘電体膜)
16 合金化バリア層
17 ボンディングパッド電極
18 拡散防止バリア層
19 光取出し面
A 切削用領域
B 凹部
C 切断位置
Claims (8)
- クラッド層及び発光層を有し、第一主表面側に光取出し部を有する化合物半導体層と、前記化合物半導体層の第二主表面側に設けられる金属接合層を含む金属層と、前記金属接合層を介して接合される支持基板とを有する半導体発光素子において、
前記半導体発光素子の側面は、前記金属層の少なくとも一部が他の層よりも凹んで形成される凹部を有することを特徴とする半導体発光素子。 - 請求項1に記載の半導体発光素子において、前記凹部は、前記金属接合層の外周に沿って形成されていることを特徴とする半導体発光素子。
- 請求項1〜2に記載の半導体発光素子において、前記金属接合層は、前記発光層側に設けられる第一金属接合層と、前記支持基板側に設けられる第二金属接合層とを有し、前記第一金属接合層の側面に前記凹部が形成されていることを特徴とする半導体発光素子。
- クラッド層及び発光層を有し、第一主表面側に光取出し部を有する化合物半導体層と、前記化合物半導体層の第二主表面側に設けられる金属接合層を含む金属層と、前記金属接合層を介して接合される支持基板とを有する半導体発光素子用ウェハにおいて、
前記化合物半導体層と前記支持基板との間に、前記金属層の一部が除去されて形成される切削用領域を有することを特徴とする半導体発光素子用ウェハ。 - 請求項4に記載の半導体発光素子用ウェハにおいて、前記切削用領域は格子状に形成されていることを特徴とする半導体発光素子用ウェハ。
- 請求項4〜5に記載の半導体発光素子用ウェハにおいて、前記金属接合層は、前記発光層側に設けられる第一金属接合層と、前記支持基板側に設けられる第二金属接合層とを有し、前記第一金属接合層の一部が除去されて前記切削用領域が形成されていることを特徴とする半導体発光素子用ウェハ。
- 請求項4〜6のいずれかに記載の半導体発光素子用ウェハにダイシング加工を施して個々の素子に分離する半導体発光素子の製造方法において、前記ダイシング加工は前記半導体発光素子用ウェハに形成された前記切削用領域に沿って切削することを特徴とする半導体発光素子の製造方法。
- 出発基板上に、クラッド層及び発光層を有する化合物半導体層を成長させる工程と、
前記化合物半導体層の前記出発基板側とは反対側の面に第一金属接合層を形成する工程と、
支持基板上に第二金属接合層を形成する工程と、
前記第一金属接合層及び/又は前記第二金属接合層の一部を除去し切削用領域を形成する工程と、
前記第一金属接合層と前記第二金属接合層を重ね合わせ貼り合わせて半導体発光素子用ウェハを形成する工程と、
を有する半導体発光素子用ウェハの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009002358A JP2010161198A (ja) | 2009-01-08 | 2009-01-08 | 半導体発光素子、半導体発光素子用ウェハ、半導体発光素子の製造方法、及び半導体発光素子用ウェハの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009002358A JP2010161198A (ja) | 2009-01-08 | 2009-01-08 | 半導体発光素子、半導体発光素子用ウェハ、半導体発光素子の製造方法、及び半導体発光素子用ウェハの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010161198A true JP2010161198A (ja) | 2010-07-22 |
Family
ID=42578172
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009002358A Pending JP2010161198A (ja) | 2009-01-08 | 2009-01-08 | 半導体発光素子、半導体発光素子用ウェハ、半導体発光素子の製造方法、及び半導体発光素子用ウェハの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010161198A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8803179B2 (en) | 2012-08-31 | 2014-08-12 | Kabushiki Kaisha Toshiba | Semiconductor light emitting device |
JP2015164206A (ja) * | 2011-12-07 | 2015-09-10 | ウルトラテック インク | パターン効果を低減したGaNLEDのレーザーアニール |
JP2021129119A (ja) * | 2019-06-21 | 2021-09-02 | Dowaエレクトロニクス株式会社 | 半導体光デバイスの製造方法及び半導体光デバイス |
-
2009
- 2009-01-08 JP JP2009002358A patent/JP2010161198A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015164206A (ja) * | 2011-12-07 | 2015-09-10 | ウルトラテック インク | パターン効果を低減したGaNLEDのレーザーアニール |
US8803179B2 (en) | 2012-08-31 | 2014-08-12 | Kabushiki Kaisha Toshiba | Semiconductor light emitting device |
JP2021129119A (ja) * | 2019-06-21 | 2021-09-02 | Dowaエレクトロニクス株式会社 | 半導体光デバイスの製造方法及び半導体光デバイス |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2010161212A (ja) | 半導体発光素子用ウェハの製造方法 | |
KR101542026B1 (ko) | Ⅲ족 질화물 반도체 수직형 구조 led 칩 및 그 제조 방법 | |
US9502603B2 (en) | Vertically structured group III nitride semiconductor LED chip and method for manufacturing the same | |
JP5392611B2 (ja) | 半導体発光装置および半導体発光装置の製造方法 | |
JP4985067B2 (ja) | 半導体発光素子 | |
JP2008543032A (ja) | InGaAlN発光装置とその製造方法 | |
JP2005150675A (ja) | 半導体発光ダイオードとその製造方法 | |
EP2743994B1 (en) | Light emitting diode and method of manufacturing same | |
US20140217457A1 (en) | Light-emitting element chip and manufacturing method therefor | |
KR20100108597A (ko) | 화합물 반도체 발광 다이오드 | |
EP2595202B1 (en) | Semiconductor light-emitting device and method for manufacturing semiconductor light-emitting device | |
US8772808B2 (en) | Semiconductor light emitting element and manufacturing method thereof | |
JP2010098068A (ja) | 発光ダイオード及びその製造方法、並びにランプ | |
JP2012142508A (ja) | 半導体素子用ウェハ | |
US20100065869A1 (en) | Light emitting device and method for fabricating the same | |
JP5774712B2 (ja) | 半導体素子およびその製造方法 | |
JPH11354841A (ja) | 半導体発光素子の製法 | |
JP2010067889A (ja) | 発光素子 | |
JP2013058707A (ja) | 半導体発光素子の製造方法 | |
JP2010161198A (ja) | 半導体発光素子、半導体発光素子用ウェハ、半導体発光素子の製造方法、及び半導体発光素子用ウェハの製造方法 | |
JP2009283762A (ja) | 窒化物系化合物半導体ledの製造方法 | |
KR100704872B1 (ko) | 수직전극형 발광 다이오드 및 그 제조 방법 | |
JP4666158B2 (ja) | 半導体発光素子の製造方法 | |
JP2010067818A (ja) | 半導体発光素子用ウェハおよびその製造方法 | |
KR100629210B1 (ko) | 수직형 발광 다이오드 및 그 제조 방법 |