JP4985067B2 - 半導体発光素子 - Google Patents

Description

本発明は半導体発光素子に関し、更に詳しくは、発光層部を備えた化合物半導体層を、基板貼替え技術を用いて導電性支持基板によって支持した構造の半導体発光素子に関するものである。

近年、半導体発光素子である発光ダイオード（ＬＥＤ；Light Emitting Diode）は、ＧａＮ系やＡｌＧａＩｎＰ系の高品質結晶をＭＯＶＰＥ法で成長出来る様になったことから、青色、緑色、橙色、黄色、赤色の高輝度ＬＥＤが製作出来る様になった。そして、ＬＥＤの高輝度化に伴い、その用途は自動車のブレーキランプや液晶ディスプレイのバックライト等へと広がり、ＬＥＤの需要も年々増加している。

現在、ＭＯＶＰＥ法によって高品質の結晶が成長可能となってから、特にＡｌＧａＩｎＰ系ＬＥＤの内部量子効率は理論的に限界値に近づきつつある。しかし、ＬＥＤ素子からの光取出し効率はまだまだ低く、光取出し効率を向上することが重要となっている。

例えば、高輝度赤色ＬＥＤは、ＡｌＧａＩｎＰ系の材料で形成され、導電性のＧａＡｓ基板上に格子整合する組成のＡｌＧａＩｎＰ系の材料から成るｎ型ＡｌＧａＩｎＰ層とｐ型ＡｌＧａＩｎＰ層とそれらに挟まれたＡｌＧａＩｎＰ又はＧａＩｎＰから成る発光層（活性層）を有するダブルヘテロ構造と成っている。しかしながら、ＧａＡｓ基板のバンドギャップは発光層のバンドギャップよりも狭い為に、発光層からの光の多くがＧａＡｓ基板に吸収され、光取出し効率が著しく低下する。

こういった物理的な問題に対し、例えば特許文献１にあるように、発光層とＧａＡｓ基板との間に、屈折率の異なる半導体層を積層した多層反射膜構造を形成し、ＧａＡｓ基板での光吸収を低減し、光取出し効率を向上させる方法がある。しかし、この方法では、発光層から多層反射膜構造へ向かう光の内、限定された小さな入射角の光しか反射することが出来ない。

そこで、例えば特許文献２にあるように、ＡｌＧａＩｎＰ系の材料から成るダブルへテロ構造を反射率の高いＡｕ系金属層（基板貼合わせの金属接合層でもある）を介してＳｉ支持基板に貼り付け、その後、成長用に用いたＧａＡｓ基板を除去する方法が考案されている。この方法を用いた場合には、反射膜として金属層を用いている為、金属層への光の入射角を選ばずに高い反射率を得ることが可能となる。

金属層を介した貼合せ方法の場合、熱圧着接合、または共晶接合のいずれかの接合方式を採用するにしても、貼合せるエピタキシャル成長用基板および支持基板は、十分な接合強度を得るためなどの目的で、例えば１５０℃〜４００℃程度の温度まで加熱する必要がある。しかし、成長用基板と支持基板との線膨張係数差があまりに大きい場合、基板を加熱接合する際に線膨張係数差に起因した大きな反りが発生し、基板が割れたり、クラックが発生したりする場合がある。したがって、支持基板の材料の選択にあっては、成長用基板（出発基板であり、主にＧａＡｓ基板）と支持基板との線膨張係数差が小さいことが、重要な選択理由となる。
つまり、貼合せる際の接合温度および成長用基板に対する支持基板の材料を適宜選択することは、貼合せ工程において基板に「割れ」や「クラック」を発生させないために極めて重要なパラメータとなっており、特許文献２において支持基板の材料にＳｉ基板を用いる理由は、これらが要因になっている所が大きい。

しかし、上記の特許文献２の方法では、支持基板であるＳｉ基板とＡｕ系金属層との間に、ＡｕＳｂ（金・アンチモン合金）もしくはＡｕＳｎ（金・錫合金）から成る基板側接合層が挿入されている。基板側接合層は、Ｓｉ基板とのオーミック性接触を良好にするために設けられた層であり、Ｓｉ基板との直列抵抗の低減に有効であるが、主成分がＡｕで構成されていることから、Ｓｉとの合金化反応を非常に起こし易い。このため、貼合せ工程において、Ｓｉ基板とＡｕ系の基板側接合層とのＡｕ‐Ｓｉ合金化反応は、反射層であるＡｕ系金属層の合金化反応へと拡がって、Ａｕ系金属層の反射率の低下を招く。更に、ＬＥＤウェハの電極アロイ工程などにおいて、アロイ中にＳｉ基板とＡｕ系金属層との合金化反応によってＡｕ‐Ｓｉ合金がメルト化し、その上のエピタキシャル層が剥離しかかる現象が生じる。

そこで、反射層である上記Ａｕ系金属層の合金化反応を防止してＡｕ系金属層の光反射率の低下を抑止するために、Ａｕ系金属層自体が純粋な状態に保てるように、特許文献３には、Ａｕ系金属層とＳｉ支持基板に接合されたＡｕ系の基板側接合層との間に、ＴｉまたはＮｉを主成分とする拡散阻止用金属層を設ける方法が開示されている。

特開平７−６６４５５号公報 特開２００４−２３５５８１号公報 特開２００４−２３５５０６号公報

上述した特許文献３の方法では、拡散阻止用金属層を設けることにより、Ａｕ系金属層へのＳｉの拡散を阻止・抑制することができる。しかしながら、Ａｕ系の基板側接合層のＡｕ‐Ｓｉ合金メルト化によって、エピタキシャル層が剥離しかかる現象までを抑えることは出来ない。何故ならば、この剥離現象は、Ｓｉ支持基板とエピタキシャル層との間にメルト化層が発生することによってエピタキシャル層が応力などから物理的に解放されるために生じるからである。また、特許文献３には、拡散阻止用金属層にＮｉを用いる例が示されているが、ＮｉもＳｉと合金化反応を起こし易い材料であり、上述したＡｕとＳｉとの合金化反応の問題と同様に懸念材料が増えることになり、好ましい材料とは言い難い。

本発明は、上記課題を解決し、良好な基板貼合せを実現でき、半導体発光素子の歩留りを向上できる高出力の半導体発光素子を提供することにある。

上記課題を解決するために、本発明は次のように構成されている。
本発明の第１の態様は、発光層部を有する化合物半導体層と、前記化合物半導体層を支持する導電性支持基板と、前記化合物半導体層と前記導電性支持基板との間に設けられ、前記発光層部からの光を反射する金属光反射層と、前記化合物半導体層と前記金属光反射層との接合界面の一部に形成された、前記化合物半導体層と合金化した界面電極と、前記導電性支持基板の前記金属光反射層側の主表面に接して形成されたＴｉ層と、前記Ｔｉ層の前記金属光反射層側の主表面に接して形成されたＡｕからなる金属接合層と、前記化合物半導体層の光取出し面となる第一主表面側に形成された表面電極と、前記導電性支持基板の前記Ｔｉ層とは反対側の主表面側に形成された裏面電極と、を備え、前記導電性支持基板がＳｉ基板であり、前記界面電極が、前記化合物半導体層と前記金属光反射層との間に形成された誘電体層の開口部の内部にのみ、前記化合物半導体層の第二主表面と前記金属光反射層とを接続して形成された金属層であることを特徴とする半導体発光素子である。

本発明の第２の態様は、第１の態様の半導体発光素子において、前記導電性支持基板の抵抗率が０.１Ω・ｃｍ以下であることを特徴とする。

本発明の第３の態様は、第１の態様又は第２の態様の半導体発光素子において、前記Ｔｉ層の厚さが５０ｎｍ以上２μｍ以下であることを特徴とする。

本発明の第４の態様は、第１〜第３の態様のいずれかの半導体発光素子おいて、前記金属接合層の厚みが０.５μｍ以上３μｍ以下であることを特徴とする。

本発明の第５の態様は、第１〜第４の態様のいずれかの半導体発光素子において、前記化合物半導体層の第二主表面の表面積に対する、前記界面電極が前記化合物半導体層の第二主表面に接する面の表面積の割合が、３０％以下であることを特徴とする。

本発明の第６の態様は、第１〜第５の態様のいずれかの半導体発光素子において、前記界面電極が、前記表面電極の直下の領域外に分散して形成されていることを特徴とする。

本発明の第７の態様は、第１〜第６の態様のいずれかの半導体発光素子において、前記誘電体層の主成分がＳｉＯ₂であることを特徴とする。

本発明によれば、Ｓｉ等からなる導電性支持基板とＡｕからなる金属接合層との間に、Ｔｉ層のみを設ける構造としたことにより、Ｔｉ層はＳｉ等からなる導電性支持基板と合金化反応をしないか或いは合金化反応を極めて起こし難いので、製造中の熱処理による合金メルト化を確実に防止でき、また、Ｓｉ等からなる導電性支持基板とＡｕからなる金属接合層との合金化反応をＴｉ層によって効果的に抑止できると共に、導電性支持基板との良好なオーミック性接触が可能となる。これにより、貼り替え型の半導体発光素子の歩留まりを著しく向上でき、更に高出力で低動作電圧の半導体発光素子が得られる。

以下、本発明の半導体発光素子の一実施形態に係る発光ダイオード（ＬＥＤ）を図面を用いて説明する。図１は、本実施形態のＬＥＤ素子の構造を示す断面図である。

図１に示すように、ＬＥＤ素子１００は、発光層部を有する化合物半導体層１４と、化合物半導体層１４を支持する導電性支持基板（Ｓｉ基板など）１０と、化合物半導体層１４と導電性支持基板１０との間に設けられ、前記発光層部からの光を反射する金属光反射層９と、化合物半導体層１４と金属光反射層９との接合界面の一部に形成された界面電極８と、導電性支持基板１０の金属光反射層９側の主表面に接して形成されたＴｉ層１８と、Ｔｉ層１８の金属光反射層９側の主表面に接して形成されたＡｕからなる金属接合層１１（１１ａ及び１１ｂ）と、化合物半導体層１４の光取出し面となる第一主表面側に形成された表面電極１２と、導電性支持基板１０のＴｉ層１８とは反対側の主表面側に形成された裏面電極１３とを備えている。

化合物半導体層１４をエピタキシャル成長によって形成する為の成長用基板（出発基板）の材料に特に制限はない。成長用基板の材料としては、ＧａＡｓの他に、ＩｎＰ、Ｇｅ、サファイア等を用いてもよい。化合物半導体層１４、界面電極８、金属光反射層９及び金属接合層１１ａを有する成長用基板は、Ｔｉ層１８、金属接合層１１ｂを有する導電性支持基板１０に貼り合わされ、貼り合わせ基板から成長用基板がエッチング等により除去
された後、表面電極１２，１３が形成される。

化合物半導体層１４の発光層部の材料としては、ＡｌＧａＡｓ系化合物半導体、ＡｌＧａＩｎＰ系化合物半導体の他に、ＧａＮ系化合物半導体、ＩｎＧａＡｓＰ系化合物半導体等、を選択しても良い。但し、黄色帯〜赤色帯の高出力半導体発光素子を得る場合、成長用基板材料はＧａＡｓが好適であり、化合物半導体層材料にはＡｌＧａＩｎＰ系材料が好適である。
図１の高輝度赤色ＬＥＤの場合には、発光層部は、導電性のｎ型ＧａＡｓ基板上に格子整合する組成のｎ型ＡｌＧａＩｎＰクラッド層４と、ｐ型ＡｌＧａＩｎＰクラッド層６と、それらに挟まれたＡｌＧａＩｎＰ活性層（発光層）５とのダブルヘテロ構造となっている。また、図１の化合物半導体層１４では、ｎ型ＡｌＧａＩｎＰクラッド層４と表面電極１２との間にｎ型ＧａＡｓコンタクト層３が、またｐ型ＡｌＧａＩｎＰクラッド層６と界面電極８との間にｐ型ＧａＰコンタクト層７がそれぞれ設けられている。
化合物半導体層１４のエピタキシャル成長には、ＭＯＣＶＤ装置を用いてＭＯＶＰＥ（有機金属気相成長）法による気相成長を行うのが好ましいが、これに限定されるものではなく、例えばＬＰＥ法（液相成長）などの別の製造方法によって作製しても勿論よい。

界面電極８は、ｐ型ＧａＰコンタクト層７と金属光反射層９との間に形成された誘電体層１５の開口部に、化合物半導体層１４の第二主表面となるｐ型ＧａＰコンタクト層７界面と金属光反射層９とを接続して形成された金属層である。誘電体層１５の開口部、すなわち界面電極８は、表面電極１２の直下の領域外に分散して形成するのが、光取出し効率の向上が図れるので好ましい。ｐ型ＧａＰコンタクト層７の第二主表面の表面積に対する、界面電極８のコンタクト層７に接する面の表面積の割合は、３０％以下が好ましい。また、誘電体層１５の主成分はＳｉＯ_２が好適である。

金属光反射層９とＡｕ金属接合層１１との間には、本実施形態では、Ｐｔ等からなる合金化バリア層１６が設けられている。金属接合層１１は、成長用基板側の金属接合層１１ａと、支持基板１０側の金属接合層１１ｂとからなる。成長用基板と支持基板１０とを貼り合わせるときには、金属接合層１１ａ面と金属接合層１１ｂ面とを密着させ圧力を加え保持した状態で加熱して接合する。金属接合層１１の厚みは０.５μｍ以上３μｍ以下が
好適である。

また、導電性支持基板１０に接触して形成されるＴｉ層１８は、酸化物基板、化合物半導体基板、金属基板の何れに対しても良好な密着性を有し、更にＴｉ層１８はほとんどの材料に対して低い接触抵抗で接合できる。従って、貼り合わせに用いる導電性支持基板１０の材料は特に限定されるものでは無い。Ｔｉ層１８の厚さは５０ｎｍ以上２μｍ以下であるのが好ましい。
導電性支持基板１０は、熱伝導や電気伝導を考慮すると、化合物や合金よりも単体が望ましく、例えば、シリコン、ゲルマニウム、アルミニウム、金、銀、銅、白金、チタン、モリブデン、タングステン等が挙げられる。しかし、支持基板１０の材料は、必ずしもこれらに限定されるものではなく、例えば、支持基板と成長用基板やエピタキシャル層との線膨張係数の差があまりにも大きくなると、エピタキシャル層や基板の割れ、クラックの問題が生じる為、これらを考慮すると、ＧａＰやＣｕ‐Ｗ合金、Ｃｕ‐Ｍｏ合金などの化合物や合金も、支持基板１０材料の選択の範囲となる。
また、貼合せに用いる支持基板材料は、工業的に安価に入手でき、且つＧａＡｓとの線膨張係数差が大きく離れていないＳｉ基板が好適であると言える。Ｓｉ基板の場合、その抵抗率は０.１Ω・ｃｍ以下が好ましい。また、支持基板材料に半導体を用いる場合にお
いては、Ｔｉ層１８との直列抵抗を低減させる為、０.０５Ω・ｃｍ以下の抵抗率を有す
る低抵抗基板を用いることが好ましい。

上述した実施形態の発光ダイオード構造を採用した根拠・理由などを、次に述べる。

第１に、導電性支持基板１０がＳｉから成る場合、Ｓｉ支持基板の抵抗率は少なくとも０.１Ω・ｃｍ以下であることが好ましい。その根拠は、Ｓｉ支持基板の第一主表面、お
よび第二主表面に形成するＴｉ層１８、裏面電極１３との接触抵抗を低く抑え、ひいてはＬＥＤ素子の動作電圧を低く抑える為である。また、抵抗率を０.１Ω・ｃｍよりも高く
してしまうと、電極１３，１８とのオーミック性接触が得られないばかりか、ＬＥＤを動作させる上での支持基板による直列抵抗があまりにも大きくなり過ぎる為、ＬＥＤの動作電圧が異常に高くなってしまう。

第２に、Ｓｉ等からなる支持基板１０の第一主表面上のＴｉ層１８の膜厚は、５０ｎｍ以上２μｍ以下の範囲にあることが好ましい。Ｔｉ層１８の膜厚の下限値５０ｎｍの根拠は次の様なことである。例えば、あまりにＴｉ層１８が薄くなり過ぎると、Ｔｉ層１８とＳｉ支持基板１０との間でオーミック性接触が得られにくくなってくるばかりか、Ｓｉ支持基板１０のＳｉとＡｕ金属接合層１１のＡｕとのＳｉ‐Ａｕ合金化反応をＴｉ層１８によって抑止する効果も低くなってしまう為である。
また、上限値２μｍの根拠は次の様なことである。ＬＥＤ素子の特性上、Ｔｉ層１８の膜厚は、例え５μｍや１０μｍの厚さになっても特に問題は無いが、Ｔｉ層１８の意図する所の合金化バリア効果、及びオーミック電極としての働きは、Ｔｉ層がもっと薄い膜厚であっても十分に得ることが出来る。したがって過剰にＴｉ層を厚くすることは、ＡｕやＰｔと比較すればＴｉは安価な材料ではあるが、原料使用量が増える他、真空蒸着に掛かるスループットの悪化など、コストを上げる要因にしかならない。また、Ｔｉ層をスパッタ法、真空蒸着法のいずれの方法で形成しても、Ｔｉ層を過剰に堆積することは装置内の温度が異常に熱くなる他、過剰堆積によるメンテナンス周期の短期化など、装置への負担が大きくなる。したがって、過剰に堆積しない好適な範囲としておよそ２μｍ程度が好ましいのである。上述した、オーミック性接触を得ること、ＡｕとＳｉとの合金化反応を抑止することなどに対して更に好適であるＴｉ層の膜厚範囲は、製造上のウェハ貼合せ時の加熱温度、電極アロイ時のアロイ温度にも依存するが、およそ１００ｎｍ以上１μｍ以内であると言える。

第３に、金属接合層１１の膜厚は、ウェハ同士の接合界面において０.５μｍ以上３.０μｍ以下の範囲にあることが好ましい。これは、金属接合層１１の膜厚が貼合せにおける歩留りに対して極めて重要であるからである。基本的に金属接合層１１の膜厚が厚ければ、例えば貼合せ界面において凸形状の異物が付着してあったとしても、その異物を柔らかく包含するように金属接合層１１が緩衝層として働くことが出来る。つまり、金属接合層１１が厚ければ異物などに起因するボイド（接合不良部）を無くすことが出来る、若しくは小さく抑えることが出来るようになるのである。即ち、貼り替え型ＬＥＤの製造において良好な貼合せ歩留りを得る為には、接合界面における金属接合層１１の膜厚はおよそ０.５μｍ以上は必要なのである。それよりも薄い膜厚になると、極めて微小な異物であっ
ても大きなボイドを発生させ、更には貼合せを行う際の圧力印加の偏りが大きな影響となってボイドに反映されることが多くなってしまう。
金属接合層１１の膜厚による貼合せ歩留りへの影響は、基本的に厚ければ厚い方が良好な結果を得ることが出来る。しかし、当然ながら歩留りには限界があり、金属接合層１１の膜厚を増加させても歩留り向上の効果は徐々に飽和する傾向にある。この飽和状態に近づくほどに金属接合層１１の膜厚を厚くすることは、ＬＥＤ素子の取得率を向上させることよりもＬＥＤ製造に掛かる原料費用のデメリットの方が大きくなり、とても得策とは言い難い。したがって、金属接合層１１の膜厚には上限があり、十分な接合歩留りを得られる範囲としては３.０μｍが適当である。
更に、金属接合層１１を構成する材料はＡｕが好適である。金属を接合層とした熱圧着による接合では、例えばＡｇやＩｎなど、色々な材料を用いることが可能であるが、Ａｕ
は接合面が酸化し難く、且つ高融点であることから、Ａｕは非常に金属接合層１１に好適な材料と言える。しかもＡｕは、ＡｇやＡｇ合金などの金属接合層で接合した場合と比較し、強力な接合強度を有している。これも貼り替え型ＬＥＤを製造する上で非常に重要な要因の一つとなっている。金属接合層１１の上限膜厚については先に述べた通りであるが、金属接合層の材料がＡｕであると、その原材料費は非常に高い為、尚更、上限値が重要となってくる。

第４に、界面電極８の占有面積率は３０％以下であることが好適である。ちなみに界面電極の占有面積率とは、化合物半導体層の第二主表面における表面積に対して、界面電極の化合物半導体層の第二主表面に接する面における表面積の割合のことを指している。発光層５から放射された光の一部は化合物半導体層１４の第一主表面から外部に放出されるが、それ以外の多くの光は化合物半導体層１４の第二主表面側、即ち金属光反射層９、界面電極８の方向に向かっていく。ＬＥＤ素子の構成上、金属光反射層９の部分は発光層５から放射された光に対して良好な光反射率（およそ８０％以上）を有する。図５には、波長４００〜７００ｎｍの光に対する、Ａｌ，Ａｇ，Ａｕ（金属光反射層９として用いられる）の反射率の測定結果を示す。
しかし、界面電極８の部分はそれとは異なり、非常に低い光反射率（およそ５０％以下）を有している。これは、界面電極８が化合物半導体層１４とオーミック性接触を得る為に設けられた金属電極であり、その為、一般的には化合物半導体層１４と合金化した状態を形成する。半導体と合金化した金属の反射率が低下することは既知の通りであり、この為に界面電極８は光反射特性が期待出来ない領域となっているのである。つまりこれらの事から、化合物半導体層１４の第二主表面における界面電極８の占有面積率が多くなり過ぎるとＬＥＤ素子の出力低下が生じてしまうのである。図６には、界面電極の占有面積率（％）に対する、ＬＥＤ素子の発光出力（ｍＷ）及び動作電圧（Ｖ）の測定結果を示す。
以上の事から、良好な出力特性を有するＬＥＤ素子の製造においては少なくとも界面電極８の占有面積率が３０％以下であることが好ましく、更に好適には１５％以下である事が好ましい。

第５に、化合物半導体層１４と金属光反射層９との間に形成される誘電体層１５の材料はＳｉＯ_２であることが好ましい。その理由は、ＳｉＯ_２の成膜は、種々の誘電体膜の形成に対して、一般的且つ簡便であり、更に、化合物半導体による発光素子が放射する光に対し、極めて良好な透過特性、つまり吸収損失の低さを誇る為である。また、金属光反射層９に用いる材料、例えばＡｌなどとの密着性が非常に強く、接合界面におけるボイドなどが発生しにくい特徴も有する。以上の事から、誘電体層１５に用いる材料にはＳｉＯ_２が好適であると言える。

なお、図１に示す上記実施形態では、ＡｌＧａＩｎＰ活性層（発光層）５をアンドープのバルク層としたが、活性層（発光層）５を多重量子井戸構造または歪み多重量子井戸構造としてもよい。また、上記実施形態では、例えば出発基板に用いるＧａＡｓ基板の導電性をｎ型とし、ＧａＰコンタクト層７の導電性をｐ型とし、貼り替え型ＬＥＤ用エピタキシャルウェハの完成時には、いわゆるｎサイドアップの構造を採用したが、ｐサイドアップの構造を採る様に各層の導電性を逆にしても、同様な効果が得られる。

次に、本発明の実施例を説明する。
（実施例）
図１に示した上記実施形態と同じ断面構造を有し、発光波長が６３０ｎｍ付近の赤色ＬＥＤ素子を作製した。図２Ａ及び図２Ｂに、本実施例のＬＥＤ素子の製造工程の工程図を示す。

まず、図２Ａ（ａ）に示す構造の発光波長６３０ｎｍ付近の赤色ＬＥＤ用エピタキシャルウェハを作製した。エピタキシャル成長方法、エピタキシャル層膜厚、エピタキシャル構造や電極形成方法、及びＬＥＤ素子製作方法は、以下の通りである。

直径３インチのｎ型ＧａＡｓ基板１上に、ＭＯＶＰＥ法で、ｎ型（Ａｌ_０.７Ｇａ_０.３）_０.５Ｉｎ_０.５Ｐエッチングストップ層（Ｓｉドープ、膜厚２００ｎｍ、キャリア濃度１×１０^１８／ｃｍ^３）２、ｎ型ＧａＡｓコンタクト層（Ｓｉドープ、膜厚ｌ００ｎｍ、キャリア濃度１×１０^１８／ｃｍ^３）３、ｎ型（Ａｌ_ｏ.７Ｇａ_０.３）_０.５Ｉｎ_０.５Ｐクラッド層（Ｓｉドープ、膜厚２.０μｍ、キャリア濃度１×１０^１８／ｃｍ^３）４、ア
ンドープ（Ａｌ_０.１Ｇａ_０.９）_０.５Ｉｎ_０.５Ｐ活性層（膜厚５００ｎｍ）５、ｐ型（Ａｌ_０.７Ｇａ_０.３）_０.５Ｉｎ_０.５Ｐクラッド層（Ｍｇドープ、膜厚４００ｎｍ、キャリア濃度１.２×１０^１８／ｃｍ^３）６、ｐ型ＧａＰコンタクト層（Ｍｇドープ、膜厚８
００ｎｍ、キャリア濃度１×１０^１８／ｃｍ^３）７を、順次積層成長させ、出発基板であるＧａＡｓ基板１上に化合物半導体層１４を作製した。なお、ここでいう「アンドープ（un-dope）」とは、ドーパントの積極的添加を行なわない、との意味であり、通常の製造
工程上、不可避的に混入するドーパント成分の含有（例えば１０^１３〜１０^１６／ｃｍ^３程度を上限とする）をも排除するものではない。

ここで、上記した化合物半導体層１４の成長パラメータ、使用原料などは次の様に定めた。まず、ＭＯＣＶＤ装置を用いたＭＯＶＰＥ法による成長温度は６５０℃とし、成長圧力約６６６６Ｐａ（５０Torr）、各層の成長速度は０.３〜１.０ｎｍ／sec、Ｖ／III比は約２００前後で行った。因みにここで言うＶ／III比とは、分母をＴＭＧａやＴＭＡｌな
どのIII族原料のモル数とし、分子をＡｓＨ_３、ＰＨ_３などのＶ族原料のモル数とした場
合の比率（商）を指す。ＭＯＶＰＥ成長における原料としては、例えばトリメチルガリウム（ＴＭＧａ）、トリエチルガリウム（ＴＥＧａ）、トリメチルアルミニウム（ＴＭＡｌ）、又はトリメチルインジウム（ＴＭＩｎ）等の有機金属ガスや、アルシン（ＡｓＨ_３）、ホスフィン（ＰＨ_３）等の水素化物ガスを用いた。ｎ型半導体層の導電型決定不純物の添加物原料としては、ジシラン（Ｓｉ_２Ｈ_６）を用い、ｐ型半導体層の導電型決定不純物の添加物原料としては、ビスシクロペンタジエニルマグネシウム（Ｃｐ_２Ｍｇ）を用いた。その他に、ｎ型層の導電型決定不純物の添加物原料として、セレン化水素（Ｈ_２Ｓｅ）、モノシラン（ＳｉＨ_４）、ジエチルテルル（ＤＥＴｅ）、ジメチルテルル（ＤＭＴｅ）を用いることもできる。その他に、ｐ型層のｐ型添加物原料として、ジメチルジンク（ＤＭＺｎ）、ジエチルジンク（ＤＥＺｎ）などを用いる事も出来る。

次に、このＬＥＤ用エピタキシャルウェハをＭＯＣＶＤ装置から搬出した後、ｐ型ＧａＰコンタクト層７の表面にｐ‐ＣＶＤ（プラズマＣＶＤ）装置でＳｉＯ_２膜１５を約１１０ｎｍ成膜した（図２Ａ（ｂ））。そして更に、レジストやマスクアライナなどの一般的なフォトリソグラフィー装置・技術を用いると共に、純水で希釈したフッ酸エッチング液を用いてＳｉＯ_２膜１５に開口部を形成し、更にその開口部には真空蒸着法によって界面電極８を形成した（図２Ａ（ｃ））。界面電極８の材料にはＡｕＺｎ合金（金・亜鉛合金、Ａｕ：９５ｗｔ％、Ｚｎ：５ｗｔ％）を用いた。また、界面電極８は、後に形成される表面電極１２の直下以外の領域に配置される様に適宜設計されている。界面電極８の配置は次の通りである。

図３には、本実施例のＬＥＤ素子（ベアチップ）１００の上面図を示す。図３に示すように、本実施例の表面電極１２は、ＬＥＤ素子１００の上面中央に位置する直径１００μｍのパッド電極１２ａと、当該パッド電極１２ａの４箇所（９０度ずつに配置）から延伸された、長さ１００μｍ、幅１５μｍの細線電極１２ｂとから構成されている。界面電極８は断面が直径１５μｍの円形ドット形状であり、各界面電極８は、発光ダイオード１００の上面から見て、表面電極１２直下の領域と重ならない領域部分に分散して配置される
。ＬＥＤ素子１００の第一主表面上から見て表面電極１２と重なる部分に位置する界面電極は、フォトマスクの設計段階から予め除去して設計している。
界面電極８は、図３に示すように、隣接する界面電極８，８の中央間ピッチを４０μｍとし、六方最密充填構造状に配置されている。即ち、一辺４０μｍの正六角形を蜂の巣状に連続して平面上に描いたときの、各正六角形の頂点および中心に界面電極８が位置するように配置させた。

次に、上記界面電極８付きエピタキシャルウェハ（図２Ａ（ｃ））上に、真空蒸着法によって、金属光反射層９としてＡｌ（アルミニウム）を４００ｎｍ形成した。更に、金属光反射層９上に合金化バリア層１６としてＰｔ（白金）を５０ｎｍ、金属接合層１１ａとしてＡｕ（金）を５００ｎｍを順次形成した（図２Ａ（ｄ））。

そして一方では、導電性支持基板として用意した直径３インチの導電性ｐ型Ｓｉ支持基板１０の第一主表面上に、真空蒸着法によって、オーミック電極兼合金化バリア層としてＴｉ層１８を２５０ｎｍ形成し、更にＴｉ層１８の上に膜厚５００ｎｍのＡｕ金属接合層１１ｂを形成した（図２Ｂ（ｅ））。

上記の様にして作製したエピタキシャルウエハ（図２Ａ（ｄ））の金属接合層１１ａと、Ｓｉ支持基板（図２Ｂ（ｅ））の金属接合層１１ｂとを熱圧着法によって貼合せる。貼合せは、圧力約１.３３Ｐａ（０.０１Torr）の雰囲気でウェハに圧力を１５Ｋｇｆ／ｃｍ^２加えた状態で、温度３５０℃に加熱し、更にその状態で３０分間加熱保持することによって貼合せウェハを得た（図２Ｂ（ｆ））。

次に、支持基板１０に貼合せたエピタキシャルウエハの基板材であるＧａＡｓ基板１をアンモニア水と過酸化水素水との混合エッチャントを用いてウェットエッチングにより除去し、ｎ型（Ａｌ_０.７Ｇａ_０.３）_０.５Ｉｎ_０.５Ｐエッチングストップ層２を露出させた。更に、当該エッチングストップ層２を塩酸を用いてウェットエッチングにて除去し、ｎ型ＧａＡｓコンタクト層３を露出させた（図２Ｂ（ｇ））。

次に、ＧａＡｓコンタクト層３表面にフォトリソグラフィー装置・技術を応用し、前述した形状の表面電極１２を真空蒸着法にて形成した。表面電極１２の構造は、ＡｕＧｅ（金・ゲルマニウム合金）、Ｎｉ（ニッケル）、Ａｕ（金）を、それぞれ１００ｎｍ、２０ｎｍ、６００ｎｍの膜厚で順次形成した。表面電極１２形成後、硫酸と過酸化水素水と水との混合エッチャントを用いて、先に形成した表面電極１２をマスク材とし、表面電極１２直下以外のｎ型ＧａＡｓコンタクト層３をウェットエッチングにて除去し、この選択性エッチングによってｎ型（Ａｌ_０.７Ｇａ_０.３）_０.５Ｉｎ_０.５Ｐクラッド層４を露出させた。更に、Ｓｉ支持基板１０の第二主表面には、全面に裏面電極１３を同じく真空蒸着法によって形成した。裏面電極１３は、ＡｕＳｎ（金・錫合金）、Ｐｔ（白金）、Ａｕ（金）を、それぞれ２５０ｎｍ、５０ｎｍ、５００ｎｍの膜厚で順次形成し、その後、電極の合金化処理であるアロイ工程を、上下独立ヒータを備えたアロイ装置で行った。アロイ条件は窒素ガス雰囲気中にて４００℃まで加熱し、その状態で５分間熱処理する事とした。ウェハはグラファイト製のトレー上に載せ、トレーを下部ヒータの組み込まれた下部プレート上に設置した。アロイ工程の後、上記の様にして形成された貼り替え型のＬＥＤ用エピタキシャルウェハを表面電極１２の円形パッド部が略中央に配置される様にダイシング装置を用いて切断し、チップサイズ３００μｍ角の貼り替え型ＬＥＤ素子（ベアチップ）を作製した（図２Ｂ（ｈ））。この時のＬＥＤ素子１００の光取り出し面側、つまり上面側から見た外観図を図３に示す。

更に、当該ＬＥＤ素子（ベアチップ）をＴＯ‐１８ステム２０上にダイボンディング、ワイヤボンディングを行って実装し、ＬＥＤ素子に通電出来る状態にまで作製した（図２
Ｂ（ｉ））。１９はＡｕワイヤー、２１はピンである。

上記の通りに作製されたＬＥＤ素子の初期特性を評価した所、２０ｍＡ通電時（評価時）の特性は表１に示した通りの結果となった。図４に、表１記載のＬＥＤ素子特性の評価を行ったＬＥＤ素子のＬＥＤウェハ上の評価位置を示す。

表１に示す通り、ＬＥＤウェハ面内のいずれのＬＥＤ素子も、高発光出力、低動作電圧のものが得られた。また、本実施例では、ＬＥＤ素子作製の工程を経ても、ウェハ外周部には合金化反応、メルト化現象が生じなかった。
これは、Ｔｉ層１８がＳｉ支持基板１０とは直接合金化反応をしないということと、Ａｕ金属接合層１１ｂとＳｉ支持基板１０との間のＡｕ‐Ｓｉ合金化反応を抑止するバリア効果に優れるということと、Ｔｉ層１８が密着性良くＳｉ支持基板１０上に形成出来、尚且つＳｉ支持基板１０と良好なオーミック性接触が得られるという点が重なって実現したものである。また、Ｐｔなどの既知のバリア材料と異なり、ＡｌやＮｉなどと同様に安価に入手する事が出来る。更にはＳｉ支持基板１０側の金属層の構造を極めて簡素に構成出来る為、製造が容易であると共に真空蒸着器などの装置も蒸発源などを少なく出来る為、安価な構成に抑えることが出来る。これらのことにより、総じて貼り替え型ＬＥＤの製造コストを低く抑えられる他、高い製造歩留まりでＬＥＤを作製することが可能となった。

なお、上記実施例においては、発光波長６３０ｎｍの赤色ＬＥＤ素子を作製したが、同じＡｌＧａＩｎＰ系の材料を用いて製作されるそれ以外のＬＥＤ素子、例えば発光波長５６０ｎｍ〜６６０ｎｍのＬＥＤ素子においても、使用される各層の材料、キャリア濃度は同様であり、特にコンタクト層においては一切の変更点を持たない。従って、仮にＬＥＤ素子の発光波長を上記実施例と異なる波長帯域としても同様の効果が得られるのは言うまでもない。

また、上記実施例においては、化合物半導体にて構成されるエピタキシャル層の構造を、ＡｌＧａＩｎＰエッチングストップ層２、ＧａＡｓコンタクト層３、ＡｌＧａＩｎＰクラッド層４，６、ＡｌＧａＩｎＰ活性層５、ＧａＰコンタクト層７で構成したが、特にこれらのみの構造に限定されるものではなく、これら以外に中間的な組成を有するいわゆる中間層が挿入されたり、別の材料によってコンタクト層が構成された構造に置き換わったり、ＤＢＲ層（分布ブラッグ反射層）が挿入されていたりしても、特に本発明の特徴となる支持基板１０、Ｔｉ層１８、金属接合層１１の関係に大きな相違が無い場合においては、同様な効果が得られると言える。

また、上記実施例においては、Ｓｉ支持基板１０の第一主表面上にＴｉ層１８を、その上にＡｕ金属接合層１１を形成した構造としたが、例えばＴｉ層１８とＡｕ金属接合層１１との間にＰｔなどのＡｕと合金化反応し難い材料をある程度の厚さで挿入した構造としてもよい。

（比較例１）
比較例１として、上記実施例と同様な構造の発光波長６３０ｎｍ付近の赤色ＬＥＤ素子を作製した。エピタキシャル成長の方法、エピタキシャル層膜厚、エピタキシャル層構造、界面電極、金属光反射層、Ｓｉ支持基板への貼り替え方法、エッチング方法等のプロセス工程やＬＥＤ素子製作方法は、基本的に上記実施例と同じとしたが、この比較例１では、Ｓｉ支持基板１０の第一主表面上に形成する金属膜の構造を次の様に構成した。

Ｓｉ支持基板１０の第一主表面上に、ＡｕＳｎ（金・錫合金）、Ｐｔ（白金）、Ａｕ（金）を、それぞれ２５０ｎｍ、５０ｎｍ、５００ｎｍの膜厚で順次形成した。ＡｕＳｎ層がオーミックコンタクト金属層、Ｐｔ層が拡散防止バリア層、Ａｕ層が金属接合層となる。

上記の様な構造として作製されたＬＥＤ素子の初期特性を上記実施例と同様に評価した所、表２に示した通りの結果となった。

上記のＬＥＤ素子作製の工程を経た所、直径３インチの貼り替え型ＬＥＤ用エピタキシャルウェハの大部分の領域において、金属接合層のＡｕ若しくはオーミック電極として用いたＡｕＳｎ層に含まれるＡｕと、Ｓｉ支持基板のＳｉとの合金化反応、メルト化現象に起因するエピタキシャル層の浮き上がり現象が生じてしまった。この浮き上がり現象が生じた領域は、激しく合金化しているためにＬＥＤ特性が大幅に悪化しており、更に、表面の観察状態が無合金化反応の領域とは大きく異なる為、画像認識機能を応用したウェハプローバなどの検査装置にて認識することが出来ない。即ち、上記浮き上がり現象が生じた領域はＬＥＤ素子として工業的に不十分な特性を有する部分であり、この領域の面積分（直径３インテウェハのおよそ５０〜８０％程度のばらつきを有している）の歩留まりゼロであり、そのままロスとなった。

（比較例２）
比較例２として、上記実施例と同様な構造の発光波長６３０ｎｍ付近の赤色ＬＥＤ素子を作製した。エピタキシャル成長の方法、エピタキシャル層膜厚、エピタキシャル層構造、界面電極、金属光反射層、Ｓｉ支持基板への貼り替え方法、エッチング方法等のプロセス工程やＬＥＤ素子製作方法は、基本的に上記実施例と同じとしたが、この比較例２では、Ｓｉ支持基板１０の第一主表面上に形成する金属膜の構造を次の様に構成した。

Ｓｉ支持基板１０の第一主表面上に、Ａｌ（アルミニウム）、Ｐｔ（白金）、Ａｕ（金）を、それぞれ２５０ｎｍ、５０ｎｍ、５００ｎｍの膜厚で順次形成した。ここで、Ａｌ層はＳｉ支持基板１０に対してオーミック電極の役割を果たしている。またＰｔ層はＳｉ支持基板１０を構成するＳｉと金属接合層１１であるＡｕとの合金化反応を抑止する効果も持つが、ＡｌとＡｕとは非常に合金化し易い材料である為、Ａｌ‐Ａｕの合金化反応を抑止する目的の方が強い。

上記の様な構造として作製されたＬＥＤ素子の初期特性を上記実施例と同様に評価した所、表２に示した通りの結果となった。

この比較例２の場合、上記比較例１とは異なり、ＬＥＤ素子作製の工程を経た時の合金化反応、メルト化現象はウェハの外周部のみに抑えられ、その領域はウェハ外周（エッジ部）からおよそ６ｍｍ程度に抑えられた。この領域はＬＥＤ素子として工業的に不十分な特性を有する部分であり、この領域の面積分（直径３インチウェハのおよそ３０％に相当）の歩留まりはゼロで、そのままロスとなった。ロスエリアの面積が上記比較例１よりも抑えられた理由としては、Ｓｉ支持基板の第一主表面の直上に形成されたＡｌ層がＳｉとメルト化反応を直接は起こさないことが大きな要因になっている。
しかしながら、それでもメルト化現象を起こし、エピタキシャル層の浮き上がりが生じてしまう理由は、Ａｌ層とＡｕ金属接合層とが合金化反応を起こし、ＡｕがＡｌ層側、つまりＳｉ支持基板側に近く拡散して来てしまった為に、ＡｕとＳｉとの合金化反応が生じたものである。つまり、Ｐｔ合金化バリア層（膜厚５０ｎｍ）はＡｌ層とＡｕ金属接合層との合金化反応を抑止するのに不十分であった。

また、上記比較例２に記載した貼り替え型ＬＥＤ素子の場合、Ｓｉ支持基板の第一主表面側のＡｕ金属接合層とＡｌ層とが、エピタキシャルウェハとの貼合せ工程時の加熱温度によって合金化反応を起こしてしまう。ＡｕとＡｌとのＡｕ‐Ａｌ合金が生じると、Ａｕの金属原子の拡散反応がスムーズに行われなくなり、Ａｕ同士の熱圧着金属接合に対して接合不良の悪影響を及ぼす。この為、本比較例２の貼り替え型ＬＥＤ用エピタキシャルウェハの場合、ウェハ外周部以外の領域においても、無秩序的に貼り合わせ不良の部分が発生した。貼合せ不良の部分は出発基板であるＧａＡｓのウェットエッチングによる除去工程後に、支持基板側に転写されたエピタキシャル層が剥離し、浮き上がってボイドが生じた状態になっていた。このボイド部（貼合せ不良の部分）は、ＬＥＤ素子として取得する
事が出来ない為にＬＥＤ素子製造の歩留まりを低下させている。

（比較例３）
比較例３として、上記実施例と同様な構造の発光波長６３０ｎｍ付近の赤色ＬＥＤ素子を作製した。エピタキシャル成長の方法、エピタキシャル層膜厚、エピタキシャル層構造、界面電極、金属光反射層、Ｓｉ支持基板への貼り替え方法、エッチング方法等のプロセス工程やＬＥＤ素子製作方法は、基本的に上記実施例と同じとしたが、この比較例３では、Ｓｉ支持基板１０の第一主表面上に形成する金属膜の構造を次の様に構成した。

Ｓｉ支持基板１０の第一主表面上に、Ｎｉ（ニッケル）、Ａｕ（金）を、それぞれ２５０ｎｍ、５００ｎｍの膜厚で順次形成した。ここで、Ｎｉ層はＳｉ支持基板１０に対してオーミック電極の役割を果たしているが、Ｎｉ層は合金化バリア層としての効果も有することは既知の通りである。また、その他方で一般的なバリア層であるＰｔとは原材料費の面で大きく異なり、Ａｌなどと同じ様に安価に入手出来る材料でもある。即ち、Ｎｉ層はＳｉ支持基板１０の第一主表面上に形成され、Ｓｉとのオーミック性接触を得ると同時にＡｕ金属接合層とＳｉ支持基板との合金化反応を抑止する為に設けられたものである。

上記の様な構造として作製されたＬＥＤ素子の初期特性を上記実施例と同様に評価した所、表４に示した通りの結果となった。

この比較例３の場合、上記比較例１の場合よりも状態が悪く、ＬＥＤ素子作製の工程を経た時の合金化反応、メルト化現象はウェハのほぼ全面に生じてしまった。この領域はＬＥＤ素子として工業的に不十分な特性を有し、この領域の面積分（直径３インチウェハのおよそ９０％〜１００％に相当）の歩留まりはゼロであり、そのままロスとなった。ロスエリアの面積が上記比較例１よりも大きくなった理由として、Ｓｉ支持基板の第一主表面の直上に形成されたＮｉは、Ｓｉと激しく合金化する材料であり、その合金化した部分の
拡散力は非常に強く、Ｎｉ‐Ｓｉの合金化領域が一挙に金属光反射層の部分にまで到達してしまう。金属光反射層にまで合金化領域が侵食すると、金属光反射層の反射率が著しく低下し、ひいてはＬＥＤ素子の発光出力が大幅に低下してしまうのである。

本発明の実施形態に係るＬＥＤ素子の構造を示す断面図である。 本発明の実施例のＬＥＤ素子の製造工程の一部を示す工程図である。 本発明の実施例のＬＥＤ素子の製造工程の一部を示す工程図である。 本発明の実施例のＬＥＤ素子の上面図である。 本発明の実施例及び従来例のＬＥＤ素子に対して、その特性を評価したＬＥＤウェハ上のＬＥＤ素子の取得位置を示した図である。 金属光反射層に適用可能な種々の金属における光反射率の測定値を示す図である。 本発明の実施形態のＬＥＤ素子における界面電極の占有面積率と、発光出力及び動作電圧との関係を測定した結果を示す図である。

符号の説明

１ ｎ型ＧａＡｓ基板（成長用基板）
２ ｎ型ＡｌＧａＩｎＰエッチングストップ層
３ ｎ型ＧａＡｓコンタクト層
４ ｎ型ＡｌＧａＩｎＰクラッド層
５ ＡｌＧａＩｎＰ活性層
６ ｐ型ＡｌＧａＩｎＰクラッド層
７ ｐ型ＧａＰコンタクト層
８ 界面電極
９ 金属光反射層
１０ Ｓｉ支持基板（導電性支持基板）
１１ Ａｕからなる金属接合層
１１ａ 成長用基板側の金属接合層
１１ｂ 支持基板側の金属接合層
１２ 表面電極
１３ 裏面電極
１４ 化合物半導体層
１５ ＳｉＯ_２膜（誘電体層）
１６ 合金化バリア層
１８ Ｔｉ層
１９ Ａｕワイヤー
２０ ＴＯ‐１８ステム
１００ ＬＥＤ素子

Claims (7)

1. 発光層部を有する化合物半導体層と、
   前記化合物半導体層を支持する導電性支持基板と、
   前記化合物半導体層と前記導電性支持基板との間に設けられ、前記発光層部からの光を反射する金属光反射層と、
   前記化合物半導体層と前記金属光反射層との接合界面の一部に形成された、前記化合物半導体層と合金化した界面電極と、
   前記導電性支持基板の前記金属光反射層側の主表面に接して形成されたＴｉ層と、
   前記Ｔｉ層の前記金属光反射層側の主表面に接して形成されたＡｕからなる金属接合層
   と、
   前記化合物半導体層の光取出し面となる第一主表面側に形成された表面電極と、
   前記導電性支持基板の前記Ｔｉ層とは反対側の主表面側に形成された裏面電極と、
   を備え、
   前記導電性支持基板がＳｉ基板であり、
   前記界面電極が、前記化合物半導体層と前記金属光反射層との間に形成された誘電体層の開口部の内部にのみ、前記化合物半導体層の第二主表面と前記金属光反射層とを接続して形成された金属層であることを特徴とする半導体発光素子。
2. 請求項１に記載の半導体発光素子において、前記導電性支持基板の抵抗率が０.１Ω・ｃｍ以下であることを特徴とする半導体発光素子。
3. 請求項１または２に記載の半導体発光素子において、前記Ｔｉ層の厚さが５０ｎｍ以上２μｍ以下であることを特徴とする半導体発光素子。
4. 請求項１乃至３のいずれかに記載の半導体発光素子において、前記金属接合層の厚みが０.５μｍ以上３μｍ以下であることを特徴とする半導体発光素子。
5. 請求項１乃至４のいずれかに記載の半導体発光素子において、前記化合物半導体層の第二主表面の表面積に対する、前記界面電極が前記化合物半導体層の第二主表面に接する面の表面積の割合が、３０％以下であることを特徴とする半導体発光素子。
6. 請求項１乃至５のいずれかに記載の半導体発光素子において、前記界面電極が、前記表面電極の直下の領域外に分散して形成されていることを特徴とする半導体発光素子。
7. 請求項１乃至６のいずれかに記載の半導体発光素子において、前記誘電体層の主成分がＳｉＯ₂であることを特徴とする半導体発光素子。

Images