JP4771510B2 - 半導体層の製造方法及び基板の製造方法 - Google Patents

半導体層の製造方法及び基板の製造方法 Download PDF

Info

Publication number
JP4771510B2
JP4771510B2 JP2004185237A JP2004185237A JP4771510B2 JP 4771510 B2 JP4771510 B2 JP 4771510B2 JP 2004185237 A JP2004185237 A JP 2004185237A JP 2004185237 A JP2004185237 A JP 2004185237A JP 4771510 B2 JP4771510 B2 JP 4771510B2
Authority
JP
Japan
Prior art keywords
layer
separation
substrate
semiconductor layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004185237A
Other languages
English (en)
Other versions
JP2006012986A (ja
JP2006012986A5 (ja
Inventor
芳信 関口
隆夫 米原
誠 古藤
昌宏 奥田
哲也 嶋田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2004185237A priority Critical patent/JP4771510B2/ja
Priority to US10/566,170 priority patent/US7399693B2/en
Priority to PCT/JP2005/011388 priority patent/WO2006001285A1/en
Priority to TW094120284A priority patent/TWI304599B/zh
Publication of JP2006012986A publication Critical patent/JP2006012986A/ja
Publication of JP2006012986A5 publication Critical patent/JP2006012986A5/ja
Application granted granted Critical
Publication of JP4771510B2 publication Critical patent/JP4771510B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02461—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0213—Sapphire, quartz or diamond based substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0217—Removal of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP

Description

本発明は、分離工程を利用した半導体層の製造方法及びその応用に関する。
Ａｌ２Ｏ３基板上にＧａＮ層をエピタキシャル成長させ、その後、Ａｌ２Ｏ３基板に対してその裏面よりパルスレーザーを照射することにより、Ａｌ２Ｏ３基板とＧａＮ層との界面近傍でＧａＮを分解し、Ａｌ２Ｏ３基板からＧａＮ層を分離する方法（以下、レーザーリフトオフ法と呼ぶ。）が、特許文献１乃至３並びに非特許文献１乃至３に記載されている。
米国特許第６５５９０７５号公報 米国特許第６０７１７９５号公報 特許第３５１８４５５号公報 Ｏ．Ａｍｂａｃｈｅｒ ｅｔ ａｌ．、Ｍａｔｅｒｉａｌｓ Ｒｅｓｅａｒｃｈ Ｓｏｃｉｅｔｙ Ｓｙｍｐｏｓｉｕｍ、Ｖｏｌ．６１７（２０００）、ｐｐ．Ｊ１．７．１−Ｊ１．７．１２ Ｗ．Ｓ．Ｗｏｎｇ ｅｔ ａｌ．、Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ、Ｖｏｌ．７５、Ｎｏ．１０、６ Ｓｅｐｔｅｍｂｅｒ １９９９、ｐｐ．１３６０−１３６２ Ｄ．Ｍｏｒｉｔａ ｅｔ ａｌ．、Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ、Ｖｏｌ．４１（２００２）、ｐｐ．Ｌ１４３４−Ｌ１４３６
レーザーリフトオフ法では、パルスレーザーの照射による分離の際に、ＧａＮの分解によって発生するＮ２ガスのガス圧によって、Ａｌ２Ｏ３基板に割れが生じてしまうことがある。そして、この際に、ＧａＮ層にマイクロクラック等のダメージを与えられることがある。マイクロクラックは、ダメージを受けたＧａＮ層上にその後に形成される素子の特性劣化や歩留まりの低下等をまねく要因となる。
また、レーザーリフトオフ法では、パルスレーザーで基板の全面を走査する必要があるために、分離のために長時間を要することになる。
また、レーザーリフトオフ法では、ＧａＮ層の分離面に、パルスレーザーの走査による痕跡としての凹凸が生じてしまう。この凹凸を除去するためには研磨等の付加的な工程が必要となり、作業の煩雑化が生じ、製造工程が増えることで歩留まりの低下をまねくことがある。
また、レーザーリフトオフ法では、半導体層を成長させるための基板として適用される基板は、レーザー光を透過するＡｌ２Ｏ３基板等の透過性基板に限定される。よって、レーザーリフトオフ法にＳｉＣ基板、ＧａＡｓ基板、Ｇｅ基板等の非透過性基板を適用することは困難である。
以上のように、レーザーリフトオフ法による基板の分離方法を半導体デバイスの量産に導入するに際しては、素子特性を良好にすると共に、歩留まりの向上等を良好にするためのさらなる技術開発が求められている。
本発明は、上記の課題認識を基礎としてなされたものであり、新規の分離技術を利用した半導体層の製造方法及びその応用を提供することを目的とする。
本発明の第１の側面は、シード基板から分離された半導体層の製造方法に係り、前記製造方法は、シード基板上に分離層をヘテロエピタキシャル成長させる分離層形成工程と、前記分離層上に半導体層を形成する半導体層形成工程と、前記半導体層形成工程を経て形成される複合部材から前記分離層を利用して前記半導体層を分離する分離工程とを含むことを特徴とする。
本発明の好適な実施形態によれば、前記分離層形成工程では、前記分離層として、前記分離層の内部、及び／又は、前記分離層と前記半導体層との界面、及び／又は、前記分離層と前記シード基板との界面に歪エネルギーを発生させることができる層を形成することが好ましい。
本発明の好適な実施形態によれば、前記分離層形成工程では、格子定数及び／又は熱膨張係数が前記シード基板と異なる材料で前記分離層を形成することが好ましい。
本発明の好適な実施形態によれば、前記分離工程では、前記複合部材に力を印加することにより前記複合部材から前記半導体層を分離することが好ましい。
本発明の好適な実施形態によれば、前記シード基板は、単結晶構造を有することが好ましい。
本発明の好適な実施形態によれば、前記分離層形成工程では、結晶構造を有する分離層を形成することが好ましい。
本発明の好適な実施形態によれば、前記分離層形成工程では、微結晶構造を有する分離層を形成することが好ましい。
本発明の好適な実施形態によれば、前記半導体層形成工程では、単結晶構造を有する半導体層を形成することが好ましい。
本発明の好適な実施形態によれば、前記分離工程では、前記分離層の内部、及び／又は、前記分離層と前記半導体層との界面、及び／又は、前記分離層と前記シード基板との界面に、前記シード基板の面方向に沿って広がる亀裂を発生させることにより、前記複合部材から前記半導体層を分離することが好ましい。
本発明の好適な実施形態によれば、前記シード基板は、Ａｌ２Ｏ３、ＳｉＣ、ＧａＡｓ、ＩｎＰ、Ｇｅ、Ｓｉからなるグループから選択されるいずれかの材料により構成されることが好ましい。
本発明の好適な実施形態によれば、前記分離層形成工程では、化合物半導体により構成される分離層を形成することが好ましい。
本発明の好適な実施形態によれば、前記分離層形成工程では、ＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＡｌＮ、ＡｌＡｓ、ＡｌＧａＡｓ、ＩｎＧａＡｓ、ＩｎＡｌＡｓ、ＩｎＧａＡｌＰ、ＩｎＧａＡｓＰ、ＩｎＧａＰからなるグループから選択されるいずれかの材料により構成される分離層を形成することが好ましい。
本発明の好適な実施形態によれば、前記半導体層形成工程では、ＧａＮ、ＧａＡｓ、ＩｎＰ、ＡｌＧａＡｓ、ＩｎＧａＮ、ＡｌＧａＮ、ＡｌＮ、ＡｌＡｓ、ＩｎＧａＡｓ、ＩｎＡｌＡｓ、ＩｎＧａＡｌＰ、ＩｎＧａＡｓＰ、ＩｎＧａＰからなるグループから選択されるいずれかの材料により構成される半導体層を形成することが好ましい。
本発明の好適な実施形態によれば、前記半導体層形成工程は、前記半導体層をエピタキシャル成長により形成することが好ましい。
本発明の好適な実施形態によれば、前記シード基板は、Ａｌ２Ｏ３又はＳｉＣにより構成され、前記分離層は、ＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＡｌＮからなるグループから選択されるいずれかの材料により構成されることが好ましい。
本発明の好適な実施形態によれば、前記シード基板は、ＧａＡｓ、ＩｎＰ、Ｇｅからなるグループから選択されるいずれかの材料により構成され、前記分離層は、ＡｌＧａＡｓ、ＩｎＧａＡｓ、ＩｎＡｌＡｓ、ＩｎＧａＡｌＰ、ＩｎＧａＡｓＰ、ＩｎＧａＰからなるグループから選択されるいずれかの材料により構成されることが好ましい。
本発明の好適な実施形態によれば、前記製造方法は、前記シード基板と前記分離層との間において、前記基板及び前記分離層に対して選択的にエッチングが可能な材料で分離補助層を形成する工程を更に含むことが好ましい。
本発明の好適な実施形態によれば、前記製造方法は、前記シード基板と前記分離層との間に分離補助層を形成する工程を更に含み、前記分離補助層は、それに接する層よりもＡｌを多く含んでいることが好ましい。
本発明の好適な実施形態によれば、前記製造方法は、前記シード基板と前記分離層との間において分離補助層を形成する工程を更に含み、前記分離補助層は、ＡｌｘＧａ１−ｘＡｓ（ｘ＞０．９５）を満足する材料で構成されることが好ましい。
本発明の好適な実施形態によれば、前記製造方法は、前記分離工程の前において前記分離補助層の周辺部をエッチングする工程を更に含むことが好ましい。
本発明の好適な実施形態によれば、前記分離工程では、前記複合部材の側面の前記分離層又はその近傍に流体を吹き付けることが好ましい。
本発明の好適な実施形態によれば、前記製造方法は、前記半導体層形成工程の後であって前記分離工程の前において、前記分離層及び前記半導体層が形成された前記シード基板を、前記半導体層を内側にして、ハンドル基板に接合する接合工程を更に含み、前記分離工程では、前記接合工程を経て形成される複合部材から、前記分離層を利用して、前記ハンドル基板とともに前記半導体層を分離することが好ましい。
本発明の好適な実施形態によれば、前記製造方法は、前記半導体層に半導体素子を形成する工程を更に含むことが好ましい。
本発明の好適な実施形態によれば、前記接合工程の前に前記素子形成工程を実施してもよいし、前記分離工程の後に前記素子形成工程を実施してもよい。
本発明の好適な実施形態によれば、前記分離工程の後に残るシード基板を再使用すること、すなわち、前記分離工程の後に残るシード基板を原料として前記分離層形成工程及びその後の工程を更に実施して更に半導体層を製造することが好ましい。
本発明の第２の側面は、半導体層を有する基板の製造方法に係り、前記製造方法は、シード基板上に分離層をヘテロエピタキシャル成長させる分離層形成工程と、前記分離層上に半導体層を形成する半導体層形成工程と、前記分離層及び前記半導体層が形成された前記シード基板を、前記半導体層を内側にして、ハンドル基板に接合する接合工程と、前記接合工程を経て形成される複合部材から、前記分離層を利用して、前記ハンドル基板とともに前記半導体層を分離して、前記ハンドル基板上に前記半導体層を有する基板を得る分離工程とを含むことを特徴とする。
本発明の好適な実施形態によれば、前記基板の製造方法は、前記半導体層に半導体素子を形成する素子形成工程を更に含みうる。ここで、前記素子形成工程は、前記接合工程の前に実施されてもよいし、前記接合工程の後に実施されてもよい。
前記半導体素子は、例えば、発光ダイオード又はレーザーを含みうる。
本発明によれば、新規の分離技術を利用した半導体層の製造方法及びその応用を提供することができ、本発明によれば、例えば、ダメージが少ない半導体層又はそれを有する基板を製造すること、及び／又は、歩留まりを向上させること、及び／又は、スループットを向上させること、及び／又は、ハンドル基板の選択の自由度を向上させることができる。
以下、添付図面を参照して本発明の好適な実施の形態を詳細に説明する。
[第１の実施形態（分離方法）]
以下、本発明の好適な第１の実施形態として、基板から半導体層を分離する方法、或いは、基板から分離された半導体層を製造する方法について説明する。図１は、基板から半導体層を分離する方法、或いは、基板から分離された半導体層を製造する方法を概略的に示す図である。
まず、図１（ａ）に示す分離層形成工程において、Ｇｅ基板等の結晶性を有するシード基板１の上に、シード基板１とは格子定数の異なる半導体層、例えばＡｌＡｓ又はＩｎＧａＡｓからなる分離層２をヘテロエピタキシャル成長させる。
次いで、図１（ｂ）に示す半導体層形成工程において、分離層２の上にＧａＡｓ等の半導体層３を形成し、基板１、分離層２及び半導体層３を含む複合部材１ａを形成する。この際に、半導体層３に半導体素子を形成することもできる。
次いで、図１（ｃ）に示す分離工程において、分離層２を利用して複合部材１ａから半導体層３を分離する。半導体層３の分離は、例えば、分離層２の内部、及び／又は、分離層２と半導体層３との界面、及び／又は、分離層２と基板１との界面に、複合部材１ａの面方向に沿って広がる亀裂を形成することによってなされうる。なお、図１（ｃ）には、分離層２と基板１との界面に、複合部材１ａの面方向に沿った亀裂ｃを形成することにより、複合部材１ａから半導体層３が分離される様子が模式的に示されている。
例えば、Ｇｅ基板等の結晶性を有するシード基板１の上に、基板１とは格子定数及び／又は熱膨張係数の異なるＩｎＧａＡｓ等の分離層２をヘテロエピタキシャル成長させ、分離層２上にＧａＡｓ等の半導体層３を形成することにより、分離層２の内部、及び／又は、分離層２と半導体層３との界面、及び／又は、分離層と基板１との界面に、格子定数及び／又は熱膨張係数の不整合に起因する歪みエネルギーを集中的に生じさせることができる。そして、その後に、複合部材（複合基板）１ａの全体、又は、その一部（例えば、分離層２の内部、及び／又は、分離層２と半導体層３との界面、及び／又は、分離層２と基板１との界面）に、分離を誘発するための力（分離誘発力）を外部から印加することにより、複合部材１ａの内部に生じている歪みエネルギーを利用して複合部材１ａから半導体層２を分離することができる。ここで、複合部材１ａの全体又は一部に分離誘発力を印加することにより、複合部材１ａ（或いは、半導体層３、分離層２、基板１）の面方向に沿って平面的に分布する歪エネルギーを有する部分に選択的に亀裂を発生させることができる。分離誘発力は、必ずしも、半導体層３が完全に複合部材１ａから分離されるまで印加し続ける必要はない。複合部材１ａに部分的に亀裂が生じた後は、外部からの力の印加を停止した場合においても、その部分的な亀裂によって新たな歪エネルギーが発生して、それによって自己促進的に亀裂が広がって分離層３が複合部材から完全に分離されることもある。
シード基板１とそれから分離すべき半導体層２との間に分離層２を設けることにより、半導体層２に大きなダメージを与えることなく、分離層２の内部、及び／又は、分離層２と半導体層３との界面、及び／又は、分離層２と基板１との界面のみに亀裂を生じさせて、基板１から半導体層２を分離することができる。
シード基板１は、単結晶構造を有する材料により構成されることが望ましく、Ｇｅ基板のほか、例えば、Ａｌ２Ｏ３、ＳｉＣ、ＧａＡｓ、ＩｎＰ、Ｓｉの基板が好適である。
分離層２は、シード基板１とは格子定数及び／又は熱膨張係数の異なる材料により構成されるべきであり、ＩｎＧａＡｓのほか、例えば、ＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＡｌＮ、ＡｌＡｓ、ＡｌＧａＡｓ、ＩｎＡｌＡｓ、ＩｎＧａＡｌＰ、ＩｎＧａＡｓＰ、ＩｎＧａＰの化合物半導体材料が好適である。
半導体層３は、ＧａＡｓのほか、例えば、ＧａＮ、ＡｌＧａＡｓ、ＩｎＰ、ＩｎＧａＮ、ＡｌＧａＮ、ＡｌＮ、ＡｌＡｓ、ＩｎＧａＡｓ、ＩｎＡｌＡｓ、ＩｎＧａＡｌＰ、ＩｎＧａＡｓＰ、ＩｎＧａＰのいずれかの材料を含む化合物半導体材料が好適である。
複合部材から半導体層を分離する分離工程では、分離層２又はその近傍に流体Ｗを吹き付けて、分離層２の内部、及び／又は、分離層２と半導体層３との界面、及び／又は、分離層２と基板１との界面に流体Ｗを注入することにより複合部材１ａの当該注入部分に亀裂を発生させて分離を行うことが好適である。
ここで、分離層の一例としてのＡｌＡｓエピタキシャル成長層は、半導体層の一例としてのＧａＡｓ層に対して１０７もの極めて高い選択エッチング特性を有する。この特性を利用して、流体の導入部分を形成することにより、分離の開始位置をより確実に分離層又はその界面に限定することができる。
流体Ｗの注入による分離方法によれば、格子定数及び／又は熱膨張係数の不整合に起因して分離層２の内部、及び／又は、分離層２と半導体層３との界面、分離層２と及び基板１との界面に生じた歪みエネルギーと、流体Ｗの注入によるエネルギーとによって、分離層２の内部、及び／又は、分離層２と半導体層３との界面、分離層２と及び基板１との界面に亀裂を生じさせ、これを面方向に広げることができる。
半導体層の分離工程では、図１（ｄ）に例示的に示すように、複合部材１ａをその面方向に対して略垂直な軸を中心として回転させながら分離層２又はその近傍に流体Ｗを吹き付けると、基板１の外周部から中心部に向かって渦巻き状に分離を進行させることができる。
流体としては、水等の液体のほか、空気、不活性ガス、エッチングガス等の気体を利用することができる。また、複合部材の分離層２又はその近傍に流体を吹き付ける代わりに、チャンバ内に複合部材を収容して該複合部材に流体によって圧力を印加することもできる。
以上のような本発明の好適な実施形態の方法によれば、分離の際に半導体層３及びシード基板１に与えられるダメージは、レーザーリフトオフ法に比較して大幅に低減される。よって、その後に半導体層３に形成される半導体素子の素子特性を良好にすることができる。
また、本発明の好適な実施形態の方法によれば、半導体層３が分離された後のシード基板１を原料として再使用することが可能である。すなわち、分離後のシード基板１を原料として分離層形成工程、半導体層形成工程、分離工程の処理を複数回繰り返し施すことにより、半導体基板の製造コストを大幅に低減することができる。
また、本発明の好適な実施形態の方法によれば、シード基板１として、透過性基板のほか、非透過性基板も利用することができる。
[第２の実施形態（基板の製法）]
以下、本発明の好適な第２の実施形態として、半導体層を有する基板の製造方法について説明する。図２は、半導体層を有する基板の製造方法を概略的に示す図である。
まず、図２（ａ）に示す工程（分離層形成工程、半導体層形成工程）において、Ｇｅ基板等の結晶性を有する第１基板（シード基板）４の上に、第１基板４とは格子定数の異なる半導体層、例えばＩｎＧａＡｓからなる分離層５をヘテロエピタキシャル成長させる。次いで、分離層５の上にＧａＡｓ等の半導体層６を形成する。
次いで、図２（ｂ）に示す接合工程において、半導体層６を内側にして第１基板４をＳｉ基板等の第２基板（ハンドル基板）７に接合して複合部材（複合基板）８を形成する。この接合において、それぞれの接合面に金属膜を形成し、金属面同士の接合とすることで、接合に必要な圧力や温度の制限を緩和することも可能である。この金属層は、接合材料として好適なほか、光反射層としてデバイス性能の向上に寄与する。
次いで、図２（ｃ）に示す分離工程において、複合部材８の分離層５の内部、及び／又は、分離層５と半導体層６との界面、及び／又は、分離層５と第１基板４との界面に面方向に広がる亀裂を生じさせて、半導体層６及び第２基板７を複合部材８から分離する。以上の工程により、半導体層６が第１基板４から第２基板７に移設され、図２（ｄ）に示すように、第２基板７の上に半導体層６を有する基板９が得られる。この分離には、例えば、第１の実施形態で説明した方法を適用することができる。
例えば、Ｇｅ基板等の結晶性を有する第１基板（シード基板）４の上に、第１基板４とは格子定数及び／又は熱膨張係数の異なるＩｎＧａＡｓ等の分離層５をヘテロエピタキシャル成長させ、分離層５上にＧａＡｓ等の半導体層６を形成し、半導体層６を内側にして第１基板４をＳｉ等の第２基板（ハンドル基板）７に接合して複合部材８を形成することにより、分離層５の内部、及び／又は、分離層５と半導体層６との界面、及び／又は、分離層５と第１基板４との界面に、格子定数及び／又は熱膨張係数の不整合に起因する歪みエネルギーを集中的に生じさせることができる。そして、その後、複合部材８の全体、又は、その一部（例えば、分離層５の内部、及び／又は、分離層５と半導体層６との界面、及び／又は、分離層５と第１基板４との界面）に、分離誘発力を印加することにより、複合部材８の内部に生じている歪エネルギーを利用して複合部材８から半導体層６及び第２基板７を分離することができる。
第１基板（シード基板）４は、単結晶構造を有する材料により構成されることが望ましく、Ｇｅ基板のほか、例えば、Ａｌ２Ｏ３、ＳｉＣ、ＧａＡｓ、ＩｎＰ、Ｓｉの基板が好適である。
分離層５は、第１の基板４とは格子定数及び／又は熱膨張係数の異なる材料により構成されるべきであり、ＩｎＧａＡｓのほか、例えば、ＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＡｌＮ、ＡｌＡｓ、ＡｌＧａＡｓ、ＩｎＡｌＡｓ、ＩｎＧａＡｌＰ、ＩｎＧａＡｓＰ、ＩｎＧａＰの化合物半導体材料が好適である。
半導体層６は、ＧａＡｓのほか、例えば、ＧａＮ、ＡｌＧａＡｓ、ＩｎＰ、ＩｎＧａＮ、ＡｌＧａＮ、ＡｌＮ、ＡｌＡｓ、ＩｎＧａＡｓ、ＩｎＡｌＡｓ、ＩｎＧａＡｌＰ、ＩｎＧａＡｓＰ、ＩｎＧａＰのいずれかの材料を含む化合物半導体材料が好適である。
第２基板７は、Ｓｉ等の半導体基板のほか、例えば、Ａｌ、Ｃｕ、Ｃｕ−Ｗ等の金属基板、ガラス等の絶縁性基板、プラスチック等の可撓性基板が好適である。
複合部材から半導体層及び第２基板を分離する工程では、分離層５又はその近傍に流体（液体、又は、気体）Ｗを吹き付け、分離層５の内部、及び／又は、分離層５と半導体層６との界面、分離層５と第１基板４との界面に流体Ｗを注入することにより複合部材の当該注入部分に亀裂を発生させて分離を行うことが好適である。
[第３の実施形態（半導体素子の製造方法）]
以下、本発明の好適な第３の実施形態として、半導体素子を有する半導体層又は基板の製造方法について説明する。図３は、半導体素子を有する半導体層又は基板の製造方法を示す概略的に示す図である。
まず、図３（ａ）に示す工程（分離層形成工程、半導体層形成工程）において、Ｇｅ基板等の結晶性を有する第１基板（シード基板）１０の上に、第１基板１０とは格子定数の異なる半導体層、例えばＩｎＧａＡｓからなる分離層１１をヘテロエピタキシャル成長させる。次いで、分離層１１の上にＧａＡｓ等の半導体層１２を形成する。
次いで、図３（ｂ）に示す半導体素子形成工程において、半導体層１２にＬＥＤ等の半導体素子１３を形成する。なお、典型的には、半導体素子形成工程では、単一の半導体素子が形成されるのではなく、複数の半導体素子のほか、それらを連結する配線等を含む半導体回路が形成され得る。
次いで、図３（ｃ）に示す接合工程において、半導体層１２を内側にして第１基板１０を例えばＳｉ基板等の第２基板（ハンドル基板）１４に接合して複合部材（複合基板）１５を形成する。
次いで、図１（ｄ）に示す分離工程において、複合部材１５の分離層１１の内部、及び／又は、分離層１１と半導体層１２との界面、及び／又は、分離層第１の基板１０との界面に面方向に広がる亀裂を生じさせて、半導体素子１３を有する半導体層１２及び第２基板１４を複合部材１５から分離する。以上の工程により、半導体素子１３を有する半導体層１２が第１基板（シード基板）１０から第２基板（ハンドル基板）１４へ移設され、図３（ｅ）に示すように、第２基板１４の上に、半導体素子１３が形成された半導体層１２を有する基板（或いは半導体デバイス）１６が得られる。この分離には、例えば、第１の実施形態で説明した方法を適用することができる。
なお、半導体素子１３を半導体層１２の上に形成した後に、第１基板１０を第２基板１４に接合する方法のほか、分離により半導体層１２を第１基板１０から第２基板１４へ移設した後に、移設された半導体層１２に半導体素子１３を形成してもよい。
例えば、Ｇｅ基板等の結晶性を有する第１基板（シード基板）１０の上に、第１基板１０とは格子定数及び／又は熱膨張係数の異なるＩｎＧａＡｓ等の分離層１１をヘテロエピタキシャル成長させ、分離層１１上にＧａＡｓ等の半導体層１２を形成し、半導体層１２にＬＥＤ等の半導体素子１３を形成し、半導体層１２を内側にして第１基板（シード基板）１０をＳｉ等の第２基板（ハンドル基板）１４に接合して複合部材１５を形成することにより、分離層１１の内部、及び／又は、分離層１１と半導体層１２との界面、分離層１１と第１の基板１０との界面に、格子定数及び／又は熱膨張係数の不整合に起因する歪みエネルギーを集中的に生じさせることができる。そして、その後、複合部材１５の全体、又は、その一部（例えば、分離層１１の内部、及び／又は、分離層１１と半導体層１２との界面、分離層１１と第１基板１０との界面）に分離誘発力を印加することにより、複合部材１５の内部に生じている歪エネルギーを利用して複合部材１５から半導体層１２及び第２基板１４を分離することができる。
第１基板（シード基板）１０は、単結晶構造を有する材料により構成されることが望ましく、Ｇｅ基板のほか、例えば、Ａｌ２Ｏ３、ＳｉＣ、ＧａＡｓ、ＩｎＰ、Ｓｉの基板が好適である。
分離層１１は、第１の基板１０とは格子定数及び／又は熱膨張係数の異なる材料により構成されるべきであり、ＩｎＧａＡｓのほか、例えば、ＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＡｌＮ、ＡｌＡｓ、ＡｌＧａＡｓ、ＩｎＡｌＡｓ、ＩｎＧａＡｌＰ、ＩｎＧａＡｓＰ、ＩｎＧａＰの化合物半導体材料が好適である。
半導体層１２は、ＧａＡｓのほか、例えば、ＧａＮ、ＡｌＧａＡｓ、ＩｎＰ、ＩｎＧａＮ、ＡｌＧａＮ、ＡｌＮ、ＡｌＡｓ、ＩｎＧａＡｓ、ＩｎＡｌＡｓ、ＩｎＧａＡｌＰ、ＩｎＧａＡｓＰ、ＩｎＧａＰのいずれかの材料を含む化合物半導体材料が好適である。
半導体素子１３としては、ＬＥＤ（発光ダイオード）やレーザー等の発光素子、Ｘ線等の放射線を検出する受光素子、太陽電池等の光電変換素子、トランジスタ、ダイオード、キャパシタ等の素子が好適である。ここで、半導体素子１３の形成工程（図３（ｂ））は、半導体素子を覆う絶縁層を形成する工程、更には、その絶縁層を平坦化する工程を含むことが好ましい。
第２基板（ハンドル基板）１４は、Ｓｉ等の半導体基板のほか、例えば、Ａｌ、Ｃｕ等の金属基板、ガラス等の絶縁性基板、プラスチック等の可撓性基板が好適である。
また、第２基板１４に、半導体素子１３を駆動するための駆動回路が設けられていること、及び／又は、第２基板１４が回路パターンが形成されたプリント基板であることが好適である。この場合、半導体素子１３を含む回路の接続電極と第２基板の駆動回路の接続電極またはプリント基板の接続電極とが電気的に接続される。
複合部材から半導体層及び第２基板を分離する工程では、分離層１１又はその近傍に流体（液体、又は、気体）Ｗを吹き付け、分離層１１の内部、及び／又は、分離層１１と半導体層１２との界面、及び／又は、分離層１１と第１基板１０との界面に流体Ｗを注入することにより複合部材の当該注入部分に亀裂を発生させて分離を行うことが好適である。
以下、本発明の具体的な実施例を説明するが、本発明は、これらの実施例に限定されない。 ［実施例１］
まず、ＭＯＣＶＤ法により、Ｇｅ基板（シード基板）１上に、ＩｎＧａＡｓ層２（厚さ１０ｎｍ）をヘテロエピタキシャル成長させ（図１（ａ））、その上にＧａＡｓ層３（厚さ２００μｍ）をエピタキシャル成長させて複合部材１ａを形成する（図１（ｂ））。
次いで、複合部材１ａの側面からＩｎＧａＡｓ層２に対して分離誘発力を印加する。具体的には、数Ｍ〜１００ＭＰａの圧力をかけた純水を口径０．１ｍｍの細いノズルから吹き出すいわゆるウォータジェットＷをＩｎＧａＡｓ層２の側面又はその近傍に吹き付けることにより、ＩｎＧａＡｓ層２の内部、及び／又は、ＩｎＧａＡｓ層２とＧａＡｓ層３との界面、及び／又は、ＩｎＧａＡｓ層２とＧｅ基板１との界面に面方向に広がる亀裂を生じさせて、複合部材１ａ（Ｇｅ基板１）からＧａＡｓ層３を分離することができる（図１（ｃ））。
分離後のＧｅ基板は、必要に応じて、その表面に研磨、エッチング等の平坦化処理を施すことにより、繰り返して使用することができる。
［実施例２］
まず、ＭＯＣＶＤ法により、Ｇｅ基板（シード基板）４上に、ＩｎＧａＡｓ層５（厚さ１０ｎｍ）をヘテロエピタキシャル成長させ、その上にＧａＡｓ層６（厚さ３μｍ）をエピタキシャル成長させる（図２（ａ））。
次いで、ＧａＡｓ層６を内側にしてＧｅ基板４をＳｉ基板（ハンドル基板）７に接合して複合部材８を形成する（図２（ｂ））。ここで、接合に先立って、ＧａＡｓ層６とＳｉ基板７の各表面上にＣｒ膜（厚さ１０ｎｍ）、Ａｕ膜（厚さ２００ｎｍ）を順次形成し（不図示）、その後、両表面上のＡｕ膜同士を密着させ、圧力を印加しながら加熱することにより、充分な接合強度を有する複合部材８が得られる。
次いで、複合部材８の側面からＩｎＧａＡｓ層５に対して分離誘発力を印加する。具体的には、数Ｍ〜１００ＭＰａの圧力をかけた純水を口径０．１ｍｍの細いノズルから吹き出すいわゆるウォータジェットＷをＩｎＧａＡｓ層５の側面又はその近傍に吹き付けることにより、ＩｎＧａＡｓ層５の内部、及び／又は、ＩｎＧａＡｓ層５とＧａＡｓ層６との界面、及び／又は、ＩｎＧａＡｓ層５とＧｅ基板４との界面に面方向に広がる亀裂を生じさせて、複合部材８（Ｇｅ基板４）からＧａＡｓ層６を分離することができる（図２（ｃ））。
これにより、Ｓｉ基板７上に金属層（不図示）を介してＧａＡｓ層６を有する半導体基板９が得られる。
また、分離後のＧｅ基板は再使用が可能である。必要に応じて、分離後のＧｅ基板の表面に研磨、エッチング等の平坦化処理を施すことにより、繰り返し使用することができる。
この実施例では、歪エネルギーを内在する分離層を一層のＩｎＧａＡｓ層で構成したが、Ｉｎ組成の異なる複数の層で構成することも可能である。
例えば、Ｉｎの組成比が１％より大きいＩｎＧａＡｓ層はＧｅ基板より格子定数が大きいが、Ｉｎの組成比が１％以下のＩｎＧａＡｓ層はＧｅ基板より格子定数が小さいので、引っ張り、圧縮の双方の歪を内在させることが可能である。また、ＩｎＧａＡｓ層に替えてＩｎＧａＰ層またはＩｎＧａＡｓＰ層等の組成材料でも、歪の成分、大きさを制御可能である。
また、ＧａＡｓ層とＳｉ基板とをＡｕ膜を介して接合させているが、ＧａＡｓ層及びＳｉ基板の表面に真空状態でスパッタ・クリーニングを施し、その後、その表面同士を密着させて圧力を印加することにより、ＧａＡｓ層とＳｉ基板とを直接接合させることも可能である。
［実施例３］
この実施例では、分離を更に容易に行うための分離補助層を利用する方法を説明する。
まず、ＭＯＣＶＤ法により、Ｇｅ基板（シード基板）１７上に、ＡｌＡｓ層１８（厚さ５０ｎｍ）、ＩｎＧａＡｓ層１９（Ｉｎの組成０．２、厚さ１０ｎｍ）、ＧａＡｓ層２０（厚さ３μｍ）を連続的にエピタキシャル成長させる（図４（ａ））。ここで、ＡｌＡｓ層１８は分離補助層として、ＩｎＧａＡｓ層１９は分離層として機能する。
次いで、ＧａＡｓ層２０を内側にしてＧｅ基板１７をＳｉ基板２１に接合して複合部材２２を形成する（図４（ｂ））。また、接合に先立って、ＧａＡｓ層２０とＳｉ基板２１の各表面上にＣｒ膜（厚さ１０ｎｍ）、Ａｕ膜（厚さ２００ｎｍ）を順次形成し（不図示）、その後、両表面上のＡｕ膜同士を密着させ、圧力を印加しながら加熱することにより、充分な接合強度を有する複合部材２２が得られる。
次いで、複合部材２２を硫酸加水液（エッチング液）中に浸漬して、ＧａＡｓ層２０／ＩｎＧａＡｓ層１９を部分的に除去して、複合部材２２の周辺部にＡｌＡｓ層１８の側面を露出させ、ＡｌＡｓ層１８の周辺部をフッ酸加水溶液（エッチング液）によって選択的にエッチング除去して、複合部材２２の周辺部に凹部２３を形成する。この凹部２３は、分離のために注入される流体をＡｌＡｓ層１８又はその界面にガイドして、分離のための力をＡｌＡｓ層１８又はその界面に集中させるように機能し得る。ＡｌＡｓは、ＧａＡｓ、ＩｎＧａＡｓに比べてエッチングが格段に速く進む上、水分で酸化されたその酸化物は水溶性であるため、ウォータジェットＷによる分離中に、複合部材２２の周辺部のＡｌＡｓ層１８が選択的にエッチングされた領域が形成され、ウォータジェットの純粋に溶解する作用も期待される。
次いで、数Ｍ〜１００ＭPaの圧力をかけた純水を口径０．１ｍｍの細いノズルから吹き出すいわゆるウォータジェットＷを複合部材２２の凹部２３又はその近傍に吹き付ける。ウォータジェットＷが複合部材２２を２枚の基板に分割する力（２枚の基板に分離された部分を引き離す力）が凹部２３に集中することにより、複合部材２２は、蓄積された歪エネルギーが開放されながら２枚の基板に分割される。（図４（ｃ））
これにより、Ｓｉ基板２１の上にＡｕ及びＣｒからなる金属層（不図示）を介してＧａＡｓ層２０を有する半導体基板２４を得ることができる。
この実施例では、一対の分離層及び分離補助層を形成したが、例えば、複数対の分離層及び分離補助層を形成してもよいし、Ｉｎ組成の異なる層を分離層及び分離補助層として形成してもよい。
分離補助層は、例えば、分離補助層の上下に接する層よりＡｌを多く含むようにその組成が決定されることが好ましい。分離補助層は、ＡｌＡｓのほか、例えば、ＡｌｘＧａ１−ｘＡｓ（ｘ＞０．９５）で示される材料により構成されることが好ましい。
［実施例４］
この実施例は、分離層を、基板より格子定数の大きい層と小さい層の積層構成にするものである。
まず、ＭＯＣＶＤ法により、Ｇｅ基板上に、格子定数がＧｅより小さいＩｎの組成が０．２８のＩｎＧａＰ層（厚さ５ｎｍ）、格子定数がＧｅより大きいＩｎの組成が０．２のＩｎＧａＡｓ層（厚さ５ｎｍ）、ＧａＡｓ層（厚さ３μｍ）を連続的にエピタキシャル成長させる。
この構成により、ＩｎＧａＰ層とＩｎＧａＡｓ層との界面には大きな歪エネルギーが集中的に内在するが、ＩｎＧａＰ層とＩｎＧａＡｓ層との積層構成からなる分離層全体では格子定数の大小が平均化されるので、Ｇｅ基板とＩｎＧａＰ層、及びＩｎＧａＡｓ層とＧａＡｓ層の界面の格子定数差は緩和される。よって、結晶性の良好なＧａＡｓ層が得られる。
その後、実施例３と同様に、Ｇｅ基板にＳｉ基板を接合し、次いで分離を行う。
［実施例５]
図５に示すように、Ｇｅ基板２５の上に、ＡｌＡｓ層２６からなる分離補助層、ＩｎＧａＡｓ層２７からなる分離層を形成し、その表面に、ｎ型ＧａＡｓ層２８、ｎ型ＡｌｘＧａ1-xＡｓ層２９、ｎ型ＡｌyＧａ1-yＡｓ層３０、ｎ型ＡｌxＧａ1-xＡｓ層３１、ｎ型ＧａＡｓ層３２（y＜x）を順次エピタキシャル成長させる（図５（ａ））。
エピタキシャル成長層の不純物濃度や厚さは、デバイスの設計に依存するが、典型的な構成は以下の通りである。
ｎ型ＧａＡｓ層２８ ： ０．０５〜０．５μｍ ； Ｓｉドーピング
ｎ型Ａｌ0.35Ｇａ0.65Ａｓ層２９ ： １μｍ ； Ｓｉドーピング
ｎ型Ａｌ0.13Ｇａ0.87Ａｓ層３０ ： ０．５μｍ ； Ｓｉドーピング
ｎ型Ａｌ0.35Ｇａ0.65Ａｓ層３１ ： １μｍ ； Ｓｉドーピング
ｎ型ＧａＡｓ層３２ ： ０．１〜０．５μｍ ； Ｓｉドーピング
Ｓｉドーピングは、キャリヤ濃度が１０１７／ｃｍ3程度となるように行った。
次いで、ｎ型ＧａＡｓ層３２の上にｎ型金属電極層３３を形成し、この面にＳｉ基板３４を接合させて複合部材３５を形成する（図５（ａ））。
次いで、ＡｌＡｓ層２６からなる分離補助層、ＩｎＧａＡｓ層２７からなる分離層の側面に細く絞った高圧水流（ウォータジェット）Ｗを吹き付ける。これにより、ウォータジェットＷが複合部材３５を２枚の基板に分割する力（２枚の基板に分離された部分を引き離す力）がＡｌＡｓ層１８の両側に加わって複合部材２２が２枚の基板に分割される。 次いで、ｎ型ＡｌｘＧａ１−ｘＡｓ層２９に面発光型のＬＥＤを形成する（図５（ｃ））。具体的には、スパッタにより絶縁層３６を全面に形成し、フォトリソグラフィー及びドライエッチングにより絶縁層３６に窓を形成する。次いで、スパッタによりＺｎＳｉＯを成膜し、その後、熱拡散を行うことにより、窓領域をｐ型領域３７に転換する。そして、ｐ側金属電極３８をｐ型領域３７上に形成する。
このようにして、面発光型ＬＥＤ素子を得ることができる。
［実施例６］
まず、ＭＯＣＶＤ法により、ＧａＡｓ基板上にＩｎＧａＡｓ層、ＧａＡｓ層をエピタキシャル成長させる。ＩｎＧａＡｓ層は、Ｉｎの組成の増大とともに格子定数は大きくなるため、Ｉｎの組成の増大にともなってＧａＡｓ基板との格子定数の不整合が増加し、ＩｎＧａＡｓ層の内部に歪エネルギーが生じることになる。
この実施例では、ＧａＡｓ基板上に、Ｉｎの組成が０．２のＩｎＧａＡｓ層（厚さ１０ｎｍ）とＧａＡｓ層（厚さ３μｍ）を連続的にエピタキシャル成長させる。
次いで、ＧａＡｓ層を内側にしてＧａＡｓ基板をＳｉ基板に接合する。このとき、接合に先立って、ＧａＡｓ層とＳｉ基板の各表面上にＣｒ膜（厚さ１０ｎｍ）、Ａｕ膜（厚さ２００ｎｍ）を順次成膜し、その後、両表面上のＡｕ膜同士を密着させ、圧力を印加しながら加熱することにより、充分な接合強度を有する複合部材が得られる。
次いで、複合部材の側面からＩｎＧａＡｓ層に対して力を印加する。具体的には、数Ｍ〜１００ＭＰａの圧力をかけた純水を口径０．１ｍｍの細いノズルから吹き出すいわゆるウォータジェットをＩｎＧａＡｓ層の側面又はその近傍に吹き付けることにより、ＩｎＧａＡｓ層の内部、及び／又は、ＩｎＧａＡｓ層とＧａＡｓ層との界面、及び／又は、ＩｎＧａＡｓ層とＧａＡｓ基板との界面に面方向に広がる亀裂を生じさせて、複合部材（ＧａＡｓ基板）からＧａＡｓ層を分離することができる。
これにより、Ｓｉ基板上にＡｕ、Ｃｒの金属層を介してＧａＡｓ層を有する半導体基板が得られる。
また、分離後のＧａＡｓ基板は再使用が可能である。必要に応じて、分離後のＧａＡｓ基板の表面に研磨、エッチング等の平坦化処理を施すことにより、繰り返し使用することができる。
この実施例では、歪エネルギーを内在する分離層を一層のＩｎＧａＡｓ層で構成したが、Ｉｎ組成の異なる複数の層で構成することも可能である。
例えば、ＩｎＧａＡｓ層はＧａＡｓ基板より格子定数が大きいが、ＩｎＧａＡｓ層に替えてＩｎＧａＰ層又はＩｎＧａＡｓＰ層を採用することによってＧａＡｓ基板より格子定数を小さくすることで、圧縮歪を内在させる構成も可能である。
また、ＧａＡｓ層とＳｉ基板とをＡｕ膜を介して接合しているが、ＧａＡｓ層及びＳｉ基板の表面に真空状態でスパッタ・クリーニングを施し、その後、その表面同士密着させて圧力を印加することにより、ＧａＡｓ層とＳｉ基板とを直接接合させることも可能である。
［実施例７］
この実施例では、分離を更に容易に行うための分離補助層を設ける。
まず、ＭＯＣＶＤ法により、ＧａＡｓ基板上に、分離補助層としてのＡｌＡｓ層（厚さ５０ｎｍ）、分離層としてのＩｎの組成が０．２のＩｎＧａＡｓ層（厚さ１０ｎｍ）、半導体層としてのＧａＡｓ層（厚さ３μｍ）を連続的にエピタキシャル成長させる。
次いで、ＧａＡｓ層を内側にしてＧａＡｓ基板をＳｉ基板に接合する。また、接合に先立ってＧａＡｓ層とＳｉ基板の各表面上にＣｒ膜（厚さ１０ｎｍ）、Ａｕ膜（厚さ２００ｎｍ）を順次成膜し、その後、両表面上にＡｕ膜同士を密着させ、圧力を印加しながら加熱することにより、充分な接合強度を有する複合部材が得られる。
次いで、この複合部材をＡｌＡｓ層及びＩｎＧａＡｓ層の近傍で分割するために、まず、複合部材の周辺部をエッチングする。エッチング液として硫酸：過酸化水素：水の混合液を用いて、複合部材の周辺部に凹部を形成する。ＡｌＡｓは、ＧａＡｓ、ＩｎＧａＡｓに比べてエッチングが格段に速く進む上に、水分で酸化されたその酸化物は水溶性であるため、複合部材の周辺部のＡｌＡｓ層が選択的にエッチングされた領域が形成される。
次いで、数Ｍ〜１００ＭＰａの圧力をかけた純水を口径０．１ｍｍの細いノズルから吹き出すウォータジェットを複合部材の凹部又はその近傍に吹き付ける。純水に晒されたＡｌＡｓ層は、酸化の進行とともに溶出するため、ウォータジェットの圧力が複合部材を２枚の基板に分割する力に加えて、ＡｌＡｓ層のエッチングが急速に進むことで、複合部材は分割される。
これにより、Ｓｉ基板上にＡｕ及びＣｒからなる金属層を介してＧａＡｓ層を有する半導体基板を得ることができる。
この実施例では、一対の分離層及び分離補助層を形成したが、例えば、複数対の分離層及び分離補助層を形成してもよいし、Ｉｎ組成の異なる層を分離層及び分離補助層として形成してもよい
［実施例８］
この実施例は、分離層を、基板より格子定数の大きい層と小さい層の積層構成にするものである。
まず、ＭＯＣＶＤ法により、ＧａＡｓ基板上に、格子定数がＧａＡｓより小さいＩｎの組成が０．２８のＩｎＧａＡｓＰ層（厚さ５ｎｍ）、格子定数がＧａＡｓより大きいＩｎの組成が０．２のＩｎＧａＡｓ層（厚さ５ｎｍ）、ＧａＡｓ層（厚さ３μｍ）を連続的にエピタキシャル成長させる。
この構成により、ＩｎＧａＡｓＰ層とＩｎＧａＡｓ層との界面には大きな歪エネルギーが集中的に内在するが、ＩｎＧａＡｓＰ層とＩｎＧａＡｓ層との積層構成からなる分離層全体では格子定数の大小が平均化されるので、ＧａＡｓ基板とＩｎＧａＡｓＰ層との界面、並びに、ＩｎＧａＡｓ層とＧａＡｓ層との界面において、格子定数の不整合は緩和される。よって、結晶性の良好なＧａＡｓ層が得られる。
その後、実施例７と同様に、ＧａＡｓ基板にＳｉ基板を接合し、次いで分離を行う。
［実施例９］
この実施例は、分離層を、基板とは熱膨張係数の異なる層により構成するものである。このような分離層によれば、基板および分離層上の半導体層と格子定数の不整合を小さくできるので、分離層の上に厚い半導体層を形成しても、欠陥の発生を極めて小さく抑制できる。
まず、ＭＯＣＶＤ法により、ＧａＡｓ基板上に、格子定数がＧａＡｓとほぼ等しいＩｎの組成が０．５１のＩｎＧａＰ層（厚さ２０ｎｍ）、ＧａＡｓ層（厚さ３μｍ）を連続的にエピタキシャル成長させる。
ＩｎＧａＰ層の熱膨張係数は５．９２６×１０−６／ｄｅｇであり、ＧａＡｓの５．７０×１０−９／ｄｅｇと約４．２％の違いを有している。しかしながら、格子定数はほぼ等しいことから、ＧａＡｓ基板とＩｎＧａＰ層、及びＩｎＧａＰ層とＧａＡｓ層の界面では、格子定数の不整合は緩和される。よって、結晶性の良好なＧａＡｓ層が得られる。
その後、実施例７と同様に、ＧａＡｓ基板にＳｉ基板を接合し、次いで分離を行う。
［実施例１０］
８インチ径のＡｌ２Ｏ３基板を１０００℃以上の高温で水素に曝して洗浄及び平坦化した後、水素のキャリヤガスにＧａ、Ａｌ有機金属化合物とＮＨ３ガスを用いたＭＯＣＶＤ法により、ＡｌＮ層を５００℃で２０〜１００ｎｍの厚みに堆積して緩衝層を形成する。この緩衝層は、微結晶粒界構造を有しており、５００℃程度の低温で堆積しているため、１０００℃程度の高温で成長する場合と比較すると空間的に均一かつ平坦に堆積することができる。その微結晶粒径の大きさはＡｌＮの場合には十数ｎｍ程度ある。次いで、Ａｌ２Ｏ３基板の基板温度を１０００℃程度に昇温し、この緩衝層の上にＧａＮ層を形成し、更にその上部にＬＥＤの活性層のためのＰＮ接合の多層構造を形成した。
次いで、Ａｌ２Ｏ３基板上のＬＥＤ多層構造の上にＰｄ膜、Ａｕ膜を順次堆積して金属電極層を形成する。他方の支持基板として８インチ径のＳｉ基板を準備し、Ｓｉ基板の表面にＡｌ膜、Ｓｎ膜を順次成膜して金属電極層を形成する。Ａｌ金属層は、図６に示すように、Ａｕ等に比較して紫外光領域において高い反射率を有する。
ＧａＮ系のデバイスの発光波長は、典型的には青、紫、紫外領域にあり、それに応じて最適な反射金属を選択することが必要となる。図５において、紫外領域まで反射率が維持できるのはＡｌ、Ｒｈなどが好適である。
その後、ＬＥＤ多層構造上の電極層とＳｉ基板上の電極層とを互いの表面を密着させ、更に３００℃で加熱処理して、接合界面のＡｕ／Ｓｎを合金化させることにより融着させ、接合界面の接合強度を著しく強化した複合部材を得た。
次いで、この複合部材を燐酸溶液に浸漬し、歪及び結晶欠陥が集中するＡｌＮの緩衝層を、複合部材の外周端面の全周に沿って、数十ミクロン、端面から中心に向かって後退させて凹部を形成する。
次いで、複合部材を略垂直に通る軸を中心に回転させながらこの凹部へ０．１ｍｍに絞った純水の収束流体を０．３Ｎの圧力で注入し、ＡｌＮ層の内部、及び／又は、ＡｌＮ層とＧａＮ層との界面、及び／又は、ＡｌＮ層とＡｌ２Ｏ３基板との界面で、Ａｌ２Ｏ３基板をＧａＮ層にダメージを与えることなく分割することができた。その結果、その上部に形成されていたＬＥＤ構造である多層膜がＳｉ基板の上に移設された。
ＬＥＤの発光波長を吸収するＧａＮ層を化学機械研磨法（ＣＭＰ）で除去した後、Ｔｉ膜、Ａｌ膜を順次堆積して、オーミック電極を形成し、メッシュ状にパターニングした。
この後、ＬＥＤ素子をチップ状に切断して、ＬＥＤチップを得ることができた。
［実施例１１］
実施例９と同様に、ＭＯＣＶＤ法により、８インチ径のＡｌ２Ｏ３基板上に微結晶粒界構造を有するＧａＮ層からなる緩衝層をヘテロエピタキシャル成長させ、その上にＧａＮ層を成長させる。
次いで、その上部にリッヂ型レーザーダイオードのデバイス層を積層した。デバイス層上にＰｄ膜、Ａｕ膜を順次堆積して金属電極層を形成する。他方の支持基板として８インチ径のＳｉ基板を準備し、Ｓｉ基板の表面にＴｉ膜、Ａｕ膜、Ｓｎ膜を順次堆積して金属電極層を形成する。
その後、レーザーダイオードのデバイス層上の電極層とＳｉ基板上の電極層とを互いの表面を密着させ、更に３００℃で加熱処理して、接合界面のＡｕ／Ｓｎを合金化させることにより融着させ、接合界面の接合強度を著しく強化した複合部材を得た。
次いで、この複合部材を燐酸溶液に浸漬し、歪及び結晶欠陥が集中するＧａＮの緩衝層を、複合部材の外周端面から全周に沿って、数十ミクロン、端面から中心に向かって後退させて凹部を形成する。
次いで、複合部材を略垂直に通る軸を中心に回転させながらこの凹部へ０．１ｍｍに絞った純水の収束流体を０．３Ｎの圧力で注入し、ＧａＮの緩衝層の内部及び／又はＧａＮ層とＡｌ２Ｏ３基板との界面で、ＧａＮ層にダメージを与えることなく分離することができた。その結果、その上部に形成されていたレーザーダイオード構造である多層膜がＳｉ基板の上に移設された。
従来、Ａｌ２Ｏ３基板上に作成されたレーザーダイオードの共振器部分の形成のために、活性層のへき開面が必要となるが、Ａｌ２Ｏ３基板のへき開性が乏しいために共振器の鏡端面の形成が困難であった。
この実施例にように、へき開性が高いＳｉ基板をＧａＮのレーザーダイオードの支持基板として用いた場合には、容易な共振器の形成が可能となった。又、熱放散に優れたＳｉ基板にレーザーが設置されているため、効率良く電力が供給される。
［実施例１２］
まず、ＭＯＣＶＤ法により、８インチ径のＡｌ２Ｏ３基板上に微結晶粒界構造を有するＡｌＮ層からなる緩衝層をヘテロエピタキシャル成長し、その上にＧａＮ層を成長させた。
次いで、その上部に面発光レーザー（ＶＣＳＥＬ）構造のデバイス層を形成した。熱放散が優れたＣｕを８インチに整形した支持基板上に、誘電体ＤＢＲミラーを堆積した。結晶成長中に半導体ＤＢＲミラーを介在させるよりも、支持基板上に誘電体ＤＢＲミラーを形成した方が、より材料選択（屈折率）が自由になり、結果として高性能な反射ミラーが形成され面発光レーザーの発光効率が向上する。
次いで、両者を互いに密着させ、熱処理を施して接合強度を高めた複合部材を得た。
次いで、この複合部材のＡｌＮ層の側面に向けて純水の収束流体を注入し、複合部材を分割し、高い反射率を持つ誘電体ＤＢＲミラー上に設置されたレーザーダイオード構造である多層膜がＳｉ基板の上に移設された。
その他に、Ａｌ２Ｏ３基板に変えてＳｉＣ基板を用いることも同様に可能である。
基板から半導体層を分離する方法を概略的に示す図である。 半導体層を有する基板の製造方法を概略的に示す図である。 半導体素子を有する半導体層又は基板の製造方法を示す概略的に示す図である。 分離補助層を利用して半導体層を分離する工程を含む基板（又は半導体デバイス）の製造方法を概略的に示す図である。 分離補助層を利用して半導体層を分離する工程を含む基板（又は半導体デバイス）の製造方法を概略的に示す図である。 金属薄膜の反射率を示す図である。

Claims (17)

  1. 半導体層の製造方法であって、
    シード基板上に分離補助層を形成する分離補助層形成工程と、
    前記分離補助層上に分離層をヘテロエピタキシャル成長させる分離層形成工程と、
    前記分離層上に半導体層を形成する半導体層形成工程と、
    前記半導体層形成工程を経て形成される複合部材から前記分離層を利用して前記半導体層を分離する分離工程と、を含み、
    前記分離補助層は、前記シード基板及び前記分離層に対して選択的にエッチングが可能な材料で形成される、
    ことを特徴とする半導体層の製造方法。
  2. 半導体層の製造方法であって、
    シード基板上に分離補助層を形成する分離補助層形成工程と、
    前記分離補助層上に分離層をヘテロエピタキシャル成長させる分離層形成工程と、
    前記分離層上に半導体層を形成する半導体層形成工程と、
    前記半導体層形成工程を経て形成される複合部材から前記分離層を利用して前記半導体層を分離する分離工程と、を含み、
    前記分離補助層は、それに接する層よりもＡｌを多く含む、
    ことを特徴とする半導体層の製造方法。
  3. 半導体層の製造方法であって、
    シード基板上に分離補助層を形成する分離補助層形成工程と、
    前記分離補助層上に分離層をヘテロエピタキシャル成長させる分離層形成工程と、
    前記分離層上に半導体層を形成する半導体層形成工程と、
    前記半導体層形成工程を経て形成される複合部材から前記分離層を利用して前記半導体層を分離する分離工程と、を含み、
    前記分離補助層は、Ａｌ ｘ Ｇａ １−ｘ Ａｓ（ｘ＞０．９５）を満足する材料で構成される、
    ことを特徴とする半導体層の製造方法。
  4. 前記分離層形成工程では、前記分離層として、前記分離層の内部、及び／又は、前記分離層と前記半導体層との界面、及び／又は、前記分離層と前記シード基板との間の界面に歪エネルギーを発生させることができる層を形成することを特徴とする請求項１乃至３のいずれか１項に記載の半導体層の製造方法。
  5. 前記分離層形成工程では、格子定数及び／又は熱膨張係数が前記シード基板と異なる材料で前記分離層を形成することを特徴とする請求項１乃至３のいずれか１項に記載の半導体層の製造方法。
  6. 前記分離工程では、前記複合部材に力を印加することにより前記複合部材から前記半導体層を分離することを特徴とする請求項１乃至３のいずれか１項に記載の半導体層の製造方法。
  7. 前記シード基板は、Ａｌ２Ｏ３、ＳｉＣ、ＧａＡｓ、ＩｎＰ、Ｇｅ、Ｓｉからなるグループから選択されるいずれかの材料により構成されていることを特徴とする請求項１乃至請求項６のいずれか１項に記載の半導体層の製造方法。
  8. 前記分離層形成工程では、化合物半導体により構成される分離層を形成することを特徴とする請求項１乃至請求項７のいずれか１項に記載の半導体層の製造方法。
  9. 前記分離層形成工程では、ＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＡｌＮ、ＡｌＡｓ、ＡｌＧａＡｓ、ＩｎＧａＡｓ、ＩｎＡｌＡｓ、ＩｎＧａＡｌＰ、ＩｎＧａＡｓＰ、ＩｎＧａＰからなるグループから選択されるいずれかの材料により構成される分離層を形成することを特徴とする請求項１乃至請求項８のいずれか１項に記載の半導体層の製造方法。
  10. 前記半導体層形成工程では、ＧａＮ、ＧａＡｓ、ＩｎＰ、ＡｌＧａＡｓ、ＩｎＧａＮ、ＡｌＧａＮ、ＡｌＮ、ＡｌＡｓ、ＩｎＧａＡｓ、ＩｎＡｌＡｓ、ＩｎＧａＡｌＰ、ＩｎＧａＡｓＰ、ＩｎＧａＰからなるグループから選択されるいずれかの材料により構成される半導体層を形成することを特徴とする請求項１乃至請求項９のいずれか１項に記載の半導体層の製造方法。
  11. 前記分離工程の前において前記分離補助層の周辺部をエッチングする工程を含むことを特徴とする請求項１乃至請求項１０のいずれか１項に記載の半導体層の製造方法。
  12. 前記半導体層形成工程の後であって前記分離工程の前において、前記分離補助層、前記分離層及び前記半導体層が形成された前記シード基板を、前記半導体層を内側にして、ハンドル基板に接合する接合工程を更に含み、
    前記分離工程では、前記接合工程を経て形成される複合部材から、前記分離層を利用して、前記ハンドル基板とともに前記半導体層を分離することを特徴とする請求項１乃至請求項１１のいずれか１項に記載の半導体層の製造方法。
  13. 前記分離工程の後に残るシード基板を原料として前記分離層形成工程及びその後の工程を更に実施して更に半導体層を製造することを特徴とする請求項１乃至請求項１２のいずれか１項に記載の半導体層の製造方法。
  14. 半導体層を有する基板の製造方法であって、
    シード基板上に分離補助層を形成する分離補助層形成工程と、
    前記分離補助層上に分離層をヘテロエピタキシャル成長させる分離層形成工程と、
    前記分離層上に半導体層を形成する半導体層形成工程と、
    前記分離層及び前記半導体層が形成された前記シード基板を、前記半導体層を内側にして、ハンドル基板に接合する接合工程と、
    前記接合工程を経て形成される複合部材から、前記分離層を利用して、前記ハンドル基板とともに前記半導体層を分離して、前記ハンドル基板上に前記半導体層を有する基板を得る分離工程と、を含み、
    前記分離補助層は、前記シード基板及び前記分離層に対して選択的にエッチングが可能な材料で形成される、
    ことを特徴とする基板の製造方法。
  15. 半導体層を有する基板の製造方法であって、
    シード基板上に分離補助層を形成する分離補助層形成工程と、
    前記分離補助層上に分離層をヘテロエピタキシャル成長させる分離層形成工程と、
    前記分離層上に半導体層を形成する半導体層形成工程と、
    前記分離層及び前記半導体層が形成された前記シード基板を、前記半導体層を内側にして、ハンドル基板に接合する接合工程と、
    前記接合工程を経て形成される複合部材から、前記分離層を利用して、前記ハンドル基板とともに前記半導体層を分離して、前記ハンドル基板上に前記半導体層を有する基板を得る分離工程と、を含み、
    前記分離補助層は、それに接する層よりもＡｌを多く含む、
    を含むことを特徴とする基板の製造方法。
  16. 半導体層を有する基板の製造方法であって、
    シード基板上に分離補助層を形成する分離補助層形成工程と、
    前記分離補助層上に分離層をヘテロエピタキシャル成長させる分離層形成工程と、
    前記分離層上に半導体層を形成する半導体層形成工程と、
    前記分離層及び前記半導体層が形成された前記シード基板を、前記半導体層を内側にして、ハンドル基板に接合する接合工程と、
    前記接合工程を経て形成される複合部材から、前記分離層を利用して、前記ハンドル基板とともに前記半導体層を分離して、前記ハンドル基板上に前記半導体層を有する基板を得る分離工程と、を含み、
    前記分離補助層は、Ａｌ ｘ Ｇａ １−ｘ Ａｓ（ｘ＞０．９５）を満足する材料で構成される、
    を含むことを特徴とする基板の製造方法。
  17. 前記半導体層に半導体素子を形成する素子形成工程を含み、該半導体素子が、発光ダイオード又はレーザーを含むことを特徴とする請求項１４乃至１６のいずれか１項に記載の基板の製造方法。
JP2004185237A 2004-06-23 2004-06-23 半導体層の製造方法及び基板の製造方法 Expired - Fee Related JP4771510B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2004185237A JP4771510B2 (ja) 2004-06-23 2004-06-23 半導体層の製造方法及び基板の製造方法
US10/566,170 US7399693B2 (en) 2004-06-23 2005-06-15 Semiconductor film manufacturing method and substrate manufacturing method
PCT/JP2005/011388 WO2006001285A1 (en) 2004-06-23 2005-06-15 Semiconductor film manufacturing method and substrate manufacturing method
TW094120284A TWI304599B (en) 2004-06-23 2005-06-17 Semiconductor film manufacturing method and substrate manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004185237A JP4771510B2 (ja) 2004-06-23 2004-06-23 半導体層の製造方法及び基板の製造方法

Publications (3)

Publication Number Publication Date
JP2006012986A JP2006012986A (ja) 2006-01-12
JP2006012986A5 JP2006012986A5 (ja) 2007-08-09
JP4771510B2 true JP4771510B2 (ja) 2011-09-14

Family

ID=35779881

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004185237A Expired - Fee Related JP4771510B2 (ja) 2004-06-23 2004-06-23 半導体層の製造方法及び基板の製造方法

Country Status (4)

Country Link
US (1) US7399693B2 (ja)
JP (1) JP4771510B2 (ja)
TW (1) TWI304599B (ja)
WO (1) WO2006001285A1 (ja)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4950047B2 (ja) 2004-07-22 2012-06-13 ボード オブ トラスティーズ オブ ザ レランド スタンフォード ジュニア ユニバーシティ ゲルマニウムの成長方法及び半導体基板の製造方法
EP1774599B1 (de) * 2004-07-30 2015-11-04 OSRAM Opto Semiconductors GmbH Verfahren zur herstellung von halbleiterchips in dünnfilmtechnik und halbleiterchip in dünnfilmtechnik
US8728937B2 (en) 2004-07-30 2014-05-20 Osram Opto Semiconductors Gmbh Method for producing semiconductor chips using thin film technology
FR2880184B1 (fr) * 2004-12-28 2007-03-30 Commissariat Energie Atomique Procede de detourage d'une structure obtenue par assemblage de deux plaques
JP2007056164A (ja) * 2005-08-25 2007-03-08 Univ Nagoya 発光層形成用基材、発光体及び発光物質
CN101517700B (zh) * 2006-09-20 2014-04-16 伊利诺伊大学评议会 用于制造可转移半导体结构、器件和器件构件的松脱策略
JP5171016B2 (ja) * 2006-10-27 2013-03-27 キヤノン株式会社 半導体部材、半導体物品の製造方法、その製造方法を用いたｌｅｄアレイ
JP2008235318A (ja) * 2007-03-16 2008-10-02 Oki Data Corp 窒化物半導体ウェハ及び薄膜半導体装置の製造方法
JP4985067B2 (ja) * 2007-04-11 2012-07-25 日立電線株式会社 半導体発光素子
JP5212686B2 (ja) * 2007-08-22 2013-06-19 ソニー株式会社 半導体レーザアレイの製造方法
JP2009094144A (ja) * 2007-10-04 2009-04-30 Canon Inc 発光素子の製造方法
WO2009096961A1 (en) * 2008-01-30 2009-08-06 Hewlett-Packard Development Company, L.P. Nanostructures and methods of making the same
KR100993088B1 (ko) * 2008-07-22 2010-11-08 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
US8048754B2 (en) * 2008-09-29 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate and method for manufacturing single crystal semiconductor layer
JP5611571B2 (ja) * 2008-11-27 2014-10-22 株式会社半導体エネルギー研究所 半導体基板の作製方法及び半導体装置の作製方法
DE102008063558A1 (de) * 2008-12-08 2010-06-10 Gebr. Schmid Gmbh & Co. Verfahren zur Bearbeitung der Oberfläche eines Wafers zur Herstellung einer Solarzelle und Wafer
JP4799606B2 (ja) 2008-12-08 2011-10-26 株式会社東芝 光半導体装置及び光半導体装置の製造方法
JP4866935B2 (ja) * 2009-04-28 2012-02-01 株式会社沖データ 立方晶炭化ケイ素単結晶薄膜の製造方法及び半導体装置
KR101916968B1 (ko) * 2010-08-06 2018-11-08 엑스-셀레프린트 리미티드 인쇄가능한 화합물 반도체 장치를 박리시키기 위한 물질 및 방법
KR101702943B1 (ko) * 2010-10-29 2017-02-22 엘지이노텍 주식회사 발광소자의 제조방법
JP4862965B1 (ja) * 2011-01-25 2012-01-25 三菱電機株式会社 半導体ウェハ、半導体バー、半導体ウェハの製造方法、半導体バーの製造方法、半導体素子の製造方法
JP5541186B2 (ja) * 2011-02-09 2014-07-09 トヨタ自動車株式会社 光電変換素子の製造方法
JP2012195579A (ja) * 2011-03-02 2012-10-11 Sumitomo Chemical Co Ltd 半導体基板、電界効果トランジスタ、半導体基板の製造方法および電界効果トランジスタの製造方法
US9496454B2 (en) * 2011-03-22 2016-11-15 Micron Technology, Inc. Solid state optoelectronic device with plated support substrate
CN102184980B (zh) * 2011-04-02 2013-10-30 中国科学院苏州纳米技术与纳米仿生研究所 基于晶片键合的三结太阳能电池及其制备方法
US9765934B2 (en) 2011-05-16 2017-09-19 The Board Of Trustees Of The University Of Illinois Thermally managed LED arrays assembled by printing
US9040392B2 (en) 2011-06-15 2015-05-26 International Business Machines Corporation Method for controlled removal of a semiconductor device layer from a base substrate
RU2469433C1 (ru) * 2011-07-13 2012-12-10 Юрий Георгиевич Шретер Способ лазерного отделения эпитаксиальной пленки или слоя эпитаксиальной пленки от ростовой подложки эпитаксиальной полупроводниковой структуры (варианты)
JP5127978B1 (ja) * 2011-09-08 2013-01-23 株式会社東芝 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法
JP5734250B2 (ja) * 2012-08-30 2015-06-17 Ｄｏｗａエレクトロニクス株式会社 電流狭窄型半導体発光素子
KR101455723B1 (ko) 2013-04-24 2014-11-04 한국광기술원 실리콘기판을 재활용한 고효율 iii-v 나노 막대 태양전지 및 그의 제조방법
MY182156A (en) 2014-06-18 2021-01-18 X Celeprint Ltd Systems and methods for controlling release of transferable semiconductor structures
JP7028547B2 (ja) * 2016-06-20 2022-03-02 株式会社アドバンテスト 化合物半導体装置の製造方法
US10297502B2 (en) 2016-12-19 2019-05-21 X-Celeprint Limited Isolation structure for micro-transfer-printable devices
US10832935B2 (en) 2017-08-14 2020-11-10 X Display Company Technology Limited Multi-level micro-device tethers
US10505079B2 (en) 2018-05-09 2019-12-10 X-Celeprint Limited Flexible devices and methods using laser lift-off
US10832934B2 (en) 2018-06-14 2020-11-10 X Display Company Technology Limited Multi-layer tethers for micro-transfer printing
CN111719139A (zh) * 2019-03-21 2020-09-29 潍坊华光光电子有限公司 一种mocvd托盘的处理方法
CN111293195A (zh) * 2020-04-15 2020-06-16 苏州联诺太阳能科技有限公司 一种异质结电池制备方法
RU2750295C1 (ru) * 2020-07-03 2021-06-25 Общество с ограниченной ответственностью "ОНСИ" Способ изготовления гетероэпитаксиальных слоев III-N соединений на монокристаллическом кремнии со слоем 3C-SiC

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69133004T2 (de) 1990-08-03 2002-10-02 Canon Kk Verfahren zur Herstellung eines Halbleiterkörpers
US5750000A (en) 1990-08-03 1998-05-12 Canon Kabushiki Kaisha Semiconductor member, and process for preparing same and semiconductor device formed by use of same
JP2693032B2 (ja) 1990-10-16 1997-12-17 キヤノン株式会社 半導体層の形成方法及びこれを用いる太陽電池の製造方法
CA2069038C (en) 1991-05-22 1997-08-12 Kiyofumi Sakaguchi Method for preparing semiconductor member
DE69232347T2 (de) 1991-09-27 2002-07-11 Canon Kk Verfahren zur Behandlung eines Substrats aus Silizium
JP3352118B2 (ja) 1992-08-25 2002-12-03 キヤノン株式会社 半導体装置及びその製造方法
JP3192000B2 (ja) 1992-08-25 2001-07-23 キヤノン株式会社 半導体基板及びその作製方法
JPH06244389A (ja) 1992-12-25 1994-09-02 Canon Inc 半導体基板の作製方法及び該方法により作製された半導体基板
JP3257580B2 (ja) 1994-03-10 2002-02-18 キヤノン株式会社 半導体基板の作製方法
JP3293736B2 (ja) 1996-02-28 2002-06-17 キヤノン株式会社 半導体基板の作製方法および貼り合わせ基体
JP3258840B2 (ja) * 1994-12-27 2002-02-18 シャープ株式会社 動画像符号化装置および領域抽出装置
JPH09331049A (ja) 1996-04-08 1997-12-22 Canon Inc 貼り合わせｓｏｉ基板の作製方法及びｓｏｉ基板
DE19640594B4 (de) 1996-10-01 2016-08-04 Osram Gmbh Bauelement
SG55413A1 (en) * 1996-11-15 1998-12-21 Method Of Manufacturing Semico Method of manufacturing semiconductor article
DE69738307T2 (de) 1996-12-27 2008-10-02 Canon K.K. Herstellungsverfahren eines Halbleiter-Bauelements und Herstellungsverfahren einer Solarzelle
US6756289B1 (en) 1996-12-27 2004-06-29 Canon Kabushiki Kaisha Method of producing semiconductor member and method of producing solar cell
CA2231625C (en) 1997-03-17 2002-04-02 Canon Kabushiki Kaisha Semiconductor substrate having compound semiconductor layer, process for its production, and electronic device fabricated on semiconductor substrate
CA2232796C (en) 1997-03-26 2002-01-22 Canon Kabushiki Kaisha Thin film forming process
CA2233115C (en) 1997-03-27 2002-03-12 Canon Kabushiki Kaisha Semiconductor substrate and method of manufacturing the same
JP3647191B2 (ja) 1997-03-27 2005-05-11 キヤノン株式会社 半導体装置の製造方法
US6382292B1 (en) 1997-03-27 2002-05-07 Canon Kabushiki Kaisha Method and apparatus for separating composite member using fluid
JP3492142B2 (ja) 1997-03-27 2004-02-03 キヤノン株式会社 半導体基材の製造方法
US6306729B1 (en) 1997-12-26 2001-10-23 Canon Kabushiki Kaisha Semiconductor article and method of manufacturing the same
US6071795A (en) 1998-01-23 2000-06-06 The Regents Of The University Of California Separation of thin films from transparent substrates by selective optical processing
MY118019A (en) 1998-02-18 2004-08-30 Canon Kk Composite member, its separation method, and preparation method of semiconductor substrate by utilization thereof
US6331208B1 (en) 1998-05-15 2001-12-18 Canon Kabushiki Kaisha Process for producing solar cell, process for producing thin-film semiconductor, process for separating thin-film semiconductor, and process for forming semiconductor
JP3697106B2 (ja) 1998-05-15 2005-09-21 キヤノン株式会社 半導体基板の作製方法及び半導体薄膜の作製方法
US6391743B1 (en) 1998-09-22 2002-05-21 Canon Kabushiki Kaisha Method and apparatus for producing photoelectric conversion device
JP2000223683A (ja) 1999-02-02 2000-08-11 Canon Inc 複合部材及びその分離方法、貼り合わせ基板及びその分離方法、移設層の移設方法、並びにｓｏｉ基板の製造方法
JP2000349266A (ja) * 1999-03-26 2000-12-15 Canon Inc 半導体部材の製造方法、半導体基体の利用方法、半導体部材の製造システム、半導体部材の生産管理方法及び堆積膜形成装置の利用方法
US6452091B1 (en) 1999-07-14 2002-09-17 Canon Kabushiki Kaisha Method of producing thin-film single-crystal device, solar cell module and method of producing the same
JP3518455B2 (ja) 1999-12-15 2004-04-12 日亜化学工業株式会社 窒化物半導体基板の作製方法
JP4618836B2 (ja) * 2000-01-04 2011-01-26 シャープ株式会社 窒化物系化合物半導体基板およびその製造方法
JP2001284622A (ja) 2000-03-31 2001-10-12 Canon Inc 半導体部材の製造方法及び太陽電池の製造方法
JP2002359247A (ja) 2000-07-10 2002-12-13 Canon Inc 半導体部材、半導体装置およびそれらの製造方法
JP4803884B2 (ja) 2001-01-31 2011-10-26 キヤノン株式会社 薄膜半導体装置の製造方法
JP2002229473A (ja) 2001-01-31 2002-08-14 Canon Inc 表示装置の製造方法
JP4708577B2 (ja) 2001-01-31 2011-06-22 キヤノン株式会社 薄膜半導体装置の製造方法
JP4802380B2 (ja) * 2001-03-19 2011-10-26 株式会社デンソー 半導体基板の製造方法
JP2002353423A (ja) 2001-05-25 2002-12-06 Canon Inc 板部材の分離装置及び処理方法
TW558743B (en) 2001-08-22 2003-10-21 Semiconductor Energy Lab Peeling method and method of manufacturing semiconductor device
JP2003078117A (ja) * 2001-08-31 2003-03-14 Canon Inc 半導体部材及び半導体装置並びにそれらの製造方法
FR2840452B1 (fr) * 2002-05-28 2005-10-14 Lumilog Procede de realisation par epitaxie d'un film de nitrure de gallium separe de son substrat
JP4438277B2 (ja) * 2002-09-27 2010-03-24 日亜化学工業株式会社 窒化物半導体結晶の成長方法及びそれを用いた素子
JP2004335642A (ja) 2003-05-06 2004-11-25 Canon Inc 基板およびその製造方法
TWI244774B (en) 2003-05-06 2005-12-01 Canon Kk Semiconductor substrate, semiconductor device, light emitting diode and producing method therefor
US20050124137A1 (en) 2003-05-07 2005-06-09 Canon Kabushiki Kaisha Semiconductor substrate and manufacturing method therefor
JP2005005509A (ja) 2003-06-12 2005-01-06 Canon Inc 薄膜トランジスタ及びその製造方法
US20060124961A1 (en) 2003-12-26 2006-06-15 Canon Kabushiki Kaisha Semiconductor substrate, manufacturing method thereof, and semiconductor device
JP4950047B2 (ja) 2004-07-22 2012-06-13 ボード オブ トラスティーズ オブ ザ レランド スタンフォード ジュニア ユニバーシティ ゲルマニウムの成長方法及び半導体基板の製造方法

Also Published As

Publication number Publication date
TWI304599B (en) 2008-12-21
US7399693B2 (en) 2008-07-15
US20060246688A1 (en) 2006-11-02
JP2006012986A (ja) 2006-01-12
TW200608455A (en) 2006-03-01
WO2006001285A1 (en) 2006-01-05

Similar Documents

Publication Publication Date Title
JP4771510B2 (ja) 半導体層の製造方法及び基板の製造方法
EP1326290B1 (en) Method of fabricating semiconductor structures
JP3520270B2 (ja) 発光ダイオードとその製造方法
US6607931B2 (en) Method of producing an optically transparent substrate and method of producing a light-emitting semiconductor chip
KR101264322B1 (ko) 수직 구조 반도체 장치
JP5859053B2 (ja) 金属支持膜を使用した縦方向デバイスの製作方法
JP5325365B2 (ja) 縦方向構造を有するｌｅｄの製作方法
US10903623B2 (en) Method and structure for manufacturable large area gallium and nitrogen containing substrate
JP4225510B2 (ja) 化合物半導体発光ダイオードおよびその製造方法
CN101262118A (zh) 半导体激光元件的制作方法和半导体激光元件
JP2009094144A (ja) 発光素子の製造方法
KR20060017771A (ko) 반도체기판, 반도체디바이스, 발광다이오드 및 그 제조방법
US20020070125A1 (en) Method for lift-off of epitaxially grown semiconductors by electrochemical anodic etching
KR20230028782A (ko) 반도체 디바이스를 실현하기 위한 이송 프로세스
JP2006303034A (ja) 窒化物系半導体素子の作製方法
KR20060097512A (ko) 질화물 반도체 수직 전극형 발광 다이오드 및 그 제조방법
US8368111B2 (en) Semiconductor light emitting device and method for manufacturing thereof
JP2005159071A (ja) 半導体デバイスおよびその製造方法および光伝送システム
JP4638000B2 (ja) 半導体基板の製造方法
JP4689153B2 (ja) 積層基体および半導体デバイス
JP2009277852A (ja) 半導体発光素子とその製造方法
JP2006287120A (ja) 発光素子及びその製造方法
WO2020095610A1 (ja) 発光素子用半導体基板の製造方法及び発光素子の製造方法
JP4810808B2 (ja) 半導体レーザ発光装置の製造方法
JP2006120785A (ja) 半導体層の製造方法及び基板の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070625

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070625

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20070625

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110415

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110525

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110617

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110620

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140701

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees