JP2001284622A - 半導体部材の製造方法及び太陽電池の製造方法 - Google Patents

半導体部材の製造方法及び太陽電池の製造方法

Info

Publication number
JP2001284622A
JP2001284622A JP2000099010A JP2000099010A JP2001284622A JP 2001284622 A JP2001284622 A JP 2001284622A JP 2000099010 A JP2000099010 A JP 2000099010A JP 2000099010 A JP2000099010 A JP 2000099010A JP 2001284622 A JP2001284622 A JP 2001284622A
Authority
JP
Japan
Prior art keywords
layer
semiconductor
porous
single crystal
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000099010A
Other languages
English (en)
Inventor
Akiyuki Nishida
彰志 西田
Noritaka Ukiyo
典孝 浮世
Yukiko Iwasaki
由希子 岩▲崎▼
Takao Yonehara
隆夫 米原
Kiyobumi Sakaguchi
清文 坂口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2000099010A priority Critical patent/JP2001284622A/ja
Priority to US09/819,680 priority patent/US6566235B2/en
Publication of JP2001284622A publication Critical patent/JP2001284622A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02032—Preparing bulk and homogeneous wafers by reclaiming or re-processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

(57)【要約】 【課題】 厳密な陽極化成条件の設定をすることなく、
支持部材側に半導体層を移設する前にシリコン単結晶部
材と半導体層とが分離しないようにする。 【解決手段】 用意した第１の部材又は第１の部材に形
成したエピタキシャル成長層の一部の領域を残して多孔
質化して多孔質層を形成する第１の工程と、多孔質層及
び多孔質化されていない第１の部材又はエピタキシャル
成長層上に形成した半導体層と第２の部材とを貼り合わ
せる第２の工程と、多孔質層内、多孔質層と第１の部材
との界面又は多孔質層と半導体層との界面で分離するこ
とにより半導体層を第２の部材側に移設する第３の工程
とを備えた半導体部材の製造方法であって、第１，第２
の工程で、多孔質層内、多孔質層と第１の部材との界面
又は多孔質層と半導体層との界面で分離されないよう
に、第１の工程で第１の部材又はエピタキシャル成長層
の一部を残して多孔質化することを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体部材の製造
方法及び太陽電池の製造方法に関し、特に、多孔質層内
等で分離することにより半導体層を第２の部材側に移設
する工程を有する半導体部材の製造方法及び太陽電池の
製造方法に関する。
【０００２】
【従来の技術】従来、各種機器の駆動エネルギー源や商
用電力と系統連結させる電源として、太陽電池が広く研
究されている。太陽電池は、コスト的要請から低価格部
材などの上に素子を形成できることが望まれているが、
太陽電池を構成する半導体としては一般に高価なシリコ
ン単結晶部材（ウエハ）が用いられる。
【０００３】また、太陽電池の低コスト化を図る方法と
して、たとえば特開平７−３０２８８９号公報、特開平
１０−１３５５００号公報などに剥離した薄膜単結晶半
導体層を使用する方法が記載されている。
【０００４】これらの公報によると、従来、太陽電池
は、まずシリコン単結晶部材１０１上に、ｐ+ 表面層を
形成し、ｐ+ 表面層を陽極化成して多孔質層を形成す
る。つぎに、多孔質層上に、半導体層を形成する。
【０００５】つづいて、たとえば接着層を形成した支持
部材を、半導体層に貼り合わせる。そして、多孔質層を
破壊することで、半導体層を支持部材側に移設する。そ
して、この支持部材に電極などを形成することにより製
造していた。
【０００６】
【発明が解決しようとする課題】しかし、従来の技術
は、シリコン単結晶部材１０１の全面に多孔質層を形成
していたので、形成した多孔質層の強度が弱い場合に
は、半導体層を支持部材側に移設する前に、多孔質層が
破壊する場合があった。そのため、これを防止できるよ
うに、多孔質層を形成するときには、厳密な陽極化成条
件の設定が必要とされていた。
【０００７】そこで、本発明は、厳密な陽極化成条件の
設定をすることなく、支持部材側に半導体層を移設する
前にシリコン単結晶部材と半導体層とが分離しないよう
にすることを課題とする。
【０００８】
【課題を解決するための手段】上記課題を解決するため
に、本発明は、用意した第１の部材又は該第１の部材に
形成したエピタキシャル成長層の一部の領域を残して多
孔質化して多孔質層を形成する第１の工程と、前記多孔
質層及び前記多孔質化されていない前記第１の部材又は
前記エピタキシャル成長層上に形成した半導体層と第２
の部材とを貼り合わせる第２の工程と、前記多孔質層
内、前記多孔質層と前記第１の部材との界面又は前記多
孔質層と前記半導体層との界面で分離することにより前
記半導体層を前記第２の部材側に移設する第３の工程と
を備えた半導体部材の製造方法であって、前記第１，第
２の工程で、前記多孔質層内、前記多孔質層と前記第１
の部材との界面又は前記多孔質層と前記半導体層との界
面で分離されないように、前記第１の工程で前記第１の
部材又は前記エピタキシャル成長層の一部を残して多孔
質化することを特徴とする。
【０００９】また、本発明の太陽電池の製造方法は、前
記半導体層として太陽電池素子層を形成することによっ
て製造された半導体部材の前記半導体層中又は前記半導
体層の表面に半導体接合を形成することを特徴とする。
【００１０】
【発明の実施の形態】以下、図面を用いて、本発明の実
施形態について説明する。
【００１１】（実施形態１）図１（ａ）〜図１（ｈ）
は、本発明の実施形態１の半導体部材の製造工程図であ
る。図１（ａ）〜図１（ｈ）において、１０１は任意の
形状のシリコン単結晶部材、１０２はシリコン単結晶部
材１０１上に形成されたｐ+ 表面層、１０３はｐ+ 表面
層１０２を多孔質化させた多孔質層、１０３’はｐ+ 表
面層１０２の多孔質化していない領域である未化成領
域、１０４は多孔質層１０３及び未化成領域１０３’上
に形成された任意の形状のシリコン層、１０５はシリコ
ン層１０４が移設される支持部材、１０６は支持部材１
０５とシリコン単結晶部材１０１側とを接着する接着層
である。
【００１２】支持部材１０５は、剛性のあるものや可撓
性のあるものなどを用いることができるが、たとえばシ
リコンウエハ、ＳＵＳ板、ガラス板、プラスティック或
いは樹脂フィルム等が挙げられる。樹脂フィルム材料と
しては高分子フィルム等が好適に用いられ、代表的なも
のとしてはポリイミドフイルムやＥＶＡ（エチレン・ビ
ニル・アセテート）、テフゼル等を用いることができ
る。
【００１３】また、接着層１０６は、たとえば銅ペース
ト或いは銀ペーストのような導電性金属ペースト、さら
にこれらの導電性金属ペーストにガラスフリットを混合
させたもの、又はエポキシ系接着材等を用いることがで
きる。
【００１４】接着層１０６にエポキシ系接着材を用いた
場合には、エポキシ系接着材を支持部材１０５とシリコ
ン層１０４との間に挿入して密着させ、焼成して固着さ
せればよい。この場合、焼成後の銅或いは銀等の金属
は、裏面電極及び裏面反射層としても機能することにな
る。また、支持部材１０５が高分子フィルム等からなる
場合には、支持部材１０５とシリコン層１０４とを密着
させた状態で（この場合、予めシリコン層１０４の表面
に図示しない裏面電極を形成しておく。）、支持部材１
０５の軟化点まで温度を上げて両者を固着させてもよ
い。
【００１５】つづいて、本実施形態の半導体部材の製造
方法について説明する。まず、シリコン単結晶部材１０
１の表面層に、Ｂ（ホウ素）などの不純物を熱拡散、イ
オン打ち込み、或いはウエハ作成時に混入させることに
より導入する。こうして、ｐ + 表面層１０２を形成する
（図１（ａ））。
【００１６】つぎに、ｐ+ 表面層１０２の一部に図示し
ない多孔質防止部材を取り付けた状態で、シリコン単結
晶部材１０１を、たとえば後述する図５，図６陽極化成
装置によってＨＦ溶液中で陽極化成することにより、ｐ
+ 表面層１０２の一部を多孔質化して、多孔質層１０３
及び未化成領域１０３’を形成する（図１（ｂ））。
【００１７】陽極化成は、始めに低電流レベルで一定時
間行い、その後、急に高電流レベルに引き上げて短時間
化成するというふうにして多孔質化すれば、予め多孔質
層１０３内の構造に疎密の変化を設けることができた
め、後述するようにシリコン層１０４をシリコン単結晶
部材１０１側から分離し易くなる。
【００１８】つぎに、たとえば熱ＣＶＤ法、ＬＰＣＶＤ
法、スパッタ法、プラズマＣＶＤ法、光ＣＶＤ法等の気
相成長法や、液相成長法などによりエピタキシャル成長
させることによって、多孔質層１０３及び未化成領域１
０３’の上にシリコン層１０４を形成する（図１
（ｃ））。なお、このとき、シリコン層１０４の形成時
に微量のドーパントを混入させることによりシリコン層
をｐ- 型（或いはｎ- 型）とすることが好ましい。
【００１９】なお、図１（ｃ）において、シリコン層１
０４を、気相成長法によって形成する場合に使用される
原料ガスとしては、ＳｉＨ2 Ｃｌ2 、ＳｉＣｌ4 、Ｓｉ
ＨＣｌ3 、ＳｉＨ4 、Ｓｉ2 Ｈ6 、ＳｉＨ2 Ｆ2 、Ｓｉ
2 Ｆ6 等のシラン類及びハロゲン化シラン類が代表的な
ものとして挙げられる。
【００２０】また、キャリアガスとしてあるいは結晶成
長を促進させる還元雰囲気を得る目的で原料ガスに加え
て水素（Ｈ2 ）を添加してもよい。原料ガスと水素との
量の割合は、形成方法及び原料ガスの種類さらに形成条
件により適宜所望に従って決められるが、好ましくは
１：１０以上１：１０００以下（導入流量比）が適当で
あり、より好ましくは１：２０以上１：８００以下とす
るのが望ましい。
【００２１】一方、図１（ｃ）において、シリコン層１
０４を、液相成長法によって形成する場合には、Ｈ2 或
いはＮ2 雰囲気中でＧａ，Ｉｎ，Ｓｂ，Ｂｉ，Ｓｎ等の
溶媒中にシリコンを溶解させて溶媒を徐冷或いは溶媒中
に温度差をつけることによりエピタキシャル成長を行え
ばよい。
【００２２】また、エピタキシャル成長法における温度
及び圧力は、エピタキシャル成長層の形成方法及び使用
する原料（ガス）の種類等によって異なるが、温度につ
いてはたとえば通常の熱ＣＶＤ法でシリコンを成長する
場合は概ね８００℃以上１２５０℃以下が適当であり、
より好ましくは８５０℃以上１２００℃以下に制御され
るのが望ましい。液相成長法の場合には溶媒の種類によ
るが溶媒にＳｎ，Ｉｎを用いてシリコンを成長する場合
には６００℃以上１０５０℃以下に制御されるのが望ま
しい。プラズマＣＶＤ法等の低温プロセスでは概ね２０
０℃以上６００℃以下が適当であり、より好ましくは２
００℃以上５００℃以下に制御されるのが望ましい。
【００２３】同様に圧力については概ね１０-2Ｔｏｒｒ
〜７６０Ｔｏｒｒが適当であり、より好ましくは１０-1
Ｔｏｒｒ〜７６０Ｔｏｒｒの範囲が望ましい。
【００２４】図８は、シリコン単結晶部材１０１の周辺
部の拡大図である。図８に示すように、シリコン層１０
４が多孔質層１０３を完全に覆っておらず、多孔質層１
０３がシリコン単結晶部材１０１の表面に露出している
場合には、露出している多孔質層１０３の一部又は全部
を、たとえば図７の陽極化成装置によって除去する（図
１（ｄ））。これは、シリコン単結晶部材１０１とシリ
コン層１０４とを分離し易くするためである。
【００２５】なお、図１（ｄ）の工程では、未化成領域
１０３’の専有面積で決められる多孔質層１０３の分離
強度に応じて、シリコン層１０４のみ、シリコン層１０
４及び多孔質層１０３の一部を除去、又はシリコン層１
０４及び多孔質層１０３の全部の除去のいずれかを行え
ばよい。
【００２６】つづいて、支持部材１０５の表面に接着層
１０６であるところの酸化膜を形成し、シリコン層１０
４と酸化膜とを貼り合わせ、熱処理炉（図示せず）に入
れて加熱し、支持部材１０５とシリコン単結晶部材１０
１とを固着させる（図１（ｅ））。
【００２７】つぎに、支持部材１０５とシリコン単結晶
部材１０１との間に互いに引き離す方向に力を作用さ
せ、多孔質層１０３で分離する（図１（ｆ））。ここ
で、シリコン単結晶部材１０１とシリコン層１０４とを
分離するには、これらの部材間に機械的な外力を直接作
用させて多孔質層１０３で分離したり、シリコン層１０
４或いは多孔質層１０３、もしくはこれらと部材間に内
在する力（内部応力）又は外部から熱、超音波、電磁波
或いは遠心力等のエネルギーを利用してシリコン層１０
４内の危弱部位に間接的に力を作用させて分離する。
【００２８】そして、通常のシリコンのエッチング液、
或いは多孔質シリコンの選択的エッチング液である弗
酸、或いは弗酸にアルコール又は過酸化水素水の少なく
ともどちらか一方を添加した混合液、或いは、バッファ
ード弗酸或いはバッファード弗酸にアルコール又は過酸
化水素水の少なくともどちらか一方を添加した混合液、
或いはＫＯＨ、ＮａＯＨ、ヒドラジン、テトラメチルア
ンモニウム等のアルカリ溶液の少なくとも１種類を用い
て、シリコン層１０４上に残っている多孔質層１０３ａ
及びシリコン単結晶部材１０１上に残っている多孔質層
１０３ｂを選択的に除去する（図１（ｇ））。
【００２９】シリコン層１０４が移設された支持部材１
０５は、そのまま半導体部材として使用してもよいし、
場合に応じて製品に適した図示しない第３の部材に、さ
らにシリコン層１０４を移設し直すことも可能である。
【００３０】その後、シリコン単結晶部材１０１は、表
面平坦性が許容できないほど荒れている場合には必要に
応じて表面平坦化を行った後（図１（ｈ））に、再度図
１（ａ）の工程に供せられる。
【００３１】図２は、ｐ+表面層１０２の一部を多孔質
化しないようにして、未化成領域１０３’を形成するた
めの多孔質防止部材の外観図である。図２に示す多孔質
防止部材は、たとえば格子状に組み込んだテフロン（登
録商標）樹脂の各格子点にテフロン樹脂からなるピンを
接合したものである。この多孔質防止部材のピンを、ｐ
+表面層１０２に接触させた状態で、後述する陽極化成
装置により陽極化成を行う。こうして、ｐ+表面層１０
２のうち、ピンが接触している部分は、陽極化成しない
ようにして、未化成領域１０３’を形成している。
【００３２】また、多孔質防止部材は、以下のように形
成してもよい。図３（ａ）及び図４（ａ）は、ｐ+表面
層１０２の一部を多孔質化しないための多孔質防止部材
を形成するためのマスクの外観図である。図３（ａ）及
び図４（ａ）に示すマスク１１０２は、開口部１１０３
を備えており、図３（ｂ）及び図４（ｂ）に示すよう
に、ｐ+表面層１０２を形成したシリコン単結晶部材１
０１上にマスク１１０２を設けた状態で、図３（ｃ）及
び図４（ｃ）に示すように、加熱により液化させたエポ
キシ系樹脂、フッ素系樹脂又はワックス１１０４などを
マスク１１０２上に塗布する。
【００３３】そして、ワックス１１０４が冷却すること
により固化した後に、マスク１１０２上のワックス１１
０４をエッチングなどにより除去した後に、ｐ+表面層
１０２から取り外すと、図３（ｄ）及び図４（ｄ）に示
すように、開口部１１０３の位置で固化したワックス１
１０４がｐ+表面層１０２上に形成される。このような
シリコン単結晶部材１０１を陽極化成すると、ワックス
１１０４が形成された部分は陽極化成されないため、未
化成領域１０３’が形成される。
【００３４】なお、図２に示した多孔質防止部材のピン
や、図３，図４に示したマスク１１０２の各開口部１１
０３の配置は、円配置、楕円配置、矩形配置、多角形配
置などが考えられ、配置は限定されるものではない。ま
た、マスク１１０２には、後述するように、たとえば弗
酸を用いて陽極化成をする場合を考慮して、テフロンを
始めとするフッ素樹脂、カーボンやＳｉＣなどの耐弗酸
性の材質のものを用いている。
【００３５】ちなみに、図２に示した多孔質防止部材の
１つのピンとｐ+表面層１０２とが接触する部分の面
積、ピン間隔及びマスク１１０２の開口部１１０３の面
積、開口部１１０３間の長さは、剥離する工程や剥離強
度との兼ね合いで適宜決められるが、シリコン単結晶部
材１０１とシリコン層１０４とを分離するときに、たと
えば５０ｋｇｆ／ｃｍ2の力をシリコン層１０４に加え
る場合には、１つのピンとｐ+表面層１０２とが接触す
る部分及び開口部１１０３の面積の面積はたとえば５μ
ｍとし、各ピン間の長さ及び開口部１１０３間の長さは
たとえば１．８ｍｍとすればよい。
【００３６】図５は、図１（ｂ）における陽極化成を行
う陽極化成装置の構成図である。図７は、図１（ｄ）に
おけるシリコン層１０４等を陽極化成により除去する陽
極化成装置の構成図である。図５，図７に示すように、
多孔質防止部材３０４を取り付けたシリコン単結晶部材
１０１を、化成槽３０３内の部材ホルダ３０９にシール
材３０５によって保持する。
【００３７】そして、図１（ｂ）における陽極化成を行
う場合には、化成槽３０３の多孔質防止部材３０４側
に、化成液３０２であるたとえばＨＦ濃度が１０％以上
のエチルアルコール等のアルコールを添加したＨＦ溶液
を入れ、電源３０８から正電極３０７及び負電極３０６
に数ｍＡ／ｃｍ2 〜数１０ｍＡ／ｃｍ2 程度の電流を流
すことにより、多孔質層１０３を形成する。
【００３８】一方、図１（ｄ）における陽極化成を行う
場合には、ＨＦ濃度が２０％以下の弗酸溶液を用いてシ
リコン層１０４等をエッチングする。ＨＦの希釈にはエ
チルアルコール等のアルコールや水、酸やその塩等の電
気伝導性付与剤を使用している。このとき、電源３０８
から正電極３０７及び負電極３０６に１０ｍＡ／ｃｍ 2
〜１００ｍＡ／ｃｍ2程度の電流を流す。こうして、シ
リコン単結晶部材１０１の周辺部のシリコン層１０４或
いはシリコン層１０４及び多孔質層１０３の一部又は全
部の除去を行う。
【００３９】なお、正電極３０７の材料は特に限定され
るものではないが、負電極３０６は酸性である化成液３
０２に耐えられるものが好ましく、ここでは、たとえば
白金を用いている。また、正電極３０７及び負電極３０
６に流す電流量は、ＨＦ濃度や所望とされる多孔質層の
膜厚或いは多孔質層表面の状態等によって適宜決めれば
よい。
【００４０】また、化成液３０２を、ＨＦ濃度が１０％
以上のエチルアルコール等のアルコールを添加したＨＦ
溶液としているのは、陽極化成時に発生する反応生成気
体の気泡を瞬時に撹拌することなく反応表面から除去で
き、均一にかつ効率よく多孔質化するためである。な
お、添加するアルコールの量はＨＦ濃度や所望とする多
孔質層の膜厚或いは多孔質層の表面状態によって適宜決
められるものであり、本実施形態では、ＨＦ濃度が低く
なりすぎないように、ＨＦ濃度が１０％以上となるよう
にしている。
【００４１】図９（ａ）〜図９（ｃ）は、図７に示す陽
極化成装置の負電極３０６及び正電極３０７の形状を示
す平面図であり、図９（ａ）にはシリコン単結晶部材１
０１の周辺部に沿うような大きさの帯状の負電極３０
６、図９（ｂ），図９（ｃ）には多角形状の負電極３０
６を示している。
【００４２】製造したいシリコン単結晶部材１０１の形
状に合わせて負電極３０６及び正電極３０７の形状等を
変更すればよいが、図９（ｂ）に示す負電極３０６及び
正電極３０７を用いると、丸いウエハ状のシリコン単結
晶部材１０１から四角形状のシリコン層１０４を分離す
ることができるので、太陽電池を製造する場合には好ま
しい。
【００４３】以上説明したように、本実施形態では、多
孔質防止部材を設けた状態でシリコン単結晶部材１０１
を陽極化成するため、ｐ+ 表面層１０２の一部が多孔質
化されない。そのため、シリコン層１０４を剥離して支
持部材１０５側に移設するまで、多孔質層１０３の破壊
を防止することができる。
【００４４】（実施形態２）図１０（ａ）〜図１０
（ｉ）は、本発明の実施形態２の薄膜結晶太陽電池の製
造工程図である。図１０（ａ）〜図１０（ｉ）におい
て、２０５はｐ+ 層、２０６は支持部材であるところの
高分子フィルム部材、２０７は裏面電極、２０８はｎ+
層、２０９は表面反射防止層を兼ねたＩＴＯなどの透明
導電膜、２１０はグリッド状の集電電極である。なお、
図１０（ａ）〜図１０（ｉ）において、図１（ａ）〜図
１（ｈ）と同様の部分には、同一の符号を付している。
【００４５】まず、図１（ａ）〜図１（ｃ）と同様の手
法により、シリコン単結晶部材１０１にｐ+ 表面層１０
２を形成し、これの一部をたとえば図５に示した陽極化
成装置で多孔質化して多孔質層１０３を形成する。そし
て、多孔質層１０３多孔質化されていない未化成領域１
０３’の上にたとえば熱ＣＶＤ法によりエピタキシャル
成長させることによってシリコン層１０４を形成する
（図１０（ａ）〜図１０（ｃ））。
【００４６】このとき、シリコン層１０４の形成時に微
量のドーパントを混入させることによりシリコン層１０
４をｐ- 型（或いはｎ- 型）に制御することが可能であ
る。シリコン層１０４の上にｐ+ 層（或いはｎ+ 層）２
０５をプラズマＣＶＤ法により堆積するか、或いは上述
のシリコン層１０４の形成の終わりにドーパントの量を
増大させることでｐ+ 層２０５を形成する（図１０
（ｄ））。
【００４７】つぎに、図１（ｄ）と同様の手順で、ｐ+
層２０５上に支持部材である高分子フィルム部材２０６
を形成した後に、多孔質層１０３がシリコン単結晶部材
１０１の表面に露出している場合には、露出している多
孔質層１０３の一部又は全部を図７に示した陽極化成装
置によって除去する（図１０（ｅ））。
【００４８】つづいて、高分子フィルム部材２０６の表
面に、予め裏面電極２０７として銅ペーストを印刷した
をシリコン単結晶部材１０１上のシリコン層１０４，ｐ
+ 層２０５が形成された側に密着して貼り合わせ、たと
えば図示しないオーブンに入れて加熱し、高分子フィル
ム部材２０６とシリコン単結晶部材１０１とを固着させ
る（図１０（ｆ））。
【００４９】つぎに、高分子フィルム部材２０６とシリ
コン単結晶部材１０１との間に互いに引き離す方向に力
を作用させる。すなわち、高分子フィルムの可撓性を利
用してシリコン単結晶部材１０１のエッジから両者を徐
々に引き剥がし、多孔質層１０３で分離する（図１０
（ｇ））。なお、実施形態１と同様に、外部から熱等を
与えて、多孔質層１０３内の危弱部位に間接的に力を作
用させて分離してもよい。
【００５０】シリコン単結晶部材１０１から剥離したシ
リコン層１０４上に残っている多孔質層１０３ａを実施
形態１と同様の手法により、選択的に除去する。多孔質
層１０３が除去されたシリコン層１０４の表面にプラズ
マＣＶＤ法等によりたとえばｎ+ 層２０８を形成し、さ
らにその上に表面反射防止層を兼ねたＩＴＯなどの透明
導電膜２０９及びグリッド状の集電電極２１０を真空蒸
着し、太陽電池とする（図１０（ｈ））。
【００５１】なお、太陽電池において入射光の反射損を
減らすために、シリコン層１０４の表面にテクスチャ処
理を施すことが望ましい。テクスチャ処理を施すための
材料として、シリコンの場合にはヒドラジンやＮａＯ
Ｈ，ＫＯＨ等を用いればよい。形成されるテクスチャの
ピラミッドの高さとしては数μｍ〜数１０μｍの範囲が
適当である。
【００５２】また、シリコン単結晶部材１０１は、表面
に残留している多孔質層１０３ｂを多孔質層１０３ａと
同様の方法により除去して、表面平坦性が許容できない
ほど荒れている場合には必要に応じて表面平坦化を行っ
た後（図１０（ｉ））、再度図１０（ａ）の工程に供せ
られる。
【００５３】（実施形態３）図１１（ａ）〜図１１
（ｉ）は、本発明の実施形態３の薄膜結晶太陽電池の製
造工程図である。本実施形態では、陽極化成しない部分
をシリコン単結晶部材１０１の周辺部とする点が実施形
態２と異なる。また、図１１（ａ）〜図１１（ｉ）にお
いて、６０６は支持部材であるところの金属部材であ
る。なお、図１１（ａ）〜図１１（ｉ）において、図１
０（ａ）〜図１０（ｉ）と同様の部分には、同一の符号
を付している。
【００５４】まず、図１０（ａ）と同様の手法により、
シリコン単結晶部材１０１に、ｐ+表面層１０２を形成
する（図１０（ａ））。そして、シリコン単結晶部材１
０１の周辺部以外の部分を、たとえば図４（ａ）〜図４
（ｄ）に示した手順によって形成した多孔質防止部材３
０４を形成したシリコン単結晶部材１０１を、図５に示
す陽極化成装置によって多孔質化して多孔質層１０３を
形成する（図１１（ｂ））。そして、多孔質層１０３及
び多孔質化されていない未化成領域１０３’の上にたと
えば熱ＣＶＤ法によりシリコン層１０４を形成する（図
１１（ｃ））。
【００５５】ここで、シリコン単結晶部材１０１は、た
とえば図８に示すようになっており、このとき、陽極化
成時の高電流レベルが比較的大きく、たとえば熱ＣＶＤ
中或いはその後の工程中に多孔質層１０３内或いは多孔
質層１０３と部材界面、又は多孔質層１０３とシリコン
層１０４との界面のいずれかの部位で一部或いは全部破
断が起こったとしても、各未化成領域１０３’の部分で
シリコン層１０４を支えることになるので、すべての未
化成領域１０３’を破断或いは除去しない限り、シリコ
ン層１０４はシリコン単結晶部材１０１から剥がれるこ
とはない。
【００５６】また、シリコン単結晶部材１０１と負電極
３０６との距離は特に規定はないが、シリコン単結晶部
材１０１と正電極３０７との距離は比較的高い電流を流
すためにシリコン単結晶部材１０１に近い位置に配置す
るのが好ましい。なお、本実施形態では、シリコン単結
晶部材１０１に正電極３０７を接触させている。
【００５７】このことから、逆に積極的に熱ＣＶＤ時或
いはその後の工程で完全に分離してしまうような化成条
件で多孔質層１０３を形成することもできる。この場
合、未化成領域を破断或いは除去した時点でスムーズに
シリコン層１０４の分離ができる。シリコン層１０４の
形成時に微量のドーパントを混入させることにより活性
層をｐ- 型（或いはｎ- 型）に制御することが可能であ
る。
【００５８】そして、図１０（ｄ）と同様の手順で、た
とえばｐ+ 層２０５を形成する（図１１（ｄ））。つぎ
に、予め、シリコン単結晶部材１０１より一回小さい金
属ペースト６０７である銅ペーストを印刷した支持部材
である金属部材６０６を、シリコン単結晶部材１０１上
のシリコン層１０４に密着して貼り合わせ、図示しない
オーブンなどに入れて加熱し、金属部材６０６とシリコ
ン単結晶部材１０１とを固着させる（図１１（ｅ））。
【００５９】つぎに、金属部材６０６をマスクとしてシ
リコン単結晶部材１０１上のシリコン層１０４，ｐ+ 層
２０５及び未化成領域１０３’を実施形態２と同様の手
法により除去し、多孔質層１０３の端面を露出させる
（図１１（ｆ））。
【００６０】つぎに、固着した金属部材６０６とシリコ
ン単結晶部材１０１とを水槽に入れて超音波を当てる。
これにより、シリコン単結晶部材１０１からシリコン層
１０４を多孔質層１０３の部分で分離する（図１１
（ｇ））。シリコン単結晶部材１０１から分離したシリ
コン層１０４面上に残っている多孔質層１０３ａを実施
形態２と同様に選択的に除去する。
【００６１】多孔質層１０３が除去されたシリコン層１
０４の表面にプラズマＣＶＤ法等によりｐ+ （ｎ+ ）層
２０８を形成し、さらにその上に表面反射防止層を兼ね
たＩＴＯなどの透明導電膜２０９及びグリッド状の集電
電極２１０を真空蒸着して太陽電池とする（図１１
（ｈ））。
【００６２】シリコン単結晶部材１０１は、表面に残留
している多孔質層１０３ｂを、多孔質層１０３ａと同様
の手法にして除去して、表面平坦性が許容できないほど
荒れている場合には必要に応じて表面平坦化を行った後
（図１１（ｉ））、再度図１１（ａ）の工程に供せられ
る。
【００６３】以上説明したように、本発明の実施形態１
〜３によれば、多孔質層１０３中に予め設定された大き
さ、形状等の未化成領域１０３’を形成しているので、
支持部材１０５側にシリコン層１０４を移設する前に、
シリコン単結晶部材１０１とシリコン層１０４とが分離
しないようにすることができる。
【００６４】
【実施例】以下、図面を参照して、本発明の半導体部材
及び太陽電池を形成方法について説明する。
【００６５】（実施例１）図１（ａ）〜図１（ｈ）を用
いて実施例１の半導体部材の製造工程について説明す
る。まず、たとえば５インチシリコン単結晶部材１０１
の表面層に、ＢＣｌ 3 を熱拡散源として１２００℃程度
の温度でボロン（Ｂ）の熱拡散を行って、３μｍ程度の
ｐ+ 表面層１０２を形成した（図１（ａ））。
【００６６】ｐ+ 表面層１０２に、図２に示す多孔質防
止部材を施したシリコン単結晶部材１０１を、図５に示
す陽極化成装置によって、化成液３０２をＨＦ＋Ｃ2 Ｈ
5 ＯＨ溶液中として表１の条件で陽極化成を行い、シリ
コン単結晶部材１０１上に多孔質層１０３を形成した
（図１（ｂ））。
【００６７】このとき、未化成領域１０３’を形成する
ために、シリコン単結晶部材１０１上に、図２に示す多
孔質防止部材３０４を取り付けた。多孔質防止部材３０
４の各ピンの各辺の長さをたとえば８０μｍの４角柱と
し、各ピンの間隔をたとえば２．８ｍｍとした。このよ
うな条件の多孔質防止部材３０４では、各未化成領域１
０３’が分離時受ける力は約５ｋｇｆ／ｃｍ2であっ
た。
【００６８】なお、未化成領域１０３’は、大きさと間
隔とをある程度自由度を持たせて設定してもよく、たと
えば多孔質部材３０４の各ピンの各辺の長さをたとえば
４０μｍとすれば、各ピンの間隔はたとえば１．４ｍｍ
としてもよい。
【００６９】そして、多孔質防止部材３０４を取り付け
たシリコン単結晶部材１０１を、図５に示す陽極化成装
置にセットして、電源３０８によって正電極３０７、負
電極３０６を通じてシリコン単結晶部材１０１に電圧を
印加した。これによって、シリコン単結晶部材１０１の
各ピンが接している部分は化成されないため、この部分
が未化成領域１０３’として形成される。
【００７０】なお、電源３０８は、シリコン単結晶部材
１０１を、たとえば８ｍＡ／ｃｍ2の低電流で１０分程
度化成した後に、３０秒で３８ｍＡ／ｃｍ2 に達するよ
うに電流レベルを上げて行き、その時点で化成を終え
た。
【００７１】
【表１】
【００７２】このように、予め多孔質層１０３内に疎密
の変化を設けたため、後述するように、シリコン層１０
４をシリコン単結晶部材１０１から分離し易くなった。
つぎに、多孔質層１０３の上に、たとえば熱ＣＶＤ法に
よりシリコン層１０４をたとえば０．５μｍの厚さで形
成した（図１（ｃ））。このとき、シリコン単結晶部材
１０１の周辺部は、図１２に示すように、多孔質層１０
３の上をシリコン層１０４が覆った状態となっていた。
【００７３】そのため、シリコン単結晶部材１０１を、
図７に示した陽極化成装置内の所定の位置に取り付け、
図９（ａ）に示した帯状の負電極３０６及び正電極３０
７を用いて、電解研磨モードでエッチングを行った。こ
のエッチングでは、化成液３０２としてＨＦ＋Ｈ2 Ｏ溶
液（ＨＦ：Ｃ2 Ｈ5 ＯＨ：Ｈ2 Ｏ＝１：１：６）を使用
し、負電極３０６、正電極３０７にたとえば１２０ｍＡ
／ｃｍ2 の電流を流すことによって行った。これによっ
て、シリコン単結晶部材１０１の周辺部のシリコン層１
０４及び多孔質層１０３の一部を、合わせて１０．５μ
ｍ程度除去した（図１（ｄ））。
【００７４】つづいて、シリコン層１０４の表面に、図
示しない常圧ＣＶＤ装置によって、たとえば４５０℃下
で接着層１０６であるところの酸化膜を０．１μｍ程度
の厚さで形成した。その後、支持部材１０５であるとこ
ろのガラス基板を接着層１０６であるところの酸化膜と
貼り合わせ、熱処理炉（図示せず）に入れてたとえば８
５０℃で加熱し、ガラス基板とシリコン単結晶部材１０
１とを固着させた（図１（ｅ））。
【００７５】つぎに、ガラス基板とシリコン単結晶部材
１０１との間に互いに引き離す方向に、たとえば５．１
ｋｇｆ／ｃｍ2の力を作用させ、多孔質層１０３の部分
で分離した（図１（ｆ））。そして、シリコンウエハか
ら剥離したシリコン層１０４上に残っている多孔質層１
０３ａをＨＦ＋Ｈ2 Ｏの混合液で選択的に除去し、半導
体（ＳＯＩ）部材を得た（図１（ｇ））。
【００７６】また、シリコン単結晶部材１０１上に残っ
ている多孔質層１０３ｂも、をＨＦ＋Ｈ2 Ｏの混合液で
選択的に除去した。このとき、表面平坦性が許容できな
いほど荒れていたため、ポリッシング等の表面平坦化を
行った（図１（ｈ））。こうして得られたシリコン単結
晶部材１０１を用いて上述の工程を繰り返すことにより
高品質なシリコン層１０４を有する半導体（ＳＯＩ）部
材が複数得られた。
【００７７】比較のために、図１（ｂ）に示す工程にお
いて、未化成領域１０３’を形成しないで後は同一工程
で半導体部材を作製したところ、図１（ｄ）の工程での
歩留まりは半分以下であった。これに対し本実施例の製
造工程によると、半導体部材は８割以上の歩留まりが得
られた。
【００７８】（実施例２）図１０（ａ）〜図１０（ｉ）
を用いて実施例２の半導体部材の製造工程について説明
する。まず、たとえば５インチシリコン単結晶部材１０
１の表面層に、ＢＣｌ3 を熱拡散源として１２００℃程
度の温度でボロン（Ｂ）の熱拡散を行って、３μｍ程度
のｐ+ 表面層１０２を形成した（図１０（ａ））。
【００７９】つぎに、ｐ+ 表面層１０２に、図３（ａ）
〜図３（ｄ）に示した手順によって形成した多孔質防止
部材３０４を形成したシリコン単結晶部材１０１を、図
５に示した陽極化成装置を用いて、表２に示す条件で陽
極化成を行った。このとき、化成液３０２としてＨＦ＋
Ｃ2 Ｈ5 ＯＨ溶液を使用した。こうして、シリコン単結
晶部材１０１上に、多孔質層１０３を形成した（図１０
（ｂ））。
【００８０】なお、マスク１１０２は、ワックス１１０
４がたとえば一辺が３０μｍである四角柱、ワックス１
１０４間の間隔がたとえば１．０ｍｍとなるように開口
部１１０３を形成した。このような条件でワックス１１
０４をｐ+表面層１０２に塗布すると、シリコン単結晶
部材１０１とシリコン層１０４とを分離するときに、た
とえば７ｋｇｆ／ｃｍ2の力を加えればよい。
【００８１】また、陽極化成は、たとえば８ｍＡ／ｃｍ
2 の低電流で１０分化成した後に、電流レベルを上げて
たとえば３２ｍＡ／ｃｍ2 の電流で１分間通電すること
によって行った。これによって、たとえば膜厚が約１３
μｍの多孔質層１０３が形成された。そして、陽極化成
をした後に、キシレン等の有機溶剤により多孔質防止部
材であるワックス１１０４を除去した。また、ワックス
１１０４が形成されていた部分は、陽極化成されないた
め、未化成領域１０３’が形成された。
【００８２】
【表２】
【００８３】つぎに、多孔質シリコン層１０４表面に、
Ｉｎを溶媒に用いたスライダー方式の液相成長装置によ
り表３に示す形成条件でエピタキシャル成長を行い、膜
厚がたとえば３０μｍのシリコン層１０４を形成した
（図１０（ｃ））。
【００８４】さらに、溶媒中に微量のＢ（溶かし込んだ
シリコン量に対して０．数ｐｐｍ〜数ｐｐｍ程度）を添
加してシリコン層１０４をｐ- 型にするとともに、エピ
タキシャル成長終了後にさらにシリコン層１０４の上
に、Ｂ量の多い別のＩｎメルト（溶かし込んだシリコン
量に対して数百ｐｐｍ以上）を用いてｐ+ 層２０５をた
とえば１μｍの厚さで形成した（図１０（ｄ））。
【００８５】
【表３】
【００８６】このとき、シリコン単結晶部材１０１の周
辺部の表面には、シリコン単結晶部材１０１を載置する
治具が接触しているため、Ｉｎ溶媒に浸らないため、図
８に示した場合と同様に、シリコン層１０４が多孔質層
１０３を完全に覆っておらず多孔質層１０３がシリコン
単結晶部材１０１の表面に露出していた。
【００８７】そのため、シリコン単結晶部材１０１を、
図７に示した陽極化成装置内に取り付け、シリコン層１
０４，ｐ+ 層２０５がＨＦ溶液中の負電極３０６と対向
するように配置した。そして、化成液３０２であるＨＦ
＋Ｈ2 Ｏ溶液（ＨＦ：Ｃ2 Ｈ 5 ＯＨ：Ｈ2 Ｏ＝１：１：
６）中で、正電極３０７と負電極３０６との間にたとえ
ば１７０ｍＡ／ｃｍ2 の電流を流して電解研磨モードで
エッチングを行い、シリコン単結晶部材１０１の周辺部
の多孔質層１０３を、全部除去した（図１０（ｅ））。
【００８８】つづいて、たとえば厚さが５０μｍのポリ
イミドを材料とした高分子フィルム部材２０６の片面
に、スクリーン印刷によって裏面電極２０７である銀ペ
ーストをたとえば１０〜３０μｍ厚で塗り、シリコン単
結晶部材１０１のｐ+層２０５に密着させて貼り合わせ
た。この状態で図示しないオーブンに入れて、たとえば
３６０℃で２０分間銀ペーストを焼成するとともに、高
分子フィルム部材２０６とシリコン単結晶部材１０１と
を固着させた（図１０（ｆ））。
【００８９】そして、シリコン単結晶部材１０１を真空
チャック（図示せず）で固定しておき、高分子フィルム
部材２０６のエッジに対して力を加えさせ、ポリイミド
フイルムの可撓性を利用して、シリコン単結晶部材１０
１のエッジから両者を徐々に引き剥がした。
【００９０】こうして、シリコン層１０４，ｐ+ 層２０
５をシリコン単結晶部材１０１から剥離して、高分子フ
ィルム部材２０６上に移設させた（図１０（ｇ））。シ
リコン単結晶部材１０１から剥離したシリコン層１０４
上に残っている多孔質層１０３ａを、たとえばＨＦ＋Ｈ
2 Ｏ2 ＋Ｈ2 Ｏの混合液で、撹拌しながら選択エッチン
グした。
【００９１】シリコン層１０４は、エッチングされずに
移設先の高分子フィルム部材２０６側に残り、多孔質層
１０３ａのみが完全に除去された。この高分子フィルム
部材２０６上のシリコン層１０４の表面を、たとえば弗
酸／硝酸系のエッチング液で軽くエッチングして清浄化
を行った後、シリコン層の上に通常のプラズマＣＶＤ装
置により、表４に示す条件でｎ+層２０８であるｎ型μ
ｃ−Ｓｉ層をたとえば２００Åの厚さで堆積させた。こ
のときのμｃ−Ｓｉ層の暗導電率は〜５Ｓ／ｃｍであっ
た。
【００９２】
【表４】
【００９３】最後に、μｃ−Ｓｉ層の上にＥＢ蒸着によ
り、ＩＴＯなどの透明導電膜２０９及び集電電極２１０
を形成した。なお、透明導電膜２０９の厚さを８２ｎｍ
とし、集電電極２１０はそれぞれ６００ｎｍ／２００ｎ
ｍ／１μｍの厚さのＴｉ／Ｐｄ／Ａｇによって形成して
太陽電池とした（図１０（ｈ））。
【００９４】このようにして得られたポリイミド上薄膜
単結晶シリコン太陽電池について、たとえばＡＭ１．５
（１００ｍＷ／ｃｍ2 ）光照射下でのＩ−Ｖ特性につい
て測定したところ、たとえばセル面積６ｃｍ2 で開放電
圧がたとえば０．５８Ｖ、短絡光電流がたとえば３３ｍ
Ａ／ｃｍ2 、曲線因子がたとえば０．７９となり、エネ
ルギー変換効率がたとえば１５．１％であった。
【００９５】また、剥離後のシリコン単結晶部材１０１
上に残存する多孔質層１０３ｂについても、多孔質層１
０３ａと同様の手法によってエッチングにより除去し、
その面を平滑にした（図１０（ｉ））。こうして得られ
たシリコン単結晶部材１０１を用いて上述の工程を繰り
返すことにより、高品質なシリコン層１０４を有する薄
膜単結晶太陽電池が複数得られた。
【００９６】（実施例３）図１３（ａ）〜図１３（ｈ）
は、本発明の実施例３の半導体部材の製造工程図であ
る。図１３（ａ）〜図１３（ｈ）を用いて本実施例の半
導体部材の製造方法について説明する。まず、たとえば
５インチシリコン単結晶部材１０１の表面にＢＣｌ3 を
熱拡散源として１２００℃程度の温度でボロン（Ｂ）の
熱拡散を行って３μｍ程度のｐ+ 表面層１０２を形成し
た（図１３（ａ））。
【００９７】つぎに、図６に示す陽極化成装置を用い
て、ＨＦ溶液を化成液３０２として使用して、表５に示
す条件で陽極化成を行い、シリコン単結晶部材１０１の
周辺部（端部から１〜３ｍｍ程度までの領域）に未化成
領域１０３’を形成するとともに、シリコン単結晶部材
１０１の中央部に多孔質層１０３を形成した（図３
（ｂ））。
【００９８】すなわち、たとえば５ｍＡ／ｃｍ2 の低電
流で２．５分化成した後、ゆっくりと電流レベルを上げ
て行き、３０秒でたとえば３４ｍＡ／ｃｍ2 に達したと
ころで化成を終えた。
【００９９】
【表５】
【０１００】そして、酸素雰囲気中で４００℃１時間の
条件で多孔質層１０３内の酸化を行い、多孔質層１０３
の表面の酸化層を弗酸で除去した後、多孔質層１０３の
上に熱ＣＶＤ法によりシリコン層１０４をたとえば０．
５μｍの厚さで形成した（図１３（ｃ））。このとき、
シリコン単結晶部材１０１の周辺部は図１２の場合と同
様に多孔質層１０３の上にシリコン層１０４が覆った状
態となっていた。
【０１０１】シリコン層１０４の表面に熱酸化によりた
とえば１０００℃で、接着層１０６である酸化膜を０．
１μｍ程度の厚さで形成した後に、シリコン単結晶部材
１０１より一回り小さい別の支持部材１０５をシリコン
単結晶部材１０１上のシリコン層１０４が形成された側
に密着して貼り合わせ、熱処理炉（図示せず）に入れて
たとえば１１５０℃で加熱し、支持部材１０５とシリコ
ン単結晶部材１０１とを固着させた（図１３（ｄ））。
【０１０２】支持部材１０５をマスクとしてシリコン単
結晶部材１０１上のシリコン層１０４及び未化成領域１
０３’を、たとえば反応性イオンエッチングにより除去
し、多孔質層１０３の端面を露出させた（図１３
（ｅ））。つぎに固着した支持部材１０５とシリコン単
結晶部材１０１との間に楔を挿入し（図示せず）、多孔
質層１０３のところで破断を起こしてシリコン単結晶部
材からシリコン層１０４を分離した（図１３（ｆ））。
【０１０３】シリコン単結晶部材１０１から剥離したシ
リコン層１０４上に残っている多孔質層１０３ａを、た
とえば０．２％濃度テトラメチルアンモニウム溶液で撹
拌しながら選択エッチングした。シリコン層１０４は、
ほとんどエッチングされずに支持部材１０５側に残り、
多孔質層１０３ａは除去され、半導体（ＳＯＩ）部材が
得られた（図１３（ｇ））。
【０１０４】また、剥離後のシリコン単結晶部材１０１
上に残った多孔質層１０３ｂについても、多孔質層１０
３ａと同様の手法によってエッチングにより除去し、面
を平滑にした（図１３（ｈ））。こうして得られたシリ
コン単結晶部材１０１を用いて上述の工程を繰り返すこ
とにより、高品質なシリコン層１０４を有する半導体
（ＳＯＩ）部材が複数得られた。
【０１０５】（実施例４）図１１（ａ）〜図１１（ｉ）
を用いて実施例４の太陽電池の製造方法について説明す
る。まず、たとえば８インチシリコン単結晶部材６０１
の表面層に、ＢＣｌ3 を熱拡散源として１２００℃程度
の温度で、ボロン（Ｂ）の熱拡散を行って、３μｍ程度
のｐ+ 表面層１０２を形成した（図１１（ａ））。
【０１０６】ｐ+表面層１０２に、図４（ａ）〜図４
（ｄ）に示した手順によって形成した多孔質防止部材３
０４を形成したシリコン単結晶部材１０１を、図５に示
した陽極化成装置を用いて、表２に示す条件で陽極化成
を行った。このとき、化成液３０２としてＨＦ＋Ｃ2 Ｈ
5 ＯＨ溶液を使用した。こうして、シリコン単結晶部材
１０１上に、多孔質層１０３を形成した（図１１
（ｂ））。
【０１０７】なお、マスク１１０２は、ワックス１１０
４がたとえば一辺が３０μｍである四角柱、ワックス１
１０４間の長さがたとえば１．０ｍｍとなるように開口
部１１０３を形成した。また、陽極化成は、たとえば８
ｍＡ／ｃｍ2 の低電流で１０分化成した後に、電流レベ
ルを上げてたとえば３２ｍＡ／ｃｍ2 の電流で１分間通
電することによって行った。
【０１０８】これによって、たとえば膜厚が全部で約１
３μｍの多孔質層１０３が形成された。そして、陽極化
成をした後に、キシレン等の有機溶剤により多孔質防止
部材であるワックス１１０４を除去した。また、ワック
ス１１０４が形成されていた部分は、陽極化成されない
ため、未化成領域１０３’が形成された。
【０１０９】つぎに、多孔質シリコン層１０４表面に、
通常の熱ＣＶＤ装置により表６に示す形成条件でエピタ
キシャル成長を行い、膜厚がたとえば３０μｍのシリコ
ン層１０４を形成した（図１１（ｃ））。また、エピタ
キシャル成長中にＢ2 Ｈ6 の量を０．数ｐｐｍ〜数ｐｐ
ｍ程度としてシリコン層１０４をｐ- 型にするととも
に、さらにエピタキシャル成長の終わりでＢ2 Ｈ6 を数
百ｐｐｍ程度以上に増大してｐ+ 層２０５を１μｍの厚
さで形成した（図１１（ｄ））。
【０１１０】
【表６】
【０１１１】このとき、シリコン単結晶部材１０１の周
辺部の表面には、シリコン単結晶部材１０１を載置する
治具が接触しているため、Ｉｎ溶媒に浸らないため、図
８に示した場合と同様に、シリコン層１０４が多孔質層
１０３を完全に覆っておらず多孔質層１０３がシリコン
単結晶部材１０１の表面に露出していた。
【０１１２】シリコン単結晶１０１の直径よりも小さい
正方形（約１２５ｍｍ角）でたとえば厚さ０．５ｍｍの
金属部材６０６であるＳＵＳ部材を用意し、ＳＵＳ部材
の片面にスクリーン印刷などにより、金属ペースト６０
７である銀ペーストをたとえば１０〜３０μｍ厚で塗
り、この面をｐ+層２０５に密着させて貼り合わせた。
【０１１３】この状態で図示しないオーブンに入れて、
たとえば３６０℃で６０分間、銀ペーストの焼成を行う
とともに、ＳＵＳ部材とシリコン単結晶部材１０１とを
固着させた（図１１（ｅ））。このＳＵＳ部材をマスク
としてシリコン単結晶部材１０１上のシリコン層１０
４、ｐ+層２０５及び未化成領域１０３’を反応性イオ
ンエッチングにより除去し、多孔質層１０３の端面を露
出させた（図１１（ｆ））。
【０１１４】つぎに固着したＳＵＳ部材シリコン単結晶
部材１０１に対して、図示しない水槽内で超音波エネル
ギーを照射した。超音波エネルギーを、たとえば２５Ｋ
Ｈｚ、６５０Ｗの強さで照射したところ、シリコン単結
晶部材１０１からシリコン層１０４が多孔質層１０３の
部分で分離された（図１１（ｇ））。このようにして約
１２５ｍｍ角のシリコン層１０４，ｐ+層２０５を、８
インチシリコン単結晶部材１０１から剥離して、ＳＵＳ
部材側に移設させた。
【０１１５】シリコン単結晶部材１０１から剥離したシ
リコン層１０４上に残っている多孔質層１０３ａを、
０．５％濃度ＫＯＨ溶液で撹拌しながら選択エッチング
した。得られたＳＵＳ部材上のシリコン層１０４上に、
通常のプラズマＣＶＤ装置（図示せず）により、表４に
示した条件で、ｎ+ 層２０８であるところのｎ型μｃ−
Ｓｉ層を、たとえば６００Åの厚さで堆積させた。この
ときのμｃ−Ｓｉ層の暗導電率は〜５Ｓ／ｃｍであっ
た。
【０１１６】最後に、μｃ−Ｓｉ層の上に、ＥＢ蒸着な
どにより、ＩＴＯなどの透明導電膜２０９及び集電電極
２１０を形成した。なお、透明導電膜２０９の厚さを８
２ｎｍとし、集電電極２１０はそれぞれ６００ｎｍ／２
００ｎｍ／１μｍの厚さのＴｉ／Ｐｄ／Ａｇによって形
成して太陽電池とした（図１１（ｈ））。
【０１１７】このようにして得られたＳＵＳ部材上薄膜
単結晶シリコン太陽電池について、たとえばＡＭ１．５
（１００ｍＷ／ｃｍ2 ）光照射下でのＩ−Ｖ特性につい
て測定したところ、たとえばセル面積６ｃｍ2 で開放電
圧がたとえば０．６１Ｖ、短絡光電流がたとえば３２ｍ
Ａ／ｃｍ2 、曲線因子がたとえば０．７９となり、エネ
ルギー変換効率がたとえば１５．４％であった。
【０１１８】また、剥離後のシリコン単結晶部材１０１
上に残存する多孔質層１０３ｂについても、多孔質層１
０３ａと同様の手法によってエッチングにより除去し、
その面を平滑にした（図１１（ｉ））。こうして得られ
たシリコン単結晶部材１０１を用いて上述の工程を繰り
返すことにより、高品質なシリコン層１０４を有する薄
膜単結晶太陽電池が複数得られた。
【０１１９】なお、実施例１〜３では、シリコン層１０
４の剥離面を、光入射側とした太陽電池構成の作成プロ
セスを示したが、これとは逆にシリコン層１０４の成長
終了面に対してｐｎ接合及び電極等を形成してこの上に
透明部材を貼り付け、上述と同様な処理を施して剥離す
ることも可能である。
【０１２０】以上、本発明の実施例について説明した
が、本発明は上述の実施例に限定されるものではなく、
様々な応用が考えられる。たとえば、予めシリコン単結
晶部材１０１の両面に対してマスク材を被着させておけ
ば、陽極化成時に部材の片面に多孔質層１０３を形成し
た後に部材を反転させることによりもう片面にも容易に
同様に多孔質層１０３が形成される。このため、たとえ
ば図１（ｃ）以降の各工程をシリコン単結晶部材１０１
の両面に対して行うことにより、一度に倍の半導体部材
及び太陽電池を得ることができ、量産性が向上する。
【０１２１】さらに、実施例１〜３において、多孔質層
１０３でシリコン単結晶部材１０１とシリコン層１０４
とを分離した場合を例に説明したが、たとえば、Ｈイオ
ン或いはＨｅイオン等をシリコン単結晶部材１０１に打
ち込んで熱処理することで、シリコン単結晶部材１０１
の内部に、危弱部位を形成してこの部分で分離してもよ
い。
【０１２２】具体的には、シリコン単結晶部材１０１の
表面に、予めマスク材（たとえばレジスト等）を被着さ
せておき、Ｈイオンをたとえば２０ＫｅＶ、５×１０16
ｃｍ -2で打ち込んで、シリコン単結晶部材１０１の表面
から、たとえば０．１μｍの深さに危弱層を形成し、こ
の上にたとえば実施例１と同様にして熱ＣＶＤ法により
シリコン層１０４を形成し、その後の工程を行えば、危
弱層でシリコン単結晶部材１０１とシリコン層１０４と
を分離することができる。
【０１２３】なお、本発明の各実施形態では、シリコン
単結晶部材１０１上にｐ+ 表面層１０２を形成する場合
を例に説明したが、シリコン単結晶部材１０１を多孔質
化して多孔質層１０３及び未化成領域１０３’を形成し
てもよい。
【０１２４】
【発明の効果】以上述べてきたように、本発明により、
特性の良好な半導体部材及び薄膜結晶太陽電池が収率良
く得られるようになり、これにより量産性のある良質の
半導体部材及び太陽電池を市場に提供することができる
ようになった。
【図面の簡単な説明】
【図１】本発明の実施形態１の半導体部材の製造工程図
である。
【図２】図１の未化成領域を形成するための多孔質防止
部材の外観図である。
【図３】図１の多孔質防止部材を形成するためのマスク
の外観図である。
【図４】図１の多孔質防止部材を形成するためのマスク
の外観図である。
【図５】図１（ｂ）における陽極化成を行う陽極化成装
置の構成図である。
【図６】実施形態３に係るウエハ周辺部を覆うようなマ
スク材を備えた陽極化成装置の構成図である。
【図７】図１（ｄ）におけるシリコン層等を陽極化成に
より除去する陽極化成装置の構成図である。
【図８】シリコン単結晶部材の周辺部の拡大図である。
【図９】図７に示す陽極化成装置の負電極の平面図であ
る。
【図１０】本発明の実施形態２の薄膜結晶太陽電池の製
造工程図である。
【図１１】本発明の実施形態３の薄膜結晶太陽電池の製
造工程図である。
【図１２】多孔質層の上をシリコン層が覆った状態を示
す図である。
【図１３】本発明の実施例３の半導体部材の製造工程図
である。
【符号の説明】
１０１ シリコン単結晶部材 １０２ ｐ+ 表面層 １０３ 多孔質層 １０３’ 未化成領域 １０４ シリコン層 ２０５ ｐ+ 層（又はｎ+ 層） ２０８ ｎ+ 層（又はｐ+ 層） ２０９ 反射防止層 ２１０ 集電電極 ３１１ 裏面電極 １０６ 接着層 １０５ 支持部材 ３０２ 化成液 ３０３ 化成槽 ３０６ 負電極 ３０７ 正電極 ３０５ シール材 ３０９ 部材ホルダ ３０８ 電源 １１０２ マスク １１０３ 開口部 １１０４ ワックス
フロントページの続き (72)発明者 岩▲崎▼ 由希子 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 (72)発明者 米原 隆夫 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 (72)発明者 坂口 清文 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 Ｆターム(参考） 5F043 AA09 BB01 DD14 DD30 EE15 EE35 GG10 5F051 AA01 AA20

Claims (15)

    【特許請求の範囲】
  1. 【請求項１】 用意した第１の部材又は該第１の部材に
    形成したエピタキシャル成長層の一部の領域を残して多
    孔質化して多孔質層を形成する第１の工程と、 前記多孔質層及び前記多孔質化されていない前記第１の
    部材又は前記エピタキシャル成長層上に形成した半導体
    層と第２の部材とを貼り合わせる第２の工程と、 前記多孔質層内、前記多孔質層と前記第１の部材との界
    面又は前記多孔質層と前記半導体層との界面で分離する
    ことにより前記半導体層を前記第２の部材側に移設する
    第３の工程とを備えた半導体部材の製造方法であって、 前記第１，第２の工程で、前記多孔質層内、前記多孔質
    層と前記第１の部材との界面又は前記多孔質層と前記半
    導体層との界面で分離されないように、前記第１の工程
    で前記第１の部材又は前記エピタキシャル成長層の一部
    を残して多孔質化することを特徴とする半導体部材の製
    造方法。
  2. 【請求項２】 前記第３の工程で得られる前記第１の部
    材の分離面を平坦化した後に、前記第１の工程の前記第
    １の部材として用意することを特徴とする請求項１に記
    載の半導体部材の製造方法。
  3. 【請求項３】 前記第１の工程で前記第１の部材又は前
    記エピタキシャル成長層を陽極化成することによって前
    記多孔質層を形成することを特徴とする請求項１又は２
    に記載の半導体部材の製造方法。
  4. 【請求項４】 前記第１の部材又は前記エピタキシャル
    成長層の前記一部の領域を覆った状態で前記陽極化成す
    ることにより前記多孔質層を形成することを特徴とする
    請求項３に記載の半導体部材の製造方法。
  5. 【請求項５】 前記第１の部材又は前記エピタキシャル
    成長層の前記一部の領域に多孔質化を防止する防止剤を
    塗布又はマスク材を押し当てることによって覆うことを
    特徴とする請求項４に記載の半導体部材の製造方法。
  6. 【請求項６】 前記防止剤は、蝋、エポキシ系樹脂又は
    フッ素系樹脂であることを特徴とする請求項５に記載の
    半導体部材の製造方法。
  7. 【請求項７】 前記防止剤を塗布する位置又は前記マス
    ク材を押し当てる位置は、前記第１の部材又は前記エピ
    タキシャル成長層の周辺部であることを特徴とする請求
    項５又は６に記載の半導体部材の製造方法。
  8. 【請求項８】 前記防止剤を塗布する位置又は前記マス
    ク材を押し当てる位置を、複数形成することを特徴とす
    る請求項５又は６に記載の半導体部材の製造方法。
  9. 【請求項９】 前記マスク材は、耐フッ酸性の物質であ
    ることを特徴とする請求項５から８のいずれか１項に記
    載の半導体部材の製造方法。
  10. 【請求項１０】 前記多孔質層は、低電流で前記陽極化
    成を行った後に、高電流で前記陽極化成を行って形成す
    ることを特徴とする請求項３から９のいずれか１項に記
    載の半導体部材の製造方法。
  11. 【請求項１１】 前記第１の部材は板状であって、前記
    エピタキシャル成長層、前記多孔質層及び前記半導体層
    を前記第１の部材の両面に形成することを特徴とする請
    求項１から１０のいずれか１項に記載の半導体部材の製
    造方法。
  12. 【請求項１２】 複数の前記防止剤を塗布する位置又は
    前記マスク材を押し当てる位置を、多角形状に配置する
    ことを特徴とする請求項８に記載の半導体部材の製造方
    法。
  13. 【請求項１３】 前記半導体層中に、半導体接続を形成
    することを特徴とする請求項１から１２のいずれか１項
    に記載の半導体部材の製造方法。
  14. 【請求項１４】 前記半導体層として太陽電池素子層を
    形成することを特徴とする請求項１から１３のいずれか
    １項に記載の半導体部材の製造方法。
  15. 【請求項１５】 請求項１４に記載の半導体部材の製造
    方法によって製造された半導体部材は、前記半導体層中
    又は前記半導体層の表面に半導体接合を備えることを特
    徴とする太陽電池の製造方法。
JP2000099010A 2000-03-31 2000-03-31 半導体部材の製造方法及び太陽電池の製造方法 Withdrawn JP2001284622A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000099010A JP2001284622A (ja) 2000-03-31 2000-03-31 半導体部材の製造方法及び太陽電池の製造方法
US09/819,680 US6566235B2 (en) 2000-03-31 2001-03-29 Process for producing semiconductor member, and process for producing solar cell

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000099010A JP2001284622A (ja) 2000-03-31 2000-03-31 半導体部材の製造方法及び太陽電池の製造方法

Publications (1)

Publication Number Publication Date
JP2001284622A true JP2001284622A (ja) 2001-10-12

Family

ID=18613411

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000099010A Withdrawn JP2001284622A (ja) 2000-03-31 2000-03-31 半導体部材の製造方法及び太陽電池の製造方法

Country Status (2)

Country Link
US (1) US6566235B2 (ja)
JP (1) JP2001284622A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005083808A1 (ja) * 2004-03-01 2005-09-09 Matsushita Electric Industrial Co., Ltd. 熱電変換デバイス、およびこれを用いた冷却方法および発電方法
JP2005533394A (ja) * 2002-07-17 2005-11-04 エス．オー．アイ．テック、シリコン、オン、インシュレター、テクノロジーズ 支持基板へ転送される有用な材料層の面積を増加させる方法
JP2007157952A (ja) * 2005-12-05 2007-06-21 Sumco Corp 貼合せ基板の製造方法及びこの方法により製造された貼合せ基板
JP2008526038A (ja) * 2004-12-28 2008-07-17 コミツサリア タ レネルジー アトミーク ２枚のウェハのアセンブリによって得られる構造体をトリミングする方法
CN100461479C (zh) * 2004-03-01 2009-02-11 松下电器产业株式会社 热电转换装置、使用该装置的冷却方法以及发电方法
JP2009135486A (ja) * 2008-11-07 2009-06-18 Fuji Electric Device Technology Co Ltd はんだ接合方法
JP2009524739A (ja) * 2006-01-25 2009-07-02 エボニック デグサ ゲーエムベーハー 蒸着により基板表面にシリコン膜を製造する方法
US7696065B2 (en) 2004-09-08 2010-04-13 Canon Kabushiki Kaisha Method of manufacturing a semiconductor device by forming separation regions which do not extend to the peripherals of a substrate, and structures thereof
JP2014091841A (ja) * 2012-11-01 2014-05-19 Dalton Corp 陽極酸化装置、陽極酸化システム及び陽極酸化方法
JP2014095124A (ja) * 2012-11-09 2014-05-22 Dalton Corp 陽極酸化装置、陽極酸化システム及び陽極酸化方法

Families Citing this family (83)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2842651B1 (fr) * 2002-07-17 2005-07-08 Procede de lissage du contour d'une couche utile de materiau reportee sur un substrat support
FR2842646B1 (fr) * 2002-07-17 2005-06-24 Soitec Silicon On Insulator Procede d'augmentation de l'aire d'une couche utile de materiau reportee sur un support
FR2842649B1 (fr) * 2002-07-17 2005-06-24 Soitec Silicon On Insulator Procede d'augmentation de l'aire d'une couche utile de materiau reportee sur un support
TWI273645B (en) * 2002-07-17 2007-02-11 Soitec Silicon On Insulator Method of smoothing the outline of a useful layer of material transferred onto a support substrate
JP2004140120A (ja) * 2002-10-16 2004-05-13 Canon Inc 多結晶シリコン基板
JP4748986B2 (ja) * 2002-11-01 2011-08-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI233154B (en) * 2002-12-06 2005-05-21 Soitec Silicon On Insulator Method for recycling a substrate
EP1427001A1 (en) * 2002-12-06 2004-06-09 S.O.I. Tec Silicon on Insulator Technologies S.A. A method for recycling a surface of a substrate using local thinning
US6916409B1 (en) 2002-12-31 2005-07-12 Advanced Cardiovascular Systems, Inc. Apparatus and process for electrolytic removal of material from a medical device
FR2850390B1 (fr) * 2003-01-24 2006-07-14 Soitec Silicon On Insulator Procede d'elimination d'une zone peripherique de colle lors de la fabrication d'un substrat composite
US7973313B2 (en) 2003-02-24 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Thin film integrated circuit device, IC label, container comprising the thin film integrated circuit, manufacturing method of the thin film integrated circuit device, manufacturing method of the container, and management method of product having the container
US7122095B2 (en) * 2003-03-14 2006-10-17 S.O.I.Tec Silicon On Insulator Technologies S.A. Methods for forming an assembly for transfer of a useful layer
FR2852445B1 (fr) * 2003-03-14 2005-05-20 Soitec Silicon On Insulator Procede de realisation de substrats ou composants sur substrats avec transfert de couche utile, pour la microelectronique, l'optoelectronique ou l'optique
US7488890B2 (en) * 2003-04-21 2009-02-10 Sharp Kabushiki Kaisha Compound solar battery and manufacturing method thereof
TWI244774B (en) * 2003-05-06 2005-12-01 Canon Kk Semiconductor substrate, semiconductor device, light emitting diode and producing method therefor
JP2004335642A (ja) * 2003-05-06 2004-11-25 Canon Inc 基板およびその製造方法
US20050124137A1 (en) * 2003-05-07 2005-06-09 Canon Kabushiki Kaisha Semiconductor substrate and manufacturing method therefor
TWI242232B (en) * 2003-06-09 2005-10-21 Canon Kk Semiconductor substrate, semiconductor device, and method of manufacturing the same
JP2005005509A (ja) * 2003-06-12 2005-01-06 Canon Inc 薄膜トランジスタ及びその製造方法
FR2859312B1 (fr) * 2003-09-02 2006-02-17 Soitec Silicon On Insulator Scellement metallique multifonction
US20050048736A1 (en) * 2003-09-02 2005-03-03 Sebastien Kerdiles Methods for adhesive transfer of a layer
US20050066881A1 (en) * 2003-09-25 2005-03-31 Canon Kabushiki Kaisha Continuous production method for crystalline silicon and production apparatus for the same
JP2005135942A (ja) * 2003-10-28 2005-05-26 Canon Inc 電極配設方法
JP2005142268A (ja) * 2003-11-05 2005-06-02 Canon Inc 光起電力素子およびその製造方法
US20050132332A1 (en) * 2003-12-12 2005-06-16 Abhay Sathe Multi-location coordinated test apparatus
US7768405B2 (en) * 2003-12-12 2010-08-03 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and manufacturing method thereof
JP2005336008A (ja) 2004-05-27 2005-12-08 Canon Inc シリコン膜の製造方法および太陽電池の製造方法
JP4771510B2 (ja) * 2004-06-23 2011-09-14 キヤノン株式会社 半導体層の製造方法及び基板の製造方法
US7495313B2 (en) * 2004-07-22 2009-02-24 Board Of Trustees Of The Leland Stanford Junior University Germanium substrate-type materials and approach therefor
US8129822B2 (en) * 2006-10-09 2012-03-06 Solexel, Inc. Template for three-dimensional thin-film solar cell manufacturing and methods of use
US8399331B2 (en) 2007-10-06 2013-03-19 Solexel Laser processing for high-efficiency thin crystalline silicon solar cell fabrication
US9508886B2 (en) 2007-10-06 2016-11-29 Solexel, Inc. Method for making a crystalline silicon solar cell substrate utilizing flat top laser beam
US8420435B2 (en) * 2009-05-05 2013-04-16 Solexel, Inc. Ion implantation fabrication process for thin-film crystalline silicon solar cells
US7790574B2 (en) 2004-12-20 2010-09-07 Georgia Tech Research Corporation Boron diffusion in silicon devices
US7410883B2 (en) * 2005-04-13 2008-08-12 Corning Incorporated Glass-based semiconductor on insulator structures and methods of making same
WO2007104444A1 (de) * 2006-03-14 2007-09-20 Institut Für Mikroelektronik Stuttgart Verfahren zum herstellen einer integrierten schaltung
DE102006013313A1 (de) * 2006-03-21 2007-09-27 Institut Für Solarenergieforschung Gmbh Verfahren zur Erzeugung eines gezielt dotierten Bereichs in einer Halbleiterschicht unter Verwendung von Aus-Diffusion und entsprechendes Halbleiterbauelement
US20070264796A1 (en) * 2006-05-12 2007-11-15 Stocker Mark A Method for forming a semiconductor on insulator structure
US8293558B2 (en) * 2006-10-09 2012-10-23 Solexel, Inc. Method for releasing a thin-film substrate
US7999174B2 (en) * 2006-10-09 2011-08-16 Solexel, Inc. Solar module structures and assembly methods for three-dimensional thin-film solar cells
US8035027B2 (en) * 2006-10-09 2011-10-11 Solexel, Inc. Solar module structures and assembly methods for pyramidal three-dimensional thin-film solar cells
US20100304521A1 (en) * 2006-10-09 2010-12-02 Solexel, Inc. Shadow Mask Methods For Manufacturing Three-Dimensional Thin-Film Solar Cells
US8193076B2 (en) 2006-10-09 2012-06-05 Solexel, Inc. Method for releasing a thin semiconductor substrate from a reusable template
US8035028B2 (en) * 2006-10-09 2011-10-11 Solexel, Inc. Pyramidal three-dimensional thin-film solar cells
US8168465B2 (en) * 2008-11-13 2012-05-01 Solexel, Inc. Three-dimensional semiconductor template for making high efficiency thin-film solar cells
US20080264477A1 (en) * 2006-10-09 2008-10-30 Soltaix, Inc. Methods for manufacturing three-dimensional thin-film solar cells
JP5171016B2 (ja) 2006-10-27 2013-03-27 キヤノン株式会社 半導体部材、半導体物品の製造方法、その製造方法を用いたｌｅｄアレイ
JP2008235521A (ja) * 2007-03-20 2008-10-02 Sanyo Electric Co Ltd 半導体基板の割断方法及び太陽電池の割断方法並びに太陽電池
DE102007025649B4 (de) * 2007-07-21 2011-03-03 X-Fab Semiconductor Foundries Ag Verfahren zum Übertragen einer Epitaxie-Schicht von einer Spender- auf eine Systemscheibe der Mikrosystemtechnik
WO2009026240A1 (en) * 2007-08-17 2009-02-26 Solexel, Inc. Methods for liquid transfer coating of three-dimensional substrates
JP5388500B2 (ja) * 2007-08-30 2014-01-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2009094144A (ja) * 2007-10-04 2009-04-30 Canon Inc 発光素子の製造方法
US20100144080A1 (en) * 2008-06-02 2010-06-10 Solexel, Inc. Method and apparatus to transfer coat uneven surface
US8288195B2 (en) * 2008-11-13 2012-10-16 Solexel, Inc. Method for fabricating a three-dimensional thin-film semiconductor substrate from a template
WO2010063003A1 (en) * 2008-11-26 2010-06-03 Solexel, Inc. Truncated pyramid structures for see-through solar cells
US8999058B2 (en) 2009-05-05 2015-04-07 Solexel, Inc. High-productivity porous semiconductor manufacturing equipment
MY170119A (en) * 2009-01-15 2019-07-05 Trutag Tech Inc Porous silicon electro-etching system and method
US8906218B2 (en) 2010-05-05 2014-12-09 Solexel, Inc. Apparatus and methods for uniformly forming porous semiconductor on a substrate
US9076642B2 (en) 2009-01-15 2015-07-07 Solexel, Inc. High-Throughput batch porous silicon manufacturing equipment design and processing methods
MY162405A (en) * 2009-02-06 2017-06-15 Solexel Inc Trench Formation Method For Releasing A Thin-Film Substrate From A Reusable Semiconductor Template
US9343299B2 (en) 2009-02-06 2016-05-17 Solexel, Inc. Trench formation method for releasing a substrate from a semiconductor template
US8828517B2 (en) 2009-03-23 2014-09-09 Solexel, Inc. Structure and method for improving solar cell efficiency and mechanical strength
CN102427971B (zh) * 2009-04-14 2015-01-07 速力斯公司 高效外延化学气相沉积(cvd)反应器
US9099584B2 (en) * 2009-04-24 2015-08-04 Solexel, Inc. Integrated three-dimensional and planar metallization structure for thin film solar cells
JP5525314B2 (ja) * 2009-05-02 2014-06-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9318644B2 (en) 2009-05-05 2016-04-19 Solexel, Inc. Ion implantation and annealing for thin film crystalline solar cells
US8445314B2 (en) * 2009-05-22 2013-05-21 Solexel, Inc. Method of creating reusable template for detachable thin film substrate
US8551866B2 (en) * 2009-05-29 2013-10-08 Solexel, Inc. Three-dimensional thin-film semiconductor substrate with through-holes and methods of manufacturing
US8703521B2 (en) 2009-06-09 2014-04-22 International Business Machines Corporation Multijunction photovoltaic cell fabrication
US8802477B2 (en) * 2009-06-09 2014-08-12 International Business Machines Corporation Heterojunction III-V photovoltaic cell fabrication
US9847243B2 (en) * 2009-08-27 2017-12-19 Corning Incorporated Debonding a glass substrate from carrier using ultrasonic wave
FR2950733B1 (fr) * 2009-09-25 2012-10-26 Commissariat Energie Atomique Procede de planarisation par ultrasons d'un substrat dont une surface a ete liberee par fracture d'une couche enterree fragilisee
KR101652787B1 (ko) * 2009-11-12 2016-09-01 삼성전자주식회사 대면적 그라핀의 제조방법 및 전사방법
CN102763226B (zh) 2009-12-09 2016-01-27 速力斯公司 使用薄平面半导体的高效光伏背触点太阳能电池结构和制造方法
CN102844883B (zh) 2010-02-12 2016-01-20 速力斯公司 用于制造光电池和微电子器件的半导体衬底的双面可重复使用的模板
WO2011156657A2 (en) 2010-06-09 2011-12-15 Solexel, Inc. High productivity thin film deposition method and system
EP2601687A4 (en) 2010-08-05 2018-03-07 Solexel, Inc. Backplane reinforcement and interconnects for solar cells
US20120052623A1 (en) * 2010-08-31 2012-03-01 Twin Creeks Technologies, Inc. Method to adhere a lamina to a receiver element using glass frit paste
EP2710639A4 (en) 2011-05-20 2015-11-25 Solexel Inc SELF-ACTIVATED FRONT SURFACE POLARIZATION FOR A SOLAR CELL
US20130082357A1 (en) * 2011-10-04 2013-04-04 International Business Machines Corporation Preformed textured semiconductor layer
US8530337B1 (en) 2012-06-22 2013-09-10 International Business Machines Corporation Method of large-area circuit layout recognition
US8916450B2 (en) * 2012-08-02 2014-12-23 International Business Machines Corporation Method for improving quality of spalled material layers
EP3161862B1 (de) 2014-06-27 2018-01-31 Thallner, Erich, Dipl.-Ing. Verfahren zum lösen eines ersten substrats

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3352118B2 (ja) 1992-08-25 2002-12-03 キヤノン株式会社 半導体装置及びその製造方法
US5421958A (en) * 1993-06-07 1995-06-06 The United States Of America As Represented By The Administrator Of The United States National Aeronautics And Space Administration Selective formation of porous silicon
DE59503218D1 (de) * 1994-02-07 1998-09-24 Siemens Ag Verfahren zur Herstellung einer kubisch integrierten Schaltungsanordnung
JP3257580B2 (ja) 1994-03-10 2002-02-18 キヤノン株式会社 半導体基板の作製方法
KR0169344B1 (ko) * 1994-12-16 1999-02-01 심상철 바이어스 방법에 의해 형성된 두께가 매우 얇고 균일한 단결정 실리콘 박막을 갖는 에스-오-아이 웨이퍼의 제조방법 및 그 구조
US6107213A (en) 1996-02-01 2000-08-22 Sony Corporation Method for making thin film semiconductor
JPH10135500A (ja) 1996-03-18 1998-05-22 Sony Corp 薄膜半導体、太陽電池および発光素子の製造方法
CA2233096C (en) 1997-03-26 2003-01-07 Canon Kabushiki Kaisha Substrate and production method thereof
US6271101B1 (en) * 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005533394A (ja) * 2002-07-17 2005-11-04 エス．オー．アイ．テック、シリコン、オン、インシュレター、テクノロジーズ 支持基板へ転送される有用な材料層の面積を増加させる方法
JP4652053B2 (ja) * 2002-07-17 2011-03-16 エス．オー．アイ．テック、シリコン、オン、インシュレター、テクノロジーズ 支持基板へ転送される有用な材料層の面積を増加させる方法
WO2005083808A1 (ja) * 2004-03-01 2005-09-09 Matsushita Electric Industrial Co., Ltd. 熱電変換デバイス、およびこれを用いた冷却方法および発電方法
US7312392B2 (en) 2004-03-01 2007-12-25 Matsushita Electric Industrial Co., Ltd. Thermoelectric conversion device, and cooling method and power generating method using the device
CN100461479C (zh) * 2004-03-01 2009-02-11 松下电器产业株式会社 热电转换装置、使用该装置的冷却方法以及发电方法
US7696065B2 (en) 2004-09-08 2010-04-13 Canon Kabushiki Kaisha Method of manufacturing a semiconductor device by forming separation regions which do not extend to the peripherals of a substrate, and structures thereof
JP2008526038A (ja) * 2004-12-28 2008-07-17 コミツサリア タ レネルジー アトミーク ２枚のウェハのアセンブリによって得られる構造体をトリミングする方法
JP2007157952A (ja) * 2005-12-05 2007-06-21 Sumco Corp 貼合せ基板の製造方法及びこの方法により製造された貼合せ基板
JP2009524739A (ja) * 2006-01-25 2009-07-02 エボニック デグサ ゲーエムベーハー 蒸着により基板表面にシリコン膜を製造する方法
JP2009135486A (ja) * 2008-11-07 2009-06-18 Fuji Electric Device Technology Co Ltd はんだ接合方法
JP2014091841A (ja) * 2012-11-01 2014-05-19 Dalton Corp 陽極酸化装置、陽極酸化システム及び陽極酸化方法
JP2014095124A (ja) * 2012-11-09 2014-05-22 Dalton Corp 陽極酸化装置、陽極酸化システム及び陽極酸化方法

Also Published As

Publication number Publication date
US6566235B2 (en) 2003-05-20
US20010055854A1 (en) 2001-12-27

Similar Documents

Publication Publication Date Title
JP2001284622A (ja) 半導体部材の製造方法及び太陽電池の製造方法
US6818104B2 (en) Anodizing apparatus
JP3360919B2 (ja) 薄膜太陽電池の製造方法，及び薄膜太陽電池
JP3492142B2 (ja) 半導体基材の製造方法
US6190937B1 (en) Method of producing semiconductor member and method of producing solar cell
JPH10233352A (ja) 半導体部材の製造方法および半導体部材
JP2001094136A (ja) 半導体素子モジュールの製造方法および太陽電池モジュールの製造方法
US20120067423A1 (en) Flexible Monocrystalline Thin Silicon Cell
EP1921682A2 (en) Method for producing single crystal silicon solar cell and single crystal silicon solar cell
JPH11214720A (ja) 薄膜結晶太陽電池の製造方法
JP2008112847A (ja) 単結晶シリコン太陽電池の製造方法及び単結晶シリコン太陽電池
KR19980064201A (ko) 반도체 부재의 제조방법
JP2002100789A (ja) 太陽電池の製造方法
JPH10189924A (ja) 半導体基材の製造方法、および太陽電池の製造方法
US8101451B1 (en) Method to form a device including an annealed lamina and having amorphous silicon on opposing faces
TWI552205B (zh) 用以形成薄層體之方法與裝置
US20120220068A1 (en) Method to Form a Device by Constructing a Support Element on a Thin Semiconductor Lamina
JP3542521B2 (ja) 半導体基体及び太陽電池の製造方法と陽極化成装置
JPH114008A (ja) 薄膜太陽電池の製造方法
JP2000036609A (ja) 太陽電池の製造方法と薄膜半導体の製造方法、薄膜半導体の分離方法及び半導体形成方法
JP2003292398A (ja) 単結晶シリコンウェファの製造方法
JP3817656B2 (ja) 光起電モジュールの製法
JP2001189477A (ja) 光電変換装置の製造方法及び光電変換装置
JPH1131828A (ja) 半導体基板の製造方法
JP2008118079A (ja) 単結晶シリコン太陽電池の製造方法及び単結晶シリコン太陽電池

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040113

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20060714