JP2001094136A - 半導体素子モジュールの製造方法および太陽電池モジュールの製造方法 - Google Patents

半導体素子モジュールの製造方法および太陽電池モジュールの製造方法

Info

Publication number
JP2001094136A
JP2001094136A JP26918599A JP26918599A JP2001094136A JP 2001094136 A JP2001094136 A JP 2001094136A JP 26918599 A JP26918599 A JP 26918599A JP 26918599 A JP26918599 A JP 26918599A JP 2001094136 A JP2001094136 A JP 2001094136A
Authority
JP
Japan
Prior art keywords
semiconductor
manufacturing
layer
substrate
solar cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP26918599A
Other languages
English (en)
Inventor
Katsumi Nakagawa
克己 中川
Akiyuki Nishida
彰志 西田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP26918599A priority Critical patent/JP2001094136A/ja
Priority to US09/662,604 priority patent/US6500731B1/en
Publication of JP2001094136A publication Critical patent/JP2001094136A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022433—Particular geometry of the grid contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/0475—PV cell arrays made by cells in a planar, e.g. repetitive, configuration on a single semiconductor substrate; PV cell microarrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/048—Encapsulation of modules
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1892—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof methods involving the use of temporary, removable substrates
    • H01L31/1896—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof methods involving the use of temporary, removable substrates for thin-film semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

(57)【要約】 【課題】 太陽電池の直列接続、素子分離に煩雑な工程
を要していた。 【解決手段】 分離層１０１上に独立した複数の半導体
層１０４を有し、複数の半導体層にそれぞれ半導体素子
が形成されてなる第１の基体を形成する工程と、第１の
基体上で半導体素子どうしの電気的接続を行う工程と、
複数の半導体層を分離層により第１の基体から分離して
第２の基体１０９に移設する工程と、を有する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体素子モジュー
ルの製造方法および太陽電池モジュールの製造方法に係
わり、特に高品質で低コストな太陽電池モジュール等の
半導体素子モジュールの製造方法に関する。
【０００２】
【従来の技術】太陽電池やエピタキシャル基板への応用
において、基板上に独立した領域を持つ複数の半導体層
を成長することが出来ると、応用上様々なメリットがあ
る。太陽電池の場合、ユニットセル単体では出力電圧が
低いので、一般的に複数個のユニットセルを直列接続し
て使用することが多い。アモルファスシリコン太陽電池
などの薄膜系太陽電池では、一枚の基板に堆積された半
導体を基板上で分割し直列接続することができ製造の効
率化を図ることができる。
【０００３】しかし結晶太陽電池の場合には、従来はこ
のやり方ができずユニットセルに接合や電極の形成をし
た後、直列接続してモジュールとしていた。このやり方
は同一の工程を多数回繰り返すことになり、特に小型の
モジュールの場合には製造上煩雑であった。またエピタ
キシャル基板では、基板上に多数のトランジスタ等のユ
ニット素子が作りこまれるが、これらのユニット素子間
を電気的に分離するには、理想的には素子間に絶縁領域
を設けるのが望ましいが、従来は素子間や基板とエピタ
キシャル層の間に高濃度ドープ領域を設けて接合を形成
していた。しかし従来の方法によると高濃度ドープ領域
を設けるのにかなり煩雑な工程を要していた。
【０００４】また特開平１１−６８１３３号公報には、
シリコン単結晶基板の表面を多孔質化して多孔質層（分
離層）を形成し、その上に複数の太陽電池素子を形成し
た後、フィルム基板に接着剤によりシリコン単結晶基板
を貼り合わせ、多孔質層で分離させて複数の太陽電池素
子をフィルム基板に移設し、このフィルム基板を分離し
て複数の太陽電池素子とした後に、これらの複数の太陽
電池素子をフィルム支持基板に搭載し、太陽電池素子同
士を電気的に接続して作製される太陽電池モジュールの
製造方法が開示されている。また、特開平１１−３１８
２７号公報には、絶縁分離された複数の太陽電池素子を
基板から分離した後、直列に接続する方法が開示されて
いる。
【０００５】
【発明が解決しようとする課題】しかしながら、上記特
開平１１−６８１３３号公報の製造方法はフィルム基板
に太陽電池素子を移設した後に分割し、さらにフィルム
支持基板に搭載して電気的接続するために工程が多い。
又、特開平１１−３１８２７号公報の方法は、直列接続
時の配線形成工程の設計自由が小さい。
【０００６】本発明はさらに簡易なプロセスで製造可能
な半導体素子モジュール、特に集積型直列接続太陽電池
モジュールの製造に好適な製造方法を提供することを目
的とする。
【０００７】
【課題を解決するための手段】本発明の半導体素子モジ
ュールの製造方法は、分離層上に独立した複数の半導体
層を有し、該複数の半導体層にそれぞれ半導体素子が形
成されてなる第１の基体を形成する工程と、前記第１の
基体上で前記半導体素子どうしの電気的接続を行う工程
と、前記複数の半導体層を前記分離層により前記第１の
基体から分離して第２の基体に移設する工程と、を有す
るものである。
【０００８】また本発明の半導体素子モジュールの製造
方法は、上記本発明の半導体素子モジュールの製造方法
において、前記第１の基体は、少なくとも、半導体基体
の表面の、前記複数の半導体層を形成すべき領域を除く
領域に、半導体層が成長しない性質を持つカバー層を形
成する工程と、前記カバー層が形成された前記半導体基
体を半導体材料で過飽和となったメルトに接触させ、複
数の半導体層を形成すべき領域に半導体層を成長させる
工程と、を含む製造方法により作製されることを特徴と
する。
【０００９】本発明は、前記複数の半導体層を第２の基
体に移設する前に、半導体素子どうしの電気的接続を行
うことで、熱処理工程を要するプロセスを使うことがで
き、薄膜プロセスによる接続が可能となる。
【００１０】
【本発明の実施の形態】以下、本発明の実施の形態につ
いて図面を用いて詳細に説明する。
【００１１】本実施形態においては、１枚の単結晶シリ
コン基板上に、独立した複数の薄膜単結晶層を形成し、
これらの薄膜単結晶層に独立した太陽電池を作り込んで
直列接続してから、基板から剥離し太陽電池モジュール
を製造する例を説明する。ただし、本発明は特に太陽電
池モジュールの製造方法に限定されず、トランジスタ、
ダイオード等の半導体素子の電気的接続を行う半導体素
子モジュールの製造方法に用いることができる。
【００１２】図１に示す様に、例えば１２０×６０ｍｍ
の面方位（１１１）のｐ+ 型シリコン基板１００に、分
離層となる多孔質層１０１を形成する。分離層とは後の
剥離工程において分離されて露出する面を提供する為の
層であり、この分離層の内部又はその上下界面において
分割されることになる。
【００１３】多孔質層１０１を制御性良く形成するに
は、比抵抗０．００５〜０．１Ωｃｍ程度の低抵抗なｐ
型（ｐ+ ）の基板の使用が好適であるが、より高抵抗な
基板であっても表面に予めＣＶＤ、ＬＰＥ、熱拡散等の
方法でｐ+ の層を数〜数十μｍ形成しておいても同様に
使用できる。また結晶の面方位としては、（１００）や
（１１１）などの一般に流通している物が好適に用いら
れる。
【００１４】まず、フッ酸を含む溶液の中にシリコン基
板１００と、これに対向する電極（不図示）を漬け、基
板１００が正となるように通電する（陽極化成処理）。
こうすると基板１００の表面でシリコンが電気化学反応
により溶解するが、フッ酸の濃度が高く、かつ流れる電
流を適正に保つと、シリコンの溶解が局所的に進み、大
きさ数百オングストローム程度の微細な孔が複雑に絡み
ながら成長し、多孔質層１０１が形成される。多孔質層
１０１の孔の容積の割合は、通電する電流を増すほど大
きくなり、通電中に電流値を変えると、孔の大きさの異
なる複数の多孔質層が形成できる。
【００１５】その後、図２に示すように、カバー層とし
て、例えば厚さ約１μｍの熱酸化シリコン層１０２を形
成する。
【００１６】ここで、カバー層について説明する。本発
明者等は、同じ状態のメルトからでも、基板の材質や表
面の性質によって、半導体層が成長する場合としない場
合があることに注目した。たとえばシリコンが過飽和ま
で溶けているメルトから、表面が清浄なシリコンの基板
には平滑なシリコン層が成長するが、過飽和が極端に大
きくなければ同じ状態のメルトからでも、酸化シリコン
の表面にはシリコン層は成長しないか、シリコン粒が弱
く付着するだけである。この観察結果にもとづき、基板
の全表面の内、半導体層を成長させたくない裏面や縁辺
部に酸化シリコン層をカバー層として形成し、太陽電池
やデバイスの形成を行う主たる表面（領域Ａ）は、清浄
なシリコンを露出させて置くことにより、領域Ａのみに
シリコン層を成長できる。また成長に先立って基板表面
をメルトに溶出する場合にも、基板の裏面がメルトに溶
け出すのを防止し、高濃度でドープされた基板を用いて
もメルトへの不純物の蓄積を低減できる。この様な現象
は、半導体層と基板の界面の自由エネルギーの違いに起
因すると思われ、酸化シリコン−シリコンの組み合わせ
以外にも同様の性質を持つカバー層と半導体層の組み合
わせがありうる。
【００１７】例えばカバー層として、熱酸化やＣＶＤ等
による酸化シリコン層の他に、窒化シリコン層、カーボ
ン層等を用いることができる。カーボンの層は、カーボ
ンのターゲットを還元雰囲気でスパッタする、メタノー
ル、エタノール、メタン、エタンなどの有機ガスと酸素
を流しながら高周波プラズマを発生させる、レジストな
どの有機塗布液をコーティングして酸素雰囲気でベーク
する、等の方法で形成することができる。
【００１８】さらに、図３に示すように、熱酸化シリコ
ン層１０２に５６×２７．５ｍｍの開口４個を領域Ａと
して形成する。
【００１９】領域Ａにマスク板を付けて熱酸化する、あ
るいは２枚の基板の主たる表面同士を密着させて熱酸化
する、等の方法で、初めから半導体層を形成する領域Ａ
を除く部分のみに選択的にカバー層を形成することもで
きる。または酸化シリコンのようなカバー層を形成する
ための塗布液を、スクリーン印刷等の方法により領域Ａ
を除く部分に塗布した後、焼成して酸化シリコン層を領
域Ａを除く部分に選択的に形成することもできる。
【００２０】次に図４に示すように、カバー層で覆われ
ていない領域Ａに、液相成長法によって厚さ３０μｍの
互いに独立した複数のシリコン層１０４を形成する。例
えば、８００〜１０００℃のインジウムにｐ型の多結晶
シリコンを溶かし込んで調整したメルトを−０．１〜−
２℃／分程度の割合で徐冷して、１０〜３０℃降温した
ところで（シリコン材料で過飽和となる）基板をメルト
に漬け込み、単結晶シリコン層１０４をエピタキシャル
成長する。カバー層１０２の効果により、単結晶シリコ
ン層１０４はカバー層の開口部（領域Ａ）のみに成長す
る。
【００２１】また、基板表面の重金属汚染や、その他表
面に存在する欠陥を除去するために、必要に応じて予め
基板をシリコンで飽和になっていないメルトに接触さ
せ、基板の表面をメルトに溶出してから、過飽和のメル
トに接触させ成長を開始することも、エピタキシャル膜
の特性改善のため有効である。すなわち、上記ｐ型の多
結晶シリコンが溶けきらない内に多結晶シリコンを引き
上げるか、十分融けきった後でメルトの温度を高めるこ
とで、メルトをシリコンに対し未飽和とし（例えば、液
相成長装置の坩堝中の９００℃のインジウムに多結晶シ
リコンを溶し込んだ後温度を１０００℃にあげて、未飽
和のメルトとする）、この未飽和のメルトの中に、基板
１００を漬け込むと、未飽和のメルトに対して、基板か
らメルトへの溶け出しが起こり、基板１００の領域Ａの
表面が平滑化され、基板表面の重金属汚染や、その他表
面に存在する欠陥が除去される。その後に、上記の単結
晶シリコン層１０４のエピタキシャル成長を行えば、平
滑化された面に単結晶シリコンを成長させることができ
る。
【００２２】カバー層１０２の除去は、本実施形態では
後述するように、分離層となる多孔質層１０１での分離
後に行っているが、単結晶シリコン層１０４の形成直後
に行ってもよい。また太陽電池のデバイス機能を作り込
んだ後で行ってもよい。カバー層の除去にあたっては、
単結晶シリコン層１０４に対するエッチング作用が少な
いエッチャント液を使用するのが好ましく、酸化シリコ
ン−シリコンの組み合わせに対しては、フッ硝酸等の酸
化剤を含まないフッ酸溶液などが好適に使用できる。し
かし、半導体層１０４の上にさらに異種の材料を積層し
た場合には、その材料の特性に応じたエッチャントを使
用すべきである。
【００２３】その後、図５に示すように、各々の単結晶
シリコン層１０４の表面に、櫛の歯状のｎ電極１０５と
ｐ電極１０６を形成する。ｎ電極１０５は銀ペーストに
リンを含ませたペーストをスクリーン印刷で所望のパタ
ーンに塗布した後、ベークとリンの熱拡散を行って電極
としたものである。熱拡散によりｎ電極１０５に接する
単結晶シリコン層１０４の内部には、リンが拡散したド
ープ領域１０７が形成される。一方ｐ電極１０６はアル
ミペーストをスクリーン印刷で所望のパターンに塗布し
た後、ベークとリンの熱拡散を行って電極としたもので
ある。熱拡散によりｐ電極１０６に接する単結晶シリコ
ン層１０４の内部には、アルミが拡散したドープ領域
（不図示）が形成される。ｐ電極１０６としては、ｎ電
極１０５の様に銀ペーストにｐ型のドーパントを含ませ
たペーストを使用することもできる。ｎ電極１０５とｐ
電極１０６は数十〜数百μｍの間隔を保つように形成さ
れ、両電極間に形成される接合により、半導体層１０４
中に発生したキャリアを収集することができる。ｎ電極
１０５とｐ電極１０６は、同時にベーク・熱拡散すると
製造プロセスを簡略化でき好都合である。また、ｎ電極
１０５は銀ペーストに砒素、アンチモン等、周期律表第
３族の元素を含ませたペーストを印刷して形成してもよ
い。またｐ電極１０６は銀ペーストにホウ素、アルミニ
ウム、ガリウム等、周期律表第５族の元素を含ませたペ
ーストを印刷して形成しても良い。
【００２４】その後、図６に示すように、隣り合うユニ
ットセルのｎ電極１０５とｐ電極１０６の間を接続体と
してのタブ１０８で電気的に接続する。タブ１０８とし
ては、ニッケルメッキされた銅シートなどを用いてもよ
いが、直接半導体層１０４や熱酸化シリコン層１０２の
上に、銀ペーストなどで印刷し焼成して形成してもよい
し、金属をスパッタ等で被着してもよい。
【００２５】次に、図７に示すように、この表面に、絶
縁性の支持部材１０９を絶縁性接着剤で貼りつける。絶
縁性の支持部材１０９は、少なくとも表面が絶縁性であ
ればよい。また太陽光の反射率が高いことが望ましい。
例えばアルミニウムシートの両面をラミネートしたテド
ラーフィルムなどを用いると、単結晶シリコン層１０４
に吸収されきらずに透過してきた太陽光を、反射させて
単結晶シリコン層１０４に再吸収させることができ、太
陽電池の効率向上に効果がある。絶縁性接着剤１１０
は、絶縁性の支持部材１０９の太陽光の反射効果を期待
するためには透明なことが望ましい。ＥＶＡなどの一般
に太陽電池のラミネーションに使用される接着剤が好適
に使用できるが、黄色、茶褐色など短波長の光を吸収す
るものであっても、単結晶シリコン層１０４を透過して
きた光は十分に透過するので使用可能である。
【００２６】次に図８に示すように、この状態で基板１
００をステージに真空吸着し、絶縁性の支持部材１０９
の端部に引き剥がす様に力２００を加えた所、多孔質層
１０１の部分が破壊されて、単結晶シリコン層１０４と
酸化シリコン層１０２が基板１００から剥がれた。剥離
するには、多孔質層の部分にクサビを挿入したり、高圧
の流体を噴き付けて基板１００と支持部材１０９とが離
れるような方向の力を加えてもよい。又、仮に、この剥
離工程後に加熱工程や真空処理工程を行うとすると、接
着剤や支持部材の変形や破損、脱ガス等が生ずる恐れが
ある。剥離された単結晶シリコン層１０４やカバー層と
なる酸化シリコン層１０２の裏面には多孔質層の残さ１
１１が残っているのでこれを必要に応じてエッチングし
て除去するのが望ましい。アルカリや、過酸化水素水を
加えたフッ酸溶液で選択的にエッチングして除去でき
る。
【００２７】その後、図９に示すように、裏面にガラス
やエポキシ樹脂等の透明支持部材１１２を透明接着剤１
１３で貼りつける。この構造の太陽電池モジュールで
は、太陽光が入射する面に電極が無いので外観がスマー
トなばかりでなく、電極の陰により生じる入射光のロス
が無い。
【００２８】また図１０に示すように、剥離の終わった
基板は、多孔質層の残さ１１１や、酸化シリコン層１０
２をエッチングや研磨や水素アニール等の方法で除去す
ることにより平滑な面を有する再生基板１１４となり、
この再生基板１１４を基板１００として再使用可能とな
り、図１〜図１０を用いて説明した各工程を繰り返し行
うことができ、太陽電池モジュールの低コスト化に寄与
する所が大きい。
【００２９】
【発明の効果】以上説明したように、本発明の方法によ
れば、複数の半導体層を第２の基体に移設する前に、半
導体素子どうしの電気的接続を行うことで、熱処理工程
を要するプロセスを使うことができ、薄膜プロセスによ
る接続が可能となる。その結果、素子分離された半導体
層の電気的接続の容易な半導体素子モジュール、特に結
晶系太陽電池でありながら集積型直列接続の容易な太陽
電池モジュールが製造出来る。
【図面の簡単な説明】
【図１】本発明の方法により、１枚の基板上で集積型直
列接続太陽電池モジュールを製造する工程の説明図であ
る。
【図２】本発明の方法により、１枚の基板上で集積型直
列接続太陽電池モジュールを製造する工程の説明図であ
る。
【図３】本発明の方法により、１枚の基板上で集積型直
列接続太陽電池モジュールを製造する工程の説明図であ
る。
【図４】本発明の方法により、１枚の基板上で集積型直
列接続太陽電池モジュールを製造する工程の説明図であ
る。
【図５】本発明の方法により、１枚の基板上で集積型直
列接続太陽電池モジュールを製造する工程の説明図であ
る。
【図６】本発明の方法により、１枚の基板上で集積型直
列接続太陽電池モジュールを製造する工程の説明図であ
る。
【図７】本発明の方法により、１枚の基板上で集積型直
列接続太陽電池モジュールを製造する工程の説明図であ
る。
【図８】本発明の方法により、１枚の基板上で集積型直
列接続太陽電池モジュールを製造する工程の説明図であ
る。
【図９】本発明の方法により、１枚の基板上で集積型直
列接続太陽電池モジュールを製造する工程の説明図であ
る。
【図１０】本発明の方法により、１枚の基板上で集積型
直列接続太陽電池モジュールを製造する工程の説明図で
ある。
【符号の説明】
１００ 基板 １０１ 多孔質層 １０２ カバー層 １０３ 領域Ａ １０４ 半導体（シリコン）層 １０５ ｎ電極 １０６ ｐ電極 １０７ ｎドープ層 １０８ 接続タブ １０９ 絶縁性支持部材 １１０ 絶縁性接着材 １１１ 多孔質残さ １１２ 透明支持部材 １１３ 透明接着剤 １１４ 再生された基板
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F032 AA06 AC02 BB08 CA13 DA12 DA24 DA41 DA67 5F051 AA02 BA14 CB02 CB28 CB30 DA03 EA04 FA14 FA16 GA04

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 分離層上に独立した複数の半導体層を有
    し、該複数の半導体層にそれぞれ半導体素子が形成され
    てなる第１の基体を形成する工程と、 前記第１の基体上で前記半導体素子どうしの電気的接続
    を行う工程と、 前記複数の半導体層を前記分離層により前記第１の基体
    から分離して第２の基体に移設する工程と、を有する半
    導体素子モジュールの製造方法。
  2. 【請求項２】 請求項１に記載の半導体素子モジュール
    の製造方法において、前記第１の基体は、少なくとも、
    以下の工程１）、２）を含む製造方法により作製される
    ことを特徴とする半導体素子モジュールの製造方法。 １） 半導体基体の表面の、前記複数の半導体層を形成
    すべき領域を除く領域に、半導体層が成長しない性質を
    持つカバー層を形成する工程 ２） 前記カバー層が形成された前記半導体基体を半導
    体材料で過飽和となったメルトに接触させ、複数の半導
    体層を形成すべき領域に半導体層を成長させる工程
  3. 【請求項３】 請求項２に記載の半導体素子モジュール
    の製造方法において、 前記カバー層を除去する工程を有する半導体素子モジュ
    ールの製造方法。
  4. 【請求項４】 請求項２又は請求項３に記載の半導体素
    子モジュールの製造方法において、前記半導体基体を半
    導体材料で未飽和のメルトに接触させてから、半導体材
    料で過飽和となったメルトに接触させる半導体素子モジ
    ュールの製造方法。
  5. 【請求項５】 請求項２〜４のいずれかの請求項に記載
    の半導体素子モジュールの製造方法において、前記半導
    体基体がシリコンウェハである半導体素子モジュールの
    製造方法。
  6. 【請求項６】 請求項５に記載の半導体素子モジュール
    の製造方法において、前記半導体基体が高濃度にドープ
    されたシリコンウェハである半導体素子モジュールの製
    造方法。
  7. 【請求項７】 請求項２〜６のいずれかの請求項に記載
    の半導体素子モジュールの製造方法において、前記カバ
    ー層がシリコン酸化層である半導体素子モジュールの製
    造方法。
  8. 【請求項８】 請求項２〜６のいずれかの請求項に記載
    の半導体素子モジュールの製造方法において、前記カバ
    ー層がカーボン層である半導体素子モジュールの製造方
    法。
  9. 【請求項９】 請求項２〜８のいずれかの請求項に記載
    の半導体素子モジュールの製造方法において、前記メル
    トがインジウムの溶液である半導体素子モジュールの製
    造方法。
  10. 【請求項１０】 請求項１〜９のいずれかの請求項に記
    載の半導体素子モジュールの製造方法の前記複数の半導
    体層を活性層として使用する太陽電池モジュールの製造
    方法。
  11. 【請求項１１】 請求項１０に記載の太陽電池モジュー
    ルの製造方法において、前記独立した複数の半導体層を
    活性層とする複数のユニットセルを直列に電気的接続し
    た後、直列接続されたモジュールを前記第１の基体より
    分離する請求項１０に記載の太陽電池モジュールの製造
    方法。
JP26918599A 1999-09-22 1999-09-22 半導体素子モジュールの製造方法および太陽電池モジュールの製造方法 Withdrawn JP2001094136A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP26918599A JP2001094136A (ja) 1999-09-22 1999-09-22 半導体素子モジュールの製造方法および太陽電池モジュールの製造方法
US09/662,604 US6500731B1 (en) 1999-09-22 2000-09-14 Process for producing semiconductor device module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26918599A JP2001094136A (ja) 1999-09-22 1999-09-22 半導体素子モジュールの製造方法および太陽電池モジュールの製造方法

Publications (1)

Publication Number Publication Date
JP2001094136A true JP2001094136A (ja) 2001-04-06

Family

ID=17468876

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26918599A Withdrawn JP2001094136A (ja) 1999-09-22 1999-09-22 半導体素子モジュールの製造方法および太陽電池モジュールの製造方法

Country Status (2)

Country Link
US (1) US6500731B1 (ja)
JP (1) JP2001094136A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102449783A (zh) * 2009-06-04 2012-05-09 弗兰霍菲尔运输应用研究公司 具有平面电池连接器的光伏组件

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4803884B2 (ja) * 2001-01-31 2011-10-26 キヤノン株式会社 薄膜半導体装置の製造方法
JP2002229473A (ja) * 2001-01-31 2002-08-14 Canon Inc 表示装置の製造方法
JP4708577B2 (ja) * 2001-01-31 2011-06-22 キヤノン株式会社 薄膜半導体装置の製造方法
US7163826B2 (en) * 2001-09-12 2007-01-16 Reveo, Inc Method of fabricating multi layer devices on buried oxide layer substrates
EP1385199A1 (en) * 2002-07-24 2004-01-28 IMEC vzw, Interuniversitair Microelectronica Centrum vzw Method for making thin film devices intended for solar cells or SOI application
JP2004140120A (ja) * 2002-10-16 2004-05-13 Canon Inc 多結晶シリコン基板
US7334918B2 (en) * 2003-05-07 2008-02-26 Bayco Products, Ltd. LED lighting array for a portable task light
US20050066881A1 (en) * 2003-09-25 2005-03-31 Canon Kabushiki Kaisha Continuous production method for crystalline silicon and production apparatus for the same
JP2005336008A (ja) 2004-05-27 2005-12-08 Canon Inc シリコン膜の製造方法および太陽電池の製造方法
JP4961805B2 (ja) * 2006-04-03 2012-06-27 株式会社デンソー 炭化珪素半導体装置の製造方法
FR2906406B1 (fr) * 2006-09-26 2008-12-19 Commissariat Energie Atomique Procede de realisation de cellule photovoltaique a heterojonction en face arriere.
US20090017292A1 (en) * 2007-06-15 2009-01-15 Henry Hieslmair Reactive flow deposition and synthesis of inorganic foils
US9126392B1 (en) * 2007-11-01 2015-09-08 Sandia Corporation Photovoltaic solar concentrator
US7829366B2 (en) * 2008-02-29 2010-11-09 Freescale Semiconductor, Inc. Microelectromechanical systems component and method of making same
TWI478359B (zh) * 2008-09-05 2015-03-21 Semiconductor Energy Lab 光電轉換裝置
US20100102419A1 (en) * 2008-10-28 2010-04-29 Eric Ting-Shan Pan Epitaxy-Level Packaging (ELP) System
US7905197B2 (en) 2008-10-28 2011-03-15 Athenaeum, Llc Apparatus for making epitaxial film
US8193078B2 (en) 2008-10-28 2012-06-05 Athenaeum, Llc Method of integrating epitaxial film onto assembly substrate
WO2010062659A1 (en) * 2008-10-28 2010-06-03 Athenaeum, Llc Epitaxial film assembly system & method
US8318588B2 (en) * 2009-08-25 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
WO2011043178A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Reprocessing method of semiconductor substrate, manufacturing method of reprocessed semiconductor substrate, and manufacturing method of soi substrate
WO2012135052A1 (en) * 2011-03-25 2012-10-04 Kevin Michael Coakley Foil-based interconnect for rear-contact solar cells
US9123529B2 (en) 2011-06-21 2015-09-01 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
US10383207B2 (en) 2011-10-31 2019-08-13 Cellink Corporation Interdigitated foil interconnect for rear-contact solar cells
US9023729B2 (en) * 2011-12-23 2015-05-05 Athenaeum, Llc Epitaxy level packaging
US10304977B1 (en) * 2012-09-26 2019-05-28 National Technology & Engineering Solutions Of Sandia, Llc High performance ultra-thin solar cell structures
US9978895B2 (en) 2013-10-31 2018-05-22 National Technology & Engineering Solutions Of Sandia, Llc Flexible packaging for microelectronic devices

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2105099B (en) * 1981-07-02 1985-06-12 Standard Telephones Cables Ltd Injection laser
US5326716A (en) * 1986-02-11 1994-07-05 Max Planck-Gesellschaft Zur Foerderung Der Wissenschaften E.V. Liquid phase epitaxial process for producing three-dimensional semiconductor structures by liquid phase expitaxy
DE3725338A1 (de) * 1987-07-30 1989-02-09 Nukem Gmbh Verkapselung von einem photovoltaischem element
JP3478618B2 (ja) 1993-11-30 2003-12-15 キヤノン株式会社 光電変換素子及びその製造方法
US5584941A (en) 1994-03-22 1996-12-17 Canon Kabushiki Kaisha Solar cell and production process therefor
JP3381443B2 (ja) * 1995-02-02 2003-02-24 ソニー株式会社 基体から半導体層を分離する方法、半導体素子の製造方法およびｓｏｉ基板の製造方法
DE69728022T2 (de) 1996-12-18 2004-08-12 Canon K.K. Vefahren zum Herstellen eines Halbleiterartikels unter Verwendung eines Substrates mit einer porösen Halbleiterschicht
JPH1131827A (ja) 1997-07-10 1999-02-02 Sony Corp 太陽電池とその製造方法
JPH1168133A (ja) 1997-08-21 1999-03-09 Sony Corp 薄膜素子モジュールおよびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102449783A (zh) * 2009-06-04 2012-05-09 弗兰霍菲尔运输应用研究公司 具有平面电池连接器的光伏组件
CN102449783B (zh) * 2009-06-04 2015-01-07 弗兰霍菲尔运输应用研究公司 具有平面电池连接器的光伏组件

Also Published As

Publication number Publication date
US6500731B1 (en) 2002-12-31

Similar Documents

Publication Publication Date Title
JP2001094136A (ja) 半導体素子モジュールの製造方法および太陽電池モジュールの製造方法
US6664169B1 (en) Process for producing semiconductor member, process for producing solar cell, and anodizing apparatus
US6566235B2 (en) Process for producing semiconductor member, and process for producing solar cell
JP3492142B2 (ja) 半導体基材の製造方法
US5665607A (en) Method for producing thin film solar cell
US6756289B1 (en) Method of producing semiconductor member and method of producing solar cell
KR100440853B1 (ko) 박막 반도체, 태양전지 및 발광 다이오드의 제조 방법
US6140209A (en) Process for forming an SOI substrate
EP1061566A2 (en) Method for producing a semiconductor thin film by a separation step and solar cell production method
KR100224553B1 (ko) 솔라 셀 및 이의 제조 방법
JPH065891A (ja) 薄膜太陽電池の製造方法
JPH10233352A (ja) 半導体部材の製造方法および半導体部材
JPH11214720A (ja) 薄膜結晶太陽電池の製造方法
JPH10189924A (ja) 半導体基材の製造方法、および太陽電池の製造方法
EP1153423A1 (en) Method for fabricating thin film semiconductor devices
JP2000100738A (ja) 結晶成長方法および、半導体装置とその製造方法
JP2000036609A (ja) 太陽電池の製造方法と薄膜半導体の製造方法、薄膜半導体の分離方法及び半導体形成方法
JP3542521B2 (ja) 半導体基体及び太陽電池の製造方法と陽極化成装置
JP3472197B2 (ja) 半導体基材及び太陽電池の製造方法
JP4035862B2 (ja) 半導体基板の製造方法
JP3647176B2 (ja) 半導体基材及び太陽電池の製造方法及びその製造装置
JP2001026500A (ja) 薄膜単結晶デバイスの製造法
JP2002185024A (ja) 太陽電池及びその製造方法
JP2001093849A (ja) 液相成長法、エピタキシャル基体の製造方法、および太陽電池の製造方法
JPH04333288A (ja) 太陽電池の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040113

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20060714