KR100224553B1 - 솔라 셀 및 이의 제조 방법 - Google Patents

솔라 셀 및 이의 제조 방법 Download PDF

Info

Publication number
KR100224553B1
KR100224553B1 KR1019950006394A KR19950006394A KR100224553B1 KR 100224553 B1 KR100224553 B1 KR 100224553B1 KR 1019950006394 A KR1019950006394 A KR 1019950006394A KR 19950006394 A KR19950006394 A KR 19950006394A KR 100224553 B1 KR100224553 B1 KR 100224553B1
Authority
KR
South Korea
Prior art keywords
layer
semiconductor layer
metal
silicon
thickness
Prior art date
Application number
KR1019950006394A
Other languages
English (en)
Inventor
쇼지 니시다
Original Assignee
미따라이 하지메
캐논 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미따라이 하지메, 캐논 가부시끼가이샤 filed Critical 미따라이 하지메
Application granted granted Critical
Publication of KR100224553B1 publication Critical patent/KR100224553B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/072Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type
    • H01L31/0745Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0392Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate
    • H01L31/03921Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate including only elements of Group IV of the Periodic Table
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Energy (AREA)
  • Photovoltaic Devices (AREA)

Abstract

저렴한 기판인 금속 기판 상에 큰 결정 사이즈들로 된 저렴하고 거의 응력이 없으며 고품질인 다결정 반도체층을 구비한 솔라 셀 및 이를 위한 생산방법을 제공하기 위해서, 솔라 셀은 기판 상에 순서대로 형성된 금속층, 금속산화층, 및 다결정 반도체층을 가지며, 이 셀에 대한 제조 방법은 기판 상에 금속층을 증착하는 단계, 이 금속층 위해 금속 산화층을 증착하는 단계, 이 금속 산화층 위에 반도체층을 증착하는 단계, 이 반도체층 표면 상에 캡층을 증착하고 다결정 반도체층을 형성하기 위해서 상기 캡층 위에서부터 램프 가열에 의해 상기 반도체층을 용융 및 결정화시키는 단계 및 캡층을 제거하는 단계를 포함한다.

Description

솔라 셀 및 이의 제조 방법
제1a 내지 제1d도는 본 발명에 따른 박막 다결정 실리콘 솔라 셀을 제조하기 위한 공정에서 주요한 단계들을 예시적으로 도시한 단면도.
제2a 내지 제2e도는 본 발명에 따른 솔라 셀을 제조하기 위한 제조 단계들의 다른 예를 도시한 단면도.
제3도는 램프 조사 장치의 양호한 예를 도시한 구조도.
제4도는 가열 단계를 나타내는 온도 순차를 도시하는 그래프.
제5a 내지 제5e도는 본 발명에 따른 솔라 셀의 또 다른 예의 제조 단계를 도시하는 단면도.
제6a 내지 제6e도는 본 발명에 따른 솔라 셀의 또 다른 예의 제조 단계를 도시하는 단면도.
* 도면의 주요부분에 대한 부호의 설명
101 : 기판 102 : 금속 산화물
103 : 실리콘층 104 : 캡층
103' : 재결정화된 실리콘층 302 : 실리카 챔버
303 : 할로겐 램프 304 : 냉각수 파이프
305 : 램프 반사기 309 : 유지 부재
본 발명은 솔라 셀 및 이의 제조 방법, 특히 에너지 변환율이 양호한 솔라 셀 및 이의 제조 방법에 관한 것이다.
근래에, 솔라 셀은 다양한 디바이스들을 구동시키기 위한 에너지원으로서 이용되는데, 이는 솔라 방사 또는 조명 광을 전기 에너지로 변환시킨다.
일반적으로, 솔라 셀은 반도체로 구성된 기능적인 부분에 pn 접합부 또는 pin 접합부를 갖고 있으며, 일반적으로 알려진 바로는, 실리콘은 반도체로서 상기 pn 접합부(또는 pin 접합부)를 형성하기 위해 사용될 수 있다. 단결정 실리콘의 사용은 광 에너지를 기전력으로 변환하는 효율면에서 양호하지만, 비정질 실리콘은 영역 증대 및 비용 감소 측면에서 유리하다.
최근에는, 비정질 실리콘에 비해 비용을 낮추고 단걸정 실리콘에 비해 에너지 변환율을 높이기 위해 다결정 실리콘의 사용에 대해서 연구되어 지고 있다. 그러나, 벌크 다결정 실리콘을 슬라이싱(slicing)시키므로써 생긴 슬라이스들 때문에, 종래에 제안된 제조 방법으로 다결정, 실리콘의 두께를 0.3 mm 이하로 실현하기는 어려웠다. 따라서, 반도체 영역의 두께는 광을 충분히 흡수하는데 필요한 것보다 더 두꺼웠기 때문에, 재료를 효율적으로 사용한다는 점에서 부족했다. 더우기, 비용 또한 충분히 줄이기 위해서 두께를 감소시키는 것이 바람직하다.
기상 반응법(CVD)과 같은 박막 형성 기술을 이용하여, 다결정 실리콘의 박막을 형성하기 위한 시도가 행해졌지만, 현 상태에서는 결정 사이즈가 겨우 수백 미크론이고, 에너지 변환율은 벌크 다결정 실리콘 슬라이스법의 경우에서보다 낮다.
다른 시도는, 다결정 실리콘 박막을 레이저 광으로 조사(irradiating)시키므로써 결정 사이즈를 증가시켜, 용융(fusion) 및 재결정화(recrystallization)를 행하지만, 비용 감소율은 아직까지 충분치 않으며, 안정한 제조는 어렵다.
또한, 램프 가열에 의한 저가의 기판 상에서의 솔라 방사를 흡수하기에 필요 충분한 두께로 다결정막을 형성하기 위한 방법이 제안되었다[Morikawa, Matsuno, Itagaki, Sasaki, and Kumabe; Extended Abstracts for Academic Lecture 18a-SK-11, p.672(The 53 Autumn Meeting, 1992); The Japan Society of Applied Physics.
그러나, 상기 방법은 기판으로서 금속가공도 실리콘(metallurgical-grade silicon)을 사용하고, 기판의 사이즈는 실리콘 웨이퍼에 비해 크며, 따라서 큰 영역의 실리콘층을 상부에 연속적으로 성장시키지는 못한다.
또한, 상부에 큰 영역의 실리콘층을 성장시킬 수 있는 저가의 기판으로서 SUS(스테인레스강)과 같은 금속의 사용을 생각할 수 있는데, 이는 불필요한 불순물 성분의 혼합물이 생긴다는 문제점이 있으며, 다결정 실리콘막이 기판 상에 직접 형성될 수 없다는 문제점이 있는데, 그 이유는 막과 기판 사이의 열 팽창 계수가 다르기 때문이다.
그러므로, 본 발명의 목적은 결정 사이즈가 크고 특성이 우수한 다결정 실리콘을 갖는 솔라 셀을 제공하는 것이며, 이의 제조 방법을 제공하므로써, 상기의 문제점을 해결할 수 있다.
즉, 본 발명의 목적은 결정 사이즈가 콘 다결정 반도체층을 저가의 금속 기판 상에 성장시키므로써, 값싼 솔라 셀을 제공하는 것이다.
본 발명의 다른 목적은 응력이 작은 고품질의 다결정 실리콘층을 달성하고, 간단한 제조 단계들로 생성될 수 있는 솔라 셀을 제공하는 것이다.
본 발명의 또 다른 목적은 특성면에서 우수한 박막 다결정 솔라 셀 및 이의 제조 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 금속층, 금속 산화층 및 다결정 반도체층이 순서대로 기판 상에 적층되어 있는 박막 다결정 실리콘 솔라 셀을 제공하는 것이다.
본 발명의 또 다른 목적은 다음 단계들을 포함하는, 박막 다결정 실리콘 솔라 셀을 제조하는 방법을 제공하는 것이다.
(1) 기판 상에 금속층을 피착하는 단계;
(2) 금속층 상에 금속 산화층을 피착하는 단계;
(3) 금속 산화층 상에 반도체층을 피착하는 단계;
(4) 반도체층의 표면 상에 캡(cap)층을 피착하고, 캡층으로부터 인가된 램프가열에 의해 반도체층을 용융 및 결정화시키므로써, 다결정 반도체층을 형성하는 단계, 및
(5) 캡층을 제거하는 단계.
이하, 첨부된 도면을 참조하여, 본 발명을 상세히 설명하고자 한다.
본 발명의 주요한 기술적 단계들을 다음과 같이, 제1a도 내지 제1d도에 도시된 바와 같다. (a) 제2 금속(106) 및 금속 산화물(102)는 진공 증착 또는 스퍼터링과 같은 박막 형성 기술에 의해 제1 금속의 기판(101) 상에 연속적으로 피착된다(제1a도), (b) 그 이후, 실리콘층(103)은 CVD법 등에 의해 상부에 형성되며, 예를 들어, NSG(비-도프 실리케이트 글래스)로 된 캡층(104)도 CVD법 등에 의해 실리콘층(103) 상에 피착되고(제1b도), (c) 계속해서, 실리콘층(103)은 상기 캡층(104)로부터의 램프 조사에 의해 가열되어, 용융 및 재결정화되므로써, 결정 사이즈(103')를 증가시키며(제1c도), (d) 또한, 캡층(104)가 제거된 다음, 재결정화된 실리콘층(103')의 두께는 예를 들어, 필요에 따라 액상 성장법에 의해 증가된다(105)(제1d도).
특히, 상기 단계 (a)는 예를 들어, 구리(Cu), 금(Au), 은(Ag), 또는 니오브(Nb)와 같은 연성(延性) (또는 전성(展性)) 금속의 금속층을 사용하도록 준비될 수 있는데, 이는 금속 기판, 금속 기판과 재결정화된 실리콘층(103') 사이의 열 괭창 계수의 차이로 인한 변형을 경감시킬 수 있다. 또한, ZnO와 같은 전기적 도전성 금속 산화물(102)을 사용하므로써, 재결정화된 실리콘층(103')과 접지 금속 기판(101) 사이에 전기적 도전성이 성립할 수 있다. 특히, ZnO는 실리콘으로부터의 열 괭창 계수의 차이가 작기 때문에, 박막 상의 전체 응력을 최소화시킬 수 있다. 이러한 조정은 막 필링(film peeling)을 억제할 수 있고 양호한 전기적 특성을 얻을 수 있다.
많은 실험들을 반복적으로 실행하므로써, 발명자들은 SUS와 같은 금속 기판상에 구리와 같은 연성 금속 및 ZnO와 같은 금속 산화물을 배치하고, 용융 및 재결정화를 실행시키기 위해 상부에 피착된 실리콘층을 램프 가열시키므로써, 큰 결정 사이즈의 다결정 실리콘층이 형성될 수 있었으므로, 본 발명을 달성할 수 있었다는 것을 알았다. 발명자들에 의해 실행된 실험들은 다음에 후술한다.
실험들은 제2a도 내지 제2e도에 도시된 개략적 단면도를 참조하여 상세히 후술된다.
(실험 1) 금속 산화물 상에서 실리콘층의 용융 및 재결정화
제2a도 내지 제2e도에 도시된 바와 같이, ZnO의 금속 산화층(202)는 통상의 스퍼터링법에 의해 두께가 0.5 mm인 금속가공도 실리콘 기판(201)의 표면 상에 2 ㎛의 두께로 형성된다(제2a도). 금속 산화층(202) 상에는, 실리콘층(203)이 통상의 진공 증착 장치에 의해 6 ㎛의 두께로 피착된다. 이렇게 얻어진 실리콘층(203)이 비정질 실리콘이라는 것은 x-레이 회절에 의해 확인된다. 상기 단계에서 얻어진, 금속가공도 실리콘 기판(201) 상의 실리콘층(203) 전역에 걸쳐, 캡층(204)로서 NSG 막이 대기압 CVD 장치에 의해 2 ㎛ 두께로 피착된다(제2b도). 그 후, 실리콘층(203)은 캡층(204) 측의 할로겐 램프로부터의 광에 의해 조사되어 용융 및 재결정화 된다(제2c도). 제3도는 조사(irradiation)시에 사용된 램프 조사 장치의 개략 단면도이고, 제4도는 용융 및 재결정화의 온도 순차를 도시한다.
제3도에 있어서, 참조 부호 (301)은 기판, (302)는 실리카 챔버, (303)은 할로겐 램프, (305)는 램프의 반사기, (304)는 냉각수 파이프, (306)은 기판(301)을 지지하기 위한 지지 테이블, 그리고 (309)는 냉각수 파이프를 유지하기 위한 유지 부재를 나타낸다.
제3도에 도시된 바와 같이, 챔버(302)에는 가스를 유입하기 위한 인입부(307) 및 인출부(308)이 제공된다. 할로겐 램프(303)은 도면에서 상층부에 있는 챔버(302) 외부측의 가열 수단으로서 배열되고, 반사기(305)는 할로겐 램프(303)으로부터의 열파(광)이 효과적으로 기판(301) 쪽으로 조사되도록 배열된다. 할로겐 램프(303)에 대해 반사기(305)의 반대측 상에는, 냉각수가 흐르는 냉각수 파이프(304)를 유지하기 위한 냉각수 파이프 유지 부재(309)를 갖는 냉각 수단이 제공되므로, 반사기(305) 등의 불필요한 가열을 방지하기 위해서 냉각시킬 수 있다.
광 조사가 완료된 후에, 재결정화된 실리콘층 상의 NSG막은 플루오르화 수소산에 의해 제거되고, 재결정화된 실리콘층(203')의 표면 및 단면의 상태는 광학 현미경 및 스캐닝 전자 현미경을 사용하여 관측된다. 관측을 통해, 비교적 평평한 실리콘층이 얻어졌고 막 두께가 용융 이전의 것과 거의 같다는 것을 확인할 수 있었다. 다음에, 입계들은 세코의 에칭(Secco's etching)에 의해 드러나게 되는데, 이는 재결정화된 실리콘층의 입자 사이즈가 mm 단위의 최대치까지 증가되며 실리콘층의 표면의 에칭 피트 밀도는 약 105피트/㎠인 것을 나타낸다.
다음에, 실리콘층(205)는 또한, 실험 1에서 얻어진, SUS 기판 상의 재결정화 된 실리콘층(203') 상에서 에픽택셜 성장법에 의해 형성된다(제2d도). 실리콘층(205)는 슬라이드형 액상 성장 장치(slide type liquid-phase growth apparatus)를 사용하고 용매 및 용질로서 Sn 및 Si을 각각 사용하여 성장될 수 있다.
여기에서, 이렇게 형성된 실리콘층(205)는 재결정화된 실리콘층(203')의 결정성(crystallinity)과 같게 된다.
결국, n+영역(206)은 주기표의 그룹 V에 속하는 원자의 이온 주입법에 의해 실리콘층(205)의 표면으로부터 형성되고, 투명 전극(208) 및 콜렉터 전극(207)은 필요에 따라 n+영역(206) 상에 패턴-형성되어, 솔라 셀을 형성한다(제2e도).
상기와 마찬가지로, 다른 유사한 재결정화된 실리콘층은 금속 산화층(202)로서 통상의 스퍼터링법에 의해 금속가공도 실리콘 기판(201) 상에 2㎛ 두께로 NiO가 형성될 때 얻어지고, 실리콘층(203)은 통상의 진공 증착법에 의해 금속 산화층 상에 6 ㎛ 두께로 피착되며, 실리콘층은 램프 가열에 의해 용융 및 재결정화된다.
(실험 2) 금속 기판/금속층/금속 산화물 상의 실리콘층의 용융 및 재결정화 SUS 기판 상의 실리콘층의 용융 및 재결정화는 실험 1과 동일한 방식으로 실행된다. 실행 단계들은 제5a도 내지 제5e도에 도시된 단면도를 참조하여 상세히 설명된다.
제5a도 내지 제5e도에 도시된 바와 같이, (a) 제2 금속층(409)로서 Cu 및 금속 산화층으로서 ZnO는 통상의 스퍼터링법을 사용하여 0.8 mm 두께의 SUS 기판의 표면 상에 2 ㎛ 두께로 형성되고(제5a도), (b) 실리콘층(403)은 통상의 진공 증착장치를 사용하여 금속 산화층(402) 상에 8 ㎛ 두께로 피착된다. 이렇게 형성된 실리콘층(403)이 비정질 실리콘이라는 것을 x-레이 회절을 이용하여 확인한다. SUS 기판(401) 상의 실리콘층(403) 전역에 걸쳐, NSG막이 캡층(404)로서 대기압 CVD 장치를 사용하여 2 ㎛ 두께로 피착되며(제5b도), (c) 그 다음, 광 조사는 실리콘층(403)을 용융 및 재결정화시키기 위해서 제4도에 도시된 온도 순차에 따라 캡층(404) 측으로부터 할로겐 램프를 이용하여 유도된다.
광 조사의 완료 후에, 재결정화된 실리콘층(403')의 NSG막은 플루오르화 수소산에 의해 제거되고, 재결정화된 실리콘층(403')의 표면 및 단면의 상태는 광학 현미경 및 스캐닝 전자 현미경을 사용하여 관측된다. 이러한 관측을 통해, 비교적 평평한 실리콘층이 얻어지고 실리콘층의 막 두께가 용융 이전과 거의 같다는 것을 알수 있다. 세코의 에칭이 수행되어 입계들이 드러나게 되고, 이는 재결정화된 실리콘층의 입자 사이즈가 mm 단위의 최대치까지 증가되며 실리콘층의 표면의 에칭 피트 밀도는 약 105피트/㎠인 것을 나타낸다.
정확한 비교를 위해, 동일한 실험이 금속층(Cu)의 피착이 상기 방법에서 생략되는 경우에 행해졌다. 이러한 비교 실험을 통해, 용융 및 재결정화 이후에 기판의 휨(bowing)과 실리콘층에서의 많은 슬립 라인들이 관측되고, 변형은 금속층(Cu)의 삽입에 의해 경감된다.
(실험 3) 액상 성장법에 의한 후막 실리콘층의 형성
다음에, 제5d도에 도시된 바와 같이, 실리콘층(405)는 액상 성장법을 사용하여 실험 2에서 얻어진 SUS 기판 위의 재결정화된 실리콘층(403') 상에 형성된다. 실리콘층(405)은 슬라이드형 액상 성장 장치를 사용하고 용매 및 용질로서 Sn 및 Si을 각각 사용하여, 성장 개시 온도가 950℃이고 초냉각 온도가 3℃이며 온도 냉각율은 0.5℃/min이고 성장 시간은 60분인 조건하에서 성장된다.
성장 완료 후에, 표면은 실험 1에서와 같이, 광학 현미경 및 스캐닝 전자 현미경을 이용하여 관측되는데, 이는 비교적 평평한 실리콘층이 얻어지고 층의 막 두께가 약 50 ㎛인 것이 보장된다. 실리콘층은 접지 재결정화된 실리콘층(203')의 사이즈와 거의 같은 결정 사이즈를 갖고, 성장된 실리콘층(405)의 표면의 에칭 피트 밀도는 약 5 x 104피트/㎠ 이다.
(실험 4) 솔라 셀의 제조
주기표에서 그룹 V에 속하는 원자(예를 들면, 인)은 실험 3에서 얻어진 SUS 기판 상의 큰 결정 사이즈의 실리콘 결정 박막의 표면에 이온-주입되고, 그 이후 최종 결과물이 어닐링되어, 큰 결정 사이즈의 실리콘 결정 박막의 표면에 n+층을 형성한다. 결국, 콜렉터 전극(407) 및 투명 전극(408)은 진공 증착법 또는 스퍼터링법에 의해 형성되고, 패터닝은 필요에 따라 바람직한 패턴으로 실행되어, 제5e도에 도시된 구조로 솔라 셀을 형성한다.
콜렉터 전극(407)은 전기적 도전성이 큰 물질, 예를 들면 금속으로 만들어질 수 있으며, 양호하게는 다결정 실리콘으로 된 큰 결정 사이즈의 실리콘 결정 박막 및/또는 투명 전극(408)과 옴 접촉될 수 있는 물질로 만들어질 수 있다.
또한, 콜렉터 전극(407)은 복수의 물질(예를 들면, 금속)들의 콤비네이션(combination)으로 된 단층 구조 또는 다층 구조로 구성될 수 있다.
본 발명의 솔라 셀에 사용된 금속 산화물의 특정 예들은 실리콘보다 녹는점이 높고 전기적 도전성의 물질, 예를 들면 ZnO, NiO, V2O3등일 수 있다. 이들 중 ZnO가 양호한데, 그 이유는 실리콘과의 열 팽창 계수 차가 작기 때문에 응력이 거의 없고 접지에 대한 열 효율이 저열 도전성 때문에 완화될 수 있기 때문이다. 금속 산화층의 두께가 금속 산화물의 재료, 용융 및 재결정화 등의 조건에 좌우되더라도, 약 0.01 ㎛ 내지 10 ㎛, 더욱 양호하게는 0.1 ㎛ 내지 1 ㎛의 범위 내에서 바람직하게 설정된다. 상부에 형성된 후막 실리콘층에 대해서는 상대적으로 두껍고, 반면에 상부에 형성된 박막 실리콘층에 대해서는 상대적으로 얇게 되도록, 금속 산화물의 두께가 결정되는 것이 바람직하다.
또한, 금속 산화층 상에 피착된 실리콘층은 비정질 또는 결정질일 수 있고, 또는 비정질 및 결정 실리콘의 혼합물일 수 있다. 실리콘층의 피착 방법은 LPCVD법, 플라즈마 CVD법, 증착법, 스퍼터링법 등중 소정의 것일 수 있다. 실리콘층의 두께는 양호하게 약 0.5 ㎛ 내지 50 ㎛의 범위일 수 있다.
본 발명의 방법에 사용된 실리콘층 상의 캡층은 NSG, PSG(인 실리케이트 글래스), BSG(붕소 실리케이트 글래스), Si3N4등, 및 이들의 콤비네이션으로부터 선택될 수 있는데, 이는 대기압 CVD 장치 또는 LPCVD 장치에 의해 형성될 수 있다. 특히, PSG 또는 BSG를 사용하여, 도전 형태는 용융 중에 실리콘층 내로 불순물을 유입시키므로써 결정될 수 있다. 캡층의 두께는 재료 및 콤비네이션에 좌우되지만, 양호하게는 1 내지 5 ㎛의 범위 내에서 결정된다.
본 발명의 솔라 셀에 사용된 제2 금속층은 연성 또는 전성의 재료, 양호하게는 Cu, Au, Ag 또는 Nb로 만들어진다. 특히, 가장 양호한 것은 비교적 녹는점이 높은 Cu 및 Au 이다. 제2 금속층의 층 두께에 대한 특별한 제한은 없지만, 양호한 범위는 0.01 ㎛ 내지 10 ㎛, 더욱 양호하게는 0.1 ㎛ 내지 10 ㎛이다.
본 발명의 제1 금속의 기판에 대한 특별한 제한은 없지만, 비용, 강도, 제조 능력, 내구성 및 내식성을 고려할 때, SUS를 사용하는 것이 양호하다.
또한, 본 발명의 박막 다결정 실리콘 솔라 셀을 제조하기 위한 방법에 사용된 결정 성장법은 액상 성장법, LPCVD법, 대기압 CVD법, 플라즈마 CVD법, PACVD(photo assisted CVD)법, 스퍼터링법들 중 소정의 것일 수 있지만, 액상 성장법의 사용이 성장율 및 결정성 측면에서 양호하다. 액상 성장법에서 성장 온도의 범위는 용매의 형태에 따라 좌우되지만, Sn이 사용될 때 둘 다 포함되는 850℃와 1050℃ 사이에서 바람직하게 조절된다. 또한, 초냉각 온도는 양호하게 수 ℃ 정도이고, 온도 강하율은 0.1 내지 5℃/min의 범위 내에서 양호하게 조절된다.
또한, 결정 성장법에 의해 얻어진 재결정화된 실리콘층 또는 다결정 실리콘층의 최종 막 두께는 솔라 셀의 특성 면에서 요구에 따라 10 ㎛ 과 200 ㎛ 사이, 더욱 양호하게는 20 ㎛ 과 200 ㎛ 사이가 바람직하다.
얻어진 다결정 실리콘의 표면 내에 반도체 접합을 형성할 목적으로 불순물이 유입되고, 불순물을 유입시키기 위한 방법은 이온 주입법 또는 열 확산법일 수 있다. 불순물은 P, As, Sb 등의 n-형 불순물들과 B, Al, Ga 등의 p-형 불순물들 중에서 양호하게 선택될 수 있다. 반도체 접합을 형성하기 위해서, 다결정 실리콘과는 다른 도전 형태의 반도체층이 다결정 실리콘의 표면에 피착될 수 있다. 반도체층의 접합 깊이 또는 두께는 유입된 불순물 양에 좌우되지만, 양호하게는 0.01 ㎛ 내지 1 ㎛, 더욱 바람직하게는 0.02 μm 내지 0.5 μm의 범위 내에 있다.
필요한 기능들을 제시할 수 있는 한, 투명 도전층 또는 클렉터 전극의 막 두께에 대한 특별한 제한은 없다. 따라서, 이들은 필요한 파워가 얻어질 수 있는 범위 내에서 적절히 설계될 수 있다.
투명 도전막의 양호한 예들은 인듐 산화물, 주석 산화물, 이들의 혼합물(ITO), 및 알루미늄 또는 금의 박막이다.
여기에서, 도전성 표면을 갖는 기판은 금속 기판뿐만 아니라, 금속과 같은 도전성 물질이 절연 기판 상에 제공되어 있는 콤포지트(composite) 기판일 수 있다. 그러나, 금속 기판이 핸들링 특성, 강도, 가격 등에 있어서 양호하다.
본 발명에 대한 특정한 예들을 사용하여 본 발명을 보다 상세히 설명하나, 본 발명은 전혀 이들 예로 한정되는 것이 아님에 유의해야 한다.
(예1)
큰 결정 입자 사이즈의 다결정 실리콘 결정 셀이 상기 기술한 실험 1 내지 실험 4와 동일한 방법으로 금속 기판 상에 형성되었다.
0.8mm 두께의 SUS 기판 표면 상에는 Cu 및 ZnO가 제2 금속층 및 금속 산화충으로서 명명된 순서대로 스퍼터링 방법에 의해 각각 2 ㎛의 두께로 형성되었으며, 이어서 그 위에는 n- 형 실리콘층이 진공 기상 증착 장치에 의해서 20 ㎛의 두께로 증착되었다. 이와같이 형성된 실리콘층이 비정질 실리콘임을 X-레이 회절로 확인하였다.
이와 같이 SUS 기판 상에 형성된 실리콘층 상에는 캡층으로서 NSG막이 대기압 CVD 장치에 의해 2 ㎛의 두께로 증착되었으며, 그 후에 제4도에 도시한 온도 순차에 따라 할로겐 램프를 사용하여 캡층 측부로부터 광 조사를 수행하여 실리콘층을 용융시켜 재결정화하였다.
광 조사를 완료한 후에, 재결정된 실리콘층 상의 NSG막은 수성 플루오르화수소산(HF) 용액으로 제거되었으며, 이어서 20 keV와 1 x 1015/㎠의 조건으로 실리콘 결정 박막 표면으로 B를 이온 주입하였으며, 결과물은 p+층을 형성하도록 30분 동안 800℃에서 열처리되었다. 이에 더하여, 콜렉터 전극들[Ti/Pd/Ag(0.04 ㎛/0.02 ㎛/1 ㎛)]과 ITO 투명 도전막이 EB(전자 비임) 증착에 의해 p+층 상에 형성되었다.
이와 같이 형성된 큰 결정 입자 사이즈의 Si 결정 박막/ZnO/Cu/SUS 구조의 솔라 셀에 대한 I-V 특성이 AM 1.5(100mW/㎠)의 광 조사시에 측정되었으며, 이로부터 개방-회로 전압이 0.54 V, 단락-회로 광전류는 26mA/㎠, 2 ㎠의 셀 면적에 대한 필 팩터(fill factor)는 0.72로 나타났으며, 따라서 10.1%의 변환율이 얻어졌다.
(예 2)
n+p 형 다결정 실리콘 결정 솔라 셀이 예 1과 동일한 방법으로 하여 형성되었다. 이에 대한 형성 공정은 제5a도 내지 제5e도에 도시한 바와 같다.
0.8mm 두께의 SUS 기판(401) 표면 상에는 Cu 및 ZnO가 제2 금속층(409) 및 금속 산화층(402)으로서 통상의 스퍼터링 방법에 의해 각각 2 ㎛의 두께로 형성되었으며, 이어서 그 위에는 실리콘층(403)이 통상의 LPCVD 장치에 의해서 10 ㎛의 두께로 증착되었다. 이와같이 형성된 실리콘증이 약 8nm의 결정 크기들을 갖는 다정질 실리콘임을 X-레이 회절로 확인하였다.
이와 같이 SUS 기판 상에 형성된 실리콘층 상에는 캡층(404)으로서 그리고 실리콘층의 도전형을 결정하기 위한 층으로서 BSG막이 대기압 CVD 장치에 의해 2 ㎛의 두께로 증착되었으며, 그 후에 제4도에 도시한 온도 순차에 따라 할로겐 램프를 사용하여 캡층 측부로부터 광 조사를 수행하여 실리콘층을 용융시켜 재결정화 하였다.
BSG막을 수성 HF 용액으로 제거한 후에, 통상의 슬라이드형 보트(slide type boat) 방법에 기초한 액상 성장 장치와 Sn 용매를 사용하여 다음의 조건하에서 결정 성장을 수행하여, 큰 결정 사이즈의 실리콘 박막(405)을 얻었다. 상세히 언급하면, 상기 성장은 수소 분위기와, 950℃의 성장 개시 온도, 3℃의 초냉각 온도, 0.5℃/min의 온도 냉각율, 및 55분간의 성장 시간 조건으로 수행되었다. 이와 같이 하여 형성된 실리콘 결정 박막과 재결정화된 실리콘층의 최종 두께는 약 50 ㎛이었다.
다음에, 확산원으로서 POCL3을 사용하고, 900℃의 온도에서 P 열확산을 실리콘 결정층 표면 상에서 수행하여 n+층(406)을 형성하였으며, 이렇게 하여 약 0.5 ㎛의 접합 깊이를 얻었다. 이와 같이 하여 형성된 n+층의 표면 내에 있는 데드층(dead layer)이 에칭으로 제거되어 균일한 표면 농도를 갖는 약 0.2 ㎛의 접합 깊이를 얻었다. 더욱이, 콜렉터 전극(407)과 ITO 투명 도전막(408)이 예 1과 동일한 방빕으로 n+층 상에 형성되었다.
이와 같이 형성된 n+-Si/p-Si 결정 박막/ZnO/Cu/SUS 구조의 솔라 셀에 대해서, I-V 특성이 AM 1.5(100mW/㎠)의 광 조사하에서 측정되었으며, 이로부터 개방-회로 전압이 0.55 V, 단락-회로 광전류는 33mA/㎠, 및 2 ㎠의 셀 면적에 대한 필 팩터는 0.72로 나타났으며, 따라서 13.1%의 변환율이 얻어졌다.
(예 3)
p+μc-Si/다결정 Si 결정 헤테로 접합형 솔라 셀이 예 1 및 예 2와 동일한 방법으로 형성되었다.
Cu는 기상 증착에 의해서 3 ㎛의 두께로 SUS 기판 상에 증착되었으며, 이어서 ZnO가 스퍼터링에 의해 2 ㎛의 두께로 Cu층 상에 증착되었으며, 실리콘층이 LPCVD 방법에 의해서 12 ㎛의 두께로 ZnO층 상에 증착되었다.
캡층으로서 그리고 또한 실리콘층의 도전형을 결정하기 위한 층으로서 PSG막이 대기압 CVD 장치에 의해 2 ㎛의 두께로 증착되었으며, 이어서 제4도에 도시한 온도 순차에 따라 할로겐 램프를 사용하여 캡층 측부로부터 광 조사를 수행하여 실리콘층을용융시켜 재결정화하였다.
PSG막을 수성 플루오르화 수소산(HF) 용액으로 제거한 후에, 통상의 슬라이드형 보트(slide type boat) 방법에 기초하는 액상 성장 장치에 의한 결정 성장은 수소 분위기하에서 Sn 용매와 Si 용질을 사용하고, 950℃의 성장 개시 온도, 3℃의 초냉각 온도, 0.5℃/min의 온도 강하율, 및 55분간의 성장 시간 조건으로 수행하였다. 이와 같이 하여 얻어진 실리콘 결정 박막의 최종 두께는 약 50 ㎛이었다.
제6a도 내지 제6e도는 헤테로 접합형 솔라 셀을 형성하기 위한 공정을 도시한 것이다. 여기서, 제6a도 내지 제6e도에서 동일한 참조 부호들을 갖는 요소들은 제5a도 내지 제5e도에서 동일 요소임을 나타낸다. 이 예의 공정은 예 2에 대해 도시한 제5a도 내지 제5e도의 경우와 유사하나, 본 예에서 p-형 마이크로결정(결정입계 크기 : 30Å 내지 500Å) 반도체층(μc-Si)(E506)은 n+층(406)을 형성하는 대신에 제6e도에서 실리콘 결정층 상에 형성된다.
p-형 μc-Si 층(506)은 통상의 플라즈마 CVD 장치에 의해서 표1에 목록한 조건으로 실리콘 결정 표면 상에 0.02 ㎛의 두께로 증착되었다. 이 경우 μc-Si 막의 암 도전율(dark conductivity)은 약 10 S/cm였다.
[표 1]
더욱이, ITO는 전자 빔 증착에 의해서 약 0.1 ㎛ 두께로 투명 도전막(408)으로서 형성되었으머, 콜렉터 전극들(407)(Cr(0.02 ㎛)/Ag(1 ㎛)/Cr(0.004 ㎛))이 진공 기상 증착에 의해서 그 위에 형성되었다.
이와 같이 하여 얻어진 p+μc-Si/다결정 Si 헤테로정션 형 솔라 셀에 대해서, I-V 특성이 AM 1.5의 광 조사하에서 측정되었으며, 이로부터 개방-회로 전압이 0.60 V, 단락-회로 광전류는 34.8mA/㎠, 및 1.6 ㎠의 셀 면적에 대한 필 팩터는 0.67로 나타났으며, 따라서 14.0%의 변환율이 얻어졌다.
(예 4)
콘 결정 입자 사이즈의 다결정 실리콘 결정 셀이 예 1과 같은 방법으로 제5a도 내지 제5e도에 도시한 바와 같은 공정에 의해 형성되었다.
앞서 기술한 바와 같이, 0.4mm 두께의 SUS 기판 표면 상에 Cu 및 ZnO가 스퍼터링 방법에 의해 각각 3 ㎛의 두께로 증착되었으며, 이어서 n- 형 실리콘층이 대기압 CVD 장치에 의해서 40 ㎛의 두께로 상기 ZnO층 상에 증착되었다. 다음에, 캡층으로서 NSG막이 대기압 CVD 장치에 의해 2 ㎛의 두께로 증착되었으며, 그후에 제4도에 도시한 온도 순차에 따라 할로겐 램프로 광 조사를 수행하여 실리콘층을 용융시켜 재결정화하였다.
광 조사를 완료한 후에, 재결정된 실리큰층 상의 NSG막은 수성 HF 용액으로 제거되었으며, 실리콘 결정 박막의 표면에 p층을 형성하기 위해서 BSG가 대기압 CVD 장치에 의해서 증착되었으며 RTA(Rapid Thermal Annealing) 처리가 수행되었다. 증착된 BSG의 두께는 약 0.6 ㎛였으며, RTA 처리는 1050℃ 및 60초의 조건으로 행하여 졌다. 이때의 접합 깊이는 약 0.2 ㎛이었다.
BSG막을 수성 HF 용액으로 제거한 후에, 실리콘 결정층의 표면은 건식 산화에 의해서 더욱 얇게(약 0.01 ㎛) 산화되었으며, 산화막은 사진식각 방법으로 미세 격자 패턴으로 에칭되었고, 이어서 콜렉터 전극(Ti/Pd/Ag(0.4 ㎛/0.02 ㎛/1 ㎛))/투명 도전막(ITO)(0.085 ㎛)이 금속 마스크를 사용하여 EB 증착에 의해 p+층상에 형성되었다.
이와 같이 형성된 박막 결정 솔라 셀에 대한 I-V 특성이 AM 1.5의 광 조사하에서 체크되었으며, 이로부터 개방-회로 전압이 0.56 V, 단락-회로 광전류는 31mA/㎠, 2.5 ㎠의 셀 면적에 대한 필 팩터는 0.71로 나타났으며, 따라서 12.3%의 변환율이 얻어졌다.
(예 5)
실험 3에서 얻어진 SUS 기판을 사용하여 제5e도에 도시한 구조의 솔라 셀이 형성되었다. 실험 3에서 얻어진 SUS 기판 상에 있는 큰 결정 입자 사이즈의 실리콘 결정 박막의 표면에 80 keV, 1 x 1015/㎠ 의 조건으로 P(인)를 이온 주입 하였으며 결과물에 대해 30분동안 800℃에서 어닐링하여 n+층(406)을 형성하였다. 연이어서, 콜렉터 전극(밑에서부터 순서적으로 형성된 Cr(0.02 ㎛)/Ag(1 ㎛)/Cr(0.04 ㎛)의 다층 구조)과 투명 전극(ITO(0.085 ㎛))(408)이 진공 기상 증착에 의해서 그 위에 형성되었다.
이와 같이 형성된 큰 결정 입자 사이즈의 Si 결정 박막/ZnC/Cu/SUS 구조의 솔라 셀에 대한 I-V 특성이 AM 1.5(100mW/㎠)의 광 조사하에서 측정되었으며, 이로부터 개방-회로 전압이 0.53 V, 단락-회로 광전류는 31mA/㎠, 2 ㎠의 셀 면적에 대한 필 팩터는 0.73로 나타났으며, 따라서 12.0%의 변환율이 얻어졌다.
기술된 바와 같이, 제2 금속층, 금속 산화, 및 제1 금속 기판 상의 실리콘층을 형성하고 램프 가열에 의해서 실리콘 층을 용융시켜 재결정화함으로써 큰 결정입자 사이즈의 실리콘 박막이 형성될 수도 있었음을 확인하였으며, 이에 의해서 우수한 특성을 지닌 솔라 셀들이 형성될 수 있었다.
상기 상세히 설명한 바와 같이, 본 발명에 따라서 우수한 특성을 갖는 박막결정 솔라 셀들은 간단한 단계들로 금속 기판 상에 형성될 수 있다. 이것은 값싸고 질 좋은 박막의 솔라 셀들을 대량 생산하여 시장에 공급할 수 있도록 한다.
또한, 본 발명은 결정 입계 크기가 크고 특성이 좋은 다결정 실리콘을 갖는 솔라 셀을 제공할 수 있으며, 이에 대한 생산 공정을 제공할 수 있다.
더욱이, 본 발명에 따라서, 큰 결정 입자 사이즈의 다결정 실리콘 반도체층이 저렴한 기판인 금속 기판 상에 성장될 수 있으며, 이에 의해서 값싼 솔라 셀들이 간단한 방법으로 형성될 수 있다.
더욱이, 본 발명은 솔라 셀들에 대한 생산 공정을 제공할 수 있으며, 이에 의해서 거의 응력이 없는 고품질의 다결정 실리콘층을 얻을 수 있다.
본 발명은 결코 상기 예들로 한정되는 것이 아니며 본 발명의 정수의 범위내에서 다양한 변경 및 수정들을 포함할 수 있음에 유의한다.

Claims (31)

  1. 솔라 셀 제조 방법에 있어서, (i) 제1 금속의 기판 상에 제2 금속의 층을 증착하는 단계, (ii) 상기 제2 금속의 층 상에 도전성 금속 산화물 층을 증착하는 단계, (iii) 상기 도전성 금속 산화물 층 상에 반도체층을 증착하는 단계, (iv) 상기 반도체층의 표면 상에 캡층을 증착하고, 상기 캡층 위에서부터 방사 가열에 의해 상기 반도체층을 용융 및 결정화하여 더결정 반도체층을 형성하는 단계 및 (v) 상기 캡층을 제거하는 단계를 포함하는 것을 특징으로 하는 솔라 셀 제조 방법.
  2. 제1항에 있어서, 상기 단계(v) 후에, 상기 다결정 반도체의 표면 내에 반도체 접합을 형성하는 단계를 갖는 것을 특징으로 하는 솔라 셀 제조 방법.
  3. 제1항에 있어서, 상기 단계(v) 후에, 상기 다결정 반도체층의 두께를 증가시키는 단계를 갖는 것을 특징으로 하는 솔라 셀 제조 방법.
  4. 제3항에 있어서, 상기 두께를 증가시키는 단계는 결정 성장 방법을 이용하는 것을 특징으로 하는 솔라 셀 제조 방법.
  5. 제4항에 있어서, 상기 결정 성장 방법은 액상 성장인 것을 특징으로 하는 솔라 셀 제조 방법.
  6. 제5항에 있어서, 상기 액상 성장은 Sn 용매와 Si 용질을 사용하여 수행되는 것을 특징으로 하는 솔라 셀 제조 방법.
  7. 제2항에 있어서, 상기 반도체 접합은 상기 반도체층 표면 내로의 이온 주입에 의해 형성되는 것을 특징으로 하는 솔라 셀 제조 방법.
  8. 제2항에 있어서, 상기 반도체 접합은 또 다른 반도체층을 증착하여 형성되는 것을 특징으로 하는 솔라 셀 제조 방법.
  9. 제8항에 있어서, 상기 또 다른 반도체층은 미정질 반도체를 포함하는 것을 특징으로 하는 솔라 셀 제조 방법.
  10. 제3항에 있어서, 상기 두께가 증가된 다결정 반도체층의 표면 내의 반도체 접합을 형성하는 단계를 갖는 것을 특징으로 하는 솔라 셀 제조 방법.
  11. 제10항에 있어서, 상기 반도체 접합은 상기 반도체층 표면 내로의 이온 주입에 의해 형성되는 것을 특징으로 하는 솔라 셀 제조 방법.
  12. 제10항에 있어서, 상기 반도체 접합은 또 다른 반도체층을 증착하여 형성되는 것을 특징으로 하는 솔라 셀 제조 방법.
  13. 제12항에 있어서, 상기 또 다른 반도체층은 미정질 반도체를 포함하는 것을 특징으로 하는 솔라 셀 제조 방법.
  14. 제1항에 있어서, 상기 금속 층은 구리, 금, 은, 및 니오브 중에서 선택된 금속을 포함하는 것을 특징으로 하는 솔라 셀 제조 방법.
  15. 제1항에 있어서, 상기 도전성 금속 산화물 층은 산화 아연, 산화 닉켈 및 산화 바나듐으로부터 선택된 산화물을 포함하는 것을 특징으로 하는 솔라 셀 제조 방법.
  16. 제1항에 있어서, 상기 단계(v) 후에, 상기 다결정 반도체층 상에 투명 전극을 형성하는 단계를 갖는 것을 특징으로 하는 솔라 셀 제조 방법.
  17. 제1항에 있어서, 상기 단계(v) 후에, 상기 다결정 반도체층 상에 콜렉터 전극을 형성하는 단계를 갖는 것을 특징으로 하는 솔라 셀 제조 방법.
  18. 제1항에 있어서, 상기 기판은 도전성 표면을 포함하는 것을 특징으로 하는 솔라 셀 제조 방법.
  19. 제1항에 있어서, 상기 기판은 금속인 것을 특징으로 하는 솔라 셀 제조 방법.
  20. 제1항에 있어서, 상기 금속 층은 연성 또는 전성을 갖는 금속으로 이루어지는 것을 특징으로 하는 솔라 셀 제조 방법.
  21. 제1항에 있어서, 상기 금속 층은 0.01 내지 10 ㎛의 두께를 갖는 것을 특징으로 하는 솔라 셀 제조 방법.
  22. 제1항에 있어서, 상기 도전성 금속 산화물 층은 0.01 내지 10 ㎛의 두께를 갖는 것을 특징으로 하는 솔라 셀 제조 방법.
  23. 제1항에 있어서, 상기 다결정 반도체층은 다결정 실리콘을 포함하는 것을 특징으로 하는 솔라 셀 제조 방법.
  24. 제3항에 있어서, 상기 다결정 반도체층 상에는 투명 전극이 제공되는 것을 특징으로 하는 솔라 셀 제조 방법.
  25. 제3항에 있어서, 상기 다결정 반도체층 상에는 콜렉터 전극이 제공되는 것을 특징으로 하는 솔라 셀 제조 방법.
  26. 제3항에 있어서, 상기 다결정 반도체층은 다결정 실리콘을 포함하는 것을 특징으로 하는 솔라 셀 제조 방법.
  27. 제1항에 있어서, 상기 반도체층은 비정질 반도체층인 것을 특징으로 하는 솔라 셀 제조 방법.
  28. 제27항에 있어서, 상기 비정질 반도체층은 비정질 실리콘을 포함하는 것을 특징으로 하는 솔라 셀 제조 방법.
  29. 제1항에 있어서, 상기 캡층은 NSG, PSG, BSG 및 Si3N4로 구성되는 그룹으로부터 선택된 물질을 포함하는 것을 특징으로 하는 솔라 셀 제조 방법.
  30. 제1항에 있어서, 상기 캡층은 1 내지 5 ㎛의 두께를 갖는 것을 특징으로 하는 솔라 셀 제조 방법.
  31. 제1항에 기재된 제조 방법에 의해 제조된 것을 특징으로 하는 솔라셀.
KR1019950006394A 1994-03-22 1995-03-22 솔라 셀 및 이의 제조 방법 KR100224553B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP5084694 1994-03-22
JP94-050846 1994-03-22

Publications (1)

Publication Number Publication Date
KR100224553B1 true KR100224553B1 (ko) 1999-10-15

Family

ID=12870095

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950006394A KR100224553B1 (ko) 1994-03-22 1995-03-22 솔라 셀 및 이의 제조 방법

Country Status (4)

Country Link
US (1) US5584941A (ko)
EP (1) EP0675551B1 (ko)
KR (1) KR100224553B1 (ko)
DE (1) DE69531075T2 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100921701B1 (ko) 2007-10-29 2009-10-15 주식회사 티지솔라 태양전지 제조방법
KR100984618B1 (ko) 2008-12-16 2010-09-30 하이디스 테크놀로지 주식회사 박막 실리콘 태양전지의 제조방법

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0690014A (ja) * 1992-07-22 1994-03-29 Mitsubishi Electric Corp 薄型太陽電池及びその製造方法,エッチング方法及び自動エッチング装置,並びに半導体装置の製造方法
US6172296B1 (en) * 1996-05-17 2001-01-09 Canon Kabushiki Kaisha Photovoltaic cell
US6303945B1 (en) 1998-03-16 2001-10-16 Canon Kabushiki Kaisha Semiconductor element having microcrystalline semiconductor material
JP2001094136A (ja) 1999-09-22 2001-04-06 Canon Inc 半導体素子モジュールの製造方法および太陽電池モジュールの製造方法
JP2001160540A (ja) * 1999-09-22 2001-06-12 Canon Inc 半導体装置の製造方法、液相成長法及び液相成長装置、太陽電池
US6551908B2 (en) * 2000-10-02 2003-04-22 Canon Kabushiki Kaisha Method for producing semiconductor thin films on moving substrates
US7468557B2 (en) * 2002-09-11 2008-12-23 Syracuse University Method of producing an ultra thin electrically conducting film with very low electrical resistance
JP3855082B2 (ja) * 2002-10-07 2006-12-06 国立大学法人東京農工大学 多結晶シリコンの作製方法、多結晶シリコン、及び太陽電池
TWI270242B (en) * 2004-11-05 2007-01-01 Ind Tech Res Inst Magnetic field enhanced photovoltaic devices
EP1987543A1 (de) * 2006-01-25 2008-11-05 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum herstellen einer metallischen kontaktstruktur einer solarzelle
US8076570B2 (en) * 2006-03-20 2011-12-13 Ferro Corporation Aluminum-boron solar cell contacts
US8575474B2 (en) * 2006-03-20 2013-11-05 Heracus Precious Metals North America Conshohocken LLC Solar cell contacts containing aluminum and at least one of boron, titanium, nickel, tin, silver, gallium, zinc, indium and copper
US20110132423A1 (en) * 2006-10-11 2011-06-09 Gamma Solar Photovoltaic solar module comprising bifacial solar cells
EP2191514A4 (en) * 2007-08-31 2016-11-30 Heraeus Precious Metals North America Conshohocken Llc HISTORIZED CONTACT STRUCTURE FOR SOLAR CELLS
ES2422256T3 (es) * 2007-11-09 2013-09-10 Sunpreme Inc Celdas solares de bajo coste y métodos para su producción
DE102008044485A1 (de) * 2008-08-28 2010-04-01 Schott Solar Ag Verfahren und Anordnung zum Herstellen einer Funktionsschicht auf einem Halbleiterbauelement
US8796066B2 (en) 2008-11-07 2014-08-05 Sunpreme, Inc. Low-cost solar cells and methods for fabricating low cost substrates for solar cells
US7951640B2 (en) * 2008-11-07 2011-05-31 Sunpreme, Ltd. Low-cost multi-junction solar cells and methods for their production
TWI415274B (zh) * 2009-09-07 2013-11-11 Ind Tech Res Inst 半透明太陽光電膜
TW201210036A (en) * 2010-08-25 2012-03-01 An Ching New Energy Machinery & Equipment Co Ltd Enhanced intelligent thin film solar cell for temperature-oriented infrared light transmittance function
US8822816B2 (en) * 2012-06-27 2014-09-02 International Business Machines Corporation Niobium thin film stress relieving layer for thin-film solar cells
KR101195927B1 (ko) * 2012-07-06 2012-10-30 한국기계연구원 박막 태양전지 및 그 제조방법
CN113410321B (zh) * 2021-06-21 2022-09-16 吉林师范大学 一种具有梯度空穴收集层的太阳电池的制备方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4571448A (en) * 1981-11-16 1986-02-18 University Of Delaware Thin film photovoltaic solar cell and method of making the same
US4539431A (en) * 1983-06-06 1985-09-03 Sera Solar Corporation Pulse anneal method for solar cell
JP2740284B2 (ja) * 1989-08-09 1998-04-15 三洋電機株式会社 光起電力素子
JPH04133356A (ja) * 1990-09-25 1992-05-07 Semiconductor Energy Lab Co Ltd 光電変換装置
DE69218102T2 (de) * 1991-10-22 1997-10-09 Canon Kk Photovoltaisches Bauelement
JP3242452B2 (ja) * 1992-06-19 2001-12-25 三菱電機株式会社 薄膜太陽電池の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100921701B1 (ko) 2007-10-29 2009-10-15 주식회사 티지솔라 태양전지 제조방법
KR100984618B1 (ko) 2008-12-16 2010-09-30 하이디스 테크놀로지 주식회사 박막 실리콘 태양전지의 제조방법

Also Published As

Publication number Publication date
US5584941A (en) 1996-12-17
EP0675551B1 (en) 2003-06-18
DE69531075D1 (de) 2003-07-24
EP0675551A2 (en) 1995-10-04
DE69531075T2 (de) 2004-01-29
EP0675551A3 (en) 1997-10-08

Similar Documents

Publication Publication Date Title
KR100224553B1 (ko) 솔라 셀 및 이의 제조 방법
US5700333A (en) Thin-film photoelectric conversion device and a method of manufacturing the same
US4468853A (en) Method of manufacturing a solar cell
JP3478618B2 (ja) 光電変換素子及びその製造方法
US5269852A (en) Crystalline solar cell and method for producing the same
JP2721271B2 (ja) 太陽電池の製造方法
US20060213550A1 (en) Thin-film photoelectric conversion device and a method of manufacturing the same
US5155051A (en) Method of manufacturing photovoltaic device
JPH0758354A (ja) 薄膜光電池デバイスの製造方法
US20110143480A1 (en) Microwave anneal of a thin lamina for use in a photovoltaic cell
JP2001094136A (ja) 半導体素子モジュールの製造方法および太陽電池モジュールの製造方法
JP2943126B2 (ja) 太陽電池及びその製造方法
JP2000036609A (ja) 太陽電池の製造方法と薄膜半導体の製造方法、薄膜半導体の分離方法及び半導体形成方法
JP2004273887A (ja) 結晶薄膜半導体装置及び太陽電池素子
US20230335663A1 (en) Back-contact solar cell, and production thereof
JPH07312439A (ja) 太陽電池およびその製造方法
JP2002261305A (ja) 薄膜多結晶シリコン太陽電池及びその製造方法
KR101050878B1 (ko) 실리콘 박막 태양전지 및 그 제조방법
JPH05218464A (ja) 半導体基体と太陽電池の製造方法及びこれらの方法により得られた半導体基体と太陽電池
JP3067821B2 (ja) 太陽電池およびその製造方法
JP2005064014A (ja) 薄膜結晶太陽電池およびその製造方法
JP3069208B2 (ja) 薄膜多結晶Si太陽電池の製造方法
JP2000114558A (ja) 多結晶シリコン膜の形成方法
JP3067459B2 (ja) 薄膜多結晶Si太陽電池の製造方法
JP2833924B2 (ja) 結晶太陽電池およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030708

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee