JP3381443B2 - 基体から半導体層を分離する方法、半導体素子の製造方法およびｓｏｉ基板の製造方法 - Google Patents
基体から半導体層を分離する方法、半導体素子の製造方法およびｓｏｉ基板の製造方法Info
- Publication number
- JP3381443B2 JP3381443B2 JP03765595A JP3765595A JP3381443B2 JP 3381443 B2 JP3381443 B2 JP 3381443B2 JP 03765595 A JP03765595 A JP 03765595A JP 3765595 A JP3765595 A JP 3765595A JP 3381443 B2 JP3381443 B2 JP 3381443B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- layer
- semiconductor layer
- separating
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000758 substrate Substances 0.000 title claims description 198
- 239000004065 semiconductor Substances 0.000 title claims description 154
- 238000004519 manufacturing process Methods 0.000 title claims description 95
- 238000000034 method Methods 0.000 title claims description 66
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 34
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 26
- 230000001681 protective effect Effects 0.000 claims description 21
- 239000004033 plastic Substances 0.000 claims description 19
- 229920003023 plastic Polymers 0.000 claims description 19
- 239000013078 crystal Substances 0.000 claims description 18
- 238000000137 annealing Methods 0.000 claims description 12
- 238000002048 anodisation reaction Methods 0.000 claims description 8
- 230000001590 oxidative effect Effects 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 241000293849 Cordylanthus Species 0.000 claims description 3
- 240000004050 Pentaglottis sempervirens Species 0.000 claims 2
- 235000004522 Pentaglottis sempervirens Nutrition 0.000 claims 2
- 210000003323 beak Anatomy 0.000 claims 1
- 239000004020 conductor Substances 0.000 claims 1
- 238000006748 scratching Methods 0.000 claims 1
- 230000002393 scratching effect Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 251
- 239000010409 thin film Substances 0.000 description 71
- 239000010408 film Substances 0.000 description 46
- 229910021426 porous silicon Inorganic materials 0.000 description 37
- 239000000853 adhesive Substances 0.000 description 22
- 230000001070 adhesive effect Effects 0.000 description 22
- 238000000926 separation method Methods 0.000 description 19
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical group [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 18
- 238000006243 chemical reaction Methods 0.000 description 14
- 230000015572 biosynthetic process Effects 0.000 description 8
- 238000005530 etching Methods 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 239000011521 glass Substances 0.000 description 6
- 239000012535 impurity Substances 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 125000005842 heteroatom Chemical group 0.000 description 5
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- 239000003822 epoxy resin Substances 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 238000007743 anodising Methods 0.000 description 2
- 238000005253 cladding Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000010297 mechanical methods and process Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 239000011148 porous material Substances 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 229920002457 flexible plastic Polymers 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005453 pelletization Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 238000010792 warming Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02441—Group 14 semiconducting materials
- H01L21/0245—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02488—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02513—Microstructure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02658—Pretreatments
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
- H01L31/042—PV modules or arrays of single PV cells
- H01L31/048—Encapsulation of modules
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
- H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
- H01L31/075—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PIN type
- H01L31/077—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PIN type the devices comprising monocrystalline or polycrystalline materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/1892—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof methods involving the use of temporary, removable substrates
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/547—Monocrystalline silicon PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/548—Amorphous silicon PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Description
【０００１】
【産業上の利用分野】この発明は、基体から半導体層を
分離する方法、半導体素子の製造方法およびＳＯＩ基板
の製造方法に関し、例えば、薄膜太陽電池の製造に適用
して好適なものである。
分離する方法、半導体素子の製造方法およびＳＯＩ基板
の製造方法に関し、例えば、薄膜太陽電池の製造に適用
して好適なものである。
【０００２】
【従来の技術】太陽電池が発明されてから約４０年が経
過した。太陽電池は一部実用化されてはいるものの、本
格的に使用されるためには、特に低コスト化が重要であ
る。また、地球環境の温暖化を防ぐという意味において
は、エネルギー回収年数が例えば１年以下になる必要が
ある。したがって、太陽電池の製造に要するエネルギー
を極力低減するため、製造に多くのエネルギーを要する
厚膜太陽電池よりも薄膜太陽電池の方が望ましいことに
なる。
過した。太陽電池は一部実用化されてはいるものの、本
格的に使用されるためには、特に低コスト化が重要であ
る。また、地球環境の温暖化を防ぐという意味において
は、エネルギー回収年数が例えば１年以下になる必要が
ある。したがって、太陽電池の製造に要するエネルギー
を極力低減するため、製造に多くのエネルギーを要する
厚膜太陽電池よりも薄膜太陽電池の方が望ましいことに
なる。
【０００３】一方、薄膜太陽電池はある程度折り曲げる
ことが可能であるため、例えば自動車のボディーの曲面
部やポータブル電気製品の外部の曲面部に搭載して発電
を行うことができる。あるいは、この薄膜太陽電池をソ
ーラー充電器に応用した場合には、薄膜太陽電池を使用
するときは広げ、使用しないときは折り畳むということ
も可能になる。
ことが可能であるため、例えば自動車のボディーの曲面
部やポータブル電気製品の外部の曲面部に搭載して発電
を行うことができる。あるいは、この薄膜太陽電池をソ
ーラー充電器に応用した場合には、薄膜太陽電池を使用
するときは広げ、使用しないときは折り畳むということ
も可能になる。
【０００４】従来、このような薄膜太陽電池として、プ
ラスチック基板上に形成したアモルファスシリコン太陽
電池がある。ところが、このアモルファスシリコン太陽
電池は、光電変換の変換効率が低い上に使用中に変換効
率が低下するという問題がある。このため、アモルファ
スシリコンに比べて変換効率が高い単結晶シリコンまた
は多結晶シリコンを用いた薄膜太陽電池の実現が望まれ
ていた。
ラスチック基板上に形成したアモルファスシリコン太陽
電池がある。ところが、このアモルファスシリコン太陽
電池は、光電変換の変換効率が低い上に使用中に変換効
率が低下するという問題がある。このため、アモルファ
スシリコンに比べて変換効率が高い単結晶シリコンまた
は多結晶シリコンを用いた薄膜太陽電池の実現が望まれ
ていた。
【０００５】
【発明が解決しようとする課題】しかしながら、単結晶
シリコンまたは多結晶シリコンを形成するプロセス温度
はかなり高いため、プラスチック基板やガラス基板上に
形成することは困難であった。
シリコンまたは多結晶シリコンを形成するプロセス温度
はかなり高いため、プラスチック基板やガラス基板上に
形成することは困難であった。
【０００６】この発明は、従来技術が有する上述の問題
を解決するものである。
を解決するものである。
【０００７】すなわち、この発明の目的は、高変換効率
の薄膜太陽電池などの高性能の薄膜素子を低コストで製
造することができる基体から半導体層を分離する方法、
半導体素子の製造方法およびＳＯＩ基板の製造方法を提
供することにある。
の薄膜太陽電池などの高性能の薄膜素子を低コストで製
造することができる基体から半導体層を分離する方法、
半導体素子の製造方法およびＳＯＩ基板の製造方法を提
供することにある。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に、この発明による基体から半導体層を分離する方法
は、基体内に多孔質層を形成する工程と、前記多孔質層
を形成した後に前記基体をＨ2 アニールする工程と、前
記Ｈ2 アニールした後に前記基体表面上に半導体層を形
成する工程と、前記多孔質層の内部および／または前記
多孔質層と前記半導体層および前記基体との界面で機械
的に破断を起こさせることにより前記基体から前記半導
体層を分離する工程とを有することを特徴とするもので
ある。この発明による半導体素子の製造方法は、基体内
に多孔質層を形成する工程と、前記多孔質層を形成した
後に前記基体をＨ2 アニールする工程と、前記Ｈ2 アニ
ールした後に前記基体表面上に半導体素子を構成する半
導体層を形成する工程と、前記多孔質層の内部および／
または前記多孔質層と前記半導体層および前記基体との
界面で機械的に破断を起こさせることにより前記基体か
ら前記半導体層を分離する工程とを有することを特徴と
するものである。この発明によるＳＯＩ基板の製造方法
は、基体内に多孔質層を形成する工程と、前記多孔質層
を形成した後に前記基体をＨ2 アニールする工程と、前
記Ｈ2 アニールした後に前記基体表面上に半導体層を形
成する工程と、前記多孔質層の内部および／または前記
多孔質層と前記半導体層および前記基体との界面で機械
的に破断を起こさせることにより前記基体から前記半導
体層を分離する工程とを有することを特徴とするもので
ある。更なるこの発明による基体から半導体層を分離す
る方法は、基体内に多孔質層を形成する工程と、前記基
体表面上に半導体層を形成する工程と、前記基体を熱酸
化することにより前記基体側面にバーズビークを形成す
る工程と、前記多孔質層の内部および／または前記多孔
質層と前記半導体層および前記基体との界面で機械的に
破断を起こさせることにより前記基体から前記半導体層
を分離する工程とを有することを特徴とするものであ
る。
に、この発明による基体から半導体層を分離する方法
は、基体内に多孔質層を形成する工程と、前記多孔質層
を形成した後に前記基体をＨ2 アニールする工程と、前
記Ｈ2 アニールした後に前記基体表面上に半導体層を形
成する工程と、前記多孔質層の内部および／または前記
多孔質層と前記半導体層および前記基体との界面で機械
的に破断を起こさせることにより前記基体から前記半導
体層を分離する工程とを有することを特徴とするもので
ある。この発明による半導体素子の製造方法は、基体内
に多孔質層を形成する工程と、前記多孔質層を形成した
後に前記基体をＨ2 アニールする工程と、前記Ｈ2 アニ
ールした後に前記基体表面上に半導体素子を構成する半
導体層を形成する工程と、前記多孔質層の内部および／
または前記多孔質層と前記半導体層および前記基体との
界面で機械的に破断を起こさせることにより前記基体か
ら前記半導体層を分離する工程とを有することを特徴と
するものである。この発明によるＳＯＩ基板の製造方法
は、基体内に多孔質層を形成する工程と、前記多孔質層
を形成した後に前記基体をＨ2 アニールする工程と、前
記Ｈ2 アニールした後に前記基体表面上に半導体層を形
成する工程と、前記多孔質層の内部および／または前記
多孔質層と前記半導体層および前記基体との界面で機械
的に破断を起こさせることにより前記基体から前記半導
体層を分離する工程とを有することを特徴とするもので
ある。更なるこの発明による基体から半導体層を分離す
る方法は、基体内に多孔質層を形成する工程と、前記基
体表面上に半導体層を形成する工程と、前記基体を熱酸
化することにより前記基体側面にバーズビークを形成す
る工程と、前記多孔質層の内部および／または前記多孔
質層と前記半導体層および前記基体との界面で機械的に
破断を起こさせることにより前記基体から前記半導体層
を分離する工程とを有することを特徴とするものであ
る。
【０００９】この発明において、典型的には、分離層の
機械的強度は基体および素子形成層の機械的強度よりも
弱い。
機械的強度は基体および素子形成層の機械的強度よりも
弱い。
【００１０】この発明において、分離層は、例えば多孔
質、多結晶または非晶質である。
質、多結晶または非晶質である。
【００１１】この発明において、典型的には、分離層は
半導体からなる。この半導体は、元素半導体であって
も、化合物半導体であってもよい。前者の一例はシリコ
ン（Ｓｉ）であり、後者の一例はヒ化ガリウム（ＧａＡ
ｓ）である。
半導体からなる。この半導体は、元素半導体であって
も、化合物半導体であってもよい。前者の一例はシリコ
ン（Ｓｉ）であり、後者の一例はヒ化ガリウム（ＧａＡ
ｓ）である。
【００１２】この発明において、好適には、基体は単結
晶であるが、多結晶でもよい。
晶であるが、多結晶でもよい。
【００１３】この発明において、好適には、基体は単結
晶シリコンからなるが、例えばキャスト多結晶シリコン
からなるものでもよい。
晶シリコンからなるが、例えばキャスト多結晶シリコン
からなるものでもよい。
【００１４】この発明において、典型的には、素子形成
層は半導体からなる。この場合、素子は半導体素子であ
る。
層は半導体からなる。この場合、素子は半導体素子であ
る。
【００１５】この発明の好適な一実施形態においては、
素子形成層は単結晶シリコンからなる。
素子形成層は単結晶シリコンからなる。
【００１６】この発明においては、典型的には、基体と
素子形成層とを互いに反対方向に引っ張ることにより分
離層の内部および／または分離層と素子形成層および基
体との界面で機械的に破断を起こさせる。より実際的に
は、基体の分離層と反対側の主面を第１の治具に接着す
るとともに、素子形成層の分離層と反対側の主面を第２
の治具に接着し、第１の治具および第２の治具を互いに
反対方向に引っ張ることにより分離層の内部および／ま
たは分離層と素子形成層および基体との界面で機械的に
破断を起こさせる。
素子形成層とを互いに反対方向に引っ張ることにより分
離層の内部および／または分離層と素子形成層および基
体との界面で機械的に破断を起こさせる。より実際的に
は、基体の分離層と反対側の主面を第１の治具に接着す
るとともに、素子形成層の分離層と反対側の主面を第２
の治具に接着し、第１の治具および第２の治具を互いに
反対方向に引っ張ることにより分離層の内部および／ま
たは分離層と素子形成層および基体との界面で機械的に
破断を起こさせる。
【００１７】この発明の典型的な一実施形態において
は、単結晶シリコンからなる基体を陽極化成することに
より多孔質シリコンからなる分離層を形成し、分離層上
に単結晶シリコンからなる素子形成層を形成する。
は、単結晶シリコンからなる基体を陽極化成することに
より多孔質シリコンからなる分離層を形成し、分離層上
に単結晶シリコンからなる素子形成層を形成する。
【００１８】この発明においては、典型的には、分離層
の機械的な破断を行った後に基体上に残された分離層は
研磨および／またはエッチングにより除去し、素子形成
層の裏面に残された分離層も同様に研磨および／または
エッチングにより除去する。このようにして分離された
基体は再び使用される。ここで、例えば、陽極化成など
のような基体の厚さが減少するプロセスを用いて分離層
を形成する場合には、その厚さの減少を補うために、基
体上にこの基体と同一の物質を成長させて元の厚さに復
元するようにすればよい。
の機械的な破断を行った後に基体上に残された分離層は
研磨および／またはエッチングにより除去し、素子形成
層の裏面に残された分離層も同様に研磨および／または
エッチングにより除去する。このようにして分離された
基体は再び使用される。ここで、例えば、陽極化成など
のような基体の厚さが減少するプロセスを用いて分離層
を形成する場合には、その厚さの減少を補うために、基
体上にこの基体と同一の物質を成長させて元の厚さに復
元するようにすればよい。
【００１９】この発明において、素子形成層は各種の素
子に用いられるものであってよく、その一例を挙げる
と、薄膜太陽電池における太陽電池層である。
子に用いられるものであってよく、その一例を挙げる
と、薄膜太陽電池における太陽電池層である。
【００２０】
【作用】上述のように構成されたこの発明によれば、分
離層の内部および／または分離層と素子形成層および基
体との界面で機械的に破断を起こさせることにより基体
から素子形成層を分離するようにしているので、この素
子形成層を薄膜に形成しておくことにより、この薄膜の
素子形成層を用いて薄膜素子、例えば薄膜太陽電池を製
造することができる。この場合、素子形成層が薄膜であ
ることや、素子形成層を分離するために基体の研磨やエ
ッチングなどを行わないので基体を繰り返し使用するこ
とができることなどにより、薄膜素子、例えば薄膜太陽
電池を低コストで製造することができる。さらに、素子
形成層を単結晶または多結晶に形成することにより、高
性能の薄膜素子、特に薄膜太陽電池にあっては高変換効
率のものを得ることができる。また、この薄膜素子、例
えば薄膜太陽電池はある程度折り曲げることが可能であ
るので、フレキシブルな薄膜素子、例えばフレキシブル
な薄膜太陽電池を得ることができる。
離層の内部および／または分離層と素子形成層および基
体との界面で機械的に破断を起こさせることにより基体
から素子形成層を分離するようにしているので、この素
子形成層を薄膜に形成しておくことにより、この薄膜の
素子形成層を用いて薄膜素子、例えば薄膜太陽電池を製
造することができる。この場合、素子形成層が薄膜であ
ることや、素子形成層を分離するために基体の研磨やエ
ッチングなどを行わないので基体を繰り返し使用するこ
とができることなどにより、薄膜素子、例えば薄膜太陽
電池を低コストで製造することができる。さらに、素子
形成層を単結晶または多結晶に形成することにより、高
性能の薄膜素子、特に薄膜太陽電池にあっては高変換効
率のものを得ることができる。また、この薄膜素子、例
えば薄膜太陽電池はある程度折り曲げることが可能であ
るので、フレキシブルな薄膜素子、例えばフレキシブル
な薄膜太陽電池を得ることができる。
【００２１】
【実施例】以下、この発明の実施例について図面を参照
しながら説明する。なお、実施例の全図において、同一
または対応する部分には同一の符号を付す。
しながら説明する。なお、実施例の全図において、同一
または対応する部分には同一の符号を付す。
【００２２】図１〜図１０はこの発明の第１実施例によ
る薄膜太陽電池の製造方法を工程順に示す断面図であ
る。
る薄膜太陽電池の製造方法を工程順に示す断面図であ
る。
【００２３】この第１実施例による薄膜太陽電池の製造
方法においては、まず、図１に示すように、単結晶Ｓｉ
基板１を陽極化成（陽極酸化）することにより多孔質Ｓ
ｉ層２を形成する。この陽極化成法による多孔質Ｓｉ層
２の形成方法はよく知られており（例えば、応用物理第
５７巻、第１１号、第１７１０頁（１９８８））、例え
ば、電流密度を３０ｍＡとし、陽極化成溶液としてＨ
Ｆ：Ｈ2 Ｏ：Ｃ2 Ｈ5 ＯＨ＝１：１：１を用いた場合、
得られる多孔質Ｓｉ層２の厚さは５〜５０μｍ、多孔度
（porosity）は１０〜５０％である。この多孔質Ｓｉ層
２の厚さは、単結晶Ｓｉ基板１を繰り返し使用する観点
からは、この単結晶Ｓｉ基板１の厚さの減少を少なく
し、使用可能回数を多くするために、可能な限り薄くす
ることが望ましく、好適には５〜１５μｍ、例えば約１
０μｍに選ばれる。また、単結晶Ｓｉ基板１は、陽極化
成によりその上に多孔質Ｓｉ層２を形成する観点からは
ｐ型であることが望ましいが、ｎ型であっても、条件設
定によっては多孔質Ｓｉ層２を形成することが可能であ
る。
方法においては、まず、図１に示すように、単結晶Ｓｉ
基板１を陽極化成（陽極酸化）することにより多孔質Ｓ
ｉ層２を形成する。この陽極化成法による多孔質Ｓｉ層
２の形成方法はよく知られており（例えば、応用物理第
５７巻、第１１号、第１７１０頁（１９８８））、例え
ば、電流密度を３０ｍＡとし、陽極化成溶液としてＨ
Ｆ：Ｈ2 Ｏ：Ｃ2 Ｈ5 ＯＨ＝１：１：１を用いた場合、
得られる多孔質Ｓｉ層２の厚さは５〜５０μｍ、多孔度
（porosity）は１０〜５０％である。この多孔質Ｓｉ層
２の厚さは、単結晶Ｓｉ基板１を繰り返し使用する観点
からは、この単結晶Ｓｉ基板１の厚さの減少を少なく
し、使用可能回数を多くするために、可能な限り薄くす
ることが望ましく、好適には５〜１５μｍ、例えば約１
０μｍに選ばれる。また、単結晶Ｓｉ基板１は、陽極化
成によりその上に多孔質Ｓｉ層２を形成する観点からは
ｐ型であることが望ましいが、ｎ型であっても、条件設
定によっては多孔質Ｓｉ層２を形成することが可能であ
る。
【００２４】次に、図２に示すように、多孔質Ｓｉ層２
上に例えばＣＶＤ法により例えば７００〜１１００℃の
温度でｐ+ 型Ｓｉ層３、ｐ型Ｓｉ層４およびｎ+ 型Ｓｉ
層５を順次エピタキシャル成長させた後、ｎ+ 型Ｓｉ層
５上に例えばＣＶＤ法により例えば単層のＳｉＯ2 膜や
ＳｉＮ膜あるいはそれらの積層膜からなる保護膜６を形
成する。ここで、ｐ+ 型Ｓｉ層３、ｐ型Ｓｉ層４および
ｎ+ 型Ｓｉ層５は太陽電池層を構成し、それらの合計の
厚さは典型的には１〜５０μｍ、例えば５μｍである。
また、この場合、太陽電池層を構成するこれらのｐ+ 型
Ｓｉ層３、ｐ型Ｓｉ層４およびｎ+ 型Ｓｉ層５の結晶性
を良好にするため、それらのエピタキシャル成長前に、
多孔質Ｓｉ層２を例えば４００〜６００℃の温度で短時
間酸化することによりその内部の孔の内壁に薄い酸化膜
を形成してその強度を高めるとともに、例えば真空中に
おいて例えば９５０〜１０００℃の温度でＨ2 アニール
することにより多孔質Ｓｉ層２の表面の孔を極力埋めて
おき、エピタキシャル成長が良好に行われるようにする
のが好ましい。このようにすることにより、単結晶のｐ
+ 型Ｓｉ層３、ｐ型Ｓｉ層４およびｎ+ 型Ｓｉ層５を得
ることができる（例えば、日経マイクロデバイス、１９
９４年７月号、第７６頁）。
上に例えばＣＶＤ法により例えば７００〜１１００℃の
温度でｐ+ 型Ｓｉ層３、ｐ型Ｓｉ層４およびｎ+ 型Ｓｉ
層５を順次エピタキシャル成長させた後、ｎ+ 型Ｓｉ層
５上に例えばＣＶＤ法により例えば単層のＳｉＯ2 膜や
ＳｉＮ膜あるいはそれらの積層膜からなる保護膜６を形
成する。ここで、ｐ+ 型Ｓｉ層３、ｐ型Ｓｉ層４および
ｎ+ 型Ｓｉ層５は太陽電池層を構成し、それらの合計の
厚さは典型的には１〜５０μｍ、例えば５μｍである。
また、この場合、太陽電池層を構成するこれらのｐ+ 型
Ｓｉ層３、ｐ型Ｓｉ層４およびｎ+ 型Ｓｉ層５の結晶性
を良好にするため、それらのエピタキシャル成長前に、
多孔質Ｓｉ層２を例えば４００〜６００℃の温度で短時
間酸化することによりその内部の孔の内壁に薄い酸化膜
を形成してその強度を高めるとともに、例えば真空中に
おいて例えば９５０〜１０００℃の温度でＨ2 アニール
することにより多孔質Ｓｉ層２の表面の孔を極力埋めて
おき、エピタキシャル成長が良好に行われるようにする
のが好ましい。このようにすることにより、単結晶のｐ
+ 型Ｓｉ層３、ｐ型Ｓｉ層４およびｎ+ 型Ｓｉ層５を得
ることができる（例えば、日経マイクロデバイス、１９
９４年７月号、第７６頁）。
【００２５】次に、図３に示すように、上述のように多
孔質Ｓｉ層２、ｐ+ 型Ｓｉ層３、ｐ型Ｓｉ層４、ｎ+ 型
Ｓｉ層５および保護膜６が形成された単結晶Ｓｉ基板１
の全体を熱酸化することにより、その表面全体に例えば
膜厚が５０〜５００ｎｍのＳｉＯ2 膜からなる酸化膜７
を形成する。この熱酸化時には、多孔質Ｓｉ層２の酸化
速度が単結晶Ｓｉ基板１の酸化速度よりも速く、また、
多孔質Ｓｉ層２の体積が膨張するため、エッジ部におけ
る多孔質Ｓｉ層２とｐ+ 型Ｓｉ層３との界面に酸化膜７
がバーズビーク状に形成され、エッジ部におけるｐ+ 型
Ｓｉ層３、ｐ型Ｓｉ層４、ｎ+ 型Ｓｉ層５および保護膜
６の全体が持ち上がった構造となる。
孔質Ｓｉ層２、ｐ+ 型Ｓｉ層３、ｐ型Ｓｉ層４、ｎ+ 型
Ｓｉ層５および保護膜６が形成された単結晶Ｓｉ基板１
の全体を熱酸化することにより、その表面全体に例えば
膜厚が５０〜５００ｎｍのＳｉＯ2 膜からなる酸化膜７
を形成する。この熱酸化時には、多孔質Ｓｉ層２の酸化
速度が単結晶Ｓｉ基板１の酸化速度よりも速く、また、
多孔質Ｓｉ層２の体積が膨張するため、エッジ部におけ
る多孔質Ｓｉ層２とｐ+ 型Ｓｉ層３との界面に酸化膜７
がバーズビーク状に形成され、エッジ部におけるｐ+ 型
Ｓｉ層３、ｐ型Ｓｉ層４、ｎ+ 型Ｓｉ層５および保護膜
６の全体が持ち上がった構造となる。
【００２６】次に、酸化膜７をエッチング除去する。こ
れによって、図４に示すように、エッジ部における多孔
質Ｓｉ層２とｐ+ 型Ｓｉ層３との間に楔状の間隙８が形
成される。この楔状の間隙８は、後の工程で多孔質Ｓｉ
層２の引っ張りによる破断を容易に行うことができるよ
うにするためのものである。
れによって、図４に示すように、エッジ部における多孔
質Ｓｉ層２とｐ+ 型Ｓｉ層３との間に楔状の間隙８が形
成される。この楔状の間隙８は、後の工程で多孔質Ｓｉ
層２の引っ張りによる破断を容易に行うことができるよ
うにするためのものである。
【００２７】次に、図５に示すように、単結晶Ｓｉ基板
１の裏面を接着剤９により治具１０に接着するととも
に、保護膜６の表面に接着剤１１によりもう一つの治具
１２を接着する。これらの治具１０、１２は、後の工程
で行われる引っ張りに耐えられるだけの十分な強度を有
するものが用いられ、例えば金属や石英などからなるも
のが用いられる。また、接着剤９、１１は、後の工程で
行われる引っ張りに耐えられるだけの十分な接着強度を
有するものが用いられ、例えば瞬間接着剤などが用いら
れる。さらに、この場合、後の工程で多孔質Ｓｉ層２の
引っ張りによる破断をより容易に行うことができるよう
にするため、多孔質Ｓｉ層２のエッジ部の側壁にあらか
じめ傷１３を付けておく。この傷１３は、機械的な方法
で付けることができるほか、レーザービームの照射など
によって付けることもできる。
１の裏面を接着剤９により治具１０に接着するととも
に、保護膜６の表面に接着剤１１によりもう一つの治具
１２を接着する。これらの治具１０、１２は、後の工程
で行われる引っ張りに耐えられるだけの十分な強度を有
するものが用いられ、例えば金属や石英などからなるも
のが用いられる。また、接着剤９、１１は、後の工程で
行われる引っ張りに耐えられるだけの十分な接着強度を
有するものが用いられ、例えば瞬間接着剤などが用いら
れる。さらに、この場合、後の工程で多孔質Ｓｉ層２の
引っ張りによる破断をより容易に行うことができるよう
にするため、多孔質Ｓｉ層２のエッジ部の側壁にあらか
じめ傷１３を付けておく。この傷１３は、機械的な方法
で付けることができるほか、レーザービームの照射など
によって付けることもできる。
【００２８】次に、図５に示すように、治具１０、１２
に十分に大きな外力Ｐを加えて引っ張る。このとき、こ
の外力Ｐは、単結晶Ｓｉ基板１の中心から多孔質Ｓｉ層
２の傷１３が付いているエッジ部側にずれた位置に加
え、多孔質Ｓｉ層２のエッジ部に応力集中が起きるよう
にする。この結果、多孔質Ｓｉ層２はそれ自身機械的強
度が低いことに加えて、多孔質Ｓｉ層２のエッジ部の側
壁にあらかじめ傷１３が付いていることやエッジ部にお
ける多孔質Ｓｉ層２とｐ+ 型Ｓｉ層３との間に楔状の間
隙８が形成されていることによりこれらの場所で応力集
中が極めて顕著に起き、図６に示すように、多孔質Ｓｉ
層２の内部や多孔質Ｓｉ層２とｐ+ 型Ｓｉ層３との界面
で破断が起きる。これによって、単結晶Ｓｉ基板１と、
ｐ+ 型Ｓｉ層３、ｐ型Ｓｉ層４、ｎ+ 型Ｓｉ層５および
保護膜６とが互いに分離される。
に十分に大きな外力Ｐを加えて引っ張る。このとき、こ
の外力Ｐは、単結晶Ｓｉ基板１の中心から多孔質Ｓｉ層
２の傷１３が付いているエッジ部側にずれた位置に加
え、多孔質Ｓｉ層２のエッジ部に応力集中が起きるよう
にする。この結果、多孔質Ｓｉ層２はそれ自身機械的強
度が低いことに加えて、多孔質Ｓｉ層２のエッジ部の側
壁にあらかじめ傷１３が付いていることやエッジ部にお
ける多孔質Ｓｉ層２とｐ+ 型Ｓｉ層３との間に楔状の間
隙８が形成されていることによりこれらの場所で応力集
中が極めて顕著に起き、図６に示すように、多孔質Ｓｉ
層２の内部や多孔質Ｓｉ層２とｐ+ 型Ｓｉ層３との界面
で破断が起きる。これによって、単結晶Ｓｉ基板１と、
ｐ+ 型Ｓｉ層３、ｐ型Ｓｉ層４、ｎ+ 型Ｓｉ層５および
保護膜６とが互いに分離される。
【００２９】次に、図７に示すように、上述の破断後に
単結晶Ｓｉ基板１の表面およびｐ+型Ｓｉ層３の表面に
それぞれ残された多孔質Ｓｉ層２を例えばＨＦ／Ｈ2 Ｏ
2 のようなエッチング液を用いてエッチング除去する。
単結晶Ｓｉ基板１は、接着剤９を除去し、治具１０を取
り外した後、その表面を研磨して再び薄膜太陽電池製造
用の基板として用いられる。ここで、例えば、多孔質Ｓ
ｉ層２の厚さを１０μｍ、単結晶Ｓｉ基板１を再使用す
るための研磨により除去される厚さが３μｍ程度である
とすると、薄膜太陽電池の製造の１サイクルで減少する
単結晶Ｓｉ基板１の厚さは１３μｍである。したがっ
て、単結晶Ｓｉ基板１を１０回使用しても、単結晶Ｓｉ
基板１の厚さの減少は１３０μｍに過ぎないため、通常
は単結晶Ｓｉ基板１を少なくとも１０回は使用すること
が可能である。
単結晶Ｓｉ基板１の表面およびｐ+型Ｓｉ層３の表面に
それぞれ残された多孔質Ｓｉ層２を例えばＨＦ／Ｈ2 Ｏ
2 のようなエッチング液を用いてエッチング除去する。
単結晶Ｓｉ基板１は、接着剤９を除去し、治具１０を取
り外した後、その表面を研磨して再び薄膜太陽電池製造
用の基板として用いられる。ここで、例えば、多孔質Ｓ
ｉ層２の厚さを１０μｍ、単結晶Ｓｉ基板１を再使用す
るための研磨により除去される厚さが３μｍ程度である
とすると、薄膜太陽電池の製造の１サイクルで減少する
単結晶Ｓｉ基板１の厚さは１３μｍである。したがっ
て、単結晶Ｓｉ基板１を１０回使用しても、単結晶Ｓｉ
基板１の厚さの減少は１３０μｍに過ぎないため、通常
は単結晶Ｓｉ基板１を少なくとも１０回は使用すること
が可能である。
【００３０】次に、図８に示すように、ｐ+ 型Ｓｉ層３
の露出した表面を例えばガラス基板１４の表面に接着剤
１５により接着する。この接着剤１５としては例えばエ
ポキシ樹脂系のものが用いられる。
の露出した表面を例えばガラス基板１４の表面に接着剤
１５により接着する。この接着剤１５としては例えばエ
ポキシ樹脂系のものが用いられる。
【００３１】次に、接着剤１１を除去して保護膜６から
治具１２を取り外した後、図９に示すように、保護膜６
の所定部分をエッチング除去して開口６ａを形成し、こ
の開口６ａを通じてｎ+ 型Ｓｉ層５上に受光面電極１６
を形成する。この受光面電極１６は、例えば印刷法によ
り形成する。この後、この受光面電極１６に対応する部
分にこの受光面電極１６と同一形状の金属層１６があら
かじめ形成されたプラスチック基板１８を用意し、これ
らの受光面電極１６および金属層１７同士を接続する。
このとき、保護膜６とプラスチック基板１８との間には
隙間が形成されるので、この隙間に例えばエポキシ樹脂
系の透明な接着剤１９を充填して保護膜６とプラスチッ
ク基板１８とを接着する。
治具１２を取り外した後、図９に示すように、保護膜６
の所定部分をエッチング除去して開口６ａを形成し、こ
の開口６ａを通じてｎ+ 型Ｓｉ層５上に受光面電極１６
を形成する。この受光面電極１６は、例えば印刷法によ
り形成する。この後、この受光面電極１６に対応する部
分にこの受光面電極１６と同一形状の金属層１６があら
かじめ形成されたプラスチック基板１８を用意し、これ
らの受光面電極１６および金属層１７同士を接続する。
このとき、保護膜６とプラスチック基板１８との間には
隙間が形成されるので、この隙間に例えばエポキシ樹脂
系の透明な接着剤１９を充填して保護膜６とプラスチッ
ク基板１８とを接着する。
【００３２】次に、接着剤１５を除去してｐ+ 型Ｓｉ層
３からガラス基板１４を取り外した後、図１０に示すよ
うに、例えば印刷法によりｐ+ 型Ｓｉ層３上に裏面電極
２０を形成し、この裏面電極２０に接着剤２１によりプ
ラスチック基板２２を接着する。ここで、この裏面電極
２０は、薄膜太陽電池に対する入射光の反射板ともな
り、高変換効率化に寄与する。
３からガラス基板１４を取り外した後、図１０に示すよ
うに、例えば印刷法によりｐ+ 型Ｓｉ層３上に裏面電極
２０を形成し、この裏面電極２０に接着剤２１によりプ
ラスチック基板２２を接着する。ここで、この裏面電極
２０は、薄膜太陽電池に対する入射光の反射板ともな
り、高変換効率化に寄与する。
【００３３】以上により、太陽電池層を構成するｐ+ 型
Ｓｉ層３、ｐ型Ｓｉ層４およびｎ+型Ｓｉ層５と保護膜
６とが二枚のプラスチック基板１８、２２間にはさまれ
た構造の目的とする薄膜太陽電池が完成する。
Ｓｉ層３、ｐ型Ｓｉ層４およびｎ+型Ｓｉ層５と保護膜
６とが二枚のプラスチック基板１８、２２間にはさまれ
た構造の目的とする薄膜太陽電池が完成する。
【００３４】以上のように、この第１実施例によれば、
単結晶Ｓｉ基板１上に多孔質Ｓｉ層２を介して太陽電池
層を構成する単結晶のｐ+ 型Ｓｉ層３、ｐ型Ｓｉ層４お
よびｎ+ 型Ｓｉ層５を順次エピタキシャル成長させた
後、多孔質Ｓｉ層２を引っ張りにより機械的に破断して
この太陽電池層を単結晶Ｓｉ基板１から分離し、この太
陽電池層を二枚のプラスチック基板１８、２２間にはさ
むことにより薄膜太陽電池を製造している。この場合、
太陽電池層が単結晶であることにより、この薄膜太陽電
池は高変換効率であり、信頼性にも優れている。また、
単結晶Ｓｉ基板１を繰り返し使用することができるこ
と、単結晶Ｓｉ基板１からの太陽電池層の分離に機械的
な方法を用いていること、安価なプラスチック基板１
８、２２を用いていることなどにより、この薄膜太陽電
池は低コストで製造することができる。また、この薄膜
太陽電池は、太陽電池層が薄くてそれ自身ある程度曲げ
ることができることやフレキシブルなプラスチック基板
１８、２２を用いていることなどにより、全体としてあ
る程度折り曲げ可能であることから、例えば自動車のボ
ディーの曲面部やポータブル電気製品の外部の曲面部に
搭載することができ、応用範囲が広い。
単結晶Ｓｉ基板１上に多孔質Ｓｉ層２を介して太陽電池
層を構成する単結晶のｐ+ 型Ｓｉ層３、ｐ型Ｓｉ層４お
よびｎ+ 型Ｓｉ層５を順次エピタキシャル成長させた
後、多孔質Ｓｉ層２を引っ張りにより機械的に破断して
この太陽電池層を単結晶Ｓｉ基板１から分離し、この太
陽電池層を二枚のプラスチック基板１８、２２間にはさ
むことにより薄膜太陽電池を製造している。この場合、
太陽電池層が単結晶であることにより、この薄膜太陽電
池は高変換効率であり、信頼性にも優れている。また、
単結晶Ｓｉ基板１を繰り返し使用することができるこ
と、単結晶Ｓｉ基板１からの太陽電池層の分離に機械的
な方法を用いていること、安価なプラスチック基板１
８、２２を用いていることなどにより、この薄膜太陽電
池は低コストで製造することができる。また、この薄膜
太陽電池は、太陽電池層が薄くてそれ自身ある程度曲げ
ることができることやフレキシブルなプラスチック基板
１８、２２を用いていることなどにより、全体としてあ
る程度折り曲げ可能であることから、例えば自動車のボ
ディーの曲面部やポータブル電気製品の外部の曲面部に
搭載することができ、応用範囲が広い。
【００３５】すなわち、この第１実施例によれば、高変
換効率かつ高信頼性のフレキシブルな薄膜太陽電池を低
コストで製造することができる。
換効率かつ高信頼性のフレキシブルな薄膜太陽電池を低
コストで製造することができる。
【００３６】次に、この発明の第２実施例について説明
する。
する。
【００３７】上述の第１実施例による薄膜太陽電池の製
造方法においては、多孔質Ｓｉ層２の破断により単結晶
Ｓｉ基板１とｐ+ 型Ｓｉ層３、ｐ型Ｓｉ層４、ｎ+ 型Ｓ
ｉ層５および絶縁膜６とを分離する際に治具１０、１２
に図５に示すように外力Ｐを加えたのに対して、この第
２実施例による薄膜太陽電池の製造方法においては、図
１１に示すように治具１０、１２に外力Ｐを加えること
により多孔質Ｓｉ層２の破断を行い、単結晶Ｓｉ基板１
とｐ+ 型Ｓｉ層３、ｐ型Ｓｉ層４、ｎ+ 型Ｓｉ層５およ
び絶縁膜６とを分離する。この第２実施例による薄膜太
陽電池の製造方法のその他のことは、第１実施例による
薄膜太陽電池の製造方法と同様であるので、説明を省略
する。
造方法においては、多孔質Ｓｉ層２の破断により単結晶
Ｓｉ基板１とｐ+ 型Ｓｉ層３、ｐ型Ｓｉ層４、ｎ+ 型Ｓ
ｉ層５および絶縁膜６とを分離する際に治具１０、１２
に図５に示すように外力Ｐを加えたのに対して、この第
２実施例による薄膜太陽電池の製造方法においては、図
１１に示すように治具１０、１２に外力Ｐを加えること
により多孔質Ｓｉ層２の破断を行い、単結晶Ｓｉ基板１
とｐ+ 型Ｓｉ層３、ｐ型Ｓｉ層４、ｎ+ 型Ｓｉ層５およ
び絶縁膜６とを分離する。この第２実施例による薄膜太
陽電池の製造方法のその他のことは、第１実施例による
薄膜太陽電池の製造方法と同様であるので、説明を省略
する。
【００３８】この第２実施例によっても、第１実施例と
同様に、高変換効率かつ高信頼性のフレキシブルな薄膜
太陽電池を低コストで製造することができる。
同様に、高変換効率かつ高信頼性のフレキシブルな薄膜
太陽電池を低コストで製造することができる。
【００３９】次に、この発明の第３実施例について説明
する。
する。
【００４０】上述の第１実施例による薄膜太陽電池の製
造方法においては、図１０に示すように、ｐ+ 型Ｓｉ層
３の全面が裏面電極２０と接触しているため、このｐ+
型Ｓｉ層３と裏面電極２０との界面において光入射によ
り発生した電子−正孔対の再結合が起きやすく、それが
変換効率を低下させるおそれがある。そこで、この第３
実施例による薄膜太陽電池の製造方法においては、図１
２に示すように、ｐ+型Ｓｉ層３上に単層のＳｉＯ2 膜
やＳｉＮ膜あるいはそれらの積層膜からなる保護膜２３
を形成し、この絶縁膜２３に開口２３ａを形成し、この
開口２３ａを通じて例えば印刷法により裏面電極２４を
形成し、この裏面電極２４をプラスチック基板２２上に
あらかじめ形成された金属層２５と接続する。このと
き、保護膜２３と金属層２５との間には隙間が形成され
るので、この隙間に例えばエポキシ樹脂系の透明な接着
剤２６を充填して保護膜２３と金属層２５とを接着す
る。この第３実施例による薄膜太陽電池の製造方法のそ
の他のことは、第１実施例による薄膜太陽電池の製造方
法と同様であるので、説明を省略する。
造方法においては、図１０に示すように、ｐ+ 型Ｓｉ層
３の全面が裏面電極２０と接触しているため、このｐ+
型Ｓｉ層３と裏面電極２０との界面において光入射によ
り発生した電子−正孔対の再結合が起きやすく、それが
変換効率を低下させるおそれがある。そこで、この第３
実施例による薄膜太陽電池の製造方法においては、図１
２に示すように、ｐ+型Ｓｉ層３上に単層のＳｉＯ2 膜
やＳｉＮ膜あるいはそれらの積層膜からなる保護膜２３
を形成し、この絶縁膜２３に開口２３ａを形成し、この
開口２３ａを通じて例えば印刷法により裏面電極２４を
形成し、この裏面電極２４をプラスチック基板２２上に
あらかじめ形成された金属層２５と接続する。このと
き、保護膜２３と金属層２５との間には隙間が形成され
るので、この隙間に例えばエポキシ樹脂系の透明な接着
剤２６を充填して保護膜２３と金属層２５とを接着す
る。この第３実施例による薄膜太陽電池の製造方法のそ
の他のことは、第１実施例による薄膜太陽電池の製造方
法と同様であるので、説明を省略する。
【００４１】この第３実施例によれば、ｐ+ 型Ｓｉ層３
と裏面電極２４との界面における電子−正孔対の再結合
を大幅に減少させることができることにより、薄膜太陽
電池の変換効率を第１実施例に比べてより高くすること
ができるほか、第１実施例と同様な利点がある。
と裏面電極２４との界面における電子−正孔対の再結合
を大幅に減少させることができることにより、薄膜太陽
電池の変換効率を第１実施例に比べてより高くすること
ができるほか、第１実施例と同様な利点がある。
【００４２】次に、この発明の第４実施例について説明
する。
する。
【００４３】上述の第１実施例による薄膜太陽電池の製
造方法においては、図８に示す工程において一旦太陽電
池層の裏面をガラス基板１４に接着し、その後このガラ
ス基板１４を取り外してから、図１０に示す工程におい
てこの太陽電池層をプラスチック基板２２に接着するよ
うにしているが、この第４実施例による薄膜太陽電池の
製造方法においては、太陽電池層をガラス基板１４に接
着せず、ｐ+ 型Ｓｉ層３に印刷法により直接裏面電極２
０を形成し、この裏面電極２０を接着剤２１によりプラ
スチック基板２２に接着する。この後、接着剤１１を除
去して治具１２を取り外し、保護膜６に開口６ａを形成
するとともに、受光面電極１６を形成し、この受光面電
極１６とプラスチック基板１８上の金属層１７とを接続
し、さらに保護膜６とプラスチック基板１８との間の隙
間に接着剤１９を充填して接着する。この第４実施例に
よる薄膜太陽電池の製造方法のその他のことは、第１実
施例による薄膜太陽電池の製造方法と同様であるので、
説明を省略する。
造方法においては、図８に示す工程において一旦太陽電
池層の裏面をガラス基板１４に接着し、その後このガラ
ス基板１４を取り外してから、図１０に示す工程におい
てこの太陽電池層をプラスチック基板２２に接着するよ
うにしているが、この第４実施例による薄膜太陽電池の
製造方法においては、太陽電池層をガラス基板１４に接
着せず、ｐ+ 型Ｓｉ層３に印刷法により直接裏面電極２
０を形成し、この裏面電極２０を接着剤２１によりプラ
スチック基板２２に接着する。この後、接着剤１１を除
去して治具１２を取り外し、保護膜６に開口６ａを形成
するとともに、受光面電極１６を形成し、この受光面電
極１６とプラスチック基板１８上の金属層１７とを接続
し、さらに保護膜６とプラスチック基板１８との間の隙
間に接着剤１９を充填して接着する。この第４実施例に
よる薄膜太陽電池の製造方法のその他のことは、第１実
施例による薄膜太陽電池の製造方法と同様であるので、
説明を省略する。
【００４４】この第４実施例によれば、第１実施例に比
べて製造工程の簡略化を図ることができ、したがってよ
り低コストで薄膜太陽電池を製造することができるとい
う利点がある。
べて製造工程の簡略化を図ることができ、したがってよ
り低コストで薄膜太陽電池を製造することができるとい
う利点がある。
【００４５】次に、この発明の第５実施例について説明
する。
する。
【００４６】上述の第１実施例による薄膜太陽電池の製
造方法においては、図９に示す工程において受光面電極
１６を形成したが、この第５実施例による薄膜太陽電池
の製造方法においては、図３に示す工程において保護膜
６に開口６ａを形成するとともに、受光面電極１６を形
成する。この第５実施例による薄膜太陽電池の製造方法
のその他のことは、第１実施例による薄膜太陽電池の製
造方法と同様であるので、説明を省略する。
造方法においては、図９に示す工程において受光面電極
１６を形成したが、この第５実施例による薄膜太陽電池
の製造方法においては、図３に示す工程において保護膜
６に開口６ａを形成するとともに、受光面電極１６を形
成する。この第５実施例による薄膜太陽電池の製造方法
のその他のことは、第１実施例による薄膜太陽電池の製
造方法と同様であるので、説明を省略する。
【００４７】この第５実施例によっても、第１実施例と
同様な利点を得ることができる。
同様な利点を得ることができる。
【００４８】次に、この発明の第６実施例について説明
する。
する。
【００４９】この第６実施例による薄膜太陽電池の製造
方法においては、太陽電池層をダブルヘテロ構造とす
る。すなわち、この第６実施例においては、図１３に示
すように、多孔質Ｓｉ層２上にｐ+ 型Ｓｉ層３１、ｐ型
Ｓｉ1-x Ｇｅx グレーディッド層３２、例えばアンドー
プのＳｉ1-y Ｇｅy 層３３、ｎ型Ｓｉ1-x Ｇｅx グレー
ディッド層３４およびｎ+ 型Ｓｉ層３５を順次エピタキ
シャル成長させ、ダブルヘテロ構造の太陽電池層を形成
する。この場合、ｐ型Ｓｉ1-x Ｇｅx グレーディッド層
３２のＧｅ組成比ｘは、このｐ型Ｓｉ1-x Ｇｅx グレー
ディッド層３２の厚さ方向に、ｐ+ 型Ｓｉ層３１とこの
ｐ型Ｓｉ1-x Ｇｅx グレーディッド層３２との界面にお
ける０の値からＳｉ1-y Ｇｅy 層３３とこのｐ型Ｓｉ
1-x Ｇｅx グレーディッド層３２との界面におけるｙの
値まで単調に増加している。また、ｎ型Ｓｉ1-x Ｇｅx
グレーディッド層３４のＧｅ組成比ｘは、このｎ型Ｓｉ
1-x Ｇｅx グレーディッド層３４の厚さ方向に、ｎ+ 型
Ｓｉ層３５とこのｎ型Ｓｉ1-xＧｅx グレーディッド層
３４との界面における０の値からＳｉ1-y Ｇｅy 層３３
とこのｐ型Ｓｉ1-x Ｇｅx グレーディッド層３４との界
面におけるｙの値まで単調に増加している。これによっ
て、これらのｐ+ 型Ｓｉ層３１、ｐ型Ｓｉ1-x Ｇｅx グ
レーディッド層３２、Ｓｉ1-y Ｇｅy 層３３、ｎ型Ｓｉ
1-x Ｇｅx グレーディッド層３４およびｎ+ 型Ｓｉ層３
５間の各界面において格子が整合することから、良好な
結晶性を得ることができる。この第６実施例による薄膜
太陽電池の製造方法のその他のことは第１実施例による
薄膜太陽電池の製造方法と同様であるので、説明を省略
する。
方法においては、太陽電池層をダブルヘテロ構造とす
る。すなわち、この第６実施例においては、図１３に示
すように、多孔質Ｓｉ層２上にｐ+ 型Ｓｉ層３１、ｐ型
Ｓｉ1-x Ｇｅx グレーディッド層３２、例えばアンドー
プのＳｉ1-y Ｇｅy 層３３、ｎ型Ｓｉ1-x Ｇｅx グレー
ディッド層３４およびｎ+ 型Ｓｉ層３５を順次エピタキ
シャル成長させ、ダブルヘテロ構造の太陽電池層を形成
する。この場合、ｐ型Ｓｉ1-x Ｇｅx グレーディッド層
３２のＧｅ組成比ｘは、このｐ型Ｓｉ1-x Ｇｅx グレー
ディッド層３２の厚さ方向に、ｐ+ 型Ｓｉ層３１とこの
ｐ型Ｓｉ1-x Ｇｅx グレーディッド層３２との界面にお
ける０の値からＳｉ1-y Ｇｅy 層３３とこのｐ型Ｓｉ
1-x Ｇｅx グレーディッド層３２との界面におけるｙの
値まで単調に増加している。また、ｎ型Ｓｉ1-x Ｇｅx
グレーディッド層３４のＧｅ組成比ｘは、このｎ型Ｓｉ
1-x Ｇｅx グレーディッド層３４の厚さ方向に、ｎ+ 型
Ｓｉ層３５とこのｎ型Ｓｉ1-xＧｅx グレーディッド層
３４との界面における０の値からＳｉ1-y Ｇｅy 層３３
とこのｐ型Ｓｉ1-x Ｇｅx グレーディッド層３４との界
面におけるｙの値まで単調に増加している。これによっ
て、これらのｐ+ 型Ｓｉ層３１、ｐ型Ｓｉ1-x Ｇｅx グ
レーディッド層３２、Ｓｉ1-y Ｇｅy 層３３、ｎ型Ｓｉ
1-x Ｇｅx グレーディッド層３４およびｎ+ 型Ｓｉ層３
５間の各界面において格子が整合することから、良好な
結晶性を得ることができる。この第６実施例による薄膜
太陽電池の製造方法のその他のことは第１実施例による
薄膜太陽電池の製造方法と同様であるので、説明を省略
する。
【００５０】この第６実施例によれば、太陽電池層がダ
ブルヘテロ構造であり、その中央のＳｉ1-y Ｇｅy 層３
３にキャリアおよび光を有効に閉じ込めることができる
ことにより高い変換効率を得ることができるほか、第１
実施例と同様な種々の利点がある。
ブルヘテロ構造であり、その中央のＳｉ1-y Ｇｅy 層３
３にキャリアおよび光を有効に閉じ込めることができる
ことにより高い変換効率を得ることができるほか、第１
実施例と同様な種々の利点がある。
【００５１】次に、この発明の第７実施例について説明
する。この第７実施例は、ＣＭＯＳ型半導体装置の製造
にこの発明を適用した実施例である。
する。この第７実施例は、ＣＭＯＳ型半導体装置の製造
にこの発明を適用した実施例である。
【００５２】この第７実施例によるＣＭＯＳ型半導体装
置の製造方法においては、まず、図１４に示すように、
単結晶Ｓｉ基板１上に多孔質Ｓｉ層２を形成した後、こ
の多孔質Ｓｉ層２上に例えばＣＶＤ法により単結晶のｐ
型Ｓｉ層４１をエピタキシャル成長させる。このｐ型Ｓ
ｉ層４１の厚さは必要に応じて選ばれるが、例えば５μ
ｍとする。また、このｐ型Ｓｉ層４１の不純物濃度は例
えば１０15ｃｍ-3程度とする。
置の製造方法においては、まず、図１４に示すように、
単結晶Ｓｉ基板１上に多孔質Ｓｉ層２を形成した後、こ
の多孔質Ｓｉ層２上に例えばＣＶＤ法により単結晶のｐ
型Ｓｉ層４１をエピタキシャル成長させる。このｐ型Ｓ
ｉ層４１の厚さは必要に応じて選ばれるが、例えば５μ
ｍとする。また、このｐ型Ｓｉ層４１の不純物濃度は例
えば１０15ｃｍ-3程度とする。
【００５３】次に、図１５に示すように、このｐ型Ｓｉ
層４１中にイオン注入法や熱拡散法によりｎ型不純物を
選択的にドープしてｎウエル４２を形成する。次に、ｐ
型Ｓｉ層４１上に例えば熱酸化法により例えばＳｉＯ2
膜のようなゲート絶縁膜４３を形成した後、このゲート
絶縁膜４３上にゲート電極４４、４５を形成する。ここ
で、これらのゲート電極４４、４５は、例えば、ゲート
絶縁膜４３上に例えばＣＶＤ法により多結晶Ｓｉ膜を形
成し、この多結晶Ｓｉ膜に不純物をドープして低抵抗化
した後、この不純物がドープされた多結晶Ｓｉ膜をエッ
チングによりパターニングすることにより形成する。
層４１中にイオン注入法や熱拡散法によりｎ型不純物を
選択的にドープしてｎウエル４２を形成する。次に、ｐ
型Ｓｉ層４１上に例えば熱酸化法により例えばＳｉＯ2
膜のようなゲート絶縁膜４３を形成した後、このゲート
絶縁膜４３上にゲート電極４４、４５を形成する。ここ
で、これらのゲート電極４４、４５は、例えば、ゲート
絶縁膜４３上に例えばＣＶＤ法により多結晶Ｓｉ膜を形
成し、この多結晶Ｓｉ膜に不純物をドープして低抵抗化
した後、この不純物がドープされた多結晶Ｓｉ膜をエッ
チングによりパターニングすることにより形成する。
【００５４】次に、ｎウエル４２の部分の表面をマスク
で覆った状態でゲート電極４４をマスクとしてｐ型Ｓｉ
層４１中にｎ型不純物をイオン注入することにより、ソ
ース領域またはドレイン領域として用いられるｎ+ 型領
域４６、４７をゲート電極４４に対して自己整合的に形
成する。次に、このｎ型不純物のイオン注入に用いたマ
スクを除去した後、ｎウエル４２の部分を除いた部分の
表面を覆う別のマスクを形成した状態で、ゲート電極４
５をマスクとしてｎウエル４２中にｐ型不純物をイオン
注入することにより、ソース領域またはドレイン領域と
して用いられるｐ+ 型領域４８、４９をゲート電極４５
に対して自己整合的に形成する。
で覆った状態でゲート電極４４をマスクとしてｐ型Ｓｉ
層４１中にｎ型不純物をイオン注入することにより、ソ
ース領域またはドレイン領域として用いられるｎ+ 型領
域４６、４７をゲート電極４４に対して自己整合的に形
成する。次に、このｎ型不純物のイオン注入に用いたマ
スクを除去した後、ｎウエル４２の部分を除いた部分の
表面を覆う別のマスクを形成した状態で、ゲート電極４
５をマスクとしてｎウエル４２中にｐ型不純物をイオン
注入することにより、ソース領域またはドレイン領域と
して用いられるｐ+ 型領域４８、４９をゲート電極４５
に対して自己整合的に形成する。
【００５５】次に、例えばＣＶＤ法により全面に例えば
ＳｉＯ2 膜のような層間絶縁膜５０を形成した後、この
層間絶縁膜５０の所定部分をエッチング除去してコンタ
クトホール５０ａ、５０ｂ、５０ｃ、５０ｄを形成す
る。次に、例えばスパッタリング法や真空蒸着法により
全面に例えばＡｌ膜を形成した後、このＡｌ膜をエッチ
ングによりパターニングして電極５１、５２、５３、５
４を形成する。この場合、ゲート電極４４とｎ+ 型領域
４６、４７とによりｎチャネルＭＯＳトランジスタが形
成され、ゲート電極４５とｐ+ 型領域４８、４９とによ
りｐチャネルＭＯＳトランジスタが形成される。そし
て、これらのｎチャネルＭＯＳトランジスタおよびｐチ
ャネルＭＯＳトランジスタによりＣＭＯＳが形成され
る。
ＳｉＯ2 膜のような層間絶縁膜５０を形成した後、この
層間絶縁膜５０の所定部分をエッチング除去してコンタ
クトホール５０ａ、５０ｂ、５０ｃ、５０ｄを形成す
る。次に、例えばスパッタリング法や真空蒸着法により
全面に例えばＡｌ膜を形成した後、このＡｌ膜をエッチ
ングによりパターニングして電極５１、５２、５３、５
４を形成する。この場合、ゲート電極４４とｎ+ 型領域
４６、４７とによりｎチャネルＭＯＳトランジスタが形
成され、ゲート電極４５とｐ+ 型領域４８、４９とによ
りｐチャネルＭＯＳトランジスタが形成される。そし
て、これらのｎチャネルＭＯＳトランジスタおよびｐチ
ャネルＭＯＳトランジスタによりＣＭＯＳが形成され
る。
【００５６】次に、第１実施例の図５に示すと同様にし
て、単結晶Ｓｉ基板１の裏面を接着剤９により治具１０
に接着するとともに、ＣＭＯＳ型半導体装置の表面に接
着剤１１により治具１２を接着する。次に、これらの治
具１０、１２に外力Ｐを加えて互いに反対方向に引っ張
ることにより多孔質Ｓｉ層２の破断を行い、単結晶Ｓｉ
基板１からＣＭＯＳ型半導体装置を分離する。
て、単結晶Ｓｉ基板１の裏面を接着剤９により治具１０
に接着するとともに、ＣＭＯＳ型半導体装置の表面に接
着剤１１により治具１２を接着する。次に、これらの治
具１０、１２に外力Ｐを加えて互いに反対方向に引っ張
ることにより多孔質Ｓｉ層２の破断を行い、単結晶Ｓｉ
基板１からＣＭＯＳ型半導体装置を分離する。
【００５７】次に、ｐ型Ｓｉ層４１の裏面から残りの多
孔質Ｓｉ層２を除去し、さらに治具１０、１２を取り外
した後、図１６に示すように、このｐ型Ｓｉ層４１の裏
面を例えば銀ペーストなどにより金属からなるヒートシ
ンク５５とはり合わせる。この後、必要に応じてチップ
化（ペレタイズ）を行う。
孔質Ｓｉ層２を除去し、さらに治具１０、１２を取り外
した後、図１６に示すように、このｐ型Ｓｉ層４１の裏
面を例えば銀ペーストなどにより金属からなるヒートシ
ンク５５とはり合わせる。この後、必要に応じてチップ
化（ペレタイズ）を行う。
【００５８】以上により、ｐ型Ｓｉ層４１の裏面にヒー
トシンク５５を有するＣＭＯＳ型半導体装置が製造され
る。
トシンク５５を有するＣＭＯＳ型半導体装置が製造され
る。
【００５９】この第７実施例によれば、活性層を構成す
るｐ型Ｓｉ層４１が単結晶であることによりバルクＳｉ
によるＣＭＯＳに匹敵する高い性能を有するＣＭＯＳ型
半導体装置を低コストで製造することができる。また、
このＣＭＯＳ型半導体装置のｐ型Ｓｉ層４１の裏面には
ヒートシンク５５が設けられていることにより、動作時
の温度上昇を少なくすることができ、温度上昇に伴う性
能劣化や不良を防止することができる。
るｐ型Ｓｉ層４１が単結晶であることによりバルクＳｉ
によるＣＭＯＳに匹敵する高い性能を有するＣＭＯＳ型
半導体装置を低コストで製造することができる。また、
このＣＭＯＳ型半導体装置のｐ型Ｓｉ層４１の裏面には
ヒートシンク５５が設けられていることにより、動作時
の温度上昇を少なくすることができ、温度上昇に伴う性
能劣化や不良を防止することができる。
【００６０】次に、この発明の第８実施例について説明
する。この第８実施例は、ダブルヘテロ構造の半導体レ
ーザーの製造にこの発明を適用した実施例である。
する。この第８実施例は、ダブルヘテロ構造の半導体レ
ーザーの製造にこの発明を適用した実施例である。
【００６１】この第８実施例による半導体レーザーの製
造方法においては、図１７に示すように、まず、単結晶
ＧａＡｓ基板６１上に多孔質ＧａＡｓ層６２を形成す
る。次に、この多孔質ＧａＡｓ層６２上にｎ型ＧａＡｓ
層６３をエピタキシャル成長させ、このｎ型ＧａＡｓ層
６３上にｎ型クラッド層としてのｎ型ＡｌＧａＡｓ層６
４、ＧａＡｓからなる活性層６５およびｐ型クラッド層
としてのｐ型ＡｌＧａＡｓ層６６を順次エピタキシャル
成長させてレーザー構造を形成する。なお、ｎ型ＧａＡ
ｓ層６３の厚さは必要に応じて選ばれるが、例えば５μ
ｍとする。
造方法においては、図１７に示すように、まず、単結晶
ＧａＡｓ基板６１上に多孔質ＧａＡｓ層６２を形成す
る。次に、この多孔質ＧａＡｓ層６２上にｎ型ＧａＡｓ
層６３をエピタキシャル成長させ、このｎ型ＧａＡｓ層
６３上にｎ型クラッド層としてのｎ型ＡｌＧａＡｓ層６
４、ＧａＡｓからなる活性層６５およびｐ型クラッド層
としてのｐ型ＡｌＧａＡｓ層６６を順次エピタキシャル
成長させてレーザー構造を形成する。なお、ｎ型ＧａＡ
ｓ層６３の厚さは必要に応じて選ばれるが、例えば５μ
ｍとする。
【００６２】次に、第１実施例の図５に示すと同様にし
て、単結晶ＧａＡｓ基板６１の裏面を接着剤９により治
具１０に接着するとともに、ｐ型ＡｌＧａＡｓ層６６の
表面に接着剤１１により治具１２を接着する。次に、こ
れらの治具１０、１２に外力Ｐを加えて互いに反対方向
に引っ張ることにより多孔質ＧａＡｓ層６２の破断を行
い、単結晶ＧａＡｓ基板６１からｎ型ＧａＡｓ層６３、
ｎ型ＡｌＧａＡｓ層６４、活性層６５およびｐ型ＡｌＧ
ａＡｓ層６６を分離する。
て、単結晶ＧａＡｓ基板６１の裏面を接着剤９により治
具１０に接着するとともに、ｐ型ＡｌＧａＡｓ層６６の
表面に接着剤１１により治具１２を接着する。次に、こ
れらの治具１０、１２に外力Ｐを加えて互いに反対方向
に引っ張ることにより多孔質ＧａＡｓ層６２の破断を行
い、単結晶ＧａＡｓ基板６１からｎ型ＧａＡｓ層６３、
ｎ型ＡｌＧａＡｓ層６４、活性層６５およびｐ型ＡｌＧ
ａＡｓ層６６を分離する。
【００６３】次に、ｎ型ＧａＡｓ層６３の裏面に残され
た多孔質ＧａＡｓ層６２を除去し、さらに治具１０、１
２を取り外した後、図示は省略するが、このｎ型ＧａＡ
ｓ層６３の裏面にｎ側電極を形成するとともに、ｐ型Ａ
ｌＧａＡｓ層６６上にｐ側電極を形成し、目的とするダ
ブルヘテロ構造の半導体レーザーを製造する。
た多孔質ＧａＡｓ層６２を除去し、さらに治具１０、１
２を取り外した後、図示は省略するが、このｎ型ＧａＡ
ｓ層６３の裏面にｎ側電極を形成するとともに、ｐ型Ａ
ｌＧａＡｓ層６６上にｐ側電極を形成し、目的とするダ
ブルヘテロ構造の半導体レーザーを製造する。
【００６４】この第８実施例によれば、ダブルヘテロ構
造の半導体レーザーを低コストで製造することができ
る。また、この半導体レーザーにおいては、ｎ型ＧａＡ
ｓ層６３が基板の役割を果たすが、このｎ型ＧａＡｓ層
６３は半導体レーザーにおいて通常用いられるｎ型Ｇａ
Ａｓ基板に比べて非常に薄いので、基板による直列抵抗
を極めて小さくすることができ、その分だけ半導体レー
ザーの動作電圧の低減を図ることができる。
造の半導体レーザーを低コストで製造することができ
る。また、この半導体レーザーにおいては、ｎ型ＧａＡ
ｓ層６３が基板の役割を果たすが、このｎ型ＧａＡｓ層
６３は半導体レーザーにおいて通常用いられるｎ型Ｇａ
Ａｓ基板に比べて非常に薄いので、基板による直列抵抗
を極めて小さくすることができ、その分だけ半導体レー
ザーの動作電圧の低減を図ることができる。
【００６５】以上、この発明の実施例について具体的に
説明したが、この発明は、上述の実施例に限定されるも
のではなく、この発明の技術的思想に基づく各種の変形
が可能である。
説明したが、この発明は、上述の実施例に限定されるも
のではなく、この発明の技術的思想に基づく各種の変形
が可能である。
【００６６】例えば、上述の第１実施例においては、多
孔質Ｓｉ層２上にＣＶＤ法によってｐ+ 型Ｓｉ層３、ｐ
型Ｓｉ層４およびｎ+ 型Ｓｉ層５をエピタキシャル成長
させているが、多孔質Ｓｉ層２上にプラズマＣＶＤ法な
どにより非晶質Ｓｉ層を形成し、その後例えば６００〜
８００℃の温度でアニールを行うことによりこの非晶質
Ｓｉ層を固相成長させて結晶化させるようにしてもよ
い。この場合、多孔質Ｓｉ層２が種結晶となることによ
り、高品質な固相エピタキシャル層の形成が可能であ
る。
孔質Ｓｉ層２上にＣＶＤ法によってｐ+ 型Ｓｉ層３、ｐ
型Ｓｉ層４およびｎ+ 型Ｓｉ層５をエピタキシャル成長
させているが、多孔質Ｓｉ層２上にプラズマＣＶＤ法な
どにより非晶質Ｓｉ層を形成し、その後例えば６００〜
８００℃の温度でアニールを行うことによりこの非晶質
Ｓｉ層を固相成長させて結晶化させるようにしてもよ
い。この場合、多孔質Ｓｉ層２が種結晶となることによ
り、高品質な固相エピタキシャル層の形成が可能であ
る。
【００６７】また、上述の第６実施例におけるＳｉ1-y
Ｇｅy 層３３の代わりに、Ｇｅ層を用いてもよい。
Ｇｅy 層３３の代わりに、Ｇｅ層を用いてもよい。
【００６８】さらに、この発明は、例えばＳＯＩ（sili
con on insulator）基板の製造に適用することも可能で
ある。
con on insulator）基板の製造に適用することも可能で
ある。
【００６９】
【発明の効果】以上説明したように、この発明によれ
ば、分離層の内部および／または分離層と素子形成層お
よび基体との界面で機械的に破断を起こさせることによ
り基体から素子形成層を分離するようにしているので、
例えば高変換効率の薄膜太陽電池などの高性能の薄膜素
子を低コストで製造することができる。
ば、分離層の内部および／または分離層と素子形成層お
よび基体との界面で機械的に破断を起こさせることによ
り基体から素子形成層を分離するようにしているので、
例えば高変換効率の薄膜太陽電池などの高性能の薄膜素
子を低コストで製造することができる。
【図１】この発明の第１実施例による薄膜太陽電池の製
造方法を説明するための断面図である。
造方法を説明するための断面図である。
【図２】この発明の第１実施例による薄膜太陽電池の製
造方法を説明するための断面図である。
造方法を説明するための断面図である。
【図３】この発明の第１実施例による薄膜太陽電池の製
造方法を説明するための断面図である。
造方法を説明するための断面図である。
【図４】この発明の第１実施例による薄膜太陽電池の製
造方法を説明するための断面図である。
造方法を説明するための断面図である。
【図５】この発明の第１実施例による薄膜太陽電池の製
造方法を説明するための断面図である。
造方法を説明するための断面図である。
【図６】この発明の第１実施例による薄膜太陽電池の製
造方法を説明するための断面図である。
造方法を説明するための断面図である。
【図７】この発明の第１実施例による薄膜太陽電池の製
造方法を説明するための断面図である。
造方法を説明するための断面図である。
【図８】この発明の第１実施例による薄膜太陽電池の製
造方法を説明するための断面図である。
造方法を説明するための断面図である。
【図９】この発明の第１実施例による薄膜太陽電池の製
造方法を説明するための断面図である。
造方法を説明するための断面図である。
【図１０】この発明の第１実施例による薄膜太陽電池の
製造方法を説明するための断面図である。
製造方法を説明するための断面図である。
【図１１】この発明の第２実施例による薄膜太陽電池の
製造方法を説明するための断面図である。
製造方法を説明するための断面図である。
【図１２】この発明の第３実施例による薄膜太陽電池の
製造方法を説明するための断面図である。
製造方法を説明するための断面図である。
【図１３】この発明の第６実施例による薄膜太陽電池の
製造方法を説明するための断面図である。
製造方法を説明するための断面図である。
【図１４】この発明の第７実施例によるＣＭＯＳ型半導
体装置の製造方法を説明するための断面図である。
体装置の製造方法を説明するための断面図である。
【図１５】この発明の第７実施例によるＣＭＯＳ型半導
体装置の製造方法を説明するための断面図である。
体装置の製造方法を説明するための断面図である。
【図１６】この発明の第７実施例によるＣＭＯＳ型半導
体装置の製造方法を説明するための断面図である。
体装置の製造方法を説明するための断面図である。
【図１７】この発明の第８実施例による半導体レーザー
の製造方法を説明するための断面図である。
の製造方法を説明するための断面図である。
１ 単結晶Ｓｉ基板
２ 多孔質Ｓｉ層
３ ｐ+ 型Ｓｉ層
４、４１ ｐ型Ｓｉ層
５ ｎ+ 型Ｓｉ層
６、２３ 保護膜
７ 酸化膜
９、１１、１５、１９、２１ 接着剤
１０、１２ 治具
１４ ガラス基板
１６ 受光面電極
１８、２２ プラスチック基板
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ
Ｈ０１Ｓ 5/02
(56)参考文献 特開 平５−283722（ＪＰ，Ａ)
特開 平５−102445（ＪＰ，Ａ)
特開 平７−302889（ＪＰ，Ａ)
特開 平５−218464（ＪＰ，Ａ)
特開 平５−217821（ＪＰ，Ａ)
特表 昭57−500670（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L
Claims (67)
- 【請求項１】 基体内に多孔質層を形成する工程と、 前記多孔質層を形成した後に前記基体をＨ2 アニールす
る工程と、 前記Ｈ2 アニールした後に前記基体表面上に半導体層を
形成する工程と、前記多孔質層の内部および／または前記多孔質層と前記
半導体層および前記基体との界面で機械的に破断を起こ
させることにより 前記基体から前記半導体層を分離する
工程とを有することを特徴とする基体から半導体層を分
離する方法。 - 【請求項２】 前記多孔質層は陽極化成により形成する
ことを特徴とする請求項１記載の基体から半導体層を分
離する方法。 - 【請求項３】 前記基体は単結晶からなることを特徴と
する請求項１記載の基体から半導体層を分離する方法。 - 【請求項４】 前記基体は多結晶からなることを特徴と
する請求項１記載の基体から半導体層を分離する方法。 - 【請求項５】 前記基体は単結晶シリコンからなること
を特徴とする請求項１記載の基体から半導体層を分離す
る方法。 - 【請求項６】 前記基体は単結晶ＧａＡｓからなること
を特徴とする請求項１記載の基体から半導体層を分離す
る方法。 - 【請求項７】 前記半導体層はシリコン層からなること
を特徴とする請求項１記載の基体から半導体層を分離す
る方法。 - 【請求項８】 前記半導体層はＧａＡｓ層からなること
を特徴とする請求項１記載の基体から半導体層を分離す
る方法。 - 【請求項９】 前記半導体層はＳｉ1-x Ｇｅx （０＜ｘ
≦１）層からなることを特徴とする請求項１記載の基体
から半導体層を分離する方法。 - 【請求項１０】 前記半導体層を分離する工程の前に前
記基体を熱酸化することにより前記基体側面にバーズビ
ークを形成する工程を更に有することを特徴とする請求
項１記載の基体から半導体層を分離する方法。 - 【請求項１１】 前記半導体層を分離する工程の前に前
記半導体層の前記基体と反対側の表面上にプラスチック
基板を接着する工程を更に有することを特徴とする請求
項１記載の基体から半導体層を分離する方法。 - 【請求項１２】 前記半導体層を形成する工程の後に前
記半導体層上に保護膜を形成する工程を更に有すること
を特徴とする請求項１記載の基体から半導体層を分離す
る方法。 - 【請求項１３】 前記基体から半導体層を分離する工程
の後に前記半導体層に残された前記多孔質層を除去する
工程を更に有することを特徴とする請求項１記載の基体
から半導体層を分離する方法。 - 【請求項１４】 前記基体から半導体層を分離する工程
の後に前記基体に残された前記多孔質層を除去する工程
を更に有することを特徴とする請求項１記載の基体から
半導体層を分離する方法。 - 【請求項１５】 前記基体から半導体層を分離する工程
の前に前記多孔質層の側面にレーザービームにより傷を
つける工程を更に有することを特徴とする請求項１記載
の基体から半導体層を分離する方法。 - 【請求項１６】 前記多孔質層の多孔度は１０〜５０％
であることを特徴とする請求項１記載の基体から半導体
層を分離する方法。 - 【請求項１７】 前記多孔質層の厚さは５〜５０μｍで
あることを特徴とする請求項１記載の基体から半導体層
を分離する方法。 - 【請求項１８】 基体内に多孔質層を形成する工程と、 前記多孔質層を形成した後に前記基体をＨ 2 アニールす
る工程と、 前記Ｈ 2 アニールした後に前記基体表面上に半導体素子
を構成する半導体層を形成する工程と、 前記多孔質層の内部および／または前記多孔質層と前記
半導体層および前記基体との界面で機械的に破断を起こ
させることにより前記基体から前記半導体層を分離する
工程とを有する ことを特徴とする半導体素子の製造方
法。 - 【請求項１９】 前記多孔質層は陽極化成により形成す
ることを特徴とする請求項１８記載の半導体素子の製造
方法。 - 【請求項２０】 前記基体は単結晶からなることを特徴
とする請求項１８記載の半導体素子の製造方法。 - 【請求項２１】 前記基体は多結晶からなることを特徴
とする請求項１８記載の半導体素子の製造方法。 - 【請求項２２】 前記基体は単結晶シリコンからなるこ
とを特徴とする請求項１８記載の半導体素子の製造方
法。 - 【請求項２３】 前記基体は単結晶ＧａＡｓからなるこ
とを特徴とする請求項１８記載の半導体素子の製造方
法。 - 【請求項２４】 前記半導体層はシリコン層からなるこ
とを特徴とする請求項１８記載の半導体素子の製造方
法。 - 【請求項２５】 前記半導体層はＧａＡｓ層からなるこ
とを特徴とする請求項１８記載の半導体素子の製造方
法。 - 【請求項２６】 前記半導体層はＳｉ 1-x Ｇｅ x （０＜
ｘ≦１）層からなることを特徴とする請求項１８記載の
半導体素子の製造方法。 - 【請求項２７】 前記半導体層を分離する工程の前に前
記基体を熱酸化することにより前記基体側面にバーズビ
ークを形成する工程を更に有することを特徴とする請求
項１８記載の半導体素子の製造方法。 - 【請求項２８】 前記半導体層を分離する工程の前に前
記半導体層の前記基体と反対側の表面上にプラスチック
基板を接着する工程を更に有することを特徴とする請求
項１８記載の半導体素子の製造方法。 - 【請求項２９】 前記半導体層を形成する工程の後に前
記半導体層上に保護膜を形成する工程を更に有すること
を特徴とする請求項１８記載の半導体素子の製造方法。 - 【請求項３０】 前記基体から半導体層を分離する工程
の後に前記半導体層に残された前記多孔質層を除去する
工程を更に有することを特徴とする請求項１８記載の半
導体素子の製造方法。 - 【請求項３１】 前記基体から半導体層を分離する工程
の後に前記基体に残された前記多孔質層を除去する工程
を更に有することを特徴とする請求項１８記載の半導体
素子の製造方法。 - 【請求項３２】 前記基体から半導体層を分離する工程
の前に前記多孔質層の側面にレーザービームにより傷を
つける工程を更に有することを特徴とす る請求項１８記
載の半導体素子の製造方法。 - 【請求項３３】 前記多孔質層の多孔度は１０〜５０％
であることを特徴とする請求項１８記載の半導体素子の
製造方法。 - 【請求項３４】 前記多孔質層の厚さは５〜５０μｍで
あることを特徴とする請求項１８記載の半導体素子の製
造方法。 - 【請求項３５】 基体内に多孔質層を形成する工程と、 前記多孔質層を形成した後に前記基体をＨ 2 アニールす
る工程と、 前記Ｈ 2 アニールした後に前記基体表面上に半導体層を
形成する工程と、 前記多孔質層の内部および／または前記多孔質層と前記
半導体層および前記基体との界面で機械的に破断を起こ
させることにより前記基体から前記半導体層を分離する
工程とを有する ことを特徴とするＳＯＩ基板の製造方
法。 - 【請求項３６】 前記多孔質層は陽極化成により形成す
ることを特徴とする請求項３５記載のＳＯＩ基板の製造
方法。 - 【請求項３７】 前記基体は単結晶からなることを特徴
とする請求項３５記載のＳＯＩ基板の製造方法。 - 【請求項３８】 前記基体は多結晶からなることを特徴
とする請求項３５記載のＳＯＩ基板の製造方法。 - 【請求項３９】 前記基体は単結晶シリコンからなるこ
とを特徴とする請求項３５記載のＳＯＩ基板の製造方
法。 - 【請求項４０】 前記基体は単結晶ＧａＡｓからなるこ
とを特徴とする請求項３５記載のＳＯＩ基板の製造方
法。 - 【請求項４１】 前記半導体層はシリコン層からなるこ
とを特徴とする請求項３５記載のＳＯＩ基板の製造方
法。 - 【請求項４２】 前記半導体層はＧａＡｓ層からなるこ
とを特徴とする請求項３５記載のＳＯＩ基板の製造方
法。 - 【請求項４３】 前記半導体層はＳｉ 1-x Ｇｅ x （０＜
ｘ≦１）層からなることを特徴とする請求項３５記載の
ＳＯＩ基板の製造方法。 - 【請求項４４】 前記半導体層を分離する工程の前に前
記基体を熱酸化 することにより前記基体側面にバーズビ
ークを形成する工程を更に有することを特徴とする請求
項３５記載のＳＯＩ基板の製造方法。 - 【請求項４５】 前記半導体層を分離する工程の前に前
記半導体層の前記基体と反対側の表面上にプラスチック
基板を接着する工程を更に有することを特徴とする請求
項３５記載のＳＯＩ基板の製造方法。 - 【請求項４６】 前記半導体層を形成する工程の後に前
記半導体層上に保護膜を形成する工程を更に有すること
を特徴とする請求項３５記載のＳＯＩ基板の製造方法。 - 【請求項４７】 前記基体から半導体層を分離する工程
の後に前記半導体層に残された前記多孔質層を除去する
工程を更に有することを特徴とする請求項３５記載のＳ
ＯＩ基板の製造方法。 - 【請求項４８】 前記基体から半導体層を分離する工程
の後に前記基体に残された前記多孔質層を除去する工程
を更に有することを特徴とする請求項３５記載のＳＯＩ
基板の製造方法。 - 【請求項４９】 前記基体から半導体層を分離する工程
の前に前記多孔質層の側面にレーザービームにより傷を
つける工程を更に有することを特徴とする請求項３５記
載のＳＯＩ基板の製造方法。 - 【請求項５０】 前記多孔質層の多孔度は１０〜５０％
であることを特徴とする請求項３５記載のＳＯＩ基板の
製造方法。 - 【請求項５１】 前記多孔質層の厚さは５〜５０μｍで
あることを特徴とする請求項３５記載のＳＯＩ基板の製
造方法。 - 【請求項５２】 基体内に多孔質層を形成する工程と、 前記基体表面上に半導体層を形成する工程と、 前記基体を熱酸化することにより前記基体側面にバーズ
ビークを形成する工程と、 前記多孔質層の内部および／または前記多孔質層と前記
半導体層および前記基体との界面で機械的に破断を起こ
させることにより前記基体から前記半導体層を分離する
工程とを有する ことを特徴とする基体から半導体層を分
離する方法。 - 【請求項５３】 前記多孔質層は陽極化成により形成す
ることを特徴とする請求項５２記載の基体から半導体層
を分離する方法。 - 【請求項５４】 前記基体は単結晶からなることを特徴
とする請求項５２記載の基体から半導体層を分離する方
法。 - 【請求項５５】 前記基体は多結晶からなることを特徴
とする請求項５２記載の基体から半導体層を分離する方
法。 - 【請求項５６】 前記基体は単結晶シリコンからなるこ
とを特徴とする請求項５２記載の基体から半導体層を分
離する方法。 - 【請求項５７】 前記基体は単結晶ＧａＡｓからなるこ
とを特徴とする請求項５２記載の基体から半導体層を分
離する方法。 - 【請求項５８】 前記半導体層はシリコン層からなるこ
とを特徴とする請求項５２記載の基体から半導体層を分
離する方法。 - 【請求項５９】 前記半導体層はＧａＡｓ層からなるこ
とを特徴とする請求項５２記載の基体から半導体層を分
離する方法。 - 【請求項６０】 前記半導体層はＳｉ 1-x Ｇｅ x （０＜
ｘ≦１）層からなることを特徴とする請求項５２記載の
基体から半導体層を分離する方法。 - 【請求項６１】 前記半導体層を分離する工程の前に前
記半導体層の前記基体と反対側の表面上にプラスチック
基板を接着する工程を更に有することを特徴とする請求
項５２記載の基体から半導体層を分離する方法。 - 【請求項６２】 前記半導体層を形成する工程の後に前
記半導体層上に保護膜を形成する工程を更に有すること
を特徴とする請求項５２記載の基体から半導体層を分離
する方法。 - 【請求項６３】 前記基体から半導体層を分離する工程
の後に前記半導体層に残された前記多孔質層を除去する
工程を更に有することを特徴とする請求項５２記載の基
体から半導体層を分離する方法。 - 【請求項６４】 前記基体から半導体層を分離する工程
の後に前記基体に残された前記多孔質層を除去する工程
を更に有することを特徴とする請求項５２記載の基体か
ら半導体層を分離する方法。 - 【請求項６５】 前記基体から半導体層を分離する工程
の前に前記多孔 質層の側面にレーザービームにより傷を
つける工程を更に有することを特徴とする請求項５２記
載の基体から半導体層を分離する方法。 - 【請求項６６】 前記多孔質層の多孔度は１０〜５０％
であることを特徴とする請求項５２記載の基体から半導
体層を分離する方法。 - 【請求項６７】 前記多孔質層の厚さは５〜５０μｍで
あることを特徴とする請求項５２記載の基体から半導体
層を分離する方法。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03765595A JP3381443B2 (ja) | 1995-02-02 | 1995-02-02 | 基体から半導体層を分離する方法、半導体素子の製造方法およびｓｏｉ基板の製造方法 |
| US08/595,382 US5811348A (en) | 1995-02-02 | 1996-02-01 | Method for separating a device-forming layer from a base body |
| KR1019960002396A KR100403690B1 (ko) | 1995-02-02 | 1996-02-01 | 기체로부터소자형성층을분리하는방법 |
| US09/616,395 US6326280B1 (en) | 1995-02-02 | 2000-07-14 | Thin film semiconductor and method for making thin film semiconductor |
| US09/616,613 US6426274B1 (en) | 1995-02-02 | 2000-07-14 | Method for making thin film semiconductor |
| US11/022,429 USRE42830E1 (en) | 1995-02-02 | 2004-12-23 | Method for separating a device-forming layer from a base body |
| US13/220,372 USRE45017E1 (en) | 1995-02-02 | 2011-08-29 | Method for separating a device-forming layer from a base body |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03765595A JP3381443B2 (ja) | 1995-02-02 | 1995-02-02 | 基体から半導体層を分離する方法、半導体素子の製造方法およびｓｏｉ基板の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002168942A Division JP4003546B2 (ja) | 2002-06-10 | 2002-06-10 | Ｓｏｉ基板の製造方法および半導体素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08213645A JPH08213645A (ja) | 1996-08-20 |
| JP3381443B2 true JP3381443B2 (ja) | 2003-02-24 |
Family
ID=12503664
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03765595A Expired - Lifetime JP3381443B2 (ja) | 1995-02-02 | 1995-02-02 | 基体から半導体層を分離する方法、半導体素子の製造方法およびｓｏｉ基板の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (3) | US5811348A (ja) |
| JP (1) | JP3381443B2 (ja) |
| KR (1) | KR100403690B1 (ja) |
Families Citing this family (165)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7148119B1 (en) | 1994-03-10 | 2006-12-12 | Canon Kabushiki Kaisha | Process for production of semiconductor substrate |
| US20030087503A1 (en) * | 1994-03-10 | 2003-05-08 | Canon Kabushiki Kaisha | Process for production of semiconductor substrate |
| JP3293736B2 (ja) | 1996-02-28 | 2002-06-17 | キヤノン株式会社 | 半導体基板の作製方法および貼り合わせ基体 |
| US6107213A (en) | 1996-02-01 | 2000-08-22 | Sony Corporation | Method for making thin film semiconductor |
| US6326280B1 (en) * | 1995-02-02 | 2001-12-04 | Sony Corporation | Thin film semiconductor and method for making thin film semiconductor |
| JP4619644B2 (ja) * | 1996-08-27 | 2011-01-26 | セイコーエプソン株式会社 | 薄膜素子の転写方法 |
| JP4619462B2 (ja) * | 1996-08-27 | 2011-01-26 | セイコーエプソン株式会社 | 薄膜素子の転写方法 |
| JP4619645B2 (ja) * | 1996-08-27 | 2011-01-26 | セイコーエプソン株式会社 | 薄膜素子の転写方法 |
| JP4619461B2 (ja) * | 1996-08-27 | 2011-01-26 | セイコーエプソン株式会社 | 薄膜デバイスの転写方法、及びデバイスの製造方法 |
| USRE38466E1 (en) | 1996-11-12 | 2004-03-16 | Seiko Epson Corporation | Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device |
| US6054363A (en) * | 1996-11-15 | 2000-04-25 | Canon Kabushiki Kaisha | Method of manufacturing semiconductor article |
| SG65697A1 (en) * | 1996-11-15 | 1999-06-22 | Canon Kk | Process for producing semiconductor article |
| EP0849788B1 (en) | 1996-12-18 | 2004-03-10 | Canon Kabushiki Kaisha | Process for producing semiconductor article by making use of a substrate having a porous semiconductor layer |
| EP0851513B1 (en) * | 1996-12-27 | 2007-11-21 | Canon Kabushiki Kaisha | Method of producing semiconductor member and method of producing solar cell |
| US6756289B1 (en) | 1996-12-27 | 2004-06-29 | Canon Kabushiki Kaisha | Method of producing semiconductor member and method of producing solar cell |
| CA2232796C (en) * | 1997-03-26 | 2002-01-22 | Canon Kabushiki Kaisha | Thin film forming process |
| SG71094A1 (en) * | 1997-03-26 | 2000-03-21 | Canon Kk | Thin film formation using laser beam heating to separate layers |
| CA2233096C (en) * | 1997-03-26 | 2003-01-07 | Canon Kabushiki Kaisha | Substrate and production method thereof |
| US6143628A (en) * | 1997-03-27 | 2000-11-07 | Canon Kabushiki Kaisha | Semiconductor substrate and method of manufacturing the same |
| CA2233127C (en) | 1997-03-27 | 2004-07-06 | Canon Kabushiki Kaisha | Method and apparatus for separating composite member using fluid |
| JP3492142B2 (ja) * | 1997-03-27 | 2004-02-03 | キヤノン株式会社 | 半導体基材の製造方法 |
| JP3647191B2 (ja) | 1997-03-27 | 2005-05-11 | キヤノン株式会社 | 半導体装置の製造方法 |
| US20070122997A1 (en) * | 1998-02-19 | 2007-05-31 | Silicon Genesis Corporation | Controlled process and resulting device |
| US5994207A (en) | 1997-05-12 | 1999-11-30 | Silicon Genesis Corporation | Controlled cleavage process using pressurized fluid |
| US6215244B1 (en) | 1997-06-16 | 2001-04-10 | Canon Kabushiki Kaisha | Stacked organic light emitting device with specific electrode arrangement |
| US6645833B2 (en) * | 1997-06-30 | 2003-11-11 | Max-Planck-Gesellschaft Zur Foerderung Der Wissenschaften E. V. | Method for producing layered structures on a substrate, substrate and semiconductor components produced according to said method |
| DE59814320D1 (de) * | 1997-06-30 | 2009-01-02 | Max Planck Gesellschaft | Verfahren zur Herstellung von schichtartigen Gebilden auf einem Halbleitersubstrat, Halbleitersubstrat sowie mittels des Verfahrens hergestellte Halbleiterbauelemente |
| JP3116085B2 (ja) * | 1997-09-16 | 2000-12-11 | 東京農工大学長 | 半導体素子形成法 |
| US6231667B1 (en) | 1997-11-28 | 2001-05-15 | Canon Kabushiki Kaisha | Liquid phase growth method and liquid phase growth apparatus |
| FR2773261B1 (fr) | 1997-12-30 | 2000-01-28 | Commissariat Energie Atomique | Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions |
| DE19755416C1 (de) * | 1997-12-12 | 1999-06-10 | Bosch Gmbh Robert | Verfahren zur Herstellung von Lichtwellenleitern |
| SG87916A1 (en) * | 1997-12-26 | 2002-04-16 | Canon Kk | Sample separating apparatus and method, and substrate manufacturing method |
| JPH11195775A (ja) * | 1997-12-26 | 1999-07-21 | Sony Corp | 半導体基板および薄膜半導体素子およびそれらの製造方法ならびに陽極化成装置 |
| DE19803013B4 (de) * | 1998-01-27 | 2005-02-03 | Robert Bosch Gmbh | Verfahren zum Ablösen einer Epitaxieschicht oder eines Schichtsystems und nachfolgendem Aufbringen auf einen alternativen Träger |
| TW437078B (en) * | 1998-02-18 | 2001-05-28 | Canon Kk | Composite member, its separation method, and preparation method of semiconductor substrate by utilization thereof |
| JP3809733B2 (ja) * | 1998-02-25 | 2006-08-16 | セイコーエプソン株式会社 | 薄膜トランジスタの剥離方法 |
| JP4520545B2 (ja) * | 1998-04-17 | 2010-08-04 | セイコーインスツル株式会社 | 反射型液晶表示装置及びその製造方法 |
| US6331208B1 (en) | 1998-05-15 | 2001-12-18 | Canon Kabushiki Kaisha | Process for producing solar cell, process for producing thin-film semiconductor, process for separating thin-film semiconductor, and process for forming semiconductor |
| JP3619058B2 (ja) * | 1998-06-18 | 2005-02-09 | キヤノン株式会社 | 半導体薄膜の製造方法 |
| JP2000164905A (ja) | 1998-09-22 | 2000-06-16 | Canon Inc | 光電変換装置の製造方法とその製造装置 |
| US6672358B2 (en) * | 1998-11-06 | 2004-01-06 | Canon Kabushiki Kaisha | Sample processing system |
| TW484184B (en) * | 1998-11-06 | 2002-04-21 | Canon Kk | Sample separating apparatus and method, and substrate manufacturing method |
| JP2000349264A (ja) | 1998-12-04 | 2000-12-15 | Canon Inc | 半導体ウエハの製造方法、使用方法および利用方法 |
| JP2000223682A (ja) * | 1999-02-02 | 2000-08-11 | Canon Inc | 基体の処理方法及び半導体基板の製造方法 |
| JP4313874B2 (ja) * | 1999-02-02 | 2009-08-12 | キヤノン株式会社 | 基板の製造方法 |
| EP1039513A3 (en) | 1999-03-26 | 2008-11-26 | Canon Kabushiki Kaisha | Method of producing a SOI wafer |
| JP3619053B2 (ja) | 1999-05-21 | 2005-02-09 | キヤノン株式会社 | 光電変換装置の製造方法 |
| US6664169B1 (en) | 1999-06-08 | 2003-12-16 | Canon Kabushiki Kaisha | Process for producing semiconductor member, process for producing solar cell, and anodizing apparatus |
| JP2001007362A (ja) * | 1999-06-17 | 2001-01-12 | Canon Inc | 半導体基材および太陽電池の製造方法 |
| JP2001044463A (ja) * | 1999-07-27 | 2001-02-16 | Canon Inc | 太陽電池およびその製造方法 |
| JP2001085715A (ja) | 1999-09-09 | 2001-03-30 | Canon Inc | 半導体層の分離方法および太陽電池の製造方法 |
| JP2001094136A (ja) * | 1999-09-22 | 2001-04-06 | Canon Inc | 半導体素子モジュールの製造方法および太陽電池モジュールの製造方法 |
| JP4329183B2 (ja) * | 1999-10-14 | 2009-09-09 | ソニー株式会社 | 単一セル型薄膜単結晶シリコン太陽電池の製造方法、バックコンタクト型薄膜単結晶シリコン太陽電池の製造方法および集積型薄膜単結晶シリコン太陽電池の製造方法 |
| FR2802340B1 (fr) * | 1999-12-13 | 2003-09-05 | Commissariat Energie Atomique | Structure comportant des cellules photovoltaiques et procede de realisation |
| US7427526B2 (en) * | 1999-12-20 | 2008-09-23 | The Penn State Research Foundation | Deposited thin films and their use in separation and sacrificial layer applications |
| NL1013900C2 (nl) * | 1999-12-21 | 2001-06-25 | Akzo Nobel Nv | Werkwijze voor de vervaardiging van een zonnecelfolie met in serie geschakelde zonnecellen. |
| JP2001237403A (ja) * | 2000-02-21 | 2001-08-31 | Rohm Co Ltd | 半導体装置の製法および超薄型半導体装置 |
| FR2811807B1 (fr) * | 2000-07-12 | 2003-07-04 | Commissariat Energie Atomique | Procede de decoupage d'un bloc de materiau et de formation d'un film mince |
| JP2002050749A (ja) * | 2000-07-31 | 2002-02-15 | Canon Inc | 複合部材の分離方法及び装置 |
| JP2002075917A (ja) | 2000-08-25 | 2002-03-15 | Canon Inc | 試料の分離装置及び分離方法 |
| US6953506B2 (en) | 2000-10-30 | 2005-10-11 | Canon Kabushiki Kaisha | Wafer cassette, and liquid phase growth system and liquid-phase growth process which make use of the same |
| FR2817395B1 (fr) * | 2000-11-27 | 2003-10-31 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede |
| JP2002203799A (ja) | 2000-12-28 | 2002-07-19 | Canon Inc | 液相成長方法および液相成長装置 |
| JP2002217437A (ja) * | 2001-01-23 | 2002-08-02 | Sony Corp | 薄膜半導体素子の製造方法 |
| JP4708577B2 (ja) | 2001-01-31 | 2011-06-22 | キヤノン株式会社 | 薄膜半導体装置の製造方法 |
| JP2002229473A (ja) | 2001-01-31 | 2002-08-14 | Canon Inc | 表示装置の製造方法 |
| JP4803884B2 (ja) * | 2001-01-31 | 2011-10-26 | キヤノン株式会社 | 薄膜半導体装置の製造方法 |
| FR2823596B1 (fr) * | 2001-04-13 | 2004-08-20 | Commissariat Energie Atomique | Substrat ou structure demontable et procede de realisation |
| FR2823599B1 (fr) | 2001-04-13 | 2004-12-17 | Commissariat Energie Atomique | Substrat demomtable a tenue mecanique controlee et procede de realisation |
| JP2002368224A (ja) * | 2001-06-04 | 2002-12-20 | Sony Corp | 機能性デバイスおよびその製造方法 |
| JP2003007975A (ja) * | 2001-06-27 | 2003-01-10 | Sony Corp | 半導体装置およびその製造方法 |
| FR2828428B1 (fr) * | 2001-08-07 | 2003-10-17 | Soitec Silicon On Insulator | Dispositif de decollement de substrats et procede associe |
| FR2830983B1 (fr) * | 2001-10-11 | 2004-05-14 | Commissariat Energie Atomique | Procede de fabrication de couches minces contenant des microcomposants |
| CN1639879A (zh) * | 2002-01-02 | 2005-07-13 | 瑞威欧公司 | 光伏打电池及其制作方法 |
| AU2003205104A1 (en) * | 2002-01-11 | 2003-07-30 | The Pennsylvania State University | Method of forming a removable support with a sacrificial layers and of transferring devices |
| US6886234B2 (en) * | 2002-01-22 | 2005-05-03 | Seagate Technology Llc | Top cover removal machine for disc drives |
| JP4757469B2 (ja) * | 2002-05-17 | 2011-08-24 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| DE60325669D1 (de) | 2002-05-17 | 2009-02-26 | Semiconductor Energy Lab | Verfahren zum Transferieren eines Objekts und Verfahren zur Herstellung eines Halbleiterbauelements |
| FR2847075B1 (fr) * | 2002-11-07 | 2005-02-18 | Commissariat Energie Atomique | Procede de formation d'une zone fragile dans un substrat par co-implantation |
| US7176108B2 (en) * | 2002-11-07 | 2007-02-13 | Soitec Silicon On Insulator | Method of detaching a thin film at moderate temperature after co-implantation |
| FR2848336B1 (fr) * | 2002-12-09 | 2005-10-28 | Commissariat Energie Atomique | Procede de realisation d'une structure contrainte destinee a etre dissociee |
| KR100484109B1 (ko) * | 2002-12-14 | 2005-04-18 | 삼성에스디아이 주식회사 | 기판 제조방법, 이 기판제조방법을 이용한 유기 전계발광표시장치의 제조방법 및 유기 전계 발광 표시장치 |
| EP2256807A3 (en) * | 2003-01-08 | 2017-05-17 | Semiconductor Energy Laboratory Co, Ltd. | Semiconductor device and its fabricating method |
| WO2004088728A2 (en) * | 2003-04-02 | 2004-10-14 | Koninklijke Philips Electronics N.V. | Method of manufacturing a flexible electronic device and flexible device |
| US7622363B2 (en) * | 2003-05-06 | 2009-11-24 | Canon Kabushiki Kaisha | Semiconductor substrate, semiconductor device, light emitting diode and producing method therefor |
| JP2004331438A (ja) * | 2003-05-06 | 2004-11-25 | Canon Inc | 半導体基板及びその製造方法 |
| FR2856844B1 (fr) | 2003-06-24 | 2006-02-17 | Commissariat Energie Atomique | Circuit integre sur puce de hautes performances |
| FR2857953B1 (fr) | 2003-07-21 | 2006-01-13 | Commissariat Energie Atomique | Structure empilee, et procede pour la fabriquer |
| FR2861497B1 (fr) | 2003-10-28 | 2006-02-10 | Soitec Silicon On Insulator | Procede de transfert catastrophique d'une couche fine apres co-implantation |
| US7772087B2 (en) * | 2003-12-19 | 2010-08-10 | Commissariat A L'energie Atomique | Method of catastrophic transfer of a thin film after co-implantation |
| JP2005183845A (ja) * | 2003-12-22 | 2005-07-07 | Canon Inc | 多孔質シリコン領域を有する部材、及び、シリコンを含む部材の製造方法 |
| US20050150597A1 (en) * | 2004-01-09 | 2005-07-14 | Silicon Genesis Corporation | Apparatus and method for controlled cleaving |
| EP1708254A4 (en) * | 2004-01-15 | 2010-11-24 | Japan Science & Tech Agency | METHOD FOR PRODUCING MONOCRYSTALLINE THIN FILM AND MONOCRYSTALLINE THIN FILM DEVICE |
| KR100637147B1 (ko) * | 2004-02-17 | 2006-10-23 | 삼성에스디아이 주식회사 | 박막의 밀봉부를 갖는 유기 전계 발광 표시장치, 그제조방법 및 막 형성장치 |
| TWI248646B (en) * | 2004-03-17 | 2006-02-01 | Imec Inter Uni Micro Electr | Method to make markers for double gate SOI processing |
| KR101023146B1 (ko) * | 2004-04-01 | 2011-03-18 | 삼성에스디아이 주식회사 | 태양전지 및 그 제조방법 |
| DE102004060363B4 (de) * | 2004-12-15 | 2010-12-16 | Austriamicrosystems Ag | Halbleitersubstrat mit pn-Übergang und Verfahren zur Herstellung |
| US7410883B2 (en) * | 2005-04-13 | 2008-08-12 | Corning Incorporated | Glass-based semiconductor on insulator structures and methods of making same |
| FR2886051B1 (fr) | 2005-05-20 | 2007-08-10 | Commissariat Energie Atomique | Procede de detachement d'un film mince |
| US7635637B2 (en) * | 2005-07-25 | 2009-12-22 | Fairchild Semiconductor Corporation | Semiconductor structures formed on substrates and methods of manufacturing the same |
| FR2889887B1 (fr) | 2005-08-16 | 2007-11-09 | Commissariat Energie Atomique | Procede de report d'une couche mince sur un support |
| FR2891281B1 (fr) | 2005-09-28 | 2007-12-28 | Commissariat Energie Atomique | Procede de fabrication d'un element en couches minces. |
| DE102005047149A1 (de) * | 2005-09-30 | 2007-04-12 | Osram Opto Semiconductors Gmbh | Epitaxiesubstrat, damit hergestelltes Bauelement sowie entsprechende Herstellverfahren |
| KR100677374B1 (ko) * | 2005-11-14 | 2007-02-02 | 준 신 이 | 박판 실리콘 기판을 이용한 다공성 실리콘 태양전지 및 그제조방법 |
| US7863157B2 (en) * | 2006-03-17 | 2011-01-04 | Silicon Genesis Corporation | Method and structure for fabricating solar cells using a layer transfer process |
| FR2899378B1 (fr) * | 2006-03-29 | 2008-06-27 | Commissariat Energie Atomique | Procede de detachement d'un film mince par fusion de precipites |
| US20070277874A1 (en) * | 2006-05-31 | 2007-12-06 | David Francis Dawson-Elli | Thin film photovoltaic structure |
| US8993410B2 (en) | 2006-09-08 | 2015-03-31 | Silicon Genesis Corporation | Substrate cleaving under controlled stress conditions |
| US9362439B2 (en) | 2008-05-07 | 2016-06-07 | Silicon Genesis Corporation | Layer transfer of films utilizing controlled shear region |
| US7811900B2 (en) | 2006-09-08 | 2010-10-12 | Silicon Genesis Corporation | Method and structure for fabricating solar cells using a thick layer transfer process |
| US8293619B2 (en) | 2008-08-28 | 2012-10-23 | Silicon Genesis Corporation | Layer transfer of films utilizing controlled propagation |
| JP2008112840A (ja) | 2006-10-30 | 2008-05-15 | Shin Etsu Chem Co Ltd | 単結晶シリコン太陽電池の製造方法及び単結晶シリコン太陽電池 |
| JP2008112848A (ja) * | 2006-10-30 | 2008-05-15 | Shin Etsu Chem Co Ltd | 単結晶シリコン太陽電池の製造方法及び単結晶シリコン太陽電池 |
| JP2008112847A (ja) | 2006-10-30 | 2008-05-15 | Shin Etsu Chem Co Ltd | 単結晶シリコン太陽電池の製造方法及び単結晶シリコン太陽電池 |
| JP2008112843A (ja) * | 2006-10-30 | 2008-05-15 | Shin Etsu Chem Co Ltd | 単結晶シリコン太陽電池の製造方法及び単結晶シリコン太陽電池 |
| JP4955367B2 (ja) * | 2006-11-01 | 2012-06-20 | 信越化学工業株式会社 | 単結晶シリコン太陽電池の製造方法 |
| JP4866210B2 (ja) * | 2006-11-08 | 2012-02-01 | 信越化学工業株式会社 | 単結晶シリコン太陽電池の製造方法 |
| JP4770706B2 (ja) * | 2006-11-13 | 2011-09-14 | ソニー株式会社 | 薄膜半導体の製造方法 |
| JP5090716B2 (ja) | 2006-11-24 | 2012-12-05 | 信越化学工業株式会社 | 単結晶シリコン太陽電池の製造方法 |
| FR2910179B1 (fr) | 2006-12-19 | 2009-03-13 | Commissariat Energie Atomique | PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART |
| JP5166745B2 (ja) | 2007-03-07 | 2013-03-21 | 信越化学工業株式会社 | 単結晶シリコン太陽電池の製造方法 |
| CN101652867B (zh) | 2007-04-06 | 2012-08-08 | 株式会社半导体能源研究所 | 光伏器件及其制造方法 |
| JP5048380B2 (ja) | 2007-04-09 | 2012-10-17 | 信越化学工業株式会社 | 単結晶シリコン太陽電池の製造方法 |
| CN101657907B (zh) * | 2007-04-13 | 2012-12-26 | 株式会社半导体能源研究所 | 光伏器件及其制造方法 |
| US8101500B2 (en) | 2007-09-27 | 2012-01-24 | Fairchild Semiconductor Corporation | Semiconductor device with (110)-oriented silicon |
| CN101842910B (zh) * | 2007-11-01 | 2013-03-27 | 株式会社半导体能源研究所 | 用于制造光电转换器件的方法 |
| WO2009060808A1 (en) * | 2007-11-09 | 2009-05-14 | Semiconductor Energy Laboratory Co., Ltd. | Photoelectric conversion device and method for manufacturing the same |
| JP5248994B2 (ja) * | 2007-11-30 | 2013-07-31 | 株式会社半導体エネルギー研究所 | 光電変換装置の製造方法 |
| JP5248995B2 (ja) | 2007-11-30 | 2013-07-31 | 株式会社半導体エネルギー研究所 | 光電変換装置の製造方法 |
| FR2925221B1 (fr) | 2007-12-17 | 2010-02-19 | Commissariat Energie Atomique | Procede de transfert d'une couche mince |
| JP5572307B2 (ja) | 2007-12-28 | 2014-08-13 | 株式会社半導体エネルギー研究所 | 光電変換装置の製造方法 |
| US8481357B2 (en) | 2008-03-08 | 2013-07-09 | Crystal Solar Incorporated | Thin film solar cell with ceramic handling layer |
| US8030119B2 (en) | 2008-03-08 | 2011-10-04 | Crystal Solar, Inc. | Integrated method and system for manufacturing monolithic panels of crystalline solar cells |
| EP2105972A3 (en) * | 2008-03-28 | 2015-06-10 | Semiconductor Energy Laboratory Co, Ltd. | Photoelectric conversion device and method for manufacturing the same |
| KR101500684B1 (ko) * | 2008-04-17 | 2015-03-10 | 삼성디스플레이 주식회사 | 캐리어 기판 및 이를 이용한 가요성 표시 장치의 제조 방법 |
| US7947523B2 (en) * | 2008-04-25 | 2011-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing photoelectric conversion device |
| US8330126B2 (en) | 2008-08-25 | 2012-12-11 | Silicon Genesis Corporation | Race track configuration and method for wafering silicon solar substrates |
| US8039877B2 (en) * | 2008-09-09 | 2011-10-18 | Fairchild Semiconductor Corporation | (110)-oriented p-channel trench MOSFET having high-K gate dielectric |
| US20100108134A1 (en) * | 2008-10-31 | 2010-05-06 | Crystal Solar, Inc. | Thin two sided single crystal solar cell and manufacturing process thereof |
| DE102009004559A1 (de) * | 2009-01-14 | 2010-07-22 | Institut Für Solarenergieforschung Gmbh | Verfahren zum Herstellen eines Halbleiterbauelementes, insbesondere einer Solarzelle, auf Basis einer Halbleiterdünnschicht mit einem direkten Halbleitermaterial |
| US8329557B2 (en) | 2009-05-13 | 2012-12-11 | Silicon Genesis Corporation | Techniques for forming thin films by implantation with reduced channeling |
| TWI504002B (zh) * | 2009-06-05 | 2015-10-11 | Semiconductor Energy Lab | 光電轉換裝置 |
| FR2947098A1 (fr) * | 2009-06-18 | 2010-12-24 | Commissariat Energie Atomique | Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince |
| JP5224470B2 (ja) * | 2009-07-31 | 2013-07-03 | 国立大学法人東北大学 | 光電変換部材 |
| JP5509448B2 (ja) * | 2009-09-07 | 2014-06-04 | 国立大学法人埼玉大学 | 基板スライス方法 |
| US20110056532A1 (en) * | 2009-09-09 | 2011-03-10 | Crystal Solar, Inc. | Method for manufacturing thin crystalline solar cells pre-assembled on a panel |
| JP5706670B2 (ja) | 2009-11-24 | 2015-04-22 | 株式会社半導体エネルギー研究所 | Ｓｏｉ基板の作製方法 |
| TW201210058A (en) * | 2010-05-12 | 2012-03-01 | Applied Materials Inc | Method of manufacturing crystalline silicon solar cells using epitaxial deposition |
| JP5902406B2 (ja) * | 2010-06-25 | 2016-04-13 | 株式会社半導体エネルギー研究所 | 分離方法および半導体装置の作製方法 |
| US8809097B1 (en) * | 2010-09-22 | 2014-08-19 | Crystal Solar Incorporated | Passivated emitter rear locally patterned epitaxial solar cell |
| WO2012129184A1 (en) | 2011-03-18 | 2012-09-27 | Crystal Solar, Inc. | Insitu epitaxial deposition of front and back junctions in single crystal silicon solar cells |
| JP5440550B2 (ja) * | 2011-05-02 | 2014-03-12 | ソニー株式会社 | 薄膜半導体の製造方法 |
| JP5440549B2 (ja) * | 2011-05-02 | 2014-03-12 | ソニー株式会社 | 薄膜半導体の製造方法 |
| JP5360127B2 (ja) * | 2011-05-02 | 2013-12-04 | ソニー株式会社 | 薄膜半導体の製造方法 |
| US9040392B2 (en) * | 2011-06-15 | 2015-05-26 | International Business Machines Corporation | Method for controlled removal of a semiconductor device layer from a base substrate |
| JP2011216920A (ja) * | 2011-08-05 | 2011-10-27 | Shin-Etsu Chemical Co Ltd | 単結晶シリコン太陽電池 |
| JP2013058562A (ja) | 2011-09-07 | 2013-03-28 | Semiconductor Energy Lab Co Ltd | 光電変換装置 |
| JP6199323B2 (ja) * | 2012-02-29 | 2017-09-20 | ソレクセル、インコーポレイテッド | 効率的化合物の半導体太陽電池のための構造及び方法 |
| US9111980B2 (en) | 2012-09-04 | 2015-08-18 | Applied Materials, Inc. | Gas exhaust for high volume, low cost system for epitaxial silicon deposition |
| WO2014058612A1 (en) | 2012-10-09 | 2014-04-17 | Applied Materials, Inc. | Indexed inline substrate processing tool |
| US9082692B2 (en) | 2013-01-02 | 2015-07-14 | Micron Technology, Inc. | Engineered substrate assemblies with epitaxial templates and related systems, methods, and devices |
| CN106165120B (zh) * | 2014-03-31 | 2018-01-30 | 国立研究开发法人科学技术振兴机构 | 太阳能电池及太阳能电池的制造方法 |
| CN109217818B (zh) * | 2018-09-06 | 2019-11-01 | 张金丹 | 一种光伏组件紫外老化试验用支撑固定机构及其使用方法 |
| CN109354715B (zh) * | 2018-11-05 | 2020-10-30 | 江苏师范大学 | 一种塑料填充剂及其应用 |
| KR20210008276A (ko) * | 2019-07-12 | 2021-01-21 | 삼성디스플레이 주식회사 | 화학 기계적 연마 장치, 화학 기계적 연마 방법 및 이를 이용한 표시장치 제조 방법 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0191503A3 (en) * | 1980-04-10 | 1986-09-10 | Massachusetts Institute Of Technology | Method of producing sheets of crystalline material |
| JP3112106B2 (ja) * | 1991-10-11 | 2000-11-27 | キヤノン株式会社 | 半導体基材の作製方法 |
| JP3261685B2 (ja) * | 1992-01-31 | 2002-03-04 | キヤノン株式会社 | 半導体素子基体及びその作製方法 |
| CA2062023A1 (en) * | 1992-02-10 | 1993-08-11 | Jagroop S. Dahiya | Novel fungal strains and use thereof in antibiotic production |
| US5444302A (en) * | 1992-12-25 | 1995-08-22 | Hitachi, Ltd. | Semiconductor device including multi-layer conductive thin film of polycrystalline material |
| JPH06267848A (ja) * | 1993-03-10 | 1994-09-22 | Shin Etsu Handotai Co Ltd | エピタキシャルウエーハ及びその製造方法 |
| US5459081A (en) * | 1993-12-21 | 1995-10-17 | Nec Corporation | Process for transferring a device to a substrate by viewing a registration pattern |
-
1995
- 1995-02-02 JP JP03765595A patent/JP3381443B2/ja not_active Expired - Lifetime
-
1996
- 1996-02-01 US US08/595,382 patent/US5811348A/en not_active Ceased
- 1996-02-01 KR KR1019960002396A patent/KR100403690B1/ko not_active IP Right Cessation
-
2004
- 2004-12-23 US US11/022,429 patent/USRE42830E1/en not_active Expired - Lifetime
-
2011
- 2011-08-29 US US13/220,372 patent/USRE45017E1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR100403690B1 (ko) | 2003-12-06 |
| KR960032576A (ko) | 1996-09-17 |
| USRE45017E1 (en) | 2014-07-15 |
| US5811348A (en) | 1998-09-22 |
| USRE42830E1 (en) | 2011-10-11 |
| JPH08213645A (ja) | 1996-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3381443B2 (ja) | 基体から半導体層を分離する方法、半導体素子の製造方法およびｓｏｉ基板の製造方法 | |
| US5458694A (en) | Multispectral photovoltaic component comprising a stack of cells, and method of manufacture | |
| US7846759B2 (en) | Multi-junction solar cells and methods of making same using layer transfer and bonding techniques | |
| JP3962465B2 (ja) | 半導体部材の製造方法 | |
| JP3112121B2 (ja) | 半導体基材の作製方法および半導体部材 | |
| KR100442105B1 (ko) | 소이형 기판 형성 방법 | |
| KR100440853B1 (ko) | 박막 반도체, 태양전지 및 발광 다이오드의 제조 방법 | |
| EP0867923B1 (en) | Process of separating a layer | |
| KR100304161B1 (ko) | 반도체부재의제조방법 | |
| US5716459A (en) | Monolithically integrated solar cell microarray and fabrication method | |
| JP3214631B2 (ja) | 半導体基体及びその作製方法 | |
| US9048289B2 (en) | Formation of thin layers of semiconductor materials | |
| US20080211061A1 (en) | Method For the Fabrication of GaAs/Si and Related Wafer Bonded Virtual Substrates | |
| JPH0421334B2 (ja) | ||
| US20130056053A1 (en) | Solar cell | |
| JP2000150409A (ja) | 支持基板上に薄い層を形成するための方法 | |
| JPH1093122A (ja) | 薄膜太陽電池の製造方法 | |
| JP2009539255A (ja) | 薄膜光起電構造および製造 | |
| JPH114008A (ja) | 薄膜太陽電池の製造方法 | |
| JP2000036609A (ja) | 太陽電池の製造方法と薄膜半導体の製造方法、薄膜半導体の分離方法及び半導体形成方法 | |
| US20060205181A1 (en) | Method for forming an optical silicon layer on a support and use of said method in the production of optical components | |
| JP4003546B2 (ja) | Ｓｏｉ基板の製造方法および半導体素子の製造方法 | |
| JP3927977B2 (ja) | 半導体部材の製造方法 | |
| JPH10150211A (ja) | 薄膜単結晶半導体太陽電池およびその製造方法 | |
| JP2003078118A (ja) | 半導体部材の製造方法及び半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20031127 |
|
| A072 | Dismissal of procedure [no reply to invitation to correct request for examination] |
Free format text: JAPANESE INTERMEDIATE CODE: A072 Effective date: 20040210 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071220 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081220 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091220 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091220 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101220 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101220 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111220 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111220 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121220 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121220 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131220 Year of fee payment: 11 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |