JP5902406B2 - 分離方法および半導体装置の作製方法 - Google Patents

分離方法および半導体装置の作製方法 Download PDF

Info

Publication number
JP5902406B2
JP5902406B2 JP2011137264A JP2011137264A JP5902406B2 JP 5902406 B2 JP5902406 B2 JP 5902406B2 JP 2011137264 A JP2011137264 A JP 2011137264A JP 2011137264 A JP2011137264 A JP 2011137264A JP 5902406 B2 JP5902406 B2 JP 5902406B2
Authority
JP
Japan
Prior art keywords
semiconductor element
layer
element layer
separation
holding substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011137264A
Other languages
English (en)
Other versions
JP2012028755A5 (ja
JP2012028755A (ja
Inventor
章裕 千田
章裕 千田
薫 波多野
薫 波多野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2011137264A priority Critical patent/JP5902406B2/ja
Publication of JP2012028755A publication Critical patent/JP2012028755A/ja
Publication of JP2012028755A5 publication Critical patent/JP2012028755A5/ja
Application granted granted Critical
Publication of JP5902406B2 publication Critical patent/JP5902406B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/19—Delaminating means
    • Y10T156/1906—Delaminating means responsive to feed or shape at delamination

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Description

開示される発明の一態様は、分離装置、分離方法、及び半導体素子の作製方法に関する。
近年、絶縁表面を有する基板上に形成された半導体薄膜を用いて薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）のような半導体素子を構成する技術が注目されている。薄膜トランジスタは、集積回路、電気光学装置、光電変換装置、無線交信装置のような電気デバイスに広く応用され、特に画像表示装置のスイッチング素子としての開発が急がれている（特許文献１、特許文献２及び特許文献３参照）。
このような画像表示装置を利用したアプリケーションは様々なものがあるが、特に携帯機器への利用が注目されている。そのため、可撓性を有する基板、代表的にはフレキシブルなプラスチックフィルムの上にＴＦＴ素子を形成することが試みられている（特許文献１、特許文献２及び特許文献３参照）。
特開２００３−１７４１５３号公報 特開２００４−２４７４０５号公報 特開２００７−６７３８１号公報
従来技術における基板と半導体素子を分離する工程は、工程数が多いという問題点がある。
例えば特許文献２においては、第１の基板上に金属膜及び酸化物膜からなる分離層を積層し、分離層上に、半導体素子層を形成する。半導体素子層上に第２の基板を貼り付け、第１の基板に第３の基板を貼り付ける。
その後、金属膜及び酸化物膜を物理的に引きはがすことにより、金属膜及び酸化物膜を分離する。これにより第２の基板側の半導体素子層と、第３の基板側の第１の基板及び金属膜を分離する。
次いで半導体素子層を素子基板に貼り付ける。その後半導体素子層から第２の基板を剥離する。以上により、素子基板上に形成された半導体素子層を得る。
このように、従来の分離工程では、第１の基板と半導体素子層の両方に、支持基板を貼り付ける工程と剥離する工程がある。このため全体の工程数が多くなる。
上記を鑑み、開示される発明の一態様は、基板と半導体素子を分離する工程において、従来より工程数を削減することを課題の一とする。
また開示される発明の一態様は、従来より工程数を削減する分離装置を得ることを課題の一とする。
また開示される発明の一態様は、分離工程において工程数を削減することより、作製コストを抑制することを課題の一とする。
また開示される発明の一態様は、半導体素子作製における生産性を向上させることを課題の一とする。
開示される一態様では、分離工程の際に多孔質体が設けられたステージを有する分離装置を用い、半導体素子層、又は、分離層及び半導体素子層が最初に形成される基板（以下「保持基板」という）を吸着保持する。これにより、半導体素子層及び保持基板に貼り付ける基板（以下「支持基板」という）の数を減少させる。当該支持基板の数を減少させることにより、支持基板を貼り付ける工程及び分離する工程を削減することができる。これにより、作製工程数を従来より削減することができる。また作製工程数を削減することにより、作製コストを抑制することができる。
また開示される一態様では、当該多孔質体の一つの角部、又は当該多孔質体及びステージの角部を、曲面に面取り加工する。分離工程の際に、保持基板の角部を除去し、半導体素子層の一部を露出させる。保持基板の端部は、保持基板に切り込みを入れ、当該保持基板の端部を持ち上げる。分離層及び分離層の上部に接して設けられている層は密着性が弱い。並びに、分離層及び分離層の下部に接して設けられている層は密着性が弱い。そのため、保持基板に切れ込みを入れた状態で当該保持基板の端部を持ち上げると、半導体素子層を残して保持基板端部のみを除去することができる。
上下動が可能な治具により、半導体素子層の当該露出した領域をステージ側へ押し下げる。半導体素子層の当該露出した領域を押し下げると、分離層とその上に設けられている保持基板との密着性が弱いので、半導体素子層が分離する。
半導体素子層が露出した領域で、下向きの力をかけることにより、弱い力で容易に半導体素子層のみを分離することが可能である。
更に治具を押し下げることにより、半導体素子層を当該曲率半径を有するステージの一部に沿って湾曲させる。
これにより半導体素子層及び保持基板との間に、半導体素子層が分離層から分離した隙間が形成される。
当該治具を用いて、半導体素子層が分離層から分離した隙間から保持基板を持ち上げる。この際、保持基板が湾曲するように持ち上げると、単位時間当たりに分離する領域が線状もしくは帯状になる。一方、保持基板を垂直に持ち上げると、単位時間当たりに分離する領域が面状になる。よって、保持基板が湾曲するように持ち上げると、保持基板を垂直に持ち上げた場合と比較して、弱い力で分離することができる。
以上から開示される発明の一態様に示されるステージを用いて、半導体素子層及び保持基板を分離すると、半導体素子層及び保持基板の分離が容易となる。半導体素子層及び保持基板の分離が容易となるので、半導体素子作製における生産性を向上させることが可能となる。
開示される発明の一態様は、分離装置に関する。当該分離装置は、枠体と、当該枠体の上部に設けられ、角部が曲面に面取り加工された多孔質体と、当該多孔質体及び枠体の内部を吸引する吸引手段とを有することを特徴とする。当該分離装置は、被分離体の一部を下側に押し下げる機能を有する手段と、被分離体の別の一部を持ち上げる機能を有する手段を有する治具とを有することを特徴とする。
開示される発明の一態様は、分離方法に関する。当該分離方法では、保持基板上に、分離層及び半導体素子層を積層する。当該保持基板の一部及び分離層の一部を除去して、半導体素子層の一部を露出させる。当該半導体素子層、分離層、及び保持基板の積層体を、角部が曲面に面取り加工された多孔質体上に吸着保持させる。当該露出した半導体素子層の一部を押し下げることにより、当該露半導体素子層の一部を当該多孔質体の曲面に面取り加工された角部に沿って湾曲させる。当該半導体素子層の一部を湾曲させることにより、当該半導体素子層及び当該保持基板の間に隙間を形成する。当該保持基板を持ち上げることにより、当該分離層を介して、当該隙間から当該半導体素子層と保持基板を分離することを特徴とする。
開示される発明の一態様は、半導体素子の作製方法に関する。当該半導体素子の作製方法では、保持基板上に、分離層を形成する。当該分離層上に、薄膜トランジスタを含む半導体素子層を形成する。当該保持基板の一部及び分離層の一部を除去して、半導体素子層の一部を露出させる。当該半導体素子層、分離層、及び保持基板の積層体を、角部が曲面に面取り加工された多孔質体上に吸着保持させる。当該露出した半導体素子層の一部を押し下げることにより、当該半導体素子層の一部を当該多孔質体の曲面に面取り加工された角部に沿って湾曲させる。当該半導体素子層の一部を湾曲させることにより、当該半導体素子層及び当該保持基板の間に隙間を形成する。当該保持基板を持ち上げることにより、当該分離層を介して、当該隙間から当該半導体素子層と保持基板を分離することを特徴とする。
開示される発明の一態様は、分離方法に関する。当該分離方法では、保持基板上に、分離層及び半導体素子層を積層する。当該保持基板の一部及び分離層の一部を除去して、半導体素子層の一部を露出させる。当該半導体素子層、分離層、及び保持基板の積層体を、曲面に面取り加工された角部を有するステージ上に吸着保持させる。当該露出した半導体素子層の一部を押し下げることにより、当該露出した半導体素子層の一部を当該ステージの曲面に面取り加工された角部に沿って湾曲させる。当該半導体素子層の一部を湾曲させることにより、当該半導体素子層及び当該保持基板の間に隙間を形成する。当該保持基板を持ち上げることにより、当該分離層を介して、当該隙間から当該半導体素子層と保持基板を分離することを特徴とする。
開示される発明の一態様は、半導体素子の作製方法に関する。当該半導体素子の作製方法では、保持基板上に、分離層を形成する。当該分離層上に、薄膜トランジスタを含む半導体素子層を形成する。当該保持基板の一部及び分離層の一部を除去して、半導体素子層の一部を露出させる。当該半導体素子層、分離層、及び保持基板の積層体を、角部が曲面に面取り加工されたステージ上に吸着保持させる。当該露出した半導体素子層の一部を押し下げることにより、当該露出した半導体素子層の一部を当該ステージの曲面に面取り加工された角部に沿って湾曲させる。当該半導体素子層の一部を湾曲させることにより、当該半導体素子層及び当該保持基板の間に隙間を形成する。当該保持基板を持ち上げることにより、当該分離層を介して、当該隙間から当該半導体素子層と保持基板を分離することを特徴とする。
開示される発明の一態様において、当該多孔質体は、多孔質構造を有するセラミック、多孔質構造を有する金属、多孔質構造を有する樹脂のいずれか１つを含むことを特徴とする。
開示される発明の一態様において、当該半導体素子層に接して、強度保持層が形成されることを特徴とする。
開示される発明の一態様において、当該強度保持層は、ＵＶ剥離フィルムあるいは水溶性樹脂であることを特徴とする。
開示される発明の一態様により、基板と半導体素子を分離する工程において、従来より工程数を削減することができる。
また開示される発明の一態様により、従来より工程数を削減する分離装置を得ることができる。
また開示される発明の一態様は、分離工程において工程数を削減することにより、作製コストを抑制することができる。
また開示される発明の一態様により、半導体素子作製における生産性を向上させることができる。
分離装置の断面図。 半導体素子の作製方法を示す断面図。 半導体素子の作製方法を示す断面図。 半導体素子の作製方法を示す断面図。 分離装置の断面図。 半導体素子の作製方法を示す断面図。 半導体素子の作製方法を示す断面図。 分離装置の断面図。 半導体素子の作製方法を示す断面図。 半導体素子の作製方法を示す断面図。 曲率半径Ｒを求める方法を説明する図。 損傷が生じた半導体素子層を示す写真。 分離装置の断面図。 半導体素子の作製方法を示す断面図。 分離装置の上面図。 分離装置の断面図及び上面図。 半導体素子の作製方法を示す断面図。 半導体素子の作製方法を示す断面図。 分離装置の断面図。 分離装置の断面図。 分離装置の断面図。 分離装置の断面図。
以下、本明細書に開示された発明の実施の態様について、図面を参照して説明する。但し、本明細書に開示された発明は多くの異なる態様で実施することが可能であり、本明細書に開示された発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、以下に示す図面において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
＜分離装置について＞
図１は本実施の形態の分離装置１００の構成を示す図であり、図５は分離装置１００の一部を拡大した拡大図である。分離装置１００は、曲面に面取り加工された角部１０６を有するステージ１０１と、突起部１１０を有する治具１０７と、吸引手段１０８を有している。ステージ１０１には、当該曲面に面取り加工された角部１０９を有する多孔質体１０２、及び、多孔質体１０２を囲繞する枠体１０３を有する基台１０４が設けられている。多孔質体１０２は、枠体１０３の上部に設けられており、被吸着物を吸着保持する。多孔質体１０２は、例えば、多孔質構造を有するセラミック、多孔質構造を有する金属、多孔質構造を有する樹脂等の多孔質材料を用いて形成されており、通気性を有するものである。当該多孔質体１０２は、０．１μｍ以上１０μｍ未満の径を有する気孔を複数有している。
枠体１０３には連通管１０５が連通されており、連通管１０５は吸引手段１０８に連通されている。吸引手段１０８は、連通管１０５を通して、基台１０４（多孔質体１０２及び枠体１０３）の内部を吸引する。これにより、多孔質体１０２上の被吸着物が吸着保持される。
後述する分離工程において、ステージ１０１の曲面に面取り加工された角部１０６及び多孔質体１０２の曲面に面取り加工された角部１０９に沿って、治具１０７により半導体素子層２０３を湾曲させる。ただし、角部１０６の全部が一様な曲率半径を有していなくてもよい。後述する分離工程で、半導体素子層２０３及び保持基板２０１との間に、半導体素子層２０３を分離層２０２から分離することにより隙間２１２を形成し、該隙間２１２に治具１０７の突起部１１０を入れることが可能な程度な曲率半径を有しておればよい。もちろん、角部１０６の全部が一様で連続した曲率半径を有していてもよい。
そのためステージ１０１の角部１０６及び多孔質体１０２の角部１０９の曲率半径Ｒは、半導体素子層２０３が損傷を受けない程度の曲率半径に設定する必要がある。当該曲率半径Ｒの値については、後述する。
また後述する分離工程において、治具１０７の突起部１１０を保持基板２０１に接触させ、治具１０７を持ち上げることにより、保持基板２０１を持ち上げる。これにより、分離層２０２を介して、保持基板２０１と半導体素子層２０３を分離する。なお治具１０７を駆動する駆動装置を設け、治具１０７を自動的に駆動させてもよい。
なお図１及び図５では、曲面に面取り加工された角部１０６は、ステージ１０１の端部である。しかし、ステージ１０１の端部が、必ず曲面に面取り加工されていなくてもよい。図１９に、ステージ１０１の端部が、曲面に面取り加工された角部１０６及び平坦部１２５を有する例を示す。
ステージ１０１の端部が平坦部１２５を有して場合でも、曲面に面取り加工された角部１０６が設けられているので、分離工程には問題を生じない。曲面に面取り加工された角部１０６が設けられていることにより、後述する分離工程で、半導体素子層２０３及び保持基板２０１との間に隙間２１２が形成される。曲面に面取り加工された角部１０６が設けられていることにより、該隙間２１２に治具１０７を入れることができるので好適である。
本実施の形態の分離装置を用いることにより、分離工程における工程数を従来より削減することができる。また、分離工程における工程数を削減できるので、作製コストを抑制することができる。さらに、半導体素子作製における生産性を向上させることが可能となる。
＜ステージの構成について＞
曲率半径Ｒの具体的な値について、図１１（Ａ）〜図１１（Ｂ）及び図１２（Ａ）〜図１２（Ｂ）を用いて説明する。
半導体素子層２０３は、分離工程においてステージ１０１及び多孔質体１０２の曲面に面取り加工された角部に沿って曲げられる。この際に半導体素子層２０３が損傷を受けると、半導体素子の生産性が低下してしまう。
そこで、当該角部の曲率半径Ｒの値を決定する実験を行った。
図１１（Ｂ）に、基体４０５の構造を示す。基体４０５は、ＵＶ剥離フィルム４０１、水溶性樹脂４０２、タングステン膜４０３、及び酸化珪素膜４０４を有する。ＵＶ剥離フィルム４０１及び水溶性樹脂４０２は、上記の強度保持層２０４に相当する。またタングステン膜４０３及び酸化珪素膜４０４は、分離層２０２に相当する。
ＵＶ剥離フィルム４０１として、ポリエチレンテレフタレートを有するＵＶ剥離テープ「ＵＤＴ−１０２５ＭＣ」（株式会社 トーヨーアドテック製）（厚さ３００μｍ）を用いた。また水溶性樹脂４０２として、アクリル系樹脂「アロニックス（登録商標） ＶＬ−ＷＳＨＬ１０」（東亞合成株式会社製）（厚さ３０μｍ）を用いた。タングステン膜４０３は、スパッタ法により膜厚５０ｎｍ、酸化珪素膜４０４は、スパッタ法により膜厚２００ｎｍとなるように成膜した。
また、基体４０５を幅ＡＢが長さａである板４０６に貼り付け、板４０６に貼り付けた状態で、基体４０５にクラック（損傷）が発生するまで、基体４０５を湾曲させた。板４０６の表面Ｃから湾曲させた基体４０５の頂点Ｄまでの距離ＣＤである長さｂを測定した。湾曲させた基体４０５を中心Ｏを有する弧とみなし、直角三角形ＯＢＣの一辺の長さＯＢである曲率半径Ｒを計算した。
板４０６の幅ＡＢは３００ｍｍ、板４０６の表面Ｃから基体４０５の頂点Ｄまでの距離ｂは４５ｍｍであった。その結果、直角三角形ＯＢＣの一辺の長さＯＢである曲率半径Ｒは２７．２５ｃｍとなった。
以上の結果から、ステージ１０１及び多孔質体１０２の曲率半径Ｒは２７ｃｍ以上、より好ましくは。２７．５ｃｍ以上が好ましい。さらにステージ１０１及び多孔質体１０２の曲率半径Ｒが２８ｃｍ以上であると、損傷を生じる恐れがほぼなくなるので、さらに好ましい。曲率半径Ｒが２７ｃｍより小さいと、強度保持層２０４を湾曲させた際に、強度保持層２０４に接して設けられている半導体素子層２０３に、損傷が生じる恐れがある。
図１２（Ａ）及び図１２（Ｂ）は、曲率半径Ｒが２７．２５ｃｍの場合に、強度保持層２０４及び半導体素子層２０３に損傷が生じた様子を示す写真である。
図１２（Ａ）及び図１２（Ｂ）に示すように、曲率半径Ｒの値が適切でないと、半導体素子層２０３にクラックが発生することが明らかになった。
＜分離方法及び半導体素子層の作製方法について＞
本実施の形態の分離方法及び半導体素子層の作製方法を以下に説明する。
まず保持基板２０１を用意する。保持基板２０１上に分離層２０２及び半導体素子層２０３を形成する（図２（Ａ）参照）。
保持基板２０１としては、石英基板、半導体基板、ガラス基板、金属基板などを用いればよい。
分離層２０２は、プラズマＣＶＤ法やスパッタリング法等により、金属層の単層、或いは当該金属層とその酸化膜の積層膜を形成する。当該金属層の金属元素として、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）から選ばれた少なくとも一つの元素を用いる。本実施の形態では、分離層２０２として、タングステン膜を形成する。
後述する分離工程において、分離層２０２と分離層２０２の下部に接して設けられる層（本実施の形態では、保持基板２０１）との密着性が弱いこと、並びに、分離層２０２の上部に接して設けられる層（本実施の形態では、半導体素子層２０３、より具体的には、後述する絶縁膜１１２）との密着性が弱いことを利用して分離を行う。
また分離層２０２の内部から分離が起こることもあり、分離層２０２の内部からの分離を利用して分離工程を行うこともできる。分離層２０２を金属層とその酸化膜の積層膜を用いた場合は、当該金属層とその酸化膜との間の密着性が弱いことを利用して分離を行う。或いは、当該金属酸化膜の脆弱さを利用し、当該金属酸化膜内部から分離が起こることを利用して、分離工程を行うこともできる。
或いは、分離層２０２を金属層の単層で形成した場合でも、当該金属層に酸素を含む絶縁膜が形成されていると、当該金属層と絶縁膜との界面に、金属酸化膜が形成される。このような金属酸化膜は、後述の薄膜トランジスタ１１３を形成する過程における加熱工程により、酸素を含む絶縁膜から金属層に酸素が移動することにより形成される。以上のように金属層と絶縁膜との界面に、金属酸化膜が形成されると、金属層と金属酸化膜の界面、あるいは金属酸化膜内部から分離が起こり、これを利用して分離工程を行うことができる。
本実施の形態では、半導体素子層２０３として、薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）を有する層を形成する。
半導体素子層２０３の構造の一例を図６（Ａ）に示す。図６（Ａ）に示す半導体素子層２０３は、絶縁膜１１２、絶縁膜１１２上に形成された薄膜トランジスタ１１３、薄膜トランジスタ１１３を覆う絶縁膜１２２、絶縁膜１２２上に形成された電極１２３を有している。
絶縁膜１１２は下地膜として機能する膜である。絶縁膜１１２として、プラズマＣＶＤ法やスパッタリング法等により、珪素の酸化物、珪素の窒化物、窒素を含む珪素の酸化物、酸素を含む珪素の窒化物等を形成する。
図６（Ａ）に示す薄膜トランジスタ１１３は、ソース領域、ドレイン領域、及びチャネル形成領域を含む島状半導体膜１１７、島状半導体膜１１７上にゲート絶縁膜１１８、ゲート絶縁膜１１８上にゲート電極１１９、ゲート絶縁膜１１８及びゲート電極１１９上に絶縁膜１２０、絶縁膜１２０上に形成され、当該ソース領域及びドレイン領域に電気的に接続される電極１１１を有する。
なお、薄膜トランジスタ１１３の構造は、図６（Ａ）に示す構造に限られるものではなく、図６（Ａ）に示す構造以外の構造を有する薄膜トランジスタを用いても良い。例えば、薄膜トランジスタ１１３として、ゲート電極１１９の両端にサイドウォールが形成され、ＬＤＤ領域（低濃度不純物領域）を有するトップゲート型の薄膜トランジスタや、ボトムゲート型の薄膜トランジスタ、シリサイド領域を有する薄膜トランジスタなど、公知の薄膜トランジスタの構造を適用することができる。
薄膜トランジスタ１１３上には、絶縁膜１２２が形成される。絶縁膜１２２は、公知の手段により、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜などの無機材料、ポリイミド、ポリアミド、ベンゾシクロブテン、アクリル、エポキシなどの有機材料、シロキサンなどを用いて形成される。また絶縁膜１２２は、当該材料を用いて単層または積層で形成する。なお本明細書において、酸化窒化珪素膜及び窒化酸化珪素膜は、前者は窒素よりも酸素を多く含み、後者は酸素よりも窒素を多く含むという意味で使い分けている。
絶縁膜１２２上には、薄膜トランジスタ１１３の電極１１１と電気的に接続される電極１２３が形成されている。電極１２３は、金属膜などを用いて形成される。本実施の形態では、電極１２３として、窒化チタン膜をスパッタ法で形成する。
半導体素子層２０３に接して、強度保持層２０４を設ける（図２（Ｂ）及び図６（Ｂ）参照）。強度保持層２０４は、後の工程で半導体素子層２０３から剥離するので、ＵＶ（紫外線）剥離フィルムや水溶性樹脂等の剥離可能な樹脂層を用いる。また当該ＵＶ（紫外線）剥離フィルムや水溶性樹脂を積層した積層体を、強度保持層２０４として用いてもよい。強度保持層２０４は、分離工程において、半導体素子層２０３を保護する機能を有する。なお半導体素子層２０３が分離工程で損傷を受けない程度の強度を有する場合は、強度保持層２０４を設けなくてもよい。なお保持基板２０１、分離層２０２、半導体素子層２０３、及び強度保持層２０４の積層体は、分離される対象物であるので、被分離体とも言える。
次いで、保持基板２０１の一部の領域２０５をスクライバ等を用いて除去する（図２（Ｃ）参照）。スクライバとは、基板に細い溝（スクライブ溝）を形成した後でスクライブ溝に衝撃を与え、スクライブ溝に沿った亀裂を発生させて基板を分断する装置である。本実施の形態では、保持基板２０１に切り込みを入れ、保持基板２０１の一部の領域２０５を持ち上げることで、当該領域２０５を除去する。分離層２０２及び保持基板２０１の密着性が弱いので、保持基板２０１に切れ込みを入れた状態で、当該保持基板２０１の一部の領域２０５を持ち上げると、半導体素子層２０３を残して保持基板２０１の一部の領域２０５のみを除去することができる。
また保持基板２０１の一部の領域２０５を除去する際に、分離層２０２の一部を除去してもよいし、当該分離層２０２の一部が半導体素子層２０３上に残ってもよい。保持基板２０１の一部の領域２０５を除去することにより、半導体素子層２０３の一部が露出する。
次いで、強度保持層２０４が多孔質体１０２に接するように、強度保持層２０４、半導体素子層２０３、分離層２０２、保持基板２０１の積層体を配置する。このとき、露出した半導体素子層２０３の一部を、多孔質体１０２の曲面に面取り加工された角部１０９、及びステージ１０１の曲面に面取り加工された角部１０６の上に配置する。これにより、多孔質体１０２及びステージ１０１、並びに強度保持層２０４との間に隙間２１１が形成される。また多孔質体１０２及び枠体１０３を含む基台１０４は、連通管１０５を介して吸引手段１０８により吸引される。これにより、当該積層体が多孔質体１０２に吸着保持される（図３（Ａ）参照）。
次いで、突起部１１０を有する治具１０７により、当該露出した半導体素子層２０３の一部を押し下げる。
露出した半導体素子層２０３の一部を押し下げると、分離層２０２とその上に設けられている保持基板２０１との密着性が弱いので、半導体素子層２０３が剥離する。これにより保持基板２０１及び半導体素子層２０３との間に隙間２１２が形成される（図３（Ｂ）参照）。半導体素子層２０３が露出した一部に、下向きの力をかけることにより、弱い力で容易に半導体素子層２０３のみを剥離し、隙間２１２を形成することが可能である。
更に治具１０７により露出した半導体素子層２０３の一部を下側に押し下げ、露出した半導体素子層２０３の一部を、多孔質体１０２の曲面に面取り加工された角部１０９、及び曲面に面取り加工されたステージ１０１の角部１０６に沿って湾曲させる。これにより半導体素子層２０３及び保持基板２０１との間に、半導体素子層２０３が分離層２０２から均一に分離した隙間２１２を形成する。
上述の工程の際に、治具１０７により、半導体素子層２０３は、多孔質体１０２の曲面に面取り加工された角部１０９、及びステージ１０１の曲面に面取り加工された角部１０６に沿って湾曲する。しかし、角部１０９及び角部１０６曲率半径Ｒは、半導体素子層２０３に損傷を受けない範囲に設定しているので、半導体素子層２０３が損傷を受けることはない。なお当該曲率半径Ｒの値については、上述したとおりである。
次いで、治具１０７の突起部１１０を隙間２１２に入れ、突起部１１０を当該露出した半導体素子層２０３の一部に接触させる。突起部１１０を当該露出した半導体素子層２０３の一部に接触させた状態で、治具１０７を持ち上げる。治具１０７を持ち上げることにより、保持基板２０１を持ち上げる。治具１０７を用いて、半導体素子層２０３が分離層２０２から均一に分離した隙間２１２側から保持基板２０１を持ち上げる（図４（Ａ）参照）。この際、保持基板２０１がステージ１０１に対して湾曲するように持ち上げる。湾曲するように持ち上げることにより、単位時間当たりに分離する領域が線状もしくは帯状になり、垂直に持ち上げて面状の領域を同時に分離する場合と比較して弱い力で剥離することができる。保持基板２０１を持ち上げることにより、分離層２０２を介して、保持基板２０１と半導体素子層２０３を分離する（図４（Ｂ）及び図６（Ｃ）参照）。
なお、治具１０７及びステージ１０１の曲面に面取り加工された角部１０６の位置関係を、図１５（Ａ）及び図１５（Ｂ）に示す。
図１５（Ａ）において、ステージ１０１の曲面に面取り加工された角部１０６は、ステージ１０１の一つの角の周辺である。治具１０７は、除去された保持基板２０１の一部の領域２０５における一番長い辺に対して対向するように配置される。
図１５（Ｂ）において、ステージ１０１の曲面に面取り加工された角部１０６は、ステージ１０１の一つの辺の周辺である。治具１０７は、除去された保持基板２０１の一部の領域２０５における一番長い辺に対して対向するように配置される。
また治具１０７を駆動する駆動装置を設け、上述の分離工程において治具１０７を自動的に駆動させてもよい。
なお、半導体素子層２０３が分離層２０２から均一に分離する隙間２１２に、水などの液体を添加しても良い。液体を加えることによって、分離時に発生する静電気の放電を抑えられ、分離の際に必要な引き剥がす力も抑えることができる。
液体の種類として、純水よりも比抵抗が低い水溶液を用いることができる。すなわち、水を溶媒とし、その溶媒に溶質となる物質が溶けた水溶液を用いることができる。水溶液の性質は酸性、アルカリ性、中性のいずれでもよい。例えば、酸や塩基が溶けている水溶液、塩（塩は、酸性塩、アルカリ性塩、正塩のいずれでもよい。）が溶けている水溶液などを用いることができる。液体に用いることができる水溶液としては、具体的には、二酸化炭素（ＣＯ２）の水溶液、塩化水素（ＨＣｌ）の水溶液（塩酸）、水酸化テトラメチルアンモニウムの水溶液、塩化アンモニウム（ＮＨ４Ｃｌ）の水溶液などが挙げられる。
液体には二酸化炭素の水溶液、塩化水素の水溶液のような、常温（２５℃）、大気圧で気体となる分子が水に溶けた水溶液が好ましい。それは、液体を乾燥したとき、水と共に溶けた分子が気体となり、残らないためである。また、塩を溶かした水溶液を用いる場合、界面活性剤として機能する塩が好ましい。界面活性剤を溶かすことで、液体で濡らしやすくできる。
また、水と揮発性の液体の混合溶液も液体に用いることができる。液体に揮発性の液体を含ませることにより乾燥処理が省略できる。揮発性の液体に少なくとも０．１％程度水が含まれていれば、液体により電荷を拡散させること、すなわち帯電防止の効果を得ることができる。市販の高純度のエタノールやアセトンなどの有機溶剤には０．１％以上の濃度で水を不純物として含んでいる製品もあるため、このような市販の有機溶剤は、濃度調節せずに、水と揮発性の液体の混合溶液として用いることが可能である。また、揮発性の液体の長所を生かすため、揮発性の液体の濃度は３０％以上が好ましい。よって、有機溶剤として普及している変性エタノールのような純度の低い有機溶剤も、濃度調節せずに、水と揮発性の液体の混合溶液として用いることができる。
液体の供給方法の１つは、ノズルやスポイトなどの注入手段により、分離によって生じた隙間に液体を滴下する方法、または注ぐ方法がある。この場合、液体の供給は分離の開始から終了まで常時行ってもよいし、間欠的に行ってもよい。また、分離の初期の段階のみ液体を注ぐ、または滴下しておいて、分離が進行するにしたがって、供給した液体を毛細管現象により、分離の先端部分にまで行き渡らせることができる。
液体を供給する他の方法は、スプレーノズルや霧吹きなどの噴霧手段により液体を霧状にして吹き付ける方法もある。この方法でも、液体の噴霧は、分離が進行している間、常時行ってもよいし、間欠的に行ってもよいし、分離の初期段階のみ行ってもよい。なお、液体として純水を用いる場合は、水蒸気にして吹き付けることができる。
液体を供給する他の方法には、スポンジや布のような液体を吸い取り、また外力を与えることにより液体を放出できるような液体保持媒体を用いる方法がある。
本実施の形態の分離工程において、従来より工程数を削減することができる。また、分離工程における工程数を削減できるので、作製コストを抑制することができる。
次いで、半導体素子層２０３に、保持基板２０１とは異なる保持基板２０６を貼り合わせる（図７（Ａ）及び図６（Ｄ）参照）。保持基板２０６として、ガラス基板、石英基板、透光性を有する樹脂基板などの透光性基板を用いることができる。また保持基板２０６として、透光性を有しない樹脂基板、半導体基板、セラミック基板、金属基板などの透光性を有しない基板を用いることができる。当該透光性基板或いは透光性を有しない基板は、可撓性を有する基板であってもよい。保持基板２０６は、半導体素子層２０３の用途に応じて、上述の基板から選択すればよい。本実施の形態では、保持基板２０６として、透光性及び可撓性を有する基板、より具体的には、透光性プラスティック基板を用いる。
次いで、強度保持層２０４を半導体素子層２０３から剥離する（図７（Ｂ）及び図６（Ｅ）参照）。
上述のように、強度保持層２０４としてＵＶ（紫外線）剥離フィルムを用いた場合、ＵＶ（紫外線）照射することにより、半導体素子層２０３から強度保持層２０４を剥離する。また強度保持層２０４として、水溶性樹脂を用いた場合、水で洗うことにより強度保持層２０４を剥離する。
以上より、保持基板２０６上に設けられた半導体素子層２０３を得ることが可能である。
本実施の形態の半導体素子の作製方法において、作製工程数を従来より削減することができる。また、作製工程数を従来より削減できるので、作製コストを抑制することができる。さらに、半導体素子作製における生産性を向上させることが可能となる。
＜分離装置の変形例１＞
上記とは異なる分離装置、分離方法、及び半導体素子の作製方法について、以下に説明する。
図８は本実施の形態の分離装置３００の構成を示す図である。分離装置３００は、ステージ３０１と、突起部１１０を有する治具１０７と、吸引手段１０８を有する。ステージ３０１には、曲面に面取り加工された角部１０９を有する多孔質体１０２、及び、多孔質体１０２を囲繞する枠体１０３を有する基台１０４が設けられている。多孔質体１０２は、枠体１０３の上部に設けられており、被吸着物を吸着保持する。
図８に示す分離装置３００は、図１に示す分離装置１００と、ステージ３０１の角部が水平であるいう点で異なっている。図８に示す分離装置３００において、曲面に面取り加工された角部を有するのは、多孔質体１０２のみである。
なお図８では、曲面に面取り加工された角部１０９は、多孔質体１０２の端部である。しかし、多孔質体１０２の端部が、必ず曲面に面取り加工されていなくてもよい。図２０に、多孔質体１０２の端部が、曲面に面取り加工された角部１０９及び平坦部１２６を有する例を示す。
多孔質体１０２の端部が平坦部１２６を有して場合でも、曲面に面取り加工された角部１０９が設けられているので、分離工程には問題を生じない。曲面に面取り加工された角部１０９が設けられていることにより、後述する分離工程で、半導体素子層２０３及び保持基板２０１との間に隙間３１２が形成される。曲面に面取り加工された角部１０９が設けられていることにより、該隙間３１２に治具１０７を入れることができるので好適である。
図９（Ａ）〜図９（Ｂ）及び図１０に示す分離方法及び半導体素子層の作製方法を、以下に説明する。
まず、図２（Ｃ）に示す保持基板２０１の一部の領域２０５を除去する工程までを行う。
次いで強度保持層２０４が多孔質体１０２に接するように、強度保持層２０４、半導体素子層２０３、分離層２０２、保持基板２０１の積層体を、多孔質体１０２に吸着保持させる。このとき、露出した半導体素子層２０３の一部を、多孔質体１０２の曲面に面取り加工された角部１０９の上に配置する。これにより、多孔質体１０２と強度保持層２０４との間に隙間３１１が形成される。（図９（Ａ）参照）。
次いで、突起部１１０を有する治具１０７により、当該露出した半導体素子層２０３の一部を、多孔質体１０２の曲面に面取り加工された角部１０９に沿って湾曲させる。これにより保持基板２０１及び半導体素子層２０３との間に隙間３１２が形成される（図９（Ｂ）参照）。
なお、多孔質体１０２の端部が曲面に面取り加工された角部１０９及び平坦部１２６を有している場合（図２０参照）は、強度保持層２０４及び半導体素子層２０３を平坦部１２６に沿って配置すればよい（図２１参照）。
次いで、治具１０７の突起部１１０を隙間３１２に入れ、突起部１１０を当該露出した半導体素子層２０３の一部に接触させる。突起部１１０を当該露出した半導体素子層２０３の一部に接触させた状態で、治具１０７を持ち上げる。治具１０７を持ち上げることにより、保持基板２０１を持ち上げる（図１０参照）。保持基板２０１を持ち上げることにより、分離層２０２を介して、保持基板２０１と半導体素子層２０３を分離する。
本実施の形態の分離装置を用いることにより、分離方法及び半導体素子の作製方法において、作製工程数を従来より削減することができる。また、作製工程数を従来より削減できるので、作製コストを抑制することができる。さらに、半導体素子作製における生産性を向上させることが可能となる。
＜分離装置の変形例２＞
上記とは異なる分離装置、分離方法、及び半導体素子の作製方法について、以下に説明する。
図１３は本実施の形態の分離装置６００の構成を示す図である。分離装置６００は、曲面に面取り加工された角部１０６を有するステージ１０１と、治具６１０と、治具６１１と、吸引手段１０８を有する。ステージ１０１には、曲面に面取り加工された角部１０９を有する多孔質体１０２、及び、多孔質体１０２を囲繞する枠体１０３を有する基台１０４が設けられている。多孔質体１０２は、枠体１０３の上部に設けられており、被吸着物を吸着保持する。ただし、角部１０６の全部が一様な曲率半径を有していなくてもよい。後述する分離工程で、半導体素子層２０３及び保持基板２０１との間に、半導体素子層２０３を分離層２０２から分離することにより隙間２１２を形成し、該隙間２１２に治具６１０を入れることが可能な程度な曲率半径を有しておればよい。
図１３に示す分離装置６００は、図１に示す分離装置１００と、突起部１１０を有する治具１０７が、治具６１０及び治具６１１に置き換わっているという点で異なっている。治具６１０は半導体素子層２０３を上下方向に動かす治具であり、治具６１１は保持基板２０１を保持して引き上げる治具である。治具６１１として、例えば先端に吸盤の付いた治具を用いればよい。なお治具６１０及び治具６１１を駆動する駆動装置を設け、治具６１０及び治具６１１を自動的に駆動してもよい。
本実施の形態の分離方法及び半導体素子層の作製方法を、図１４（Ａ）〜図１４（Ｂ）を用いて説明する。
まず上記の記載に基づいて、図３（Ｂ）に示す保持基板２０１及び半導体素子層２０３との間に隙間２１１が形成する工程までを行う。
次いで、上下動が可能な治具６１０により、半導体素子層２０３の当該露出した領域をステージ１０１側へ押し下げる。半導体素子層２０３の当該露出した領域を押し下げると、分離層２０２とその上に設けられている保持基板２０１との密着性が弱いので、半導体素子層２０３が分離する。
半導体素子層２０３が露出した領域で、下向きの力をかけることにより、弱い力で容易に半導体素子層２０３のみを分離することが可能である。
更に治具６１０を押し下げることにより、半導体素子層２０３を当該曲率半径を有するステージ１０１の一部に沿って湾曲させる。
これにより半導体素子層２０３及び保持基板２０１との間に、半導体素子層２０３が分離層２０２から均一に分離した隙間２１２を形成する（図１４（Ａ）参照）。
治具６１０を隙間２１２に入れ、半導体素子層２０３側から保持基板２０１を持ち上げる。また治具６１１の吸盤を保持基板２０１に吸着させ、治具６１１を引き上げることで保持基板２０１を引き上げる（図１４（Ｂ）参照）。保持基板２０１を持ち上げることにより、分離層２０２を介して、保持基板２０１と半導体素子層２０３を分離する。
なお治具６１０及び治具６１１を駆動する駆動装置を設け、上述の分離工程において治具６１０及び治具６１１を自動的に駆動させてもよい。
本実施の形態の分離装置を用いることにより、分離方法及び半導体素子の作製方法において、作製工程数を従来より削減することができる。また、作製工程数を従来より削減できるので、作製コストを抑制することができる。さらに、半導体素子作製における生産性を向上させることが可能となる。
＜分離装置の変形例３＞
上記とは異なる分離装置、分離方法、及び半導体素子の作製方法について、以下に説明する。
図１６（Ａ）は本実施の形態の分離装置７００の構成を示す図である。なお図１６（Ｂ）は、ステージ７０１の上面図である。分離装置７００は、曲面に面取り加工された角部７０６を有するステージ７０１と、突起部１１０を有する治具１０７と、吸引手段１０８を有している。ステージ７０１には、吸着孔７０２が設けられており、被吸着物を吸着保持する。
ステージ７０１には連通管７０５が連通されており、連通管７０５は吸引手段１０８に連通されている。吸引手段１０８は、連通管７０５を通して、ステージ７０１の内部を吸引する。これにより、ステージ７０１上の被吸着物が吸着保持される。
なお図１６（Ａ）では、図１と同様に治具１０７が設けられているが、治具１０７に代えて、図１３に示す治具６１０及び治具６１１を設けてもよい。また治具１０７、或いは治具６１０及び治具６１１には、それぞれの治具を駆動する駆動装置を設け、自動的に駆動させてもよい。
なお図１６（Ａ）では、曲面に面取り加工された角部７０６は、ステージ７０１の端部である。しかし、ステージ７０１の端部が、必ず曲面に面取り加工されていなくてもよい。図２２に、ステージ７０１の端部が、曲面に面取り加工された角部７０６及び平坦部７１５を有する例を示す。
ステージ７０１の端部が平坦部７１５を有して場合でも、曲面に面取り加工された角部７０６が設けられているので、分離工程には問題を生じない。曲面に面取り加工された角部７０６が設けられていることにより、後述する分離工程で、半導体素子層２０３及び保持基板２０１との間に隙間７１２が形成される。曲面に面取り加工された角部７０６が設けられていることにより、該隙間７１２に治具１０７を入れることができるので好適である。
本実施の形態の分離方法及び半導体素子層の作製方法を、図１７（Ａ）〜図１７（Ｂ）、図１８を用いて説明する。
まず実施の形態１に基づいて、図２（Ｃ）に示す保持基板２０１の一部の領域２０５を除去する工程までを行う。
次いで強度保持層２０４が吸着孔７０２が設けられているステージ７０１の一面に接するように、強度保持層２０４、半導体素子層２０３、分離層２０２、保持基板２０１の積層体を、ステージ７０１に吸着保持させる。このとき、露出した半導体素子層２０３の一部を、ステージ７０１の曲面に面取り加工された角部７０６の上に配置する。これにより、ステージ７０１と強度保持層２０４との間に隙間７１１が形成される。（図１７（Ａ）参照）。
次いで、突起部１１０を有する治具１０７により、当該露出した半導体素子層２０３の一部を、ステージ７０１の曲面に面取り加工された角部７０６に沿って湾曲させる。これにより保持基板２０１及び半導体素子層２０３との間に隙間７１２が形成される（図１７（Ｂ）参照）。
次いで、治具１０７の突起部１１０を隙間７１２に入れ、突起部１１０を当該露出した半導体素子層２０３の一部に接触させる。突起部１１０を当該露出した半導体素子層２０３の一部に接触させた状態で、治具１０７を持ち上げる。治具１０７を持ち上げることにより、保持基板２０１を持ち上げる（図１８参照）。保持基板２０１を持ち上げることにより、分離層２０２を介して、保持基板２０１と半導体素子層２０３を分離する。
本実施の形態の分離装置を用いることにより、分離方法及び半導体素子の作製方法において、作製工程数を従来より削減することができる。また、作製工程数を従来より削減できるので、作製コストを抑制することができる。さらに、半導体素子作製における生産性を向上させることが可能となる。
１００ 分離装置
１０１ ステージ
１０２ 多孔質体
１０３ 枠体
１０４ 基台
１０５ 連通管
１０６ 角部
１０７ 治具
１０８ 吸引手段
１０９ 角部
１１０ 突起部
１１１ 電極
１１２ 絶縁膜
１１３ 薄膜トランジスタ
１１７ 島状半導体膜
１１８ ゲート絶縁膜
１１９ ゲート電極
１２０ 絶縁膜
１２２ 絶縁膜
１２３ 電極
１２５ 平坦部
１２６ 平坦部
２０１ 保持基板
２０２ 分離層
２０３ 半導体素子層
２０４ 強度保持層
２０５ 領域
２０６ 保持基板
２１１ 隙間
２１２ 隙間
３００ 分離装置
３０１ ステージ
３１１ 隙間
３１２ 隙間
４０１ ＵＶ剥離フィルム
４０２ 水溶性樹脂
４０３ タングステン膜
４０４ 酸化珪素膜
４０５ 基体
４０６ 板
６００ 分離装置
６１０ 治具
６１１ 治具
７００ 分離装置
７０１ ステージ
７０２ 吸着孔
７０５ 連通管
７０６ 角部
７１１ 隙間
７１２ 隙間
７１５ 平坦部

Claims (13)

  1. 保持基板上に、分離層及び半導体素子層を積層し、
    前記保持基板の一部及び前記分離層の一部を除去して、前記半導体素子層の一部を露出させ、
    前記半導体素子層、前記分離層、及び前記保持基板を、多孔質体の平面を有する領域上に吸引手段を用いて吸着保持させ、
    前記半導体素子層の一部を押し下げることにより、前記半導体素子層の一部を前記多孔質体の曲面を有する領域に沿って湾曲させ、
    前記半導体素子層の一部を湾曲させることにより、前記半導体素子層と前記保持基板との間に隙間を形成し、
    前記保持基板を持ち上げることにより、前記分離層を介して、前記隙間から前記半導体素子層と前記保持基板とを分離することを特徴とする分離方法。
  2. 請求項１において、
    前記多孔質体は、多孔質構造を有するセラミック、多孔質構造を有する金属、多孔質構造を有する樹脂のいずれか１つを含むことを特徴とする分離方法。
  3. 保持基板上に、分離層及び半導体素子層を積層し、
    前記保持基板の一部及び前記分離層の一部を除去して、前記半導体素子層の一部を露出させ、
    前記半導体素子層、前記分離層、及び前記保持基板を、ステージの平面を有する領域上に吸着保持させ、
    前記半導体素子層の一部を押し下げることにより、前記半導体素子層の一部を前記ステージの曲面を有する領域に沿って湾曲させ、
    前記半導体素子層の一部を湾曲させることにより、前記半導体素子層と前記保持基板との間に隙間を形成し、
    前記保持基板を持ち上げることにより、前記分離層を介して、前記隙間から前記半導体素子層と前記保持基板とを分離することを特徴とする分離方法。
  4. 請求項１乃至請求項３のいずれか一において、
    前記半導体素子層に接して、強度保持層が形成されることを特徴とする分離方法。
  5. 請求項４において、
    前記強度保持層は、ＵＶ剥離フィルムあるいは水溶性樹脂であることを特徴とする分離方法。
  6. 請求項１乃至請求項５のいずれか一において、
    前記曲面は、曲率半径が２８ｃｍ以上である領域を有することを特徴とする分離方法。
  7. 保持基板上に、分離層を形成し、
    前記分離層上に、薄膜トランジスタを含む半導体素子層を形成し、
    前記保持基板の一部及び前記分離層の一部を除去して、前記半導体素子層の一部を露出させ、
    前記半導体素子層、前記分離層、及び前記保持基板を、多孔質体の平面を有する領域上に吸引手段を用いて吸着保持させ、
    前記半導体素子層の一部を押し下げることにより、前記半導体素子層の一部を前記多孔質体の曲面を有する領域に沿って湾曲させ、
    前記半導体素子層の一部を湾曲させることにより、前記半導体素子層と前記保持基板との間に隙間を形成し、
    前記保持基板を持ち上げることにより、前記分離層を介して、前記隙間から前記半導体素子層と前記保持基板とを分離することを特徴とする半導体装置の作製方法。
  8. 請求項７において、
    前記多孔質体は、多孔質構造を有するセラミック、多孔質構造を有する金属、多孔質構造を有する樹脂のいずれか１つを含むことを特徴とする半導体装置の作製方法。
  9. 保持基板上に、分離層を形成し、
    前記分離層上に、薄膜トランジスタを含む半導体素子層を形成し、
    前記保持基板の一部及び前記分離層の一部を除去して、前記半導体素子層の一部を露出させ、
    前記半導体素子層、前記分離層、及び前記保持基板を、ステージの平面を有する領域上に吸着保持させ、
    前記半導体素子層の一部を押し下げることにより、前記半導体素子層の一部を前記ステージの曲面を有する領域に沿って湾曲させ、
    前記半導体素子層の一部を湾曲させることにより、前記半導体素子層と前記保持基板との間に隙間を形成し、
    前記保持基板を持ち上げることにより、前記分離層を介して、前記隙間から前記半導体素子層と前記保持基板とを分離することを特徴とする半導体装置の作製方法。
  10. 請求項７乃至請求項９のいずれか一において、
    前記半導体素子層に接して、強度保持層が形成されることを特徴とする半導体装置の作製方法。
  11. 請求項１０において、
    前記強度保持層は、ＵＶ剥離フィルムあるいは水溶性樹脂であることを特徴とする半導体装置の作製方法。
  12. 請求項７乃至請求項１１のいずれか一において、
    前記曲面は、曲率半径が２８ｃｍ以上である領域を有することを特徴とする半導体装置の作製方法。
  13. 請求項７乃至請求項１２のいずれか一において、
    前記半導体素子層と前記保持基板とを分離した後、前記半導体素子層と第２の保持基板とを貼り合わせることを特徴とする半導体装置の作製方法。
JP2011137264A 2010-06-25 2011-06-21 分離方法および半導体装置の作製方法 Expired - Fee Related JP5902406B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011137264A JP5902406B2 (ja) 2010-06-25 2011-06-21 分離方法および半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010145260 2010-06-25
JP2010145260 2010-06-25
JP2011137264A JP5902406B2 (ja) 2010-06-25 2011-06-21 分離方法および半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2012028755A JP2012028755A (ja) 2012-02-09
JP2012028755A5 JP2012028755A5 (ja) 2014-07-10
JP5902406B2 true JP5902406B2 (ja) 2016-04-13

Family

ID=45352937

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011137264A Expired - Fee Related JP5902406B2 (ja) 2010-06-25 2011-06-21 分離方法および半導体装置の作製方法

Country Status (2)

Country Link
US (1) US8409973B2 (ja)
JP (1) JP5902406B2 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8679943B2 (en) * 2011-08-23 2014-03-25 International Business Machines Corporation Fixed curvature force loading of mechanically spalled films
JP6153334B2 (ja) * 2013-01-30 2017-06-28 株式会社Ｓｃｒｅｅｎホールディングス 剥離装置および剥離方法
JP6080647B2 (ja) 2013-03-28 2017-02-15 株式会社Ｓｃｒｅｅｎホールディングス 剥離装置
KR102187752B1 (ko) 2013-05-07 2020-12-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법 및 박리 장치
KR102437483B1 (ko) 2013-08-30 2022-08-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 적층의 가공 장치 및 가공 방법
CN103560101B (zh) * 2013-11-11 2016-05-04 京东方科技集团股份有限公司 一种柔性器件剥离设备
WO2015170210A1 (en) * 2014-05-03 2015-11-12 Semiconductor Energy Laboratory Co., Ltd. Separation apparatus for thin film stacked body
KR102368997B1 (ko) 2014-06-27 2022-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치, 모듈, 전자 기기, 발광 장치의 제작 방법
US9751293B2 (en) * 2014-12-04 2017-09-05 Industrial Technology Research Institute Laminated substrate separating device and method for separating laminated substrate
KR20160081400A (ko) 2014-12-31 2016-07-08 네오뷰코오롱 주식회사 기판 분리장치 및 분리방법
US10804407B2 (en) 2016-05-12 2020-10-13 Semiconductor Energy Laboratory Co., Ltd. Laser processing apparatus and stack processing apparatus
KR102183540B1 (ko) 2016-08-30 2020-11-27 삼성디스플레이 주식회사 라미네이트 장치 및 표시 장치의 제조 방법
KR102322566B1 (ko) * 2016-08-30 2021-11-05 삼성디스플레이 주식회사 라미네이트 장치 및 표시 장치의 제조 방법
KR102650013B1 (ko) * 2016-10-05 2024-03-21 삼성디스플레이 주식회사 표시 장치의 분해 시스템 및 이를 이용한 표시 장치의 분해 방법
KR102543915B1 (ko) * 2018-04-09 2023-06-16 삼성디스플레이 주식회사 기판 가공 장치 및 기판 가공 방법
KR102618347B1 (ko) * 2018-08-07 2023-12-28 삼성디스플레이 주식회사 커팅 장치 및 이를 이용한 디스플레이 장치의 제조 방법
JP7146354B2 (ja) * 2019-01-22 2022-10-04 株式会社ディスコ キャリア板の除去方法
WO2022178677A1 (zh) * 2021-02-23 2022-09-01 京东方科技集团股份有限公司 柔性指纹模组的剥离系统及剥离方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100429326B1 (ko) * 1994-12-21 2004-07-14 킹 짐(주) 점착시트의박리방법및그장치
JP3381443B2 (ja) * 1995-02-02 2003-02-24 ソニー株式会社 基体から半導体層を分離する方法、半導体素子の製造方法およびｓｏｉ基板の製造方法
EP0849788B1 (en) * 1996-12-18 2004-03-10 Canon Kabushiki Kaisha Process for producing semiconductor article by making use of a substrate having a porous semiconductor layer
JP3619058B2 (ja) * 1998-06-18 2005-02-09 キヤノン株式会社 半導体薄膜の製造方法
JP2001015721A (ja) * 1999-04-30 2001-01-19 Canon Inc 複合部材の分離方法及び薄膜の製造方法
JP2001007362A (ja) * 1999-06-17 2001-01-12 Canon Inc 半導体基材および太陽電池の製造方法
JP3580227B2 (ja) * 2000-06-21 2004-10-20 三菱住友シリコン株式会社 複合基板の分離方法及び分離装置
TW564471B (en) 2001-07-16 2003-12-01 Semiconductor Energy Lab Semiconductor device and peeling off method and method of manufacturing semiconductor device
JP4027740B2 (ja) 2001-07-16 2007-12-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4565804B2 (ja) * 2002-06-03 2010-10-20 スリーエム イノベイティブ プロパティズ カンパニー 被研削基材を含む積層体、その製造方法並びに積層体を用いた極薄基材の製造方法及びそのための装置
JP4574118B2 (ja) 2003-02-12 2010-11-04 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
JP4502683B2 (ja) 2003-03-31 2010-07-14 日本タングステン株式会社 多孔質アルミナ焼結体およびその製造方法
FR2860178B1 (fr) * 2003-09-30 2005-11-04 Commissariat Energie Atomique Procede de separation de plaques collees entre elles pour constituer une structure empilee.
US7605056B2 (en) 2005-05-31 2009-10-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device including separation by physical force
US8138502B2 (en) 2005-08-05 2012-03-20 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and manufacturing method thereof
EP1863100A1 (en) * 2006-05-30 2007-12-05 INTERUNIVERSITAIR MICROELEKTRONICA CENTRUM vzw (IMEC) Method for the production of thin substrates
TWI379409B (en) 2006-09-29 2012-12-11 Semiconductor Energy Lab Method for manufacturing semiconductor device
JP4402144B2 (ja) * 2006-09-29 2010-01-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4995626B2 (ja) * 2007-04-27 2012-08-08 信越化学工業株式会社 貼り合わせ基板の製造方法
JP2009000804A (ja) 2007-05-22 2009-01-08 Nidec-Read Corp 吸着テーブル
JP5080880B2 (ja) 2007-06-26 2012-11-21 株式会社吉岡精工 チャックテーブル
US8802477B2 (en) * 2009-06-09 2014-08-12 International Business Machines Corporation Heterojunction III-V photovoltaic cell fabrication

Also Published As

Publication number Publication date
US8409973B2 (en) 2013-04-02
US20110318906A1 (en) 2011-12-29
JP2012028755A (ja) 2012-02-09

Similar Documents

Publication Publication Date Title
JP5902406B2 (ja) 分離方法および半導体装置の作製方法
JP6255074B2 (ja) 装置の作製方法及びｅｌモジュールの作製方法
JP6138290B2 (ja) 表示装置
US10583641B2 (en) Bonding apparatus and stack body manufacturing apparatus
US10343191B2 (en) Wiping device and stack manufacturing apparatus
JP2003345267A (ja) 表示装置及びその製造方法
JP2009044008A (ja) ウエハの保護テープ剥離方法及び装置
JP2008109123A (ja) 半導体装置の作製方法
TW201432971A (zh) 電子裝置之製造方法及玻璃積層體之製造方法
JP2008290170A (ja) 半導体装置の製造方法
JP2010050313A (ja) 薄膜転写方法及び薄膜電子デバイスの製造方法
US11257955B2 (en) Thin film transistor, array substrate, and method for fabricating the same
WO2015016113A1 (ja) 電子デバイスの製造方法
JP4980138B2 (ja) グラインド用治具
TW201607743A (zh) 玻璃積層體及其製造方法、電子裝置之製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140523

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140523

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150521

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150707

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150821

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160223

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160310

R150 Certificate of patent or registration of utility model

Ref document number: 5902406

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees