JP2001007362A - 半導体基材および太陽電池の製造方法 - Google Patents
半導体基材および太陽電池の製造方法Info
- Publication number
- JP2001007362A JP2001007362A JP11171135A JP17113599A JP2001007362A JP 2001007362 A JP2001007362 A JP 2001007362A JP 11171135 A JP11171135 A JP 11171135A JP 17113599 A JP17113599 A JP 17113599A JP 2001007362 A JP2001007362 A JP 2001007362A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- layer
- separation
- support member
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 75
- 239000004065 semiconductor Substances 0.000 title claims abstract description 54
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 238000000926 separation method Methods 0.000 claims abstract description 46
- 239000010409 thin film Substances 0.000 claims abstract description 45
- 238000000034 method Methods 0.000 claims abstract description 33
- 238000002048 anodisation reaction Methods 0.000 claims description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 45
- 229910052710 silicon Inorganic materials 0.000 abstract description 45
- 239000010703 silicon Substances 0.000 abstract description 45
- 229910021421 monocrystalline silicon Inorganic materials 0.000 abstract description 15
- 239000000853 adhesive Substances 0.000 abstract description 9
- 230000001070 adhesive effect Effects 0.000 abstract description 9
- 230000002093 peripheral effect Effects 0.000 abstract description 5
- 238000005339 levitation Methods 0.000 abstract 1
- 230000003068 static effect Effects 0.000 abstract 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- 239000013078 crystal Substances 0.000 description 6
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000007743 anodising Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 235000019441 ethanol Nutrition 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000007791 liquid phase Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229910021426 porous silicon Inorganic materials 0.000 description 2
- 238000001179 sorption measurement Methods 0.000 description 2
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 102100036738 Guanine nucleotide-binding protein subunit alpha-11 Human genes 0.000 description 1
- 101100283445 Homo sapiens GNA11 gene Proteins 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 101100121112 Oryza sativa subsp. indica 20ox2 gene Proteins 0.000 description 1
- 101100121113 Oryza sativa subsp. japonica GA20OX2 gene Proteins 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000053 physical method Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000010008 shearing Methods 0.000 description 1
- 238000003756 stirring Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Photovoltaic Devices (AREA)
- Recrystallisation Techniques (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
(57)【要約】
【課題】 半導体基材及び太陽電池を製造する際に、基
板の吸着力が分離力に負けて基板の浮きを誘発すること
がなく、収率良く特性の優れた薄膜エピタキシャル層を
得ることができ、さらに、基板を繰り返し利用すること
ができる方法を提供する。 【解決手段】 基板上に分離層を介して形成した半導体
層を支持部材で支持した後、支持部材に引っ張り力を加
えて該分離層を機械的に破断し薄膜半導体を形成する
際、基板を真空または／および静電吸着によって保持
し、薄膜エピタキシャル層の分離を基板の端部以外の領
域から開始させる。
板の吸着力が分離力に負けて基板の浮きを誘発すること
がなく、収率良く特性の優れた薄膜エピタキシャル層を
得ることができ、さらに、基板を繰り返し利用すること
ができる方法を提供する。 【解決手段】 基板上に分離層を介して形成した半導体
層を支持部材で支持した後、支持部材に引っ張り力を加
えて該分離層を機械的に破断し薄膜半導体を形成する
際、基板を真空または／および静電吸着によって保持
し、薄膜エピタキシャル層の分離を基板の端部以外の領
域から開始させる。
Description
【０００１】
【発明の属する技術分野】本発明は半導体薄膜の分離方
法に関するもので、特に低コスト基板上に薄膜結晶を積
層した太陽電池の製造方法に関する。
法に関するもので、特に低コスト基板上に薄膜結晶を積
層した太陽電池の製造方法に関する。
【０００２】
【従来の技術】半導体基板上に形成した多孔質層上に薄
膜半導体層を形成した後、多孔質層を破断して前記薄膜
半導体層を分離、一方の半導体基材は再び薄膜半導体層
を形成するのに利用する技術が知られている。この技術
によれば、材料を有効利用できるので安価に良質の薄膜
半導体を得ることが可能である。分離方法として、エッ
チングによる化学的方法、または超音波や引っ張り力等
を作用させる物理的方法が用いられる。
膜半導体層を形成した後、多孔質層を破断して前記薄膜
半導体層を分離、一方の半導体基材は再び薄膜半導体層
を形成するのに利用する技術が知られている。この技術
によれば、材料を有効利用できるので安価に良質の薄膜
半導体を得ることが可能である。分離方法として、エッ
チングによる化学的方法、または超音波や引っ張り力等
を作用させる物理的方法が用いられる。
【０００３】物理的分離法について、特開平７−３０２
８８９号には、シリコンウエハ表面に多孔質層を形成し
た後エピタキシャル成長させ、該エピタキシャル層（シ
リコン層）に別のウエハを張り合わせ、多孔質層に圧力
やせん断応力、超音波等を印加して分離するとの記載が
ある。特開平８−２１３６４５号には、単結晶シリコン
基板表面に多孔質層を形成した後シリコンをエピタキシ
ャル成長させ、前記単結晶シリコン基板の裏面を接着剤
で治具に接着した後、前記エピタキシャル層を接着剤に
てもうひとつの治具に接着し、これら二つの治具に引っ
張り力を加えて薄膜半導体を得るとの記載がある。また
特開平１０−１８９９２４号、１９００２９号には、前
記単結晶シリコン基板の裏面を真空吸着により治具に固
定、エピタキシャル層にもう一つの治具を接着して両治
具を引き離すことにより、多孔質層を破断して薄膜エピ
タキシャル層（太陽電池）を得るとの記載がある。
８８９号には、シリコンウエハ表面に多孔質層を形成し
た後エピタキシャル成長させ、該エピタキシャル層（シ
リコン層）に別のウエハを張り合わせ、多孔質層に圧力
やせん断応力、超音波等を印加して分離するとの記載が
ある。特開平８−２１３６４５号には、単結晶シリコン
基板表面に多孔質層を形成した後シリコンをエピタキシ
ャル成長させ、前記単結晶シリコン基板の裏面を接着剤
で治具に接着した後、前記エピタキシャル層を接着剤に
てもうひとつの治具に接着し、これら二つの治具に引っ
張り力を加えて薄膜半導体を得るとの記載がある。また
特開平１０−１８９９２４号、１９００２９号には、前
記単結晶シリコン基板の裏面を真空吸着により治具に固
定、エピタキシャル層にもう一つの治具を接着して両治
具を引き離すことにより、多孔質層を破断して薄膜エピ
タキシャル層（太陽電池）を得るとの記載がある。
【０００４】引き剥がし力を利用して薄膜エピタキシャ
ル層を元の半導体基板から分離する場合、基板の保持が
重要である。安価に薄膜半導体を得るには、元の半導体
基板を繰り返し多数回利用しなければならない。従っ
て、半導体基板を傷つけることなく、また汚すことなく
保持する方法として、特開平１０−１８９９２４号、１
９００２９号にも記述があるように、真空吸着または／
および静電吸着が最も適していると考えられる。しか
し、単に真空吸着や静電吸着で保持して基板の端から剥
離を開始する方法では、多孔質層の破断強度がある値よ
り強い場合には、基板吸着力が多孔質層を破断するのに
要する力、すなわち薄膜半導体層を分離するための引っ
張り力に負けてしまい、基板が浮いてしまうことがあ
る。また薄膜半導体の支持部材をローラーで巻き取りな
がら分離する場合は、ウエハが割れてしまうこともあ
る。
ル層を元の半導体基板から分離する場合、基板の保持が
重要である。安価に薄膜半導体を得るには、元の半導体
基板を繰り返し多数回利用しなければならない。従っ
て、半導体基板を傷つけることなく、また汚すことなく
保持する方法として、特開平１０−１８９９２４号、１
９００２９号にも記述があるように、真空吸着または／
および静電吸着が最も適していると考えられる。しか
し、単に真空吸着や静電吸着で保持して基板の端から剥
離を開始する方法では、多孔質層の破断強度がある値よ
り強い場合には、基板吸着力が多孔質層を破断するのに
要する力、すなわち薄膜半導体層を分離するための引っ
張り力に負けてしまい、基板が浮いてしまうことがあ
る。また薄膜半導体の支持部材をローラーで巻き取りな
がら分離する場合は、ウエハが割れてしまうこともあ
る。
【０００５】
【発明が解決しようとする課題】本発明の目的は、上記
した問題点を解決し、基板の浮きがなく、収率良く、特
性の優れた薄膜エピタキシャル層が得られ、かつ、基板
を繰り返し利用することができる方法を提供することに
ある。
した問題点を解決し、基板の浮きがなく、収率良く、特
性の優れた薄膜エピタキシャル層が得られ、かつ、基板
を繰り返し利用することができる方法を提供することに
ある。
【０００６】
【課題を解決するための手段】本発明者らは、前記問題
を解決するには鋭意検討を行い、遂に本発明を完成させ
るに至った。
を解決するには鋭意検討を行い、遂に本発明を完成させ
るに至った。
【０００７】すなわち、基板を真空または／および静電
吸着によって保持し、薄膜エピタキシャル層の分離を基
板の周辺部以外の領域から開始させる。この方法に従え
ば、収率良く特性の優れた薄膜エピタキシャル層を得る
ことができる上、基板を繰り返し利用することができ、
安価に製造することが可能となる。
吸着によって保持し、薄膜エピタキシャル層の分離を基
板の周辺部以外の領域から開始させる。この方法に従え
ば、収率良く特性の優れた薄膜エピタキシャル層を得る
ことができる上、基板を繰り返し利用することができ、
安価に製造することが可能となる。
【０００８】
【発明の実施の形態】本発明に係る実施態様の一例とし
て、半導体基材の製造方法を図１に基づいて説明する。
例えば単結晶シリコンウエハ１０１の表面に、不純物を
熱拡散、イオン打込み、又はウエハ作成時の混入などの
方法により導入し、少なくともウエハ表面にｐ+ （又は
ｎ+ ）層１０２を形成する（図１（ａ））。
て、半導体基材の製造方法を図１に基づいて説明する。
例えば単結晶シリコンウエハ１０１の表面に、不純物を
熱拡散、イオン打込み、又はウエハ作成時の混入などの
方法により導入し、少なくともウエハ表面にｐ+ （又は
ｎ+ ）層１０２を形成する（図１（ａ））。
【０００９】次に不純物を導入した側のウエハ表面を、
例えばＨＦ溶液中で陽極化成することにより表面付近は
多孔質化し、多孔質層１０３となる（図１（ｂ））。次
にこの多孔質層１０３の表面に、液相エピタキシャル成
長法によりエピタキシャル層（以下、単結晶シリコン層
という。）１０４を成長させる（図１（ｃ））。
例えばＨＦ溶液中で陽極化成することにより表面付近は
多孔質化し、多孔質層１０３となる（図１（ｂ））。次
にこの多孔質層１０３の表面に、液相エピタキシャル成
長法によりエピタキシャル層（以下、単結晶シリコン層
という。）１０４を成長させる（図１（ｃ））。
【００１０】陽極化成による多孔質化の際に、化成電流
レベルを、例えば途中で低レベルから高レベルへ変化さ
せることにより、予め多孔質層の構造に疎密の変化を設
けることができ、それによりエピタキシャル成長後に多
孔質層１０３において単結晶シリコン層１０４をシリコ
ンウエハ１０１から分離し易くすることができる。
レベルを、例えば途中で低レベルから高レベルへ変化さ
せることにより、予め多孔質層の構造に疎密の変化を設
けることができ、それによりエピタキシャル成長後に多
孔質層１０３において単結晶シリコン層１０４をシリコ
ンウエハ１０１から分離し易くすることができる。
【００１１】次に多孔質層１０３上に成長させた単結晶
シリコン層１０４は接着剤１０５を介して支持部材１０
６で支持する（図１（ｅ））。次に多孔質層１０３を破
断し、単結晶シリコン層１０４を分離する（図１（ｆ）
及び（ｇ））。シリコンウエハは繰り返し利用出来るよ
うに、単結晶シリコン成長の反対面を真空吸着して保持
しておき、分離を基板の周辺部以外の領域、例えば基板
の中心から始める（図１（ｄ））。
シリコン層１０４は接着剤１０５を介して支持部材１０
６で支持する（図１（ｅ））。次に多孔質層１０３を破
断し、単結晶シリコン層１０４を分離する（図１（ｆ）
及び（ｇ））。シリコンウエハは繰り返し利用出来るよ
うに、単結晶シリコン成長の反対面を真空吸着して保持
しておき、分離を基板の周辺部以外の領域、例えば基板
の中心から始める（図１（ｄ））。
【００１２】分離を基板端部から始めた場合（図２
（ａ））及び基板中心から始めた場合（図２（ｂ））、
始点Ｓの周辺領域の鉛直方向には、それぞれ図のように
分離力Ｆｐと保持力Ｆｖが作用すると考えられる。図か
ら明らかなように、端部から分離を始めた場合、始点Ｓ
の周辺領域にはウエハの中心側でしかＦｖが作用しな
い。一方、中心から分離を始めた場合は、始点Ｓの周辺
領域には均一にＦｖが作用し、強い保持力が得られる。
このため、ウエハ端部からの分離ではウエハの浮きが発
生する場合でも、端部以外から分離を始める場合ウエハ
が強く保持され浮きが発生しない。
（ａ））及び基板中心から始めた場合（図２（ｂ））、
始点Ｓの周辺領域の鉛直方向には、それぞれ図のように
分離力Ｆｐと保持力Ｆｖが作用すると考えられる。図か
ら明らかなように、端部から分離を始めた場合、始点Ｓ
の周辺領域にはウエハの中心側でしかＦｖが作用しな
い。一方、中心から分離を始めた場合は、始点Ｓの周辺
領域には均一にＦｖが作用し、強い保持力が得られる。
このため、ウエハ端部からの分離ではウエハの浮きが発
生する場合でも、端部以外から分離を始める場合ウエハ
が強く保持され浮きが発生しない。
【００１３】ウエハを端部以外から分離する際、予め少
なくとも分離開始部分のシリコン層を除去しておくと、
希望する位置から分離がスムーズに始められる。例えば
ウエハの一直径線で半導体層を除去した場合、分離領域
は２分される（図１（ｄ））。まず、一方の領域に接着
剤を塗布して支持部材を接着し（図１（ｅ））、シリコ
ン層を除去した直径線に平行に分離する（図１
（ｆ））。その後残ったもう一方の領域を同様にしてウ
エハから分離し、薄膜シリコン層を得る（図１
（ｇ））。
なくとも分離開始部分のシリコン層を除去しておくと、
希望する位置から分離がスムーズに始められる。例えば
ウエハの一直径線で半導体層を除去した場合、分離領域
は２分される（図１（ｄ））。まず、一方の領域に接着
剤を塗布して支持部材を接着し（図１（ｅ））、シリコ
ン層を除去した直径線に平行に分離する（図１
（ｆ））。その後残ったもう一方の領域を同様にしてウ
エハから分離し、薄膜シリコン層を得る（図１
（ｇ））。
【００１４】分離したシリコン層１０４は、必要に応じ
て多孔質層１０３の残渣を除去して、半導体基材や太陽
電池に利用する。
て多孔質層１０３の残渣を除去して、半導体基材や太陽
電池に利用する。
【００１５】分離が終わった後のシリコンウエハ１０１
は、その表面に残っている多孔質層１０３の残渣をエッ
チング等により除去／処理することにより、再び最初の
工程に供せられ、有効に利用することができる（図１
（ｈ））。そのため、ウエハにダメージを与えない真空
吸着または／および静電吸着がウエハの支持に好適であ
る。
は、その表面に残っている多孔質層１０３の残渣をエッ
チング等により除去／処理することにより、再び最初の
工程に供せられ、有効に利用することができる（図１
（ｈ））。そのため、ウエハにダメージを与えない真空
吸着または／および静電吸着がウエハの支持に好適であ
る。
【００１６】本発明に係わる半導体基材および太陽電池
の製造方法のポイントについて、以下に詳細に説明す
る。まず多孔質層について、シリコンを例に挙げて説明
する。多孔質層１０３を形成する為の陽極化成法には、
フッ酸溶液が好適に用いられるが、塩酸や硫酸などの溶
液も用いることが出来る。フッ酸溶液を用いた場合、Ｈ
Ｆ濃度が１０％以上でｐ+ （又はｎ+ ）層１０２の多孔
質化が可能となる。陽極化成時に流す電流の量はＨＦ濃
度や希望する多孔質層の膜厚または多孔質層表面の状態
等によって適宜決められるが、大体１ｍＡ／cm2 〜１０
０ｍＡ／cm2 の範囲が適当である。
の製造方法のポイントについて、以下に詳細に説明す
る。まず多孔質層について、シリコンを例に挙げて説明
する。多孔質層１０３を形成する為の陽極化成法には、
フッ酸溶液が好適に用いられるが、塩酸や硫酸などの溶
液も用いることが出来る。フッ酸溶液を用いた場合、Ｈ
Ｆ濃度が１０％以上でｐ+ （又はｎ+ ）層１０２の多孔
質化が可能となる。陽極化成時に流す電流の量はＨＦ濃
度や希望する多孔質層の膜厚または多孔質層表面の状態
等によって適宜決められるが、大体１ｍＡ／cm2 〜１０
０ｍＡ／cm2 の範囲が適当である。
【００１７】またＨＦ溶液にエチルアルコール等のアル
コールを添加することにより、陽極化成時に発生する反
応生成気体の気泡を瞬時に攪拌することなく反応表面か
ら除去でき、均一にかつ効率よく多孔質層を形成するこ
とができる。添加するアルコールの量はＨＦ濃度や希望
する多孔質層の膜厚または多孔質層の表面状態によって
適宜決められ、特にＨＦ濃度が低くなりすぎないように
注意して決める必要がある。
コールを添加することにより、陽極化成時に発生する反
応生成気体の気泡を瞬時に攪拌することなく反応表面か
ら除去でき、均一にかつ効率よく多孔質層を形成するこ
とができる。添加するアルコールの量はＨＦ濃度や希望
する多孔質層の膜厚または多孔質層の表面状態によって
適宜決められ、特にＨＦ濃度が低くなりすぎないように
注意して決める必要がある。
【００１８】単結晶シリコンの密度は２．３３ｇ／cm3
であるが、ＨＦ溶液濃度を５０〜２０％に変化させるこ
とで、多孔質層の密度を１．１〜０．６ｇ／cm3 の範囲
に変化させることができる。また、陽極化成電流を変え
ることでも多孔度（porosity）を変化させることがで
き、電流を増大することで多孔度も増加する。
であるが、ＨＦ溶液濃度を５０〜２０％に変化させるこ
とで、多孔質層の密度を１．１〜０．６ｇ／cm3 の範囲
に変化させることができる。また、陽極化成電流を変え
ることでも多孔度（porosity）を変化させることがで
き、電流を増大することで多孔度も増加する。
【００１９】多孔質層の機械的強度は多孔度により異な
るが、バルクシリコンよりも十分に弱いと考えられる。
例えば、多孔度が５０％であれば機械的強度はバルクの
半分と考えて良い。仮に多孔質層の表面に基板を接着さ
せ、多孔質層と基板との間に十分な接着力がある場合に
は、多孔質層を形成したシリコンウエハと基板との間に
圧縮、引っ張りまたはせん断力をかけると多孔質層が破
断される。さらに多孔度を増加させればより弱い力で多
孔質層を破断できる。
るが、バルクシリコンよりも十分に弱いと考えられる。
例えば、多孔度が５０％であれば機械的強度はバルクの
半分と考えて良い。仮に多孔質層の表面に基板を接着さ
せ、多孔質層と基板との間に十分な接着力がある場合に
は、多孔質層を形成したシリコンウエハと基板との間に
圧縮、引っ張りまたはせん断力をかけると多孔質層が破
断される。さらに多孔度を増加させればより弱い力で多
孔質層を破断できる。
【００２０】陽極化成による多孔質シリコンの形成には
陽極反応に正孔が必要であり、そのため主に正孔の存在
するｐ型シリコン多孔質化が行われるとされている（T.
Unagami, J.Electrochem. Soc., vol.127，476(198
0)）。しかし、一方で低抵抗ｎ型シリコンであれば多孔
質化されるという報告もあり（R.P.Holmstromand J.Y.C
hi, Appl. Phys. Left., vol.42，386(1983））、ｐ
型、ｎ型の別を問わず、低抵抗シリコンで多孔質化が可
能である。また導電型により選択的に多孔質化が可能で
あり、ＦＩＰＯＳ（Full Isolation by Porous Oxidize
d Silicon）プロセスのように暗所で陽極化成を行うこ
とによりｐ層のみを多孔質化できる。
陽極反応に正孔が必要であり、そのため主に正孔の存在
するｐ型シリコン多孔質化が行われるとされている（T.
Unagami, J.Electrochem. Soc., vol.127，476(198
0)）。しかし、一方で低抵抗ｎ型シリコンであれば多孔
質化されるという報告もあり（R.P.Holmstromand J.Y.C
hi, Appl. Phys. Left., vol.42，386(1983））、ｐ
型、ｎ型の別を問わず、低抵抗シリコンで多孔質化が可
能である。また導電型により選択的に多孔質化が可能で
あり、ＦＩＰＯＳ（Full Isolation by Porous Oxidize
d Silicon）プロセスのように暗所で陽極化成を行うこ
とによりｐ層のみを多孔質化できる。
【００２１】単結晶シリコンを陽極化成して得られた多
孔質層（シリコン層）は、透過電子顕微鏡の観察による
と数ｎｍ程度の直径の孔が形成されており、その密度は
単結晶シリコンの半分以下になる。にもかかわらず単結
晶性は維持されており、多孔質層（シリコン層）の上に
熱ＣＶＤ法等でエピタキシャル層を成長させることが可
能である。
孔質層（シリコン層）は、透過電子顕微鏡の観察による
と数ｎｍ程度の直径の孔が形成されており、その密度は
単結晶シリコンの半分以下になる。にもかかわらず単結
晶性は維持されており、多孔質層（シリコン層）の上に
熱ＣＶＤ法等でエピタキシャル層を成長させることが可
能である。
【００２２】また、多孔質層はその内部に大量の空隙が
形成されているため、体積の割に表面積が飛躍的に増大
しており、その結果化学的エッチング速度は通常の単結
晶層のエッチング速度に比べて、著しく速い。
形成されているため、体積の割に表面積が飛躍的に増大
しており、その結果化学的エッチング速度は通常の単結
晶層のエッチング速度に比べて、著しく速い。
【００２３】また単結晶シリコンに替えて多結晶シリコ
ンを用いても同様に陽極化成により多孔質層が得られ
る。その上に熱ＣＶＤ法等で結晶シリコン層を成長させ
ることができる（この場合多結晶シリコンの結晶粒の大
きさに対応した部分的なエピタキシャル成長が可能であ
る）。
ンを用いても同様に陽極化成により多孔質層が得られ
る。その上に熱ＣＶＤ法等で結晶シリコン層を成長させ
ることができる（この場合多結晶シリコンの結晶粒の大
きさに対応した部分的なエピタキシャル成長が可能であ
る）。
【００２４】
【実施例】（実施例１）厚み８００μｍの４インチφの
ｐ型シリコン単結晶基板（シリコンウエハ）３０１の片
面にＢ（ホウ素）を熱拡散により導入してｐ+ 層を形成
した。この基板をフッ酸溶液中で電流を二段階に変化さ
せて陽極化成し、厚さ約１０μｍの多孔質層３０２を得
た。電流は８ｍＡ／cm2 で１０分間通電したのち、３０
ｍＡ／cm 2 で１分間通電した。多孔質層は、通電途中で
電流を変化させることにより、密な構造の多孔質層と疎
な構造の多孔質層からなる二層構造となった。
ｐ型シリコン単結晶基板（シリコンウエハ）３０１の片
面にＢ（ホウ素）を熱拡散により導入してｐ+ 層を形成
した。この基板をフッ酸溶液中で電流を二段階に変化さ
せて陽極化成し、厚さ約１０μｍの多孔質層３０２を得
た。電流は８ｍＡ／cm2 で１０分間通電したのち、３０
ｍＡ／cm 2 で１分間通電した。多孔質層は、通電途中で
電流を変化させることにより、密な構造の多孔質層と疎
な構造の多孔質層からなる二層構造となった。
【００２５】次に多孔質層３０２を形成したｐ型シリコ
ン単結晶基板（シリコンウエハ）３０１を、水素雰囲気
中で表面温度１０５０℃にて１分間アニールした。その
後、過飽和状態となる濃度までシリコンを溶かし込んだ
９００℃の金属インジウム溶液中に浸漬し、徐冷してエ
ピタキシャル層（以下、シリコン層という）３０３を３
０μｍの厚さに形成した。この時、反対面を酸化膜で覆
って溶液をはじくようにし、多孔質層を形成した面にの
みシリコン層３０３が形成されるようにした。
ン単結晶基板（シリコンウエハ）３０１を、水素雰囲気
中で表面温度１０５０℃にて１分間アニールした。その
後、過飽和状態となる濃度までシリコンを溶かし込んだ
９００℃の金属インジウム溶液中に浸漬し、徐冷してエ
ピタキシャル層（以下、シリコン層という）３０３を３
０μｍの厚さに形成した。この時、反対面を酸化膜で覆
って溶液をはじくようにし、多孔質層を形成した面にの
みシリコン層３０３が形成されるようにした。
【００２６】次に、ウエハを２つの７０×３４mm2 の領
域に分けて太陽電池を作り込んだ。まず、２つの７０×
３４mm2 の領域３０３−１、３０３−２をマスクしてＲ
ＩＥドライエッチングにて、表面から多孔質層の適当な
深さまで除去した（図３（ａ））。マスクをはずしてそ
れぞれの７０×３４mm2 シリコン層３０３の表面にＰ
（燐）を拡散させてｎ+ 層を形成したのち、さらに電極
３０４、反射防止層３０５を形成した。太陽電池を作り
込んでいない面を真空吸着して、まず片方のシリコン層
３０３−１の除去部や除去側面にはみ出さないように表
面に透明接着剤３０６を塗布して透明支持部材３０７を
固定した後、中心に近い部分から多孔質層３０２に力を
作用させてシリコン層３０３−１をシリコン基板３０１
から分離し、裏面電極を形成して薄膜太陽電池とした
（図３（ｂ））。同様に残ったシリコン層３０３−２も
薄膜太陽電池とした。分離の際にはウエハの浮きも無
く、全面奇麗に薄膜半導体を分離することができた。
域に分けて太陽電池を作り込んだ。まず、２つの７０×
３４mm2 の領域３０３−１、３０３−２をマスクしてＲ
ＩＥドライエッチングにて、表面から多孔質層の適当な
深さまで除去した（図３（ａ））。マスクをはずしてそ
れぞれの７０×３４mm2 シリコン層３０３の表面にＰ
（燐）を拡散させてｎ+ 層を形成したのち、さらに電極
３０４、反射防止層３０５を形成した。太陽電池を作り
込んでいない面を真空吸着して、まず片方のシリコン層
３０３−１の除去部や除去側面にはみ出さないように表
面に透明接着剤３０６を塗布して透明支持部材３０７を
固定した後、中心に近い部分から多孔質層３０２に力を
作用させてシリコン層３０３−１をシリコン基板３０１
から分離し、裏面電極を形成して薄膜太陽電池とした
（図３（ｂ））。同様に残ったシリコン層３０３−２も
薄膜太陽電池とした。分離の際にはウエハの浮きも無
く、全面奇麗に薄膜半導体を分離することができた。
【００２７】シリコンウエハ３０１は多孔質層の残渣を
エッチングで除去し、前述の工程を計５回繰り返した。
得られた薄膜太陽電池の特性を評価したところ、利用回
数によらず、安定して高い効率を得ることができた。
エッチングで除去し、前述の工程を計５回繰り返した。
得られた薄膜太陽電池の特性を評価したところ、利用回
数によらず、安定して高い効率を得ることができた。
【００２８】（実施例２）５インチφのｐ+ 型のシリコ
ンウエハ４０１に、実施例１と同様にして８ｍＡ／cm2
で１０分間、２０ｍＡ／cm2 で２分間通電して２層の多
孔質層４０２を形成した後、ウエハの両面にＣＶＤ法に
てそれぞれ１５μｍエピタキシャル成長させ、エピタキ
シャル層（シリコン半導体層）４０３ａ，４０３ｂを形
成した。多孔質層上に堆積したエピタキシャル層４０３
ａの面に拡散剤を塗布してｐ+ 層を形成した後、４０３
ａ表面に於いてウエハの直径に沿って幅３mmでシリコン
層をエッチング除去し、領域を４０３ａ−１、４０３ａ
−２の二つに分けた。エッチャントにはフッ硝酸（Ｈ
Ｆ：ＨＮＯ3 ＝１：１）を用いた。２分したエピタキシ
ャル層のそれぞれの領域４０３ａ−１、４０３ａ−２に
４cm2 の太陽電池を作り込んだ後、透明接着剤４０４が
はみ出さないように片方の層４０３ａ−１表面に塗布、
支持部材４０５を接着した。層４０３ｂ面を静電吸着
し、支持部材に引っ張り力を加えてエッチング線より分
離を開始させ、薄膜半導体を得た。もう片方の層４０３
ａ−２も同様にして分離した。この時、ほぼ全面におい
て分離でき、ウエハの浮きもなかった。得られた薄膜太
陽電池は、多孔質層の残渣を除去した後、導電性接着剤
で金属部材に貼り付け、太陽電池として特性を評価し
た。
ンウエハ４０１に、実施例１と同様にして８ｍＡ／cm2
で１０分間、２０ｍＡ／cm2 で２分間通電して２層の多
孔質層４０２を形成した後、ウエハの両面にＣＶＤ法に
てそれぞれ１５μｍエピタキシャル成長させ、エピタキ
シャル層（シリコン半導体層）４０３ａ，４０３ｂを形
成した。多孔質層上に堆積したエピタキシャル層４０３
ａの面に拡散剤を塗布してｐ+ 層を形成した後、４０３
ａ表面に於いてウエハの直径に沿って幅３mmでシリコン
層をエッチング除去し、領域を４０３ａ−１、４０３ａ
−２の二つに分けた。エッチャントにはフッ硝酸（Ｈ
Ｆ：ＨＮＯ3 ＝１：１）を用いた。２分したエピタキシ
ャル層のそれぞれの領域４０３ａ−１、４０３ａ−２に
４cm2 の太陽電池を作り込んだ後、透明接着剤４０４が
はみ出さないように片方の層４０３ａ−１表面に塗布、
支持部材４０５を接着した。層４０３ｂ面を静電吸着
し、支持部材に引っ張り力を加えてエッチング線より分
離を開始させ、薄膜半導体を得た。もう片方の層４０３
ａ−２も同様にして分離した。この時、ほぼ全面におい
て分離でき、ウエハの浮きもなかった。得られた薄膜太
陽電池は、多孔質層の残渣を除去した後、導電性接着剤
で金属部材に貼り付け、太陽電池として特性を評価し
た。
【００２９】シリコンウエハ４０１から多孔質層の残渣
を除去して、前述の工程を合計１０回繰り返した。毎回
両面にシリコン層が堆積したため、多孔質層分のウエハ
減りがなくなり、何度工程を繰り返しても扱いが困難に
なることはなかった。こうして得られた太陽電池の特性
を比較評価したところ、利用回数によらず安定した変換
効率が得られた。
を除去して、前述の工程を合計１０回繰り返した。毎回
両面にシリコン層が堆積したため、多孔質層分のウエハ
減りがなくなり、何度工程を繰り返しても扱いが困難に
なることはなかった。こうして得られた太陽電池の特性
を比較評価したところ、利用回数によらず安定した変換
効率が得られた。
【００３０】（実施例３）実施例１と同様にして５イン
チシリコンウエハ５０１にｐ+層を形成した後、８ｍＡ
／cm2 で１０分間、２５ｍＡ／cm2 で１分間通電して２
層の多孔質層５０２約１２μｍを形成した。ついで多孔
質層上に半導体層を０．５μｍエピタキシャル成長させ
た後、Ｐ（燐）を拡散させてｎ+ 層５０３を形成し、さ
らに液相成長にて３０μｍのエピタキシャル層（単結晶
半導体層）５０４を堆積した。ウエハ中心に８０mm平方
の正方形状にレジストでマスクをし、ＲＩＥによってド
ライエッチングを施してエピタキシャル層（以下、シリ
コン層という）を除去した（図５（ａ））。次いでレジ
ストを除去し、残ったシリコン層５０４に金属部材５０
５をＡｌ箔で熱溶着すると同時にＡｌ原子をシリコン層
５０４接着面に拡散してｐ+ 層を形成した。その後、裏
面を真空吸着と静電吸着の両方を組み合わせて保持し、
多孔質層５０２に力を加えて薄膜化した。この時、ウエ
ハの端部より約２cmだけ中心側に入った位置から分離が
始まったため、ウエハ浮きもなく、分離することが出来
た。薄膜半導体表面に残った多孔質層の残渣を除去して
グリッド電極を形成した。その後、パッシベーション効
果を兼ねた反射防止膜ＴｉＯ2を堆積して４cm2 の太陽
電池を形成し、評価した。薄膜を分離した後のウエハ
は、多孔質層の残渣をエッチング除去した後、前述した
工程を合計５回繰り返した。
チシリコンウエハ５０１にｐ+層を形成した後、８ｍＡ
／cm2 で１０分間、２５ｍＡ／cm2 で１分間通電して２
層の多孔質層５０２約１２μｍを形成した。ついで多孔
質層上に半導体層を０．５μｍエピタキシャル成長させ
た後、Ｐ（燐）を拡散させてｎ+ 層５０３を形成し、さ
らに液相成長にて３０μｍのエピタキシャル層（単結晶
半導体層）５０４を堆積した。ウエハ中心に８０mm平方
の正方形状にレジストでマスクをし、ＲＩＥによってド
ライエッチングを施してエピタキシャル層（以下、シリ
コン層という）を除去した（図５（ａ））。次いでレジ
ストを除去し、残ったシリコン層５０４に金属部材５０
５をＡｌ箔で熱溶着すると同時にＡｌ原子をシリコン層
５０４接着面に拡散してｐ+ 層を形成した。その後、裏
面を真空吸着と静電吸着の両方を組み合わせて保持し、
多孔質層５０２に力を加えて薄膜化した。この時、ウエ
ハの端部より約２cmだけ中心側に入った位置から分離が
始まったため、ウエハ浮きもなく、分離することが出来
た。薄膜半導体表面に残った多孔質層の残渣を除去して
グリッド電極を形成した。その後、パッシベーション効
果を兼ねた反射防止膜ＴｉＯ2を堆積して４cm2 の太陽
電池を形成し、評価した。薄膜を分離した後のウエハ
は、多孔質層の残渣をエッチング除去した後、前述した
工程を合計５回繰り返した。
【００３１】こうして得られた太陽電池を比較評価した
ところ、ウエハの利用回数にかかわらず、安定した効率
を得ることができた。
ところ、ウエハの利用回数にかかわらず、安定した効率
を得ることができた。
【００３２】
【発明の効果】基板上に分離層を介して形成した半導体
層を支持部材で支持した後、支持部材に引っ張り力を加
えて該分離層を機械的に破断し薄膜半導体を形成する
際、基板を真空または／および静電吸着によって保持
し、薄膜エピタキシャル層の分離を基板の端部以外の領
域から開始させることにより、基板の吸着力が分離力に
負けて基板が浮くようなことがなく、収率良く特性の優
れた薄膜エピタキシャル層を得ることができる上、基板
を繰り返し利用することができ、安価に製造することが
可能となる。
層を支持部材で支持した後、支持部材に引っ張り力を加
えて該分離層を機械的に破断し薄膜半導体を形成する
際、基板を真空または／および静電吸着によって保持
し、薄膜エピタキシャル層の分離を基板の端部以外の領
域から開始させることにより、基板の吸着力が分離力に
負けて基板が浮くようなことがなく、収率良く特性の優
れた薄膜エピタキシャル層を得ることができる上、基板
を繰り返し利用することができ、安価に製造することが
可能となる。
【図１】 本発明による薄膜半導体製造プロセスの一例
を示す工程図である。本プロセスは（ａ）乃至（ｈ）の
工程からなる。
を示す工程図である。本プロセスは（ａ）乃至（ｈ）の
工程からなる。
【図２】 分離開始時にかかる力の分布を示す図であ
る。（ａ）は基板端部の多孔質層で薄膜半導体層を分離
する例であり、（ｂ）は基板中心部の多孔質層で薄膜半
導体層を分離する例である。
る。（ａ）は基板端部の多孔質層で薄膜半導体層を分離
する例であり、（ｂ）は基板中心部の多孔質層で薄膜半
導体層を分離する例である。
【図３】 実施例１の作業を説明する図である。（ａ）
は平面図であり、（ｂ）は断面図である。
は平面図であり、（ｂ）は断面図である。
【図４】 実施例２の作業を説明する図である。（ａ）
は平面図であり、（ｂ）は断面図である。
は平面図であり、（ｂ）は断面図である。
【図５】 実施例３の作業を説明する図である。（ａ）
は平面図であり、（ｂ）は断面図である。
は平面図であり、（ｂ）は断面図である。
１０１，２０１，３０１，４０１，５０１ シリコンウ
エハ １０２，５０３，５０４ ｐ+ （又はｎ+ ）層 １０３，２０３，３０２，４０２，５０２ 多孔質層 １０４，２０４，３０３，４０３，５０４ エピタキシ
ャル層 １０５，３０６，４０４，５０６ 接着剤 １０６，２０６，３０７，４０５，５０７ 支持部材 ２０７ 基板保持台 ２０８ 真空吸着孔 ３０４ 反射防止層 ３０５ 集電電極 ５０５ 金属部材
エハ １０２，５０３，５０４ ｐ+ （又はｎ+ ）層 １０３，２０３，３０２，４０２，５０２ 多孔質層 １０４，２０４，３０３，４０３，５０４ エピタキシ
ャル層 １０５，３０６，４０４，５０６ 接着剤 １０６，２０６，３０７，４０５，５０７ 支持部材 ２０７ 基板保持台 ２０８ 真空吸着孔 ３０４ 反射防止層 ３０５ 集電電極 ５０５ 金属部材
───────────────────────────────────────────────────── フロントページの続き (72)発明者 西田 彰志 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 (72)発明者 坂口 清文 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 (72)発明者 米原 隆夫 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 Ｆターム(参考） 5F051 GA06 GA11 GA20 5F052 KB00
Claims (16)
- 【請求項１】 基板上に分離層を介して形成した半導体
層を支持部材で支持し、該基板を保持した後、支持部材
に引っ張り力を加えて該分離層を機械的に破断し薄膜半
導体を形成するに際し、該基板の端部以外の領域から分
離を開始させることを特徴とする半導体基材の製造方
法。 - 【請求項２】 基板上に分離層を介して形成した半導体
層を支持部材で支持し、該基板を保持した後、支持部材
に引っ張り力を加えて該分離層を機械的に破断し薄膜半
導体を形成するに際し、該基板の保持力が該支持部材の
引っ張り力より大きい位置から分離を開始させることを
特徴とする半導体基材の製造方法。 - 【請求項３】 基板上に分離層を介して形成した半導体
層を支持部材で支持し、該基板を保持した後、支持部材
に引っ張り力を加えて該分離層を機械的に破断し薄膜半
導体を形成するに際し、少なくとも分離が進行する方向
と所定の角度をなすように、該半導体層及び該多孔質層
を除去してなる溝を形成し、該溝から分離を開始させる
ことを特徴とする半導体基材の製造方法。 - 【請求項４】 前記基板を真空吸着で保持して薄膜半導
体層を分離することを特徴とする請求項１〜３のいずれ
かに記載の半導体基材の製造方法。 - 【請求項５】 前記基板を静電吸着で保持して薄膜半導
体層を分離することを特徴とする請求項１〜３のいずれ
かに記載の半導体基材の製造方法。 - 【請求項６】 前記基板を真空吸着および静電吸着で保
持して薄膜半導体層を分離することを特徴とする請求項
１〜３のいずれかに記載の半導体基材の製造方法。 - 【請求項７】 前記分離層が陽極化成にて形成した多孔
質層であることを特徴とする請求項１〜３のいずれかに
記載の半導体基材の製造方法。 - 【請求項８】 前記基板を繰り返し利用することを特徴
とする請求項１〜３のいずれかに記載の半導体基材の製
造方法。 - 【請求項９】 基板上に分離層を介して形成した半導体
層を支持部材で支持し、該基板を保持した後、支持部材
に引っ張り力を加えて該分離層を機械的に破断し薄膜半
導体を形成するに際し、該基板の端部以外の領域から分
離を開始させることを特徴とする太陽電池の製造方法。 - 【請求項１０】 基板上に分離層を介して形成した半導
体層を支持部材で支持し、該基板を保持した後、支持部
材に引っ張り力を加えて該分離層を機械的に破断し薄膜
半導体を形成するに際し、該基板の保持力が該支持部材
の引っ張り力より大きい位置から分離を開始させること
を特徴とする太陽電池の製造方法。 - 【請求項１１】 基板上に分離層を介して形成した半導
体層を支持部材で支持し、該基板を保持した後、支持部
材に引っ張り力を加えて該分離層を機械的に破断し薄膜
半導体を形成するに際し、少なくとも分離が進行する方
向と所定の角度をなすように、該半導体層及び該多孔質
層を除去してなる溝を形成し、該溝から分離を開始させ
ることを特徴とする太陽電池の製造方法。 - 【請求項１２】 前記基板を真空吸着で保持して薄膜半
導体層を分離することを特徴とする請求項９〜１１のい
ずれかに記載の太陽電池の製造方法。 - 【請求項１３】 前記基板を静電吸着で保持して薄膜半
導体層を分離することを特徴とする請求項９〜１１のい
ずれかに記載の太陽電池の製造方法。 - 【請求項１４】 前記基板を真空吸着および静電吸着で
保持して薄膜半導体層を分離することを特徴とする請求
項９〜１１のいずれかに記載の太陽電池の製造方法。 - 【請求項１５】 前記分離層が陽極化成にて形成した多
孔質層であることを特徴とする請求項９〜１１のいずれ
かに記載の太陽電池の製造方法。 - 【請求項１６】 前記基板を繰り返し利用することを特
徴とする請求項９〜１１のいずれかに記載の半導体基材
の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11171135A JP2001007362A (ja) | 1999-06-17 | 1999-06-17 | 半導体基材および太陽電池の製造方法 |
| US09/592,559 US6448155B1 (en) | 1999-06-17 | 2000-06-12 | Production method of semiconductor base material and production method of solar cell |
| EP00112604A EP1061566A3 (en) | 1999-06-17 | 2000-06-14 | Method for producing a semiconductor thin film by a separation step and solar cell production method |
| CNB001225898A CN1146957C (zh) | 1999-06-17 | 2000-06-16 | 半导体基材的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11171135A JP2001007362A (ja) | 1999-06-17 | 1999-06-17 | 半導体基材および太陽電池の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001007362A true JP2001007362A (ja) | 2001-01-12 |
Family
ID=15917644
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11171135A Pending JP2001007362A (ja) | 1999-06-17 | 1999-06-17 | 半導体基材および太陽電池の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6448155B1 (ja) |
| EP (1) | EP1061566A3 (ja) |
| JP (1) | JP2001007362A (ja) |
| CN (1) | CN1146957C (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002289536A (ja) * | 2001-03-27 | 2002-10-04 | Sony Corp | 熱ｃｖｄ装置および薄膜半導体素子の製造方法 |
| JP2005513781A (ja) * | 2001-12-17 | 2005-05-12 | フリースケール セミコンダクター インコーポレイテッド | 材料を接合及び転写して半導体デバイスを形成する方法 |
| KR20090116660A (ko) * | 2008-05-07 | 2009-11-11 | 실리콘 제너시스 코포레이션 | 제어된 전단 영역을 이용한 박막 층 전이 기법 |
| US8609456B2 (en) | 2012-02-16 | 2013-12-17 | Industrial Technology Research Institute | Method for fabricating semiconductor layer having textured surface and method for fabricating solar cell |
| US8895347B2 (en) | 2012-02-16 | 2014-11-25 | Industrial Technology Research Institute | Method for fabricating semiconductor layer having textured surface and method for fabricating solar cell |
Families Citing this family (71)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002075917A (ja) * | 2000-08-25 | 2002-03-15 | Canon Inc | 試料の分離装置及び分離方法 |
| JP4708577B2 (ja) * | 2001-01-31 | 2011-06-22 | キヤノン株式会社 | 薄膜半導体装置の製造方法 |
| JP4803884B2 (ja) | 2001-01-31 | 2011-10-26 | キヤノン株式会社 | 薄膜半導体装置の製造方法 |
| JP3697214B2 (ja) * | 2001-03-16 | 2005-09-21 | キヤノン株式会社 | 半導体膜の製造方法 |
| JP4266106B2 (ja) * | 2001-09-27 | 2009-05-20 | 株式会社東芝 | 粘着性テープの剥離装置、粘着性テープの剥離方法、半導体チップのピックアップ装置、半導体チップのピックアップ方法及び半導体装置の製造方法 |
| FR2842647B1 (fr) * | 2002-07-17 | 2004-09-17 | Soitec Silicon On Insulator | Procede de transfert de couche |
| FR2850390B1 (fr) * | 2003-01-24 | 2006-07-14 | Soitec Silicon On Insulator | Procede d'elimination d'une zone peripherique de colle lors de la fabrication d'un substrat composite |
| US7122095B2 (en) * | 2003-03-14 | 2006-10-17 | S.O.I.Tec Silicon On Insulator Technologies S.A. | Methods for forming an assembly for transfer of a useful layer |
| SG116533A1 (en) | 2003-03-26 | 2005-11-28 | Toshiba Kk | Semiconductor manufacturing apparatus and method of manufacturing semiconductor device. |
| AU2003902270A0 (en) * | 2003-05-09 | 2003-05-29 | Origin Energy Solar Pty Ltd | Separating and assembling semiconductor strips |
| JP4438049B2 (ja) * | 2003-08-11 | 2010-03-24 | キヤノン株式会社 | 電界効果トランジスタ及びそれを用いたセンサ並びにその製造方法 |
| CN100359393C (zh) * | 2003-12-17 | 2008-01-02 | Lg.菲利浦Lcd株式会社 | 液晶分配装置 |
| JP2005210062A (ja) * | 2003-12-26 | 2005-08-04 | Canon Inc | 半導体部材とその製造方法、及び半導体装置 |
| CN100347837C (zh) * | 2004-07-21 | 2007-11-07 | 宏齐科技股份有限公司 | 半导体基材构造及其加工方法 |
| US9508886B2 (en) | 2007-10-06 | 2016-11-29 | Solexel, Inc. | Method for making a crystalline silicon solar cell substrate utilizing flat top laser beam |
| US20090107545A1 (en) | 2006-10-09 | 2009-04-30 | Soltaix, Inc. | Template for pyramidal three-dimensional thin-film solar cell manufacturing and methods of use |
| US8129822B2 (en) * | 2006-10-09 | 2012-03-06 | Solexel, Inc. | Template for three-dimensional thin-film solar cell manufacturing and methods of use |
| US8420435B2 (en) * | 2009-05-05 | 2013-04-16 | Solexel, Inc. | Ion implantation fabrication process for thin-film crystalline silicon solar cells |
| US8399331B2 (en) | 2007-10-06 | 2013-03-19 | Solexel | Laser processing for high-efficiency thin crystalline silicon solar cell fabrication |
| US8193076B2 (en) | 2006-10-09 | 2012-06-05 | Solexel, Inc. | Method for releasing a thin semiconductor substrate from a reusable template |
| US20080264477A1 (en) * | 2006-10-09 | 2008-10-30 | Soltaix, Inc. | Methods for manufacturing three-dimensional thin-film solar cells |
| US8035028B2 (en) * | 2006-10-09 | 2011-10-11 | Solexel, Inc. | Pyramidal three-dimensional thin-film solar cells |
| US7999174B2 (en) * | 2006-10-09 | 2011-08-16 | Solexel, Inc. | Solar module structures and assembly methods for three-dimensional thin-film solar cells |
| US8293558B2 (en) * | 2006-10-09 | 2012-10-23 | Solexel, Inc. | Method for releasing a thin-film substrate |
| US20100304521A1 (en) * | 2006-10-09 | 2010-12-02 | Solexel, Inc. | Shadow Mask Methods For Manufacturing Three-Dimensional Thin-Film Solar Cells |
| WO2009026240A1 (en) * | 2007-08-17 | 2009-02-26 | Solexel, Inc. | Methods for liquid transfer coating of three-dimensional substrates |
| US8322300B2 (en) * | 2008-02-07 | 2012-12-04 | Sunpower Corporation | Edge coating apparatus with movable roller applicator for solar cell substrates |
| US8662008B2 (en) * | 2008-02-07 | 2014-03-04 | Sunpower Corporation | Edge coating apparatus for solar cell substrates |
| EP2269230A4 (en) * | 2008-03-08 | 2016-03-30 | Crystal Solar Inc | INTEGRATED METHOD AND SYSTEM FOR THE PRODUCTION OF MONOLITHIC PANELS OF CRYSTALLINE SOLAR CELLS |
| US20100144080A1 (en) * | 2008-06-02 | 2010-06-10 | Solexel, Inc. | Method and apparatus to transfer coat uneven surface |
| WO2010057060A2 (en) * | 2008-11-13 | 2010-05-20 | Solexel, Inc. | Methods and systems for manufacturing thin-film solar cells |
| US8288195B2 (en) * | 2008-11-13 | 2012-10-16 | Solexel, Inc. | Method for fabricating a three-dimensional thin-film semiconductor substrate from a template |
| EP2371006A4 (en) * | 2008-11-26 | 2013-05-01 | Solexel Inc | TRUNCATED PYRAMID STRUCTURES FOR TRANSPARENT SOLAR CELLS |
| US8906218B2 (en) | 2010-05-05 | 2014-12-09 | Solexel, Inc. | Apparatus and methods for uniformly forming porous semiconductor on a substrate |
| US9076642B2 (en) | 2009-01-15 | 2015-07-07 | Solexel, Inc. | High-Throughput batch porous silicon manufacturing equipment design and processing methods |
| MY170119A (en) * | 2009-01-15 | 2019-07-05 | Trutag Tech Inc | Porous silicon electro-etching system and method |
| MY162405A (en) * | 2009-02-06 | 2017-06-15 | Solexel Inc | Trench Formation Method For Releasing A Thin-Film Substrate From A Reusable Semiconductor Template |
| US9343299B2 (en) * | 2009-02-06 | 2016-05-17 | Solexel, Inc. | Trench formation method for releasing a substrate from a semiconductor template |
| US8828517B2 (en) | 2009-03-23 | 2014-09-09 | Solexel, Inc. | Structure and method for improving solar cell efficiency and mechanical strength |
| EP2419306B1 (en) * | 2009-04-14 | 2016-03-30 | Solexel, Inc. | High efficiency epitaxial chemical vapor deposition (cvd) reactor |
| US9099584B2 (en) * | 2009-04-24 | 2015-08-04 | Solexel, Inc. | Integrated three-dimensional and planar metallization structure for thin film solar cells |
| US9318644B2 (en) | 2009-05-05 | 2016-04-19 | Solexel, Inc. | Ion implantation and annealing for thin film crystalline solar cells |
| WO2010129719A1 (en) | 2009-05-05 | 2010-11-11 | Solexel, Inc. | High-productivity porous semiconductor manufacturing equipment |
| US8445314B2 (en) * | 2009-05-22 | 2013-05-21 | Solexel, Inc. | Method of creating reusable template for detachable thin film substrate |
| EP2436028B1 (en) * | 2009-05-29 | 2016-08-10 | Solexel, Inc. | See-through three-dimensional thin-film solar cell semiconductor substrate and methods of manufacturing |
| MY166305A (en) | 2009-12-09 | 2018-06-25 | Solexel Inc | High-efficiency photovoltaic back-contact solar cell structures and manufacturing methods using thin planar semiconductor absorbers |
| CN102844883B (zh) | 2010-02-12 | 2016-01-20 | 速力斯公司 | 用于制造光电池和微电子器件的半导体衬底的双面可重复使用的模板 |
| KR101369282B1 (ko) | 2010-06-09 | 2014-03-04 | 솔렉셀, 인크. | 고생산성 박막 증착 방법 및 시스템 |
| JP5902406B2 (ja) * | 2010-06-25 | 2016-04-13 | 株式会社半導体エネルギー研究所 | 分離方法および半導体装置の作製方法 |
| WO2013055307A2 (en) | 2010-08-05 | 2013-04-18 | Solexel, Inc. | Backplane reinforcement and interconnects for solar cells |
| CN102560636B (zh) * | 2010-12-14 | 2016-03-30 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 一种基片承载装置及应用该装置的基片处理设备 |
| EP2710639A4 (en) | 2011-05-20 | 2015-11-25 | Solexel Inc | SELF-ACTIVATED FRONT SURFACE POLARIZATION FOR A SOLAR CELL |
| US9437756B2 (en) | 2013-09-27 | 2016-09-06 | Sunpower Corporation | Metallization of solar cells using metal foils |
| US9178104B2 (en) | 2013-12-20 | 2015-11-03 | Sunpower Corporation | Single-step metal bond and contact formation for solar cells |
| US9653638B2 (en) | 2013-12-20 | 2017-05-16 | Sunpower Corporation | Contacts for solar cells formed by directing a laser beam with a particular shape on a metal foil over a dielectric region |
| US9231129B2 (en) | 2014-03-28 | 2016-01-05 | Sunpower Corporation | Foil-based metallization of solar cells |
| US9947812B2 (en) | 2014-03-28 | 2018-04-17 | Sunpower Corporation | Metallization of solar cells |
| US9620661B2 (en) | 2014-12-19 | 2017-04-11 | Sunpower Corporation | Laser beam shaping for foil-based metallization of solar cells |
| US20160380127A1 (en) | 2015-06-26 | 2016-12-29 | Richard Hamilton SEWELL | Leave-In Etch Mask for Foil-Based Metallization of Solar Cells |
| US9620655B1 (en) | 2015-10-29 | 2017-04-11 | Sunpower Corporation | Laser foil trim approaches for foil-based metallization for solar cells |
| US11424373B2 (en) | 2016-04-01 | 2022-08-23 | Sunpower Corporation | Thermocompression bonding approaches for foil-based metallization of non-metal surfaces of solar cells |
| US10290763B2 (en) | 2016-05-13 | 2019-05-14 | Sunpower Corporation | Roll-to-roll metallization of solar cells |
| US9882071B2 (en) | 2016-07-01 | 2018-01-30 | Sunpower Corporation | Laser techniques for foil-based metallization of solar cells |
| US10115855B2 (en) | 2016-09-30 | 2018-10-30 | Sunpower Corporation | Conductive foil based metallization of solar cells |
| US11908958B2 (en) | 2016-12-30 | 2024-02-20 | Maxeon Solar Pte. Ltd. | Metallization structures for solar cells |
| WO2019195803A1 (en) | 2018-04-06 | 2019-10-10 | Sunpower Corporation | Laser assisted metallization process for solar cell fabrication |
| WO2019195804A1 (en) | 2018-04-06 | 2019-10-10 | Sunpower Corporation | Laser assisted metallization process for solar cell circuit formation |
| WO2019195806A2 (en) | 2018-04-06 | 2019-10-10 | Sunpower Corporation | Local patterning and metallization of semiconductor structures using a laser beam |
| EP3776670A4 (en) | 2018-04-06 | 2021-05-05 | Sunpower Corporation | LASER-ASSISTED METALLIZATION PROCESS FOR SOLAR CELL STRING |
| US11664472B2 (en) | 2018-04-06 | 2023-05-30 | Maxeon Solar Pte. Ltd. | Laser assisted metallization process for solar cell stringing |
| CN113299576B (zh) * | 2020-02-21 | 2022-11-22 | 济南晶正电子科技有限公司 | 一种薄膜机械分离装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3257580B2 (ja) | 1994-03-10 | 2002-02-18 | キヤノン株式会社 | 半導体基板の作製方法 |
| JP3381443B2 (ja) | 1995-02-02 | 2003-02-24 | ソニー株式会社 | 基体から半導体層を分離する方法、半導体素子の製造方法およびｓｏｉ基板の製造方法 |
| JPH09331049A (ja) * | 1996-04-08 | 1997-12-22 | Canon Inc | 貼り合わせｓｏｉ基板の作製方法及びｓｏｉ基板 |
| SG55413A1 (en) * | 1996-11-15 | 1998-12-21 | Method Of Manufacturing Semico | Method of manufacturing semiconductor article |
| JP3501606B2 (ja) | 1996-12-27 | 2004-03-02 | キヤノン株式会社 | 半導体基材の製造方法、および太陽電池の製造方法 |
| DE69738307T2 (de) | 1996-12-27 | 2008-10-02 | Canon K.K. | Herstellungsverfahren eines Halbleiter-Bauelements und Herstellungsverfahren einer Solarzelle |
| JP3647176B2 (ja) | 1996-12-27 | 2005-05-11 | キヤノン株式会社 | 半導体基材及び太陽電池の製造方法及びその製造装置 |
| JP4161380B2 (ja) * | 1997-03-25 | 2008-10-08 | ソニー株式会社 | 薄膜半導体および半導体装置の製造方法 |
| CA2233115C (en) * | 1997-03-27 | 2002-03-12 | Canon Kabushiki Kaisha | Semiconductor substrate and method of manufacturing the same |
-
1999
- 1999-06-17 JP JP11171135A patent/JP2001007362A/ja active Pending
-
2000
- 2000-06-12 US US09/592,559 patent/US6448155B1/en not_active Expired - Fee Related
- 2000-06-14 EP EP00112604A patent/EP1061566A3/en not_active Withdrawn
- 2000-06-16 CN CNB001225898A patent/CN1146957C/zh not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002289536A (ja) * | 2001-03-27 | 2002-10-04 | Sony Corp | 熱ｃｖｄ装置および薄膜半導体素子の製造方法 |
| JP2005513781A (ja) * | 2001-12-17 | 2005-05-12 | フリースケール セミコンダクター インコーポレイテッド | 材料を接合及び転写して半導体デバイスを形成する方法 |
| KR20090116660A (ko) * | 2008-05-07 | 2009-11-11 | 실리콘 제너시스 코포레이션 | 제어된 전단 영역을 이용한 박막 층 전이 기법 |
| KR101656097B1 (ko) * | 2008-05-07 | 2016-09-08 | 실리콘 제너시스 코포레이션 | 제어된 전단 영역을 이용한 박막 층 전이 기법 |
| US8609456B2 (en) | 2012-02-16 | 2013-12-17 | Industrial Technology Research Institute | Method for fabricating semiconductor layer having textured surface and method for fabricating solar cell |
| US8895347B2 (en) | 2012-02-16 | 2014-11-25 | Industrial Technology Research Institute | Method for fabricating semiconductor layer having textured surface and method for fabricating solar cell |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1278656A (zh) | 2001-01-03 |
| US6448155B1 (en) | 2002-09-10 |
| EP1061566A2 (en) | 2000-12-20 |
| CN1146957C (zh) | 2004-04-21 |
| EP1061566A3 (en) | 2007-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001007362A (ja) | 半導体基材および太陽電池の製造方法 | |
| US6818104B2 (en) | Anodizing apparatus | |
| KR960006687B1 (ko) | 반도체기판의 제조방법 | |
| US6569748B1 (en) | Substrate and production method thereof | |
| EP0938129B1 (en) | Composite member, its separation method, and preparation method of semiconductor substrate by utilization thereof | |
| JP3962465B2 (ja) | 半導体部材の製造方法 | |
| US6294478B1 (en) | Fabrication process for a semiconductor substrate | |
| TWI694559B (zh) | 用於絕緣體上半導體結構之製造之熱穩定電荷捕捉層 | |
| EP0849788A2 (en) | Process for producing semiconductor article by making use of a substrate having a porous semiconductor layer | |
| US20050020032A1 (en) | Method for making thin film devices intended for solar cells or silicon-on-insulator (SOI) applications | |
| US20030159644A1 (en) | Method of manufacturing semiconductor wafer method of using and utilizing the same | |
| EP0867923A2 (en) | Thin film forming process | |
| JP2001015721A (ja) | 複合部材の分離方法及び薄膜の製造方法 | |
| JP2000349266A (ja) | 半導体部材の製造方法、半導体基体の利用方法、半導体部材の製造システム、半導体部材の生産管理方法及び堆積膜形成装置の利用方法 | |
| JPH10270669A (ja) | 半導体基材の製造方法 | |
| JPH07302889A (ja) | 半導体基板の作製方法 | |
| JP3697052B2 (ja) | 基板の製造方法及び半導体膜の製造方法 | |
| JP3472197B2 (ja) | 半導体基材及び太陽電池の製造方法 | |
| JP4035862B2 (ja) | 半導体基板の製造方法 | |
| JP2001026500A (ja) | 薄膜単結晶デバイスの製造法 | |
| JP2002100791A (ja) | 太陽電池の製造方法 | |
| JP3927977B2 (ja) | 半導体部材の製造方法 | |
| JP3297600B2 (ja) | 半導体基板の作製方法 | |
| JPH10326884A (ja) | 半導体基板及びその作製方法とその複合部材 | |
| JP2000188269A (ja) | 部材の分離方法及び分離装置並びに基板の製造方法 |