JP2002075917A - 試料の分離装置及び分離方法 - Google Patents

試料の分離装置及び分離方法

Info

Publication number
JP2002075917A
JP2002075917A JP2000256136A JP2000256136A JP2002075917A JP 2002075917 A JP2002075917 A JP 2002075917A JP 2000256136 A JP2000256136 A JP 2000256136A JP 2000256136 A JP2000256136 A JP 2000256136A JP 2002075917 A JP2002075917 A JP 2002075917A
Authority
JP
Japan
Prior art keywords
layer
separation
substrate
fluid
sample
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2000256136A
Other languages
English (en)
Other versions
JP2002075917A5 (ja
Inventor
Kazutaka Yanagida
一隆 柳田
Kiyobumi Sakaguchi
清文 坂口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2000256136A priority Critical patent/JP2002075917A/ja
Priority to US09/930,137 priority patent/US6712288B2/en
Priority to TW090120648A priority patent/TW527662B/zh
Priority to EP01120278A priority patent/EP1187182A3/en
Priority to KR10-2001-0050925A priority patent/KR100481647B1/ko
Publication of JP2002075917A publication Critical patent/JP2002075917A/ja
Priority to US10/644,032 priority patent/US7017830B2/en
Publication of JP2002075917A5 publication Critical patent/JP2002075917A5/ja
Abandoned legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment

Abstract

(57)【要約】 【課題】貼り合わせ基板の分離における再現性及び歩留
まりを向上させる。 【解決手段】内部に多孔質層を有する貼り合わせ基板５
０を基板保持部１０５及び１０６によって保持し、貼り
合わせ基板５０の多孔質層に向けてノズル１２０から流
体を噴射することにより貼り合わせ基板５０を多孔質層
で分離する。この流体は、サーボ駆動式ポンプ２００に
より圧力変動が所定範囲内に抑えられる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、貼り合わせ基板等
の試料の分離装置及び分離方法、移設層の移設方法、基
板の製造方法、並びに、半導体装置及びその製造方法に
関する。
【０００２】
【従来の技術】絶縁層上に単結晶Ｓｉ層を有する基板と
して、ＳＯＩ（silicon on insulator)構造を有する基
板（ＳＯＩ基板）が知られている。このＳＯＩ基板を採
用したデバイスは、通常のＳｉ基板では到達し得ない数
々の優位点を有する。この優位点としては、例えば、以
下のものが挙げられる。 （１）誘電体分離が容易で高集積化に適している。 （２）放射線耐性に優れている。 （３）浮遊容量が小さく、素子の動作速度の高速化が可
能である。 （４）ウェル工程が不要である。 （５）ラッチアップを防止できる。 （６）薄膜化による完全な空乏型電界効果トランジスタ
の形成が可能である。
【０００３】ＳＯＩ構造は、上記のような様々な優位点
を有するため、ここ数十年、その形成方法に関する研究
が進められている。
【０００４】単結晶Ｓｉ基板を、熱酸化した別の単結晶
Ｓｉ基板に、熱処理又は接着剤により貼り合わせて、Ｓ
ＯＩ構造を形成する方法がある。この方法では、デバイ
スを形成するための活性層を均一に薄膜化する必要があ
る。すなわち、数百ミクロンもの厚さを有する単結晶Ｓ
ｉ基板をミクロンオーダー或いはそれ以下に薄膜化する
必要がある。
【０００５】薄膜化の方法としては、研磨による方法
と、選択エッチングによる方法とがある。
【０００６】研磨による方法では、単結晶Ｓｉを均一に
薄膜化することが困難である。特にサブミクロンオーダ
ーへの薄膜化では、ばらつきが数十％になる。ウェハの
大口径化が進めば、その困難性は増す一方である。
【０００７】選択エッチングによる方法は、均一な薄膜
化という点では有効であるが、選択比が１０2程度しか
得られない点、エッチング後の表面性が悪い点、ＳＯＩ
層の結晶性が悪い点で問題がある。
【０００８】本出願人は、特開平５−２１３３８号公報
において、新たなＳＯＩ技術を開示した。この技術は、
単結晶Ｓｉ基板に多孔質層を形成し、その上に非多孔質
層単結晶層を形成した第１の基板を、絶縁層を介して第
２の基板に貼り合わせ、その後、貼り合わせ基板を多孔
質層で２枚に分離することにより、第２の基板に非多孔
質単結晶層を移し取るものである。この技術は、ＳＯＩ
層の膜厚均一性が優れていること、ＳＯＩ層の結晶欠陥
密度を低減し得ること、ＳＯＩ層の表面平坦性が良好で
あること、高価な特殊仕様の製造装置が不要であるこ
と、数１００Å〜１０μｍ程度の範囲のＳＯＩ膜を有す
るＳＯＩ基板を同一の製造装置で製造可能なこと等の点
で優れている。
【０００９】更に、本出願人は、特開平７−３０２８８
９号公報において、第１の基板と第２の基板とを貼り合
わせた後に、第１の基板を破壊することなく第２の基板
から分離し、その後、分離した第１の基板の表面を平滑
化して再度多孔質層を形成し、これを再利用する技術を
開示した。この技術は、第１の基板を無駄なく使用でき
るため、製造コストを大幅に低減することができ、製造
工程も単純であるという優れた利点を有する。
【００１０】貼り合わせた基板を第１及び第２の基板の
双方を破壊することなく２枚に分離する方法としては、
例えば、貼り合わせ面に対して垂直な方向に力が加わる
ようにして両基板を互いに反対方向に引っ張る方法、貼
り合わせ面に対して平行に剪断応力を加える方法（例え
ば、貼り合わせ面に平行な面内で両基板を互いに反対方
向に移動させる方法や、円周方向に力が加わるようにし
て両基板を反対方向に回転させる方法など）、貼り合わ
せ面に対して垂直な方向に加圧する方法、分離領域に超
音波などの波動エネルギーを印加する方法、分離領域に
対して貼り合わせ基板の側面側から貼り合わせ面に平行
に剥離用部材（例えばナイフのような鋭利なブレード）
を挿入する方法、分離領域として機能する多孔質層に染
み込ませた物質の膨張エネルギーを利用する方法、分離
領域として機能する多孔質層を貼り合わせ基板の側面か
ら熱酸化させることにより、該多孔質層を体積膨張させ
て分離する方法、分離領域として機能する多孔質層を貼
り合わせ基板の側面から選択的にエッチングして分離す
る方法などがある。
【００１１】多孔質Siは、Uhlir等によって1956年に半
導体の電解研磨の研究過程において発見された（A.Uhli
r, BellSyst.Tech.J., vol.35, 333(1956)）。多孔質Si
は、Si基板をHF溶液中で陽極化成（Anodization）する
ことにより形成することができる。
【００１２】ウナガミ等は、陽極化成におけるSiの溶解
反応を研究し、HF溶液中のSiの陽極反応には正孔が必要
であり、その反応は、次の通りであると報告している
（T.ウナカ゛ミ、J.Electrochem.Soc.,vol.127, 476(198
0)）。
【００１３】Si+2HF+(2-n)e+ → SiF2+2H++ne- SiF2+2HF → SiF4+H2 SiF4+2HF → H2SiF6 または、 Si+4HF+(4-λ)e+ → SiF4+4H++λe- SiF4+2HF → H2SiF6 ここで、e+およびe-は、それぞれ正孔と電子を表してい
る。また、nおよびλは、それぞれSiの1原子が溶解する
ために必要な正孔の数であり、n＞2又はλ＞4なる条件
が満たされた場合に多孔質Siが形成されるとしている。
【００１４】以上のことから、正孔の存在するP型Siは
多孔質化されるが、N型Siは多孔質化されないと考える
ことができる。この多孔質化における選択性は長野等及
び今井によって報告されている(長野、中島、安野、大
中、梶原、電子通信学会技術研究報告、vol.79,SSD79-9
549(1979))、(K. Imai, Solid-State Electronics, vol.
24,159(1981))。
【００１５】しかしながら、高濃度のN型Ｓｉであれば
多孔質化されるとの報告もある（R.P. Holmstrom and
J. Y. Chi, Appl. Phys.Lett., vol. 42, 386(198
3)）。したがって、P型、N型の別にこだわらず、多孔質
化が可能な基板を選択することが重要である。
【００１６】分離層を形成する方法としては、上記の陽
極化成法の他に、例えば、シリコン基板中にイオンを打
ち込む方法がある。
【００１７】
【発明が解決しようとする課題】例えば、特開平５−２
１３３８号公報に記載された方法、即ち、多孔質層の上
に単結晶Ｓｉ層等の非多孔質層を有する第１の基板を絶
縁層を介して第２の基板に貼り合わせてなる基板（以
下、貼り合わせ基板）を該多孔質層の部分で分離し、こ
れにより、第１の基板側に形成された非多孔質層を第２
の基板に移設する方法においては、貼り合わせ基板を再
現性良く、高歩留まりで分離するための技術が極めて重
要である。
【００１８】本発明は、上記の背景に鑑みてなされたも
のであり、例えば、貼り合わせ基板等の試料或いは複合
部材の分離における再現性及び歩留まりを向上させるこ
とを目的とする。
【００１９】
【課題を解決するための手段】本発明の第１の側面に係
る分離装置は、流体により試料を分離する分離装置であ
って、内部に分離層を有する試料を保持する保持部と、
前記保持部によって保持された試料の分離層に向けて流
体を噴射するノズルと、流体を前記ノズルに供給する流
体供給部とを備え、前記流体供給部は、分離処理の間、
前記ノズルに供給する流体の圧力変動を所定範囲内に抑
えることを特徴とする。
【００２０】ここで、前記流体供給部は、分離処理の
間、前記ノズルに供給する流体の圧力変動を目標圧力に
対して±１０％以内に抑えることが好ましい。
【００２１】前記流体供給部は、サーボ駆動式ポンプを
含み、該サーボ駆動式ポンプより前記ノズルに流体を供
給することが好ましい。
【００２２】本発明の第１の側面に係る分離装置は、前
記保持部を回転させることにより、前記分離層に直交す
る軸を中心として前記試料を回転させる回転駆動部を更
に備えることが好ましい。
【００２３】本発明の第１の側面に係る分離装置は、前
記ノズルから噴射される流体が前記試料に打ち込まれる
位置を分離処理の進行に応じて変更する操作機構を更に
備えることが好ましい。前記操作機構は、分離処理の進
行に応じて、前記試料の分離層に対して流体を打ち込む
位置を該分離層の周辺部から中心部に徐々に又は段階的
に変更することが好ましい。
【００２４】前記試料は、前記分離層の外側に、側面に
対して窪んだ凹部を有することが好ましい。
【００２５】前記分離層は、脆弱な層、例えば、陽極化
成によって形成された層又はイオン注入によって形成さ
れた層であることが好ましい。
【００２６】本発明の第２の側面に係る分離方法は、流
体により試料を分離する分離方法であって、内部に分離
層を有する試料の該分離層に向けて、圧力変動が所定範
囲内に抑えられた流体を噴射しながら、該試料を該分離
層で分離することを特徴とする。
【００２７】本発明の第３の側面に係る移設方法は、第
１の部材の表面の移設層を第２の部材に移設する移設方
法であって、内部に分離層を有し、その上に移設層を有
する第１の部材と、第２の部材とを密着させて複合部材
を作成する作成工程と、前記複合部材の前記分離層に向
けて、圧力変動が所定範囲内に抑えられた流体を噴射し
ながら、該複合部材を該分離層で分離することにより、
前記第１の部材の移設層を前記第２の部材に移設するこ
とを特徴とする。
【００２８】本発明の第４の側面に係る基板の製造方法
は、内部に分離層を有し、その上に移設層を有する第１
の基板の表面と、第２の基板とを貼り合わせて、貼り合
わせ基板を作成する作成工程と、前記貼り合わせ基板の
分離層に向けて、圧力変動が所定範囲内に抑えられた流
体を噴射しながら、該貼り合わせ基板を前記分離層で分
離する分離工程とを含むことを特徴とする。
【００２９】ここで、前記所定範囲は、目標圧力に対し
て±１０％以内であることが好ましい。
【００３０】前記分離工程では、流体の圧力をサーボ制
御することが好ましい。
【００３１】前記分離工程では、前記貼り合わせ基板を
前記分離層に直交する軸を中心として回転させながら該
貼り合わせ基板を分離することが好ましい。
【００３２】前記分離工程では、流体を前記貼り合わせ
基板に打ち込む位置を分離処理の進行に応じて変更しな
がら該貼り合わせ基板を分離することが好ましい。前記
分離工程では、分離処理の進行に応じて、前記貼り合わ
せ基板の分離層に対して流体を打ち込む位置を該分離層
の周辺部から中心部に徐々に又は段階的に変更しながら
該貼り合わせ基板を分離することが更に好ましい。
【００３３】前記分離層は、脆弱な層、例えば、陽極化
成によって形成された層又はイオン注入によって形成さ
れた層であることが好ましい。
【００３４】前記移設層は、単結晶Ｓｉ層を含むことが
好ましく、単結晶Ｓｉ層の他に、該単結晶Ｓｉ層の上に
絶縁層を有することが更に好ましい。
【００３５】本発明の第５の側面に係る半導体装置の製
造方法は、本発明の第４の側面に係る基板の製造方法を
適用してＳＯＩ基板を準備する工程と、前記ＳＯＩ基板
のＳＯＩ層を素子分離して、素子分離されたＳＯＩ層に
トランジスタを作り込む工程とを含むことを特徴とす
る。
【００３６】前記トランジスタは、部分空乏型のＦＥＴ
であってもよいし、完全空乏型のＦＥＴであってもよ
い。
【００３７】
【発明の実施の形態】以下、図面を参照しながら本発明
の好適な実施の形態を説明する。
【００３８】図１は、本発明の好適な実施の形態に係る
ＳＯＩ構造等を有する基板の製造方法を説明する図であ
る。
【００３９】まず、図１（ａ）に示す工程では、第１の
基板（primewafer）１０を形成するための単結晶Ｓｉ基
板１１を用意して、その主表面上に分離層としての多孔
質Ｓｉ層１２を形成する。多孔質Ｓｉ層１２は、例え
ば、電解質溶液（化成液）中で単結晶Ｓｉ基板１１に陽
極化成処理を施すことによって形成することができる。
【００４０】ここで、電解質溶液としては、例えば、弗
化水素を含む溶液、弗化水素及びエタノールを含む溶
液、弗化水素及びイソプロピルアルコールを含む溶液等
が好適である。より具体的な例を挙げると、電解質溶液
としては、例えば、ＨＦ水溶液（ＨＦ濃度＝４９ｗｔ
％）とエタノールを体積比２：１で混合した混合液が好
適である。
【００４１】また、多孔質Ｓｉ層１２を互いに多孔度の
異なる２層以上の層からなる多層構造としてもよい。こ
こで、多層構造の多孔質Ｓｉ層１２は、表面側に第１の
多孔度を有する第１の多孔質Ｓｉ層、その下に、第１の
多孔度より大きい第２の多孔度を有する第２の多孔質Ｓ
ｉ層を含むことが好ましい。このような多層構造を採用
することにより、後の非多孔質層１３の形成工程におい
て、第１の多孔質Ｓｉ層上に、欠陥等の少ない非多孔質
層１３を形成することができると共に、後の分離工程に
おいて、所望の位置で貼り合わせ基板を分離することが
できる。ここで、第１の多孔度としては、１０％〜３０
％が好ましく、１５％〜２５％が更に好ましい。また、
第２の多孔度としては、３５％〜７０％が好ましく、４
０％〜６０％が更に好ましい。
【００４２】電解質溶液として上記の混合液（ＨＦ濃度
が４９ｗｔ％の弗化水素酸：エタノール＝２：１）を利
用する場合は、例えば、電流密度８ｍＡ／ｃｍ２、処理
時間５〜１１ｍｉｎの条件で第１層（表面側）を生成
し、次いで、電流密度２３〜３３ｍＡ／ｃｍ２、処理時
間８０ｓｅｃ〜２ｍｉｎの条件で第２層（内部側）を生
成することが好ましい。
【００４３】次いで、次の（１）〜（４）の少なくとも
１つの工程を実施することが好ましい。ここで、
（１）、（２）を順に実施することが好ましく、
（１）、（２）、（３）を順に実施すること、或いは、
（１）、（２）、（４）を順に実施することが更に好ま
しく、（１）、（２）、（３）、（４）を順に実施する
ことが最も好ましい。
【００４４】（１）多孔質Ｓｉ層の孔壁に保護膜を形成
する工程（プリ酸化工程） この工程では、多孔質Ｓｉ層１２の孔壁に酸化膜や窒化
膜等の保護膜を形成し、これにより、後の熱処理による
孔の粗大化を防止する。保護膜は、例えば、酸素雰囲気
中で熱処理（例えば、２００℃〜７００℃が好ましく、
３００℃〜５００℃が更に好ましい）を実施することに
より形成され得る。その後、多孔質Ｓｉ層１２の表面に
形成された酸化膜等を除去することが好ましい。これ
は、例えば、弗化水素を含む溶液に多孔質Ｓｉ層１２の
表面を晒すことによって実施され得る。
【００４５】（２）水素ベ−キング工程（プリベ−キン
グ工程） この工程では、水素を含む還元性雰囲気中において８０
０℃〜１２００℃で、多孔質Ｓｉ層１２が形成された第
１の基板１に熱処理を実施する。この熱処理により、多
孔質Ｓｉ層１２の表面の孔をある程度封止することがで
きると共に、多孔質Ｓｉ層１２の表面に自然酸化膜が存
在する場合には、それを除去することができる。
【００４６】（３）微量原料供給工程（プリインジェク
ション工程） 多孔質Ｓｉ層１２上に非多孔質層１３を成長させる場合
は、成長の初期段階で非多孔質層１３の原料物質の供給
を微少量として、低速度で非多孔質膜１３を成長させる
ことが好ましい。このような成長方法により、多孔質Ｓ
ｉ層１２の表面の原子のマイグレーションが促進され、
多孔質Ｓｉ層１２の表面の孔を封止することができる。
具体的には、成長速度が２０ｎｍ／ｍｉｎ以下、好まし
くは１０ｎｍ／ｍｉｎ以下、より好ましくは２ｎｍ／ｍ
ｉｎ以下になるように原料の供給を制御する。
【００４７】（４）高温ベーキング工程（中間ベーキン
グ工程） 上記の水素ベーキング工程及び／又は微量原料供給工程
における処理温度よりも高い温度で、水素を含む還元性
雰囲気中で熱処理を実施することにより、多孔質Ｓｉ層
１２の更なる封止及び平坦化が実現することができる。
【００４８】次いで、図１（ｂ）に示す工程の第１段階
では、多孔質Ｓｉ層１２上に第１の非多孔質層１３を形
成する。第１の非多孔質層１３としては、単結晶Ｓｉ
層、多結晶Ｓｉ層、非晶質Ｓｉ層等のＳｉ層、Ｇｅ層、
ＳｉＧｅ層、ＳｉＣ層、Ｃ層、ＧａＡｓ層、ＧａＮ層、
ＡｌＧａＡｓ層、ＩｎＧａＡｓ層、ＩｎＰ層、ＩｎＡｓ
層等が好適である。
【００４９】次いで、図１（ｂ）に示す工程の第２段階
では、第１の非多孔質層１３の上に第２の非多孔質層と
してＳｉＯ２層（絶縁層）１４を形成する。これにより
第１の基板１０が得られる。ＳｉＯ２層１４は、例え
ば、Ｏ２／Ｈ２雰囲気、１１００℃、１０〜３３ｍｉｎ
の条件で生成され得る。
【００５０】次いで、図１（ｃ）に示す工程では、第２
の基板（handle wafer）２０を準備し、第１の基板１０
と第２の基板２０とを、第２の基板２０と絶縁層１４と
が面するように室温で密着させて貼り合わせ基板３０を
作成する。
【００５１】なお、絶縁層１４は、上記のように単結晶
Ｓｉ層１３側に形成しても良いし、第２の基板２０上に
形成しても良く、両者に形成しても良く、結果として、
第１の基板と第２の基板を密着させた際に、図１（ｃ）
に示す状態になれば良い。しかしながら、上記のよう
に、絶縁層１４を活性層となる第１の非多孔質層（例え
ば、単結晶Ｓｉ層）１３側に形成することにより、第１
の基板１０と第２の基板２０との貼り合せの界面を活性
層から遠ざけることができるため、より高品位のＳＯＩ
基板等の半導体基板を得ることができる。
【００５２】基板１０、２０が完全に密着した後、両者
の結合を強固にする処理を実施することが好ましい。こ
の処理の一例としては、例えば、１）Ｎ２雰囲気、１１
００℃、１０ｍｉｎの条件で熱処理を実施し、２）Ｏ２
／Ｈ２雰囲気、１１００℃、５０〜１００ｍｉｎの条件
で熱処理（酸化処理）を実施する処理が好適である。こ
の処理に加えて、或いは、この処理に代えて、陽極接合
処理及び／又は加圧処理を実施してもよい。
【００５３】第２の基板２０としては、Ｓｉ基板、Ｓｉ
基板上にＳｉＯ２層を形成した基板、石英等の光透過性
の基板、サファイヤ等が好適である。しかし、第２の基
板２０は、貼り合わせに供される面が十分に平坦であれ
ば十分であり、他の種類の基板であってもよい。
【００５４】次いで、図１（ｄ）に示す工程では、後述
の分離方法により貼り合わせ基板３０を機械的強度が脆
弱な多孔質層１２の部分で分離する。
【００５５】図１（ｅ）に示す工程では、分離後の第１
の基板１０’の単結晶Ｓｉ基板１１上の多孔質層１２ｂ
をエッチング等により選択的に除去する。このようにし
て得られる単結晶Ｓｉ基板１１は、再び第１の基板１０
を形成するための基板、又は第２の基板２０として利用
され得る。
【００５６】貼り合わせ基板としては、次のような方法
により作成されたものを採用してもよい。まず、ミラー
ウェハやエピタキシャルウェハ等の単結晶Ｓｉ基板に代
表される半導体を準備する。ここで、必要に応じて、該
基板の表面に熱酸化シリコン等の絶縁膜を形成する。次
いで、ラインビームによるイオン打ち込み法、プラズマ
イマージョン法等により、水素イオン、希ガスイオン等
のイオンを該基板に注入し、表面から所定の深さに、分
離層として、比較的高濃度のイオン注入層を形成する。
このようにして第１の基板を得る。
【００５７】次いで、上記と同様の方法により作成され
た第２の基板を前述の貼り合わせ方法に従って第１の基
板と貼り合せる。これにより、移設すべき層（移設層）
を内部に有する貼り合わせ基板が得られる。
【００５８】このイオン注入層は、歪みが生じたり、欠
陥が生じたり、或いは、注入イオンによる微小気泡が生
じて多孔質体となっていたりする。このようなイオン注
入層は、機械的強度が相対的に弱いため、分離層として
機能する。
【００５９】次に、図１（ｄ）に示す分離工程に適用可
能な本発明の好適な実施の形態に係る分離方法及び分離
装置について説明する。本発明の好適な実施の形態で
は、流体（液体又は気体）を貼り合わせ基板等の試料或
いは複合部材の分離層に向けて噴射し、これにより該試
料或いは複合部材を該分離層で２枚の基板に分離する分
離方法及び分離装置において、流体の圧力変動を所定範
囲内に抑えながら該試料或いは複合部材を分離層で分離
することを特徴とする。この圧力変動は、目標圧力の１
０％以内であることが好ましい。また、貼り合わせ基板
等の試料或いは複合部材は、分離層の外側に、側面に対
して窪んだ凹部を有することが好ましい。凹部は、分離
層の全周に沿って設けられていてもよいし、分離層の外
側の位置にのみ設けられていてもよい。
【００６０】なお、貼り合わせ基板等の複合部材を流体
を利用して分離する方法は、キヤノン株式会社所有の特
許第２８７７８００号において開示されている。
【００６１】まず、本発明の理解のため、流体の圧力変
動が大きい場合に起こり得る問題点について図４〜図６
を参照して説明する。図４〜図６は、流体として水を使
用した所謂ウォータージェット装置により、貼り合わせ
基板を回転させながら分離した時の様子を示している。
図４は、分離処理の初期段階の様子を模式的に示す図、
図５は、分離処理の中間段階の様子を模式的に示す図、
図６は、分離処理の最終段階の様子を模式的に示す図で
ある。図４〜図６において、「分離領域」は、既に分離
された領域であり、「未分離領域」は、未だ分離されて
いない領域、「圧力」は、流体の圧力（ジェットの圧
力）である。この例では、流体の圧力変動は、目標圧力
に対して±２０％である。
【００６２】このように、流体の圧力変動が大きいと、
分離領域と未分離領域の境界（図中の点線）は蛇行す
る。このような蛇行は、流体の圧力変動に強く依存し、
また、圧力変動の特徴は分離処理の度に異なる。これ
は、分離される貼り合わせ基板ごとに蛇行の経路が変化
し、分離処理の再現性の向上を妨げることを意味する。
このような再現性の悪さにより、分離処理に要する時間
は貼り合わせ基板ごとに相違する。また、このような蛇
行が顕著になると、貼り合わせ基板の内部に作用する流
体による分離力が適正値を越える可能性があり、この場
合、貼り合わせ基板５０が多孔質層以外の部分で分離さ
れて、分離された基板に欠陥を生じさせる可能性があ
る。
【００６３】以下、上記の検討に基づいて改善された分
離方法及び分離装置について説明する。図２は、本発明
の好適な実施の形態に係る分離装置の構成を示す図であ
る。この分離装置１００は、分離対象の試料或いは複合
部材である貼り合わせ基板５０を水平に保持し、これを
回転させながら、貼り合わせ基板５０の多孔質層に向け
て流体（例えば、水）を噴射することによって、貼り合
わせ基板５０を多孔質層の部分で２枚の基板に分離す
る。
【００６４】貼り合わせ基板５０は、中心軸が共通の一
対の基板保持部１０５及び１０６によって保持される。
貼り合わせ基板５０は、一対の基板保持部１０５及び１
０６に吸着機構を設け、これにより保持されてもよい
し、一対の基板保持部１０５及び１０６によって挟持さ
れてもよい。
【００６５】上方の基板保持部１０５は、回転シャフト
１０３及びカップリング１０２を介してモータ１０１に
連結されている。モータ１０１は、不図示のコントロー
ラにより回転速度が任意に制御される。回転シャフト１
０３は、ベアリング１０４を介して上部テーブル１１３
によって軸支されている。
【００６６】下方の基板保持部１０６は、回転シャフト
１０８及びカップリング１０９を介してエアシリンダ１
１０に連結されている。したがって、下方の基板保持部
１０６は、エアシリンダ１１０によって昇降される。エ
アシリンダ１１０は、貼り合わせ基板５０を本分離装置
１００にセットする際及び分離された基板を本分離装置
１００から取り外す際に駆動される他、分離処理の際に
必要に応じて貼り合わせ基板５０に押圧力又は引張力
（貼り合わせ基板を吸着している場合）を印加するため
にも駆動され得る。エアシリンダ１１０は、不図示のコ
ントローラにより制御される。回転シャフト１０８は、
ベアリング１０７を介して下部テーブル１１４によって
軸支されている。
【００６７】下部テーブル１１４上には、流体を噴射す
るノズル１２０が配置されている。ノズル１２０は、位
置調整機構１４０により、貼り合わせ基板５０の軸方向
に平行な方向（上下方向）及び／又は貼り合わせ基板５
０の面方向に平行な方向（水平方向）に位置を調整され
る。分離処理の際は、位置調整機構１４０により、ノズ
ル１２０は、貼り合わせ基板５０の多孔質層（凹部）に
向けられる。
【００６８】ノズル１２０は、耐高圧ホース１２１、バ
ルブ１２３、高圧配管１２４を介してサーボ駆動式ポン
プ２００の出口に接続されている。サーボ駆動式ポンプ
２００は、出口における流体の圧力を検知する圧力計２
１０を有し、圧力計２１０の出力に基づいて、流体の圧
力変動を所定値（例えば、目標圧力の１０％）以内に抑
える。
【００６９】図３は、サーボ駆動式ポンプ２００の概略
構成を示す図である。同図において、２０１はサーボモ
ータ、２０２はタイミングベルト、２０３はボールネ
ジ、２０４及び２０５はＯリング、２０６はプランジャ
ー、２０７は逆止弁、２１０は圧力計、２２０は圧力コ
ントローラである。圧力コントローラ２２０は、出口に
設けられた圧力計２１０の出力に基づいて、出口におけ
る流体の圧力（ノズル１２０に供給される流体の圧力）
の変動が所定値以内に抑えられるようにサーボモータ２
０１を駆動する。サーボモータ２０１は、タイミングベ
ルト２０２及びボールネジ２０３を介してプランジャー
２０６を駆動することにより流体に圧力を印加する。
【００７０】次に、この分離装置１００を使用した分離
方法について説明する。
【００７１】まず、エアシリンダ１１０を作動させて、
下方の基板保持部１０６を降下させ、搬送ロボット等に
より一対の基板保持部１０５及び１０６の間の所定位置
に貼り合わせ基板５０を搬送する。そして、エアシリン
ダ１１０を作動させて下方の基板保持部１０６を上昇さ
せて、一対の基板保持部１０５及び１０６に貼り合わせ
基板５０を保持させる。この際、一対の基板保持部１０
５及び１０６に吸着機構が備えられている場合には、そ
れを作動させて貼り合わせ基板５０を吸着してもよい
し、これに加えて、エアシリンダ１１０により貼り合わ
せ基板５０に対して押圧力又は引張力を印加してもよ
い。また、貼り合わせ基板５０を吸着することなく、エ
アシリンダ１１０により該貼り合わせ基板５０に押圧力
を印加することにより、貼り合わせ基板５０を保持して
もよい。
【００７２】ここで、必要に応じて、位置調整機構１４
０によりノズル１２０の位置を調整し、ノズル１２０を
貼り合わせ基板５０の多孔質層に向ける。ここで、貼り
合わせ基板５０には、多孔質層の外周側に凹部が設けら
れていることが好ましい。通常は、第１の基板及び第２
の基板としてべべリング部を有する基板を採用すると、
該第１の基板及び第２の基板を貼り合せることによって
両基板のべべリング部により凹部が形成される。
【００７３】以上の作業と前後して、又は、以上の作業
と並行して、ノズル１２０から流体を噴射するための準
備がなされる。具体的には、サーボ駆動式ポンプ２００
を作動させて流体（例えば、水）の圧力が目標圧力（例
えば、５００ｋｇｆ／ｃｍ２）の所定範囲内（例えば、
目標圧力の±１０％以内）で安定するのを待つ。ここ
で、流体の圧力は、サーボモータ２０１を駆動すること
によりプランジャー２０６を往復移動させることにより
高められる。
【００７４】一対の基板保持部１０５及び１０６によっ
て貼り合わせ基板５０が保持されると共に流体の圧力が
安定したら、バルブ１２３を開くことによりノズル１２
０から流体を噴射させる。ここで、流体の圧力は、圧力
コントローラ２２０による制御の下で、目標圧力の所定
範囲内（例えば、±１０％以内）に維持される。
【００７５】これと前後して、或いは、これと同時に、
モータ１０１を作動させることにより、貼り合わせ基板
５０を回転させる。この状態で貼り合わせ基板５０が多
孔質層の部分で２枚の基板に分離されるのを待つ。
【００７６】貼り合わせ基板５０の分離が完了したら、
バルブ１２３を閉じると共にモータ１０１を停止させ、
更に、必要に応じてサーボ駆動式ポンプ２００を停止さ
せる（例えば、続けて分離すべき貼り合わせ基板がない
場合）。
【００７７】次いで、エアシリンダ１１０を作動させて
下方の基板保持部１０６を降下させる。そして、搬送ロ
ボット等により、分離された２枚の基板を基板保持部１
０５及び１０６から受け取る。
【００７８】図７〜図９は、図２に示す分離装置を使用
して流体の圧力変動を所定範囲内に抑えながら貼り合わ
せ基板を分離した時の様子を示している。図７は、分離
処理の初期段階の様子を模式的に示す図、図８は、分離
処理の中間段階の様子を模式的に示す図、図９は、分離
処理の最終段階の様子を模式的に示す図である。図７〜
図９において、「分離領域」は、既に分離された領域で
あり、「未分離領域」は、未だ分離されていない領域、
「圧力」は、流体の圧力（ジェットの圧力）である。こ
の例では、流体の圧力変動は、目標圧力に対して±２％
以下である。このように、流体の圧力変動を小さくする
ことにより、分離領域と未分離領域の境界の蛇行が小さ
く抑えられる。これは、分離処理の再現性の向上や、分
離処理による欠陥の防止に寄与する。
【００７９】上記の分離方法では、ノズル１２０と貼り
合わせ基板５０との相対的な位置関係が固定された状態
で貼り合わせ基板５０を回転させながら分離する。これ
に対して、本発明の他の実施形態に係る分離方法では、
分離処理の初期段階では、貼り合わせ基板５０の中心か
らずれた方向（貼り合わせ基板の周辺部）にノズル１２
０が向くように該ノズル１２０を配置して該貼り合わせ
基板５０の多孔質層に向けて圧力変動が所定範囲内に抑
えられた流体を噴射し、その後、徐々に又は段階的に、
貼り合わせ基板の中心部にノズル１２０が向くように該
ノズル１２０を配置の変更しながら該貼り合わせ基板５
０を多孔質層で分離する。即ち、本発明の他の実施の形
態に係る分離方法では、貼り合わせ基板５０に対して流
体を打ち込む位置を該貼り合わせ基板５０の周辺部から
中心部に徐々に又は段階的に変更しながら、圧力変動が
所定範囲内に抑えられた流体により該貼り合わせ基板を
分離する。
【００８０】この分離方法は、図２に示す分離装置１０
０を使用することにより実施することができる。具体的
には、分離処理の際に、位置調整機構１４０によりノズ
ル１２０の位置を移動させればよい。
【００８１】図１０〜図１２は、本発明の他の実施の形
態に係る分離方法により貼り合わせ基板を分離した時の
様子を示している。図１０は、分離処理の初期段階の様
子を模式的に示す図、図１１は、分離処理の中間段階の
様子を模式的に示す図、図１２は、分離処理の最終段階
の様子を模式的に示す図である。図１０〜図１２におい
て、「分離領域」は、既に分離された領域であり、「未
分離領域」は、未だ分離されていない領域、「圧力」
は、流体の圧力（ジェットの圧力）である。この例で
は、流体の圧力変動は、目標圧力に対して±２％以下で
ある。
【００８２】このように、流体の圧力変動を小さくする
ことにより、分離領域と未分離領域の境界（図中の点
線）の蛇行が小さく抑えられる。これは、分離処理の再
現性の向上や、分離処理による欠陥の防止に寄与する。
【００８３】また、分離処理の際に、貼り合わせ基板５
０に対して流体を打ち込む位置を該貼り合わせ基板５０
の周辺部から中心に徐々に又は段階的に変更することに
より、分離領域と未分離領域の境界の蛇行（図中の点
線）を更に小さくすることができる。これは、分離処理
の進行に伴って貼り合わせ基板５０に対して流体を打ち
込む位置を変更することにより、予定していない部分が
分離されることが防止されるからである。
【００８４】［半導体装置の例］次いで、上記の基板の
製造方法（図１参照）により製造され得る半導体基板を
利用した半導体装置及びその製造方法について図１３を
参照しながら説明する。
【００８５】図１３は、本発明の好適な実施の形態に係
る基板の製造方法を適用して製造され得る半導体基板を
利用した半導体装置の製造方法を示す図である。
【００８６】まず、非多孔質層１３として半導体層、非
多孔質層１４として絶縁層を有するＳＯＩ基板を上記の
基板の製造方法を適用して製造する。そして、埋め込み
絶縁膜１４上の非多孔質半導体層（ＳＯＩ層）１３を島
状にパタニングする方法、又は、ＬＯＣＯＳと呼ばれる
酸化法等により、トランジスタを形成すべき活性領域１
３’及び素子分離領域５４を形成する（図１３（ａ）参
照）。
【００８７】次いで、ＳＯＩ層の表面にゲート絶縁膜５
６を形成する（図１３（ａ）参照）。ゲート絶縁膜５６
の材料としては、例えば、酸化シリコン、窒化シリコ
ン、酸化窒化シリコン、酸化アルミニウム、酸化タンタ
ル、酸化ハフニウム、酸化チタン、酸化スカンジウム、
酸化イットリウム、酸化ガドリニウム、酸化ランタン、
酸化ジルコニウム、及びこれらの混合物ガラス等が好適
である。ゲート酸化膜５６は、例えば、ＳＯＩ層の表面
を酸化させたり、ＣＶＤ法又はＰＶＤ法によりＳＯＩ層
の表面に該当する物質を堆積させたりすることにより形
成され得る。
【００８８】次いで、ゲート絶縁膜５６上にゲート電極
５５を形成する（図１３（ａ）参照）。ゲート電極５５
は、例えば、Ｐ型又はＮ型不純物がドープされた多結晶
シリコンや、タングステン、モリブデン、チタン、タン
タル、アルミニウム、銅などの金属又はこれらの少なく
とも１種を含む合金や、モリブデンシリサイド、タング
ステンシリサイド、コバルトシリサイドなどの金属珪化
物や、チタンナイトライド、タングステンナイトライ
ド、タンタルナイトライドなどの金属窒化物などで構成
され得る。ゲート絶縁膜５６は、例えばポリサイドゲー
トのように、互いに異なる材料からなる複数の層を積層
して形成されてもよい。ゲート電極５５は、例えば、サ
リサイド（セルフアラインシリサイド）と呼ばれる方法
で形成されてもよいし、ダマシンゲートプロセスと呼ば
れる方法で形成してもよいし、他の方法で形成してもよ
い。以上の工程により図１３（ａ）に示す構造体が得ら
れる。
【００８９】次いで、燐、砒素、アンチモンなどのＮ型
不純物又はボロンなどのＰ型不純物を活性領域１３’に
導入することにより、比較的低濃度のソース、ドレイン
領域５８を形成する（図１３（ｂ）参照）。不純物は、
例えば、イオン打ち込み及び熱処理などにより導入する
ことができる。
【００９０】次いで、ゲート電極５５を覆うようにして
絶縁膜を形成した後に、これをエッチバックすることに
より、ゲート電極５９の側部にサイドウォール５９を形
成する。
【００９１】次いで、再び上記と同一の導電型の不純物
を活性領域１３’に導入し、比較的高濃度のソース、ド
レイン領域５７を形成する。以上の工程により図１３
（ｂ）に示す構造体が得られる。
【００９２】次いで、ゲート電極５５の上面並びにソー
ス及びドレイン領域５７の上面に金属珪化物層６０を形
成する。金属珪化物層６０の材料としては、例えば、ニ
ッケルシリサイド、チタンシリサイド、コバルトシリサ
イド、モリブデンシリサイド、タングステンシリサイド
などが好適である。これらの珪化物は、ゲート電極５５
の上面並びにソース及びドレイン領域５７の上面を覆う
ように金属を堆積させて、その後、熱処理を施すことに
よって、該金属とその下部のシリコンとを反応させた後
に、該金属のうち未反応部分を硫酸などのエッチャント
で除去することによって形成することができる。ここ
で、必要に応じて、珪化物層の表面を窒化させてもよ
い。以上の工程により図１３（ｃ）に示す構造体が得ら
れる。
【００９３】次いで、シリサイド化したゲート電極の上
面並びにソース及びドレイン領域の上面を覆うように絶
縁膜６１を形成する（図１３（ｄ）参照）。絶縁膜６１
の材料としては、燐及び／又はボロンを含む酸化シリコ
ンなどが好適である。
【００９４】次いで、必要に応じて、ＣＭＰ法により絶
縁膜６１にコンタクトホールを形成する。ＫｒＦエキシ
マレーザ、ＡｒＦエキシマレーザ、Ｆ２エキシマレー
ザ、電子ビーム、Ｘ線等を利用したフォトリソグラフィ
ー技術を適用すると、一辺が０．２５ミクロン未満の矩
形のコンタクトホール、又は、直径が０．２５ミクロン
未満の円形のコンタクトホールを形成することができ
る。
【００９５】次いで、コンタクトホール内に導電体を充
填する。導電体の充填方法としては、バリアメタル６２
となる高融点金属やその窒化物の膜をコンタクトホール
の内壁に形成した後に、タングステン合金、アルミニウ
ム、アルミニウム合金、銅、銅合金などの導電体６３
を、ＣＶＤ法、ＰＶＤ法、めっき法などを利用して堆積
させる方法が好適である。ここで、絶縁膜６１の上面よ
りも高く堆積した導電体をエッチバック法やＣＭＰ法に
より除去してもよい。また、導電体の充填に先立って、
コンタクトホールの底部に露出したソース及びドレイン
領域の珪化物層の表面を窒化させてもよい。以上の工程
によりＳＯＩ層にＦＥＴ等のトランジスタを作り込むこ
とができ、図１３（ｄ）に示す構造のトランジスタを有
する半導体装置が得られる。
【００９６】ここで、ゲート電極に電圧を印加してゲー
ト絶縁膜下に広がる空乏層が埋め込み絶縁膜１４の上面
に届くように活性層（ＳＯＩ層）１３’の厚さ及び不純
物濃度を定めると、形成されたトランジスタは、完全空
乏型トランジスタとして動作する。また、空乏層が埋め
込み酸化膜１４の上面に届かないように活性層（ＳＯＩ
層）１３’の厚さ及び不純物濃度を定めると、形成され
たトランジスタは、部分空乏型トランジスタとして動作
する。
【００９７】
【発明の効果】本発明によれば、例えば、貼り合わせ基
板等の試料或いは複合部材の分離における再現性及び歩
留まりが向上する。
【図面の簡単な説明】
【図１】本発明の好適な実施の形態に係る基板の製造方
法における多孔質層の形成工程を説明するための模式図
である。
【図２】本発明の好適な実施の形態に係る分離装置の構
成を示す図である。
【図３】サーボ駆動式ポンプの概略構成を示す図であ
る。
【図４】流体として水を使用した所謂ウォータージェッ
ト装置により、貼り合わせ基板を回転させながら分離し
た時の様子（初期段階）を示す図である。
【図５】流体として水を使用した所謂ウォータージェッ
ト装置により、貼り合わせ基板を回転させながら分離し
た時の様子（中間段階）を示す図である。
【図６】流体として水を使用した所謂ウォータージェッ
ト装置により、貼り合わせ基板を回転させながら分離し
た時の様子（最終段階）を示す図である。
【図７】本発明の好適な実施の形態に従って流体の圧力
変動を所定範囲内に抑えながら貼り合わせ基板を分離し
た時の様子（初期段階）を示す図である。
【図８】本発明の好適な実施の形態に従って流体の圧力
変動を所定範囲内に抑えながら貼り合わせ基板を分離し
た時の様子（中間段階）を示す図である。
【図９】本発明の好適な実施の形態に従って流体の圧力
変動を所定範囲内に抑えながら貼り合わせ基板を分離し
た時の様子（最終段階）を示す図である。
【図１０】本発明の好適な他の実施の形態に従って、ノ
ズルの位置を制御すると共に流体の圧力変動を所定範囲
内に抑えながら貼り合わせ基板を分離した時の様子（初
期段階）を示す図である。
【図１１】本発明の好適な他の実施の形態に従って、ノ
ズルの位置を制御すると共に流体の圧力変動を所定範囲
内に抑えながら貼り合わせ基板を分離した時の様子（中
間段階）を示す図である。
【図１２】本発明の好適な他の実施の形態に従って、ノ
ズルの位置を制御すると共に流体の圧力変動を所定範囲
内に抑えながら貼り合わせ基板を分離した時の様子（最
終段階）を示す図である。
【図１３】本発明の好適な実施の形態に係る基板の製造
方法を適用して製造され得る半導体基板を利用した半導
体装置の製造方法を示す図である。
【符号の説明】
１０ 第１の基板 １１ 単結晶Ｓｉ基板 １２ 多孔質Ｓｉ層 １３ 第１の非多孔質層 １４ 第２の非多孔質層 ２０ 第２の基板 ５０ 貼り合わせ基板 １０１ モータ １０２ カップリング １０３ 回転シャフト １０４ ベアリング １０５ 基板保持部 １０６ 基板保持部 １０７ ベアリング １０８ 回転シャフト １０９ カップリング １１０ エアシリンダ １１３ 上部テーブル １１４ 下部テーブル １２０ ノズル １２１ 耐高圧ホース １２３ バルブ １２４ 高圧配管 １４０ 位置調整機構 ２００ サーボ駆動式ポンプ ２０１ サーボモータ ２０２ タイミングベルト ２０３ ボールネジ ２０４ Ｏリング ２０５ Ｏリング ２０６ プランジャー ２０７ 逆止弁 ２１０ 圧力計 ２２０ 圧力コントローラ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 27/12 Ｈ０１Ｌ 21/76 Ｒ Ｄ 29/786 Ｐ 21/336 29/78 ６２７Ｄ Ｆターム(参考） 5F032 AA06 AA13 AA35 AA44 CA17 DA67 DA71 5F110 AA30 CC02 DD03 DD04 DD05 DD13 EE01 EE02 EE03 EE04 EE05 EE06 EE09 EE14 EE32 FF01 FF02 FF03 FF04 FF22 FF27 FF29 GG01 GG02 GG03 GG04 GG12 GG13 GG15 HJ01 HJ13 HJ15 HK05 HK40 HL01 HL02 HL03 HL04 HL06 HL22 HL24 HM15 NN02 NN22 NN25 NN26 NN62 NN66 QQ11 QQ17 QQ19

Claims (36)

    【特許請求の範囲】
  1. 【請求項１】 流体により試料を分離する分離装置であ
    って、 内部に分離層を有する試料を保持する保持部と、 前記保持部によって保持された試料の分離層に向けて流
    体を噴射するノズルと、 流体を前記ノズルに供給する流体供給部と、 を備え、前記流体供給部は、分離処理の間、前記ノズル
    に供給する流体の圧力変動を所定範囲内に抑えることを
    特徴とする分離装置。
  2. 【請求項２】 前記流体供給部は、分離処理の間、前記
    ノズルに供給する流体の圧力変動を目標圧力に対して±
    １０％以内に抑えることを特徴とする請求項１に記載の
    分離装置。
  3. 【請求項３】 前記流体供給部は、サーボ駆動式ポンプ
    を含み、該サーボ駆動式ポンプより前記ノズルに流体を
    供給することを特徴とする請求項１又は請求項２に記載
    の分離装置。
  4. 【請求項４】 前記保持部を回転させることにより、前
    記分離層に直交する軸を中心として前記試料を回転させ
    る回転駆動部を更に備えることを特徴とする請求項１乃
    至請求項３のいずれか1項に記載の分離装置。
  5. 【請求項５】 前記ノズルから噴射される流体が前記試
    料に打ち込まれる位置を分離処理の進行に応じて変更す
    る操作機構を更に備えることを特徴とする請求項１乃至
    請求項４のいずれか1項に記載の分離装置。
  6. 【請求項６】 前記操作機構は、分離処理の進行に応じ
    て、前記試料の分離層に対して流体を打ち込む位置を該
    分離層の周辺部から中心部に徐々に又は段階的に変更す
    ることを特徴とする請求項５に記載の分離装置。
  7. 【請求項７】 前記試料は、前記分離層の外側に、側面
    に対して窪んだ凹部を有することを特徴とする請求項１
    乃至請求項６のいずれか1項に記載の分離装置。
  8. 【請求項８】 前記分離層は、脆弱な層であることを特
    徴とする請求項１乃至請求項７のいずれか1項に記載の
    分離装置。
  9. 【請求項９】 前記分離層は、陽極化成によって形成さ
    れた層であることを特徴とする請求項１乃至請求項７の
    いずれか1項に記載の分離装置。
  10. 【請求項１０】 前記分離層は、イオン注入によって形
    成された層であることを特徴とする請求項１乃至請求項
    ７のいずれか1項に記載の分離装置。
  11. 【請求項１１】 流体により試料を分離する分離方法で
    あって、 内部に分離層を有する試料の該分離層に向けて、圧力変
    動が所定範囲内に抑えられた流体を噴射しながら、該試
    料を該分離層で分離することを特徴とする分離方法。
  12. 【請求項１２】 前記所定範囲は、目標圧力に対して±
    １０％以内であることを特徴とする請求項１１に記載の
    分離方法。
  13. 【請求項１３】 流体の圧力をサーボ制御することを特
    徴とする請求項１１又は請求項１２に記載の分離方法。
  14. 【請求項１４】 前記試料を前記分離層に直交する軸を
    中心として回転させながら該試料を分離することを特徴
    とする請求項１１乃至請求項１３のいずれか1項に記載
    の分離方法。
  15. 【請求項１５】 流体を前記試料に打ち込む位置を分離
    処理の進行に応じて変更しながら該試料を分離すること
    を特徴とする請求項１１乃至請求項１４のいずれか1項
    に記載の分離方法。
  16. 【請求項１６】 分離処理の進行に応じて、前記試料の
    分離層に対して流体を打ち込む位置を該分離層の周辺部
    から中心部に徐々に又は段階的に変更しながら該試料を
    分離することを特徴とする請求項１１乃至請求項１４の
    いずれか1項に記載の分離方法。
  17. 【請求項１７】 前記試料は、前記分離層の外側に、側
    面に対して窪んだ凹部を有することを特徴とする請求項
    １１乃至請求項１６のいずれか1項に記載の分離方法。
  18. 【請求項１８】 前記分離層は、脆弱な層であることを
    特徴とする請求項１１乃至請求項１７のいずれか1項に
    記載の分離方法。
  19. 【請求項１９】 前記分離層は、陽極化成によって形成
    された層であることを特徴とする請求項１１乃至請求項
    １７のいずれか1項に記載の分離方法。
  20. 【請求項２０】 前記分離層は、イオン注入によって形
    成された層であることを特徴とする請求項１１乃至請求
    項１７のいずれか1項に記載の分離方法。
  21. 【請求項２１】 第１の部材の表面の移設層を第２の部
    材に移設する移設方法であって、 内部に分離層を有し、その上に移設層を有する第１の部
    材と、第２の部材とを密着させて複合部材を作成する作
    成工程と、 前記複合部材の前記分離層に向けて、圧力変動が所定範
    囲内に抑えられた流体を噴射しながら、該複合部材を該
    分離層で分離することにより、前記第１の部材の移設層
    を前記第２の部材に移設することを特徴とする移設方
    法。
  22. 【請求項２２】 基板の製造方法であって、 内部に分離層を有し、その上に移設層を有する第１の基
    板の表面と、第２の基板とを貼り合わせて、貼り合わせ
    基板を作成する作成工程と、 前記貼り合わせ基板の分離層に向けて、圧力変動が所定
    範囲内に抑えられた流体を噴射しながら、該貼り合わせ
    基板を前記分離層で分離する分離工程と、 を含むことを特徴とする基板の製造方法。
  23. 【請求項２３】 前記所定範囲は、目標圧力に対して±
    １０％以内であることを特徴とする請求項２２に記載の
    基板の製造方法。
  24. 【請求項２４】 前記分離工程では、流体の圧力をサー
    ボ制御することを特徴とする請求項２２又は請求項２３
    に記載の基板の製造方法。
  25. 【請求項２５】 前記分離工程では、前記貼り合わせ基
    板を前記分離層に直交する軸を中心として回転させなが
    ら該貼り合わせ基板を分離することを特徴とする請求項
    ２２乃至請求項２４のいずれか1項に記載の基板の製造
    方法。
  26. 【請求項２６】 前記分離工程では、流体を前記貼り合
    わせ基板に打ち込む位置を分離処理の進行に応じて変更
    しながら該貼り合わせ基板を分離することを特徴とする
    請求項２２乃至請求項２５のいずれか1項に記載の基板
    の製造方法。
  27. 【請求項２７】 前記分離工程では、分離処理の進行に
    応じて、前記貼り合わせ基板の分離層に対して流体を打
    ち込む位置を該分離層の周辺部から中心部に徐々に又は
    段階的に変更しながら該貼り合わせ基板を分離すること
    を特徴とする請求項２２乃至請求項２５のいずれか1項
    に記載の基板の製造方法。
  28. 【請求項２８】 前記分離層は、脆弱な層であることを
    特徴とする請求項２２乃至請求項２７のいずれか1項に
    記載の基板の製造方法。
  29. 【請求項２９】 前記分離層は、陽極化成によって形成
    された層であることを特徴とする請求項２２乃至請求項
    ２７のいずれか1項に記載の基板の製造方法。
  30. 【請求項３０】 前記分離層は、イオン注入によって形
    成された層であることを特徴とする請求項２２乃至請求
    項２７のいずれか1項に記載の基板の製造方法。
  31. 【請求項３１】 前記移設層は、単結晶Ｓｉ層を含むこ
    とを特徴とする請求項２２乃至請求項３０のいずれか1
    項に記載の基板の製造方法。
  32. 【請求項３２】 前記移設層は、前記単結晶Ｓｉ層の他
    に、該単結晶Ｓｉ層の上に絶縁層を有することを特徴と
    する請求項３１に記載の基板の製造方法。
  33. 【請求項３３】 半導体装置の製造方法であって、 請求項２２に記載の基板の製造方法を適用してＳＯＩ基
    板を準備する工程と、 前記ＳＯＩ基板のＳＯＩ層を素子分離して、素子分離さ
    れたＳＯＩ層にトランジスタを作り込む工程と、 を含むことを特徴とする半導体装置の製造方法。
  34. 【請求項３４】 前記トランジスタは、部分空乏型のＦ
    ＥＴであることを特徴とする請求項３３に記載の半導体
    装置の製造方法。
  35. 【請求項３５】 前記トランジスタは、完全空乏型のＦ
    ＥＴであることを特徴とする請求項３３に記載の半導体
    装置の製造方法。
  36. 【請求項３６】 トランジスタを有する半導体装置であ
    って、 請求項３３乃至請求項３５のいずれか１項に記載の半導
    体装置の製造方法により得られた半導体装置。
JP2000256136A 2000-08-25 2000-08-25 試料の分離装置及び分離方法 Abandoned JP2002075917A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2000256136A JP2002075917A (ja) 2000-08-25 2000-08-25 試料の分離装置及び分離方法
US09/930,137 US6712288B2 (en) 2000-08-25 2001-08-16 Method and apparatus for separating sample
TW090120648A TW527662B (en) 2000-08-25 2001-08-22 Method and apparatus for separating sample
EP01120278A EP1187182A3 (en) 2000-08-25 2001-08-23 Method and apparatus for separating substrates
KR10-2001-0050925A KR100481647B1 (ko) 2000-08-25 2001-08-23 시료의 분리장치 및 분리방법
US10/644,032 US7017830B2 (en) 2000-08-25 2003-08-20 Method and apparatus for separating sample

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000256136A JP2002075917A (ja) 2000-08-25 2000-08-25 試料の分離装置及び分離方法

Publications (2)

Publication Number Publication Date
JP2002075917A true JP2002075917A (ja) 2002-03-15
JP2002075917A5 JP2002075917A5 (ja) 2006-06-15

Family

ID=18744795

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000256136A Abandoned JP2002075917A (ja) 2000-08-25 2000-08-25 試料の分離装置及び分離方法

Country Status (5)

Country Link
US (2) US6712288B2 (ja)
EP (1) EP1187182A3 (ja)
JP (1) JP2002075917A (ja)
KR (1) KR100481647B1 (ja)
TW (1) TW527662B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008103736A (ja) * 2002-12-06 2008-05-01 Soi Tec Silicon On Insulator Technologies 基板を再生する方法
US7611928B2 (en) 2002-04-16 2009-11-03 Infineon Technologies Ag Method for producing a substrate

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2859312B1 (fr) * 2003-09-02 2006-02-17 Soitec Silicon On Insulator Scellement metallique multifonction
JP2005210062A (ja) * 2003-12-26 2005-08-04 Canon Inc 半導体部材とその製造方法、及び半導体装置
US20080211061A1 (en) * 2004-04-21 2008-09-04 California Institute Of Technology Method For the Fabrication of GaAs/Si and Related Wafer Bonded Virtual Substrates
KR100601976B1 (ko) * 2004-12-08 2006-07-18 삼성전자주식회사 스트레인 실리콘 온 인슐레이터 구조체 및 그 제조방법
FR2888400B1 (fr) 2005-07-08 2007-10-19 Soitec Silicon On Insulator Procede de prelevement de couche
JP5539650B2 (ja) * 2006-01-23 2014-07-02 ザ ボード オブ トラスティーズ オブ ザ ユニバーシティ オブ イリノイ マイクロプラズマ装置
FR2899378B1 (fr) * 2006-03-29 2008-06-27 Commissariat Energie Atomique Procede de detachement d'un film mince par fusion de precipites
GB2453886B (en) * 2006-07-26 2011-08-17 Univ Illinois Buried circumferential electrode microcavity plasma device arrays, electrical interconnects, and formation method
JP5318857B2 (ja) * 2007-05-16 2013-10-16 ザ ボード オブ トラスティーズ オブ ザ ユニバーシティ オブ イリノイ 機械的応力低減型のマイクロキャビティ・プラズマ装置アレイおよび電極
FR2951581B1 (fr) * 2009-10-19 2011-12-16 Ecole Polytech Procede de fabrication d'un film multicouche comprenant au moins une couche ultra mince de silicium cristallin et dispositifs obtenus par ce procede
FR2967294B1 (fr) * 2010-11-10 2012-12-07 Commissariat Energie Atomique Procédé de formation d'une structure multicouches
US9196503B2 (en) * 2012-08-23 2015-11-24 Michael Xiaoxuan Yang Methods for fabricating devices on semiconductor substrates
KR101803790B1 (ko) * 2013-04-18 2017-12-04 한화테크윈 주식회사 웨이퍼의 시닝 방법 및 장치
KR102244025B1 (ko) * 2019-07-22 2021-04-23 국방과학연구소 삭마 시험 장치
JP7362515B2 (ja) * 2020-03-04 2023-10-17 キオクシア株式会社 ウエハ剥離装置及びウエハ剥離方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3994809A (en) * 1975-04-28 1976-11-30 Rhodes Herbert M Centrifugal separator with viscosity differentiating adhesion means
JPH01145840A (ja) * 1987-12-01 1989-06-07 Nec Corp 樹脂封止半導体装置
JP2608351B2 (ja) 1990-08-03 1997-05-07 キヤノン株式会社 半導体部材及び半導体部材の製造方法
ATE217447T1 (de) 1990-08-03 2002-05-15 Canon Kk Verfahren zur herstellung eines halbleiterkörpers
JPH05206146A (ja) * 1992-01-24 1993-08-13 Toshiba Corp 半導体装置の製造方法
DE69312636T2 (de) 1992-11-09 1998-02-05 Canon Kk Anodisierungsapparat mit einer Trägervorrichtung für das zu behandelnde Substrat
JP3257580B2 (ja) 1994-03-10 2002-02-18 キヤノン株式会社 半導体基板の作製方法
FR2725074B1 (fr) 1994-09-22 1996-12-20 Commissariat Energie Atomique Procede de fabrication d'une structure comportant une couche mince semi-conductrice sur un substrat
JP3381443B2 (ja) 1995-02-02 2003-02-24 ソニー株式会社 基体から半導体層を分離する方法、半導体素子の製造方法およびｓｏｉ基板の製造方法
US6107213A (en) 1996-02-01 2000-08-22 Sony Corporation Method for making thin film semiconductor
KR0165467B1 (ko) * 1995-10-31 1999-02-01 김광호 웨이퍼 디본더 및 이를 이용한 웨이퍼 디본딩법
US5996650A (en) * 1996-11-15 1999-12-07 Oden Corporation Net mass liquid filler
CA2233127C (en) 1997-03-27 2004-07-06 Canon Kabushiki Kaisha Method and apparatus for separating composite member using fluid
JP2877800B2 (ja) 1997-03-27 1999-03-31 キヤノン株式会社 複合部材の分離方法、分離された部材、分離装置、半導体基体の作製方法および半導体基体
EP0995227A4 (en) 1997-05-12 2000-07-05 Silicon Genesis Corp CONTROLLED CLEAVAGE PROCESS
JPH115064A (ja) * 1997-06-16 1999-01-12 Canon Inc 試料の分離装置及びその方法並びに基板の製造方法
JP4323577B2 (ja) * 1997-12-26 2009-09-02 キヤノン株式会社 分離方法および半導体基板の製造方法
US6418999B1 (en) 1997-12-26 2002-07-16 Cannon Kabushiki Kaisha Sample separating apparatus and method, and substrate manufacturing method
US6540861B2 (en) * 1998-04-01 2003-04-01 Canon Kabushiki Kaisha Member separating apparatus and processing apparatus
JP3762144B2 (ja) 1998-06-18 2006-04-05 キヤノン株式会社 Ｓｏｉ基板の作製方法
JP2000082679A (ja) 1998-07-08 2000-03-21 Canon Inc 半導体基板とその作製方法
TW522488B (en) 1998-07-27 2003-03-01 Canon Kk Sample processing apparatus and method
JP2000164905A (ja) * 1998-09-22 2000-06-16 Canon Inc 光電変換装置の製造方法とその製造装置
EP0989593A3 (en) * 1998-09-25 2002-01-02 Canon Kabushiki Kaisha Substrate separating apparatus and method, and substrate manufacturing method
JP2000349266A (ja) 1999-03-26 2000-12-15 Canon Inc 半導体部材の製造方法、半導体基体の利用方法、半導体部材の製造システム、半導体部材の生産管理方法及び堆積膜形成装置の利用方法
JP2001007362A (ja) 1999-06-17 2001-01-12 Canon Inc 半導体基材および太陽電池の製造方法
US6475460B1 (en) * 1999-07-12 2002-11-05 Marine Desalination Systems Llc Desalination and concomitant carbon dioxide capture yielding liquid carbon dioxide
US6497794B1 (en) * 1999-07-12 2002-12-24 Marine Desalination Systems L.L.C. Desalination using positively buoyant or negatively buoyant/assisted buoyancy hydrate
TW587332B (en) 2000-01-07 2004-05-11 Canon Kk Semiconductor substrate and process for its production
US20020045237A1 (en) 2000-03-29 2002-04-18 Gouzel Karimova Bacterial two-hybrid system for protein-protein interaction screening, new strains for use therein, and their applications

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7611928B2 (en) 2002-04-16 2009-11-03 Infineon Technologies Ag Method for producing a substrate
JP2008103736A (ja) * 2002-12-06 2008-05-01 Soi Tec Silicon On Insulator Technologies 基板を再生する方法

Also Published As

Publication number Publication date
US6712288B2 (en) 2004-03-30
KR20020016547A (ko) 2002-03-04
KR100481647B1 (ko) 2005-04-08
EP1187182A2 (en) 2002-03-13
US7017830B2 (en) 2006-03-28
US20040058537A1 (en) 2004-03-25
US20020070291A1 (en) 2002-06-13
EP1187182A3 (en) 2006-06-14
TW527662B (en) 2003-04-11

Similar Documents

Publication Publication Date Title
US6946052B2 (en) Separating apparatus and processing method for plate member
US6825099B2 (en) Method and apparatus for separating member
US6342433B1 (en) Composite member its separation method and preparation method of semiconductor substrate by utilization thereof
US6833312B2 (en) Plate member separating apparatus and method
JP2002075917A (ja) 試料の分離装置及び分離方法
US6852187B2 (en) Method and apparatus for separating member
JPH11243076A (ja) 陽極化成方法及び陽極化成装置並びに半導体基板の製造方法
JP2002050749A (ja) 複合部材の分離方法及び装置
JP2001168308A (ja) シリコン薄膜の製造方法、ｓｏｉ基板の作製方法及び半導体装置
JP2002075915A (ja) 試料の分離装置及び分離方法
JP3031904B2 (ja) 複合部材とその分離方法、及びそれを利用した半導体基体の製造方法
JP2003017669A (ja) 部材の分離方法及び分離装置
JP4272796B2 (ja) 基板の処理方法
JP2002075916A (ja) 試料の分離装置及び分離方法
JP2002016239A (ja) 基板の処理方法及び製造方法
JP2000133558A (ja) 半導体基体の作製方法およびそれにより作製された基体

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060425

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060425

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7426

Effective date: 20060425

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20060425

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080820

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081003

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090213

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20090316