KR101656097B1 - 제어된 전단 영역을 이용한 박막 층 전이 기법 - Google Patents

제어된 전단 영역을 이용한 박막 층 전이 기법 Download PDF

Info

Publication number
KR101656097B1
KR101656097B1 KR1020090039968A KR20090039968A KR101656097B1 KR 101656097 B1 KR101656097 B1 KR 101656097B1 KR 1020090039968 A KR1020090039968 A KR 1020090039968A KR 20090039968 A KR20090039968 A KR 20090039968A KR 101656097 B1 KR101656097 B1 KR 101656097B1
Authority
KR
South Korea
Prior art keywords
substrate
region
cleaving
cleave
film
Prior art date
Application number
KR1020090039968A
Other languages
English (en)
Other versions
KR20090116660A (ko
Inventor
제이. 헨리 프랑수아
Original Assignee
실리콘 제너시스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 실리콘 제너시스 코포레이션 filed Critical 실리콘 제너시스 코포레이션
Publication of KR20090116660A publication Critical patent/KR20090116660A/ko
Application granted granted Critical
Publication of KR101656097B1 publication Critical patent/KR101656097B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B26—HAND CUTTING TOOLS; CUTTING; SEVERING
    • B26F—PERFORATING; PUNCHING; CUTTING-OUT; STAMPING-OUT; SEVERING BY MEANS OTHER THAN CUTTING
    • B26F3/00—Severing by means other than cutting; Apparatus therefor
    • B26F3/004—Severing by means other than cutting; Apparatus therefor by means of a fluid jet
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B26—HAND CUTTING TOOLS; CUTTING; SEVERING
    • B26F—PERFORATING; PUNCHING; CUTTING-OUT; STAMPING-OUT; SEVERING BY MEANS OTHER THAN CUTTING
    • B26F3/00—Severing by means other than cutting; Apparatus therefor
    • B26F3/06—Severing by using heat
    • B26F3/16—Severing by using heat by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T83/00—Cutting
    • Y10T83/04—Processes
    • Y10T83/0405—With preparatory or simultaneous ancillary treatment of work
    • Y10T83/041—By heating or cooling
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T83/00—Cutting
    • Y10T83/283—With means to control or modify temperature of apparatus or work

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Forests & Forestry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Optics & Photonics (AREA)
  • Toxicology (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Processing Of Stones Or Stones Resemblance Materials (AREA)
  • Dicing (AREA)
  • Perforating, Stamping-Out Or Severing By Means Other Than Cutting (AREA)

Abstract

표면 영역의 바로 아래의 소정 깊이의 클리브 영역과 표면 영역을 갖는 반도체 기판을 제공하여 물질 필름을 구성할 수 있다. 기판으로부터 필름 클리브의 절차 동안, 클리브 영역에서 전단이 주의하여 제어된다. 실시예들에 따라, 인-플랜 전단 컴포넌트(in-plane shear component (KII))가 0에 근접하여 유지되고, 텐슬 영역(tensile region)과 압축 영역(compressive region) 간의 삽입된다. 일 실시예에서, 클리빙은 기판 표면에 걸쳐 위치된 면을 이용하여 이루어질 수 있다. 상기 면은 클리빙 동안 필름의 운동을 유지하도록 지원하며, 로컬화된 열적 처리와 함께 클리빙 절차 동안 생성된 전단을 제거한다. 다른 실시예들에 따라, KII 컴포넌트는 의도적으로 높은 레벨에서 유지되고, 가이드를 위해 지원하며, 클리브 순서를 통해 분열 전파를 제어한다. 일 실시예에서, 높은 KII 컴포넌트는 E-빔 방사에 대한 방출을 통해 실리콘의 단열 히팅에 의해 이루어지며, 높은 급격한 열적 그래디언트(thermal gradient)와 실리콘에서 정확하게 정의된 깊이에서 초래한 스트레스를 준다.

Description

제어된 전단 영역을 이용한 박막 층 전이 기법{LAYER TRANSFER OF FILMS UTILIZING CONTROLLED SHEAR REGION}
본 발명은 2008년 5월 7일 출원된 미국 가출원 제61/051,307호에 대해 우선권을 주장하며, 상기 가출원은 본 발명에 참조되어 결합된다.
태초부터 인간은 태양에 의존하며 거의 모든 유용한 형태의 에너지를 얻어왔다. 이러한 에너지는 석유, 발열체, 목재 등 열 에너지의 다양한 형태로부터 나온다. 간단한 예로서, 인간은 그들의 필요에 의해 석탄, 가스 등과 같은 석유 자원에 크게 의존해 왔다. 그러나, 불행하게도, 이러한 석유 자원은 점점 고갈되고 있으며, 또한 다른 문제점들을 야기하고 있다. 부분적이나마 대체 에너지로서, 태양 에너지가 석유 자원에 대한 인간의 의존도를 줄이기 위해 제안되었다. 간단한 예를 들면, 태양 에너지는 일반적으로 실리콘으로 만들어지는 "태양 전지(sloar cells)"로부터 얻을 수 있다.
실리콘 태양 전지는 태양으로부터 나오는 태양 방사선(solar radiation)에 노출될 때 전력을 생성한다. 방사선은 실리콘의 원자들과 상호작용하여 전자(electrons)와 정공(holes)을 생성하는데, 이들 전자와 정공은 실리콘 몸 체(body)에서 각각 P형 도핑 영역과 n형 도핑 영역으로 이동하며 도핑 영역들 사이에 전압차를 야기하여 전류를 생성한다. 태양 전지는 효율을 높이기 위하여 집광 소자(concentrating elements)로 집적(integrated)된다. 예를 들면, 태양 방사선은 집광 소자를 이용하여 누적되고 집중되는데, 집광 소자는 활성 광발전 물질(active photovoltaic materials)이 있는 하나 이상의 부분으로 태양 방사선을 유도한다. 그러나, 효과적인 면에서 이러한 태양 전지는 여전히 많은 한계를 가진다.
간단한 예를 들면, 태양 전지는 흔히 실리콘과 같은 원료(starting materials)에 의존한다. 이러한 실리콘은 주로 폴리실리콘(polysilicon) 물질 및/또는 단결정 실리콘(single crystal silicon) 물질로 이루어진다. 폴리실리콘 물질은 또한 단결정 그레인(single-crystal grains)의 크기와 멀티크리스탈린(multicrystalline), 마이크로크리스탈린(microcrystalline), 또는 나노크리스탈린(nanocrystalline)으로 불리는 결정도(degree of crystallinity)에 의존한다. 이러한 물질들은 이후에서 "폴리실리콘"이라 하며, 이는 여러 개의 랜덤한 결정 배향(crystal orientations) 및 여러 개의 그레인 경계(grain boundaries)를 갖지 않는 단결정(즉, 모노크리스탈린(monocrystalline)) 실리콘 물질과 구별된다. 비결정질 실리콘(amorphous silicon)은 수 마이크론(micron) 이하의 두께에서 캐리어(carrier)의 수명이 짧기 때문에, 웨이퍼형 태양 전지(wafered solar cells)에서 주로 사용되는 실리콘 형태는 아니다.
태양 전지용 물질은 대개 제조하기 어렵다. 폴리실리콘 전지는 대개 폴리실 리콘 플레이트(plate)를 가공하여 얻는다. 비록 폴리실리콘 플레이트는 결정화 화로(crystallization furnaces)를 이용하여 비용 효율적인 방식으로 생성될 수 있지만, 이는 고효율 태양 전지를 위한 최적의 특성을 갖지 않는다. 특히, 폴리실리콘 플레이트는 태양 에너지를 획득하고 획득된 태양 에너지를 사용가능한 전력으로 변환하는데 있어 최고 가능한 효율을 나타내지 않는다.
이와 대조적으로, 단결정 실리콘(single crystal silicon; c-Si)은 고품질 태양 전지를 위한 적합한 특성을 가지고 있다. 그러나, 단결정 실리콘은 제조 비용이 비싸고, 효율적이고 비용 효과적인 방식으로 태양 응용장치(solar applications)에 사용하기 어렵다.
게다가, 폴리실리콘 물질 및 단결정 실리콘 물질은 모두 종래의 단결정 실리콘 기판을 제조하는 과정에서 물질 손실을 일으키며, 소잉 프로세스(sawing process)는 최초 성장된 단결정 실리콘 잉곳(ingot)으로부터 얇은 단결정 실리콘 층을 물리적으로 분리하도록 이용된다. 예를 들면, 이너 다이어미터 소잉 프로세스(inner diameter (ID) sawing process) 또는 와이어 소잉 프로세스(wire sawing process)는 주조된 또는 성장된 보울(boule)로부터 40% 정도 심지어는 60%까지의 원료를 제거하며, 물질을 웨이퍼 형태로 싱귤레이트(singulate)한다.
실리콘 물질을 사용하는 단점을 극복하기 위해, 박막 태양 전지(thin-film solar cells)가 제안되었다. 박막 태양 전지는 적은 실리콘 물질을 사용하거나 대안적인 물질을 사용함으로써 대개 덜 비싸지만, 이들 비결정질 구조 또는 폴리크리스탈린 구조는 단결정 실리콘 기판으로부터 만들어진 고가의 큰 실리콘 전지보다 효율이 떨어진다.
그러므로, 저비용 고생산성을 가지면서 적절한 고품질 단결정 실리콘 시트(sheet)를 제조할 수 있는 기술이 절실히 요구된다.
표면 영역의 바로 아래의 소정 깊이의 클리브 영역과 표면 영역을 갖는 반도체 기판을 이용하여 필름 물질을 구성할 수 있다. 기판으로부터 필름 클리빙 프로세스 동안, 클리브 영역에서 전단이 주의하여 제어된다. 실시예들에 따르면, 인-플레인 전단 컴포넌트(in-plane shear component (KII))가 0에 근접하여 유지되고, 인장 영역(tensile region)과 압축 영역(compressive region) 사이에 삽입된다. 일 실시예에서, 클리빙은 기판 표면 상에 위치하는 플레이트를 이용하여 이루어질 수 있다. 상기 플레이트는 클리빙 동안 필름의 운동을 제한하며, 로컬화된 열적 처리와 함께 클리빙 프로세스 동안 생성되는 전단을 감소시킨다. 다른 실시예들에 따르면, KII 컴포넌트는 의도적으로 높은 레벨에서 유지되고, 클리브 시퀀스를 통해 프랙쳐 전파(fracture propagation)를 안내하고 제어한다. 일 실시예에서, 높은 KII 컴포넌트는 E-빔 방사에 노출된 실리콘의 단열 히팅에 의해 이루어지며, 이는 아주 급격한 열적 그래디언트(thermal gradient)를 나타내고 실리콘에서 정교하게 정의된 깊이에 스트레스를 초래한다.
본 발명의 실시예들은 두꺼운 필름을 생성하기 위한 일반적인 층 전이 기술들과 관련된다. 특히, 본 발명은, 태양 전지용 두꺼운 필름의 낮은 또는 평탄한 임플란트 자유 층 전이를 위한 디바이스 및 방법을 제공한다. 단순 예로, 본 발명은 단결정 실리콘 기판의 결정학상의 면을 따라 두꺼운 필름을 클리빙하는 것에 적용될 수 있다. 그러나, 본 발명은 보다 확장된 응용 범위를 갖는다.
본 발명의 실시예에서, 프로세스는 (i) 실리콘 잉곳 기판의 비교적 작은 영역(시작 영역)에서 프랙쳐 시작을 위해 보다 높은 임플란트 양(implant dose)(시작 양)을 이용하는 시작 프로세스, 그리고 (ii) 두꺼운 필름(전파 영역)의 분리를 위해 실리콘 잉곳 기판의 나머지를 통해 시작된 크랙 팁(crack tip)을 확장하는 전파 프로세스로 분할된다. 전파 프로세스는 분리될 두꺼운 필름의 표면 영역의 대부분으로 시작 영역을 확장시켜야 하기 때문에, 이 프로세스는 작은 임플란트 사용량으로 신뢰성 있게 수행되어야 하며, 거의 사용량 없이 수행되어야 한다. 이는 전파 사용량(propagation dose)이라고 하며, 그러므로 프로세스를 위해 필요한 전체 사용량은 시작 사용량과 전파 사용량의 가중된 영역 평균과 관련된다. 예를 들어, 시작 영역이 전체 영역의 1%이며 1x1016 cm-2 수소를 이용하고, 전파 영역에서 6x1016 cm-2 수소를 이용하면, 전체 유효 사용량은 0.01 * 6x1016 cm-2 + 0.99 * 1x1016 cm-2 또는 1.05x1016 cm-2가 된다. 감소된 또는 제거된 전파 사용량은 상기 클리빙 프로세스를 위해 요구되는 전체 사용량에 1차적인 효과를 나타낸다.
사용량의 감소는, (i) 클리브 가이딩 활동을 최대화하기 위해 임플란트된 수소의 효과를 최적화하고, (ii) 브레이킹 또는 크래킹 필름없이 원하는 깊이 내에 클리브 프론트(cleave front)를 유지하기 위해 크랙 팁에 정확한 스트레스 강도 조건을 생성하여 클리브 프로세스를 최적화한다. 본 발명에 따른 실시예는, 클리브 전파 프로세스 동안 기계적인 구조를 최적화한다.
본 발명의 일 실시예에서, 클리브 시작 영역은 선형적 가속기(linear accelerator)를 이용하여 생성된 제어된 사용량(dosage)을 갖는 높은 에너지 이온 입자들을 방사함으로써 패턴화된 임플란트로 구현될 수 있다. 일 실시예에서, 본 발명은, 혼합된 모드 로딩(mixed-mode loading)을 생성하는 기계적 구조의 자연적 경향에도 불구하고, 실직적으로 제로(zero) 전단 영역이 형성될 수 있는 스트레스 그래디언트를 생성하기 위해, (적절한 열 처리 프로세스 및/또는 기계적 힘에 의해 생성된) 포스 로딩(force loading)과 함께 기계적 모멘트 로딩(moment loading)을 제공한다. 다른 실시예들에서, 외부적으로 인가된 에너지는 원하는 클리브 면을 따르는 전파를 허용하기에 충분한 제어된 혼합된 모드 로딩 조건들을 생성한다.
본 발명에 따라 많은 이익을 얻을 수 있다. 제안된 실시예에서, {111} 또는 {110} 광학상의 면에서 표면을 갖는 단일 결정 실리콘 잉곳 기판이 선택될 수 있다. 그러므로, 클리브 영역을 생성하기 위한 이온 임플란테이션 프로세스(implantation process)는 주변 영역의 부분과 함께 클리브 시작 영역 형성을 위해 단순하게 제거 또는 제한할 수 있다. 이는 실질적으로 층 전이 프로세스를 단순화하고, 시스템 에너지 소비를 감소시키며, 생산성을 증가시킨다.
본 발명의 실시예들을 이용하면, 수십에서 수백의 마이크론 범위의 두께를 갖는 고품질의 후막 필름 크리스탈린 물질이 가능한 종래의 기술들보다 실질적으로 낮은 커프 로스(kerf loss)로 생산될 수 있다. 단결정 실리콘 후막 필름은 고효율(20% 또는 그 이상)의 광발전 셀들에서 사용되기에 특히 적합하다. 몇몇 실시예들은, 현존하는 제조 처리 시스템들 및 기술들을 이용할 수 있으며, 다양한 반도체 디바이스 적용을 위해 박막 웨이퍼/기판을 제조하기 위한 새로운 향상된 기술의 장점들을 얻을 수 있다. 본 발명의 다양한 실시예들에 대한 상세한 설명은 하기에서 보다 구체적으로 설명하기로 한다.
본 발명의 실시예들은 태양 전지를 위한 두꺼운 필름의 층 전이를 위한 방법 및 장치를 제공한다. 간단한 예로서, 이는 단결정 실리콘 기판의 결정면(crystallographic plane)을 따라서 두꺼운 필름(thick film)을 클리빙(cleaving)하는데 적용될 수 있다. 하지만, 본 발명은 보다 광범위하게 응용될 수 있음은 물론이다. 예를 들어, 게르마늄(Germanium), 갈륨 아서나이드(Gallium Arsenide; GaAs), 갈륨 니트라이드(Gallium Nitride; GaN), 또는 실리콘 카바이드(Silicon Carbide; SiC) 등과 같은 다른 물질들도 태양, 광전자, 반도체 응용기술을 위한 필름을 형성하는 클리빙 프로세스에 적용될 수 있다.
배경기술 부분에서도 언급한 바와 같이, 태양 전기에 기반한 실리콘 성장은 웨이퍼 커프 로스(kerf-loss)에 있어 비용에 대한 병목현상으로 이끌어 졌다. 전통적인 소잉(sawing), 또는 두꺼운 필름이 태양전지에 적합하다고 하는 최근 보고된 웨이퍼링 기술(멀티 와이어 소잉(multi-wire saw), 스파크 커팅(spark cutting), 레이저 커팅(laser cutting) 또는 플라즈마 커팅(plasma cutting))의 적용(adopting)은 다음과 같은 하나 이상의 문제점들(예컨대, 하이 커프 로스 하이, 느린 커팅 속도, 생산성 결여)로 인하여 유용성에 한계를 보인다.
한가지 해결책은 고 에너지 이온 빔을 사용하여 기판 표면 아래의 원하는 위치에 클리브 영역(cleave region)을 생성하고, 남아있는 기판으로부터 소정 두께의 필름을 분리하기 위한 층 전이 프로세스(layer transfer process)를 수행하는 것이다. 그러나, 단지 임플란팅된 이온을 이용하여 클리빙을 위한 클리브 영역을 생성하는 것은 이온 양을 높이고 임플란팅 영역을 확장해야 할 수도 있다. 더 나아가, 임플란팅된 이온에 의지하게 되면 표면이 더 거칠어지고, 많은 이온 양으로 인해 비용이 높아지게 되며, 생산성이 떨어지게 되어, 잠재적으로는 생산량을 떨어뜨리게 된다. 본 발명의 실시예에서는, 본 발명에 따른 방법 및 구조를 이용하면 이러한 또는 다른 제한들을 극복할 수 있음을 보여준다.
본 발명의 일 실시예에 따르면, 클리빙 동안 전단 조건(shear conditions)을 안정하게 제어하는 클리빙 프로세스를 이용함으로써, 필름 물질의 클리빙이 이온 임플란팅을 감소시키거나 또는 전혀 임플란팅을 하지 않고 수행될 수 있다. 일 실시예에서, 표면 영역(surface region), 주변 영역(peripheral region), 그리고 상기 표면 영역 아래 원하는 깊이에 클리브 영역(cleave region)을 갖는 반도체 기판을 제공함으로써, 필름 물질이 생성될 수 있다. 본 발명의 목적을 위하여, "클리브 영역(cleave region)"이라는 용어는 수용된 방사선 또는 임플란팅된 이온을 갖는 영역만을 의미하는 것은 아니며, 방사선 및/또는 임플란팅된 이온 및/또는 적절한 외부 클리빙 에너지의 인가에 의해 기판으로부터 분리될 수 있는 영역을 포함한다.
클리브 시작 영역(cleave initiation region)은 주변 영역의 일부 또는 클리브 영역의 부근으로 정의될 수 있다. 클리브 시작 영역은 시작 영역 내에서 필름 부분을 쪼개거나 분리하기 위해 열적, 화학적, 전기적, 및/또는 기계적 프로세스를 적용함으로써 형성될 수 있다.
일 실시예에서, 개시 클리빙은 클리브 시작 영역에 국부화된 열 처리를 수행함으로써 이루어질 수 있으며, 그 결과 클리브 프론트(cleave front)가 상기 영역에서 시작될 수 있으며, 시작 영역(여기서는 사용량(does)이 낮으며 더 이상의 전파를 촉진시킬 수 없음)의 주변으로 증식(전파)시킬 수 있다. 일반적인 필름 분리 프로세스(film release process)는 기판의 나머지 부분을 통해 기존의 클리브 프론트로부터 개시된 필름을 계속하여 증식(전파)시킬 수 있다.
도 1은, 본 발명의 일 실시예에 따라서, 기판 영역 아래 원하는 깊이에 클리브 영역을 갖는 반도체 기판의 측면도를 도시한 것이다. 참고로, 상기 도 1은 예시적인 것이기 때문에, 본 발명의 범위를 부적절하게 제한할 수는 없다. 그러므로, 당업자는 다양한 변경, 대안, 수정 등이 가능할 것이다.
도 1에 도시된 바와 같이, 반도체 기판(1700)은 표면 영역(1702)과 주변 영역(1704)으로 구성될 수 있다. 게다가, 클리브 영역(1706)이 구비될 수 있다. 클리브 영역은 본질적으로는 표면 영역(1702) 아래에 소정 깊이 d로 형성된 가상적인 면(plane) 또는 층(layer)이며, 반도체 기판(1700)으로부터 분리되는 두꺼운 필름(1720)의 두께를 정하기 위해 사용된다. 일 실시예에서, 반도체 기판은 깊이 d 보다 실질적으로 더 큰 두께를 가진다. 특정 실시예에서, 반도체 기판은 광발전 태양 전지에서 사용되기 위한 단결정 실리콘 물질이 될 수 있다. 특정 실시예에서, 실리콘 기판(silicon substrate)은 선택적으로 {111} 또는 {110} 결정면(약 1도 또는 약 3 도 이하의 약간의 미스컷 각(miscut angle)이 존재할 수 있음)을 갖 는 표면을 가질 수 있다. 특정 실시예에서, 클리브 영역은 표면 영역에 실질적으로 평행하도록 정해진다. 클리빙 활동(cleaving action)은 전통적인 {100} 면보다 {110}을 따르는 {111} 면을 따라서 덜 활성적으로 일어나기 때문에, 클리빙되는 표면과 낮은 표면 에너지의 결정학상 클리브 면이 일치하도록 클리빙되는 물질을 배향시키는 것이 바람직하다. 슬라이싱(slicing) 또는 클리빙을 위해 실리콘 보울의 배향을 선택하는 보다 상세한 기술은 프란코이스 제이. 헨리(Francois J. Henley)에 의해 미국 가출원된 "METHOD AND DEVICE FOR SLICING A SHAPED SILICON INGOT USING LAYER TRANSFER," (Attorney Docket No.: 018419-025600US)에 나타나 있으며, 이는 본 발명에 참조되어 결합된다.
도 1은 또한 본 발명의 일 실시예에 따라서 고에너지 입자를 패턴 임플란팅(pattern implanting)함으로써 클리브 시작 영역을 형성하는 것을 보여준다. 참고로, 상기 도 1은 예시적인 것이기 때문에, 본 발명의 범위를 부적절하게 제한할 수는 없다. 그러므로, 당업자는 다양한 변경, 대안, 수정 등이 가능할 것이다.
도 1에 도시된 바와 같이, 주변 영역(1704)의 일부는 표면 영역(1702) 내의 소정의 패턴화된 영역(도 1에서는 직접 보이지는 않음)과 연합(associate)할 수 있다. 일 실시예에서, 주변 영역 중 선택된 영역은 클리브 영역(1706)의 에지 근처(edge vicinity) 내에 있다.
표면 영역(1702)의 패턴화된 영역은 고에너지 이온 빔(1740)(예컨대 선형 가속기(linear accelerator)를 이용하여 1 MeV 이상의 에너지를 갖는 H+ 이온)에 노출된다. 일 실시예에서, 패턴화된 시작 영역의 면적(aera)은 전체 표면 영역의 면 적의 1 내지 3%로 제한되며(예컨대, 125mm×125mm 크기의 기판에 대해 2-5 cm2 이하), 그 결과 이온 입자 양은 시스템의 에너지 비용을 최소화하도록 제어되며 두꺼운 필름 클리빙 프로세스의 생산성을 향상시킨다.
고에너지 이온은 표면 영역 아래에 임플란팅되어 클리브 영역(1706)의 근처에 도달한다. 이온의 투과 깊이(penetration depth)는 에너지 레벨에 의해 영향을 받으며, 클리브 영역의 두께 d를 결정하는 원하는 값으로 제어될 수 있다. 임플란팅된 이온은, 이온화 형태로(전자적 브레이킹(electronic braking)) 그리고 원자 치환에 의한 작은 양의 원자 손실 형태로(핵 스타핑(nuclear stopping)), 운동 에너지를 격자로 전달함으로써 결정 격자(crystal lattice) 내로 천천치 내려간다.
마지막 단계(전체 범위 중 약 2-5%)에서, 이온은 핵 저지(nuclear stopping) 하에서 결정 격자와 더 반응하고, 비교적 높은 스트레스 및 손상 격자 접합(damages lattice bonds)의 얇은 영역이 형성되어 클리브 시작 영역을 정의한다. 도시된 바와 같이, 클리브 시작 영역(1708)은 주변 영역(1704)에 일부에서 클리브 영역(1708)을 향하여 확장되는 작은 평면 영역이다. 패턴화된 임플란테이션(patterned implantation)은 이온 입자를 표면 영역의 전체 면적 중 1-3% 이하의 면적에 방사(irradiating)함으로써 수행되며, 이러한 시작 양(initiation dose)은 전파 양(propagation dose)보다 더 높을 수 있다. 이는 평균 면적 양이 개선된 생산성에 대해 더 낮게 유지될 수 있도록 한다. 물론, 이에 대해서는 다양한 변경, 대안, 수정 등이 가능하다.
[실질적인 제로 전단 영역(Substantially Zero Shear Region)]
본 발명의 특정 실시예에서는, 클리빙 구성을 수정하여 증식하는 클리빙 프랙쳐(cleaving fracture)의 끝에서 전단 모드(shear mode) II 스트레스 밀도 인자(stress intensity factor)(KII)를 감소시키거나 제거하거나 제어한다. 이러한 조건하에서는, 클리빙 활동이 원하는 클리브 평면을 따라서 진행된다.
조건 KII=0은 클리빙 방향(cleaving direction)에 대해 이상적인 조건이며, KII의 소정 범위내에서 클리빙은 결정학상의 클리브 면(crystallographic cleave plane) 또는 수소 임플란트 양의 평면을 따른다. 따라서, 조건들이 영 근처의 제한된 범위 내에서 KII의 유지를 허용하면, 클리빙 활동은 클리브 평면을 따라서 바람직하게 계속될 수 있다.
다음 논의는, 본 발명에 따라서 클리빙을 제어할 수 있는, 선형 탄성 파괴 역학(Linear Elastic Fracture Mechanics; LEFM) 방적식이다. 상기 분석은 큰 면적 타일(large-area tile)을 가정하는데, 이는 필름이 실리콘 타일(silicon tile)의 나머지 부분보다 훨씬 더 얇다.
도 2는 시작 프로세스를 따르는 역학적 구성(mechanical configuration)을 도시한 것이다. 구체적으로, 두께 h의 두꺼운 필름은 두께 H를 갖는 실리콘 잉곳 기판의 나머지 부분으로부터 부분적으로 해제된다. 클리빙된 물질에 비해 기판의 면적이 아주 크기 때문에, h<<H이고 타일 모멘트 및 힘 M2, P2 및 M3, P3은 매우 작음을 알 수 있을 것이다. 크랙 팁(crack tip)에 나타나는 스트레스 밀도의 소스는 M1 및 P1로 표시하였으며, 모멘트 및 힘은 부분적으로 분리된 두꺼운 필름에 함께 인가된다.
본 발명의 일 실시예의 기본적인 개념은 수소 클리브 평면(hydrogen cleave plane; H-plane)이다. 수소 클리브 평면(H-plane)은 스트레스를 통해 클리빙 활동에 영향을 미치며, 층 약화 현상(layer weakening effects)을 일으킨다. 특히, 수소 클리브 평면은 사용양이 높은 경우 시작 평면으로서, 그리고 사용양이 낮은 경우 안내 층(guiding layer) 또는 증식 층(propagating layer)으로서 사용될 수 있다. 수소 클리브 평면의 활동은 이러한 2가지 사용양에 따라 달라진다.
EOR(end-of-range) 수소 클리브 평면의 클리빙 활동에 미치는 한가지 효과는 클리브 평면 주위의 프랙쳐 강도(fracture strength)를 감소시키는 것이다. 이러한 프랙쳐 강도의 감소는 본드 손실(bond damage)에 의해 또는 수소의 존재로 인해 야기되는 스트레스에 의해 발생한다. 이러한 고려는 클리빙 동안 새로운 표면의 형성에 필요한 에너지를 감소시킬 수 있다.
클리빙 동안 새로운 표면의 형성에 필요한 에너지는 이하에서 표면 에너지(surface energy) ν라 한다. 임플란팅되지 않은 단결정 실리콘에서 표면 에너지는, 비록 실리콘에서 프랙쳐 토프니스(fracture toughness)가 때때로 4-6 J/m2로 보고되지만, {111} 배향에 대해 약 1.2 J/m2 이며, 새로운 표면을 생성하기 위해 유효 에너지를 제공하는 격자 트래핑(lattice trapping)과 같은 효과를 포함한다. {111} 배향에서 하기의 실리콘 분석에 대해, 표면(2.4 J/m2 total)에 대해 표면 에너지 1.2 J/m2가 가정된다.
대조적으로, 임플란팅된 평면을 따르는 수정된 표면 에너지(ν')의 값은 실질적으로 낮을 수 있으며, 아마 5배 이상 낮을 수 있다. 유효 클리브 평면의 표면 에너지 값 ν' 은 임플란팅되지 않은 표면 에너지 (ν)와 하기 수학식 1과 같은 관계를 가진다.
[수학식1]
Figure 112009027563804-pat00001
여기서 αH 는 0과 1 사이의 값을 가지며, 수소 임브리틀먼트(hydrogen embrittlement)에 기인한 클리브 에너지의 감소의 양에 영향을 미친다. αH는 모든 스트레스 및 본드 손실 효과를 정확히 표현하기 위해 필요한 모든 효과에 원인이 된다. αH는 경험적으로 클리브 에너지, 사용량, 임플란트 열적 조건, 및 임플란트 후 열적 조건 등의 의 함수로 결정된다.
만약, 수소 사용량 임브리틀먼트 효과(H-dose embrittlement effects)가 스트레스 밀도에 비례하면, 클리브 에너지는 다음과 같이 사용량과 2차적으로 관련된다. 약 3-4x1016 cm-2 이하의 비교적 적은 사용량에 대해 하기 수학식 2와 같은 관계를 가진다.
[수학식 2]
Figure 112009027563804-pat00002
여기서, kH 는 실험적으로 결정되는 상수이며,
Figure 112009027563804-pat00003
는 수소 사용량(hydrogen dose)이다.
수학식 2를 수학식 1에 대입하면, 수학식 3을 얻는다.
[수학식 3]
Figure 112009027563804-pat00004
클리빙 에너지는 선형 탄성 파괴 역학(LEFM)에서 기본적인 파라미터이기 때문에, 임플란트 사용량과 에너지의 관계는 클리빙 활동에 대한 정확한 예측과 모델링이 가능하다.
클리빙 프로세스 동안 2개의 표면이 생성된다. 따라서, 클리브 에너지 해제율(the cleave energy release rate)(G')과 표면 에너지 사이의 관계는 하기 수학식 4와 같다.
[수학식 4]
Figure 112009027563804-pat00005
임브리틀먼트 인자(embrittlement factor)(αH)에 따라서, G'는 클리브 평면 내에서 약 2.4 J/m2에서 그 이하로 변화될 수 있다. 예를 들면, 50 mm 두께의 단결정 실리콘 필름을 생성하는 실험에서, 2~8 x 1016 cm-2 의 수소 임플란테이션 사용량에 의해 형성된 클리브 평면에서 크랙(crack)은 약 4~6 x 1016 cm-2 이상의 수소 사용량을 보여주며, 더블 센틸레버 빔(double-cantilever beam) 역학 구조(mechanical configuration)에 의해 측정함으로써 클리브 에너지(αH 2 < 1) 감소를 측정할 수 있다.
클리브 에너지가 낮으면 전파(propagation) 동안 약한 층(weakened layer) 내부의 클리브 평면을 유지할 수 있다. 이는 만약 αH 가 낮은 경우 클리브 평면으로부터 브랜칭(branching)되는 에너지 장벽(energy barrier)이 높아지기 때문이다. 예를 들어, 높은 사용량의 임플란트는 임플란트 내에서 클리브 에너지를 충분히 낮추고, 그 결과 필름이 기판으로부터 쉽게 떨어질 수 있다.
낮은 수소 사용량(약 4 x 1016 cm-2 이하)을 갖는 클리브 평면에 대해, 이는실험적으로 αH 2 ~ 1 로 결정된다. 본질적인 클리브 에너지 값을 갖는 클리브 에너지로, 낮은 사용량에서의 클리빙 가이딩(cleave guiding)은 주로 임플란팅된 수소 압축 스트레스 프로파일(implanted hydrogen compressive stress profil)에 의해 지배되는데, 이는 클리브 평면을 따르는 클리브 프론트 전파(cleave front propagating)를 유지하는데 도움을 준다. 특히, 가이딩 효과는 인 플레인(in-plane) 압축 층(compressive layer)에 의해 생성된 전단력(shear force)이며, 상기 압축 층은 클리브 프론트(cleave front)가 압축 스트레스 프로파일의 중심으로부터 멀어지도록 이동할 때 생성된다.
압축 스트레스의 중심점(center point)으로부터 클리브 프론트 깊이의 편차(deviation)는 극성(polarity)을 갖는 인 플레인 (KII) 전단력을 생성하는 경향이 있는데, 상기 극성은 전단 스트레스 밀도 값(values (non-zero KII)의 범위를 넘어 클리브 평면내에서 이에 평행하게 클리브 프론트 전파를 유지시킨다. 따라서, 만약 클리브 프론트가 표면을 향해서 위로 이동하면, 양의 전단력(KII)은 클리브 프론트를 중심을 향해 아래쪽으로 안내한다. 반대로, 만약 클리브 프론트가 타일을 향해서 아래로 이동하면, 음의 전단력(KII)은 클리브 프론트를 중심을 향해 위쪽으로 안내한다.
이러한 현상은 클리빙 동안 생성되는 0인 아닌(non-zero) KII가 KII를 최소화하기 위해 클리브 평면으로부터 멀어지도록 플랙쳐 평면을 가이딩하는 경향이 있기 때문에 발생한다. 이러한 효과는 반대 방향으로 생성된 클리브 층에 의해 생성된 전단(shear)에 의해 어느 정도 사라질 수 있다. 그 결과는 클리브 깊이에서 순 오프셋(net offset)이 되는데, 이는 새로운 클리브 깊이(여기서, KII=0)가 된다.
이러한 클리브 깊이의 작은 변동은 실험적으로 관찰될 수 있으며, 클리브 층 이 흡수할 수 있는 최대 전단(maximum shear)은 클리브 평면에 존재하는 압축 스트레스 레벨 및 클리브 평면을 정의하는 임플란트의 스트래글(straggle)(Rp)과 관련된다. 전단 스트레스 레벨이 이러한 임계 레벨(critical level)보다 높으면, 클리브 프론트는 클리브 평면으로부터 점프(jump)하여 나와 클리브 실패가 될 수 있다.
그러므로, 낮은 전파 사용량으로 원하는 깊이에서 클리빙을 제어하기 위하여, 유도된 KII 전단력을 최소화하는 클리빙 구현을 고려하여 설계하는 것이 중요하다. 효과는 KII 스트레스 강도(stress intensities)의 캡쳐 범위(capture rang)에 의해 모델링될 수 있으며, 여기서 클리브 전파 방향은 KII ~0 프랙쳐 전파 평면에 평행하면서도 그 가까이로 향한다.
클리브 방향이 제어되지 않은 때, KII 스트레스 강도 인자(stress intensity factors)의 상한 및 하한은 Δ KII- and Δ KII+ 에 의해 결정된다. 여기서, 낮은 캡쳐 범위는 클리브 플레인이 쉽게 벗어나 클리브 실패가 발생할 수 있다는 것을 의미하기 때문에, 이러한 파라미터들은 클리빙 프로세스 설계시 중요하다.
사용량(dose) 및 임플란트(implant)/어닐(anneal) 조건의 함수로서 Δ KII- 및 Δ KII+ 인자를 결정하는 것은 또한 클리빙 시스템 설계와 관련된다. αH 2 ~ 1 의 {111} 실리콘에 대해 -0.779의 믹스티(mixity)(KII/KI)(필름 스트레스 P1이 없는 필름 밴딩 모드(film bending mode) M1 의 혼합 모드 스트레스 강도 비(the mixed-mode stress intensity ratio))를 갖는 전파를 유지하도록 추정된 Δ KII- 는 약 -0.18 MPa-m1/2이다.
클리브 실패는 본질적으로 클리브 플레인의 원하지 않는 브랜칭(branching)이라 할 수 있으며, 이는 보통 프랙쳐 필름을 만든다. 클리브 플레인의 원하지 않는 브랜칭을 피하기 위해서는 클리빙 기술을 고려하여야 한다. 원하지 않는 브랜칭에 영향을 미치는 것으로 발견된 다른 인자들로는 결정 배향(crystal orientation), 임플란트 사용량(implant dose), 깊이, 온도 프로파일 등이 있다.
다른 효과들도 중요한 것으로 파악되었다. 예를 들어, 단결정 실리콘에 대해, 클리브 플레인의 부근 이내에 주입되며(injected) 클리빙 스트레스 P1을 생성하는데 사용되는 열 에너지는, 임플란트된 클리브 플레인이 임플란트되지 않은 단결정 실리콘보다 실질적으로 더 낮은 열 전도성을 가진다는 사실에 의해 영향을 받을 수 있다. 이러한 낮은 열 전도성은 수소 임플란트 손실의 결과이며, 온도 프로파일을 수정하는 경향이 있으며, 온도 프로파일의 수정은 다시 클리빙 스트레스를 수정한다.
클리빙 동작을 조사하기 위해, 일련의 폐쇄형 방정식(closed-form equation)이 발달되었다. 이러한 방정식들은 클리브 시작으로부터 발생하는 시작 크랙(starter crack)이 기판의 (h) 깊이에 존재한다는 것을 가정하고, 이에 의해 클리브된 필름의 두께를 결정한다. 많은 예에서, h= 50 mm로 사용되지만, 필름 두께의 다른 값들도 방정식에서 허용될 수 있다. 모델은 5mm 분리된(detached) 필름 길이(film length)(즉, c 또는 때때로 L)를 가정한다. 차원은 2차원을 사용하는 데, 이는 클리빙이 라인을 따라서 발생하더라도 폭(width) w는 변하지 않는다는 것을 의미한다.
크랙 개방력 모드(crack opening force mode) (KI) 및 인-플레인 전단력 모드(in-plane shear force mode) (KII)는 클리빙 프로세스를 모델링하는데 중요한 파라미터이다. 크랙 확장 및 전파로 이끄는 조건들은, 상기 클리빙 조건을 위한 공지의 프랙쳐 에너지가 유용할 때, 실리콘 또는 다른 물질들과 매칭된다는 것을 기대할 수 있다. 예를 들어, G' 가 2*ν'를 초과할 때 단결정 실리콘에서 발생되는 플랙쳐 조건은 임플란트되지 않은 층에 대해 약 2.4 J/m2 이다.
프랙쳐 전파(fracture propagation)에 대한 임계치(threshold)는 하기 수학식 5에 의해 정해진다.
[수학식 5]
Figure 112009027563804-pat00006
여기서, E' 는 E' = E/(1-υ2)에 의해 정의되는 플레인 스트레인 방정식(plane strain equation)이고, G 는 G' 이고, 일반적으로 수학식 4에 의한 클리브 플레인(cleave plane)과 관련된다.
[수학식 4]
Figure 112009027563804-pat00007
도 2는 전파 문제의 일반적인 경우를 도시한 것이다. 수학식 4를 수학식 5에 대입하면, KI 및 KII에 대해 수학식 6이 산출된다.
[수학식 6]
G' =
Figure 112009027563804-pat00008
여기서, Pn 및 Mn 는 각각의 부재(member)에 작용하는 각각 힘과 모멘트이다.
KI 및 KII 인자는 수학식 7 및 8과 같이 표현될 수 있다.
[수학식 7]
Figure 112009027563804-pat00009
[수학식 8]
Figure 112009027563804-pat00010
여기서, 파라미터들은 허친슨(Hutchinson) 및 수오(Suo)의 "Mixed Mode Cracking in Layered Materials"(Advances in Applied Mechanics, Vol. 29 (1992))에 설명되어 있는 힘, 모멘트, 기하학적 구조 등으로부터 유도된 것이며, 상기 문헌은 본 발명에 참고되어 통합된다.
만약 남아있는 기판의 두께(H)가 필름 두께(h)에 비해 매우 크다고 가정하면, 상기 수학식 7 및 8은 수학식 8 및 9와 같이 간단화될 수 있다.
[조건]
ν(angle) = 0
P = P1
M = M1
U = 1
V = 1/12
ω = 52.07 degrees
η = h/H ~ 0
모든 C 상수는 0
[수학식 9]
Figure 112009027563804-pat00011
[수학식 10]
Figure 112009027563804-pat00012
수학식 9 및 10은 M2, P2 및 M3, P3 가 0인 경우에 클리빙 접근(cleaving approaches)의 다양한 구성(configuration)을 이끌어내는데 사용될 수 있다. 상기 구성에 기반한 방정식에서 변화되는 부분은 특정 로딩 조건(loading conditions)에 대한 적절한 힘(P) 및 모멘트(M)의 관계이다. M2, P2 및 M3, P3 가 0이 아닌 경우에 대하여는 후술한다.
[KII 상쇄를 위한 클리브 구성(Cleave Configurations Leading to KII Cancellation)]
수학식 9 및 10은 필름에 함께 가해지는 힘과 모멘트가 크랙 팁(crack tip)에서 KI 및 KII 스트레스 강도 인자(stress intensity factors)를 생성하는 것을 보여준다. 필름 힘(film force) P는 필름에 가해지는 단위 폭당 힘(force per unit width)이며, P = σ* h 로서 크랙 팁 영역에서의 필름 스트레스와 관련된다. 모멘트는 필름 상에 가해지는 모멘트이며, 이는 크랙 팁에서 M을 생성한다. 수학식 9에서는 합산되지만 수학식 10에서는 감산되는 M 및 P의 관계는, M 및 P을 적용하여 KI는 증가시키고 KII는 감소시킬 수 있음을 암시한다. 그러므로, 모멘트 M 과 필름 스트레스 힘 P가 적절히 선택되면, KII를 없애면서 크랙 확장을 동시에 얻을 수 있는 조건은 크랙을 증진시키는 것이 클리브 플레인을 따라 증진시키는 최적의 경향이라는 것을 알 수 있다. 이러한 조건들의 최적 집합(set)은 낮거나 0의 사용량의 클리브 플레인 운용(operation)을 허용하고, 심지어 크랙 확장 동안 얻어지는 활성 클리브 깊이의 함수로서 M 및 P의 적극적 제어를 통해 가이딩되는 깊이를 제어할 수 있다는 것이다. 이러한 감소된 또는 0의 사용량 조건은, 그리고 클리빙 깊이의 제어는 본 발명의 실시예에 따라서 얻어지는 중요한 이점들이다.
[모델에 사용되는 좌표 시스템(Coordinate System Used in the Models)]
다양한 구성들을 정량화하기 위하여, X축(오른쪽이 양의 X축)은 클리브 플레인을 따르고, Y축(위쪽이 양의 Y축)은 필름의 두께를 따르고, Z축은 표면으로부터 나오는 방향인 좌표 시스템을 정의한다. 상기 좌표 시스템은 한정 요소 분석(Finite Element Analysis; FEA) 코드(code)에서 사용된다. 펜실베니아(Pennsylvania) 캐넌즈버그(Canonsburg)에 위치한 안시스 회사(Ansys, Inc.)의 소프트웨어(이하 '안시스 소프트웨어'라 함)는 크랙 전파 시스템을 모델링하는데 사용될 수 있으며, 인터페이스의 응집 영역 모델(cohesive zone model; CZM)과 상호작용하는 열적 역학적 부분을 포함한다. CZM 코드는 인가된 스트레스 및 모멘트가 프랙쳐를 증진시키는 조건을 결정하는데 사용될 수 있다.
도 2의 구성(분리된 초기의 필름이 왼쪽에 있음)은 안시스 소프트웨어로 구현될 수 있다. 그 결과는 다음 단락에서 요약 설명하는데, 서로 다른 로딩 (P, M) 구성에 따른 KII 상쇄 반응(cancellation action)을 보여준다.
[모멘트 인가 조건(Moment Application Conditions)]
필름에 인가되는 모멘트는 기판의 나머지 부분으로부터 필름을 밴딩(bending)시킨다. 이러한 밴딩은 필름을 파괴하는 KI 및 KII 조건을 생성할 수 있다. 만약 순수한 모멘트(즉, P=0)가 사용되면, KI 및 KII는 모멘트 값에 따라 변하지만 ω는 52.07도로 변하지 않기 때문에 (KII/KI)은 - cos(ω)/ sin(ω) 또 는 -0.78의 일정한 비(constant ratio)를 가진다. 이러한 비는 스트레스 강도의 믹스티(mixity)로 정의되며, 그 값은 두께(Y축 방향)에 있어 전파 프론트(propagating front)의 변화하는 정도를 결정한다. 그러므로, 믹스티에서 모멘트 적용이 음(negative)이 되고(필름 스냅핑(snapping)), 크랙 팁에서 경험한 바와 같이 필름의 밴딩에 비례한다.
필름에 모멘트를 인가하는 안정한 방법, 준안정한 방법, 불안정한 방법이 존재한다. 대략적 구성은 다음과 같다.
<일정한 변위 로딩>
크랙 팁으로부터 어느 정도 거리 떨어진 위치에서 필름에 일정한 변위(displacement)를 가하는 것은, 어떠한 크랙 확장이 인가된 모멘트를 감소시키기 때문에, 안정한 로딩 구성으로 판단된다. 변위는 크랙 팁을 리로드(reload)하기 위해 증가하고, 전파 프로세스는 다시 시작될 수 있다. 사전 클리빙된 필름 아래의 한 점(point)에서 X축 및 Y축 에서 고정된 거리를 증가시키는 블레이드(blade)나 다른 수단은 일정한 변위 로딩을 발달시킬 수 있다.
<일정한 힘 로딩>
크랙 팁으로부터 어느 정도 거리 떨어진 위치에서 필름에 일정한 힘을 인가하는 것은, 어떠한 크랙 확장이 인가된 모멘트를 증가시키기 때문에, 불안정한 로딩 구성이다. 이는 대개 제어할 수 없는 크랙 확장을 유발하여 바람직하지 못한 로딩 구성이다.
<일정한 모멘트 로딩>
필름 상에 일정한 모멘트 로딩은 여기에 설명된 소정의 구성을 이용함으로써 발달될 수 있다. 이러한 구성의 이점들 중 하나는 적극적인 도움(active assistance) 없이 원하는 모멘트 로딩을 유지시키는 시스템을 구현할 수 있다는 것이다. 예컨대, 만약 두번째 로딩의 적용에서 크랙 확장이 발생하면, 시스템은 동일한 모멘트로 계속해서 로딩될 것이다. 이러한 구성은, 제어할 수 없는 크랙 확장이 발생될 수 있기 때문에, 만약 모멘트가 물질의 프랙쳐 강도를 초과하도록 선택되면 피해야 한다.
필름 밴딩 모멘트는 정적으로(statically) 또는 의사-정적으로(quasi-statically) 인가될 수 있으며, 또는 동적 방식(예컨대, 필름을 공명(in resonance)에서 또는 비공명(out of resonance)에서 초음파적으로 여기(exciting)시킴)으로 인가될 수 있다. 모든 경우, 본 발명의 일 실시예에 따르면, 크랙 팁에 분배되는(imparted) 모멘트 로딩 M은, 초음파 동작(ultrasonic motion), 변위(displacement), 힘이 계획된 지점에 인가되어 원하는 클리브 플레인을 따라서 제어된 크랙 전파가 허용되도록 함으로써, KI 및 KII 스트레스 강도 인자를 증가시키도록 정해질 수 있다.
만약 클리브 플레인의 가이딩이 충분하다면(높은 Δ KII- 및 Δ KII+ ), 구성에 P를 인가할 이유가 없으며, 원하는 클리브 플레인을 따라서 경계 크랙 확장(threshold crack extension)이 가능하다. 이는 Δ KII- 및 Δ KII+ 가 상기 모멘트 로딩 구성의 -0.78의 고유(inherent) KII/KI 믹스티(mixity)에 대항할 정도로 충분 히 높은 경우 이루어질 수 있다. 이는 실리콘에서 자연적으로 발생되지는 않지만, 최적의 클리브 플레인을 형성하는 경우 필름 분리(detachment)를 수행하는 충분한 로딩 구성이 이루어질 수 있다.
[압력 및 컨스트레인트 플레이트(Constraint Plate)를 이용하는 일정한 모멘트 로딩 예]
본 발명의 특정 실시예에 따르면, 기판 위에 위치하는 플레이트가 클리빙 프로세스 동안 분리된 필름의 이동을 강제하는데 이용될 수 있다. 특히, 컨스트레인트 플레이트의 존재는 두번째 로딩이 이용될 때 클리빙 동안 인-플레인 전단 모드 성분(in-plane shear mode component) (KII)을 감소시킬 수 있다.
소정 실시예에서, 본 발명에 따른 컨스트레인트 플레이트는 측면으로부터 인가되는 압력의 소스와 함께 사용되어, 기판으로부터 필름의 클리빙을 수행할 수 있다. 도 3a는 본 발명의 이러한 실시예를 보여주는 개요도이다.
구체적으로, 컨스트레인트 플레이트(400)는 기판 또는 타일(tile)(404)의 앞 표면(402) 위에 위치하며, 여기서 기판 또는 타일(404)의 뒷 표면(406)은 트레이(tray)(미도시) 상에서 지지된다. 컨스트레인트 플레이트(400)는 하부의 기판으로부터 거리 Wo 만큼 분리된다. 기판(404)의 측면에 (예컨대, 가스 제트(gas jet)로부터) 압력이 인가되어, 남아있는 기판으로부터 밀려 떨어져 일정한 모멘트 로드를 분배하는 사전 분리된(pre-detached) 필름(412)을 생성한다. 상기 프로세스 동안, 플레이트(400)로 인해 필름(412)의 이동이 강제된다.
도 3b는, 본 발명의 일 실시예에 따라서, 컨스트레인트 플레이트를 이용하는 클리빙으로부터 얻어진 필름의 스트레스의 시뮬레이션 결과를 도시한다. 도 3a는 길이 5mm 두께 50um의 사전 분리된 필름을 수 psi 압력을 사용하여 컨스트레인트 플레이트에 접해 위쪽으로 이동하는 것을 보여준다(도 3a에서는 이해를 용이하게 하기 위해 다소 과장하여 도시함). 압력은 기판 위에 위치하는 컨스트레인트 플레이트를 향해 필름을 이동시킨다. 이 모델링에서는 50um의 이격거리(Wo)가 사용되었다.
도 3a의 구성에 의해 제공되는 장점은 프랙쳐 전파에 필요한 스트레스를 생성하는데 비교적 용이하다는 점과 간단함이다. 컨스트레인트 플레이트의 사용은 클리빙을 수행하는데 블레이드(blade)가 필요하지 않다는 이점을 제공한다. 대안적으로, 만약 컨스트레인트 플레이트가 변위 클리빙 형태(예, 블레이드)와 함께 사용된다면, 블레이드 상에 가해지는 마찰력(frictional forces)이 비교적 낮은 값으로 감소될 수 있다.
본 발명의 일 실시예에 따른 컨스트레인트 플레이트의 실시예는, 클리빙된 필름을 끌어당겨 잡기 위해 진공력(vacuum force) 또는 정전기력(electrostatic force)과 같은 힘을 이용할 수 있다. 특정 실시예에서, 컨스트레인트 플레이트는 투과성(porous)일 수 있으며, 그 결과 양의 압력이 제공되어 끌어당겨진 클리빙된 필름을 지지하는 에어 베어링 표면(air bearing surface)을 생성할 수 있으며, 이에 의해 클리빙이 기판에 대해 진행됨에 따라 기판과 컨트스레인트 플레이트는 서로에 대해 상호작용할 수 있다.
도 3a의 구성(다른 모멘트 로딩 구성과 마찬가지로)의 이슈는 높은 음(negative)의 KII 믹서티(mixity)이다. 이는 필름을 스냅핑(snapping)하는 경향이 있다.
상기 구성에서, 수학식 9 및 10의 P 및 M은 다음과 같다.
[수학식 11]
P = 0 (X축 상에서 필름에 스트레스가 인가되지 않음)
M = p * c2/(4 * k)
여기서, M은 폭에 대한 모멘트(moment per width)이며, 따라서 힘(force)*거리(distance) 보다는 힘의 차원(dimension)을 가진다. p는 필름 아래에 차등분배(differential imparted)되는 압력이며, c는 필름이 컨스트레인트 플레이트로부터 분리되는 지점에서 크랙 팁까지의 거리이다.
수학식 11의 k는 컨스트레인트 플레이트와 필름 사이의 마찰(friction)에 따라서 변할 수 있는 파라미터이다. 설명한 바와 같이, 본 발명의 실시예들의 많은 기본적인 요소들(basic elements)이 k에 의존한다.
상이한 압력 로딩 구성들은 이에 상응하는 k(이는 계산될 수 있음)를 갖는다. 컨스트레인되지 않은 필름(탑 플레이트(top plate)가 아님)은 k=1/2이 될 수 있는 반면, 순환형 브리스터(circular blister)는 k=2이 될 수 있다. 컨스트레인트 플레이트를 사용하면, k는 필름이 컨스트레인트 플레이트 상에 안정하게 되는 방법에 의존한다. 필름이 Y축(수직축) 방향이고 마찰이 없을 때 컨스트레인된다고 가정하면, 안시스 소프트웨어를 이용한 시뮬레이션은 k가 대략 sqrt(2)이 되고, 그러므로 이는 방정식의 유도에 이용될 수 있다. KII=0인 경우, k는 어떠한 영향을 미치지 않으며, 서로 다른 k값(1 내지 1.5)에 의해 야기되는 에러는 작을 것이다.
수학식 9 및 10에서 KI 및 KII은 수학식 12 및 13으로 변형될 수 있다.
[수학식 12]
Figure 112009027563804-pat00013
[수학식 13]
Figure 112009027563804-pat00014
다시, KII/KI 믹서티(mixity)는 압력과는 독립적이며, 따라서 필름은 아주 높은 음의 KII에 의해 합리적인 기하학적 구조로 스냅핑될 것이다.
크랙이 확장될 때의 압력 p는 수학식 14와 같다.
[수학식 14]
Figure 112009027563804-pat00015
k = sqrt(2), 임플란트되지 않은 실리콘, c= 3.3mm (압력 p가 인가된 경우 크랙 길이), 및 h=50um라 가정하고, 임계 압력(critical pressure) p 는 약 52kPa, 약 0.5 표준 대기압(atmospheres of gauge pressure)이다.
안시스 소프트웨어로 시뮬레이션하면, 전술한 파라미터들을 사용할 경우 약 51 kPa에서 클리브 전파가 일어남을 알 수 있다. 그러므로, 상기 수학식들은 스트레스 강도 인자들을 모델링하고 크랙 확장의 개시를 예측하는데 상당히 정확한 것으로 판단된다.
안시스 소프트웨어는 또한 모드 I(crack opening) 및 모드 II (in-plane shear) 클리브 에너지(여기서는 각각 D1 및 D2로 표시함)를 추출하는데 사용될 수 있다. 구체적으로, 이러한 클리브 에너지들은 CZM 디본딩(debonding)(클리빙) 시간에 추출된다. 이와 같이 추출된 데이터는 KII 소거 접근법(cancellation approaches)의 효능을 보여준다.
안시스 소프트웨어를 테스트하기 위해, 변위 및 전단 클리빙 로드가 M만의 클리브 구성(M-only cleave configuration) 및 P만의 클리브 구성(P-only cleave configuration)의 폐쇄형 솔루션(closed form solutions)을 비교하기 위해 사용된다. 모든 모델에서, 클리브 에너지는 2.4 J/m2 이며, 영률(Young's Modulus)은 187 GPa이고, 열 확장 계수(thermal expansion coefficient) 2.5ppm이며, 포아송비(Poisson's Ratio)는 0.272이다.
모멘트만 적용한 테스트(M-only test)에서, 5mm 필름의 500um 변위(displacement)가 클리브 에너지 D1 및 D2를 측정하기 위해 사용되었다. 도 4는 기판의 탭 에지(tab edge)로부터 클리브 영역(the cleaved zone)의 중심까지의 거리(mm 단위)의 함수로서 몇몇 값들을 도시하고 있다. 도 4는 약 0.6의 믹서티를 보여주며, 약 2.2 J/m2의 전체 클리브 에너지(D1 + D2)를 보여준다. 예측된 값 0.78과 비교하여 이러한 약간 낮은 믹서티 값은 모델에서 얇은 바텀 실리콘(bottom silicon)을 사용한 결과이다. 바텀 실리콘 두께가 증가함에 따라, 믹서티는 0.78 값에 접근하면서 커진다.
압력만 적용한 테스트(P-only test)에서, 열 전단 클리빙(thermal shear cleaving)이 클리빙 에너지 D1 및 D2를 측정한다. 도 5는 기판의 탭 에지(tab edge)로부터 클리브 영역(the cleaved zone)의 중심까지의 거리(mm 단위)의 함수로서 몇몇 값들을 도시하고 있다. 도 5는 약 2의 믹서티를 보여주며, 약 2.2 J/m2의 클리브 에너지를 보여준다. 순수한 전단 클리빙에 대해 예측된 값 2.2와 비교하여 이러한 약간 낮은 믹서티 값은 모델에서 얇은 바텀 실리콘(bottom silicon)을 사용한 결과이다. 바텀 실리콘 두께가 증가함에 따라, 믹서티는 2.2 값에 접근하면서 커진다.
[변위 로딩에 의한 클리빙 전파(Cleaving Propagation by Displacement Loading)]
본 발명이 일 실시예에 따르면, 변위 로딩(displacement loading)(클리빙 동안 기판 표면에서 멀어지는 방향으로 소정 거리까지 필름을 당기는 것)에 의해 클리빙이 개시될 수 있다. 이러한 클리빙 접근법의 예는, 블레이드를 삽입하여 클리빙동안 기판으로부터 멀어지도록 필름을 당기는 것이다. 상기 실시예에서 P=0 이 고, M=Fw*c 이다. 여기서, Fw 는 단위 폭 당 힘(force per unit width)이고, c 는 로드(load)가 인가될 때 크랙 팁(crack tip)으로부터 크랙 거리(crack distance)이다.
이러한 로딩 파라미터를 적용하면, KI 및 KII 는 하기 수학식 15 및 16과 같다.
[수학식 15]
Figure 112009027563804-pat00016
[수학식 16]
Figure 112009027563804-pat00017
클리빙에 필요한 힘은 ν'과 관련되며, 하기 수학식 17과 같다.
[수학식 17]
Figure 112009027563804-pat00018
음(negative)의 KII는, 상기 구성을 이용하여 필름을 위쪽 방향으로 밴딩을 시도하는 동안 필름의 스냅핑하면서, 크랙이 위쪽으로 편향한다는 것을 의미한다.
일 실시예에서, 50um의 비교적 두꺼운 블레이드(예, 클리빙된 실리콘 필름의일부)는 부분적으로 클리빙된 필름 아래에 밀어넣여져 크랙을 확장시킬 수 있다.
이러한 실험은 2-3 x 1016 cm-2 의 임플란트 사용량 레벨(implant dose level) 을 수반한다. 2 mm의 확장이 발견되지만, 삽입된 부분은 마침내 필름에 바인딩(binding)되고, 그 이후에는 이동될 수 없다. 바인딩은 표면 마찰, 블레이드 두께, 및 다른 파라미터들에 아주 민감하기 때문에, 이 기술은 사용될 수는 있지만 KII=0을 얻는 이점 없이 이루어질 수 있다. 즉, KII 소거 없이는, 상기 구성에서는 0이 아닌 KII 를 보상하기 위해, 블레이드 또는 다른 형태의 변위 클리빙은 보다 약한 클리브 플레인(weaker cleave plane) 또는 클리브 플레인 압축 스트레스(cleave plane compressive stresses)에 아주 많이 의존한다.
정적 마찰/바인딩을 깨뜨리기 위해 초음파적 접근(ultrasonic approach)에서 사용되는 얇은 다이아몬드상 카본(diamond like carbon; DLC) 코팅된 블레이드는 블레이드 기술이 사용될 수 있게 한다. 팁 영역(tip region)이 이미 클리빙된 영역 또는 개시된 영역을 따라서 안쪽으로 밀림에 따라, 음향 에너지(acoustic energy)는 기계적 블레이드(mechanical blade)를 통해 인가되고 팁 영역(tip region)으로 전달된다. 일 실시예에서, 소닉 에너지는 기계적 블레이드와 동작가능하게 결합되는 초음파 에너지 소스 또는 메가소닉(megasonic) 에너지 소스를 사용하여 생성될 수 있다. 팁 영역에 도달하는 소닉 에너지는 팁 영역의 부근 또는 클리브 프론트에서 반도체 기판 물질의 초음파 여기(ultrasonic excitation)를 일으킬 수 있다. 이러한 초음파 여기는, 팁 영역이 클리브 프론트를 앞으로 밀어냄에 따라서, 본드 브레이킹 프로세스(bond breaking process)를 효율적으로 가속시킨다. 그러므로, 소닉 에너지를 인가함에 따라, 클리빙 활동은 더욱더 효과적이고 생산적이게 된다. 기계적 블레이드에 대한 수명(lifetime) 또한 연장될 수 있으며, 결과적으로 비용을 절감한다. 압력을 사용하면 또한 블레이드 접근법(blade approach)에서 바인딩 힘을 감소시킬 수 있다.
[필름 스트레스 인가 조건(Film Stress Application Conditions (P-loading))]
일부 예에서는, 모멘트 온리 로딩(moment-only loading)은 큰 에어리어(areas)를 통해 안정한 필름 클리빙을 허용하기에 불충분하고, KII 전단 스트레스 밀도의 감소가 필요하다. KII 가 감소되거나 소거되도록, 크랙 팁으로 필름 스트레스를 분배하는 서로 다른 몇 가지 방법이 있다. 여기서는 열적 방법을 설명하지만, 필름(X축)을 따라서 힘의 역학적 발전을 통해 또는 전단 모드에서 초음파 에너지 인가와 같은 다른 방법들도 물론 가능하다.
모멘트 로딩(thermal loading)으로부터의 음의 믹서티(negative mixity)에 기초하여, 열적 로딩(thermal loading) ΔT는 KI를 증가시키고 KII를 감소시키기 위해 올바른 부호(correct sign)를 가져야 한다. 수학식 9 및 수학식 10은, (i) 급속 쿨링(rapid cooling)이 크랙보다 앞에서 분배되는 조건(필름 두께는 여전히 붙어 있음) 단독으로 또는 (ii) 크랙 팁 뒤의 분리된 필름에 다이나믹 히팅(dynamic heating)이 가해지는 조건과 함께, 이러한 상태가 발생할 수 있다는 것을 보여준다. 이러한 구성들은, 크랙 팁의 앞에서 필름을 통해 크랙 팁 에어리어 상에 당기는 것(pulling on)과 마찬가지로, 크랙 팁 뒤에서 필름을 통해 크랙 팁 에어리어 상에 미는 것(pushing on)이므로 동일하다.
2가지 구성은 올바른 부호로서 로드(P)를 발전시키지만, 크랙 팁의 앞에서 붙어 있거나 크랙 팁의 뒤에 분리되어 있는 필름 사이의 차이는 로딩을 인가하는 방법에 있어 중요한 차이를 야기한다. 여기서, P는 필름을 따라서 존재하는 단위 폭 당 힘이며, 소문자(lower-case)인 (p)는 일정한 모멘트 로딩 구성에서 필름 뒤에서 가해지는 압력이다.
[열적 쇼크를 이용하는 클리빙(Cleaving Utilizing Thermal Shock)]
일부 실시예에 따르면, 열적 차이로 인해 야기되는 필름 층 내부의 스트레스 작용을 통해 클리빙이 이루어질 수 있다. 특히, 기판을 쿨링한 상태(콜드 쇼크; cold shock)에 노출시키는 것은 필름의 클리빙을 초래한다. 만약 쿨링 양이 낮은 온도에서 어렵다면, 콜드 쇼크를 적용하기 이전에 비교적 긴 기간의 히팅(히트 소우크; heat soak)이 열적 컨트라스트(thermal contrast)를 증가시키는데 도움이 된다. 대안적으로, 크랙 팁 뒤에서 필름의 쇼크 히팅은 어떠한 조건 하에서 크랙을 발전시키는데 필요한 스트레스를 생성한다. 2개의 P 로딩 구성들(P-loading configurations)은 이번 단락에서 더 상세히 요약된다.
KI 및 KII의 방정식으로 결합되는, 열적으로 유도된 필름 스트레스를 위한 조건은 수학식 18과 같다.
[수학식 18]
Figure 112009027563804-pat00019
크기의 열적 스트레스 함수 αCTE * E * ΔT 는 열 확장 계수 αCTE 를 갖는 물질의 온도 변화에 의해 전개되며, 이는 수학식 19와 같다.
[수학식 19]
Figure 112009027563804-pat00020
여기서, ΔT는 열처리가 된 필름과 물질과 연결된 필름 사이의 온도 차이다.
열적으로 유도된 스트레스를 수학식 9 및 10에 대입하면 KI 및 KII에 대한 하기 수학식을 얻는다.
[수학식 20]
Figure 112009027563804-pat00021
[수학식 21]
Figure 112009027563804-pat00022
여기서, 음의 부호는 KII를 우선(precede)하지 않는다.
열적의 단지 클리브 에너지 방정식은 하기 수학식 22와 같이 유도될 수 있다.
[수학식 22]
Figure 112009027563804-pat00023
본 발명의 일 실시예에 따르면, 양의 열적 KII 및 음의 모멘트 KII의 작용(action)은 결합되어, 조건 G' = 2 * ν' (또는 다른 적절한 임계 클리브 에너지 조건) 및 KII=0를 동시에 만족시키는 클리브 전파 기술(cleave propagation technique)을 산출한다.
[콜드 쇼크에서 압력 로딩(Pressure Loading (Constant M) with Cold Shock (Uncleaved Film Cold Shock Loading))
본 실시예에서는, 예컨대 P 및 M은 다음과 같이 정해진다.
[수학식 23]
Figure 112009027563804-pat00024
(pf 크랙 팁 앞에서 필름으로부터 기판으로의 열적 싱크(thermal sink))
[수학식 24]
Figure 112009027563804-pat00025
(압력 소스 및 컨스트레인트 플레이트로 일정한 모멘트 로딩)
KI 및 KII 에 대한 방정식은 다음과 같이 된다.
[수학식 25]
Figure 112009027563804-pat00026
[수학식 26]
Figure 112009027563804-pat00027
2가지 조건 (i) G' = 2 * ⅴ' 및 (ii) KII=0을 동시에 만족하는 방정식들을 푸는 것은 다음과 같은 방식으로 온도차와 압력을 결합하는 것이다.,
[수학식 27]
Figure 112009027563804-pat00028
2번째 조건 2 * ⅴ' = KI2/E'에 의해, 임계적으로 제어되는 클리브 조건(critical controlled cleave conditions)은 다음과 같이 계산될 수 있다.
[수학식 28]
Figure 112009027563804-pat00029
그리고, 임계 압력은 이러한 조건들을 만족하도록 다음과 같이 선택된다.
[수학식 29]
Figure 112009027563804-pat00030
컨스트레인트 플레이트와 기판 표면 상의 거리(Wo)가 50 mm인 경우, pcrit 는 압력만 적용된 클리브(pressure-only cleave)인 약 50 kPa보다 낮은 약 41 kPa 이다. 임계 온도 로드(critical temperature load)는 -183 ℃ (쿨링)이다.
50um 실리콘 필름 및 기판 위 50um 에 위치하는 컨스트레인트 플레이트에 대해 KII 소거 조건은 다음과 같이 이해될 수 있다. 한가지 접근법에서, 41 kPa의 압력 로딩이 필름에 인가되면 필름은 밴딩되어 크랙 팁 상에 약 0.0808 N-m의 모멘트를 가한다.
-183 ℃ 의 열적 쿨링은 클리브되지 않은 측면 상에서 크랙 팁 가까이로 인가된다. 열적 로딩이 인가됨에 따라, KII 는 감소되는 반면 KI는 프랙쳐 에너지 조건에 도달하여 크랙이 확장될 때까지 함께 증가하게 된다. KII=0 조건에서 확장 또한 발생하기 때문에, 클리브 프레인으로부터 멀어지도록 이동하는 경향이 거의 없거나 아주 없는 상태에서, 크랙은 클리브 플레인을 따라서 확장된다.
만약 열적 로딩이 과도하면, 크랙이 매우 빠른 속도(물질내에서 음속의 약20-40%의 속도)로 확장되기 때문에, 추가적인 에너지는 KII=0 조건의 변화에 거의 영향을 미치지 않는다. 실리콘의 경우, 이는 약 1.5 mm/usec 내지 4 mm/usec 이다. 추가적인 에너지는 이미 클리빙된 필름을 단지 냉각시킬 뿐이다.
도 6a는 42 kPa의 압력이 인가된 상태에서 클리브 에너지와 온도 사이의 관계를 나타내는 그래프이다. 도 6b는 동일한 압력이 인가된 상태에서 KII/KI 비(ratio)와 온도 사이의 관계를 나타내는 그래프이다.
압력/열 조합의 클리빙 모델은 안시스 소프트웨어를 사용하여 모델링될 수 있으며, 예측된 상관성을 보여준다. 구체적으로, 최악의 경우로서 임플란트되지 않은 실리콘 층을 가정하면, 안시스 소프트웨어 모델은 다음의 파라미터로 동작된다.
Wo = 50 mm 의 컨스트레인트 플레이트(constraint plate)
개시된 클리빙 필름의 길이(length of initiated cleaved film) = 5 mm
h = 50 mm
열적 히팅 및 쿨링 소스의 사용을 가정한다.
이러한 클리빙 방식(cleaving approach)은 입력 로드로서 정적 압력 및 일시적인 열적 온도(transient thermal temperature) 프로파일(profile)를 사용하는 2차원적 정적 구조 분석(static structural analysis)으로서 모델링되었다. 여기서, KII = 0 클리브 전파를 위해 요구되는 ΔT 열적 로딩(thermal loading)은 -183 ℃ 라는 것이 관찰되었으며, 이는 예상된 폐쇄형 솔루션(closed-form solution)에 매우 근접하다.
비교적 큰 쿨링 트랜션트(cooling transient)를 얻기 위해, 히트 소우크(heat soak)(300 ℃ 로 2 msec 히팅) 후에 30usec 쿨링 트랜션트(cooling transient)를 조합함으로써 원하는 열적 로딩을 사용할 수 있다.
히팅 소스가 없으면, KII/KI 믹서티(mixity)는 -0.779 만큼 높아질 수 있다 압력은 모델에서 계산된 바와 같이 예상치 42 kPa로 설정될 것이다. 가스 분사(jet of gas)로부터 전체 온도 로드 및 압력(약 6 PSI)이 인가되면, 개시된 필름은 컨스트레인트 플레이트를 향해 밀려 올라가고, 개시되지 않은 필름쪽으로 유효 길이(effective length)(c) 3.3-3.5mm 발전시킨다. 도 7은 열적 로딩 직전에 충분 히 로딩된 압력을 보여준다.
G' 가 클리브 프랙쳐 에너지(cleave fracture energy)에 도달하거나 초과하는 것을 야기하는 히팅 트랜션트를 피하기 위해, 장기 열적 히팅 소우크(long thermal heating soak)가 사용된다. 이러한 장기 소우크(long soak)는 히팅 사이클동안 클리브 플레인의 상부 및 하부 사이의 온도차를 낮게 유지한다. 최고 온도 300 ℃에서 2 msec의 소우킹 시간(soaking time)을 가정한다. 도 8a는 제1 영역(first zone)에 대하여 2 msec의 소우킹 시간이 끝나는 시점에서의 열적 프로파일을 도시한 것이다.
도 8a의 열적 프로파일은 필름에 대해 상당히 일정한 수직적 프로파일을 보여준다. 약 30usec의 열적 시상수(thermal time constant)에 대해 비교적 낮은 온도 경사(ramp)를 나타내기 때문에, 불충분한 KI 및 KII 성분은 프랙쳐 플레인 내에서 전개되고, 필름 크랙은 확장되지 않는다.
다음, 도 8b에 도시된 바와 같이, 필요한 열적 스트레스를 시스템에 부가하기 위해, 필름 내에서 인장 스트레스(tensile stress) 프로파일을 전개시키는데 급속 쿨링 트랜션트가 도입되었다. 인장 스트레스는, -300 ℃ 의 열적 로드를 생성하기 위해, 30 msec 동안 표면에 0 ℃ 온도를 순간 인가함으로써 생성된다. 짧은 시간으로 인하여, 인장 스트레스는 클리브 플레인의 일 측면 상의 필름 두께 (h) 내에 거의 전체적으로 발생하며, 충분한 힘 P 가 클리브 프랙쳐 에너지를 초과하여 전개된다. 183 ℃ 의 임계값에 비해 과도한 값은, 임계 프랙쳐 에너지 값을 초과하는 램핑 열적 소스(ramping thermal source)로 KII 소거를 성취하기 위한 프로세스의 능력을 보장할 수 있다.
이러한 열적 구성을 사용함으로써, 쿨링 트랜션트의 적용은 필름 열적 시상수(film thermal time constant)보다 더 짧은 시간 스케일(time scale)을 발생시킨다. 예를 들면, 50um 실리콘 필름에 대해, 시상수는 약 h2/Dth 또는 약 36 usec이다(여기서 Dth 는 약 0.7 cm2/s 의 실리콘 열 확산율(thermal diffusivity)이다). 콜드 쇼크(cold shock)는 충분한 열 전도 특성을 갖는 극저온 액체, 고체, 또는 기체 흐름을 이용하여 적용할 수 있다. 이산화탄소 눈(Carbon dioxide snow)(CO2) 또는 액체질소(liquid nitrogen)는 콜드 쇼크의 소스의 2가지 예이다. 대안적으로, 콜드 쇼크 시상수는 원하는 유효 온도 차를 얻기 위해 브리크(brick)를 적절히 사전 가열함으로써 늘릴(연장할) 수 있다.
도 8b는 상기 쿨링 트랜션트 적용 후에 열적 프로파일을 도시한 것이다. 필름의 인장 스트레스에 대한 좋은 열적 프로파일은 바람직한 KII=0의 조건을 산출한다.
42 kPa의 압력을 인가하면, 충분한 인장 스트레스가 존재하는 경우, KII=0에서 크랙 전파가 발생한다. 모델링된 보다 복잡한 열적 프로파일에 대해, p 및 온도의 프로파일은 현실적인 히팅 및 쿨링 방식을 사용하여 에너지 및 KII 클리브 조건을 매칭시키기 위해 필요할 수 있다. 짧은 쿨링 트랜션트는 크랙 프론트를 다음 영역으로 전파시킨다. 도 9a 내지 도 9d는 안시스 소프트웨어에 의해 모델링된 히 팅/쿨링 클리빙 시퀀스를 보여준다. 전단 스트레스 형상도는 클리브 위치 및 크랙 팁 스트레스를 명확히 보여준다. 히팅 사이클은, 전파에 이용될 수 있는 클리브 에너지의 부족을 나타내면서, 낮은 양의 전단(lower positive shear)을 보여준다.
이러한 형태의 열적 로드를 적용하는 것은, 클리브를 전파시키고 필름의 점차적으로 더 큰 부분을 분리하기 위해, 열적 로드 시퀀스의 연속적인 스캐닝을 통해서 진행될 수 있다. 그러므로, 일정한 모멘트 로딩의 장점은 원하는 모멘트가 인가된 후에 전파가 클리브 프론트의 위치에 관계없이 모멘트를 원하는 값으로 유지시킨다는 것이다.
도 10은 기판의 탭 에지로부터 영역의 중심까지의 거리(mm 단위)의 함수로서, 몇몇 값들을 선형 스케일(linear scale)로 나타내었다. 도 10은, 온도 비적용 경우(non-temperature case)(P=0)에 전술한 도 5의 결과와 비교하여, KII의 선형 감소(first order reduction)를 보여준다. 도 10은 KI이 크랙 에너지 D1에 대해 주요한 스트레스 밀도 공헌자라는 것을 보여주고 있으며, 여기서 크랙 에너지 D1은 클리브 에너지(cleave energy) 2 * ⅴ' 또는 2.4 J/m2 와 거의 동일함을 나타낸다. 믹스티(mixity) KII/KI 및 D2는 매우 낮음을 알 수 있으며, 따라서 소거 구성(cancellation configuration)의 활동(action)을 확신할 수 있다.
모델에서 나타난 바와 같이, 클리빙은 각각의 영역을 통해 신속하면서도 제 어되어 진행된다. 비록 격자 영역(latter zone)은 250 mm 길이지만, 클리브 프론트가 전파되고 그 결과 프랙쳐의 크기가 증가함에 따라 압력이 유지되는 한, 이는 크랙 동작을 손상시키지 않고 증가될 수 있다.
본 발명의 일 실시예에 따르면, 히트 소우크(heat soak)/콜드 쇼크(cold shock) 소스의 스캐닝은 클리브 프론트의 연속적인 전파를 가져올 수 있다. 예컨대, 만약 10 msec 가 250 um 의 길이의 물질을 커버하기 위해 사용된다면, 약 6 sec 이내에 156 mm 타일(tile)이 클리빙될 수 있다. 이는 열적 로딩 및 압력 로딩이 타일의 폭에 가로질러 인가되고, 약 2.5 cm/sec의 속도로 선형적으로 스캐닝되는 것을 가정한다.
전술한 실시예에서는 열적 쇼크의 반복적인 인가와 함께 일정한 압력의 인가에 의한 클리빙 효율(performance)을 설명하였지만, 이것이 반드시 본 발명에서 필요한 것은 아니다. 특정 실시예에 따르면, 인가된 압력의 크기는 원하는 클리빙 특성을 얻기 위해 변화될 수 있다.
[열적 히팅 쇼크 클리빙(Thermal Heating Shock Cleaving)]
크랙 팁의 앞에서 쿨링 열적 쇼크를 사용하는 대신에, 크랙 팁의 뒤에서 필름에 히팅 쇼크를 인가할 수 있다. 이러한 구성에서 P를 효율적으로 발전시키도록 열적 쇼크를 허용하기 위하여, 크랙 팁 에어리어(area)로부터 멀어지는 필름의 이동을 통하여 확장(expansion)의 역학적 완화(mechanical relaxation)가 나타나기 전에 열적 인가는 쇼크 웨이브(shock wave)를 발전시킨다.
열적 쇼크 시간이 필름의 열 시상수와 관련되는 쿨링 구성과 대조적으로, 필름 히팅 구성은 필름 물질의 음향 시상수(acoustic time constant)와 동일한 차원(order)에서 시간 스케일(time scale)에 적용된다. 그러므로, 히트 쇼크의 폭과 크랙 팁으로의 그 접근에 따라서, 급속한 히팅이 100 나노초(nanoseconds) 이하에서 수 마이크로초(microseconds)의 범위에서 매우 짧은 시간 간격동안 인가된다.
임계 크랙 전파 조건(threshold crack propagation condition) (ΔT = 183 ℃)을 얻기 위해, 예컨대 250nsec 이내에서 50um 실리콘 상에, 6 MW/cm2 이상의 전력 밀도가 요구된다. 이는 실리콘의 단열 히팅 상황(adiabatic heating regime)에서는 매우 높은 전력 밀도이다.
피트(pit), 표면 용해(surface melting), 필름 파손(film breakage) 및 크래킹(cracking)과 같은 형태의 손실을 초래할 수 있는, 실리콘 깊이를 따르는 히팅 스트레스의 생성을 방지하기 위해서, 표면 히팅(surface heating) 보다 체적 히팅(volumetric heating)이 바람직하다. 전자 빔(Electron beam; E-Beam) 히팅은, (클리빙된 또는 클리빙되지 않은) 필름의 일부를 입체적으로(volumetrically) 가열할 수 있기 때문에, 이러한 히팅에 적용하기에 좋은 후보 기술이다.
전자 빔은 또한 다음과 같은 일반적인 특성으로 인하여 잘 제어될 수 있다. 전자 빔은 또한 높은 제어력과 속도로 넓은 영역에 대한 빔 스캐닝(beam scanning)을 가능하게 한다. 전자 빔은 빔 밀도(beam intensity) 및 직경(diameter)(마이크론에서 센티미터 크기까지)에 대해 정교한 제어를 가능하게 한다. 전자 빔은 또한 나노초(nanoseconds)에서 CW에 이르기까지 펄스(pulsing) 제어가 가능하다. 전자 빔은 전자 빔 에너지를 변화(예컨대, 수 마이크론에서 수 센티미터에 이르는 빔 투과 범위에 상응하여 keV 에서 MeV의 범위로, 도 11 참조)시킴으로써 히팅 깊이를 제어할 수 있다.
그러므로, 빔의 전력 플럭스(power flux)는 빔 직경, 빔 에너지, 빔 강도 등을 선택함으로써 용이하게 제어될 수 있는 한편, 빔의 투과 범위는 빔 에너지를 선택함으로써 용이하게 제어될 수 있다. 예를 들어, 실리콘에서 50um의 전자 빔 투과는 약 80keV가 요구되고, 0.5mm의 전자 빔 직경(beam diameter)은 250nsec 동안 200mA 의 빔 밀도 펄스(beam intensity pulse)가 요구된다.
대안적으로, 펄스 형태 빔 처리는 충분히 빠른 속도로 스캐닝된 CW 빔에 의해 이루어질 수 있다. 예를 들어, 요구되는 빔 스캔 속도는 0.5mm/250nsec 또는 200,000 cm/sec 이다. 만약 전술한 모든 특성들을 현재의 시스템에서 이용할 수 없더라도, 대부분은 정교한 진공 용접(precision vacuum welding) 및 물질 수정 응용(material modification applications)을 위해 이루어질 수 있다. 예를 들면, 파백 회사(Pavac Industries, Inc.)(캐나다 B.C. 리치몬드에 소재하며, 홈페이지는 www.pavac.com)나 다른 회사에서 제조된 전자 빔 시스템은 단열 히팅 소스(adiabatic heating source)로 사용될 수 있다.
전자 빔은 KII 소거 구성 하에서 크랙 팁의 전파를 제어할 수 있다. 전자 빔 기술은 또한 필름의 제1 영역을 개시하는데 사용될 수 있을 뿐만 아니라 순수한 전단 조건 하에서 클리빙하는데 사용될 수 있다. 이러한 방법들은 하기에서 설명 한다.
[KII 소거를 이용한 클리브 깊이 제어(Control of Cleave Depth Using KII Canceling)]
필름 두께에 대해 정교한 제어를 하기 위해 아주 균일한 필름을 얻는 것 뿐만 아니라 클리브 실패를 피하는 것도 중요하다. KII 소거 기술은, 활성 깊이 제어 피드백(active depth control feedback)의 함수로서 인가된 모멘트를 조절함으로써, 클리브 깊이 전파를 제어할 수 있는 능력을 제공한다.
수학식 25 및 26은 KI 및 KII 스트레스 밀도가 인가된 로딩에 따라서 어떻게 변화하는 지를 보여준다. p 의 상승은 M을 증가시키고, 따라서 클리빙이 표면을 향해서 전파됨에 따라 확장 크랙이 얕아지도록(shallow) 한다. 반대로, 낮은 p는 플랙쳐 조건을 얻고 크랙을 더 깊게 하기 위해 더 많은 열 에너지를 요구한다. 그러므로, 크랙이 원하는 깊이로 전파하는 동안 깊이에 대한 제어는 압력 p를 조절함으로써 얻어질 수 있다. 이는 감소된 사용량(dose) 또는 심지어 사용량(dose) 없이도 이러한 기술을 이용함으로써 전파가 가능함을 보여준다.
[KII=0 이외의 다른 클리브 구성에 적용가능성(Applicability to Other Cleave Configurations than KII=0)]
클리빙 압력 및 열적 쇼크의 사용과 관련하여 몇몇 실시예들을 설명하였지만, 이는 본 발명에서 반드시 요구되는 필수사항은 아니다. 대안적인 실시예에 따르면, Δ KII- 및 Δ KII+ 인자가 특히 높아지고 클리브 시퀀스를 통해 프랙쳐 전파를 효율적으로 가이딩할 수 있도록, 클리브 시퀀스는 수정될 수 있다. 이러한 실시예에서, (압력 또는 열의) 싱글 로딩 에너지 소스는 제로가 아닌 KII로 클리빙을 구동할 수 있다. 이러한 실시예에서, (시변(time varying)) 펄스 압력의 사용이나 열/쿨링 소스의 스캐닝은 클리브 전파(cleave propagation)에 있어 여전히 제어가능성을 제공한다. 예컨대, 레이저 히팅 소스는 전단(shear) 지배적인(KII dominant) 클리브 조건을 창출하는 P1 힘을 생성하는데 사용될 수 있다. 레이저 에너지는, 크랙 팁의 앞에서 실리콘 물질을 히팅함으로써 및/또는 크랙 팁의 뒤에서 필름을 직접 히팅하고 열 전도에 의해 소정 크랙 팁 영역을 추가로 가열함으로써, 주입(injected)될 수 있다. 비록 스트레스 강도 믹서티(stress intensity mixity)는 표면을 향하는 크랙 전파를 제공하지만, 히팅 프로세스에 의한 필름 압축(film compression)은 필름 내에서의 전파를 약화시키고 클리브 플레인을 따르는 전단 지배적인 전파(shear-dominant propagation)를 증진시키는데 도움을 준다.
[필름 시작을 위한 열적 쇼크 기술들의 이용(Use of Thermal Shock Technologies for Film Initiation)]
패턴화된 임플란트의 이용은 최소의 전체 사용량 필름 클리빙 프로세스의 제공과 관련하여 이상에서 설명하였다. 제안된 프로세스 시퀀스에서, 필름 시작은 수 밀리미터의 폭을 갖는 필름을 부분적으로 분리(release)하기 위해 높은 사용량 영역에서 이루어진다. 이렇게 부분적으로 분리된 필름은 KII의 제거 하에서 또는 필름 전파의 다른 방법 하에서 클리빙의 밸런스를 전파하기 위해 이용될 수 있다.
E-빔 기술, 레이저 또는 플래쉬램프 기술들은 기판으로부터 필름을 디테취(detach)하기 위해 이용될 수 있다. 기판의 가장자리 가까이의 시작 영역 내에서 체적적으로 필름 온도를 상승시키기 위해 에너지 범위가 조정될 수 있으므로, E-빔 기술은 이러한 목적을 위해 특히 적합하다. 펄스 에너지는 필름 두께 내에서 소정 시간에 걸쳐 축적되고, 온도가 거의 일정 ΔT 상승하며, 온도 프로파일에 있서 급격한 변화가 클리브 면 또는 그 가까이에 위치하도록 조정된다.
이러한 E-빔 방출에 의한 실리콘의 단열 히팅(adiabatic heating)은 도 13에 도시한 바와 같으며, 이는 필름 체적 내에서 발생된 어떠한 온도 평균에서 소정 시간 동안의 E-빔 방사에 대하여 실리콘의 깊이에 따른 에너지 밀도의 변화를 나타낸다. 본 발명의 특정 실시예에 따르면, 단열의 E-빔 히팅으로부터 도출된 온도 그래디언트(temperature gradient)에서 급격한 변화는 10℃/um보다 큰 변화를 포함한다.
예를 들어, 250 nsec의 펄스는 필름 두께보다 실질적으로 작은 대략 5um에 의해 열적 프로파일을 분산(diffuse)시킬 수 있다. 이는 필름의 두께를 가로지르는 열적 쇼크의 존재를 제한하는 전단 클리브를 생성할 수 있으며, 필름을 제어가능하게 클리빙할 수 있는 큰 전단을 생성할 수 있다. 클리빙 시작은 에지에서 시작될 수 있으며, 전파 클리브 방식을 지원하기 위한 원하는 필름 폭을 커버하기 위해 확장된다. 대안적으로, 클리빙 시작은 내부에서 시작되어 주변으로 확장될 수도 있다. 내부 시작 클리빙이 이용되면, 진공 환경은, 상부로의 필름 운동에 대한 복원력(restoring force)을 발생시키는 어떠한 뚜렷한 압력도 존재하지 않음으로, 필름 버클링(film buckling)을 위해 필요한 에너지를 감소시킴으로써 클리빙 프로세스에 유용하다.
[필름 전파를 위한 열적 쇼크 기술들의 이용(Use of Thermal Shock Technologies for Film Propagation)]
일정한 용적 히팅(constant volumetric heating) 특성들의 결합에서 강한 열적 쇼크 펄스는 시작 영역으로부터 필름 전파에 이용될 수 있다. 특히, E-빔 기술에서, 필름 두께를 균일하게 가열할 수 있는 고속의 펄스 인가는 순수한 전단 클리빙 또는 모멘트 어시스트(moment assist)에 의해 제어된 필름의 전파를 제공할 수 있다. 미국 출원 제6,013,563에 나타낸 필름의 클리빙을 위한 E-빔 기술의 이용은 모든 목적을 위해 여기서의 전체와 관련하여 결합된다. 본 발명의 실시예들에 따라, E-빔 방사는 기판의 표면에 수직 방향으로 적용됨이 바람직하다.
E-빔 용적 히팅의 매칭(end-of-range 또는 Rp)은 고 에너지 또는 저 에너지 E-빔을 선택하여 이루어진다. E-빔 에너지는 클리빙된 필름의 두께에 대해서 Rp가 되도록 선택될 수 있으며, 클리브 깊이의 영향이 실험적일지라도 클리브 깊이와 Rp간의 약간의 오프셋을 가짐이 바람직하다.
E-빔 방사의 이용은, 크랙 팁에 근접한 전파 영역 내(바로 비클리브된 영역 내)에서 용적으로 필름 온도의 상승을 위해 에너지 범위가 조정될 수 있음으로 특히 탁월하다. 펄스화된 에너지는 클리브 면에 정확하게 또는 근접하여 조정된 온도 프로파일에서 뚜렷한 변화로, 필름 두께 내에서 온도가 거의 일정 ΔT 상승하도 록 한다.
예를 들어, 250 nsec의 펄스는 필름 두께보다 실질적으로 작은 대략 5um에 의해 열적 프로파일을 분산(diffuse)시킬 수 있다. 이는 필름의 두께를 가로지르는 열적 쇼크의 존재를 제한하는 전단 클리브를 생성할 수 있으며, 필름을 제어가능하게 클리빙할 수 있는 큰 전단을 생성할 수 있다.
이러한 방식을 정량화하기 위해, p=0으로 하면, 수학식 26 및 수학식 27의 KI 및 KII는 하기 수학식과 같다.
[수학식 30]
Figure 112009027563804-pat00031
[수학식 31]
Figure 112009027563804-pat00032
단지 열적 클리브 에너지는 하기 수학식과 같다.
[수학식 32]
Figure 112009027563804-pat00033
KII 전단 클리빙에 대해, 요구되는 열적 히팅으로 h는 하기 수학식과 같다.
[수학식 33]
Figure 112009027563804-pat00034
예를 들어, 1.2 J/m2를 갖는 50 um 실리콘 층은 300 ℃의 근접 순시 온도 상승(near-instantaneous temperature rise)을 요구할 수 있다. 0.7 J/cm2-℃로 가정하면, 실리콘 표면에 요구되는 에너지 침전은 대략 2.44 J/cm2이다. 0.5mm x 0.5mm의 빔 스팟(beam spot)과 250nsec의 빔 펄스 폭(beam pulse width)을 갖는 80keV의 E-빔 펄스 이용은 대략 300mA의 빔 강도에 해당한다. 이는 현재 E-빔 기술 내에 만족한다.
또한, 모멘트가 추가되면, G'은 하기 수학식 34와 같다.
[수학식 34]
Figure 112009027563804-pat00035
이러한 수학식은 모멘트의 이용이 부가적인 것으로 실직적인 크랙 확장 조건에 필요한 온도 ΔT를 제거할 것임을 나타낸다.
안시스 소프트웨어는 이러한 클리브 전파 모드를 확인하기 위해 이용된다. 도 12A 내지 도 12C는 50um 실리콘 필름 클리브 FEA 정적 구조 시뮬레이션을 나타낸다. 도 12A를 참조하면, 모멘트 M = 0.08 N-m은 첫번째 500um 필름 세그먼트(film segment) 상의 시작 필름에 인가된다.
E-빔 히팅 방법의 이용은, 신속한 단열의 히팅이 전파 클리브 가이드에 도움 이 되는 뚜렷한 압축 스트레스 프로파일을 주어질 때 이러한 모드에서 유용할 수 있다. 클리브 깊이는 E-빔 에너지를 변경하여 제어될 수 있으며, 그에 따라 필름의 두께 변경은 용적 히팅에 영향을 받는다.
가열된 영역 폭(heated zone width)의 선택은 클리브 확장을 통한 산출 제어로 확인된다. 가열된 영역 폭은 나타낼 수 있으며, 1차적으로, 크랙 확장의 양은 히팅 사이클 상에서 발생할 수 있다. 이는 가열된 클리브 영역의 가장자리에 도달한 클리브 전면 이후임으로, G'는 하강할 수 있으며, 전파 클리브는 정지할 수 있다.
마지막으로, 임플란트된 클리브 층을 갖는 정합에 이용된 히팅 기술은 발생된 스트레스 임플란트 이용에 보다 효과적일 수 있다. 이는 고온에 의해 발생할 수 있으며, kT에 비례하는 임플란트 스트레스 증가로 변경할 수 있다. 그러므로, 가열된 펄스는, 종속적인 것을 가지며, 클리브 면에 유리한 결과로 클리브 전파의 보다 나은 가이드를 위해 클리브 면에서 향상된 스트레스를 갖는다.
클리브 전파 반응이, 예컨대 필름의 최하단의 위치한 압축 면을 갖는 수소 클리브 면(hydrogen cleave plane)과 함께 저장된 양의 모멘트 에너지(positive moment energy)의 방출을 포함하는 최소 부분의 분열 에너지 G'으로 발생하면, 진공 환경은 클리빙 프로세스에 유용하다. 특히, 진공 환경은 상부로의 필름 운동에 대한 복원력을 발생시키는 어떠한 뚜렷한 압력도 존재하지 않으므로 에너지의 방출에 보다 효과적이다. 예를 들어, 열적 전단 클리브 모드가 사용될 경우, 진공의 이용은 프랙쳐 강도(효과적인 프랙쳐 에너지 G')를 잠재적으로 증가시키는 것으로 알려진 음(negative)의 KI 스트레스 강도를 감소시키는 경향이 있다. 이는 높은 진공 조건이 요구되지 않으며, 많은 토르(Torrs)의 단지 일부분 진공이 이러한 효과를 설명할 수 있다.
클리브 프로세스의 지속은 실질적으로 클리브 영역을 따라 박막 필름의 열림을 완료하는 결과를 가지며, 반도체 표면의 남은 부분을 제거할 수 있다. 일 실시예에서, 새롭게 나타난 표면 영역과 함께 이러한 남은 부분은 클리브 시작과 전파 방법을 다시 수행하여 클리빙 방법의 반복을 위한 조건이 된다.
낮은 표면 에너지의 클리브지 면(cleavage plane)은 반도체 표면을 위한 표면 영역으로 선택될 수 있다. 그러므로, 일 실시예에서, 기판으로부터 열린 하나의 박막 필름 이후에, 새로운 표면 면은 실질적으로 원래 결정학상의 면(crystallographic plane)과 좋은 조건이 되며, 추가적인 층에 대해 상대적으로 작은 표면 거침을 에칭 또는 폴리싱과 같은 복잡한 표면 처리가 불필요한 제품으로 변환시킨다.
아울러, 이는 다른 다양한 변경, 대안, 수정 등이 가능할 것이다. 실시예에 따라, 프로세스들은, 광발전 셀들(photovoltaic cells), 집적화된 회로, 광 디바이스들, 이러한 것들의 조합, 또는 유사한 것들의 구성(formation)을 위한 것이 될 수 있다.
[클리빙에서 M2/P2와 M3/P3 팩터들의 고려(Consideration of M2/P2 and M3/P3 Factors in Cleaving)]
도 2를 참조하면, 수학식 6은 하기와 같이 다시 나타낼 수 있다.
[수학식 6]
G' =
Figure 112009027563804-pat00036
수학식 6에서, 3부터 6까지의 항들은 타일 또는 기판과 같은 재료로부터 필름의 클리빙을 바람직하게 성공하기 위해 설계된 프로세스가 고려될 것이다.
예를 들어, 힘 P2, M2, P3, 및 M3은 클리빙 동안 방식들의 회수에 쓰여질 것이다. 특정 기술에 따라, 타일에서 인장(tensile) 및/또는 압축 스트레스를 생성하는 프로세스에 제시되는 위치에 타일은 고정될 것이다.
일 실시예에서, 타일은 타일의 종단과 비교하여 위치에 고정될 수 있다. 또한, 다른 실시예에서, 클램프는 타일의 측면에 존재하는 나취(notch) 또는 그루브(groove)에 차지(engage)할 수 있다. 여기서, 나취(notch) 또는 그루브(groove)는 이러한 목적을 위한 타일에 의도적으로 매칭될 수도 있다.
다른 실시예에서, 타일은 예컨대 전기적 또는 진공 처킹(chucking)에 의해 하부로부터 타일을 안정화한 위치에 고정될 수 있다. 또 다른 실시예에서, 타일은 바텀과 측면으로부터 안정화될 수 있다. 이러한 실시예들에서, 효과적인 타일/기판 M 및 P 항들의 생성은, P2, M2, P3, 및 M3의 하나 또는 그 이상의 생성 또는 제어를 위한 클램핑 또는 픽싱 방법들을 요구할 수 있다.
기술들의 하나는 타일 내에서 가능한 인장 및/또는 압축 스트레스 생성에 사용된다. 예를 들어, 도 14에 도시한 바와 같이, 하나의 접근은, 타일 가장자리(들)에 직접적으로 포스(들)가 인가하는 중에 타일 1402를 클램프하기 위함이다. 이러한 접근은, 타일에서 수학식6에 따라 충분한 크기의 모멘트들 M2 및 M3 (그리고, 관련된 P2 및 P3)을 직접적으로 생성할 수 있다.
다른 접근은, 충분한 강도의 로컬 온도 그래디언트(local temperature gradient)를 생성하기 위함이며, 타일에서 다양한 깊이로 확장에서의 차이는 필수의 스트레인(requisite strain)을 초래한다. 이러한 접근은 도 15에 도시한 바와 같으며, 로컬된 열적 그래디언트 1500은 레이저 빔 1504을 인가하여 클램프된 타일 1502에서 생성된다.
도 15를 참조하면, 열적 그래디언트 1500은 클리빙이 수행된 위치에 전면의 포인트 C로부터 충분한 거리이며, 레이저로부터 온도는 그 자체가 클리빙 에너지에 영향을 미치지 않는다. 보다 구체적으로, 열적 그래디언트로부터 에너지는 수학식 19의 항 P의 크기에 영향을 주지 않는다. 대신에, 에너지는, 크랩 팁을 위해 몇몇 거리로 이격되어 위치하는 레이저 감소 가열된 양으로부터 생성된 스트레스와 모멘트들에 의한 크랙을 통해 결합된다.
그러나, 레이저 인가의 결과로, 타일에서 상이한 깊이의 물질은 상이한 열적 확장 양을 겪는다. 이러한 열적 확장의 다양한 깊이에서 차이는, 수학식6에 의한 모멘트 M3을 생성하기 위한 충분한 크기의 압축 스트레스를 초래할 수 있다.
도 15의 실시예는 타일의 탑 표면에 레이저를 인가하여 열적 그래디언트 생성을 나타낸 것으로, 이는 요구되지 않는다. 다른 실시예들에 따라, 가능한 강도의 열적 그래디언트는 전자 빔과 같은 다른 형태의 에너지의 인가에 의해 생성될 수 있다. 또한, 측면 또는 바텀을 포함하는 타일의 다른 표면에 에너지는 인가될 수 있다. 아울러, 타일에 인가되는 에너지는 로컬 이펙트(local effect)를 갖는 싱글 소스(single source)에 제한을 필요로 하지 않는다. 다른 실시예에 따라, 표면의 탑 또는 바텀의 펄스 히팅과 같은 타일 온도의 글로벌 증가는 클리브 전면의 시작 및/또는 전파에 부분적으로 또는 전체적으로 영향을 미칠 수 있다.
클리빙을 성공하기 위한 모멘트 M2/M3 생성에 대한 또 다른 접근은, 소닉 에너지(Sonic energy)의 인가를 통해 이루어진다. 이러한 접근의 도 16 내지 도 17에 나타낸 바와 같다.
도 16은 일 실시예를 개략적으로 도시한 것으로, 여기서 트랜스듀서(transducer) 1600는 미디엄(medium) 1604에 의해 타일 1602로부터 분리된다. 트랜스듀서 1600로부터 소닉 에너지 1606는 미디엄 1604를 통해 클램프된 타일 1602에 인가된다. 여기서, 에어상이 될 수 있으며, 타일에 소닉 에너지의 결합을 향상시키기 위한 액체 또는 다른 가스가 선택적으로 될 수 있다.
타일에 임팩팅(impacting)하는 소닉 에너지는 타일에 의해 발진(oscillation)을 초래한다. 여기서, 인가된 소닉 에너지의 특징(즉 주파수, 파장)은 타일의 하모닉으로 매칭하며, 타일에서 공진 에너지(resonant energy) 신속하게 형성될 수 있다.
이러한 발진은 도 16에 도시한 바와 같다. 특히, 도 16을 참조하면, 타일에 임팩팅하는 소닉 에너지는 타일에 의해 발진을 초래하며, 부분적으로 분리된 필름, 부분적으로 분리된 필름의 근본적인 부분 및 아직 클리브되지 않은 타일의 부분을 포함한다. 파지티브 및 네거티브 모멘트(각각의 M1, M2, 및 M3) 둘 다를 생성하는 발진은 클리빙 영향을 위해 충분한 크기를 가질 것이다. 또한, 이루어진 에너지는 고체(solid)와 같은 부분적이며, 클리빙을 타겟으로 하는 일반적인 크리스탈린 물질로 대표적인 고체 크리스탈린 물질은 큰 양(Q)의 공진을 나타낸다.
타일에서 하모닉들의 검출은 간단하다. 도 16을 참조하면, 마이크로폰 1610은 타일 1602에 접하거나 또는 가까운(proximate) 위치에 존재할 것이다. 마이크로폰으로부터의 입력은 연산-독출하는(computer-readable) 스토리지 미디엄 1618과 통신하는 프로세서 1616를 포함하는 호스트 컴퓨터 1614로부터 입력될 것이다.
제어기 1612는 트랜스듀서에 의해 방사된 소닉 에너지의 주파수를 스캔한다. 타일의 하모닉을 갖는 인가된 소닉 에너지의 주파수 매칭은, 마이크로폰에 의한 부분적으로 높은 강도의 사운드의 방출에 의해 나타난다. 이러한 부분적으로 높은 강도의 사운드는 호스트 컴퓨터 1614를 이용한 전자적 통신의 디스플레이 1622 상에서 하나의 피크 1620에 의한 지시된다.
도 16에 도시한 실시예에서 트랜스듀서는 미디엄을 통해 타일에 소닉컬리(sonically)하게 결합되며, 이는 요구되지 않는다. 선택적인 실시예에서, 트랜스듀서는 클리빙을 초래하기 위해 타일과 직접적으로 물리적 접합된다.
또한, 도 16에 도시한 실시예에서 소닉 에너지는 타일에 글로벌하게 인가된며, 이는 요구되지 않는다. 예를 들어, 도 17에 도시한 실시예에서, 트랜스듀서 1700는 타일 1702보다 작으며, 단지 그의 위치에 직접적으로 소닉 에너지가 인가되도록 위치한다. 다른 실시예에서, 트랜스듀서는 이전의 클리브 전면 또는 그의 전면에서 소닉 에너지를 제공하기 위해 타일의 표면 교차하여 이동하도록 구성될 수 있다.
모멘트 및 힘 M2/M3 및 P2/P3의 발생은, 로컬 크랙 팁 스트레스 강도 KI 및 KII가 낮게 조정, 제거 또는 제어된 방식에서 정적 패션(static fashion) (클램프 또는 벤딩) 또는 진동하는 패션(oscillatory fashion) (소닉 또는 울트라 소닉 트랜스듀서들의 이용)에서 선택 될 수 있다. 이러한 외부 힘 및 모멘트는 크랙 팁을 위한 에너지 추가뿐만 아니라 적당히 선택되면 가능한 클리브 면 내에서 전파 제어에 도움이 될 수 있다. 예를 들어, +M2 및 -M3에서 벤딩 타일 또는 펄스 패션에서 히팅 타일 바텀은 KII 제거에 도움이 되는 +KII 컴포넌트(component)를 생성할 것이다.
이상에서 설명한 표면에 열적 에너지의 인가 특징을 이용하는 열적 쇼크의 인가는 표면의 쿨링(cooling) 특징을 수반하며, 이는 요구되지 않는다. 실시예들에서, 가능한 조건들은 열적 에너지 또는 쿨링의 하나 또는 둘의 글로벌 인가에 의해 획득할 수 있다. 그리고, 실시예들에서, 열적 에너지 및/또는 쿨링은 표면보다 다른 위치, 예컨대 웨이퍼의 후면, 또는 웨이퍼의 측면에 인가될 수 있다. 또한, 실시예들에서, 가능한 결과를 얻기 위해 쿨링 단독으로 적용되거나, 네커티브 열적 에너지의 실질적 인가, 또는 기판 물질 및/또는 주변 환경에서 열의 파지티브 소산(dissipation)에서 적용된다.
이상에서 설명한 실시예들은, 다양한 변경, 선택적 반복 또는 다바이스는 이용할 수 있다. 예를 들어, 클리브된 필름을 제거하기 위한 진공 힘의 이용은 강제 평면(constraint plate)과 연결하여 나타낼 수 있으며, 이는 요구되지 않고, 정전기(electrostatic force)가 이용될 수 있다. 선택적인 실시예들에 따라, 진공 힘 또는 정전기는 강제 평면 없이 적용될 수 있으며, 클리브 전면 향상으로 남겨진 기판으로부터 클리브된 필름을 제거할 수도 있다.
도 18은 본 발명의 실시예에 다른 소닉 에너지를 적용한 클리빙의 성공을 위한 프로세스 1800의 단계를 도시한 도면이다. 제1단계 1802에서, 타일은 처크 또는 사이트 클램핑을 지원하기 위해 획득한다. 제2단계 1804에서, 마이크로폰은 트랜스듀서와의 소닉 통신에 위치된다. 제3단계 1806단계에서, 마이크로 폰은 타일과의 통신에 위치된다. 제4단계 1808단계에서, 소닉 에너지의 주파수는 트랜스듀서의 범위에서의 스캔에 의해 방사된다. 제5단계 1810단계에서, 마이크로폰은 스캔된 주파수 범위에서 기판의 사운드 방출 프로파일을 검출하기 위해 이용된다. 제6단계 1812에서, 사운드 방출 프로파일에서 피크는 획득된 타일의 하모닉과 관련된다. 제7단계 1814에서, 트랜스듀서는 기판으로부터 필름의 클리빙을 증진하고, 획득된 기판의 하나 이상의 하모닉과 연관된 주파수의 소닉 에너지를 방출하기 위해 구성된다.
지금까지 본 발명을 바람직한 실시예를 참조하여 상세히 설명하였지만, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다.
그리고, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 특정되는 것이며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
도 1은 전파(propagation)의 일반적인 경우를 설명하는 개요도이다.
도 2는 본 발명의 일 실시예에 따라 고 에너지 입자들을 패턴화 임플란팅(patterned implanting)함으로써 클리브 시작 영역(cleave initiation region)을 생성하는 것을 보여주는 도면이다.
도 3a는 컨스트레인트 플레이트(constraint plate)를 포함하는 클리빙(cleaving) 장치의 단면도이다.
도 3b는 컨스트레인트 플레이트를 이용한 클리빙으로부터 생성된 필름의 스트레스(stress)에 대한 시뮬레이션 결과를 나타낸 것이다.
도 4는 크랙 전파(crack propagation) 동안 기판의 에지로부터 클리빙 영역의 중심의 거리에 따른 일부 값들의 변화를 나타낸 그래프이다.
도 5는 크랙 전파 동안 기판의 탭 에지로부터 영역 중심의 거리에 따른 일부 값들의 변화를 나타내는 그래프이다.(열 전단 클리브)
도 6a는 42 kPa의 압력이 인가된 상태에서 온도와 클리브 에너지의 관계를 나타내는 그래프이다.
도 6b는 42 kPa의 압력이 인가된 상태에서 온도와 KII/KI 비의 관계를 나타내는 그래프이다.
도 7은 열적 부하 및 크랙 전파 이전에 충분히 로딩된 압력을 나타내는 도면이다.
도 8a는 히트 소크(heat soak)의 끝부분에서 열 결과를 나타내는 도면이다.
도 8b는 쿨 쇼크(cool shock)의 끝부분에서 열 결과를 나타내는 도면이다.
도 9a 내지 도 9d는 압력에 따른 3개의 영역을 클리빙을 위한 히팅/쿨링 클리빙 시퀀스 및 크랙 전파 시간 시퀀스를 나타내는 도면이다.
도 10은 열적 클리빙 프로세스를 수행한 후의 에너지 변화를 나타내는 도면이다.
도 11은 전자 에너지의 함수로서 실리콘과 게르마늄의 전자 범위(electron range )를 보여주는 그래프이다.
도 12a 내지 도 12c는 단열 히팅 펄스(adiabatic heating pulse)의 시작 및 거의 끝 부분에서 모멘트 로딩 시 필름 스트레스와 클리브 조건의 관계를 나타내는 그래프이다.
도 13은 한 주기 이상 전자 빔을 인가한 경우 단열 히팅 결과 실리콘 깊이에 따른 에너지 밀도를 나타내는 도면이다.
도 14는 클램핑된 기판의 에지에 힘을 직접 인가하는 경우 모멘트 M2 및 M3 의 발생에 의한 클리빙을 보여주는 도면이다.
도 15는 클램핑된 기판에 열 에너지를 인가하는 경우 모멘트 M1 내지 M3 와 힘 P1 내지 P3 의 발생에 의한 클리빙을 보여주는 도면이다.
도 16은 클램핑된 기판에 소닉 에너지를 인가하는 경우 모멘트 M1 내지 M3의 발생에 의한 클리빙을 보여주는 도면이다.
도 17은 클램핑된 기판에 소닉 에너지를 부분적으로 인가하는 경우 모멘트 M1 내지 M3의 발생에 의한 클리빙을 보여주는 도면이다.
도 18은 본 발명의 일 실시예에 따른 프로세스의 흐름도이다.

Claims (75)

  1. 필름 물질을 클리빙하는 방법으로서,
    표면 및 상기 표면 아래의 클리브 영역(cleave region)을 갖는 기판을 제공하는 단계;
    상기 표면 및 상기 클리브 영역 사이에 가열된 물질 부분을 생성하기 위해 상기 표면에 수직 방향으로 소정 에너지를 갖는 열 소스를 인가하는 단계; -상기 가열된 물질 부분은 균일한 온도를 나타내며 상기 클리브 영역에서 온도가 급하강(sharp drop)됨-
    상기 클리브 영역에서 온도 그래디언트(temperature gradient)를 생성하고 상기 클리브 영역 상부의 탑 영역에 인장 스트레스를 생성하는 단계; -그 결과 상기 탑 영역과 기판의 하부 사이에 스트레스(stress)의 컨트라스트(contrast)가 상기 탑 영역을 기판으로부터 클리빙함- 및
    상기 클리브 영역에서 상기 기판으로부터 필름을 클리빙하는 단계를 포함하고,
    상기 열 소스는 10-4 내지 10-6 토르(Torr)의 압력을 갖는 진공 환경에서 인가되는 복수개의 전자를 포함하는 것을 특징으로 하는 방법.
  2. 제1항에 있어서,
    상기 열 소스는 단열 히팅(adiabatic heating) 방식으로 물질 부분을 가열하는 것을 특징으로 하는 방법.
  3. 제1항에 있어서,
    상기 소정 에너지는 가열된 물질 부분의 크기 및 온도가 급하강하는 깊이를 결정하기 위해 조절가능한 것을 특징으로 하는 방법.
  4. 제1항에 있어서,
    상기 온도의 급하강은 10℃/um 이상인 것을 특징으로 하는 방법.
  5. 삭제
  6. 제1항에 있어서,
    상기 진공은 클리빙을 촉진시키는 것을 특징으로 하는 방법.
  7. 제1항에 있어서,
    상기 클리빙 단계는 열 소스, 열적 싱크(thermal sink), 전기적 소스, 기계적 소스, 또는 화학적 소스 중에서 선택된 에너지 소스를 이용하여 클리빙을 시작하는 과정을 포함하는 것을 특징으로 하는 방법.
  8. 제1항에 있어서,
    상기 클리빙 단계는 열 소스, 열적 싱크, 전기적 소스, 기계적 소스, 화학적 소스 중에서 선택된 에너지 소스를 이용하여 클리빙을 전파하는 과정을 포함하는 것을 특징으로 하는 방법.
  9. 제1항에 있어서,
    상기 클리브 영역에 침전시키기 위해, 수소 이온 또는 상기 수소 이온의 동위원소로부터 선택된 입자를 기판 표면에 임플란팅하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  10. 제9항에 있어서,
    상기 입자는 상기 클리브 영역의 일부에 임플란팅되는 것을 특징으로 하는 방법.
  11. 제9항에 있어서,
    상기 입자의 양은 상기 클리브 영역의 일부에서 높은 것을 특징으로 하는 방법.
  12. 제1항에 있어서,
    상기 열 소스는 전자 빔으로써 인가되는 것을 특징으로 하는 방법.
  13. 제1항에 있어서,
    상기 열 소스는 펄스 방식으로 인가되는 것을 특징으로 하는 방법.
  14. 제1항에 있어서,
    상기 열 소스는 스캐닝 방식으로 인가되는 것을 특징으로 하는 방법.
  15. 제1항에 있어서,
    상기 온도의 급하강은 상기 클리브 영역에서 제어된 전단(controlled shear)을 유발하는 것을 특징으로 하는 방법.
  16. 제1항에 있어서,
    상기 열 소스는 광자 소스인 것을 특징으로 하는 방법.
  17. 제16항에 있어서,
    상기 광자 소스는 레이저를 포함하는 것을 특징으로 하는 방법.
  18. 제16항에 있어서,
    상기 광자 소스는 플래시 램프를 포함하는 것을 특징으로 하는 방법.
  19. 제16항에 있어서,
    상기 광자 소스는 펄스 소스인 것을 특징으로 하는 방법.
  20. 제1항에 있어서,
    상기 열 소스는 부분적으로 인가되는 것을 특징으로 하는 방법.
  21. 제1항에 있어서,
    상기 열 소스는 전체적으로 인가되는 것을 특징으로 하는 방법.
  22. 제1항에 있어서,
    상기 클리빙의 적어도 일부는 진공 환경에서 수행되는 것을 특징으로 하는 방법.
  23. 기판으로부터 필름을 클리빙하는 방법으로서,
    표면(surface)과 깊이(depth) 사이에 정의된 탑 영역(top region)을 갖는 기판을 제공하는 단계;
    상기 깊이에서 균일한 열적 환경을 생성하기 위해, 장기간 동안 양의 열적 에너지를 표면에 인가하는 단계; 및
    상기 깊이에서 온도 그래디언트(temperature gradient)를 생성하고 상기 탑 영역에 인장 스트레스를 생성하기 위해, 단기간 동안 음의 열적 에너지를 표면에 인가하는 단계를 포함하고,
    그 결과 상기 탑 영역과 기판의 하부 사이에 스트레스(stress)의 컨트라스트(contrast)가 상기 탑 영역을 기판으로부터 클리빙하는 것을 특징으로 하는 방법.
  24. 제23항에 있어서,
    상기 기판은 상기 깊이에서 클리빙된 영역(cleaved region)을 구비하며,
    상기 양 및 음의 열적 에너지는 국부적으로 인가되어 상기 클리빙된 영역 가까이의 상기 탑 영역에 추가적인 클리빙을 야기하는 것을 특징으로 하는 방법.
  25. 제24항에 있어서,
    상기 클리빙된 영역은 기판에서 상기 깊이에 임플란팅된 이온을 포함하는 것을 특징으로 하는 방법.
  26. 제25항에 있어서,
    상기 기판에 상기 클리빙된 영역으로부터 연속되는 클리브 플레인(cleave plane)을 제공하는 단계를 더 포함하고,
    상기 클리브 플레인은 클리빙된 영역의 사용량(dose)보다 적은 사용량으로 상기 표면에 이온을 임플란팅하여 생성되는 것을 특징으로 하는 방법.
  27. 제24항에 있어서,
    압력을 인가하기 이전에 상기 클리빙된 영역에 모멘트를 부가하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  28. 제27항에 있어서,
    상기 모멘트를 부가하는 단계는 상기 클리빙된 영역 아래에 압력을 인가하는 단계를 포함하고,
    상기 방법은
    추가의 클리빙동안 탑 부분(top portion)의 이동을 강제하기 위해 상기 표면 위에 플레이트를 위치시키는 단계를 더 포함하는 것을 특징으로 하는 방법.
  29. 제28항에 있어서,
    상기 압력은 기체 분사(jet of gas)에 의해 인가되는 것을 특징으로 하는 방법.
  30. 제25항에 있어서,
    상기 기판으로부터 탑 영역의 추가적인 부분을 클리빙하기 위해 양 및 음의 열적 에너지를 부분적으로 다시 인가하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  31. 제28항에 있어서,
    상기 탑 부분(top portion)을 끌어당기기 위해 상기 플레이트를 통해서 진공 압력 또는 정전기적 압력을 인가하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  32. 제31항에 있어서,
    양 및 음의 열적 에너지를 부분적으로 다시 인가하는 사이클 동안, 상기 플레이트가 상기 탑 부분에 대해 이동하여 상기 탑 영역의 추가적 부분 위에 위치하도록 상기 플레이트에 양의 압력을 인가하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  33. 제23항에 있어서,
    상기 열적 에너지의 크기 또는 단기간(shorter period)의 지속은 상기 깊이에 상기 스트레스 컨트라스트가 위치하도록 제어하는 것을 특징으로 하는 방법.
  34. 제23항에 있어서,
    상기 온도 그래디언트는 10℃/um 또는 그 이상인 것을 특징으로 하는 방법.
  35. 제23항에 있어서,
    상기 클리빙의 적어도 일부분은 진공 환경에서 수행되는 것을 특징으로 하는 방법.
  36. 기판으로부터 필름을 클리빙하는 방법으로서,
    표면(surface)과 깊이(depth) 사이에 정의된 탑 영역(top region)을 갖는 기판을 제공하는 단계; 및
    상기 깊이에서 온도 그래디언트(temperature gradient)를 생성하고 상기 탑 영역에 인장 스트레스를 생성하기 위해, 음의 열적 에너지를 인가하는 단계를 포함하고,
    그 결과 상기 탑 영역과 기판의 하부 사이에 스트레스(stress)의 컨트라스트(contrast)가 상기 탑 영역을 기판으로부터 클리빙하는 것을 특징으로 하는 방법.
  37. 제36항에 있어서,
    상기 음의 열적 에너지는 상기 표면에 인가되는 것을 특징으로 하는 방법.
  38. 제36항에 있어서,
    상기 음의 열적 에너지는 상기 표면 이외에 인가되는 것을 특징으로 하는 방법.
  39. 제36항에 있어서,
    상기 음의 열적 에너지는 국부적으로 인가되는 것을 특징으로 하는 방법.
  40. 제36항에 있어서,
    상기 음의 열적 에너지는 전체적으로 인가되는 것을 특징으로 하는 방법.
  41. 제36항에 있어서,
    상기 클리빙의 적어도 일부는 진공 환경에서 수행되는 것을 특징으로 하는 방법.
  42. 기판으로부터 필름을 클리빙하는 방법으로서,
    표면(surface)과 깊이(depth) 사이에 정의된 탑 영역(top region)을 갖는 기판을 제공하는 단계;
    상기 깊이에서 균일한 열적 환경을 생성하기 위해, 양의 열적 에너지를 표면에 인가하는 단계; 및
    상기 깊이에 온도 그래디언트(temperature gradient) 및 상기 탑 영역에 인장 스트레스(tensile stress)를 생성하는 단계를 포함하고,
    그 결과 상기 탑 영역과 기판의 하부 사이에 스트레스(stress)의 컨트라스트(contrast)가 상기 탑 영역을 기판으로부터 클리빙하는 것을 특징으로 하는 방법.
  43. 제42항에 있어서,
    상기 온도 그래디언트 및 인장 스트레스는 열(heat)의 소산(dissipation)에 의한 것을 특징으로 하는 방법.
  44. 제42항에 있어서,
    상기 온도 그래디언트 및 인장 스트레스는 표면의 반대인 기판의 하측(underside)에 열을 인가함으로써 생성되는 것을 특징으로 하는 방법.
  45. 제42항에 있어서,
    상기 클리빙의 적어도 일부는 진공 환경에서 수행되는 것을 특징으로 하는 방법.
  46. 기판으로부터 필름을 클리빙하는 방법으로서,
    표면(surface)과 깊이(depth) 사이에 정의된 탑 영역(top region)을 갖는 기판을 제공하는 단계;
    남아있는 기판으로부터 탑 부분(top portion)을 클리빙하도록 클리빙된 영역에 압력을 인가하는 단계; 및
    상기 기판 위에 위치하는 플레이트에 대해 클리빙동안 상기 탑 부분의 이동을 강제하는 단계를 포함하고,
    상기 클리빙된 영역은 상기 기판 내의 상기 깊이에 임플란팅된 이온을 포함하고,
    상기 기판에 상기 클리빙된 영역으로부터 연속되는 클리브 플레인(cleave plane)을 제공하는 단계를 더 포함하고,
    상기 클리브 플레인은 클리빙된 영역의 사용량(dose)보다 적은 사용량으로 상기 표면에 이온을 임플란팅하여 생성되는 것을 특징으로 하는 방법.
  47. 삭제
  48. 삭제
  49. 제46항에 있어서,
    상기 압력은 기체 분사에 의해 인가되는 것을 특징으로 하는 방법.
  50. 제46항에 있어서,
    상기 압력은 블레이드(blade)의 삽입(insertion)에 의해 인가되는 것을 특징으로 하는 방법.
  51. 제46항에 있어서,
    상기 탑 부분으로 플레이트를 이끌기 위해 플레이트를 통해 진공 압력 또는 정전기적 압력을 인가하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  52. 제51항에 있어서,
    상기 플레이트가 상기 탑 부분에 대해 이동하여 상기 탑 영역의 추가적 부분 위에 위치하도록 상기 플레이트에 양의 압력을 인가하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  53. 삭제
  54. 삭제
  55. 삭제
  56. 삭제
  57. 삭제
  58. 삭제
  59. 삭제
  60. 기판의 앞면으로부터 필름 물질을 클리빙하는 방법으로서,
    기판을 소정 위치에 고정시키는 단계;
    하부 클리브 영역을 따라서 기판의 표면으로부터 필름을 부분적으로 분리하는 단계; 및
    상기 기판으로부터 상기 필름을 추가적으로 분리시키기 위해 상기 클리브 영역을 따라서 클리빙의 전파를 일으키도록 상기 기판에 모멘트, 힘, 또는 모멘트 및 힘을 생성하는 단계를 포함하고,
    상기 모멘트, 힘, 또는 모멘트 및 힘은 상기 기판의 표면에 열적 에너지를 인가함으로써 생성되는 것을 특징으로 하는 방법.
  61. 제60항에 있어서,
    상기 기판은 기판의 에지를 클램핑(clamping)함으로써 소정 위치에 고정되는 것을 특징으로 하는 방법.
  62. 삭제
  63. 제60항에 있어서,
    상기 기판은 상기 기판의 바닥을 클램핑함으로써 소정 위치에 고정되는 것을 특징으로 하는 방법.
  64. 삭제
  65. 제60항에 있어서,
    상기 모멘트, 힘, 또는 모멘트 및 힘은, 상기 열적 에너지의 노출에 상응하여 상기 기판에서의 변화하는 깊이에서 물질의 열적 확장의 차(difference)에 의해 생성되는 것을 특징으로 하는 방법.
  66. 제60항에 있어서,
    상기 열적 에너지는 레이저 또는 전자 빔에 의해 인가되는 것을 특징으로 하는 방법.
  67. 제60항에 있어서,
    상기 열적 에너지는 클리빙의 전파 부분 앞에 국부적으로 인가되는 것을 특징으로 하는 방법.
  68. 기판의 앞면으로부터 필름 물질을 클리빙하는 방법으로서,
    기판을 소정 위치에 고정시키는 단계;
    하부 클리브 영역을 따라서 기판의 표면으로부터 필름을 부분적으로 분리하는 단계; 및
    상기 기판으로부터 상기 필름을 추가적으로 분리시키기 위해 상기 클리브 영역을 따라서 클리빙의 전파를 일으키도록 상기 기판에 모멘트, 힘, 또는 모멘트 및 힘을 생성하는 단계를 포함하고,
    상기 모멘트, 힘, 또는 모멘트 및 힘은 기판에 소닉 에너지를 인가함으로써 생성되는 것을 특징으로 하는 방법.
  69. 제68항에 있어서,
    상기 소닉 에너지는 기판에 전체적으로 인가되는 것을 특징으로 하는 방법.
  70. 제68항에 있어서,
    상기 소닉 에너지는 클리빙의 전개에 인접하는 부분에서 기판에 국분적으로 인가되는 것을 특징으로 하는 방법.
  71. 제68항에 있어서,
    주파수 범위에 대해 기판에 인가되는 소닉 에너지를 스캐닝하는 단계;
    스캐닝 결과로부터 기판에서 고조파(harmonic)를 검출하는 단계; 및
    고조파를 일으키는 소닉 에너지의 주파수를 식별(identifying)하는 단계를 포함하고,
    상기 주파수의 소닉 에너지가 클리빙 전파를 위해 기판에 인가되는 것을 특징으로 하는 방법.
  72. 소정 위치에 기판을 고정하도록 구현된 부재(member);
    상기 기판에 소닉 에너지를 인가하도록 구현된 소닉 트랜스듀서(sonic transducer);
    상기 기판에서 고조파를 검출하도록 구현된 센서;
    상기 소닉 트랜스듀서, 센서, 및 컴퓨터 판독가능 저장 매체와 통신하며, 프로세서를 포함하는 호스트 컴퓨터를 포함하고,
    상기 컴퓨터 판독가능 저장 매체는, 프로세서가 트랜스듀서로 하여금 기판에 인가되는 주파수 범위의 소닉 에너지를 스캔하고 고조파를 일으키는 주파수의 소닉 에너지를 인가하도록 제어하는 명령어(instruction)를 저장하는 것을 특징으로 하는 방법.
  73. 제72항에 있어서,
    상기 트랜스듀서는 상기 기판에 소닉 에너지를 전체적으로 인가하도록 구현된 것을 특징으로 하는 방법.
  74. 제72항에 있어서,
    상기 트랜스듀서는 상기 기판에 소닉 에너지를 국부적으로 인가하도록 구현된 것을 특징으로 하는 방법.
  75. 제74항에 있어서,
    상기 트랜스듀서는 기판의 클리브 영역을 따르는 클리빙 전파(cleaving propagating)에 동조하여 소닉 에너지를 이동시키는 것을 특징으로 하는 방법.
KR1020090039968A 2008-05-07 2009-05-07 제어된 전단 영역을 이용한 박막 층 전이 기법 KR101656097B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US5130708P 2008-05-07 2008-05-07
US61/051,307 2008-05-07

Publications (2)

Publication Number Publication Date
KR20090116660A KR20090116660A (ko) 2009-11-11
KR101656097B1 true KR101656097B1 (ko) 2016-09-08

Family

ID=41020902

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090039968A KR101656097B1 (ko) 2008-05-07 2009-05-07 제어된 전단 영역을 이용한 박막 층 전이 기법

Country Status (5)

Country Link
US (3) US9362439B2 (ko)
EP (1) EP2117053A3 (ko)
JP (1) JP2009295973A (ko)
KR (1) KR101656097B1 (ko)
CN (1) CN101577296B (ko)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9362439B2 (en) * 2008-05-07 2016-06-07 Silicon Genesis Corporation Layer transfer of films utilizing controlled shear region
US8993410B2 (en) 2006-09-08 2015-03-31 Silicon Genesis Corporation Substrate cleaving under controlled stress conditions
US8802477B2 (en) * 2009-06-09 2014-08-12 International Business Machines Corporation Heterojunction III-V photovoltaic cell fabrication
US20110048517A1 (en) * 2009-06-09 2011-03-03 International Business Machines Corporation Multijunction Photovoltaic Cell Fabrication
US20100310775A1 (en) * 2009-06-09 2010-12-09 International Business Machines Corporation Spalling for a Semiconductor Substrate
US8703521B2 (en) * 2009-06-09 2014-04-22 International Business Machines Corporation Multijunction photovoltaic cell fabrication
US8633097B2 (en) 2009-06-09 2014-01-21 International Business Machines Corporation Single-junction photovoltaic cell
EP2460189A1 (en) * 2009-07-29 2012-06-06 Cyrium Technologies Incorporated Solar cell and method of fabrication thereof
US20130061921A1 (en) * 2009-07-29 2013-03-14 Cyrium Technologies Incorporated Solar cell and method of fabrication thereof
JP5484157B2 (ja) * 2010-03-30 2014-05-07 株式会社ニデック 眼科装置
RU2459691C2 (ru) * 2010-11-29 2012-08-27 Юрий Георгиевич Шретер Способ отделения поверхностного слоя полупроводникового кристалла (варианты)
FR2969664B1 (fr) 2010-12-22 2013-06-14 Soitec Silicon On Insulator Procede de clivage d'un substrat
US8268645B2 (en) 2010-12-29 2012-09-18 Twin Creeks Technologies, Inc. Method and apparatus for forming a thin lamina
WO2012092026A2 (en) * 2010-12-29 2012-07-05 Twin Creeks Technologies, Inc. A method and apparatus for forming a thin lamina
US8435804B2 (en) 2010-12-29 2013-05-07 Gtat Corporation Method and apparatus for forming a thin lamina
US8536448B2 (en) 2010-12-29 2013-09-17 Gtat Corporation Zener diode within a diode structure providing shunt protection
US8101451B1 (en) 2010-12-29 2012-01-24 Twin Creeks Technologies, Inc. Method to form a device including an annealed lamina and having amorphous silicon on opposing faces
US8173452B1 (en) 2010-12-29 2012-05-08 Twin Creeks Technologies, Inc. Method to form a device by constructing a support element on a thin semiconductor lamina
JP6004339B2 (ja) * 2011-02-10 2016-10-05 信越ポリマー株式会社 内部応力層形成単結晶部材および単結晶基板製造方法
CN103125016B (zh) 2011-04-15 2015-11-25 松下电器产业株式会社 具有纹理形成面的硅基板及其制造方法、包含硅基板的太阳能电池
US8524572B2 (en) 2011-10-06 2013-09-03 Micron Technology, Inc. Methods of processing units comprising crystalline materials, and methods of forming semiconductor-on-insulator constructions
KR101894089B1 (ko) * 2011-10-24 2018-08-31 엘지디스플레이 주식회사 연성 표시장치의 제조방법
US9336989B2 (en) 2012-02-13 2016-05-10 Silicon Genesis Corporation Method of cleaving a thin sapphire layer from a bulk material by implanting a plurality of particles and performing a controlled cleaving process
US20150170967A1 (en) * 2012-08-23 2015-06-18 Michael Xiaoxuan Yang Methods for Substrate and Device Fabrications
US9196503B2 (en) * 2012-08-23 2015-11-24 Michael Xiaoxuan Yang Methods for fabricating devices on semiconductor substrates
FR2995445B1 (fr) * 2012-09-07 2016-01-08 Soitec Silicon On Insulator Procede de fabrication d'une structure en vue d'une separation ulterieure
US10573627B2 (en) 2015-01-09 2020-02-25 Silicon Genesis Corporation Three dimensional integrated circuit
US10049915B2 (en) 2015-01-09 2018-08-14 Silicon Genesis Corporation Three dimensional integrated circuit
DE202016000166U1 (de) 2015-01-09 2016-06-02 Silicon Genesis Corporation Dreidimensionale integrierte Schaltung
US20180175008A1 (en) 2015-01-09 2018-06-21 Silicon Genesis Corporation Three dimensional integrated circuit
FR3032555B1 (fr) * 2015-02-10 2018-01-19 Soitec Procede de report d'une couche utile
US9865769B2 (en) * 2015-03-23 2018-01-09 International Business Machines Corporation Back contact LED through spalling
US9718215B2 (en) 2015-04-15 2017-08-01 Halo Industries, Inc. Capacitive clamping process for cleaving work pieces using crack propagation
EP3427044A4 (en) * 2016-03-08 2019-10-09 Arizona Board of Regents on behalf of Arizona State University SOUND-ASSISTED CRACKING PROPAGATION FOR FORMING SEMICONDUCTOR WAFERS
US10679908B2 (en) * 2017-01-23 2020-06-09 Globalwafers Co., Ltd. Cleave systems, mountable cleave monitoring systems, and methods for separating bonded wafer structures
JP7130667B2 (ja) * 2017-04-20 2022-09-05 ジルテクトラ ゲゼルシャフト ミット ベシュレンクテル ハフツング 構成部材が設けられた固体層を薄化する方法
JP7046617B2 (ja) * 2018-01-22 2022-04-04 株式会社ディスコ ウエーハの生成方法およびウエーハの生成装置
JP7123583B2 (ja) * 2018-03-14 2022-08-23 株式会社ディスコ ウエーハの生成方法およびウエーハの生成装置
CN109227693B (zh) * 2018-08-31 2024-03-22 合肥泰沃达智能装备有限公司 一种导光板裁切辅助机构
CN110482484B (zh) * 2019-08-19 2022-07-05 浙江大学 一种低成本的基于应力剥离技术的微悬臂梁的制备方法
JP7500261B2 (ja) * 2020-04-10 2024-06-17 株式会社ディスコ ウエーハの生成方法
US11410984B1 (en) 2021-10-08 2022-08-09 Silicon Genesis Corporation Three dimensional integrated circuit with lateral connection layer
CN115990917B (zh) * 2023-03-22 2023-05-30 四川省科学城久信科技有限公司 用于电容器薄膜料卷的展平裁切装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001007362A (ja) * 1999-06-17 2001-01-12 Canon Inc 半導体基材および太陽電池の製造方法
US20070122997A1 (en) * 1998-02-19 2007-05-31 Silicon Genesis Corporation Controlled process and resulting device
WO2007091639A1 (ja) 2006-02-09 2007-08-16 Shin-Etsu Chemical Co., Ltd. Ｓｏｉ基板の製造方法

Family Cites Families (311)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2614055A (en) * 1947-05-12 1952-10-14 Samica Corp Method of treating mica
DE834363C (de) 1951-02-27 1952-03-20 Zentral Werkstatt Goettingen Verfahren und Vorrichtung zur Herstellung duenner Glimmerfolien
US3117002A (en) * 1960-02-16 1964-01-07 Ampco Metal Inc Aluminum bronze alloy having improved wear resistance by the addition of cobalt, chromium, and manganese
US3225820A (en) * 1962-11-01 1965-12-28 Gen Precision Inc Device for controlling temperature by heat conduction
DE1238105B (de) 1963-07-17 1967-04-06 Siemens Ag Verfahren zum Herstellen von pn-UEbergaengen in Silizium
US3390033A (en) * 1964-08-13 1968-06-25 Rca Corp Method of separating frit sealed parts of an electron tube
DE1244346B (de) * 1964-10-19 1967-07-13 Menzel Gerhard Glasbearbeitung Verfahren zum Schneiden von Glas
US5082793A (en) 1965-09-28 1992-01-21 Li Chou H Method for making solid state device utilizing ion implantation techniques
US3453094A (en) * 1967-03-10 1969-07-01 Owens Illinois Inc Method and apparatus for producing hollow glass articles by module immersion technique
US3516855A (en) 1967-05-29 1970-06-23 Ibm Method of depositing conductive ions by utilizing electron beam
US3551213A (en) * 1968-09-04 1970-12-29 Bell Telephone Labor Inc Geometrically selective ion bombardment by means of the photoelectric effect
US3786359A (en) 1969-03-28 1974-01-15 Alpha Ind Inc Ion accelerator and ion species selector
US3900636A (en) 1971-01-21 1975-08-19 Gillette Co Method of treating cutting edges
US3806380A (en) 1971-03-05 1974-04-23 Hitachi Ltd Method for hardening treatment of aluminum or aluminum-base alloy
GB1392811A (en) * 1971-04-07 1975-04-30 Atomic Energy Authority Uk Methods for treating steel to modify the structure thereof
US3756359A (en) * 1971-06-23 1973-09-04 Eaton Corp Slip coupling and weston brake for hoists
US3770499A (en) * 1972-02-28 1973-11-06 Motorola Inc Liquid phase deposition of thin insulating and refractory film on a substrate
US3915757A (en) * 1972-08-09 1975-10-28 Niels N Engel Ion plating method and product therefrom
US3913520A (en) 1972-08-14 1975-10-21 Precision Thin Film Corp High vacuum deposition apparatus
US3993909A (en) * 1973-03-16 1976-11-23 U.S. Philips Corporation Substrate holder for etching thin films
US3914655A (en) 1973-06-28 1975-10-21 Ibm High brightness ion source
FR2245779B1 (ko) * 1973-09-28 1978-02-10 Cit Alcatel
US3946334A (en) * 1973-11-14 1976-03-23 Nippon Electric Company, Limited Injection semiconductor laser device
US3901423A (en) * 1973-11-26 1975-08-26 Purdue Research Foundation Method for fracturing crystalline materials
US3964957A (en) * 1973-12-19 1976-06-22 Monsanto Company Apparatus for processing semiconductor wafers
FR2261802B1 (ko) 1974-02-21 1978-01-06 Devienne Fernand
NL7404364A (nl) 1974-04-01 1975-10-03 Philips Nv Werkwijze en inrichting voor het bewerken van vlakke voorwerpen.
US4170662A (en) * 1974-11-05 1979-10-09 Eastman Kodak Company Plasma plating
US4121334A (en) * 1974-12-17 1978-10-24 P. R. Mallory & Co. Inc. Application of field-assisted bonding to the mass production of silicon type pressure transducers
FR2298880A1 (fr) 1975-01-22 1976-08-20 Commissariat Energie Atomique Procede et dispositif d'implantation ionique
US3957107A (en) 1975-02-27 1976-05-18 The United States Of America As Represented By The Secretary Of The Air Force Thermal switch
US4039416A (en) * 1975-04-21 1977-08-02 White Gerald W Gasless ion plating
US4116751A (en) 1975-10-08 1978-09-26 Solomon Zaromb Methods and apparatus for producing unsupported monocrystalline films of silicon and of other materials
GB1542299A (en) 1976-03-23 1979-03-14 Warner Lambert Co Blade shields
US4053335A (en) * 1976-04-02 1977-10-11 International Business Machines Corporation Method of gettering using backside polycrystalline silicon
US4216906A (en) 1976-06-21 1980-08-12 Flow Research, Inc. Method of making high velocity liquid jet
US4074139A (en) * 1976-12-27 1978-02-14 Rca Corporation Apparatus and method for maskless ion implantation
JPS53104156A (en) 1977-02-23 1978-09-11 Hitachi Ltd Manufacture for semiconductor device
US4108751A (en) * 1977-06-06 1978-08-22 King William J Ion beam implantation-sputtering
JPS5830145Y2 (ja) 1978-02-10 1983-07-02 株式会社日立製作所 空冷圧縮機
US4237601A (en) * 1978-10-13 1980-12-09 Exxon Research & Engineering Co. Method of cleaving semiconductor diode laser wafers
JPS55104057A (en) 1979-02-02 1980-08-09 Hitachi Ltd Ion implantation device
US4255208A (en) 1979-05-25 1981-03-10 Ramot University Authority For Applied Research And Industrial Development Ltd. Method of producing monocrystalline semiconductor films utilizing an intermediate water dissolvable salt layer
CH640886A5 (de) 1979-08-02 1984-01-31 Balzers Hochvakuum Verfahren zum aufbringen harter verschleissfester ueberzuege auf unterlagen.
US4244348A (en) 1979-09-10 1981-01-13 Atlantic Richfield Company Process for cleaving crystalline materials
FR2506344B2 (fr) 1980-02-01 1986-07-11 Commissariat Energie Atomique Procede de dopage de semi-conducteurs
FR2475068B1 (fr) 1980-02-01 1986-05-16 Commissariat Energie Atomique Procede de dopage de semi-conducteurs
GB2071411B (en) 1980-03-07 1983-12-21 Philips Electronic Associated Passivating p-n junction devices
DE3176676D1 (en) 1980-04-10 1988-04-07 Massachusetts Inst Technology Methods of producing sheets of crystalline material and devices amde therefrom
US4342631A (en) 1980-06-16 1982-08-03 Illinois Tool Works Inc. Gasless ion plating process and apparatus
US4471003A (en) 1980-11-25 1984-09-11 Cann Gordon L Magnetoplasmadynamic apparatus and process for the separation and deposition of materials
FR2501727A1 (fr) 1981-03-13 1982-09-17 Vide Traitement Procede de traitements thermochimiques de metaux par bombardement ionique
JPS5830145A (ja) 1981-08-17 1983-02-22 Sony Corp 半導体装置の製造方法
JPS5861763A (ja) 1981-10-09 1983-04-12 武笠　均 触感知器消化装置
US4361600A (en) 1981-11-12 1982-11-30 General Electric Company Method of making integrated circuits
US4412868A (en) 1981-12-23 1983-11-01 General Electric Company Method of making integrated circuits utilizing ion implantation and selective epitaxial growth
FR2519437A1 (fr) 1982-01-04 1983-07-08 Commissariat Energie Atomique Dispositif de limitation et de controle de la temperature d'une cible reposant sur un support dans une enceinte sous vide et recevant un faisceau d'energie et son application a des mesures thermiques
US4486247A (en) 1982-06-21 1984-12-04 Westinghouse Electric Corp. Wear resistant steel articles with carbon, oxygen and nitrogen implanted in the surface thereof
FR2529383A1 (fr) 1982-06-24 1983-12-30 Commissariat Energie Atomique Porte-cible a balayage mecanique utilisable notamment pour l'implantation d'ioris
US4554570A (en) 1982-06-24 1985-11-19 Rca Corporation Vertically integrated IGFET device
JPS5954217A (ja) 1982-09-21 1984-03-29 Nec Corp 半導体基板の製造方法
FR2537768A1 (fr) 1982-12-08 1984-06-15 Commissariat Energie Atomique Procede et dispositif d'obtention de faisceaux de particules de densite spatialement modulee, application a la gravure et a l'implantation ioniques
FR2537777A1 (fr) 1982-12-10 1984-06-15 Commissariat Energie Atomique Procede et dispositif d'implantation de particules dans un solide
US4500563A (en) 1982-12-15 1985-02-19 Pacific Western Systems, Inc. Independently variably controlled pulsed R.F. plasma chemical vapor processing
DE3246480A1 (de) 1982-12-15 1984-06-20 Wacker-Chemitronic Gesellschaft für Elektronik-Grundstoffe mbH, 8263 Burghausen Verfahren zur herstellung von halbleiterscheiben mit getternder scheibenrueckseite
JPS59139539U (ja) 1983-03-09 1984-09-18 株式会社小松製作所 建設機械のエンジン制御装置
JPS59193904A (ja) 1983-04-18 1984-11-02 Matsushita Electric Ind Co Ltd 高分子薄膜形成装置
US4468309A (en) 1983-04-22 1984-08-28 White Engineering Corporation Method for resisting galling
JPS59193904U (ja) 1983-06-10 1984-12-22 株式会社東芝 高周波加熱装置の扉開閉装置
GB2144343A (en) 1983-08-02 1985-03-06 Standard Telephones Cables Ltd Optical fibre manufacture
US4567505A (en) 1983-10-27 1986-01-28 The Board Of Trustees Of The Leland Stanford Junior University Heat sink and method of attaching heat sink to a semiconductor integrated circuit and the like
FR2560426A1 (fr) 1984-02-28 1985-08-30 Commissariat Energie Atomique Dispositif de production d'ions d'une espece determinee, utilisant pour les separer d'autres ions, une selection en energie, application a l'implantation ionique
GB2155024A (en) 1984-03-03 1985-09-18 Standard Telephones Cables Ltd Surface treatment of plastics materials
FR2563377B1 (fr) 1984-04-19 1987-01-23 Commissariat Energie Atomique Procede de fabrication d'une couche isolante enterree dans un substrat semi-conducteur, par implantation ionique
JPS6124240A (ja) 1984-07-13 1986-02-01 Toshiba Corp 半導体基板
FR2571738B1 (fr) 1984-10-17 1987-08-21 Du Pin Cellulose Fabrication enzymatique de pate a usage chimique
JPS61125012A (ja) 1984-11-21 1986-06-12 Toshiba Corp エピタキシヤルウエハ
FR2575601B1 (fr) 1984-12-27 1987-01-30 Commissariat Energie Atomique Procede et dispositif de determination de parametres electriques d'une couche semi-conductrice en fonction de la profondeur
JPS61125012U (ko) 1985-01-25 1986-08-06
US4566403A (en) 1985-01-30 1986-01-28 Sovonics Solar Systems Apparatus for microwave glow discharge deposition
NL8501773A (nl) 1985-06-20 1987-01-16 Philips Nv Werkwijze voor het vervaardigen van halfgeleiderinrichtingen.
US4706377A (en) 1986-01-30 1987-11-17 United Technologies Corporation Passivation of gallium arsenide by nitrogen implantation
JPS62208638A (ja) 1986-03-07 1987-09-12 Toshiba Corp 半導体装置の製造方法
JPS62219636A (ja) 1986-03-20 1987-09-26 Hitachi Ltd 半導体装置
US4837172A (en) 1986-07-18 1989-06-06 Matsushita Electric Industrial Co., Ltd. Method for removing impurities existing in semiconductor substrate
US4717683A (en) 1986-09-23 1988-01-05 Motorola Inc. CMOS process
US4764394A (en) 1987-01-20 1988-08-16 Wisconsin Alumni Research Foundation Method and apparatus for plasma source ion implantation
US4847792A (en) 1987-05-04 1989-07-11 Texas Instruments Incorporated Process and apparatus for detecting aberrations in production process operations
US4906594A (en) 1987-06-12 1990-03-06 Agency Of Industrial Science And Technology Surface smoothing method and method of forming SOI substrate using the surface smoothing method
EP0296804B1 (en) 1987-06-24 1994-03-30 Advanced Semiconductor Materials America, Inc. Process for epitaxial deposition of silicone
US4846928A (en) 1987-08-04 1989-07-11 Texas Instruments, Incorporated Process and apparatus for detecting aberrations in production process operations
US4887005A (en) 1987-09-15 1989-12-12 Rough J Kirkwood H Multiple electrode plasma reactor power distribution system
US5015353A (en) 1987-09-30 1991-05-14 The United States Of America As Represented By The Secretary Of The Navy Method for producing substoichiometric silicon nitride of preselected proportions
GB8725497D0 (en) 1987-10-30 1987-12-02 Atomic Energy Authority Uk Isolation of silicon
DE3803424C2 (de) 1988-02-05 1995-05-18 Gsf Forschungszentrum Umwelt Verfahren zur quantitativen, tiefendifferentiellen Analyse fester Proben
JP2666945B2 (ja) 1988-02-08 1997-10-22 株式会社東芝 半導体装置の製造方法
US4894709A (en) 1988-03-09 1990-01-16 Massachusetts Institute Of Technology Forced-convection, liquid-cooled, microchannel heat sinks
US4883561A (en) 1988-03-29 1989-11-28 Bell Communications Research, Inc. Lift-off and subsequent bonding of epitaxial films
US4853250A (en) 1988-05-11 1989-08-01 Universite De Sherbrooke Process of depositing particulate material on a substrate
NL8802028A (nl) 1988-08-16 1990-03-16 Philips Nv Werkwijze voor het vervaardigen van een inrichting.
JP2670623B2 (ja) 1988-09-19 1997-10-29 アネルバ株式会社 マイクロ波プラズマ処理装置
US4952273A (en) 1988-09-21 1990-08-28 Microscience, Inc. Plasma generation in electron cyclotron resonance
US4996077A (en) 1988-10-07 1991-02-26 Texas Instruments Incorporated Distributed ECR remote plasma processing and apparatus
US4891329A (en) 1988-11-29 1990-01-02 University Of North Carolina Method of forming a nonsilicon semiconductor on insulator structure
US5202095A (en) 1988-12-27 1993-04-13 Matsushita Electric Industrial Co., Ltd. Microwave plasma processor
DE19538634C2 (de) 1995-10-17 1997-09-04 Itt Ind Gmbh Deutsche Verfahren zum Vereinzeln von elektronischen Elementen aus einem Halbleiterwafer
EP0379828B1 (en) 1989-01-25 1995-09-27 International Business Machines Corporation Radio frequency induction/multipole plasma processing tool
JPH02206183A (ja) * 1989-02-06 1990-08-15 Nec Corp ジョセフソン接合とその製造方法
GB8905075D0 (en) 1989-03-06 1989-04-19 Nordiko Ltd Electrode assembly and apparatus
US5203960A (en) 1989-03-09 1993-04-20 Applied Microwave Plasma Concepts, Inc. Method of operation of electron cyclotron resonance plasma source
US5133826A (en) 1989-03-09 1992-07-28 Applied Microwave Plasma Concepts, Inc. Electron cyclotron resonance plasma source
US5370765A (en) 1989-03-09 1994-12-06 Applied Microwave Plasma Concepts, Inc. Electron cyclotron resonance plasma source and method of operation
US5196355A (en) 1989-04-24 1993-03-23 Ibis Technology Corporation Simox materials through energy variation
US4948458A (en) 1989-08-14 1990-08-14 Lam Research Corporation Method and apparatus for producing magnetically-coupled planar plasma
JPH03109731A (ja) 1989-09-25 1991-05-09 Seiko Instr Inc 半導体基板の製造方法
JPH0719839B2 (ja) 1989-10-18 1995-03-06 株式会社東芝 半導体基板の製造方法
US5387555A (en) 1992-09-03 1995-02-07 Harris Corporation Bonded wafer processing with metal silicidation
US5034343A (en) 1990-03-08 1991-07-23 Harris Corporation Manufacturing ultra-thin wafer using a handle wafer
US5070040A (en) 1990-03-09 1991-12-03 University Of Colorado Foundation, Inc. Method and apparatus for semiconductor circuit chip cooling
JPH03265156A (ja) 1990-03-15 1991-11-26 Seiko Instr Inc 半導体装置の製造方法
US5141878A (en) 1990-04-02 1992-08-25 At&T Bell Laboratories Silicon photodiode for monolithic integrated circuits and method for making same
DE4114108C1 (ko) 1991-04-30 1991-12-19 Schott Glaswerke, 6500 Mainz, De
JPH0810634B2 (ja) 1990-06-01 1996-01-31 インターナショナル・ビジネス・マシーンズ・コーポレイション マイクロ波給電式材料／プラズマ処理システム
JP2575545B2 (ja) 1990-07-05 1997-01-29 株式会社東芝 半導体装置の製造方法
JP2513348B2 (ja) 1990-07-18 1996-07-03 三菱電機株式会社 照明装置
US5198371A (en) 1990-09-24 1993-03-30 Biota Corp. Method of making silicon material with enhanced surface mobility by hydrogen ion implantation
US5102821A (en) 1990-12-20 1992-04-07 Texas Instruments Incorporated SOI/semiconductor heterostructure fabrication by wafer bonding of polysilicon to titanium
US5206749A (en) 1990-12-31 1993-04-27 Kopin Corporation Liquid crystal display having essentially single crystal transistors pixels and driving circuits
US5317436A (en) 1990-12-31 1994-05-31 Kopin Corporation A slide assembly for projector with active matrix moveably mounted to housing
US5528397A (en) 1991-12-03 1996-06-18 Kopin Corporation Single crystal silicon transistors for display panels
US5258320A (en) 1990-12-31 1993-11-02 Kopin Corporation Single crystal silicon arrayed devices for display panels
US5258325A (en) 1990-12-31 1993-11-02 Kopin Corporation Method for manufacturing a semiconductor device using a circuit transfer film
US5475514A (en) 1990-12-31 1995-12-12 Kopin Corporation Transferred single crystal arrayed devices including a light shield for projection displays
US5256562A (en) 1990-12-31 1993-10-26 Kopin Corporation Method for manufacturing a semiconductor device using a circuit transfer film
US5444557A (en) 1990-12-31 1995-08-22 Kopin Corporation Single crystal silicon arrayed devices for projection displays
US5362671A (en) 1990-12-31 1994-11-08 Kopin Corporation Method of fabricating single crystal silicon arrayed devices for display panels
DE4100526A1 (de) 1991-01-10 1992-07-16 Wacker Chemitronic Vorrichtung und verfahren zum automatischen vereinzeln von gestapelten scheiben
JP3021695B2 (ja) 1991-02-01 2000-03-15 松下電器産業株式会社 撥水撥油性凹版およびその製造方法
IL100910A (en) 1991-02-12 1994-10-07 Hughes Aircraft Co Assessment of the degree of wear of objects
JPH04266047A (ja) 1991-02-20 1992-09-22 Fujitsu Ltd 埋め込み層形成に相当するｓｏｉ型半導体装置の製造方法及び半導体装置
JP2812405B2 (ja) 1991-03-15 1998-10-22 信越半導体株式会社 半導体基板の製造方法
JPH04298023A (ja) 1991-03-27 1992-10-21 Tonen Corp 単結晶シリコン薄膜の製造方法
US5110748A (en) 1991-03-28 1992-05-05 Honeywell Inc. Method for fabricating high mobility thin film transistors as integrated drivers for active matrix display
JPH0817166B2 (ja) 1991-04-27 1996-02-21 信越半導体株式会社 超薄膜ｓｏｉ基板の製造方法及び製造装置
JPH04359518A (ja) 1991-06-06 1992-12-11 Nec Corp 半導体装置の製造方法
JPH04365377A (ja) 1991-06-13 1992-12-17 Agency Of Ind Science & Technol 半導体装置
JPH05308107A (ja) 1991-07-01 1993-11-19 Sumitomo Electric Ind Ltd 半導体装置及びその製作方法
US5342472A (en) 1991-08-12 1994-08-30 Tokyo Electron Limited Plasma processing apparatus
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
US5234529A (en) 1991-10-10 1993-08-10 Johnson Wayne L Plasma generating apparatus employing capacitive shielding and process for using such apparatus
JP2726583B2 (ja) 1991-11-18 1998-03-11 三菱マテリアルシリコン株式会社 半導体基板
US5198071A (en) 1991-11-25 1993-03-30 Applied Materials, Inc. Process for inhibiting slip and microcracking while forming epitaxial layer on semiconductor wafer
US5827751A (en) 1991-12-06 1998-10-27 Picogiga Societe Anonyme Method of making semiconductor components, in particular on GaAs of InP, with the substrate being recovered chemically
JP2910001B2 (ja) 1992-01-30 1999-06-23 キヤノン株式会社 半導体基材及びその作製方法
EP1043768B1 (en) 1992-01-30 2004-09-08 Canon Kabushiki Kaisha Process for producing semiconductor substrates
JP3287596B2 (ja) 1992-01-31 2002-06-04 キヤノン株式会社 半導体基材及びその加工方法
JP2901031B2 (ja) 1992-01-30 1999-06-02 キヤノン株式会社 半導体基材及びその作製方法
JP3261685B2 (ja) 1992-01-31 2002-03-04 キヤノン株式会社 半導体素子基体及びその作製方法
RU2024441C1 (ru) * 1992-04-02 1994-12-15 Владимир Степанович Кондратенко Способ резки неметаллических материалов
US5269880A (en) 1992-04-03 1993-12-14 Northern Telecom Limited Tapering sidewalls of via holes
US5372952A (en) 1992-04-03 1994-12-13 National Semiconductor Corporation Method for forming isolated semiconductor structures
US5213986A (en) 1992-04-10 1993-05-25 North American Philips Corporation Process for making thin film silicon-on-insulator wafers employing wafer bonding and wafer thinning
US5226967A (en) 1992-05-14 1993-07-13 Lam Research Corporation Plasma apparatus including dielectric window for inducing a uniform electric field in a plasma chamber
US5363603A (en) 1992-06-22 1994-11-15 Alliant Techsystems, Inc. Abrasive fluid jet cutting compositon and method
US5273610A (en) 1992-06-23 1993-12-28 Association Institutions For Material Sciences, Inc. Apparatus and method for determining power in plasma processing
US5252178A (en) 1992-06-24 1993-10-12 Texas Instruments Incorporated Multi-zone plasma processing method and apparatus
JP2560178B2 (ja) 1992-06-29 1996-12-04 九州電子金属株式会社 半導体ウェーハの製造方法
US5404079A (en) 1992-08-13 1995-04-04 Matsushita Electric Industrial Co., Ltd. Plasma generating apparatus
US5304509A (en) 1992-08-24 1994-04-19 Midwest Research Institute Back-side hydrogenation technique for defect passivation in silicon solar cells
JP3192000B2 (ja) 1992-08-25 2001-07-23 キヤノン株式会社 半導体基板及びその作製方法
JP3266163B2 (ja) 1992-10-14 2002-03-18 東京応化工業株式会社 プラズマ処理装置
US5346578A (en) 1992-11-04 1994-09-13 Novellus Systems, Inc. Induction plasma source
JPH06232141A (ja) 1992-12-07 1994-08-19 Sony Corp 半導体基板の作成方法及び固体撮像装置の製造方法
US5234535A (en) 1992-12-10 1993-08-10 International Business Machines Corporation Method of producing a thin silicon-on-insulator layer
US5409563A (en) 1993-02-26 1995-04-25 Micron Technology, Inc. Method for etching high aspect ratio features
US5487785A (en) 1993-03-26 1996-01-30 Tokyo Electron Kabushiki Kaisha Plasma treatment apparatus
US5354381A (en) 1993-05-07 1994-10-11 Varian Associates, Inc. Plasma immersion ion implantation (PI3) apparatus
JP2856030B2 (ja) 1993-06-29 1999-02-10 信越半導体株式会社 結合ウエーハの製造方法
US5413679A (en) 1993-06-30 1995-05-09 The United States Of America As Represented By The Secretary Of The Navy Method of producing a silicon membrane using a silicon alloy etch stop layer
US5344524A (en) 1993-06-30 1994-09-06 Honeywell Inc. SOI substrate fabrication
FR2707401B1 (fr) 1993-07-09 1995-08-11 Menigaux Louis Procédé de fabrication d'une structure intégrant un guide optique clivé à un support de fibre optique pour un couplage optique guide-fibre et structure obtenue.
JP2786081B2 (ja) 1993-07-27 1998-08-13 日本電気株式会社 Ｓｏｉ基板
JP3319661B2 (ja) 1993-10-12 2002-09-03 日本写真印刷株式会社 転写箔および多色の光透過抜きパターンを有するプラスチック成形品の製造方法
US5443431A (en) 1993-10-13 1995-08-22 Zexel-Gleason Usa, Inc. Differential with friction-enhancing wedge
US5840590A (en) 1993-12-01 1998-11-24 Sandia Corporation Impurity gettering in silicon using cavities formed by helium implantation and annealing
US5459016A (en) 1993-12-16 1995-10-17 Minnesota Mining And Manufacturing Company Nanostructured thermal transfer donor element
FR2714524B1 (fr) 1993-12-23 1996-01-26 Commissariat Energie Atomique Procede de realisation d'une structure en relief sur un support en materiau semiconducteur
US5403434A (en) 1994-01-06 1995-04-04 Texas Instruments Incorporated Low-temperature in-situ dry cleaning process for semiconductor wafer
US5476691A (en) 1994-01-21 1995-12-19 International Business Machines, Inc. Surface treatment of magnetic recording heads
FR2715502B1 (fr) 1994-01-26 1996-04-05 Commissariat Energie Atomique Structure présentant des cavités et procédé de réalisation d'une telle structure.
FR2715501B1 (fr) 1994-01-26 1996-04-05 Commissariat Energie Atomique Procédé de dépôt de lames semiconductrices sur un support.
FR2715503B1 (fr) 1994-01-26 1996-04-05 Commissariat Energie Atomique Substrat pour composants intégrés comportant une couche mince et son procédé de réalisation.
JP3293736B2 (ja) 1996-02-28 2002-06-17 キヤノン株式会社 半導体基板の作製方法および貼り合わせ基体
US5558718A (en) 1994-04-08 1996-09-24 The Regents, University Of California Pulsed source ion implantation apparatus and method
US5480842A (en) 1994-04-11 1996-01-02 At&T Corp. Method for fabricating thin, strong, and flexible die for smart cards
FR2720189B1 (fr) 1994-05-18 1996-08-30 Commissariat Energie Atomique Procédé de réalisation d'une structure à faible taux de dislocations comprenant une couche d'oxyde enterrée dans un substrat semi-conducteur.
US5411592A (en) 1994-06-06 1995-05-02 Ovonic Battery Company, Inc. Apparatus for deposition of thin-film, solid state batteries
US5776220A (en) * 1994-09-19 1998-07-07 Corning Incorporated Method and apparatus for breaking brittle materials
FR2725074B1 (fr) 1994-09-22 1996-12-20 Commissariat Energie Atomique Procede de fabrication d'une structure comportant une couche mince semi-conductrice sur un substrat
JP3265493B2 (ja) 1994-11-24 2002-03-11 ソニー株式会社 Ｓｏｉ基板の製造方法
AUPM982294A0 (en) 1994-12-02 1995-01-05 Pacific Solar Pty Limited Method of manufacturing a multilayer solar cell
US5504328A (en) 1994-12-09 1996-04-02 Sematech, Inc. Endpoint detection utilizing ultraviolet mass spectrometry
US5611855A (en) 1995-01-31 1997-03-18 Seh America, Inc. Method for manufacturing a calibration wafer having a microdefect-free layer of a precisely predetermined depth
US6107213A (en) 1996-02-01 2000-08-22 Sony Corporation Method for making thin film semiconductor
JP3381443B2 (ja) 1995-02-02 2003-02-24 ソニー株式会社 基体から半導体層を分離する方法、半導体素子の製造方法およびｓｏｉ基板の製造方法
CA2172233C (en) 1995-03-20 2001-01-02 Lei Zhong Slant-surface silicon wafer having a reconstructed atomic-level stepped surface structure
TW447144B (en) 1995-03-27 2001-07-21 Semiconductor Energy Lab Semiconductor device and a method of manufacturing the same
JPH08271880A (ja) 1995-04-03 1996-10-18 Toshiba Corp 遮光膜，液晶表示装置および遮光膜形成用材料
US5603779A (en) 1995-05-17 1997-02-18 Harris Corporation Bonded wafer and method of fabrication thereof
US5653811A (en) 1995-07-19 1997-08-05 Chan; Chung System for the plasma treatment of large area substrates
US5863831A (en) 1995-08-14 1999-01-26 Advanced Materials Engineering Research, Inc. Process for fabricating semiconductor device with shallow p-type regions using dopant compounds containing elements of high solid solubility
JP2701803B2 (ja) 1995-08-28 1998-01-21 日本電気株式会社 半導体装置の製造方法
FR2738671B1 (fr) 1995-09-13 1997-10-10 Commissariat Energie Atomique Procede de fabrication de films minces a materiau semiconducteur
CN1132223C (zh) 1995-10-06 2003-12-24 佳能株式会社 半导体衬底及其制造方法
KR0165467B1 (ko) 1995-10-31 1999-02-01 김광호 웨이퍼 디본더 및 이를 이용한 웨이퍼 디본딩법
US5869405A (en) 1996-01-03 1999-02-09 Micron Technology, Inc. In situ rapid thermal etch and rapid thermal oxidation
US6004868A (en) 1996-01-17 1999-12-21 Micron Technology, Inc. Method for CMOS well drive in a non-inert ambient
JPH09263500A (ja) 1996-01-22 1997-10-07 Komatsu Electron Metals Co Ltd 貼り合わせｓｏｉウェーハの剥がし治具
FR2744285B1 (fr) 1996-01-25 1998-03-06 Commissariat Energie Atomique Procede de transfert d'une couche mince d'un substrat initial sur un substrat final
FR2748850B1 (fr) 1996-05-15 1998-07-24 Commissariat Energie Atomique Procede de realisation d'un film mince de materiau solide et applications de ce procede
FR2748851B1 (fr) 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
US5793913A (en) 1996-07-10 1998-08-11 Northern Telecom Limited Method for the hybrid integration of discrete elements on a semiconductor substrate
US5710057A (en) 1996-07-12 1998-01-20 Kenney; Donald M. SOI fabrication method
FR2752332B1 (fr) 1996-08-12 1998-09-11 Commissariat Energie Atomique Dispositif de decollement de plaquettes et procede de mise en oeuvre de ce dispositif
EP1758169A3 (en) 1996-08-27 2007-05-23 Seiko Epson Corporation Exfoliating method, transferring method of thin film device, and thin film device, thin film integrated circuit device, and liquid crystal display device produced by the same
JPH10128567A (ja) * 1996-10-30 1998-05-19 Nec Kansai Ltd レーザ割断方法
US5753560A (en) 1996-10-31 1998-05-19 Motorola, Inc. Method for fabricating a semiconductor device using lateral gettering
US5982298A (en) 1996-11-14 1999-11-09 Microsoft Corporation Interactive traffic display and trip planner
JP3257624B2 (ja) 1996-11-15 2002-02-18 キヤノン株式会社 半導体部材の製造方法
SG65697A1 (en) 1996-11-15 1999-06-22 Canon Kk Process for producing semiconductor article
KR100232886B1 (ko) 1996-11-23 1999-12-01 김영환 Soi 웨이퍼 제조방법
US5841931A (en) 1996-11-26 1998-11-24 Massachusetts Institute Of Technology Methods of forming polycrystalline semiconductor waveguides for optoelectronic integrated circuits, and devices formed thereby
CA2233096C (en) 1997-03-26 2003-01-07 Canon Kabushiki Kaisha Substrate and production method thereof
JP2877800B2 (ja) 1997-03-27 1999-03-31 キヤノン株式会社 複合部材の分離方法、分離された部材、分離装置、半導体基体の作製方法および半導体基体
CA2233115C (en) 1997-03-27 2002-03-12 Canon Kabushiki Kaisha Semiconductor substrate and method of manufacturing the same
US6382292B1 (en) 1997-03-27 2002-05-07 Canon Kabushiki Kaisha Method and apparatus for separating composite member using fluid
FR2761523B1 (fr) 1997-03-28 1999-06-04 Pixtech Sa Pose d'espaceurs dans un ecran plat de visualisation
JPH10275905A (ja) 1997-03-31 1998-10-13 Mitsubishi Electric Corp シリコンウェーハの製造方法およびシリコンウェーハ
MY120533A (en) * 1997-04-14 2005-11-30 Schott Ag Method and apparatus for cutting through a flat workpiece made of brittle material, especially glass.
US6191007B1 (en) 1997-04-28 2001-02-20 Denso Corporation Method for manufacturing a semiconductor substrate
US5906951A (en) 1997-04-30 1999-05-25 International Business Machines Corporation Strained Si/SiGe layers on insulator
US6251754B1 (en) 1997-05-09 2001-06-26 Denso Corporation Semiconductor substrate manufacturing method
US6146979A (en) * 1997-05-12 2000-11-14 Silicon Genesis Corporation Pressurized microbubble thin film separation process using a reusable substrate
US6291313B1 (en) * 1997-05-12 2001-09-18 Silicon Genesis Corporation Method and device for controlled cleaving process
US6033974A (en) 1997-05-12 2000-03-07 Silicon Genesis Corporation Method for controlled cleaving process
US6027988A (en) 1997-05-28 2000-02-22 The Regents Of The University Of California Method of separating films from bulk substrates by plasma immersion ion implantation
US6150239A (en) 1997-05-31 2000-11-21 Max Planck Society Method for the transfer of thin layers monocrystalline material onto a desirable substrate
US5877070A (en) 1997-05-31 1999-03-02 Max-Planck Society Method for the transfer of thin layers of monocrystalline material to a desirable substrate
US5968279A (en) 1997-06-13 1999-10-19 Mattson Technology, Inc. Method of cleaning wafer substrates
KR100400808B1 (ko) 1997-06-24 2003-10-08 매사츄세츠 인스티튜트 오브 테크놀러지 그레이드된 ＧｅＳｉ층 및 평탄화를 사용한 Ｓｉ상의 Ｇｅ의 쓰레딩 전위 밀도 제어
JP3292101B2 (ja) 1997-07-18 2002-06-17 信越半導体株式会社 珪素単結晶基板表面の平滑化方法
US6103599A (en) 1997-07-25 2000-08-15 Silicon Genesis Corporation Planarizing technique for multilayered substrates
US5882987A (en) 1997-08-26 1999-03-16 International Business Machines Corporation Smart-cut process for the production of thin semiconductor material films
JP3324469B2 (ja) 1997-09-26 2002-09-17 信越半導体株式会社 Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
US5920764A (en) 1997-09-30 1999-07-06 International Business Machines Corporation Process for restoring rejected wafers in line for reuse as new
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
US6171982B1 (en) 1997-12-26 2001-01-09 Canon Kabushiki Kaisha Method and apparatus for heat-treating an SOI substrate and method of preparing an SOI substrate by using the same
JPH11195775A (ja) 1997-12-26 1999-07-21 Sony Corp 半導体基板および薄膜半導体素子およびそれらの製造方法ならびに陽極化成装置
JPH11204771A (ja) 1998-01-07 1999-07-30 Sony Corp 半導体基板の製造方法及び固体撮像装置の製造方法
US6274464B2 (en) 1998-02-06 2001-08-14 Texas Instruments Incorporated Epitaxial cleaning process using HCL and N-type dopant gas to reduce defect density and auto doping effects
US6120597A (en) 1998-02-17 2000-09-19 The Trustees Of Columbia University In The City Of New York Crystal ion-slicing of single-crystal films
US6083324A (en) 1998-02-19 2000-07-04 Silicon Genesis Corporation Gettering technique for silicon-on-insulator wafers
JPH11240730A (ja) * 1998-02-27 1999-09-07 Nec Kansai Ltd 脆性材料の割断方法
JP3697106B2 (ja) 1998-05-15 2005-09-21 キヤノン株式会社 半導体基板の作製方法及び半導体薄膜の作製方法
US5909627A (en) 1998-05-18 1999-06-01 Philips Electronics North America Corporation Process for production of thin layers of semiconductor material
US6291326B1 (en) 1998-06-23 2001-09-18 Silicon Genesis Corporation Pre-semiconductor process implant and post-process film separation
JP3358550B2 (ja) 1998-07-07 2002-12-24 信越半導体株式会社 Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
US6335269B1 (en) 1998-09-04 2002-01-01 Canon Kabushiki Kaisha Semiconductor substrate and method for producing the same
JP4260251B2 (ja) 1998-09-25 2009-04-30 株式会社岡本工作機械製作所 ウエハの研磨装置
US6534381B2 (en) 1999-01-08 2003-03-18 Silicon Genesis Corporation Method for fabricating multi-layered substrates
WO2000063965A1 (en) 1999-04-21 2000-10-26 Silicon Genesis Corporation Treatment method of cleaved film for the manufacture of substrates
US6171965B1 (en) 1999-04-21 2001-01-09 Silicon Genesis Corporation Treatment method of cleaved film for the manufacture of substrates
US6287941B1 (en) 1999-04-21 2001-09-11 Silicon Genesis Corporation Surface finishing of SOI substrates using an EPI process
US6204151B1 (en) 1999-04-21 2001-03-20 Silicon Genesis Corporation Smoothing method for cleaved films made using thermal treatment
US6452091B1 (en) 1999-07-14 2002-09-17 Canon Kabushiki Kaisha Method of producing thin-film single-crystal device, solar cell module and method of producing the same
US6263941B1 (en) 1999-08-10 2001-07-24 Silicon Genesis Corporation Nozzle for cleaving substrates
US6489241B1 (en) 1999-09-17 2002-12-03 Applied Materials, Inc. Apparatus and method for surface finishing a silicon film
US6455397B1 (en) 1999-11-16 2002-09-24 Rona E. Belford Method of producing strained microelectronic and/or optical integrated and discrete devices
US6503773B2 (en) 2000-01-20 2003-01-07 Amberwave Systems Corporation Low threading dislocation density relaxed mismatched epilayers without high temperature growth
FR2804247B1 (fr) 2000-01-21 2002-04-12 St Microelectronics Sa Procede de realisation d'un transistor bipolaire a emetteur et base extrinseque auto-alignes
FR2807074B1 (fr) 2000-04-03 2002-12-06 Soitec Silicon On Insulator Procede et dispositif de fabrication de substrats
AU2001254866A1 (en) * 2000-04-14 2001-10-30 S.O.I.Tec Silicon On Insulator Technologies Method for cutting out at least a thin layer in a substrate or ingot, in particular made of semiconductor material(s)
US6376806B2 (en) 2000-05-09 2002-04-23 Woo Sik Yoo Flash anneal
FR2809867B1 (fr) 2000-05-30 2003-10-24 Commissariat Energie Atomique Substrat fragilise et procede de fabrication d'un tel substrat
JPWO2002037527A1 (ja) * 2000-11-02 2004-03-11 株式会社荏原製作所 電子線装置及びその装置を用いたデバイス製造方法
US6563152B2 (en) 2000-12-29 2003-05-13 Intel Corporation Technique to obtain high mobility channels in MOS transistors by forming a strain layer on an underside of a channel
JP2002257998A (ja) * 2001-02-28 2002-09-11 Sony Corp 電子ビーム照射装置及び電子ビーム照射装置における真空シール方法
US6723661B2 (en) 2001-03-02 2004-04-20 Amberwave Systems Corporation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
US6743495B2 (en) 2001-03-30 2004-06-01 Memc Electronic Materials, Inc. Thermal annealing process for producing silicon wafers with improved surface characteristics
WO2002084725A1 (en) 2001-04-17 2002-10-24 California Institute Of Technology A method of using a germanium layer transfer to si for photovoltaic applications and heterostructure made thereby
US6956268B2 (en) 2001-05-18 2005-10-18 Reveo, Inc. MEMS and method of manufacturing MEMS
US6514836B2 (en) 2001-06-04 2003-02-04 Rona Elizabeth Belford Methods of producing strained microelectronic and/or optical integrated and discrete devices
US6723421B2 (en) 2001-10-05 2004-04-20 Energy Conversion Devices, Inc. Semiconductor with coordinatively irregular structures
US6621131B2 (en) 2001-11-01 2003-09-16 Intel Corporation Semiconductor transistor having a stressed channel
FR2834654B1 (fr) * 2002-01-16 2004-11-05 Michel Bruel Procede de traitement d'une piece en vue de modifier au moins une de ses proprietes
US7226504B2 (en) 2002-01-31 2007-06-05 Sharp Laboratories Of America, Inc. Method to form thick relaxed SiGe layer with trench structure
FR2839385B1 (fr) * 2002-05-02 2004-07-23 Soitec Silicon On Insulator Procede de decollement de couches de materiau
US7335545B2 (en) 2002-06-07 2008-02-26 Amberwave Systems Corporation Control of strain in device layers by prevention of relaxation
FR2842650B1 (fr) 2002-07-17 2005-09-02 Soitec Silicon On Insulator Procede de fabrication de substrats notamment pour l'optique, l'electronique ou l'opto-electronique
US7176528B2 (en) * 2003-02-18 2007-02-13 Corning Incorporated Glass-based SOI structures
US6911376B2 (en) 2003-10-01 2005-06-28 Wafermasters Selective heating using flash anneal
FR2861497B1 (fr) * 2003-10-28 2006-02-10 Soitec Silicon On Insulator Procede de transfert catastrophique d'une couche fine apres co-implantation
US7354815B2 (en) 2003-11-18 2008-04-08 Silicon Genesis Corporation Method for fabricating semiconductor devices using strained silicon bearing material
US7772087B2 (en) * 2003-12-19 2010-08-10 Commissariat A L'energie Atomique Method of catastrophic transfer of a thin film after co-implantation
US20050189013A1 (en) 2003-12-23 2005-09-01 Oliver Hartley Process for manufacturing photovoltaic cells
CN104716170B (zh) 2004-06-04 2019-07-26 伊利诺伊大学评议会 用于制造并组装可印刷半导体元件的方法和设备
WO2007087354A2 (en) * 2006-01-24 2007-08-02 Baer Stephen C Cleaving wafers from silicon crystals
US7811900B2 (en) * 2006-09-08 2010-10-12 Silicon Genesis Corporation Method and structure for fabricating solar cells using a thick layer transfer process
US9362439B2 (en) * 2008-05-07 2016-06-07 Silicon Genesis Corporation Layer transfer of films utilizing controlled shear region
US8124499B2 (en) * 2006-11-06 2012-02-28 Silicon Genesis Corporation Method and structure for thick layer transfer using a linear accelerator
US20080188011A1 (en) * 2007-01-26 2008-08-07 Silicon Genesis Corporation Apparatus and method of temperature conrol during cleaving processes of thick film materials

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070122997A1 (en) * 1998-02-19 2007-05-31 Silicon Genesis Corporation Controlled process and resulting device
JP2001007362A (ja) * 1999-06-17 2001-01-12 Canon Inc 半導体基材および太陽電池の製造方法
WO2007091639A1 (ja) 2006-02-09 2007-08-16 Shin-Etsu Chemical Co., Ltd. Ｓｏｉ基板の製造方法

Also Published As

Publication number Publication date
US20160247958A1 (en) 2016-08-25
US20190326467A1 (en) 2019-10-24
CN101577296A (zh) 2009-11-11
US9362439B2 (en) 2016-06-07
JP2009295973A (ja) 2009-12-17
US20090277314A1 (en) 2009-11-12
CN101577296B (zh) 2013-12-25
KR20090116660A (ko) 2009-11-11
EP2117053A2 (en) 2009-11-11
EP2117053A3 (en) 2015-01-21
US11444221B2 (en) 2022-09-13

Similar Documents

Publication Publication Date Title
KR101656097B1 (ko) 제어된 전단 영역을 이용한 박막 층 전이 기법
US8293619B2 (en) Layer transfer of films utilizing controlled propagation
US9640711B2 (en) Substrate cleaving under controlled stress conditions
US7910458B2 (en) Method and structure using selected implant angles using a linear accelerator process for manufacture of free standing films of materials
US8222119B2 (en) Apparatus and method of temperature control during cleaving processes of thick materials
EP2646194B1 (en) Method of separating surface layer of semiconductor crystal using a laser beam perpendicular to the separating plane
KR101527627B1 (ko) 구조화 표면을 갖는 고상 재료의 얇은 자립층을 제조하는 방법
US6387829B1 (en) Separation process for silicon-on-insulator wafer fabrication
CN104272436A (zh) 用于形成光电子装置的技术
JP5472861B2 (ja) 基板から層をへき開する方法及びデバイス
US20050148163A1 (en) Method of catastrophic transfer of a thin film after co-implantation
KR20090025257A (ko) 후층 트랜스퍼 공정을 이용하여 태양전지를 제조하는 방법 및 구조
CN1868053A (zh) 注入或联合注入后由冲击引发薄层自持转移的方法
US20160208416A1 (en) Apparatus and method of cleaving thin layer from bulk material
US11504882B2 (en) Sound-assisted crack propagation for semiconductor wafering
US20130032582A1 (en) Layer transfer of films utilizing thermal flux regime for energy controlled cleaving
WO2018213294A1 (en) Systems and methods for laser cleaving diamonds
JP2008244435A (ja) 選択された注入角度を用いて線形加速器工程を使用した材料の自立膜の製造方法および構造

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190812

Year of fee payment: 4