JPH10275905A - シリコンウェーハの製造方法およびシリコンウェーハ - Google Patents

シリコンウェーハの製造方法およびシリコンウェーハ

Info

Publication number
JPH10275905A
JPH10275905A JP9080939A JP8093997A JPH10275905A JP H10275905 A JPH10275905 A JP H10275905A JP 9080939 A JP9080939 A JP 9080939A JP 8093997 A JP8093997 A JP 8093997A JP H10275905 A JPH10275905 A JP H10275905A
Authority
JP
Japan
Prior art keywords
silicon wafer
hydrogen
silicon
annealing
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9080939A
Other languages
English (en)
Inventor
Hidekazu Yamamoto
秀和 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP9080939A priority Critical patent/JPH10275905A/ja
Priority to TW086115996A priority patent/TW409418B/zh
Priority to FR9715079A priority patent/FR2761526B1/fr
Priority to DE19753494A priority patent/DE19753494A1/de
Priority to KR1019970065258A priority patent/KR19980079501A/ko
Priority to FR9806168A priority patent/FR2762136B1/fr
Publication of JPH10275905A publication Critical patent/JPH10275905A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body

Abstract

(57)【要約】 【課題】 シリコンウェーハ表面の化学的機械的研磨に
よる表面不良のないＳＯＩ構造のシリコンウェーハを得
る。 【解決手段】シリコンウェーハ表面から、水素イオン注
入を行なって、水素注入層を形成し、これを加熱して水
素注入層からシリコン表面を剥がした後、シリコンウェ
ーハを水素雰囲気中でアニールして剥がれた表面を平坦
にする。また、水素雰囲気中のプラズマ処理によりアニ
ールを行う。また、ラピッドサーマルアニールによりア
ニールを行う。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、半導体デバイス
の低消費電力化、高速化、高集積化に有効なＳＯＩ（Si
licon on Insulator）構造のシリコンウェーハの製造方
法に関するものである。
【０００２】
【従来の技術】従来からＳＯＩウェーハの製造方法とし
て、いろいろな方法が提案されているが、近年有力とさ
れる方法に、スマートカット法と称される方法がある
（例えば、ＥＬＥＣＴＲＯＮＩＣＳ ＬＥＴＴＥＲＳ
31（1995）1201参照）。スマートカット法について説明
すると、先ずシリコンウェーハを熱酸化して表面にシリ
コン酸化膜を形成する。次に、シリコンウェーハ表面か
ら、水素イオン注入を行なって、水素注入層を形成す
る。次に、シリコンウェーハの水素注入層のある側に、
ベースウェーハを貼り合わせる。次に、このシリコンウ
ェーハを加熱して、水素注入層からシリコン表面を剥が
す。こうして基板材の上に薄いシリコン層を形成する。
この時、薄いシリコン層の剥がし面には微少な凸凹が形
成されるため、表面を化学的機械的に研磨し平滑化し
て、ＳＯＩウェーハを製造する。一方、最近、化学的機
械的研磨の影響がデバイスの特性、歩留まりに大きく現
われることが報告されている（H.Yamamoto et al, Proc
eeding of The ２nd International Symposium on Adva
nced Science and Technology of Silicon Materials,
（1996）P425）。
【０００３】
【発明が解決しようとする課題】このようなシリコンウ
ェーハ表面の研磨における不良は、上記のようなスマー
トカット法など従来の方法で製造したＳＯＩ構造のウェ
ーハでも同様に生じ、デバイスの特性、歩留まりを低下
させる原因となっていた。この発明は、このような従来
の問題を解決し、表面に不良のないＳＯＩ構造の半導体
ウェーハを提供しようとするものである。
【０００４】
【課題を解決するための手段】この発明のシリコンウェ
ーハの製造方法は、表面にシリコン酸化膜が形成された
シリコンウェーハ材の一の主面から水素イオンを注入し
て水素注入層を形成する工程と、上記シリコンウェーハ
材の上記一の主面に基板材を張り合わせる工程と、上記
シリコンウェーハ材を加熱して上記シリコンウェーハ材
の上記基板材と張り合わされた部分のシリコンウェーハ
を上記水素注入層において剥ぐ工程と、上記基板材と張
り合わされて剥がされた部分の上記シリコンウェーハを
水素雰囲気中でアニールして剥がされた表面を平坦にす
る工程とを含むことを特徴とするものである。
【０００５】また、この発明のシリコンウェーハの製造
方法は、上記アニールを、摂氏１０５０度から１３５０
度の範囲に加熱して行うことを特徴とするものである。
また、この発明のシリコンウェーハの製造方法は、上記
アニールを、水素雰囲気中のプラズマ処理により行うこ
とを特徴とするものである。
【０００６】また、この発明のシリコンウェーハの製造
方法は、上記アニールを、ラピッドサーマルアニールに
より行うことを特徴とするものである。また、この発明
のシリコンウェーハの製造方法は、上記アニールを、上
記剥がされた表面の化学的機械的研磨を行った後に行な
うことを特徴とするものである。
【０００７】また、この発明のシリコンウェーハの製造
方法は、表面にシリコン酸化膜が形成されたシリコンウ
ェーハ材の一の主面から水素イオンを注入して水素注入
層を形成する工程と、上記シリコンウェーハ材の上記一
の主面に基板材を張り合わせる工程と、上記シリコンウ
ェーハ材を加熱して上記シリコンウェーハ材の上記基板
材と張り合わされた部分のシリコンウェーハを上記水素
注入層において剥ぐ工程と、上記基板材と張り合わされ
て剥がされた部分の上記シリコンウェーハの表面にシリ
コンをエピタキシャル成長させて平坦な新表面を形成す
る工程とを含むことを特徴とするものである。また、こ
の発明のシリコンウェーハの製造方法は、上記のシリコ
ンのエピタキシャル成長を、トリクロルシラン（ＳｉＨ
Ｃｌ3）、ジクロルシラン（ＳｉＨ2Ｃｌ2）、モノクロ
ルシラン（ＳｉＨ2Ｃｌ）またはモノシラン（ＳｉＨ4）
中で摂氏８００度以上の温度で行なうことを特徴とする
ものである。
【０００８】
【発明の実施の形態】以下、この発明の実施の形態を図
を参照して説明する。なお、図中、同一の符号は同一ま
たは相当の部分を示す。 実施の形態１．図１は、この発明の実施の形態１のＳＯ
Ｉウェーハの製造方法を説明する図であり、（ａ）〜
（ｆ）は、各工程の断面図を示す。この製造方法につい
て説明すると、先ず図１（ａ）に示すように、シリコン
ウェーハ材１を準備し、図２（ｂ）に示すように、シリ
コンウェーハ材１を熱酸化して表面にシリコン酸化膜２
を形成する。次に、図１（ｃ）に示すように、シリコン
ウェーハ材１の一つの表面から、２×１０16〜１×１０
17／ｃｍ2の水素イオン注入を行なって、水素注入層４
を形成する。その後、図１（ｄ）に示すように、シリコ
ンウェーハ材１の水素注入をした表面の側に、別のシリ
コンウェーハ材（ベースウェーハ）などの適当な基板材
５を貼り合わせる。
【０００９】その後、このシリコンウェーハ材１を４０
０〜６００℃に加熱すると、図５（ｅ）に示すように、
基板材５が張り合わされた側のシリコンウェーハ材１の
表面部分を水素注入層４から剥がすことができる。こう
して基板材５の上に薄いシリコン層６を形成したＳＯＩ
構造のシリコンウェーハ７を得る。この時、薄いシリコ
ン層６の剥がし面には２０ｎｍ程度の凸凹が形成され
る。そのため、必要に応じて、図５（ｆ）に示すよう
に、シリコン層６の表面を化学的機械的に研磨し平滑化
する。ここまでの工程は、いわゆるスマートカット法と
称される方法と同様である。
【００１０】次に、シリコンウェーハ７を、水素雰囲気
中でアニールする。図２は、アニールを行うためのアニ
ール装置（炉）をしめす。図２において、７はアニール
をするシリコンウェーハ、８はこのウェーハを保持する
保持具、９は炉体である。炉体９の上部入り口から水素
ガスが導入され、下部出口から排出される。このアニー
ル炉により、図１（ｅ）の段階のシリコンウェーハ７
を、摂氏１０５０度から１３５０度で水素雰囲気中で数
１０秒から数１０分のアニールを行なう。これにより図
１（ｆ）に示すような表面の平坦なシリコンウェーハ７
が得られる。加熱温度が、摂氏１０５０度以下だと、ア
ニールに長時間を要する。また、加熱温度が、摂氏１３
５０度以上だと、シリコンが溶融するので適当でない。
このように、加熱温度を、摂氏１０５０度〜１３５０度
の範囲とすることにより、プロセスの安定化、スループ
ットの向上、ウェーハ品質の向上が実現できる。
【００１１】上記のように水素雰囲気中でのアニールに
より、シリコンウェーハの表面が平坦になるのは、表面
のシリコン原子が再配列する等の効果による。シリコン
原子の再配列の様子を図３に示す。図３（ａ）は、アニ
ールする前のシリコン表面を拡大して模式的に示した断
面図である。水素雰囲気中で加熱すると、図３（ｂ）に
示すように、水素の効果によりシリコン表面が活性化さ
れ、シリコン原子が表面を動き回わりエネルギー安定点
に移動する。この結果、図３（ｃ）に示すように、表面
が平坦になる。
【００１２】アニールするシリコンウェーハは、図１
（ｅ）の段階で表面が剥がれたままでアニールすると、
化学的機械的研磨の影響のないシリコンウェーハが製造
できる。また、図１（ｆ）の段階で、アニールするまえ
に、必要に応じて表面に影響を残さない程度に、適度に
化学的機械的研磨を施しておくようにしてもよい。予め
適度の化学的機械的研磨を施した場合には、水素による
アニールの簡略化、迅速化を図ることができ、またこの
場合にも最終的に化学的機械的研磨の影響のないシリコ
ンウェーハを得ることができる。
【００１３】実施の形態２．図４は、この発明の実施の
形態２のＳＯＩ構造のシリコンウェーハの製造方法を説
明する図であり、ラピッドアニール装置を示す。図４に
おいて、７はアニールをするシリコンウェーハ、１０は
このシリコンウェーハを保持する保持具（サセプタ）、
１１は透明チャンバ、１２は加熱用の赤外線等のランプ
を示す。水素ガスは、チャンバ１１の図示左側の入口よ
り導入され、右側の出口から排出される。
【００１４】実施の形態１では、水素処理をアニール炉
を用いたバッチ方式で行なっている。この実施の形態で
は、シリコンウェーハ１枚毎の、枚葉の処理が可能であ
り、熱放射光をシリコンウェーハに短時間照射してアニ
ールする、いわゆる短時間アニール（ラピッドサーマル
アニール）により処理する。ラピッドアニール装置とし
ては、ハロゲンランプ、アークランプなどによる赤外線
アニール装置、キセノンフラシュランプなどによるフラ
シュランプアニール装置などが用いられる。なお、アニ
ールするシリコンウェーハ７の準備工程は、実施の形態
１と同様である。このような短時間アニールによれば、
プロセスが制御しやすい等の効果がある。
【００１５】実施の形態３．図５は、この発明の実施の
形態３のＳＯＩ構造のシリコンウェーハの製造方法を説
明する図であり、プラズマアニール装置を示す。図５に
おいて、７はアニールをするシリコンウェーハ、１３は
シリコンウェーハ７を挟む電極、１４はチャンバ、１５
は高周波発生機、１６はコンデンサを示す。また、電極
１３の下側電極は、図示していない加熱装置により温度
を数１００℃にコントロールする。水素ガスは、チャン
バ１４の図示左側の入口より導入され、右側の出口から
排出される。この例では、水素中のプラズマ処理を高周
波電力により行なっている。また、プラズマの発生はＥ
ＣＲ（電子−サイクロトロン共鳴）、光等の他の励起源
を用いて行なっても良い。なお、アニールするシリコン
ウェーハ７の準備工程は、実施の形態１と同様である。
【００１６】実施の形態１及び２では、水素中の高温処
理でのアニールで行なっている。この実施の形態では、
プラズマ中で水素処理をしてアニールを行なう。このよ
うにすると、処理温度を室温から６００℃程度まで下げ
ることができる等の効果がある。また、このようなプラ
ズマ処理では、処理時間は、実施の形態１に比べて短い
ので、プロセスが制御しやすい、汚染が導入されにくい
等の効果がある。
【００１７】実施の形態４．図６は、この発明の実施の
形態４のＳＯＩ構造のシリコンウェーハの製造方法を説
明する図であり、シリコンのエピタキシャル成長装置を
示す。図６において、７はエピタキシャル成長をさせる
シリコンウェーハ、１７はこのシリコンウェーハを保持
して回転する保持具、１８は高周波コイル、１９はチャ
ンバを示す。水素ガスは、チャンバ１４の図示左側の入
口より導入され、右側の出口から排出される。
【００１８】実施の形態１ではウェーハ剥がしの後、水
素アニールを行なっている。これに対し、この実施の形
態では、図１（ｅ）の工程で水素注入層４から薄いシリ
コン層６を剥がした後、剥がされた面にシリコンのエピ
タキシャル成長を行ない新たな表面を平坦に形成する。
このシリコンのエピタキシャル成長は、トリクロルシラ
ン（ＳｉＨＣｌ3）、ジクロルシラン（ＳｉＨ2Ｃ
ｌ2）、モノクロルシラン（ＳｉＨ2Ｃｌ）またはモノシ
ラン（ＳｉＨ4）中で８００℃以上で行なう。これらの
材料を用いることにより、シリコン成長層の表面での欠
陥低減層を形成することができる。なお、エピタキシャ
ル成長をさせるためのシリコンウェーハ７の準備工程
は、実施の形態１と同様である。このような製造方法に
よれば、化学的機械的研磨の影響をなくすことができる
上、さらにシリコンウェーハのシリコン層６の膜厚の制
御等が可能となる。
【００１９】
【発明の効果】以上説明したように、この発明によれ
ば、表面が化学的機械的研磨の影響を受けない特性のよ
い表面層を備えたＳＯＩ構造のシリコンウェーハを得る
ことができる。
【図面の簡単な説明】
【図１】 この発明の実施の形態１よるシリコンウェー
ハの製造プロセスを示す断面図。
【図２】 この発明の実施の形態１における水素中の熱
処理を行なうアニール装置を示す断面図。
【図３】 この発明の実施の形態１におけるシリコンウ
ェーハの表面を説明するための断面図。
【図４】 この発明の実施の形態２における水素中の熱
処理を行うラピッドアニール装置を示す断面図。
【図５】 この発明の実施の形態３における水素処理を
水素プラズマ中で行なうプラズマアニール装置を示す断
面図。
【図６】 この発明の実施の形態４におけるエピタキシ
ャル成長を説明するための図。
【図７】 この発明の実施の形態４におけるシリコンウ
ェーハを示す断面図。
【符号の説明】
１ シリコンウェーハ材、 ２ シリコン酸化膜、 ４
水素注入層、 ５基板材、 ６ シリコン層、 ７
シリコンウェーハ。

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 表面にシリコン酸化膜が形成されたシリ
    コンウェーハ材の一の主面から水素イオンを注入して水
    素注入層を形成する工程と、上記シリコンウェーハ材の
    上記一の主面に基板材を張り合わせる工程と、上記シリ
    コンウェーハ材を加熱して上記シリコンウェーハ材の上
    記基板材と張り合わされた部分のシリコンウェーハを上
    記水素注入層において剥ぐ工程と、上記基板材と張り合
    わされて剥がされた部分の上記シリコンウェーハを水素
    雰囲気中でアニールして剥がされた表面を平坦にする工
    程とを含むことを特徴とするシリコンウェーハの製造方
    法。
  2. 【請求項２】 上記アニールを、摂氏１０５０度から１
    ３５０度の範囲に加熱して行うことを特徴とする請求項
    １に記載のシリコンウェーハの製造方法。
  3. 【請求項３】 上記アニールを、水素雰囲気中のプラズ
    マ処理により行うことを特徴とする請求項１に記載のシ
    リコンウェーハの製造方法。
  4. 【請求項４】 上記アニールを、ラピッドサーマルアニ
    ールにより行うことを特徴とする請求項１に記載のシリ
    コンウェーハの製造方法。
  5. 【請求項５】 上記アニールを、上記剥がされた表面の
    化学的機械的研磨を行った後に行なうことを特徴とする
    請求項１ないし４のいずれかに記載のシリコンウェーハ
    の製造方法。
  6. 【請求項６】 表面にシリコン酸化膜が形成されたシリ
    コンウェーハ材の一の主面から水素イオンを注入して水
    素注入層を形成する工程と、上記シリコンウェーハ材の
    上記一の主面に基板材を張り合わせる工程と、上記シリ
    コンウェーハ材を加熱して上記シリコンウェーハ材の上
    記基板材と張り合わされた部分のシリコンウェーハを上
    記水素注入層において剥ぐ工程と、上記基板材と張り合
    わされて剥がされた部分の上記シリコンウェーハの表面
    にシリコンをエピタキシャル成長させて平坦な新表面を
    形成する工程とを含むことを特徴とするシリコンウェー
    ハの製造方法。
  7. 【請求項７】 上記のシリコンのエピタキシャル成長
    を、トリクロルシラン（ＳｉＨＣｌ3）、ジクロルシラ
    ン（ＳｉＨ2Ｃｌ2）、モノクロルシラン（ＳｉＨ2Ｃ
    ｌ）またはモノシラン（ＳｉＨ4）中で摂氏８００度以
    上の温度で行なうことを特徴とする請求項６に記載のシ
    リコンウェーハの製造方法。
  8. 【請求項８】 請求項１ないし７のいずれかに記載の製
    造方法により製造されたことを特徴とするシリコンウェ
    ーハ。
JP9080939A 1997-03-31 1997-03-31 シリコンウェーハの製造方法およびシリコンウェーハ Pending JPH10275905A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP9080939A JPH10275905A (ja) 1997-03-31 1997-03-31 シリコンウェーハの製造方法およびシリコンウェーハ
TW086115996A TW409418B (en) 1997-03-31 1997-10-28 SOI silicon wafer and its manufacturing method
FR9715079A FR2761526B1 (fr) 1997-03-31 1997-12-01 Procede pour fabriquer une tranche de silicium et tranche de silicium fabriquee par ce procede
DE19753494A DE19753494A1 (de) 1997-03-31 1997-12-02 Verfahren zur Herstellung eines Siliziumwafers und dadurch hergestellte Siliziumwafer
KR1019970065258A KR19980079501A (ko) 1997-03-31 1997-12-02 실리콘 웨이퍼의 제조 방법 및 실리콘 웨이퍼
FR9806168A FR2762136B1 (fr) 1997-03-31 1998-05-15 Procede pour fabriquer une tranche de silicium et tranche de silicium fabriquee par ce procede

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9080939A JPH10275905A (ja) 1997-03-31 1997-03-31 シリコンウェーハの製造方法およびシリコンウェーハ

Publications (1)

Publication Number Publication Date
JPH10275905A true JPH10275905A (ja) 1998-10-13

Family

ID=13732451

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9080939A Pending JPH10275905A (ja) 1997-03-31 1997-03-31 シリコンウェーハの製造方法およびシリコンウェーハ

Country Status (5)

Country Link
JP (1) JPH10275905A (ja)
KR (1) KR19980079501A (ja)
DE (1) DE19753494A1 (ja)
FR (2) FR2761526B1 (ja)
TW (1) TW409418B (ja)

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000024059A1 (fr) * 1998-10-16 2000-04-27 Shin-Etsu Handotai Co., Ltd. Procede de production de tranche soi utilisant un procede de separation d'implantation d'ions hydrogene et tranche soi produite a l'aide du procede
JP2000331899A (ja) * 1999-05-21 2000-11-30 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ
JP2001094080A (ja) * 1999-09-24 2001-04-06 Komatsu Electronic Metals Co Ltd 半導体用薄膜ウェハの製造方法
WO2001028000A1 (fr) * 1999-10-14 2001-04-19 Shin-Etsu Handotai Co., Ltd. Procede de fabrication d'une tranche de soi, et tranche de soi
US6461939B1 (en) 1999-04-09 2002-10-08 Shin-Etsu Handotai Co., Ltd. SOI wafers and methods for producing SOI wafer
JP2002542622A (ja) * 1999-04-21 2002-12-10 シリコン ジェネシス コーポレイション エピプロセスを用いたｓｏｉ基板の表面仕上げ
JP2003509838A (ja) * 1999-08-20 2003-03-11 エス オー イ テク シリコン オン インシュレータ テクノロジース マイクロエレクトロニクス用基板の処理方法及び該方法により得られた基板
JPWO2003005435A1 (ja) * 2001-07-05 2004-10-28 大見　忠弘 基板処理装置および基板処理方法、基板平坦化方法
JP2004535685A (ja) * 2001-07-16 2004-11-25 エス．オー．アイ．テック、シリコン、オン、インシュレター、テクノロジーズ 表面状態を改善する方法
KR100465527B1 (ko) * 2002-11-21 2005-01-13 주식회사 실트론 Ｓｏｉ 웨이퍼의 결함 제거 및 표면 경면화 방법
US6902988B2 (en) 1999-08-20 2005-06-07 S.O.I.Tec Silicon On Insulator Technologies S.A. Method for treating substrates for microelectronics and substrates obtained by said method
KR100668160B1 (ko) * 1998-07-07 2007-01-11 신에쯔 한도타이 가부시키가이샤 Ｓｏｉ웨이퍼의 제조방법 및 이 방법으로 제조된 ｓｏｉ웨이퍼
JP2007184626A (ja) * 1997-12-26 2007-07-19 Canon Inc Ｓｏｉ基板の熱処理方法及び作製方法
JP2007525018A (ja) * 2003-10-01 2007-08-30 ウェーハマスターズ・インコーポレイテッド フラッシュアニールを使用した選択的な加熱
JP2008028415A (ja) * 1999-10-14 2008-02-07 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
JP2010016356A (ja) * 2008-06-04 2010-01-21 Semiconductor Energy Lab Co Ltd 半導体基板の作製方法
WO2011151968A1 (ja) 2010-06-01 2011-12-08 信越半導体株式会社 貼り合わせウェーハの製造方法
US8993410B2 (en) 2006-09-08 2015-03-31 Silicon Genesis Corporation Substrate cleaving under controlled stress conditions
US9362439B2 (en) 2008-05-07 2016-06-07 Silicon Genesis Corporation Layer transfer of films utilizing controlled shear region

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070122997A1 (en) 1998-02-19 2007-05-31 Silicon Genesis Corporation Controlled process and resulting device
US6162705A (en) 1997-05-12 2000-12-19 Silicon Genesis Corporation Controlled cleavage process and resulting device using beta annealing
JP3451908B2 (ja) * 1997-11-05 2003-09-29 信越半導体株式会社 Ｓｏｉウエーハの熱処理方法およびｓｏｉウエーハ
JPH11307472A (ja) * 1998-04-23 1999-11-05 Shin Etsu Handotai Co Ltd 水素イオン剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
JP3635200B2 (ja) * 1998-06-04 2005-04-06 信越半導体株式会社 Ｓｏｉウェーハの製造方法
FR2787919B1 (fr) * 1998-12-23 2001-03-09 Thomson Csf Procede de realisation d'un substrat destine a faire croitre un compose nitrure
JP2000223683A (ja) * 1999-02-02 2000-08-11 Canon Inc 複合部材及びその分離方法、貼り合わせ基板及びその分離方法、移設層の移設方法、並びにｓｏｉ基板の製造方法
JP2000256094A (ja) * 1999-03-08 2000-09-19 Speedfam-Ipec Co Ltd シリコンエピタキシャル成長ウェーハ製造方法およびその装置
US6489241B1 (en) * 1999-09-17 2002-12-03 Applied Materials, Inc. Apparatus and method for surface finishing a silicon film
KR100549257B1 (ko) * 1999-12-08 2006-02-03 주식회사 실트론 에스오아이 웨이퍼의 표면 정밀 가공 방법
JP4450126B2 (ja) * 2000-01-21 2010-04-14 日新電機株式会社 シリコン系結晶薄膜の形成方法
EP1346412B1 (en) * 2000-12-22 2008-03-12 Nxp B.V. Semiconductor device comprising an arrangement of an electrically programmable non-volatile memory element
KR100434914B1 (ko) * 2001-10-19 2004-06-09 주식회사 실트론 고품질 웨이퍼 및 그의 제조방법
KR100467837B1 (ko) * 2002-05-17 2005-01-24 주식회사 실트론 에스오아이 웨이퍼 제조방법
RU2217842C1 (ru) * 2003-01-14 2003-11-27 Институт физики полупроводников - Объединенного института физики полупроводников СО РАН Способ изготовления структуры кремний-на-изоляторе
FR2853991B1 (fr) * 2003-04-17 2005-10-28 Soitec Silicon On Insulator Procede de traitement de substrats demontables, et substrat intermediaire demontable, avec polissage perfectionne
ATE504082T1 (de) 2003-05-27 2011-04-15 Soitec Silicon On Insulator Verfahren zur herstellung einer heteroepitaktischen mikrostruktur
US8293619B2 (en) 2008-08-28 2012-10-23 Silicon Genesis Corporation Layer transfer of films utilizing controlled propagation
US7811900B2 (en) 2006-09-08 2010-10-12 Silicon Genesis Corporation Method and structure for fabricating solar cells using a thick layer transfer process
EP1926130A1 (en) 2006-11-27 2008-05-28 S.O.I.TEC. Silicon on Insulator Technologies S.A. Method of improving the surface of a semiconductor substrate
US8330126B2 (en) 2008-08-25 2012-12-11 Silicon Genesis Corporation Race track configuration and method for wafering silicon solar substrates
JP5625239B2 (ja) 2008-12-25 2014-11-19 信越半導体株式会社 貼り合わせウェーハの製造方法
US8329557B2 (en) 2009-05-13 2012-12-11 Silicon Genesis Corporation Techniques for forming thin films by implantation with reduced channeling

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4786615A (en) * 1987-08-31 1988-11-22 Motorola Inc. Method for improved surface planarity in selective epitaxial silicon
DD266888A1 (de) * 1987-11-12 1989-04-12 Akad Wissenschaften Ddr Verfahren zur oberflaechenglaettung dicker soi-schichten
JPH04162628A (ja) * 1990-10-26 1992-06-08 Nec Corp 半導体装置の製造方法
TW211621B (ja) * 1991-07-31 1993-08-21 Canon Kk
EP1251556B1 (en) * 1992-01-30 2010-03-24 Canon Kabushiki Kaisha Process for producing semiconductor substrate
US5427055A (en) * 1992-01-31 1995-06-27 Canon Kabushiki Kaisha Method for controlling roughness on surface of monocrystal
JPH0766376A (ja) * 1993-08-26 1995-03-10 Toshiba Corp 半導体基板の製造方法
JP3293736B2 (ja) * 1996-02-28 2002-06-17 キヤノン株式会社 半導体基板の作製方法および貼り合わせ基体
JP3542376B2 (ja) * 1994-04-08 2004-07-14 キヤノン株式会社 半導体基板の製造方法
SG65697A1 (en) * 1996-11-15 1999-06-22 Canon Kk Process for producing semiconductor article

Cited By (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007184626A (ja) * 1997-12-26 2007-07-19 Canon Inc Ｓｏｉ基板の熱処理方法及び作製方法
KR100668160B1 (ko) * 1998-07-07 2007-01-11 신에쯔 한도타이 가부시키가이샤 Ｓｏｉ웨이퍼의 제조방법 및 이 방법으로 제조된 ｓｏｉ웨이퍼
KR100607186B1 (ko) * 1998-10-16 2006-08-01 신에쯔 한도타이 가부시키가이샤 수소이온 주입 박리법에 의한 ｓｏｉ 웨이퍼 제조방법 및그 방법으로 제조된 ｓｏｉ 웨이퍼
US6372609B1 (en) 1998-10-16 2002-04-16 Shin-Etsu Handotai Co., Ltd. Method of Fabricating SOI wafer by hydrogen ION delamination method and SOI wafer fabricated by the method
WO2000024059A1 (fr) * 1998-10-16 2000-04-27 Shin-Etsu Handotai Co., Ltd. Procede de production de tranche soi utilisant un procede de separation d'implantation d'ions hydrogene et tranche soi produite a l'aide du procede
US6461939B1 (en) 1999-04-09 2002-10-08 Shin-Etsu Handotai Co., Ltd. SOI wafers and methods for producing SOI wafer
JP2002542622A (ja) * 1999-04-21 2002-12-10 シリコン ジェネシス コーポレイション エピプロセスを用いたｓｏｉ基板の表面仕上げ
JP2000331899A (ja) * 1999-05-21 2000-11-30 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ
JP2003509838A (ja) * 1999-08-20 2003-03-11 エス オー イ テク シリコン オン インシュレータ テクノロジース マイクロエレクトロニクス用基板の処理方法及び該方法により得られた基板
US6902988B2 (en) 1999-08-20 2005-06-07 S.O.I.Tec Silicon On Insulator Technologies S.A. Method for treating substrates for microelectronics and substrates obtained by said method
US7235427B2 (en) 1999-08-20 2007-06-26 S.O.I.Tec Silicon On Insulator Technologies Method for treating substrates for microelectronics and substrates obtained by said method
JP2001094080A (ja) * 1999-09-24 2001-04-06 Komatsu Electronic Metals Co Ltd 半導体用薄膜ウェハの製造方法
EP2259299A1 (en) 1999-10-14 2010-12-08 Shin-Etsu Handotai Co., Ltd. Method for manufacturing SOI wafer, and SOI wafer
US6846718B1 (en) 1999-10-14 2005-01-25 Shin-Etsu Handotai Co., Ltd. Method for producing SOI wafer and SOI wafer
WO2001028000A1 (fr) * 1999-10-14 2001-04-19 Shin-Etsu Handotai Co., Ltd. Procede de fabrication d'une tranche de soi, et tranche de soi
US7176102B2 (en) 1999-10-14 2007-02-13 Shin-Etsu Handotai Co., Ltd. Method for producing SOI wafer and SOI wafer
KR100730806B1 (ko) * 1999-10-14 2007-06-20 신에쯔 한도타이 가부시키가이샤 Ｓｏｉ웨이퍼의 제조방법 및 ｓｏｉ 웨이퍼
JP2008028415A (ja) * 1999-10-14 2008-02-07 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
JPWO2003005435A1 (ja) * 2001-07-05 2004-10-28 大見　忠弘 基板処理装置および基板処理方法、基板平坦化方法
JP2004535685A (ja) * 2001-07-16 2004-11-25 エス．オー．アイ．テック、シリコン、オン、インシュレター、テクノロジーズ 表面状態を改善する方法
KR100465527B1 (ko) * 2002-11-21 2005-01-13 주식회사 실트론 Ｓｏｉ 웨이퍼의 결함 제거 및 표면 경면화 방법
JP2007525018A (ja) * 2003-10-01 2007-08-30 ウェーハマスターズ・インコーポレイテッド フラッシュアニールを使用した選択的な加熱
US8993410B2 (en) 2006-09-08 2015-03-31 Silicon Genesis Corporation Substrate cleaving under controlled stress conditions
US9356181B2 (en) 2006-09-08 2016-05-31 Silicon Genesis Corporation Substrate cleaving under controlled stress conditions
US9640711B2 (en) 2006-09-08 2017-05-02 Silicon Genesis Corporation Substrate cleaving under controlled stress conditions
US9362439B2 (en) 2008-05-07 2016-06-07 Silicon Genesis Corporation Layer transfer of films utilizing controlled shear region
US11444221B2 (en) 2008-05-07 2022-09-13 Silicon Genesis Corporation Layer transfer of films utilizing controlled shear region
JP2010016356A (ja) * 2008-06-04 2010-01-21 Semiconductor Energy Lab Co Ltd 半導体基板の作製方法
WO2011151968A1 (ja) 2010-06-01 2011-12-08 信越半導体株式会社 貼り合わせウェーハの製造方法

Also Published As

Publication number Publication date
FR2761526A1 (fr) 1998-10-02
FR2761526B1 (fr) 2002-08-30
DE19753494A1 (de) 1998-10-01
TW409418B (en) 2000-10-21
FR2762136B1 (fr) 2001-11-16
KR19980079501A (ko) 1998-11-25
FR2762136A1 (fr) 1998-10-16

Similar Documents

Publication Publication Date Title
JPH10275905A (ja) シリコンウェーハの製造方法およびシリコンウェーハ
US7833878B2 (en) Method for manufacturing SOI substrate
US7052948B2 (en) Film or layer made of semi-conductive material and method for producing said film or layer
KR100730806B1 (ko) Ｓｏｉ웨이퍼의 제조방법 및 ｓｏｉ 웨이퍼
JP5168788B2 (ja) Ｓｏｉウエーハの製造方法
JP2005252244A (ja) 半導体基板の製造方法
JPH05102445A (ja) 半導体基材の作製方法
EP2757574B1 (en) Method for manufacturing composite wafer
KR101573812B1 (ko) Ｓｏｉ 웨이퍼의 제조방법 및 ｓｏｉ 웨이퍼
CN111033719B (zh) 绝缘体上半导体结构的制造方法
JP3472171B2 (ja) 半導体基材のエッチング方法及びエッチング装置並びにそれを用いた半導体基材の作製方法
WO2005024916A1 (ja) Ｓｏｉウェーハの作製方法
JP7024668B2 (ja) Ｓｏｉウェーハ及びその製造方法
TW200818321A (en) Semiconductor on insulator structure made using radiation annealing
CN115274407A (zh) 一种mos晶圆薄膜制备方法
JP3352196B2 (ja) 貼り合わせ基板の製造方法及び半導体基体の製造方法
JP2000277403A (ja) 半導体基体の作製方法
JP2001203209A (ja) エピタキシャル層を有する半導体ウェハの製造方法
JP2004214399A (ja) 半導体基板の製造方法およびウェーハ剥離熱処理装置
JP2003309253A (ja) Ｓｏｉウエーハ及びｓｏｉウエーハの製造方法
JPH03273613A (ja) 結晶の形成方法
JPH02234418A (ja) エピタキシャルウェハーの製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040401

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070130

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070529