TW409418B - SOI silicon wafer and its manufacturing method - Google Patents
SOI silicon wafer and its manufacturing method Download PDFInfo
- Publication number
- TW409418B TW409418B TW086115996A TW86115996A TW409418B TW 409418 B TW409418 B TW 409418B TW 086115996 A TW086115996 A TW 086115996A TW 86115996 A TW86115996 A TW 86115996A TW 409418 B TW409418 B TW 409418B
- Authority
- TW
- Taiwan
- Prior art keywords
- silicon wafer
- silicon
- patent application
- hydrogen
- wafer
- Prior art date
Links
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 147
- 239000010703 silicon Substances 0.000 title claims abstract description 147
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 146
- 238000004519 manufacturing process Methods 0.000 title claims description 30
- 239000001257 hydrogen Substances 0.000 claims abstract description 59
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 59
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 50
- 238000000034 method Methods 0.000 claims abstract description 36
- 238000002513 implantation Methods 0.000 claims abstract description 16
- 238000005498 polishing Methods 0.000 claims abstract description 16
- 239000000126 substance Substances 0.000 claims abstract description 16
- -1 hydrogen ions Chemical class 0.000 claims abstract description 9
- 235000012431 wafers Nutrition 0.000 claims description 137
- 238000005496 tempering Methods 0.000 claims description 62
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 17
- 239000007789 gas Substances 0.000 claims description 14
- 235000012239 silicon dioxide Nutrition 0.000 claims description 13
- 239000004575 stone Substances 0.000 claims description 12
- 239000000377 silicon dioxide Substances 0.000 claims description 11
- 239000013078 crystal Substances 0.000 claims description 8
- 238000010438 heat treatment Methods 0.000 claims description 8
- 239000007943 implant Substances 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 5
- 230000002079 cooperative effect Effects 0.000 claims description 4
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims description 3
- 229910052801 chlorine Inorganic materials 0.000 claims description 3
- 239000000460 chlorine Substances 0.000 claims description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims 2
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 claims 2
- 244000045947 parasite Species 0.000 claims 2
- 239000004576 sand Substances 0.000 claims 2
- 229910000077 silane Inorganic materials 0.000 claims 2
- RMAQACBXLXPBSY-UHFFFAOYSA-N silicic acid Chemical compound O[Si](O)(O)O RMAQACBXLXPBSY-UHFFFAOYSA-N 0.000 claims 2
- 238000000137 annealing Methods 0.000 abstract 3
- 238000004151 rapid thermal annealing Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 31
- 230000007547 defect Effects 0.000 description 8
- 125000004429 atom Chemical group 0.000 description 6
- 238000005520 cutting process Methods 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 3
- 150000002431 hydrogen Chemical class 0.000 description 3
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 3
- 235000015170 shellfish Nutrition 0.000 description 3
- 235000005156 Brassica carinata Nutrition 0.000 description 2
- 244000257790 Brassica carinata Species 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 238000010304 firing Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000010348 incorporation Methods 0.000 description 2
- 238000004886 process control Methods 0.000 description 2
- 150000003376 silicon Chemical class 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000000875 corresponding effect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 229910052724 xenon Inorganic materials 0.000 description 1
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Recrystallisation Techniques (AREA)
- Element Separation (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Description
修正日期：89.01.18 第861 15996號說明書修正頁 A7 矽晶圓樣材表面形成之二氧化矽薄膜植入一氫植入層。隨 後，在石夕晶圓材表面粘接一基底，並隨即加熱矽晶圓材使 (請先閱讀背面之注意事項再填寫本頁) 其表面在氫植入層剝離。接著，在氫氣中對矽晶圓材連接 基底之部分進行回火，藉以使矽晶圓材剝離露出之表面平 坦化。 又’根據本發明之矽晶圓的製造方法，回火步驟係 在1050°c〜135(TC附近溫度執行。 又’根據本發明之矽晶圓的製造方法，回火步驟係 在含氫電漿中執行。 又，根據本發明之矽晶圓的製造方法，回火步驟可 以快速熱回火製程完成。 又，根據本發明之矽晶圓的製造方法，回火步驟係 在剝離曝露之表面經化學機械研磨處理後進行。 又，根據本發明之矽晶圓的製造方法，氫離子係通 過一表面具二氧化矽薄膜之矽晶圓材植入以形成一氫植 入層。然後，再將基底粘接在矽晶圓材表面，並加熱以使 該矽晶圓材在氫植入層處剝離。接著，在矽晶圓材剝離曝 露之表面進行矽磊晶成長，藉以形成新的平坦表面。 經濟部智慧財產局員工消費合作社印製 又，根據本發明之矽晶圓的製造方法，矽磊晶成長 係在800 C以上之二氣石規、二氣石浅 '單氯破院、石夕甲 烷氣體中進行。 為讓本發明之上述和其他目的、特徵、和優點能更 明顯易懂，下文特舉-較佳實施例，並配合所附圖式，作 詳細說明如下： 本紙張尺度朝巾關家標準（CNS)A4姨297公f 經濟部t央標举局負工消费合作社印製 409418 A7 B7 五、發明说明（1 ) 本發明係有關於一種S〇I(Silicon on insulator)結構梦 晶圓之製造方法，其對於高速度低電力之高積集度半導體 具有極大之貢獻。 目前，SOI晶圓的製造方法有數種*其中最受竭目的 係 Electronics Letters，31(1995)，1201 中的精切數程 (Smart-Cut process)。 在精切製程中，笮晶圓首先係加熱以在表面形成二氧 化矽薄膜。接著，透過矽晶圓表面進行氩離子植入，藉以 形成一氫植入層。隨後，在矽晶圓靠近氫植入層側邊粘接 一基底晶圓，並且加熱兩粘接矽晶圓，藉以使矽晶1表面 在氫植入層分離並形成薄矽層連接於基底晶圓（基底）。薄 矽層表面以化學機械研磨法(CMP)平坦化得到SOI#晶面， 因此具有極低之不規則性。 不過，近來有報導指稱化學機械研磨法將嚴重影響半 導體元件之特性及產能。請參考H. Yamamoto et al.， Proceeding of The 2nd International Symposium on Advanced Science and Technology of Silicon Materials » 1996 » P.425 〇 且，利用上述精切製程之SOI結構矽晶圓亦無可避免 地會有晶圓研磨缺陷的問題，因此半導體元件之特性及產 能亦會受到影響。有鑑於此，本發明的主要目的便是解決 上述問題，並提出一種無表面缺陷之SOI結構半導體晶 圓。 根據本發明之矽晶圓的製造方法，氩離子首先係透過 本紙張尺度逋用中國囷家標率（CNS > A4规格（210X2们公嫠） (請先Μ讀背面之注意事項再填寫本頁) -,tr 經濟部中央標率局貞工消费合作社印製 409418 $ 五、發明説明（4 ) -— 然後，透過矽晶圓表面進行氫離子植入（2\1〇10至ix WatomsW) ’藉則导到氫植入層4，如帛i⑷圖所示。接 著’以第二碎晶圓5(如基底晶圓）或其他合適之基底5㈣ 於石夕晶圓1進行氫離子植入之表面，如第i⑷圖所示。 &並將矽晶圓1在400。(：至60〇1附近加熱，使其外層 在氫植入層4剝離，如第1(e)圖所示，並產生一具s〇i結 構之矽晶圓7,其包括基底5及其上連接之薄矽層6。薄 矽層6係以化學機械研磨法平坦化，藉以去除表面2〇nm 左右的不規則’如第1(〇圖所示。 上述步驟係與精切製程之步驟相同。 隨後，矽晶圓7以回火熔爐在氫氣中回火，如第2 圖所示。欲回火之矽晶圓7係以熔爐主體9中之夾持部 8(Holder)夾持。熔爐主體9具有頂端入口及底端出口。 利用此回火熔爐，矽晶圓7在第1(e)圖步驟中係在 1050°C至1350°C附近氫氣中進行數十秒至數十分鐘之回 火。此回火步驟使矽晶圓7具有第1(f)圖中之平滑表面， 而回火溫度設於l〇5(TC至i35(TC間則是為了得到穩定之 製程、良好之產出及晶圓品質。那是由於1〇5〇〇C以下的 回火製程需要很長的時間，而1350°C以上的回火製程則 會將矽熔化。 又’在氫氣中回火則可使矽晶圓表面在原子重新排列 後變得更平滑’如第3圖所示。第3(a)圖係回火製程進行 前碎表面放大圖。而氫氣中加熱則可激發矽表面原子，如 第3(b)圖所示’並使激發之原子在表面移動，直到能量穩 ------- 7 本紙張尺度關t關家標準（⑽）A4祕（加χ297公釐） ΙΊ . 1 I Hi [ .^1--* ϋ I (請先閱讀背面之注意事項再填寫本頁) 訂 修正日期：89.01.18 第861 15996號說明書修正頁 A7 矽晶圓樣材表面形成之二氧化矽薄膜植入一氫植入層。隨 後，在石夕晶圓材表面粘接一基底，並隨即加熱矽晶圓材使 (請先閱讀背面之注意事項再填寫本頁) 其表面在氫植入層剝離。接著，在氫氣中對矽晶圓材連接 基底之部分進行回火，藉以使矽晶圓材剝離露出之表面平 坦化。 又’根據本發明之矽晶圓的製造方法，回火步驟係 在1050°c〜135(TC附近溫度執行。 又’根據本發明之矽晶圓的製造方法，回火步驟係 在含氫電漿中執行。 又，根據本發明之矽晶圓的製造方法，回火步驟可 以快速熱回火製程完成。 又，根據本發明之矽晶圓的製造方法，回火步驟係 在剝離曝露之表面經化學機械研磨處理後進行。 又，根據本發明之矽晶圓的製造方法，氫離子係通 過一表面具二氧化矽薄膜之矽晶圓材植入以形成一氫植 入層。然後，再將基底粘接在矽晶圓材表面，並加熱以使 該矽晶圓材在氫植入層處剝離。接著，在矽晶圓材剝離曝 露之表面進行矽磊晶成長，藉以形成新的平坦表面。 經濟部智慧財產局員工消費合作社印製 又，根據本發明之矽晶圓的製造方法，矽磊晶成長 係在800 C以上之二氣石規、二氣石浅 '單氯破院、石夕甲 烷氣體中進行。 為讓本發明之上述和其他目的、特徵、和優點能更 明顯易懂，下文特舉-較佳實施例，並配合所附圖式，作 詳細說明如下： 本紙張尺度朝巾關家標準（CNS)A4姨297公f
經濟部十夬標率局貝工消費合作社印«. 五、發明説明（6) 例之矽晶圓7。 不像第一及第二實施例在高溫氫氣中完成，本實施 例之回火製程係在電漿中完成，其優點係低溫，約室溫至 600 C。此外，此回火步驟亦較第一實施例需要較少時間， 因此程序控制及雜質摻入的現象便可減少。 第四實施例 根據本實施例’SOI結構之石夕晶圓係以第6圖中之矽 磊晶成長系統製造。此磊晶成長系統包括保持裝置17(保 持及翻轉欲矽磊晶成長之矽晶圓7)，射頻線圈18，反應室 19。反應室19令央具有氫入口，而左右兩側則具有出口。 不像第一實施例中，矽晶圓剝離後係在氫氣中進行 回火，此實施例係設計矽磊晶在剝離曝露之表面（在薄矽 層6剝離第i(e)圖步驟中之氫植入層4後）進行。這個矽 磊晶成長步驟，如第7圖所示，可形成一平滑表面，並在 800 C以上之二氣梦烧、二氣梦貌、單氣石夕院及石夕甲烧中 凡成。此外，矽磊晶成長步驟亦可產生無缺陷之石夕層且 適用於第一實施例之矽晶圓7。 綜上所述’本發明實施例之優點係降低因化學機械 研磨所產生之表面缺陷，以及，使矽晶圓中矽層6的厚度 控制更為容易。 又’本發明提供之SOI結構矽晶圓’其表面層可免 於化學機械研磨所產生之缺陷。 雖然本發明已以一較佳實施例揭露如下，然其並非用 以限定本發明，任何熟習此技藝者，在不脫離本發明之精 ______ 9 _ 本紙張尺度適用中國國家標準（CNS } A4規格（2丨〇X297公釐） -T----------------1T------0 (諳先閱讀背面之注項再填寫本頁) 經濟部中央標準扃員工消費合作社印装 A7 B7五、發明説明（3 ) 【圖式簡單說明】 第1(a)至1(f)圖係本發明第一實施例SOI晶圓之製程 側視圖； 第2圖係在氫氣中對矽晶圓進行回火製程用之回火熔 爐； 第3(a)至3(c)圖係矽晶圓表面矽原子之排列過程； 第4圖係本發明第二實施例中回火SOI晶圓之快速回 火裝置； 第5圖係本發明第三實施例中回火SOI晶圓之電漿回 火裝置； 第6圖係本發明第四實施例中回火SOI晶圓之矽磊晶 成長裝置；以及 第7圖係本發明第四實施例中SOI晶圓之側視圖。 【符號說明】 1〜矽晶圓材：2~二氧化矽薄膜；4~氫植入層；5〜基 底；6〜薄矽層；7〜矽晶圓。 實施例 本發明將根據圖示介紹幾個實施例，其中對應元件係 使用相同之編號。 第一實施例 根據本發明之SOI矽晶圓以第1(a)至1(f)圖之步驟說 明如下。 首先，準備一矽晶圓材1，如第1(a)圖所示^矽晶圓1 係以熱氧化在表面形成二氧化矽薄膜2,如第1(b)圖所示。 (請先閱讀背面之注意事項再填寫本頁)
-1T 本紙張尺度適用中國國家標準（CMS ) A4規格（210 X 297公釐） 經濟部中央標率局貞工消费合作社印製 409418 $ 五、發明説明（4 ) -— 然後，透過矽晶圓表面進行氫離子植入（2\1〇10至ix WatomsW) ’藉則导到氫植入層4，如帛i⑷圖所示。接 著’以第二碎晶圓5(如基底晶圓）或其他合適之基底5㈣ 於石夕晶圓1進行氫離子植入之表面，如第i⑷圖所示。 &並將矽晶圓1在400。(：至60〇1附近加熱，使其外層 在氫植入層4剝離，如第1(e)圖所示，並產生一具s〇i結 構之矽晶圓7,其包括基底5及其上連接之薄矽層6。薄 矽層6係以化學機械研磨法平坦化，藉以去除表面2〇nm 左右的不規則’如第1(〇圖所示。 上述步驟係與精切製程之步驟相同。 隨後，矽晶圓7以回火熔爐在氫氣中回火，如第2 圖所示。欲回火之矽晶圓7係以熔爐主體9中之夾持部 8(Holder)夾持。熔爐主體9具有頂端入口及底端出口。 利用此回火熔爐，矽晶圓7在第1(e)圖步驟中係在 1050°C至1350°C附近氫氣中進行數十秒至數十分鐘之回 火。此回火步驟使矽晶圓7具有第1(f)圖中之平滑表面， 而回火溫度設於l〇5(TC至i35(TC間則是為了得到穩定之 製程、良好之產出及晶圓品質。那是由於1〇5〇〇C以下的 回火製程需要很長的時間，而1350°C以上的回火製程則 會將矽熔化。 又’在氫氣中回火則可使矽晶圓表面在原子重新排列 後變得更平滑’如第3圖所示。第3(a)圖係回火製程進行 前碎表面放大圖。而氫氣中加熱則可激發矽表面原子，如 第3(b)圖所示’並使激發之原子在表面移動，直到能量穩 ------- 7 本紙張尺度關t關家標準（⑽）A4祕（加χ297公釐） ΙΊ . 1 I Hi [ .^1--* ϋ I (請先閱讀背面之注意事項再填寫本頁) 訂 409418 A7 經濟部中央橾準局負工消費合作社印製 B7五、發明説明（5 ) 定為止，如第3(c)圖所示結果。 在第1(e)圖步驟後回火可使矽晶圓表面免於化學機械 研磨產生之缺陷。 又，在第1(e)圖步驟中，選擇性地對矽晶圓進行化學 機械研磨至一程度亦可簡化並加速氫氣中的回火，使矽晶 圓表面免於化學機械研磨產生之缺陷。 第二實施例 根據本實施例，SOI結構之矽晶圓係以第4圊中之快 速回火裝置製造。此回火裝置包括保持裝置1〇(保持欲回 火之矽晶圓7)，透明反應室11，及紅外線加熱燈12。反 應室11左侧具有氫入口，而右側則具有一出口》 和第一實施例之批次動作不同，本實施例之回火製程 係快速熱回火製程之單晶圓處理，其中，矽晶圓乃是以熱 波短時間照射，而熱波則可來自鹵素燈，弧光燈或氙閃燈》 此外，此回火製程亦可應用在第一實施例之矽晶圓7中， 其優點是易於控制程序。 第三實施例 根據本實施例，SOI結構之矽晶園係以第5圖中之電 漿回火裝置製造。此回火裝置包括一對電極13(矽晶圓7 係置於其間），反應室14，射頻產生器15，及電容16。 較低之電極以加熱單元（圖中未示）維持於數百度。反應室 14左側具有氫入口，右側具有一出口。在此例中，電漿氫 係以射頻電力產生。電聚亦可以由ECR(Electron-cyclotron resonance)或光束產生。而此回火製程亦可應用在第一實施 8 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CMS ) A4規格（210X297公釐）
經濟部十夬標率局貝工消費合作社印«. 五、發明説明（6) 例之矽晶圓7。 不像第一及第二實施例在高溫氫氣中完成，本實施 例之回火製程係在電漿中完成，其優點係低溫，約室溫至 600 C。此外，此回火步驟亦較第一實施例需要較少時間， 因此程序控制及雜質摻入的現象便可減少。 第四實施例 根據本實施例’SOI結構之石夕晶圓係以第6圖中之矽 磊晶成長系統製造。此磊晶成長系統包括保持裝置17(保 持及翻轉欲矽磊晶成長之矽晶圓7)，射頻線圈18，反應室 19。反應室19令央具有氫入口，而左右兩側則具有出口。 不像第一實施例中，矽晶圓剝離後係在氫氣中進行 回火，此實施例係設計矽磊晶在剝離曝露之表面（在薄矽 層6剝離第i(e)圖步驟中之氫植入層4後）進行。這個矽 磊晶成長步驟，如第7圖所示，可形成一平滑表面，並在 800 C以上之二氣梦烧、二氣梦貌、單氣石夕院及石夕甲烧中 凡成。此外，矽磊晶成長步驟亦可產生無缺陷之石夕層且 適用於第一實施例之矽晶圓7。 綜上所述’本發明實施例之優點係降低因化學機械 研磨所產生之表面缺陷，以及，使矽晶圓中矽層6的厚度 控制更為容易。 又’本發明提供之SOI結構矽晶圓’其表面層可免 於化學機械研磨所產生之缺陷。 雖然本發明已以一較佳實施例揭露如下，然其並非用 以限定本發明，任何熟習此技藝者，在不脫離本發明之精 ______ 9 _ 本紙張尺度適用中國國家標準（CNS } A4規格（2丨〇X297公釐） -T----------------1T------0 (諳先閱讀背面之注項再填寫本頁) 409418 a? B7五、發明说明（7 )神和範圍内，當可做些許之更動與潤飾，因此本發明之保 護範圍當視後附之申請專利範圍所界定者為準。 (請先閱讀背面之注意事項再填寫本頁)
-tT 經濟部中央標準局貝工消費合作社印装 本紙張尺度適用中國國家標準（CNS ) A4規格（210><297公釐）
Claims (1)
- 第861 15996號申請專利範園修正409418 ^ C8 D8 六 修正日期：89,01經濟部智慧財產局員工消費合作社印製 申請專利範圍 1 · 一種SOI結構矽晶圓之製造方法，包括 植入氫離子於-表面具有一二氧化石夕薄膜之石夕晶圓 材表面，藉以形成一氫植入層； 連接一基底於該矽晶圓材表面： 加熱該碎晶SI材，藉以使該⑪晶圓材表面於該氯植 入層剝離；以及 將該矽晶圓材連接該基底部分在氫氣中進行回火， 藉以使該矽晶圓因剝離曝露之表面平坦化。 2.如申請專利範圍第1項所述s〇I結構矽晶圓之製造 eot附近執行 _之製造方法，其 中’該回火步驟係在含氫電漿中執行 4*如申請專利範圍第1項所述SOI結構矽晶圓之製造 方法’其中，該回火步驟係以快速熱回火執行。 5·如申請專利範圍第1、2、3或4項所述SOI結構石夕 晶圓之製造方法’其中，該回火步驟係在該剝離曝露之表 面經化學機械研磨後執行。 6· —種SOI結構矽晶圓之製造方法，包括： 植入氫離子於一表面具有一二氧化矽薄膜之矽晶圓 材表面’藉以形成一氫植入層； 粘接一基底於該矽晶圓材表面； 加熱該矽晶圓材以使該矽晶圓材於該氫植入層剝 離；以及 於該矽晶圓材剝離曝露表面進行磊晶矽成長，藉 方法，其中’該回火步驟係在1〇5〇 3.如申請專利範圍第1項所^ 1 _ 請 先 閱 讀 背 之 注 意 事 項 再 填 寫 本 頁 訂 線 以 11 本紙張尺度適用中國國家標準（CNS)A4規格（210 *297公釐） 第861 15996號申請專利範園修正409418 ^ C8 D8 六 修正日期：89,01經濟部智慧財產局員工消費合作社印製 申請專利範圍 1 · 一種SOI結構矽晶圓之製造方法，包括 植入氫離子於-表面具有一二氧化石夕薄膜之石夕晶圓 材表面，藉以形成一氫植入層； 連接一基底於該矽晶圓材表面： 加熱該碎晶SI材，藉以使該⑪晶圓材表面於該氯植 入層剝離；以及 將該矽晶圓材連接該基底部分在氫氣中進行回火， 藉以使該矽晶圓因剝離曝露之表面平坦化。 2.如申請專利範圍第1項所述s〇I結構矽晶圓之製造 eot附近執行 _之製造方法，其 中’該回火步驟係在含氫電漿中執行 4*如申請專利範圍第1項所述SOI結構矽晶圓之製造 方法’其中，該回火步驟係以快速熱回火執行。 5·如申請專利範圍第1、2、3或4項所述SOI結構石夕 晶圓之製造方法’其中，該回火步驟係在該剝離曝露之表 面經化學機械研磨後執行。 6· —種SOI結構矽晶圓之製造方法，包括： 植入氫離子於一表面具有一二氧化矽薄膜之矽晶圓 材表面’藉以形成一氫植入層； 粘接一基底於該矽晶圓材表面； 加熱該矽晶圓材以使該矽晶圓材於該氫植入層剝 離；以及 於該矽晶圓材剝離曝露表面進行磊晶矽成長，藉 方法，其中’該回火步驟係在1〇5〇 3.如申請專利範圍第1項所^ 1 _ 請 先 閱 讀 背 之 注 意 事 項 再 填 寫 本 頁 訂 線 以 11 本紙張尺度適用中國國家標準（CNS)A4規格（210 *297公釐） A8 BS C8 D8正澄 章文 409418 六、申請專利範圍 形成一新平坦表面 7·如申請專利範圍第6項所述SOI結構矽晶圓之製造 方法’其中’該石夕蟲晶成長係在8〇〇°C以上之三氣砂院、 二氯矽烷、單氣矽烷、矽甲院中執行。 8.—種晶圓，以申請專利範圍第丨、2、3、 4、6、或7項所逢胃@來製造。 9· 一種SOI結構矽晶圓，以申請專利範圍第5項所述 法來製造。 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） A8 BS C8 D8正澄 章文 409418 六、申請專利範圍 形成一新平坦表面 7·如申請專利範圍第6項所述SOI結構矽晶圓之製造 方法’其中’該石夕蟲晶成長係在8〇〇°C以上之三氣砂院、 二氯矽烷、單氣矽烷、矽甲院中執行。 8.—種晶圓，以申請專利範圍第丨、2、3、 4、6、或7項所逢胃@來製造。 9· 一種SOI結構矽晶圓，以申請專利範圍第5項所述 法來製造。 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9080939A JPH10275905A (ja) | 1997-03-31 | 1997-03-31 | シリコンウェーハの製造方法およびシリコンウェーハ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW409418B true TW409418B (en) | 2000-10-21 |
Family
ID=13732451
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW086115996A TW409418B (en) | 1997-03-31 | 1997-10-28 | SOI silicon wafer and its manufacturing method |
Country Status (5)
| Country | Link |
|---|---|
| JP (1) | JPH10275905A (zh) |
| KR (1) | KR19980079501A (zh) |
| DE (1) | DE19753494A1 (zh) |
| FR (2) | FR2761526B1 (zh) |
| TW (1) | TW409418B (zh) |
Families Citing this family (42)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070122997A1 (en) | 1998-02-19 | 2007-05-31 | Silicon Genesis Corporation | Controlled process and resulting device |
| US6146979A (en) | 1997-05-12 | 2000-11-14 | Silicon Genesis Corporation | Pressurized microbubble thin film separation process using a reusable substrate |
| JP3451908B2 (ja) * | 1997-11-05 | 2003-09-29 | 信越半導体株式会社 | Ｓｏｉウエーハの熱処理方法およびｓｏｉウエーハ |
| JP2007184626A (ja) * | 1997-12-26 | 2007-07-19 | Canon Inc | Ｓｏｉ基板の熱処理方法及び作製方法 |
| JPH11307472A (ja) * | 1998-04-23 | 1999-11-05 | Shin Etsu Handotai Co Ltd | 水素イオン剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ |
| JP3635200B2 (ja) * | 1998-06-04 | 2005-04-06 | 信越半導体株式会社 | Ｓｏｉウェーハの製造方法 |
| JP3358550B2 (ja) * | 1998-07-07 | 2002-12-24 | 信越半導体株式会社 | Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ |
| JP2000124092A (ja) | 1998-10-16 | 2000-04-28 | Shin Etsu Handotai Co Ltd | 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ |
| FR2787919B1 (fr) * | 1998-12-23 | 2001-03-09 | Thomson Csf | Procede de realisation d'un substrat destine a faire croitre un compose nitrure |
| JP2000223683A (ja) * | 1999-02-02 | 2000-08-11 | Canon Inc | 複合部材及びその分離方法、貼り合わせ基板及びその分離方法、移設層の移設方法、並びにｓｏｉ基板の製造方法 |
| JP2000256094A (ja) * | 1999-03-08 | 2000-09-19 | Speedfam-Ipec Co Ltd | シリコンエピタキシャル成長ウェーハ製造方法およびその装置 |
| JP3911901B2 (ja) * | 1999-04-09 | 2007-05-09 | 信越半導体株式会社 | Ｓｏｉウエーハおよびｓｏｉウエーハの製造方法 |
| US6287941B1 (en) | 1999-04-21 | 2001-09-11 | Silicon Genesis Corporation | Surface finishing of SOI substrates using an EPI process |
| JP3900741B2 (ja) * | 1999-05-21 | 2007-04-04 | 信越半導体株式会社 | Ｓｏｉウェーハの製造方法 |
| FR2797714B1 (fr) | 1999-08-20 | 2001-10-26 | Soitec Silicon On Insulator | Procede de traitement de substrats pour la microelectronique et substrats obtenus par ce procede |
| FR2797713B1 (fr) | 1999-08-20 | 2002-08-02 | Soitec Silicon On Insulator | Procede de traitement de substrats pour la microelectronique et substrats obtenus par ce procede |
| US6489241B1 (en) * | 1999-09-17 | 2002-12-03 | Applied Materials, Inc. | Apparatus and method for surface finishing a silicon film |
| JP4529036B2 (ja) * | 1999-09-24 | 2010-08-25 | Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 | 半導体用薄膜ウェハの製造方法 |
| US6846718B1 (en) | 1999-10-14 | 2005-01-25 | Shin-Etsu Handotai Co., Ltd. | Method for producing SOI wafer and SOI wafer |
| JP2008028415A (ja) * | 1999-10-14 | 2008-02-07 | Shin Etsu Handotai Co Ltd | Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ |
| KR100549257B1 (ko) * | 1999-12-08 | 2006-02-03 | 주식회사 실트론 | 에스오아이 웨이퍼의 표면 정밀 가공 방법 |
| JP4450126B2 (ja) | 2000-01-21 | 2010-04-14 | 日新電機株式会社 | シリコン系結晶薄膜の形成方法 |
| WO2002052647A2 (en) * | 2000-12-22 | 2002-07-04 | Koninklijke Philips Electronics N.V. | Semiconductor device comprising an arrangement of an electrically programmable non-volatile memory element |
| US20040007177A1 (en) * | 2001-07-05 | 2004-01-15 | Tadahiro Ohmi | Substrate treating device and substrate treating method, substrate flattening method |
| FR2827423B1 (fr) * | 2001-07-16 | 2005-05-20 | Soitec Silicon On Insulator | Procede d'amelioration d'etat de surface |
| KR100434914B1 (ko) * | 2001-10-19 | 2004-06-09 | 주식회사 실트론 | 고품질 웨이퍼 및 그의 제조방법 |
| KR100467837B1 (ko) * | 2002-05-17 | 2005-01-24 | 주식회사 실트론 | 에스오아이 웨이퍼 제조방법 |
| KR100465527B1 (ko) * | 2002-11-21 | 2005-01-13 | 주식회사 실트론 | Ｓｏｉ 웨이퍼의 결함 제거 및 표면 경면화 방법 |
| RU2217842C1 (ru) * | 2003-01-14 | 2003-11-27 | Институт физики полупроводников - Объединенного института физики полупроводников СО РАН | Способ изготовления структуры кремний-на-изоляторе |
| FR2853991B1 (fr) * | 2003-04-17 | 2005-10-28 | Soitec Silicon On Insulator | Procede de traitement de substrats demontables, et substrat intermediaire demontable, avec polissage perfectionne |
| ATE504082T1 (de) | 2003-05-27 | 2011-04-15 | Soitec Silicon On Insulator | Verfahren zur herstellung einer heteroepitaktischen mikrostruktur |
| US6911376B2 (en) * | 2003-10-01 | 2005-06-28 | Wafermasters | Selective heating using flash anneal |
| US7811900B2 (en) | 2006-09-08 | 2010-10-12 | Silicon Genesis Corporation | Method and structure for fabricating solar cells using a thick layer transfer process |
| US8993410B2 (en) | 2006-09-08 | 2015-03-31 | Silicon Genesis Corporation | Substrate cleaving under controlled stress conditions |
| US9362439B2 (en) | 2008-05-07 | 2016-06-07 | Silicon Genesis Corporation | Layer transfer of films utilizing controlled shear region |
| US8293619B2 (en) | 2008-08-28 | 2012-10-23 | Silicon Genesis Corporation | Layer transfer of films utilizing controlled propagation |
| EP1926130A1 (en) | 2006-11-27 | 2008-05-28 | S.O.I.TEC. Silicon on Insulator Technologies S.A. | Method of improving the surface of a semiconductor substrate |
| US7883988B2 (en) * | 2008-06-04 | 2011-02-08 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor substrate |
| US8330126B2 (en) | 2008-08-25 | 2012-12-11 | Silicon Genesis Corporation | Race track configuration and method for wafering silicon solar substrates |
| JP5625239B2 (ja) * | 2008-12-25 | 2014-11-19 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法 |
| US8329557B2 (en) | 2009-05-13 | 2012-12-11 | Silicon Genesis Corporation | Techniques for forming thin films by implantation with reduced channeling |
| JP2011253906A (ja) | 2010-06-01 | 2011-12-15 | Shin Etsu Handotai Co Ltd | 貼り合わせウェーハの製造方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4786615A (en) * | 1987-08-31 | 1988-11-22 | Motorola Inc. | Method for improved surface planarity in selective epitaxial silicon |
| DD266888A1 (de) * | 1987-11-12 | 1989-04-12 | Akad Wissenschaften Ddr | Verfahren zur oberflaechenglaettung dicker soi-schichten |
| JPH04162628A (ja) * | 1990-10-26 | 1992-06-08 | Nec Corp | 半導体装置の製造方法 |
| TW211621B (zh) * | 1991-07-31 | 1993-08-21 | Canon Kk | |
| EP1251556B1 (en) * | 1992-01-30 | 2010-03-24 | Canon Kabushiki Kaisha | Process for producing semiconductor substrate |
| US5427055A (en) * | 1992-01-31 | 1995-06-27 | Canon Kabushiki Kaisha | Method for controlling roughness on surface of monocrystal |
| JPH0766376A (ja) * | 1993-08-26 | 1995-03-10 | Toshiba Corp | 半導体基板の製造方法 |
| JP3293736B2 (ja) * | 1996-02-28 | 2002-06-17 | キヤノン株式会社 | 半導体基板の作製方法および貼り合わせ基体 |
| JP3542376B2 (ja) * | 1994-04-08 | 2004-07-14 | キヤノン株式会社 | 半導体基板の製造方法 |
| SG65697A1 (en) * | 1996-11-15 | 1999-06-22 | Canon Kk | Process for producing semiconductor article |
-
1997
- 1997-03-31 JP JP9080939A patent/JPH10275905A/ja active Pending
- 1997-10-28 TW TW086115996A patent/TW409418B/zh not_active IP Right Cessation
- 1997-12-01 FR FR9715079A patent/FR2761526B1/fr not_active Expired - Lifetime
- 1997-12-02 KR KR1019970065258A patent/KR19980079501A/ko not_active Application Discontinuation
- 1997-12-02 DE DE19753494A patent/DE19753494A1/de not_active Ceased
-
1998
- 1998-05-15 FR FR9806168A patent/FR2762136B1/fr not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| FR2762136A1 (fr) | 1998-10-16 |
| KR19980079501A (ko) | 1998-11-25 |
| FR2761526A1 (fr) | 1998-10-02 |
| FR2761526B1 (fr) | 2002-08-30 |
| JPH10275905A (ja) | 1998-10-13 |
| DE19753494A1 (de) | 1998-10-01 |
| FR2762136B1 (fr) | 2001-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW409418B (en) | SOI silicon wafer and its manufacturing method | |
| CN1157768C (zh) | 腐蚀半导体工件的方法和制备半导体工件的方法 | |
| US8765576B2 (en) | Process for producing laminated substrate and laminated substrate | |
| JP5926527B2 (ja) | 透明ｓｏｉウェーハの製造方法 | |
| US20070117350A1 (en) | Strained silicon on insulator (ssoi) with layer transfer from oxidized donor | |
| US20070042566A1 (en) | Strained silicon on insulator (ssoi) structure with improved crystallinity in the strained silicon layer | |
| WO2007094232A1 (ja) | Ｓｏｉ基板の製造方法 | |
| EP2757574B1 (en) | Method for manufacturing composite wafer | |
| EP0843346A2 (en) | Method of manufacturing a semiconductor article | |
| JP2006210898A (ja) | Ｓｏｉウエーハの製造方法及びｓｏｉウェーハ | |
| TW201133615A (en) | Wafer adhesion method | |
| CN101188190B (zh) | Soq基板以及soq基板的制造方法 | |
| EP1981064B1 (en) | Process for producing a soi wafer | |
| TWI609434B (zh) | SOS substrate manufacturing method and SOS substrate | |
| US10796946B2 (en) | Method of manufacture of a semiconductor on insulator structure | |
| JP3472171B2 (ja) | 半導体基材のエッチング方法及びエッチング装置並びにそれを用いた半導体基材の作製方法 | |
| JP2008263010A (ja) | Ｓｏｉ基板の製造方法 | |
| JP5031190B2 (ja) | 歪みＳｉ層を有する半導体ウェーハの製造方法 | |
| JP2008227207A (ja) | 貼り合わせウェーハの製造方法 | |
| JP2002176155A (ja) | 貼り合わせｓｏｉウエハの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent | ||
| MM4A | Annulment or lapse of patent due to non-payment of fees |