TW211621B - - Google Patents

Download PDF

Info

Publication number
TW211621B
TW211621B TW081105963A TW81105963A TW211621B TW 211621 B TW211621 B TW 211621B TW 081105963 A TW081105963 A TW 081105963A TW 81105963 A TW81105963 A TW 81105963A TW 211621 B TW211621 B TW 211621B
Authority
TW
Taiwan
Prior art keywords
silicon
porous
substrate
single crystal
temperature
Prior art date
Application number
TW081105963A
Other languages
English (en)
Original Assignee
Canon Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP03213149A external-priority patent/JP3112100B2/ja
Priority claimed from JP03213150A external-priority patent/JP3112101B2/ja
Application filed by Canon Kk filed Critical Canon Kk
Application granted granted Critical
Publication of TW211621B publication Critical patent/TW211621B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/0203—Making porous regions on the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1892—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof methods involving the use of temporary, removable substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/012—Bonding, e.g. electrostatic for strain gauges

Description

2ΐ1Βίώί Λ 6 Η 6 經濟部中央標準局员工消費合作社印製 五、發明説明（1 ) 本發明偽有關一種半導體基材之製作方法，尤其適於 介電質分離、或絶緣物上之單晶半導體層所作成電子元件 、積體電路之半導體基材的製作方法。 在絶緣物上形成單晶矽半導體層之技術，廣被習知的 有絶緣體上成長矽（silicon on insulator: SOI)之技術 ,利用此SO I技術之元件因具有一般製作矽電路之矽基 板基體無法達成之眾多優點，所以曾被多方研究。即，利 用S ◦ I技術時可以獲得： 1.容易分離介電質，可達成高積體化。 2 .對放射線有極優耐性。 3 .減少浮動容量、可高速化。 4 .可省略熔接工作。 5 .可防止問上（latch up)現象。 6.藉由薄膜化而可得完全空泛型電場效果電晶體， 等優點。 為實現如上述眾多元件特性上的有利點，最近數十年 來形成S 0 I構造之方法曽被詳加以研究，其内容有如下 文獻 〇 Special Issue： 、' Single-crystal silicon on non~s ingle-crystal insulators 7/ * edited by G.W· C-ullen， Journal of Crystal Growth，volume63，no.3， pp429〜590 (1983)。 又，自久以來，在單晶藍寶石基體上，以化學蒸氣沈 積法（C V D法）晶膜成長矽以形成S 0 S (成長矽晶膜 於藍寶石基體上，silicon on sapphire)傜眾所知技術， (請先閲讀背而之注意f項#'培，K木S) 裝- 線. 一 3 一 經濟部中央榣準局员工消#合作社印製 Λ (5 Η 6 五、發明説明^ ) 雖然做為最成熟之S Ο I技術似乎已收到其成效，但由矽 層與其基質之藍寶石基體界面上晶格參差而發生大量之結 晶缺陷，自藍寶石層混入鋁至矽層，更甚者由於基體之昂 貴價格與無法儘快實現大面積化，所以仍無法廣泛地被應 用。 近年來有人曾嚐試不使用藍寶石基體，以實現S〇I 構造，此種嚐試大約可分以下二種。 1 .氣化矽單晶基體之表面後，開窗露出部份矽基體 ，以該部份為晶種使其向橫方向成長晶膜，在S i 0 2上 形成矽單晶（這時在S i ◦ 2上會沈積有S i層）。 2 .使用矽單晶基體本身為活性層，在其下部形成 S i 〇2層（此方法並不會沈積有S i層）。 做為實現上述1之手段，有藉由CVD法在横方向直 接使晶膜成長為單晶矽之方法，或 沈積非晶質矽，藉由熱處理在固相横方向成長晶膜之 方法，或 收束照射電子線、激光等能光束於非晶質、或多晶矽 層，藉由溶融再結晶使單晶成長於S i 〇2上之方法，或 藉由棒狀加熱器帶狀地掃描熔融領域之方法（Zone m-e 1 t i n g Recrystal izat ion)等 0 此等方法分別有一長一短，其控制性、生産效率、均 勻性、品質均具有很多問題，至今仍未有其一能達到工業 化。 例如C V D法偽為獲得平坦薄膜化，必須犧牲氣化， (請先閲讀背面之汶意艿項再填艿木汀) 裝· 線- -4 - 經濟部中央標準局ΕΧ工消费合作社印製 Λ6 ____Π6_ 五、發明説明（3 ) 而固相成長法則結晶性不佳。 又，光束徐冷方法係藉由收束光束掃描之處理時間， 光束重叠之程度、焦點調整等在控制上亦有問題。 其中熔融帶域再結晶法傺最成熟之方法，已被試作較 大規模之積體電路，惟仍殘留大量次粒界等結晶缺陷，仍 未達到可作成少數載子元件之地步。 上述不使用矽基體為晶膜成長晶種之2的方法可以有 以下三種方法。 1 .在表面向異性蝕刻V型溝之矽單晶基體上形成氧 化膜，在該氣化膜上沈積多晶矽層達到同等於矽基體厚度 後，藉由研摩自矽基體表面，於較厚之多晶矽層上形成被 V溝所包圍被介電分離之矽單晶領域。 惟此手法雖然結晶性佳，但必須具備沈積數百W厚之 多晶矽工程，自背面研摩單晶矽基體，僅留下分離之矽活 性層之工程，在控制上與生産效率上均有問題。 2.—種被稱為SIMOX (注入氣離子予以隔離方 法：Seperation by Ion Implanted Oxygen)之注入氧離 子予矽單晶基體中以形成S i ◦ 2層的方法，由於與矽處 理之整合性較佳，所以係現今最成熟之方法。 惟此方法為形成二氣化矽層，必須注入1 〇 ; 8 i on s/ cm2以上之氧離子，注入時間增長，所以其 生産效率並不高，又，晶Η成本亦高。另外殘留大量結晶 缺陷，工業上言，其品質仍未能充分達到可製作少數載子 元件之地步。 (請先閲讀背而之注-卞項#蜞"木汀) 裝- 線< 本紙張尺度通用中國國家標準(CNS)f4規格(210X297公龙) -5 一 經濟部中央標準局員工消f合作社印製 Λ 6 B6 五、發明説明（4 ) 3.藉由氧化多孔質矽予以分子電介質形成SOI構 造之方法。此方法傜在P型矽單晶基體表面上質子離子注 入（依今井等著，J. Cryst. Growth，vol 63 547 (1983 ))N型矽層，或藉由晶膜成長與圖型化形成為島狀，藉由 H F溶液中之陽極化成法僅使P型矽基體多孔質化，使其 可以自表面包圍矽島後，藉由增速氣化法、電介質分離Ν 型矽島的方法。 此方法中被分離之矽領域像在製作元件工程之前即被 決定，故有限制自由設計元件之缺點。 又，通常因結晶構造之無秩序性，以玻璃為代表之光 透過性基體上係沈積的薄膜矽層會反映基體之無秩序性， 只能成為非晶質，或最多也只能成為多晶層而已，無法製 作高性能之元件。此像因基體之結晶構造為非晶質而引起 ，即使沈積矽層亦無法得良質之單晶層。 惟絶緣性基體之一的光透過性基體在構成光受光構件 之接觸察覺器，或投影型液晶畫像顯示裝置上偽極為重要 者，為使察覺器或顯示裝置之像素更為高密度化、高解像 度化、高精細法，必須有高性能之驅動構件。結果光透過 性基體上所設構件亦必須為使用具有優異結晶性之單晶層 所製作者。 因此，非晶質矽或多晶矽係因結晶構造上有許多缺陷 ,所以很難製作現今或今後被要求之具充分性能之驅動構 件。 所以現今最大之問題之像使用上述之任一方法均很難 本紙張尺度通用中S國家標準（CNS)甲4規格(210x297公龙） (請先間讀背而之注危事項再蜞寫木奸) 訂- 線_ -6 - Λ Η 6 五、發明説明（5 ) 在絶緣性基體之一的光透過性玻璃基體上設置具有同等於 砂晶比結晶性的S ◦ I層。 其次就本發明方法中必備之藉由化學蝕刻除去多孔質 砂層予以說明。 通常 P=(2.33-A)/2.33 (1) 像稱為細孔率（porosity),陽極生成時可以改變此值，可 以如下所示。 P=(ml-m2)/(ml-m3) (2) 或 P=(ml—m2)//〇At (3) 經濟部中央標準局员工消費合作社印製 (請先閲讀背而之注意卞項再艰"木汀) ml:陽極生成前之全重量 m2:陽極生成後之全重量 m3:除去多孔質矽後之全重量 p :單晶矽之密度 A:多孔質化後之面積 t :多孔質矽之厚 惟常常無法正確算出欲多孔質化領域之面積。這時式（2 本紙张尺度遑用中β Η家橾準(CNS)甲4規格(210x2们公龙) -7 - Λ 6 η 6 五、發明説明（6 ) )較為有用，測定m 3時必須蝕刻多孔質矽。 另外，在上述多孔質矽上晶膜成長時，多孔質矽可因 其構造上性質，而可以缓和異晶膜（heteroepitaxial)成 長時發生之應變，抑制發生缺陷。惟這時多孔質矽之細孔 率亦很明顯地成為非常重要之參數。因此這時測定上述細 孔率亦為必須而不可缺者。 蝕刻多孔質矽之方法，習知者有： 1 .以氫氧化鈉水溶液蝕刻多孔質矽（G.Bonchil，R· He r i no » K·Ba r 1 a y » and J.C-Pfister. J·E1ectrochem · Sco·， vol· 130， ηο·7， 1611(1983))。 2 .以可以蝕刻單晶矽之蝕刻液蝕刻多孔質矽。 上述二方法中通常像使用氟硝酸条之蝕刻液，這時矽 之蝕刻過程僳如以下所示 Ο (4 ) (請先閲讀背而之注意事項再项寫木S) 裝· 訂 線-
Si〇2+4HF^SiF4+H2〇 (5 ) 經濟部中央榡準局貝工消贽合作杜印製 矽被硝酸所氧化，變為二氣化矽後，以氫氟酸蝕刻該二氧 化矽予以進行蝕刻矽。 蝕刻結晶矽之方法，除上述氟硝酸条蝕刻液以外，還 有乙二胺糸、氫氣化鉀糸、肼条等。 由此可知欲選擇蝕刻多孔質矽，必須選擇除上述蝕刻 矽之液以外，可以蝕刻多孔質矽之蝕刻液。以外選擇蝕刻 t紙張尺度通用中國Η家標準(CNS)甲4規格(210x297公龙） -8 - Λ 6 Η 6 經濟部中央標準局貝工消費合作社印製 五、發明説明（7 ) 多孔質矽時僅以氫氧化納水溶做為蝕刻液蝕刻而已。 又，如上述，以氟硝酸糸蝕刻液雖可蝕刻多孔質矽， 但亦有單晶矽會被蝕刻之問題。 使用以往方法使用之氫氣化納水溶液選擇多孔質矽之 方法，無法避免鈉離子被吸附於蝕刻表面。 此鈉離子係雜質污染之主要原因，不但可移動，而且 形成界面準位等，只會給予不良影響，所以半導體製程中 不應導入此物質。 本發明之目的偽在於提供使用粘貼法，解決上述問題 ，可符合所要求之半導體基材的製作方法。 本發明之另一目的傺在於提供可在透明玻璃基體（光 透過性基體）為主之絶緣性基體上獲得同等於單晶晶片之 優異結晶性之矽結晶層，同時生産效率、均一性、控制上 、成本上均極優異之半導體基材的製作方法。 又，本發明之另一目的係在於提供可實現，並可應用 以往S 0 I元件之有利處之半導體基材的製作方法。 另外，本發明之又一目的係提供可在製作SOI構造 的大規模積體電路時替代高價之SO I，或s I MOX之 半導體基材的製作方法。 圖面之簡單説明： 圖1(a) — （f)係表示本發明工程之一例的模式 圖。 圖2 (a) — （f)偽表示本發明工程之一例的模式 (請先間讀背面之注意事項孙埙寫本R) 裝< 訂_ 線- 一 9 _ Λ 6 Β6 2116^1 五、發明説明（8 ) 圖。 (請先閲讀背面之注意事項再蜞巧木-Λ) 圖3俗表示本發明中可使用之蝕刻液的蝕刻持性圔。 圖4係表示本發明中可使用之蝕刻液的蝕刻持性圖。 ® 5像表示本發明中可使用之蝕刻液的蝕刻特性圖。 圖6像表示本發明中可使用之蝕刻液的蝕刻特性圔。 圖7係表示本發明中可使用之蝕刻液的蝕刻特性圖。 圖8像表示本發明中可使用之蝕刻液的蝕刻特性圖。 圖9傜表示本發明中可使用之蝕刻液的蝕刻特性圖。 圔1 0偽表示本發明中可使用之蝕刻液的蝕刻特性圖 0 本發明中較佳之半導體基材的製作方法係如下者。 卽，本發明之半導體基材的製作方法偽以具有以下工 程為特徽者。 使矽基體為多孔質化的工程。 以第1溫度在該多孔質化之矽基體上形成非多孔質砂 單晶層的工程。 經濟部中央標準局員工消費合作社印焚 粘貼該非多孔質矽單晶層之表面於其他表面上具有絶 緣物之另一基體的工程。 藉由化學蝕刻除去該粘貼基體上之上述多孔質矽的独 刻多孔質矽之工程。 以較上述第1溫度更高之第2溫度藉由晶膜成長在上 述非多孔質矽單晶層上形成單晶矽層的工程。 依本發明時可提供絶緣性基體上獲得同等於單晶晶片 之優異結晶性之單晶矽層，同時生産效率、均一性、控制 泰紙張尺度边用中國Η家標準(CNS)甲4規格(210 X 297公釐) _He 五、發明説明（9 ) 上、經濟上均極優異之方法。 又依本發明時，可提供實現並可應用以往SOI元件 之有利處之半導體基材的製作方法。 另外，本發明時可提供在製作S 0 I構造的大規模積 體電路時可替代高價之SOS、或S IMOX之半導體基 材的製作方法。 又，依本發明時可在蝕刻多孔質矽之工程中使用對半 導體製程不會有不良影響的濕式化學蝕刻液，由於可以在 五位數以上的多孔質矽與非多孔質矽之蝕刻選擇比下進行 ，所以可提供控制性，生産性均極佳之半導體基材的製作 方法。 依本發明時可以改變進行選擇蝕刻前之多孔質化基體 上非多孔質矽成長溫度（第1溫度），與選擇蝕刻後之非 多孔質矽上單晶矽成長溫度（第2溫度），藉此在絶緣物 上形成具有極佳單晶構造之矽層。 以下參照圖1 (a)〜（f)說明本發明之半導體基 材的製作方法。 經濟部中央標準局员工消f合作社印製 (請先間讀背面之注意事項再蜞寫木S) 首先如圖1 ( a )所示準備矽單晶基體，使其全部成 為多孔質。藉由使用氫氟酸溶液之陽極形成法使矽基體多 孔質化。與單晶矽之密度2 . 3 3 g / c m 3相比，此多 孔質矽層可以藉由在5 0〜2 0 %間改變氫氟酸溶液濃度 使其密度在1.1〜0. 6s/cm3範圍變化。 本發明所用多孔質層僳基於以下理由極易被形成為P 型矽基體。 本紙張尺度逍用中國國家櫺準（CNS)甲4規格（210 X 297公釐) 11 - 五、發明説明（10) (請先間讀背面之注意事項再项寫木页) 多孔質矽傺由Uh nr等在1 9 5 6年之半導體電解研 摩研究過程中被發現者（A. Uhlir，BeU Syst. Tech. J. vol. 35 333(1956))〇 又，Unagami氏等俗研究形成陽極時之矽溶解反應， 認為氫氟酸溶液中矽之陽極反應必須有正孔（Positive h-ole),提出以下所列該反應之報告（T_ Unagami. J· Ele-ctrochem. Soc·. vol. 127， 476(1980))〇
Si+2HF+(2-n)e* SiF2+2H^+ne~
SiF2+2HF-^ SiF4+H2 SiF4+2HF^ H2SiFe 或
Si+4HF+(4-A )e#SiF4+4H ++ λ e~
SiF4十2HF^ H2SiF6 經濟部中央標準局员工消費合作社印製 在此e +及e_僳分別表示正孔與電子。又，n及λ偽分 別為溶解1原子矽所需之正孔數，滿足η>2或λ>4之 條件時才能形成多孔質矽。 由以上可知，通常存在有正孔之Ρ型矽像可被多孔質 化者，而Ν型矽則不會被多孔質化。此多孔質化之選擇性 傜已被長野氏等及今井氏所認實者（長野、中島、安野、 大中、梶原、電子通信学会技術研究報告、7〇1.79,35-D79-9549( 1979))、（Κ·今井、Solid-StateElectΓonic-s， vol. 24， 159(1981))。 本紙張尺度遑用中國8家楳準（CNS) Ψ 4規格(210 X 297公龙) -12 - Λ 6 it 6 五、發明説明（11) 又，多孔質層傷在其内部被形成大量之空隙，所以密 度被減為一半以下。結果與體積相對比其表面積驟增，所 以其化學蝕刻速度較一段單晶層之蝕刻速率更加快。 其次，如圖1 (b)所示，藉各種低溫成長法在多孔 質矽之基體表面進行晶膜成長，以第1溫度形成薄膜非多 孔質矽單晶層1 2。 如第1溫度必須為在其後之選擇蝕刻中可充分獲得多 孔質矽層與非多孔質矽單晶層之選擇比，多孔質矽不會變 質之溫度，只要多孔質矽上形成之非多孔質矽單晶層上不 致於發生結晶缺陷，仍以低溫為宜。 其次，如圖1 (c)所示，準備絶緣基體之一例的光 透過性基體1 3 ,在多孔質矽基1 1上之非多孔質矽單晶 層1 2表面粘貼該光透過性基體1 3。 經濟部中央標準局员工消費合作社印製 (請先閲讀背面之注意事項再塡寫木界) 其後，以全部為氫氟酸（或含缓衝劑氫氟酸，以下稱 為BHF)或氫氟酸（或BHF)中加入過氧化氫水者， 或氫氟酸（或BHF)中加入乙醇者，或氫氟酸（或 B H F )中加入過氧化氫水及乙醇之混合液做為選擇蝕刻 液，含乙醇時不必攪拌，不含乙醇時經攪拌使多孔質矽基 體1 1浸潤於其中，藉此僅無電解濕式化學蝕刻多孔質矽 層1 1即可使薄膜化之非多孔質矽單晶層1 2殘留，形成 於光透過性基體13上。（圖1 (d)) 繼而如圖1 (e)所示，藉由晶膜法，以第2溫度在 非多孔質矽單晶層1 2上形成高品質之單晶矽層1 4。此 時基體之溫度不必為低溫，可較第1溫度高，最好藉由 本紙張尺度边用中B國家標準(CNS)甲4規格(210x297公龙) -13 - Λ Η 6 211G2 五、發明説明（12) 9 0 0¾以上之CVD法形成為宜。 (請先閲讀背面之注意事項再墦寫木s) 圖1 (f)僳表示本發明所得之半導體基體。卽，在 光透過性基體13上，於晶化全區域，廣大面積地被平坦 ,且均勻地形成同等於矽晶化之結晶性的薄層化單晶矽層 1 2+ 1 4。如此所得之半導體基體係就製作被絶緣分離 之電子元件觀點言，極適於使用者。 其次說明本發明中所施行僅無電解濕式化學蝕刻多孔 質矽之選擇蝕刻法如下。 本發明中做為蝕刻液傜做為其一例可使用氫氟酸（或 含缓衝劑氫氟酸，以下稱為BHF),或氫氟酸（或 BHF)中加入過氣化氫水者，或氫氟酸（或BHF)中 加入乙醇者，或氫氟酸（或BHF)中加入過氣化氫水及 乙醇之混合液。含乙醇時不必攪拌，不含乙醇時經攪拌籍 由浸潤進行選擇蝕刻為宜。 圖3傜表示在不攪拌下浸潤多孔質矽與單晶矽於4 9 %氫氟酸與醇類與30%過氣化氫水之混合液中時，被触 刻多孔質矽與單晶矽之厚度與蝕刻時間之相關關係。 經濟部中央標準局员工消費合作杜印製 多孔質矽係藉陽極形成單晶矽予以作成，示其一例如 下。 又，藉陽極形成予製作多孔質矽之起始材料並不限定 於單晶矽，其他結晶構造之矽亦可採用。 印加電壓： 2 . 6 ( V ) 電流密度： 3〇(mA*cm-2) 本紙张尺度边用中國國家樣準（CNS)甲4規格(210 X 297公釐) -14 — Λ 6 15 6 經濟部中央標準局员工消費合作社印製 五、發明説明（13) 陽極形成溶液：HF : Η2〇 : C2H5〇H=l : 1 : 1 時間： 2 . 4 (小時） 多孔質Si之厚度： 300(wm) 細孔率： 56(%) 在室溫，不攪拌下將上述條件作成之非多孔質矽浸潤 於49%氫氟酸與乙醇與30%過氧化氫水之混合液（ 10:6:50)(白九）後，測定該多孔質矽減少之厚 度。 多孔質矽像被急劇蝕刻，4 0分鐘即被蝕刻 l〇7Wm，80分鐘即被蝕刻244/im,具有高度之 表面性、被均勻地蝕刻。蝕刻速度像與溶液濃度及溫度相 關。 這時若添加過氧化氫水，則可加速矽之氧化，比不添 加者增快反應速度，更可以改變過氧化氫之比率而控制其 反應速度。 在室溫，不攪拌下將5〇0/im厚之非多孔質矽浸潤 於4 9%氫氟酸與乙醇與3 0%過氧化氫水之混合液（ 10:6:50)(黒九）後，測定該非多孔質矽減少之 厚度。 結果經過1 2 0分鐘後，非多孔質矽仍只能蝕刻 1〇0埃（angstom)以下而已。 這時若添加乙醇，即可以不攪拌瞬間自蝕刻面將蝕刻 生成之反應氣體氣泡除去，均勻且有效率地蝕刻多孔質砂 (請先閲讀背而之注意贅項再堝寫木灯) 裝- 訂 線. 本紙張疋度逍用中國國家標準(CNS)肀4規格(210x297公釐） -15 - 經濟部中央標準局员工消費合作杜印製 五、發明説明（14) Ο 水洗蝕刻後之多孔質矽與非多孔質矽，藉由二次離子 微量分析其表面時，完全未檢驗出任何雜質。 溶液濃度及溫度之條件像被設定於在製造過程等中， 實用上不妨礙多孔質矽之蝕刻速率，及多孔質矽與非多孔 質矽之蝕刻選擇比之範圍者。 圖4至圖1◦傜分別表示使用其他蝕刻液時多孔質砂 與單晶矽之厚度與蝕刻時間之相關關像圖。 圖4像使用含缓衝劑氫氟酸與過氧化氫水與乙醇之混 合液做為蝕刻液時之多孔質與非多孔質矽之蝕刻特性。 圖5像使用氫氟酸與過氧化氫水之混合液做為蝕刻液 時之多孔質與非多孔質矽之蝕刻待性。 圖6偽使用氫氟酸與乙醇之混合液做為蝕刻液時之多 孔質與非多孔質矽之蝕刻特性。 圖7係使用氫氣酸做為蝕刻液時之多孔質與非多孔質 矽之蝕刻待性。 圖8傺使用氫氣酸與乙醇之混合液做為蝕刻液時之多 孔質與非多孔質矽之蝕刻特性。 圖9偽使用緩衝劑氫氟酸與過氧化氫水之混合液做為 蝕刻液時之多孔質與非多孔質矽之蝕刻特性。 圖1 0係使用緩衝劑氫氟酸做為蝕刻液時之多孔質與 非多孔質矽之蝕刻特性。 其次，參照圖2說明另一例之本發明半導體基材的製 作方法。圖2與圖1所示例不同之處偽圖2使用矽基體 (請先閲讀背而之注意卞項再填苟木灯) 裝< 、va. -16 - £2l ^ ^ Λ 6 ^ _Η6 五、發明説明（15) 2 3表面形成有絶緣24者做為絶緣性基體。 (請先間讀背而之注意贺項再艰艿木") 首先如圖2 (a)所示準備單晶矽基體2 1，使其全 部成為多孔質。 其次如圖2 (b)所示藉各種低溫成長法，在多孔質 化之基體表面施行晶膜成長，以第1溫度形成薄膜非多孔 質矽單晶層2 2。 如第1溫度必須為在其後之選擇蝕刻中可充分獲得多 孔質矽層與非多孔質矽單晶層之選擇比，多孔質矽不會變 質之溫度，只要多孔質矽上形成之非多孔質矽單晶層上不 致於發生結晶缺陷，仍以低溫為宜。 其次，如圖2 (c)所示準備另一矽基體23,在其 表面形成絶緣物24後，在多孔質矽基21上之非多孔質 矽單晶層2 2表面粘阽該光透過性基體2 3。 經濟部中央標準局员工消費合作社印製 其後，以全部為氫氟酸（或含緩衝劑氫氣酸，以下稱 為BHF)或氫氣酸（或BHF)中加入過氧化氫水者， 或氫氟酸（或BHF)中加入乙醇者，或氫氟酸（或 BHF)中加入過氧化氫水及乙醇之混合液做為選擇蝕刻 液，含乙醇時不必攪拌，不含乙醇時經攪拌使多孔質矽基 體1 1浸潤於其中，藉此僅無電解濕式化學蝕刻多孔質砂 層2 1卽可使薄膜化之非多孔質矽單晶層2 2殘留，形成 於絶緣物24上。（圖2(d)) 繼而如圖2 ( e )所示，藉由電晶膜法，以第2溫度 在非多孔質矽單晶層2 2上形成高品質之單晶矽層2 5。 此時基體之溫度不必為低溫，可較第1溫度高，最好藉由 -17 - Λ 6 η 6 經濟部中央標準局貝工消费合作杜印製 五、發明説明 (16 ) 9 Ο Ot：以上之CVD法形成為宜。 圖2 (f)像表示本例中所得之半導體基體。即，在 絶緣物基體23+24上，於晶化全區域，廣大面積地被 平坦，且均勻地形成同等於矽晶化之結晶性的薄層化單晶 矽層22 + 25。如此所得之半導體基體係就製作被絶緣 分離之電子元件觀點言，極適於使用者。 本發明中以第1溫度在多孔質化矽基體上所形成上述 非多孔質矽單晶層與第2溫度形成之單晶矽層厚度僳最好 合計10〇i/m為宜。 又，以上述第1溫度所形成非多孔質矽單晶層係最好 以晶膜成長所形成者為宜。 以上述第1溫度所形成非多孔質矽單晶層像藉由選自 偏壓濺散法、分子線晶膜法、電漿CVD法、光CVD法 、液相成長法等之方法所形成者。 本發明中上述第2溫度係以9 0 0 °C以上為宜。 亦可以用防止蝕刻膜被覆上述多孔質矽面以外部份進 行上述蝕刻。 以下說明本發明之溫度控制。 以透過電子顯撤鏡觀察多孔質矽層時可見其上被形成 有平均約6 0 ◦埃左右直徑之孔，其密度雖與單晶矽相tb 大約為一半以下，但仍被維持為單晶性，亦可以在多孔質 層上部電子晶膜成長單晶矽層。 惟這時若施予高溫處理則有時會使多孔質矽變質，改 變增速蝕刻之特性等，尤其1 〇 〇 °C以上時會引起内部孔 (請先閱讀背而之注意宵項再墦寫本Ά) 裝- 訂 線. -18 - Λ 6 B6 五、發明説明（17) 之再排列，有損增速蝕刻特性。為此在多孔質矽層上之矽 層電子晶膜成長非多孔質矽時必須以低溫處理。 此類低溫成長法較佳俗分子線電子晶膜成長、電漿 CVD、光CVD法、偏壓濺散法、液相成長法等低溫成 長，尤其偏壓濺散法像在300 °C低溫施行，所以可以實 現無結晶缺陷之電子晶膜成長，最為適宜。（T. Ohmi，T. Ichikawa， Η· Iwabuchi， and Τ· Shibata， J. App1· p-hys· vo1 * 66，pp4756~4766 * 1989)〇 惟考慮形成元件裝置（device)時，仍希望有高品質之 單晶矽層，現今最高品質之單晶矽層僳在90 〇υ以上基 體溫度下藉由CVD法所形成者。 即，在元件裝置領域傜藉由CVD法，在較高溫所成 長之單晶矽層較低溫所成長之單晶矽層為宜。 因此欲在多孔質矽上成長單晶矽層時以低溫成長為宜 ，而形成元件裝置領域之單晶矽層時以高溫成長為宜，所 以綜而言之，最好以第1溫度、與第2溫度之二種溫度範 圍成長單晶為宜。 經濟部中央標準局貞工消費合作社印製 (請先間讀背而之注意麥項#埙筘木J) 又，依本發明時偽使用對半導體製程上不會有不良影 響之濕式化學蝕刻液，所以不會蝕刻結晶矽，而可選擇性 地化學蝕刻多孔質矽。
尤其本發明中多孔質矽之選擇性蝕刻法傺以對結晶矽 不會有蝕刻作用之氫氟酸（或含緩衝劑氫氟酸，以下稱為 BHF)或氫氟酸（或BHF)中加入過氧化氫水者，或 氫氟酸（或BHF)中加入乙醇者，或氫氟酸（或BHF 本紙張尺度遑用中國國家標準(CNS)肀4規格(210x297公釐） -19 - A 6 η 6 五、發明説明Is ) )中加入過氧化氫水及乙醇之混合液做為選擇蝕刻液，而 更能達成本發明之目的。 本發明之多孔質矽的選擇性濕式化學蝕刻液中所含過 氧化氫像做為氧化劑作用，可以改變過氣化氫之比率而控 制反應速度。 本發明之多孔質矽的選擇性濕式化學蝕刻液中所含乙 醇係做為表面活性劑作用，可以自蝕刻表面瞬間除去因蝕 刻反應生成之氣泡，可均勻、有效率地施予多孔質矽的選 擇性蝕刻。 依本發明時可以使用一般半導體製程所用溶液，選擇 性地化學蝕刻與結晶矽混合存在於同一基體之多孔質矽。 又，以防止蝕刻膜被覆欲蝕刻之多孔質矽面以外之處 ，然後再予蝕刻時可更提高蝕刻之選擇性。 此防止蝕刻膜可以用例如以電漿C V D法澱積 0. 1 wm左右S i N4被覆於粘貼二枚之基體，藉由反 應性離子蝕刻僅除去多孔質基體上之氮化膜，予以形成。 經濟部中央標準局貝工消費合作社印製 (請先閲讀背而之注*.芥項再蜞寫木灯) 線- 又，以Apiezon蠟或電子蠟被覆亦同樣具有做為防蝕 刻之效果，只有多孔質化之矽基體被完全除去。 以下以具體實施例說明本發明。 實施例1 首先在5 氫氟酸溶液中對2 0 0 厚度之P型 (100)單晶矽基體施予陽極生成。這時電流密度像 l〇〇mA/Cm2。此時之多孔質化速度僳8. -20 - Λ 6 I? 6 五、發明説明) /分鐘，所以經24分鐘後200wm厚之P型（100 )矽基體即全部被多孔質化。 其次，藉由偏壓濺散法在該P型（100)多孔質矽 基體上低溫成長0 . 0 5 /i m非多孔質單晶矽晶膜層。澱 積條件俗依如下者： 經濟部中央標準局貝工消費合作社印製 (請先閲讀背而之注意荠項再填寫木奸) 裝- 線· (基體表面洗滌條件） R F頻率： 高頻率電力： 溫度： 氬氣壓力： 洗滌時間： 靶直流偏壓： 基體直流偏壓： (澱積條件） R F頻率： 高頻率電力： 溫度（第1溫度）： 氬氣壓力： 成長時間： 成長膜厚： 靶直流偏壓： 基體直流偏壓：
1 0 〇 Μ Η Z 5 W 3 8 0 °C 15X10
Tor 5分鐘
-5 V
+ 5 V
1 0 0 Μ Η z 1 0 0 W 3 8 0 V 1 5 X 1 0 -3 T o r 4分 0 . 0 5 /i m -1 5 0 V + 1 0 V h紙張尺度通用中H國家標準（CNS)甲4規格（210X297公龙） 21 - Λ 6 It 6 經濟部中央標準局员工消費合作社印製 20 五、發明説明（） 其次，在此晶膜層表面重叠施予光學研摩之熔融石英 (fuzed silica)玻璃基體與矽基體，在氣氣氛中於 600¾加熱0. 5小時，即可使二値基體堅牢地粘合在 一起。 繼而以電漿CVD法澱積◦. 1/im氮化矽做為防止 蝕刻膜，被覆粘貼之二枚基體，藉由反應性離子蝕刻僅除 去多孔質基體上的氮化膜。 其後在不攪拌下以4 9%氫氣酸與乙醇及3 過氧 化氫水之混合液（1 0 : 6 : 5 ◦)選擇性蝕刻該粘合之 基體。65分鐘後只有非多孔質矽單晶層未被蝕刻而留下 ，以單晶矽做為阻止蝕刻之材料，多孔質矽基體僳被選擇 性蝕刻，被完全除去。 對該蝕刻液之非多孔質矽單晶的蝕刻速率偽極低， 65分鐘後亦為5◦埃以下，與多孔質層之蝕刻速率的選 擇比係達1 ◦之五次方以上，非多孔質層之蝕刻（數十埃 )係就所減少膜厚而言為可在實用上忽視之程度者。 卽，具有200厚度之多孔質化矽基體傜被除去 ，除去防止蝕刻膜之氮化矽層後，熔融石英玻璃基體上像 形成◦. 〇5/Ltm厚之單晶砂層。 其次，藉由一般之C V D法在非多孔質矽單晶上澱積 1高品質之電子晶膜矽單晶膜，澱積條件如下。 (請先閱讀背面之注意事項再填寫木玎) -zz - 經濟部中央揼準局员工消t合作杜印製 211621 Λ 6 __ 五、發明説明（） 氣體源：SiH2Clr" 1000sccm 載送氣體：Η 2 ...... 2 3 0 j? / m i η 基體溫度（第2溫度）：1 ◦ 8 0 1C 壓力：8〇Torr 成長時間：2 m i η 又，代替防止蝕刻膜之氮化矽層，被覆Apiezon蠟或 電子蠟時亦有同樣效果，可以完全僅除去多孔質化之矽基 atm 體。 藉透過電子顯撤鏡觀察其剖面，結果確認矽層上並未 被導入新的結晶缺陷，形成被維持為良好結晶性之大約 1 wm厚SO I構造。 另一方面有關測定之孔及其他電持性亦可知與一般之 基板矽之特性沒有任何差異。 實施例2 首先在5 0%氫氟酸溶液中對2 0 0 /im厚度之P型 (1◦0)單晶矽基體施予陽極生成。這時電流密度僳 1 00mA/cm2。此時之多孔質化速度係8. 4//m /分鐘，所以經24分鐘後200wm厚之P型（100 )矽基體即全部被多孔質化。 其次，藉MBE (分子線電子晶膜）法在該P型（ 1 0 0 )多孔質矽基體上低溫成長〇 . 1 w m矽晶膜層。 本紙張尺度遑用中國國家標準（CNS)<T4規格（210X297公龙）_ _ (請先閲讀背而之注意事項再填寫木页) 裝· 訂_ 線-
五、發明説明（22) 澱積條件像依如下者： 經濟部中央標準局員工消費合作社印製 溫度（第1溫度）：7001 壓力：lxl〇-3Torr 成長速度：〇. lnm/秒 其次，在此晶膜層表面重叠施予光學研摩之熔融石英 玻璃基體，在氣氣氛中於600 °C加熱0. 5小時，即可 使二個基體堅牢地粘合在一起。 繼而以電漿CVD法澱積0. lwm氮化矽做為防止 蝕刻膜，被覆粘阽之二枚基體，藉由反應性離子蝕刻僅除 去多孔質基體上的氮化膜。 其後在不攪拌下，以BHF (36%氟化銨與45% 氫氟酸之混合水溶液），49%氫氟酸與乙醇及30%過 氣化氫水之混合液（1 0 : 6 : 50)選擇性蝕刻該粘合 之基體。2 0 5分鐘後只有矽單晶層未被蝕刻而留下，以 單晶矽做為阻止蝕刻之材料，多孔質矽基體係被選擇性触 刻被完全除去。 即，具有200厚度之多孔質化矽基體係被除去 ，除去防止蝕刻膜之氮化矽層後，在S i 〇2上形成 0 . 1 W m得之單晶矽層。 其次，藉由一般之CVD法在非多孔質矽單晶上毅積 1 w m高品質之電子晶膜矽單晶膜，澱積條件如下。 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度逍用中國國家標毕(CNS)甲4規格(210X297公*) 81. 5. 20,000(H) _ 24 _ 232116^ Λ 6 116 經濟部中央標準局貝工消費合作社印览 1( 2c 1 2- 1 Ο Ο 〇 S c c m 載送氣體：H 2……2 3 0 ^ /m i n 基體溫度（第2溫度）：1080¾ 壓力：8〇Torr 成長時間：2 m i η 藉透過電子顯微鏡觀察其剖面，結果確認矽層上並未 被導入新的結晶缺陷，形成被維持為良好結晶性之大約 1 jum厚SO I構造。 另一方面有關測定之孔及其他電特性亦可知與一般之 基板矽之特性沒有任何差異。 實施例3 首先在5 0%氫氟酸溶液中對2 0 ◦ wm厚度之P型 (100)單晶矽基體施予陽極生成。這時電流密度係 100mA/cm2。此時之多孔質化速度僳8. 4wm /分鐘，所以經24分鐘後200//πι厚之P型（100 )矽基體即全部被多孔質化。 其次，藉由電漿CVD法在該Ρ型（100)多孔質 矽基體上低溫成長◦ . 1 w m矽晶膜層。澱積條件係依如 下者： (請先閲讀背面之注意事項再填寫木") 訂* 線· 本紙張尺度逍用中國國家標準（CNS)甲4規格（210X297公¢) -25 - 經濟部中央標準局負工消费合作社印製 24 五、發明説明（） 氣體：S i Η 4 高頻電力：1 Ο 0 W 溫度（第1溫度）：8 0 0 ¾ 壓力：lxlO_2Torr 成長速度：2. 5nm/秒 其次，在此晶膜層表面重叠施予光學研摩之熔融石英 玻璃基體，在氧氣氛中於8〇0t：加熱0. 5小時，即可 使二個基體堅牢地粘合在一起。 繼而以電漿CVD法澱積0. 1/im氮化矽做為防止 触刻膜，被覆粘阽之二枚基體，藉由反應性離子蝕刻僅除 去多孔質基體上的氮化膜。 其後在不攪拌下以4 9%氫氟酸與乙醇及3 0%過氧 化氫水之混合液（1 : 5)選擇性蝕刻該粘合之基體。 6 2分鐘後只有單晶矽層未被蝕刻而留下，以箪晶矽做為 阻止蝕刻之材料，多孔質矽基體俗被選擇性蝕刻被完全除 去。 卽，具有2 0 0 厚度之多孔質化矽基體係被除去 ，除去防止蝕刻膜之氮化矽層後，熔融石英玻璃基體上係 形成0.lwm厚之單晶矽層。 其次，藉由一般之CVD法在非多孔質矽單晶上澱積 1 w m高品質之電子晶膜矽單晶膜，澱積條件如下。 (請先閲讀背面之注意事項再塡寫木玎) 本紙張尺度遑用中a Β家標準(CNS)甲4規格（210X297公釐） -26 — 21Λ知丄 Λ 6 Β 6 經濟部屮央標準局貝工消费合作社印51 25 ί 2 C 1 2 - 1 Ο 〇 〇 s c c m 載送氣體：Η 2……2 3 0 j? / m i η 基體溫度（第2溫度）：1080 ¾ 壓力：80Torr 成長時間：2 m i η 藉透過電子顯微鏡觀察其剖面，結果確認矽層上並未 被導入新的結晶缺陷，形成被維持為良好結晶性之大約 1 w m厚S Ο I構造。 另一方面有關測定之孔及其他電特性亦可知與一般之 基板矽之特性沒有任何差異。 實施例4 首先在5 0%氫氟酸溶液中對2 0 ◦ 厚度之P型 (10〇)單晶矽基體施予陽極生成。這時電流密度僳 lOOmA/cm2。此時之多孔質化速度傜8. 4//m /分鐘，所以經24分鐘後20〇wm厚之P型（100 )矽基體即全部被多孔質化。 其次，藉由液相成長法在該P型（100)多孔質矽 基體上低溫成長◦. 5wm矽晶膜層。澱積條件偽依如下 者： (請先閲讀背而之注意事項再填寫木 本紙張尺度逍用中Η國家標準（CNS)肀4規格（210x297公釐） -11 - 經濟部中央#準局β工消费合作社印51 払丄 Λ 6 Π 6 — 五、發明説明（） 溶劑：錫 成長溫度（第1溫度）：900它 成長氣氛：氫 成長時間：5分鐘 其次，在此晶膜層表面重叠施予光學研摩之熔融石英 玻璃基體與矽基體，在氣氣氛中於900 °C加熱〇. 5小 時，即可使二個基體堅牢地粘合在一起。 繼而以電漿C V D法澱積0 . 1 w m氮化矽做為防止 蝕刻膜，被覆粘貼之二枚基體，藉由反應性離子蝕刻僅除 去多孔質基髏上的氮化膜。 其後在不攪拌下以4 9%氫氟酸與乙醇及3 0%過氧 化氫水之混合液（1〇 : 1)選擇性蝕刻該粘合之基體。 8 2分鐘後只有單晶矽層未被蝕刻而留下，以單晶矽做為 阻止蝕刻之材料，多孔質矽基體偽被選擇性蝕刻，被完全 除去。 即，具有20〇wm厚度之多孔質化矽基體係被除去 ，除去防止蝕刻膜之氮化矽層後，熔融石英玻璃基體上偽 形成0. 5wm厚之單晶砂層。 其次，藉由一般之CVD法在非多孔質矽單晶上澱積 1 w m高品質之電子晶膜矽單晶膜，澱積條件如下。 (請先閲讀背而之注竞事項再填，τίΐ本g) 裝· 訂· 本紙張尺度逍用中國Β家標準（CNS) Τ 4規格（210 X 297公龙） 21Η^± Λ 6 Η 6 經濟部中央梂準局EX工消费合作社印製 27 五、發明説明（） 氣體源：S i Η 2 C 1 2 …1 Ο ◦ ◦ s c c m 載送氣體：H 2……2 3 0 ί /m i n 基體溫度（第2溫度）：108010 壓力：80Τ〇γγ 成長時間：2 m i η 藉透過電子顯微鏡觀察其剖面，結果確認矽層上並未 被導入新的結晶缺陷，形成被維持為良好結晶性之大約 1. 厚 SOI 構造。 另一方面有關測定之孔及其他電特性亦可知與一般之 基板矽之特性没有任何差異。 實施例5 首先在5 氫氟酸溶液中對2 0 0 wm厚度之P型 (100)單晶矽基體施予陽極生成。這時電流密度偽 100mA/cm2 〇此時之多孔質化速度係8. 4wm /分鐘，所以經24分鐘後2〇〇/um厚之η型（100 )矽基體即全部被多孔質化。 其次，藉由減壓CVD法在該η型（100)多孔質 矽基體上低溫成長◦. 5 w m矽晶膜層。澱積條件係依 如下者： (請先閱讀背而之注惡事項洱项寫木頁) 裝· ，^- 線_ 本紙張尺度逍用中《«家樣準（CNS)甲4規格（2丨0X297公釐） Λ 6 Η 6 經濟部中央櫺ΜΓ局貝工消费合作社印级 28 五、發明説明（） 氣體源：SiH< 8〇〇sccm 載送氣體：H2 150J? /分鐘 溫度（第1溫度）：850t： 壓力：lxlO-ZTorr* 成長速度：3. 3nm/秒 其次，在此晶膜層表面重叠施予光學研摩之熔融石英 玻璃基體，在氣氣氛中於800 °C加熱0. 5小時，即可 使二値基體堅牢地粘合在一起。 繼而以電漿CVD法澱積0. 1/Lim氮化矽做為防止 蝕刻膜，被覆粘阽之二枚基體，藉由反應性離子蝕刻僅除 去多孔質基體上的氮化膜。 其後在不攪拌下以4 9%氫氟酸選擇性蝕刻該粘合之 基體。7 8分鐘後只有單晶矽層未被蝕刻而留下，以單晶 矽做為阻止蝕刻之材料，多孔質矽基體傷被選擇性蝕刻， 被完全除去。 即，具有2 0 ◦ 厚度之多孔質化矽基體像被除去 ，除去防止蝕刻膜之氮化矽層後，熔融石英玻璃基體上偽 形成0. 5wm厚之單晶矽層。 其次，藉由一般之CVD法在非多孔質矽單晶上殿積 1 w m高品質之電子晶膜矽單晶膜，澱積條件如下。 (請先閲讀背而之注您事項再项寫木玎) 本紙張尺度边用中8 a家標準(CNS)>F4規格(210X297公tf) _ Λ 6 B6 經濟部中央標準局员工渭设合作社印製 五、發明説明（） 氣體源：S i H2C I2 …lOOOsccm 載送氣體：H2 ...... 230 i?/m i η 基體溫度（第2溫度）：1 0 8 ◦ °C 壓力：8 ◦ T 0 r r 成長時間：2分鐘 藉透過電子顯微鏡觀察其剖面，結果確認矽層上並未 被導入新的結晶缺陷，形成被維持為良好結晶性之大約 1. 5wm厚SOI構造。 另一方面有關測定之孔及其他電待性亦可知與一般之 基板矽之特性没有任何差異。 實施例6 首先在5 0%氫氟酸溶液中對2 0 0 wm厚度之P型 (100)單晶矽基體施予陽極生成。這時電流密度係 l〇0mA/cm2 〇此時之多孔質化速度像8. 4wm /分鐘，所以經24分鐘後200wm厚之P型（100 )矽基體即全部被多孔質化。 其次，藉由偏壓濺鍍法在該P型（100)多孔質矽 基體上低溫成長0 . 0 5 w m非多孔質單晶矽晶膜層。澱 積條件傜依如下者： (請先閲讀背面之注意事項#塡窝木页) 本紙張尺度通用中國國家標準（CNS)T4規格（210X297公及） ΫΛ j- A 6 B6 五、發明説明（30) (基體表面洗滌條件） R F頻率： 高頻率電力： 溫度： 氛氣壓力： 洗滌時間： 範直流偏壓： 基體直流偏壓：
1 Ο Ο Μ Η z 5 W 3 8 Ο 1C 15X10
_ 3 Τ ο r r 5分 -5 V + 5 V (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消费合作社印製 (澱積條件） R F頻率： 高頻率電力： 溫度（第1溫度） 氣氣壓力： 成長時間： 成長膜厚： 靶直流偏壓： 基體直流偏壓：
1 0 0 Μ Η z 1 0 0 W 3 8 0 t： 1 5 X 1 0 ·3 T o r r 4分 0 . 0 5 w m -1 5 0 V + 1 0 V 其次，在此晶膜層表面重叠施予光學研摩之熔融石英 (fuzed Silica)玻璃基體與矽基體，在氧氣氛中於 6〇0它加熱0. 5小時，即可使二個基髏堅牢地粘合在 一起。 本紙張尺度遑用中11 a家標準(CNS)甲4規格(210x297公釐) 81. 5. 20,000(H) 裝- -32 - A6 B6 五、發明説明（31) 繼而以電漿CVD法澱積0. lium氮化矽做為防止 独刻膜，被覆粘阽之二枚基體，藉由反應性離子蝕刻僅除 去多孔質基體上的氮化膜。 其後在不攪拌下以含缓衝劑氫氣酸（3 6%氟化銨與 4. 5%氫氟酸之混合水溶液）與乙醇之混合液（10 : 1)選擇性蝕刻該粘合之基體，2 7 5分鐘後只有非多孔 質矽單晶層未被蝕刻而留下，以單晶矽做為阻止蝕刻之材 料，多孔質矽基體係被選擇性蝕刻，被完全除去。 對該蝕刻液之非多孔質矽單晶的蝕刻速率僳極低， 275分鐘後亦為50埃以下，與多孔質層之蝕刻速率的 選擇比偽達10之五次方以上，非多孔質層之蝕刻（數十 埃）條就所減少膜厚而言為可在實用上忽視之程度者。 即，具有200厚度之多孔質化矽基體係被除去 ，除去防止蝕刻膜之氮化矽層後，熔融石英玻璃基體上像 形成◦. 〇5wm厚之單晶矽層。 其次，藉由一般之CVD法在非多孔質矽單晶上澱積 1 W m高品質之電子晶膜矽單晶膜，澱積條件如下。 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再塡寫本頁) 氣體源：S i H2C l2—l〇〇〇sccm 載送氣體：Η 2……2 3 0 ί /m i η 基體溫度（第2溫度）：1 0 8 0 °C 力：80Torr 成長時間：2分鐘 本紙張尺度逍用中國國家樣準(CNS)甲4規格(210X297公釐) -33 - 81. 5. 20.000(H) A 6 B6 五、發明説明（3¾ 藉透過電子顯撤鏡觀察其剖面，結果確認矽層上並未 被導入新的結晶缺陷，形成被維持為良好結晶性之大約 1 wm厚SO I構造。 另一方面有關測定之孔及其他電特性亦可知與一般之 基板矽之特性沒有任何差異。 實施例7 在50%氫氟酸溶液中對20〇Wm厚度之P型（ 1 0 0)單晶矽基體施予陽極生成。這時電流密度偽 10〇mA/cm2。此時之多孔質化速度偽8. 4wm /分鐘，所以經24分鐘後200wrn厚之p型（1〇〇 )矽基體即全部被多孔質化。 其次，藉由偏壓濺鍍法在該P型（1〇〇)多孔質砂 基體上低溫成長5 w m非多孔質單晶矽晶膜層。殺 積條件條依如下者： 經濟部中央標準局員工消费合作社印製
1 0 0 Μ Η Z 5 W 3 8 0 ¾ 15X10 3Torr 5分鐘 -5 V + 5 V (基體表面洗滌條件） R F頻率： 高頻率電力： 溫度： 氛氣壓力： 洗滌時間： 革巴直流偏壓： 基體直流偏壓： 81. 5. 20r000(fl) (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度通用中8國家標準(CNS)甲4規格(210X297公¢) 21UL·! A6 B6 經濟部中央標準局員工消費合作社印製 五、發明説明（33) (澱積條件） RF頻率： 100MHz 高頻率電力： 100W 溫度（第1溫度）： 3801C 氣氣壓力： 15Xl〇_3Torr 成長時間： 4分鐘 成長膜厚： 0.05/im 靶直流偏壓： -1 5 0 V 基體直流偏壓： +10V 其次，在此晶膜層表面重β施予光學研摩之熔融石英 玻璃基體與矽基體，在氧氣氛中於600C加熱0. 5小 時，即可使二個基體堅牢地粘合在一起。 繼而以電漿C V D法澱積0 . 1 w m氮化矽做為防止 會虫刻膜，被覆粘貼之二枚基體，藉由反應性離子蝕刻僅除 去多孔質基體上的氮化膜。 其後在攪拌下以含緩衝劑氫氣酸（3 6 %氟化銨與 4. 5%氫氟酸之混合水溶液）與30%過氣化氫水之混 合液（1 : 5)選擇性蝕刻該粘合之基體，190分鐘後 只有非多孔質矽單晶層未被蝕刻而留下，以單晶矽做為阻 止蝕刻之材料，多孔質矽基體偽被選擇性蝕刻，完全被除 去。 卽，具有2 0 0 wm厚度之多孔質化矽基體僳被除去 (請先閱讀背面之注意事項再塡寫本頁) 本紙張尺度遑用中HB家標準(CNS)甲4規格(210X297公度）_ 35 _ 81. 5. 20,000(H) Λ6 Β6 ΟΛΛηί, 五、發明説明（34) (請先閱讀背面之注意事項再填寫本頁) ，除去防止蝕刻膜之氮化矽層後，熔融石英玻璃基體上像 形成0. 05Wm厚之單晶矽層。 其次，藉由一般之CVD法在非多孔質矽單晶上澱積 1 w m高品質之電子晶膜矽單晶膜，澱積條件如下。 氣體源：S i H2C lflOOOsccm 載送氣體：H2 ...... 230 j?/m i η 基體溫度（第2溫度）：108〇1C 壓力：8〇Torr 成長時間：2分鐘 藉透過電子顯微鏡觀察其剖面，結果確認矽層上並未 被導入新的結晶缺陷，形成被維持為良好結晶性之大約 1 wm厚SO I構造。 另一方面有關測定之孔及其他電特性亦可知與一般之 基板矽之特性沒有任何差異。 經濟部中央標準局員工消費合作社印製 實施例8 在50%氫氟酸溶液中對20〇wm厚度之P型（ 10 0)單晶砂基體施予陽極生成。這時電流密度偽 100mA/cm2 〇此時之多孔質化速度傜8. 4/im /分鐘，所以經24分鐘後20〇Wm厚之P型（100 )矽基體即全部被多孔質化。 其次，藉由偏壓濺鍍法在該P型（1〇〇)多孔質砂 81. 5. 20.000(H) 本紙張尺度逍用中a Η家樣準(CNS)甲4規格(210X297公*) 2116^1 Α6 -—-----Β6 五、發明説明（35) 基體上低溫成長0. 05邦多孔質單晶矽晶膜層。滕 積條件係依如下者： (基體表面洗滌條件） R F頻率： 高頻率電力： 溫度： S氣壓力： 洗滌時間： 範直流偏壓： 基體直流偏壓：
1 Ο Ο Μ Η 5 W 3 8 0^ 15xi〇-3rp〇r> 5分鐘 ~ 5 V + 5 V (請先閱讀背面之注意事項再塡寫本頁) 裝- 訂_ 經濟部中央標準局員工消#合作社印製 (澱積條件） R F頻率： 高頻率電力： 溫度（第1溫度）·· 贏氣壓力： 成長時間： 成長膜厚： 範直流偏壓： 基體直流偏壓： 1 0 0 Μ Η Z 1 0 0 W 3 8 0 ¾ 1 5 X 1 〇 -3 T o r 4分鐘
0 . 0 5 /i m -1 5 0 V + 1〇V 其次，在此晶膜層表面重叠施予光學研摩之熔融石英 玻璃基體與矽基體，在氧氣氛中於6001C加熱0· 5小 本紙張尺度逍用中B矚家標準(CNS)甲4規格(210X297公4) -37 - 81. 5. 20.000(H) 2116^^ A 6 B6 五、發明説明（36) 時，即可使二個基體堅牢地粘合在一起。 繼而以電漿CVD法澱積0. 1/im氮化矽做為防止 触刻膜，被覆粘阽之二枚基體，藉由反應性離子蝕刻僅除 去多孔質基體上的氮化膜。 其後在攪拌下以含緩衝劑氫氟酸（3 6 %氟化銨與 4. 5%氫氟酸之混合水溶液）選擇性蝕刻該粘合之基體 ,2 5 8鐘後只有非多孔質矽單晶層未被蝕刻而留下，以 單晶矽做為阻止蝕刻之材料，多孔質矽基體係被選擇性独 刻完全被除去。 即，具有2 0 0 /im厚度之多孔質化矽基體係被除去 ，除去防止蝕刻膜之氮化矽層後，熔融石英玻璃基體上像 形成0. 05wm厚之單晶矽層。 其次，藉由一般之C V D法在非多孔質矽單晶上澱積 1 wm高品質之電子晶膜矽單晶膜，澱積條件如下。 氣體源：S i H2C I2 …lOOOsccm 載送氣髏：H2 ...... 230 9. / m \ η 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再塡寫本頁) 基體溫度（第2溫度）：1 ◦ 8 ◦ °C 壓力：80Torr 成長時間：2分鐘 藉透過電子顯微鏡觀察其剖面，結果確認矽層上並未 被導入新的結晶缺陷，形成被維持為良好結晶性之大約 1 w m厚S Ο I構造。 本紙張尺度遑用中國國家樣準(CNS)甲4規格(210x297公釐) -38 - 81. 5. 20.000(H) 五、發明説明（37) 另一方面有關測定之孔及其他電特性亦可知與一般之 基板矽之特性没有任何差異。 實施例9 在氫氟酸溶液中對2 0 0 W 單晶矽基體施予陽極生成。 陽極化生成條件如下。 厚度之P型（1 ◦ 0 ) (請先閱讀背面之注意事項再塡寫本頁) 印加電壓： 電流密度： 陽極生成溶液：H F 時間： 多孔質矽之厚度： 細孔率 2 . 6 ( V ) 30 (mA*cm-2) Η 2 Ο : C 2Η 5〇 Η = 1 1 . 6小時 2 Ο Ο y m 5 6 ( 96 ) 經濟部中央標準局員工消費合作社印製 其次，藉由偏壓濺鍍法（以下簡稱為BS法）在該Ρ 型（100)多孔質矽基髏上低溫成長0. 矽晶 膜層。澱積條件傜依如下者： 本紙張尺度逍用中國國家樣华(CNS)甲4規格(210x297公;¢) 81. 5. 20.000(H) -39 - 2116L1 A 6 B6 五、發明説明（38) 表面洗滌條件 溫度： 3 8 0 1C 氣氛： 氬 壓力： 15 m To 基體電位 5 V 靶電位 — 5 V 高頻率電力： 5 W R F頻率數： 10 0 Μ Hz (請先閱讀背面之注意事項再塡寫本頁) 經濟部中央標準局員工消費合作社印製 (澱積條件） R F頻率： 高頻率電力： 溫度（第1溫度）： ®氣壓力： 成長時間： 成長膜厚： 革巴直流偏壓： 基體直流偏壓：
1 0 〇 Μ Η z 1 Ο 0 W 3 8 Ο 1C 5 m Τ ο r r 4分鐘 Ο . Ο 5 y m -15 0V + 1 0 V 其次，在此晶膜層表面重疊另一表面上形成有 5 0 0 0埃氧化層的矽基體，在氧氣氛中於6 0 0ΊΟ加熱 〇. 5小時，即可使二個基體堅牢地粘合在一起。 其後在不攪拌下以4 9%氫氟酸與乙醇及3 0%過氣 本紙張尺度逡用中國國家標準(CNS)甲4規格(210X297公*) -40 - 81. 5. 20.000(H) 2116^1 A 6 B6 經濟部中央標準局貝工消費合作社印製 五、發明説明（39) 化氫水之混合液（1 0 : 6 : 50)選擇性蝕刻該粘合之 基體。65分鐘後只有非多孔質矽單晶層未被蝕刻而留下 ，以非多孔質單晶矽做為阻止蝕刻之材料，多孔質矽基體 像被選擇性蝕刻，完全被除去。 卽具有2 0 0 wm厚之被多孔質化的矽基髏係被除去 ，在S i 〇2上形成具有◦. 05ium厚之非多孔質矽單 晶層。 其次，藉由一般之C V D法在非多孔質矽單晶上澱積 1 // m高品質之電子晶膜矽單晶膜，澱積條件如下。 氣體源：S i H2C 1 2…1 ◦00 s c cm 載送氣體：Η 2……2 3 0 ^ /m i η 基體溫度（第2溫度）：1〇8〇°C 壓力：80Torr 成長時間：2分鐘 藉透過電子顯微鏡觀察其剖面，結果確認依B D法之 砂層及依C V D法之矽層上並未被導入新的結晶缺陷，形 成被維持為良好結晶性之大約1 厚SO I構造。 另一方面有關測定之孔及其他電特性亦可知與一般之 基板矽之特性没有任何差異。 實施例1 0 在氫氟酸溶液中對200wm厚度之P型（1〇〇) (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度通用中國國家樣準(CNS)甲4規格(210x297公龙) _ 41 一 81. 5. 20,000(H) 經濟部中央標準局員工消费合作社印製 2116^1 五、發明説明（40) 單晶矽基體施予陽極生成。 陽極化生成條件偽與實施例9一樣。 其次，藉由MBE (分子線電子晶膜）法在該P型（ 100)多孔質矽基體上低溫成長0. 1/zm非多孔質單 晶矽晶膜層。澱積條件偽依如下者：
溫度（第1溫度）： 70〇1C 壓力·· lxiO-9Tor*r· 成長速度： O.lnm/秒 其次，在此晶膜層表面重叠另一表面上形成有 5 0 0 ◦埃氧化層的矽基體，在氣氣氛中於7 0 ου加熱 ◦. 5小時，即可使二個基體堅牢地粘合在一起。 其後在不攪拌下以含缓衝劑氫氟酸（3 6%氟化銨與 4. 5%氫氟酸之混合水溶液）與乙醇與30%過氣化氫 之混合液（1 0 : 6 : 50)選擇性蝕刻該粘合之基體， 2 0 5分鐘後只有非多孔質矽單晶層未被蝕刻而留下以非 多孔質單晶矽做為阻止蝕刻之材料，多孔質矽基體係被選 擇性蝕刻，完全被除去。 即，具有2 0 0 /im厚度之多孔質矽基體傜被除去， 在Si〇2上形成0.lWm厚之非多孔質矽單晶層。 其次，藉由一般之CVD法在非多孔質矽單晶上澱積 5 /im高品質之電子晶膜，澱積條件如下。 本紙張尺度逍用中國國家«準(CNS)肀4規格(210x297公*) 81. 5. 20.000(H) (請先閱讀背面之注意事項再填寫本頁) 裝- 訂- -42 - A 6 B6 五、發明説明（41) 氣體源: S i H2C 1 2…1 00◦ s c cm 載送氣體：H 2……2 3 0 il / m i η 基體溫度（第2溫度） 力：80Torr 成長時間：2 m i η 1 0 8 0 ¾ 藉透過電子顯微鏡觀察其剖面，結果確認藉由MBE 法之矽層及C VD法之矽層上並未被導入新的結晶缺陷， 被維持為良好結晶性。 另一方面有關測定之孔及其他電特性亦可知與一般之 基板矽之特性沒有任何差異。 實施例1 1 在氫氟酸溶液中對SOOwm厚度之P型（100) 單晶矽基體施予陽極生成。 陽極化生成條件係如下。 (請先閱讀背面之注意事項再填寫本頁) -裝· 訂* 經濟部中央標準局員工消費合作社印製 印加電壓： 電流密度： 陽極化生成溶液： 多孔質矽之厚度： 細孔率： 2 . 6 V 3 0 ( m A * c m ' HF ： H2〇 ： C2H5〇H = 1:1:1 2 0 0 w m 5 6% 本紙張尺度邋用中國困家標準(CNS)甲4規格(210x297公釐) -43 - 81. 5. 20,000(H) Γ.Μ
66 AB 經濟部中央櫺準局員工消費合作社印製 五、發明説明（4¾ 其次，藉由電漿CVD法在該P型（100)多孔質 矽基體上低溫成長0.lwm矽晶膜層。澱積條件像依如 下者： 氣體：S i Η 4 高頻電力：1 0 ◦ W 溫度（第1溫度）：800Ό 壓力：1X1〇_2 Torn 成長速度：2. 5nm/秒 其次，在此非多孔質矽單晶膜層表面重叠另一表面上 形成有5000埃氧化層之矽基體，在氮氣氛中於 8001C加熱0. 5小時，即可使二値基體堅牢地粘合在 一起。 其後在不攪拌下以4 9%氫氟酸及3 0%過氧化氫水 之混合液（1 : 5)選擇性蝕刻該粘合之基體。62分鐘 後只有非多孔質矽單晶層未被蝕刻而留下，以非多孔質單 晶矽做為阻止蝕刻之材料，多孔質矽基體偽被選擇性蝕刻 ,完全被除去。 即，具有200厚度之多孔質化矽基體偽被除去 ，在S i 〇2上形成0. 1 厚之非多孔質矽單晶層。 其次，藉由一般之CVD法在非多孔質矽單晶上澱積 5高品質之電子晶膜，澱積條件如下。 (請先閱讀背面之注意事項再填寫本頁) 裝· 訂- 本紙張尺度逍用中國國家標毕(CNS)甲4規格(210X297公*) -44 - 81. 5. 20,000(H) A 6 B6 2116-1 五、發明説明（43) (請先閱讀背面之注意事項再填寫本頁) 氣體源 1 S i H2C 1 2…1 000 s c cm 載送氣體：Η 2……2 3 0 5 /m i η 基體溫度（第2溫度）：108010 壓力：8〇Τογ·γ 成長時間：1 ◦分鐘 藉透過電子顯徹鏡觀察其剖面，結果確認矽層上並未 被導入新的結晶缺陷，被維持為良好結晶性。 另一方面有關測定之孔及其他電持性亦可知與一般之 基板矽之特性沒有任何差異。 實施例1 2 在氫氟酸溶液中對200/im厚度之Ρ型（100) 單晶矽基體施予陽極生成。 陽極化生成條件如下： 印加電壓： 經濟部中央標準局員工消費合作社印製 2 . 6 V 3 0 m A ♦ c m 2 H F : Η 2〇 ： C 2Η 5〇 Η = 1:1:1 2 Ο Ο /i m 5 6 % 電流密度： 陽極化生成溶液 多孔質矽厚度： 細孔率： 其次，藉由液相成長法在該P型（100)多孔質矽 本紙張尺度遑用中國困家標準（CNS)甲4規格(210X297公龙)—ΤΤΓΖ 81. 5. 20,000 (H) 2116^1 A 6 B6 經濟部中央標準局員工消费合作社印製 五、發明説明（44) 基體上低溫成長0 . 5 Zi m非多孔質單晶矽晶膜層。澱積 條件傜依如下者： 溶劑：S η 成長溫度：900Ό 成長氣氛：氫 成長時間：5分鐘。 其次，在此晶膜層表面重β另一表面形成有5000 埃氣化層之矽基體，在氮氣氛中於9 0 ◦ C加熱0 . 5小 時，即可使二個基體堅牢地粘合在一起。 其後在不攪拌下以4 9%氫氟酸與乙醇及3 0%之混 合液（10 : 1)選擇性蝕刻該粘合之基體。82分鐘後 只有非多孔質矽單晶層未被蝕刻而留下，以單晶矽做為阻 止蝕刻之材料，多孔質矽基體係被選擇性蝕刻，完全被除 去。 即，具有200wm厚度之多孔質矽基體係被除去， 在S i 〇2上形成0. 5wm厚之單晶砂層。 其次，藉由一般之CVD法在非多孔質矽單晶上澱積 5 /i m高品質之電子晶膜，澱積條件如下。 (請先閱讀背面之注意事項再塡寫本頁) 裝· 本紙張尺度逍用中 B家樣华(CNS)甲4規格(210x297公釐） 20,000 (H) -46 ~ r.J - Λ 4 c A 6 B6 五、發明説明（45) (請先閱讀背面之注意事項再填寫本頁) 氣體源：S i H2C 1 2…1 000s c cm 載送氣體：Η 2……2 3 0 i? / m i η 基體溫度（第2溫度）：108010 壓力：80Torr 成長時間：10分鐘 藉透過電子顯徹鏡觀察其剖面，結果確認矽層上並未 被導入新的結晶缺陷，被維持為良好結晶性。 另一方面有關測定之孔及其他電持性亦可知與一般之 基板矽之特性沒有任何差異。 實施例1 3 在氫氣酸溶液中對200/um厚度之P型（100) 單晶矽基體施予陽極生成。 印加電壓： 經濟部中央標準局员工消費合作社印製 2 . 6 V 30mA ♦ cm'2 H F : Η 2〇 : C 2H 5〇 Η = 1:1:1 2 0 0 w m 5 6% 電流密度： 陽極化生成溶液 多孔質矽厚度： 細孔率： 其次，藉由減壓CVD法在該P型（100)多孔質 本紙張尺度遑用中β β家標準(CNS)甲4規格(210父297公釐） -47 - 81. 5. 20,000(Η) 經濟部中央標準局W工消費合作社印製 A6 B6 五、發明説明（ 矽基體上低溫成長0. lwm矽晶膜層。澱積條件係依如 下者： 氣體源：S i Η 4 載送氣體：Η 2 溫度（第1溫度）：850¾ 歷力：lxi〇_2Torr 成長速度：3. 3nm/秒 其次，在此晶膜層表面重叠另一表面形成有5000 埃氧化層之矽基體，在氮氣氛中於9 0 0 °C加熱0 . 5小 時，即可使二個基體堅牢地粘合在一起。 其後在不攪拌下以4 9%氫氟酸選擇性蝕刻該粘合之 基體。78分鐘後只有非多孔質矽單晶層未被蝕刻而留下 ，以非多孔質單晶矽做為阻止蝕刻之材料，多孔質矽基體 像被選擇性蝕刻，完全被除去。 即，具有2 0 0 /im厚度之多孔質化矽基體係被除去 ，在S i 〇2上形成◦. 1 厚之單晶矽層。 其次，藉由一般之C V D法在非多孔質矽單晶上澱積 1 w m高品質之電子晶膜，澱積條件如下。 (請先閲讀背面之注意事項再填寫本頁) 訂_ _焯 81.9.25,000 Α6 Β6
1 0 8 0 1C 五、發明説明（47) 氣體源：S i H2C 1 2…1 000 s c cm 載送氣體：Η 2……2 3 0 5 /m i η 基體溫度（第2溫度） 壓力：80Torr 成長時間：2分鐘 藉透過電子顯微鏡觀察其剖面，結果確認矽層上並未 被導入新的結晶缺陷，被維持為良好結晶性。 另一方面有關測定之孔及其他電特性亦可知與一般之 基板矽之特性沒有任何差異。 實施例1 4 在氫氟酸溶液中對200Wm厚度之P型（100) 單晶矽基體施予陽極生成。陽極生成條件如下。 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局貝工消费合作社印製 印加電壓： 電流密度： 陽極化生成溶液：
2.6V 30mA ♦ cm-2 HF ： H2〇 ： C2H5〇H 時間： 多孔質矽厚度： 細孔率： 1 . 6小時 2 0 〇 y m 5 6 96 本紙張尺度通用中國國家樣準(CNS)甲4規格(210x297公*) —49 一 81. 5. 20.000(H) A6 B6 五、發明説明（4$ 其次，藉由偏壓濺鍍法（以下稱BS法）在該P型（ 100)多孔質矽基體上低溫成長0. 〇5wm矽晶膜層 。澱積條件傺傜如下者： 表面洗滌條件 溫度： 氣氛： 壓力： 基體電位 靶電位 高頻率電力： R F頻率數： 3 8 0 Ί0 氬 15m To 5 V -5 V 5 W 1 0 0 Μ Η z (請先閱讀背面之注意事項再塡寫本頁) 經濟部中央標準局員工消費合作社印製 (澱積條件） R F頻率： 高頻率電力： 溫度（第1溫度）： 氬氣壓力： 成長時間： 成長膜厚： 靶直流電壓： 基體直流電壓：
1 0 0 Μ Η 1 0 0 W 3 8 0 °C 5 m Tor 4分鐘 0 . 0 5 w m -15 0V + 1 0 V 其次在此晶膜層表面重叠另一表面形成有5 ◦ 0 0埃 本紙張尺度逍用中國B家標毕(CNS)甲4規格(210x297公龙) -50 - 81. 5. 20,000(H) 21 A6 B6 五、發明説明（49) 氣化層之矽基體，在氣氣氛中於600t：加熱〇. 5小時 ，堅固地粘合兩値矽基體。 其後在不攪拌下以含緩衝劑氫氟酸（3 6 %氟化銨與 4. 5%氫氟酸之混合水溶液）與乙醇之混合液（10 : 1)選擇性蝕刻該粘合之基體，275分鐘後只有非多孔 質矽單晶層未被蝕刻而留下，以非多孔質單晶矽做為阻止 蝕刻之材料，多孔質矽基體俗被選擇性蝕刻，被完全除去 〇 即，具有200厚度之多孔質矽基體僳被除去， 在S i 〇2上形成0. 05wm非多孔質矽單晶層。 其次，藉由一般之CVD法在非多孔質矽單晶上澱積 1wm高品質之電子晶膜單晶矽膜，澱積條件如下。 氣體源：SiH2Clr"10〇0sccm 載送氣體：H2 ...... 230 5/m i η 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再塡寫本頁) 基體溫度（第2溫度）：1 08010 IE 力：80Torr 成長時間：2分鐘 藉透過電子顯撤鏡觀察其剖面，結果確認矽層上並未 被導入新的結晶缺陷，形成被維持為良好結晶性之大約 1 厚SO I構造。 另一方面有關測定之孔及其他電特性亦可知與一般之 基板矽之特性没有任何差異。 本紙張疋度逍用中國國家標準(CNS)甲4規格(210x297公*) -51 - 81. 5. 20,000(H) 印加電壓： 電流密度： 陽極化生成溶液 時間： 多孔質矽厚度： 細孔率： A6 B6 五、發明説明（50) 實施例1 5 在氫氟酸溶液中對200/im厚度之P型（100) 單晶矽基體施予陽極生成。陽極生成條件如下。
2 . 6 V 30mA * cm'2 HF ： H2〇 ： C2H5〇H = 1:1:1 1 . 6小時 2 0 0 /i m 5 6 96 (請先閱讀背面之注意事項再塡寫本頁) 丁 其次，藉由偏壓濺銨法（以下簡稱為 型（100)多孔質矽基體上低溫成長〇 & υ b w m矽晶 膜層。澱積條件係係如下者： 經濟部中央標準局员工消費合作社印製
A6 B6 五、發明説明（51) 表面洗滌條件 溫度： 3 8 〇 氣氛： 氬 壓力： 15 m 基體電位 5 V 靶電位 — 5 V 高頻率電力： 5 W R F頻率數： 10 0 Μ r (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 (澱積條件） R F頻率： 高頻率電力： 溫度（第1溫度） 氬氣壓力 成長時間 成長膜厚 範直流電壓： 基體直流電壓
1 Ο Ο Μ Η Z 1 Ο 0 W 3 8 Ο t： 5 m T o r r 4分鐘 Ο . Ο 5 /u m -15 0V + 1 0 V 其次在此晶膜層表面重叠另一表面上形成有5 Ο Ο Ο 埃氣化層的矽基體，在氧氣氛中於600¾加熱Ο. 5小 時，即可使二値基體堅牢地粘合在一起。 其後在不攪拌下以含緩衝劑氫氟酸（3 6%氟化銨與 本紙張尺度遑用中國國家«準(CNS)甲4規格(210x297公*) -53 - 81. 5. 20.000(H) A 6 B6 經濟部中央標準局負工消費合作社印製 五、發明説明（5¾ 4. 5%氫氟酸之混合水溶液）與乙醇之混合液（10 : 1)選擇性蝕刻該粘合之基體，190分鐘後只有非多孔 質矽單晶層未被蝕刻而留下，以非多孔質單晶矽做為阻止 蝕刻之材料，多孔質矽基體偽被選擇性蝕刻，被完全除去 Ο 即，具有200厚度之多孔質矽基體偽被除去， 在S i 〇2上形成◦. 〇5/im非多孔質砂單晶層。 其次，藉由一般之CVD法在非多孔質矽單晶上澱積 1 w m高品質之電子晶膜單晶矽膜，澱積條件如下。 氣體源：S i H2C 1 2…1 ◦〇◦ s c cm 載送氣體：H2 ...... 230 i η 基體溫度（第2溫度）：1080°C 力：80Tor*r* 成長時間：2分鐘 藉透過電子顯徹鏡觀察其剖面，結果確認矽層上並未 被導入新的結晶缺陷，形成被維持為良好結晶性之大約 1 wm厚SO I構造。 另一方面有關測定之孔及其他電特性亦可知與一般之 基板矽之特性没有任何差異。 實施例1 6 在氫氟酸溶液中對2〇0wm厚度之P型（1〇〇) (請先閱讀背面之注意事項再塡寫本頁) 丁 本紙張尺度逍用中國國家樣準(CNS)甲4規格(210x297公货） 81. 5. 20,000⑻ -54 ό i-L 1 2
66 AB 五、發明説明（53) 單晶矽基體施予陽極生成。 陽極化生成條件如下。 印加電壓： 電流密度： 陽極生成溶液： 2 . 6 V 3 0mA · cm'2 H F ： Η 2〇 ： C 2H 5〇 Η 時間： 多孔質矽之厚度： 細孔率： 1 . 6小時 2 0 0 y m 5 6 % 其次，藉由偏壓濺鍍法（以下稱BS法）在該P型（ 〇〇）多孔質矽基體上低溫成長0. 05wm矽晶膜層 澱積條件偽傜如下者： (請先閱讀背面之注意事項再填寫本頁) 裝· ,tT· 線· 經濟部中央標準局員工消費合作社印製
表面洗滌條件 溫度： 3 8 0 氣氛： 氬 壓力： 15 m 基體電位 5 V 範電位 — 5 V 高頻率電力： 5 W R F頻率數： 10 〇 Μ T 本紙張尺度逍用中國國家標毕(CNS)甲4規格(210父297公泄) -55 - 81. 5. 20,000(H) 2ϋύ Α6 Β6 五、發明説明（5今 (澱積條件） R F頻率： 高頻率電力： 溫度（第1溫度） 氬氣壓力： 成長時間： 成長膜厚： 靶直流電壓： 基體直流電壓：
1 Ο Ο Μ Η 1 Ο 0 W 3 8 Ο t： 5 m Tor 4分鐘 Ο . Ο 5 ju m -15 0V + 1 0 V (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局貝工消費合作社印製 其次在此晶膜層表面重叠另一表面形成有5 0 0 0埃 氧化層之矽基體，在氣氣氛中於600t：加熱0. 5小時 ，堅固地粘合兩個矽基體。 其後在不攪拌下以含缓衝劑氫氟酸（3 6 %氟化銨與 4. 5%氫氟酸之混合水溶液）與乙醇之混合液（10: 1 )選擇性蝕刻該粘合之基體，2 5 8分鐘後只有非多孔 質矽單晶層未被蝕刻而留下，以非多孔質單晶矽做為阻止 蝕刻之材料，多孔質矽基體僳被選擇性蝕刻，被完全除去 即，具有2 0 0 /im厚度之多孔質矽基體條被除去， 在S i 〇2上形成0. 05/im厚之非多孔質矽單晶層。 其次，藉由一般之CVD法在非多孔質矽單晶上澱積 1 /i m高品質之電子晶膜單晶矽膜，澱積條件如下。 本紙張尺度通用中國國家樣準(CNS)甲4規格(210X297公泄) -56 - 81. 5. 20.000(H) 經濟部中央標準局員工消費合作社印製 2116^1- 五、發明説明（5$ 氣體源：S i H2C l2"*1000sccm 載送氣體：Η 2……2 3 0 5 /m i η 基體溫度（第2溫度）：1080Ό 壓力：80Torr 成長時間：2分鐘 藉透過電子顯撤鏡觀察其剖面，結果確認藉由BS法 之矽層及藉CVD法之矽層上並未被導入新的結晶缺陷， 形成被維持為良好結晶性之大約1 wm厚SO I構造。 另一方面有關測定之孔及其他電恃性亦可知與一般之 基板矽之特性沒有任何差異。 A 6 B6 (請先閲讀背面之注意事項再填寫本頁) 裝- 訂- 線· 本紙張疋度遑用中國困家橾準(CNS)甲4規格(210x297公釐) -57 - 81. 5. 20.000(H)

Claims (1)

  1. A7 B7 C7 D7 2116： 六、申請專利苑ffl 1. 一種半導體基材之製作方法，其特徽為包括： 使矽基體為多孔質化的工程， 以第1溫度在該多孔質化之矽基體上形成非多孔質矽 單晶層的工程， 粘阽該非多孔質矽單晶層之表面於其他表面上具有絶 緣物之另一基體的工程， 藉由化學蝕刻除去該粘貼基體上之上述多孔質矽的蝕 刻多孔質矽之工程， 以較上述第1溫度更高之第2溫度藉由晶膜成長在上 述非多孔質矽單晶層上形成單晶矽層的工程。 2. 如申請專利範圍第1項之方法，其中該表面上具 有絶緣物之另一基體傺光透過性玻璃基體。 尽.如申請專利範圍第1項之方法，其中上述表面上 具有絶緣物之另一基體係由砂基體所形成。 4. 如申請專利範圍第1項之半導體基材的製作方法 ，其中於該第2溫度下電子晶膜成長單晶矽層之方法為化 學蒸氣沈積（chem i ca1 vapor disposion: C V D )法 0 5. 如申請專利範圍第1項之半導體基材的製作方法 ，其中於第1溫度下在該多孔質化矽基體上所形成之該非 多孔質矽單晶層，與於第2溫度形成之單晶矽層的合計厚 度為1OOwm以下。 6. 如申請專利範圍第1項之半導體基材的製作方法 ，其中該第1溫度下所形成之非多孔質矽單晶層傜藉由電 子晶膜成長所形成者。 本紙張尺度適用中國Η家樣準(CNS)甲4規格(210x297公釐) (請先閲讀背面之注意事項再填寫本頁 .襄. 經濟部屮央標準历员工消费合作社印製 •線♦ -58 - 經濟部屮央標準局Η工消贽合作社印製 2116-1 C7 ---------- D7_ 六 '申請專利.苑園 7 .如申請專利範圍第1項之半導體基材的製作方法 ，其中於第1溫度所形成之非多孔質矽單晶層像藉由選自 偏壓濺鍍法、分子線晶膜法、電漿CVD法、光CVD法 、液相成長法、C V D法之方法予以形成者。 8 .如申請專利範圍第1項之半導體基材的製作方法 ，其中該第2溫度為9001C以上。 9. 如申請專利範圍第1項之半導體基材的製作方法 ,其中該多孔質化之工程係陽極生成工程。 10. 如申請專利範圍第7項之半導體基材的製作方 法，其中該陽極生成偽在氫氟酸溶液中進行者。 11. 如申請專利範圍第1項之半導體基材的製作方 法，其中以防止蝕刻膜被覆該多孔質矽面以外之部份後進 行該蝕刻工程。 {-先聞讀背面之注意事項再填寫本頁 .¾. ·" 本紙張尺度適用中國國家標準（CNS)甲4規格(210X297公釐) 一 59 一
TW081105963A 1991-07-31 1992-07-28 TW211621B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP03213149A JP3112100B2 (ja) 1991-07-31 1991-07-31 半導体基材の作製方法
JP03213150A JP3112101B2 (ja) 1991-07-31 1991-07-31 半導体基材の作製方法

Publications (1)

Publication Number Publication Date
TW211621B true TW211621B (zh) 1993-08-21

Family

ID=26519631

Family Applications (1)

Application Number Title Priority Date Filing Date
TW081105963A TW211621B (zh) 1991-07-31 1992-07-28

Country Status (8)

Country Link
US (1) US5374581A (zh)
EP (1) EP0528229B1 (zh)
KR (1) KR950009617B1 (zh)
CN (1) CN1042375C (zh)
AT (1) ATE166747T1 (zh)
CA (1) CA2075020C (zh)
DE (1) DE69225650T2 (zh)
TW (1) TW211621B (zh)

Families Citing this family (239)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6121112A (en) * 1905-08-29 2000-09-19 Canon Kabushiki Kaisha Fabrication method for semiconductor substrate
JP3092761B2 (ja) * 1991-12-02 2000-09-25 キヤノン株式会社 画像表示装置及びその製造方法
JP3416163B2 (ja) * 1992-01-31 2003-06-16 キヤノン株式会社 半導体基板及びその作製方法
JP3237888B2 (ja) * 1992-01-31 2001-12-10 キヤノン株式会社 半導体基体及びその作製方法
US5647932A (en) * 1993-05-18 1997-07-15 Matsushita Electric Industrial Co., Ltd. Method of processing a piezoelectric device
JP2980497B2 (ja) * 1993-11-15 1999-11-22 株式会社東芝 誘電体分離型バイポーラトランジスタの製造方法
TW330313B (en) * 1993-12-28 1998-04-21 Canon Kk A semiconductor substrate and process for producing same
GB9401770D0 (en) * 1994-01-31 1994-03-23 Philips Electronics Uk Ltd Manufacture of electronic devices comprising thin-film circuits
JPH0831791A (ja) * 1994-07-11 1996-02-02 Mitsubishi Electric Corp 半導体層の製造方法
US5478757A (en) * 1994-08-12 1995-12-26 National Science Council Method for manufacturing photodetector using a porous layer
US5665423A (en) * 1995-02-10 1997-09-09 National Science Council Method for manufacturing a photodetector for sensing light having a wavelength within a wide range
US6103598A (en) * 1995-07-13 2000-08-15 Canon Kabushiki Kaisha Process for producing semiconductor substrate
JP3250721B2 (ja) * 1995-12-12 2002-01-28 キヤノン株式会社 Ｓｏｉ基板の製造方法
JP3250722B2 (ja) * 1995-12-12 2002-01-28 キヤノン株式会社 Ｓｏｉ基板の製造方法および製造装置
US8058142B2 (en) * 1996-11-04 2011-11-15 Besang Inc. Bonded semiconductor structure and method of making the same
US8018058B2 (en) * 2004-06-21 2011-09-13 Besang Inc. Semiconductor memory device
US20050280155A1 (en) * 2004-06-21 2005-12-22 Sang-Yun Lee Semiconductor bonding and layer transfer method
SG65697A1 (en) * 1996-11-15 1999-06-22 Canon Kk Process for producing semiconductor article
JPH10275905A (ja) * 1997-03-31 1998-10-13 Mitsubishi Electric Corp シリコンウェーハの製造方法およびシリコンウェーハ
CN1260907A (zh) * 1997-06-19 2000-07-19 旭化成工业株式会社 Soi衬底及其制造方法和半导体器件及其制造方法
WO1999001893A2 (de) * 1997-06-30 1999-01-14 MAX-PLANCK-Gesellschaft zur Förderung der Wissenschaften e.V. Verfahren zur herstellung von schichtartigen gebilden auf einem substrat, substrat sowie mittels des verfahrens hergestellte halbleiterbauelemente
US5981400A (en) * 1997-09-18 1999-11-09 Cornell Research Foundation, Inc. Compliant universal substrate for epitaxial growth
JP3501642B2 (ja) * 1997-12-26 2004-03-02 キヤノン株式会社 基板処理方法
DE19802131B4 (de) * 1998-01-21 2007-03-15 Robert Bosch Gmbh Verfahren zur Herstellung einer monokristallinen Schicht aus einem leitenden oder halbleitenden Material
JP3358550B2 (ja) * 1998-07-07 2002-12-24 信越半導体株式会社 Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
JP2000091289A (ja) * 1998-09-10 2000-03-31 Hitachi Ltd 半導体集積回路装置の製造方法
JP2000124092A (ja) * 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
JP3975634B2 (ja) * 2000-01-25 2007-09-12 信越半導体株式会社 半導体ウェハの製作法
US6635552B1 (en) 2000-06-12 2003-10-21 Micron Technology, Inc. Methods of forming semiconductor constructions
US6429070B1 (en) 2000-08-30 2002-08-06 Micron Technology, Inc. DRAM cell constructions, and methods of forming DRAM cells
FR2817395B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
US7407869B2 (en) 2000-11-27 2008-08-05 S.O.I.Tec Silicon On Insulator Technologies Method for manufacturing a free-standing substrate made of monocrystalline semiconductor material
JP4511092B2 (ja) * 2000-12-11 2010-07-28 セイコーエプソン株式会社 半導体素子の製造方法
EP1217663A1 (en) * 2000-12-21 2002-06-26 Interuniversitair Micro-Elektronica Centrum A method of producing a semiconductor layer on a substrate
US6602760B2 (en) 2000-12-21 2003-08-05 Interuniversitair Microelektronica Centrum (Imec) Method of producing a semiconductor layer on a substrate
EP1220330B1 (en) * 2000-12-21 2012-03-14 Imec A method of producing a semiconductor layer on a substrate
US6887753B2 (en) * 2001-02-28 2005-05-03 Micron Technology, Inc. Methods of forming semiconductor circuitry, and semiconductor circuit constructions
EP1440463A2 (en) * 2001-10-29 2004-07-28 Analog Devices, Incorporated Method for cleaning silicon wafers surfaces before bonding
JPWO2003049189A1 (ja) * 2001-12-04 2005-04-21 信越半導体株式会社 貼り合わせウェーハおよび貼り合わせウェーハの製造方法
US7608927B2 (en) * 2002-08-29 2009-10-27 Micron Technology, Inc. Localized biasing for silicon on insulator structures
US20100133695A1 (en) * 2003-01-12 2010-06-03 Sang-Yun Lee Electronic circuit with embedded memory
US20100190334A1 (en) * 2003-06-24 2010-07-29 Sang-Yun Lee Three-dimensional semiconductor structure and method of manufacturing the same
US8071438B2 (en) * 2003-06-24 2011-12-06 Besang Inc. Semiconductor circuit
JP4554180B2 (ja) * 2003-09-17 2010-09-29 ソニー株式会社 薄膜半導体デバイスの製造方法
KR100560815B1 (ko) * 2004-03-16 2006-03-13 삼성전자주식회사 이형 반도체 기판 및 그 형성 방법
US8367524B2 (en) * 2005-03-29 2013-02-05 Sang-Yun Lee Three-dimensional integrated circuit structure
US20110143506A1 (en) * 2009-12-10 2011-06-16 Sang-Yun Lee Method for fabricating a semiconductor memory device
KR100707166B1 (ko) * 2005-10-12 2007-04-13 삼성코닝 주식회사 ＧａＮ 기판의 제조방법
DE102006013313A1 (de) * 2006-03-21 2007-09-27 Institut Für Solarenergieforschung Gmbh Verfahren zur Erzeugung eines gezielt dotierten Bereichs in einer Halbleiterschicht unter Verwendung von Aus-Diffusion und entsprechendes Halbleiterbauelement
KR101443580B1 (ko) * 2007-05-11 2014-10-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Soi구조를 갖는 기판
US8058137B1 (en) 2009-04-14 2011-11-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8362800B2 (en) 2010-10-13 2013-01-29 Monolithic 3D Inc. 3D semiconductor device including field repairable logics
US8754533B2 (en) 2009-04-14 2014-06-17 Monolithic 3D Inc. Monolithic three-dimensional semiconductor device and structure
US8362482B2 (en) 2009-04-14 2013-01-29 Monolithic 3D Inc. Semiconductor device and structure
US8378715B2 (en) 2009-04-14 2013-02-19 Monolithic 3D Inc. Method to construct systems
US9711407B2 (en) 2009-04-14 2017-07-18 Monolithic 3D Inc. Method of manufacturing a three dimensional integrated circuit by transfer of a mono-crystalline layer
US8427200B2 (en) 2009-04-14 2013-04-23 Monolithic 3D Inc. 3D semiconductor device
US8384426B2 (en) 2009-04-14 2013-02-26 Monolithic 3D Inc. Semiconductor device and structure
US9577642B2 (en) 2009-04-14 2017-02-21 Monolithic 3D Inc. Method to form a 3D semiconductor device
US8669778B1 (en) 2009-04-14 2014-03-11 Monolithic 3D Inc. Method for design and manufacturing of a 3D semiconductor device
US7986042B2 (en) 2009-04-14 2011-07-26 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US9509313B2 (en) 2009-04-14 2016-11-29 Monolithic 3D Inc. 3D semiconductor device
US8405420B2 (en) 2009-04-14 2013-03-26 Monolithic 3D Inc. System comprising a semiconductor device and structure
US8373439B2 (en) 2009-04-14 2013-02-12 Monolithic 3D Inc. 3D semiconductor device
US8395191B2 (en) 2009-10-12 2013-03-12 Monolithic 3D Inc. Semiconductor device and structure
US10354995B2 (en) 2009-10-12 2019-07-16 Monolithic 3D Inc. Semiconductor memory device and structure
US8536023B2 (en) 2010-11-22 2013-09-17 Monolithic 3D Inc. Method of manufacturing a semiconductor device and structure
US8294159B2 (en) 2009-10-12 2012-10-23 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US10157909B2 (en) 2009-10-12 2018-12-18 Monolithic 3D Inc. 3D semiconductor device and structure
US10366970B2 (en) 2009-10-12 2019-07-30 Monolithic 3D Inc. 3D semiconductor device and structure
US8581349B1 (en) 2011-05-02 2013-11-12 Monolithic 3D Inc. 3D memory semiconductor device and structure
US10388863B2 (en) 2009-10-12 2019-08-20 Monolithic 3D Inc. 3D memory device and structure
US10910364B2 (en) 2009-10-12 2021-02-02 Monolitaic 3D Inc. 3D semiconductor device
US11374118B2 (en) 2009-10-12 2022-06-28 Monolithic 3D Inc. Method to form a 3D integrated circuit
US9099424B1 (en) 2012-08-10 2015-08-04 Monolithic 3D Inc. Semiconductor system, device and structure with heat removal
US8450804B2 (en) 2011-03-06 2013-05-28 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US10043781B2 (en) 2009-10-12 2018-08-07 Monolithic 3D Inc. 3D semiconductor device and structure
US8476145B2 (en) 2010-10-13 2013-07-02 Monolithic 3D Inc. Method of fabricating a semiconductor device and structure
US11018133B2 (en) 2009-10-12 2021-05-25 Monolithic 3D Inc. 3D integrated circuit
US8742476B1 (en) 2012-11-27 2014-06-03 Monolithic 3D Inc. Semiconductor device and structure
US8476147B2 (en) * 2010-02-03 2013-07-02 Semiconductor Energy Laboratory Co., Ltd. SOI substrate and manufacturing method thereof
US8492886B2 (en) 2010-02-16 2013-07-23 Monolithic 3D Inc 3D integrated circuit with logic
US8026521B1 (en) 2010-10-11 2011-09-27 Monolithic 3D Inc. Semiconductor device and structure
US8373230B1 (en) 2010-10-13 2013-02-12 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US9099526B2 (en) 2010-02-16 2015-08-04 Monolithic 3D Inc. Integrated circuit device and structure
US8461035B1 (en) 2010-09-30 2013-06-11 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8541819B1 (en) 2010-12-09 2013-09-24 Monolithic 3D Inc. Semiconductor device and structure
KR101134819B1 (ko) 2010-07-02 2012-04-13 이상윤 반도체 메모리 장치의 제조 방법
US10217667B2 (en) 2011-06-28 2019-02-26 Monolithic 3D Inc. 3D semiconductor device, fabrication method and system
US8901613B2 (en) 2011-03-06 2014-12-02 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US9219005B2 (en) 2011-06-28 2015-12-22 Monolithic 3D Inc. Semiconductor system and device
US9953925B2 (en) 2011-06-28 2018-04-24 Monolithic 3D Inc. Semiconductor system and device
US8642416B2 (en) 2010-07-30 2014-02-04 Monolithic 3D Inc. Method of forming three dimensional integrated circuit devices using layer transfer technique
US11482440B2 (en) 2010-12-16 2022-10-25 Monolithic 3D Inc. 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits
US8273610B2 (en) 2010-11-18 2012-09-25 Monolithic 3D Inc. Method of constructing a semiconductor device and structure
US8163581B1 (en) 2010-10-13 2012-04-24 Monolith IC 3D Semiconductor and optoelectronic devices
US10497713B2 (en) 2010-11-18 2019-12-03 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11315980B1 (en) 2010-10-11 2022-04-26 Monolithic 3D Inc. 3D semiconductor device and structure with transistors
US10896931B1 (en) 2010-10-11 2021-01-19 Monolithic 3D Inc. 3D semiconductor device and structure
US11227897B2 (en) 2010-10-11 2022-01-18 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11024673B1 (en) 2010-10-11 2021-06-01 Monolithic 3D Inc. 3D semiconductor device and structure
US11257867B1 (en) 2010-10-11 2022-02-22 Monolithic 3D Inc. 3D semiconductor device and structure with oxide bonds
US11158674B2 (en) 2010-10-11 2021-10-26 Monolithic 3D Inc. Method to produce a 3D semiconductor device and structure
US8114757B1 (en) 2010-10-11 2012-02-14 Monolithic 3D Inc. Semiconductor device and structure
US11469271B2 (en) 2010-10-11 2022-10-11 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US10290682B2 (en) 2010-10-11 2019-05-14 Monolithic 3D Inc. 3D IC semiconductor device and structure with stacked memory
US11018191B1 (en) 2010-10-11 2021-05-25 Monolithic 3D Inc. 3D semiconductor device and structure
US11600667B1 (en) 2010-10-11 2023-03-07 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11929372B2 (en) 2010-10-13 2024-03-12 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US8379458B1 (en) 2010-10-13 2013-02-19 Monolithic 3D Inc. Semiconductor device and structure
US9197804B1 (en) 2011-10-14 2015-11-24 Monolithic 3D Inc. Semiconductor and optoelectronic devices
US10998374B1 (en) 2010-10-13 2021-05-04 Monolithic 3D Inc. Multilevel semiconductor device and structure
US10978501B1 (en) 2010-10-13 2021-04-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11605663B2 (en) 2010-10-13 2023-03-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US10943934B2 (en) 2010-10-13 2021-03-09 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11164898B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11327227B2 (en) 2010-10-13 2022-05-10 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11133344B2 (en) 2010-10-13 2021-09-28 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US10833108B2 (en) 2010-10-13 2020-11-10 Monolithic 3D Inc. 3D microdisplay device and structure
US11869915B2 (en) 2010-10-13 2024-01-09 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11043523B1 (en) 2010-10-13 2021-06-22 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11163112B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11855114B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11404466B2 (en) 2010-10-13 2022-08-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US10679977B2 (en) 2010-10-13 2020-06-09 Monolithic 3D Inc. 3D microdisplay device and structure
US11855100B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11063071B1 (en) 2010-10-13 2021-07-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11437368B2 (en) 2010-10-13 2022-09-06 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11694922B2 (en) 2010-10-13 2023-07-04 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11521888B2 (en) 2010-11-18 2022-12-06 Monolithic 3D Inc. 3D semiconductor device and structure with high-k metal gate transistors
US11901210B2 (en) 2010-11-18 2024-02-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11569117B2 (en) 2010-11-18 2023-01-31 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11031275B2 (en) 2010-11-18 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11862503B2 (en) 2010-11-18 2024-01-02 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11482438B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11107721B2 (en) 2010-11-18 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure with NAND logic
US11495484B2 (en) 2010-11-18 2022-11-08 Monolithic 3D Inc. 3D semiconductor devices and structures with at least two single-crystal layers
US11094576B1 (en) 2010-11-18 2021-08-17 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11615977B2 (en) 2010-11-18 2023-03-28 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11018042B1 (en) 2010-11-18 2021-05-25 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11211279B2 (en) 2010-11-18 2021-12-28 Monolithic 3D Inc. Method for processing a 3D integrated circuit and structure
US11121021B2 (en) 2010-11-18 2021-09-14 Monolithic 3D Inc. 3D semiconductor device and structure
US11164770B1 (en) 2010-11-18 2021-11-02 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11854857B1 (en) 2010-11-18 2023-12-26 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11923230B1 (en) 2010-11-18 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11443971B2 (en) 2010-11-18 2022-09-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11610802B2 (en) 2010-11-18 2023-03-21 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes
US11784082B2 (en) 2010-11-18 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11004719B1 (en) 2010-11-18 2021-05-11 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11508605B2 (en) 2010-11-18 2022-11-22 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11804396B2 (en) 2010-11-18 2023-10-31 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11355380B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. Methods for producing 3D semiconductor memory device and structure utilizing alignment marks
US11482439B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors
US11355381B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11735462B2 (en) 2010-11-18 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US20120256333A1 (en) * 2010-12-21 2012-10-11 Toyota Motor Corporation Process for manufacturing a stand-alone multilayer thin film
US8975670B2 (en) 2011-03-06 2015-03-10 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US10388568B2 (en) 2011-06-28 2019-08-20 Monolithic 3D Inc. 3D semiconductor device and system
US8687399B2 (en) 2011-10-02 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
US9029173B2 (en) 2011-10-18 2015-05-12 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
KR101420265B1 (ko) * 2011-10-21 2014-07-21 주식회사루미지엔테크 기판 제조 방법
US9000557B2 (en) 2012-03-17 2015-04-07 Zvi Or-Bach Semiconductor device and structure
US10600888B2 (en) 2012-04-09 2020-03-24 Monolithic 3D Inc. 3D semiconductor device
US11476181B1 (en) 2012-04-09 2022-10-18 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11694944B1 (en) 2012-04-09 2023-07-04 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11735501B1 (en) 2012-04-09 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11881443B2 (en) 2012-04-09 2024-01-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11410912B2 (en) 2012-04-09 2022-08-09 Monolithic 3D Inc. 3D semiconductor device with vias and isolation layers
US11616004B1 (en) 2012-04-09 2023-03-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US8557632B1 (en) 2012-04-09 2013-10-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US11594473B2 (en) 2012-04-09 2023-02-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11088050B2 (en) 2012-04-09 2021-08-10 Monolithic 3D Inc. 3D semiconductor device with isolation layers
US11164811B2 (en) 2012-04-09 2021-11-02 Monolithic 3D Inc. 3D semiconductor device with isolation layers and oxide-to-oxide bonding
US8686428B1 (en) 2012-11-16 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
US8574929B1 (en) 2012-11-16 2013-11-05 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
CN102980692B (zh) * 2012-11-19 2015-08-19 西安微纳传感器研究所有限公司 一种高温耐冲击压力传感器及其制备方法
US8674470B1 (en) 2012-12-22 2014-03-18 Monolithic 3D Inc. Semiconductor device and structure
US11784169B2 (en) 2012-12-22 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11309292B2 (en) 2012-12-22 2022-04-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11916045B2 (en) 2012-12-22 2024-02-27 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11018116B2 (en) 2012-12-22 2021-05-25 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11217565B2 (en) 2012-12-22 2022-01-04 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11063024B1 (en) 2012-12-22 2021-07-13 Monlithic 3D Inc. Method to form a 3D semiconductor device and structure
US9385058B1 (en) 2012-12-29 2016-07-05 Monolithic 3D Inc. Semiconductor device and structure
US11177140B2 (en) 2012-12-29 2021-11-16 Monolithic 3D Inc. 3D semiconductor device and structure
US11430668B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US10651054B2 (en) 2012-12-29 2020-05-12 Monolithic 3D Inc. 3D semiconductor device and structure
US10600657B2 (en) 2012-12-29 2020-03-24 Monolithic 3D Inc 3D semiconductor device and structure
US9871034B1 (en) 2012-12-29 2018-01-16 Monolithic 3D Inc. Semiconductor device and structure
US10115663B2 (en) 2012-12-29 2018-10-30 Monolithic 3D Inc. 3D semiconductor device and structure
US11004694B1 (en) 2012-12-29 2021-05-11 Monolithic 3D Inc. 3D semiconductor device and structure
US11430667B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US10903089B1 (en) 2012-12-29 2021-01-26 Monolithic 3D Inc. 3D semiconductor device and structure
US11087995B1 (en) 2012-12-29 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US10892169B2 (en) 2012-12-29 2021-01-12 Monolithic 3D Inc. 3D semiconductor device and structure
US8902663B1 (en) 2013-03-11 2014-12-02 Monolithic 3D Inc. Method of maintaining a memory state
US10325651B2 (en) 2013-03-11 2019-06-18 Monolithic 3D Inc. 3D semiconductor device with stacked memory
US11935949B1 (en) 2013-03-11 2024-03-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US11869965B2 (en) 2013-03-11 2024-01-09 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US8994404B1 (en) 2013-03-12 2015-03-31 Monolithic 3D Inc. Semiconductor device and structure
US11088130B2 (en) 2014-01-28 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US11398569B2 (en) 2013-03-12 2022-07-26 Monolithic 3D Inc. 3D semiconductor device and structure
US10840239B2 (en) 2014-08-26 2020-11-17 Monolithic 3D Inc. 3D semiconductor device and structure
US11923374B2 (en) 2013-03-12 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US10224279B2 (en) 2013-03-15 2019-03-05 Monolithic 3D Inc. Semiconductor device and structure
US9117749B1 (en) 2013-03-15 2015-08-25 Monolithic 3D Inc. Semiconductor device and structure
US11720736B2 (en) 2013-04-15 2023-08-08 Monolithic 3D Inc. Automation methods for 3D integrated circuits and devices
US11341309B1 (en) 2013-04-15 2022-05-24 Monolithic 3D Inc. Automation for monolithic 3D devices
US11030371B2 (en) 2013-04-15 2021-06-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11487928B2 (en) 2013-04-15 2022-11-01 Monolithic 3D Inc. Automation for monolithic 3D devices
US11574109B1 (en) 2013-04-15 2023-02-07 Monolithic 3D Inc Automation methods for 3D integrated circuits and devices
US11270055B1 (en) 2013-04-15 2022-03-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US9021414B1 (en) 2013-04-15 2015-04-28 Monolithic 3D Inc. Automation for monolithic 3D devices
US10297586B2 (en) 2015-03-09 2019-05-21 Monolithic 3D Inc. Methods for processing a 3D semiconductor device
US11031394B1 (en) 2014-01-28 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure
US11107808B1 (en) 2014-01-28 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure
US10381328B2 (en) 2015-04-19 2019-08-13 Monolithic 3D Inc. Semiconductor device and structure
US10825779B2 (en) 2015-04-19 2020-11-03 Monolithic 3D Inc. 3D semiconductor device and structure
US11011507B1 (en) 2015-04-19 2021-05-18 Monolithic 3D Inc. 3D semiconductor device and structure
US11056468B1 (en) 2015-04-19 2021-07-06 Monolithic 3D Inc. 3D semiconductor device and structure
CN108401468A (zh) 2015-09-21 2018-08-14 莫诺利特斯3D有限公司 3d半导体器件和结构
US10522225B1 (en) 2015-10-02 2019-12-31 Monolithic 3D Inc. Semiconductor device with non-volatile memory
US10847540B2 (en) 2015-10-24 2020-11-24 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11114464B2 (en) 2015-10-24 2021-09-07 Monolithic 3D Inc. 3D semiconductor device and structure
US10418369B2 (en) 2015-10-24 2019-09-17 Monolithic 3D Inc. Multi-level semiconductor memory device and structure
US11296115B1 (en) 2015-10-24 2022-04-05 Monolithic 3D Inc. 3D semiconductor device and structure
US11114427B2 (en) 2015-11-07 2021-09-07 Monolithic 3D Inc. 3D semiconductor processor and memory device and structure
US11937422B2 (en) 2015-11-07 2024-03-19 Monolithic 3D Inc. Semiconductor memory device and structure
US11812620B2 (en) 2016-10-10 2023-11-07 Monolithic 3D Inc. 3D DRAM memory devices and structures with control circuits
US11711928B2 (en) 2016-10-10 2023-07-25 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11930648B1 (en) 2016-10-10 2024-03-12 Monolithic 3D Inc. 3D memory devices and structures with metal layers
US11869591B2 (en) 2016-10-10 2024-01-09 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11251149B2 (en) 2016-10-10 2022-02-15 Monolithic 3D Inc. 3D memory device and structure
US11329059B1 (en) 2016-10-10 2022-05-10 Monolithic 3D Inc. 3D memory devices and structures with thinned single crystal substrates
US10892016B1 (en) 2019-04-08 2021-01-12 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11158652B1 (en) 2019-04-08 2021-10-26 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11296106B2 (en) 2019-04-08 2022-04-05 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11018156B2 (en) 2019-04-08 2021-05-25 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11763864B2 (en) 2019-04-08 2023-09-19 Monolithic 3D Inc. 3D memory semiconductor devices and structures with bit-line pillars

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7710164A (nl) * 1977-09-16 1979-03-20 Philips Nv Werkwijze ter behandeling van een eenkristal- lijn lichaam.
US4806996A (en) * 1986-04-10 1989-02-21 American Telephone And Telegraph Company, At&T Bell Laboratories Dislocation-free epitaxial layer on a lattice-mismatched porous or otherwise submicron patterned single crystal substrate
US4897362A (en) * 1987-09-02 1990-01-30 Harris Corporation Double epitaxial method of fabricating semiconductor devices on bonded wafers
US4962051A (en) * 1988-11-18 1990-10-09 Motorola, Inc. Method of forming a defect-free semiconductor layer on insulator
JP2825322B2 (ja) * 1989-09-13 1998-11-18 株式会社東芝 誘電体分離構造を有する半導体基板の製造方法
US5013681A (en) * 1989-09-29 1991-05-07 The United States Of America As Represented By The Secretary Of The Navy Method of producing a thin silicon-on-insulator layer
MY114349A (en) * 1991-02-15 2002-10-31 Canon Kk Etching solution for etching porous silicon, etching method using the etching solution and method of prepa- ring semiconductor member using the etching solution
US5110748A (en) * 1991-03-28 1992-05-05 Honeywell Inc. Method for fabricating high mobility thin film transistors as integrated drivers for active matrix display

Also Published As

Publication number Publication date
CN1073550A (zh) 1993-06-23
EP0528229A2 (en) 1993-02-24
KR950009617B1 (en) 1995-08-25
CA2075020A1 (en) 1993-02-01
EP0528229A3 (zh) 1995-03-01
US5374581A (en) 1994-12-20
DE69225650D1 (de) 1998-07-02
EP0528229B1 (en) 1998-05-27
CN1042375C (zh) 1999-03-03
DE69225650T2 (de) 1998-11-26
CA2075020C (en) 1998-07-28
ATE166747T1 (de) 1998-06-15

Similar Documents

Publication Publication Date Title
TW211621B (zh)
EP0515181B1 (en) Method for preparing semiconductor member
JP3191972B2 (ja) 半導体基板の作製方法及び半導体基板
JP3416163B2 (ja) 半導体基板及びその作製方法
EP0469630B1 (en) Process for preparing a semiconductor body
CA2221245C (en) Method of manufacturing semiconductor article
US5277748A (en) Semiconductor device substrate and process for preparing the same
EP0553856B1 (en) Method of preparing a semiconductor substrate
EP0499488A2 (en) Etching solution for etching porous silicon, etching method using the etching solution and method of preparing semiconductor member using the etching solution
JPH02290045A (ja) 非珪素半導体層を絶縁層に形成する方法
US5374329A (en) Process for producing a semiconductor wafer
JPH05275358A (ja) 単結晶表面の凹凸制御方法
US6254794B1 (en) Etching solution for etching porous silicon, etching method using the etching solution and method of preparing semiconductor member using the etching solution
JPH05206422A (ja) 半導体装置及びその作製方法
Lin et al. 100‐μm‐wide silicon‐on‐insulator structures by Si molecular beam epitaxy growth on porous silicon
JP3347354B2 (ja) エッチング方法および半導体基材の作製方法
JP2009016637A (ja) 半導体基板の製造方法
JPH098258A (ja) Ｓｏｉ基板の製造方法
JP3112100B2 (ja) 半導体基材の作製方法
JP2000082643A (ja) 半導体基板の作製方法及び半導体基板
JP3391984B2 (ja) 半導体基板の製造方法およびｓｏｉ基板
JP3098810B2 (ja) 絶縁ゲート型電界効果トランジスタ及びそれを用いた半導体装置
JP3098811B2 (ja) 絶縁ゲート型電界効果トランジスタ及びそれを用いた半導体装置
JPH0567627A (ja) バイポーラトランジスタ及びそれを用いた半導体装置
TW420827B (en) Fabrication process of SOI substrate