JP5926527B2 - 透明soiウェーハの製造方法 - Google Patents
透明soiウェーハの製造方法 Download PDFInfo
- Publication number
- JP5926527B2 JP5926527B2 JP2011227962A JP2011227962A JP5926527B2 JP 5926527 B2 JP5926527 B2 JP 5926527B2 JP 2011227962 A JP2011227962 A JP 2011227962A JP 2011227962 A JP2011227962 A JP 2011227962A JP 5926527 B2 JP5926527 B2 JP 5926527B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- bonded
- silicon
- transparent
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
Description
すなわち、本発明においては、シリコンウェーハをドナーウェーハとして用い、前記シリコンウェーハの表面と、透明ハンドルウェーハの表面とを貼り合わせて貼り合わせウェーハを得る工程と、前記貼り合わせウェーハに、150〜300℃の第1熱処理を施す工程と、前記貼り合わせる工程によって貼り合わされた面部分と、貼り合わされていない面部分との境界に、前記熱処理を施された貼り合わせウェーハのシリコンウェーハ側から、入射光と該シリコンウェーハの径方向とがなす角度が60〜90°となるように可視光レーザーを照射し、前記貼り合わされていない部分を切断する工程と、前記切断後の貼り合わせウェーハのシリコンウェーハに、研削、研磨又はエッチング処理を施すことによってシリコン薄膜を作製する工程と、前記シリコン薄膜の作製後の貼り合わせウェーハに、第1熱処理よりも高い温度となる300〜500℃の第2熱処理を施す工程とを少なくとも含む方法によって得られる透明SOIウェーハの製造方法を提供する。
本発明で用いるドナーウェーハとしては、単結晶シリコンウェーハ等が挙げられ、例えば、チョクラルスキ法により育成された一般に市販されているものであり、その導電型や比抵抗率等の電気特性値や結晶方位や結晶径は、本発明の方法で製造される透明SOIウェーハが供されるデバイスの設計値やプロセス又は製造されるデバイスの表示面積等に依存して適宜選択されてよい。
シリコンウェーハの厚さは、後述するシリコン薄膜の所望の厚さに依存して適宜選択されてよく、特に限定されるものではない。例えば、6インチウェーハでは550〜650μm、8インチウェーハでは650〜750μmのものが入手しやすく、ハンドリングも容易である。
好ましくは、シリコンウェーハの周辺部が面取りされているか、又は、シリコンウェーハの径が透明ハンドルウェーハの径よりも大きい。このような場合に、貼り合わせウェーハにおける貼り合わされていない部分(周辺除外領域)がウェーハの周辺から数mm生じる。面取り方法は、C面取り、R面取り等が挙げられる。
(第1の実施形態)
図2は、透明SOIウェーハの製造方法の工程の一例を示す図である。
まず、図2(A)に示すように、透明ハンドルウェーハ11と、ドナーウェーハとしてシリコンウェーハ12を用意する。次に、図2(B)に示すように、シリコンウェーハ12の表面12sと、透明ハンドルウェーハ11の表面11sとを貼り合わせて貼り合わせウェーハ13を得る。
必要に応じて、ドナーウェーハとして、表面12s又は表面全体に酸化膜を形成したシリコンウェーハを用いてもよい。酸化膜は、一般的な熱酸化法により形成することができる。一般的には、酸素雰囲気又は水蒸気雰囲気で、常圧下で、800〜1100℃で熱処理することによって得られるものである。酸化膜の厚さは、好ましくは50〜500nmである。これはあまり薄いと、酸化膜厚の制御が難しく、またあまり厚いと時間が掛かりすぎるためである。
表面活性化処理は、好ましくは、オゾン水処理、UVオゾン処理、イオンビーム処理、又はプラズマ処理のうち、少なくとも1つの処理が行われる。
プラズマで処理をする場合、例えば、チャンバ中にRCA洗浄等の洗浄をしたシリコンウェーハ及び/又は透明ハンドルウェーハを載置し、プラズマ用ガスを減圧下で導入した後、100W程度の高周波プラズマに5〜10秒程度さらし、表面をプラズマ処理する。プラズマ用ガスとしては、シリコンウェーハを処理する場合、表面を酸化する場合には酸素ガスのプラズマ、酸化しない場合には水素ガス、アルゴンガス、窒素ガス又はこれらの混合ガスあるいは水素ガスとヘリウムガスの混合ガスを用いることができる。透明ハンドルウェーハを処理する場合はいずれのガスでもよい。プラズマで処理することにより、シリコンウェーハ及び/又は透明ハンドルウェーハの表面の有機物が酸化して除去され、さらに表面のOH基が増加し、活性化する。
オゾン水で処理する場合には、例えば、オゾンを10mg/L程度溶存した純水にウェーハを浸漬することで実現できる。
UVオゾンで処理をする場合は、オゾンガス、もしくは大気より生成したオゾンガスにUV光(例えば、波長185nm)を照射することで行うことが可能である。
イオンビームで処理する場合には、例えば、スパッタ法のようにウェーハの表面をアルゴンなどの不活性ガスのビームで高真空下において処理することにより、表面の未結合手を露出させ、結合力を増すことが可能である。
オゾン水処理やUVオゾン処理などでは、シリコンウェーハまたは透明ハンドルウェーハの表面の有機物をオゾンにより分解し、表面のOH基を増加させることによって活性化を行う。一方、イオンビーム処理やプラズマ処理などでは、ウェーハの表面の反応性の高い未結合手(ダングリングボンド)を露出させることによって、もしくはその未結合手にOH基が付与されることによって活性化を行う。
表面の活性化は、親水性の程度(濡れ性)を見ることによって確認ができる。具体的には、ウェーハの表面に水をたらし、その接触角(コンタクトアングル)を測ることによって簡便に測定できる。
熱処理工程は、好ましくは、アルゴン、窒素、ヘリウム、またはこれらの混合ガスの存在下で行われる。
図3は、貼り合わせウェーハの上面図である。図3に示すように、貼り合わされた面部分14と、貼り合わされていない面部分15aとの境界16に、熱処理を施された貼り合わせウェーハのシリコンウェーハ側から、入射光と該シリコンウェーハの径方向とがなす角度θ、すなわち、入射光とシリコンウェーハとの交点とシリコンウェーハの中心Cとを結ぶ線と、入射光とがなす角度θが60〜90°となるように可視光レーザーLを照射し、貼り合わされていない部分15を切断する。このような方法によれば、シリコンウェーハの貼り合わされていない部分15を切断した後、可視光レーザーLが下地である透明ハンドルウェーハ11に到達した場合でも、透明ハンドルウェーハ11に傷等が導入される心配はない。
可視光レーザーは、好ましくは、グリーンレーザー、例えばSHG−YAGレーザー(λ=515nm)である。
可視光レーザーを照射する角度は、入射光とシリコンウェーハの径方向とがなす角度θが60〜90°である。図6(B)に示すシリコンウェーハの周辺の断面102aの角度αが鈍角となり、チッピングと呼ばれる欠けが生じにくいからである。θは、好ましくは90°、すなわち入射光が貼り合わせた面に対して垂直である。このような角度であれば、透明ハンドルウェーハ上に形成されるシリコン薄膜の直径が、透明ハンドルウェーハからの距離に依存せず一定となるからである。
以上説明したように、第1の実施形態によれば、チッピングの発生を抑制することができる。
図2(A)〜(C)は、第1の実施形態と同じである。第1の実施形態と同様に、透明ハンドルウェーハ11と、ドナーウェーハとしてシリコンウェーハ12を用意し(図2(A))、シリコンウェーハ12の表面12sと、透明ハンドルウェーハ11の表面11sとを貼り合わせて貼り合わせウェーハ13を得(図2(B))、貼り合わせウェーハ13に熱処理H1を施す(図2(C))。
以上説明したように、第2の実施形態によれば、チッピングの発生を抑制することができる。
なお、シリコンウェーハと透明ハンドルウェーハの径の大きさが異なる場合においても、上述した第1の実施形態及び第2の実施形態と同様に、透明SOIウェーハを製造することができる。
直径が150mm、厚さが625μmのシリコンウェーハと、該シリコンウェーハと同サイズの石英ウェーハとを貼り合わせ、200℃で24時間の熱処理を施した。次に、得られた貼り合わせウェーハのシリコンウェーハの厚さが200μmとなるまで研削、研磨を行った。次に、貼り合わせる工程によって貼り合わされた面部分と、貼り合わされていない面部分との境界に、グリーンレーザー(SHG−YAGレーザー:λ=515nm)を照射し、貼り合わされていない部分を垂直に切断した。その後、シリコンウェーハの厚さが20μmとなるまで研削、研磨を行い、透明SOIウェーハを得た。
得られた透明SOIウェーハの周辺に、欠けは観察されなかった。その後、500℃で6時間の熱処理を施したが、欠けは観察されなかった。
直径が150mm、厚さが625μmのシリコンウェーハと、該シリコンウェーハと同サイズの石英ウェーハとを貼り合わせ、200℃で24時間の熱処理を施した。次に、貼り合わせる工程によって貼り合わされた面部分と、貼り合わされていない面部分との境界に、グリーンレーザー(SHG−YAGレーザー:λ=515nm)を照射し、貼り合わされていない部分を垂直に切断した。その後、切断された貼り合わせウェーハのシリコンウェーハの厚さが20μmとなるまで研削、研磨を行い、透明SOIウェーハを得た。
得られた透明SOIウェーハの周辺に、欠けは観察されなかった。その後、500℃で6時間の熱処理を施したが、欠けは観察されなかった。
直径が150mm、厚さが625μmのシリコンウェーハと、該シリコンウェーハと同サイズの石英ウェーハとを貼り合わせ、200℃で24時間の熱処理を施した。その後、得られた貼り合わせウェーハのシリコンウェーハの厚さが20μmとなるまで研削、研磨を行い、透明SOIウェーハを得た。
得られた透明SOIウェーハの周辺に、欠けが観察された。
透明ハンドルウェーハとしてサファイアウェーハを用いた以外は、実施例1と同様に行った。
得られた透明SOIウェーハの周辺の拡大写真を図4に示す。図4より、シリコン薄膜aとサファイアウェーハbとの境界(周辺)に、欠けは観察されなかった。その後、500℃で6時間の熱処理を施したが、欠けは観察されなかった。
透明ハンドルウェーハとしてサファイアウェーハを用いた以外は、比較例1と同様に行った。
得られた透明SOIウェーハの周辺の拡大写真を図5に示す。図5より、シリコン薄膜aとサファイアウェーハbとの境界(周辺)に、欠けが観察された。
直径が150mm、厚さが625μmのシリコンウェーハの表面と、該シリコンウェーハと同サイズのサファイアウェーハの表面に、表面活性化処理としてプラズマ処理を施した。次に、プラズマ処理が施されたシリコンウェーハの表面と、サファイアウェーハの表面とを貼り合わせ、150℃で24時間の熱処理を施した。次に、得られた貼り合わせウェーハのシリコンウェーハの厚さが200μmとなるまで研削、研磨を行った。次に、貼り合わせる工程によって貼り合わされた面部分と、貼り合わされていない面部分との境界に、グリーンレーザー(SHG−YAGレーザー:λ=515nm)を照射し、貼り合わされていない部分を垂直に切断した。その後、シリコンウェーハの厚さが20μmとなるまで研削、研磨を行い、透明SOIウェーハを得た。
得られた透明SOIウェーハの周辺に、欠けは観察されなかった。その後、500℃で6時間の熱処理を施したが、欠けは観察されなかった。
11s 表面
12 シリコンウェーハ
12s 表面
12B、22B シリコン薄膜
13 貼り合わせウェーハ
14、24 貼り合わされた面部分
15、25 貼り合わされていない部分
15a、25a 貼り合わされていない面部分
16、26 境界
17、27 貼り合わせウェーハ
18、28 透明SOIウェーハ
101 ハンドルウェーハ
102 ドナーウェーハ
102a ドナーウェーハの周辺の断面
102b 欠け
C 中心
θ 角度
α 角度
H1、H2 熱処理
L 可視光レーザー
a シリコン薄膜
b サファイアウェーハ
Claims (9)
- シリコンウェーハをドナーウェーハとして用い、前記シリコンウェーハの表面と、透明ハンドルウェーハの表面とを貼り合わせて貼り合わせウェーハを得る工程であって、前記貼り合わせ前のシリコンウェーハの周辺部が面取りされているか、又は、前記貼り合わせ前のシリコンウェーハの径が前記透明ハンドルウェーハの径よりも大きい工程と、
前記貼り合わせウェーハに、150〜300℃の第1熱処理を施す工程と、
前記貼り合わせる工程によって貼り合わされた面部分と、貼り合わされていない面部分との境界において、該境界に沿って、前記熱処理を施された貼り合わせウェーハのシリコンウェーハ側から、入射光と該シリコンウェーハの径方向とがなす角度が60〜90°となるように可視光レーザーを照射し、前記貼り合わされていない部分を切断する工程と、
前記切断後の貼り合わせウェーハのシリコンウェーハに、研削、研磨又はエッチング処理を施すことによってシリコン薄膜を作製する工程と、
前記シリコン薄膜の作製後の貼り合わせウェーハに、第1熱処理よりも高い温度となる300〜500℃の第2熱処理を施す工程と
を少なくとも含む方法によって得られる透明SOIウェーハの製造方法。 - 前記第2熱処理の温度が、前記第1熱処理の温度よりも150〜250℃高い請求項1に記載の透明SOIウェーハの製造方法。
- 前記貼り合わせる工程後で、前記切断工程前に、前記貼り合わせウェーハのシリコンウェーハの厚さが100μm以上となるように、該シリコンウェーハに研削、研磨又はエッチング処理を施す工程をさらに含み、
前記切断後の貼り合わせウェーハのシリコンウェーハに研削、研磨又はエッチング処理を施す工程が、厚さが20μm以下のシリコン薄膜を作製する請求項1または2に記載の透明SOIウェーハの製造方法。 - 前記可視光レーザーが、SHG−YAGレーザーである請求項1〜3のいずれかに記載の透明SOIウェーハの製造方法。
- 前記透明ハンドルウェーハが、石英、ガラス、又はサファイアである請求項1〜4のいずれかに記載の透明SOIウェーハの製造方法。
- 前記切断工程の前に、前記貼り合わせウェーハに、前記透明ハンドルウェーハとして石英又はガラスを用いた場合には、150〜300℃の第1熱処理、350〜500℃の第2熱処理を施し、前記透明ハンドルウェーハとしてサファイアを用いた場合には、150〜250℃の第1熱処理、300〜500℃の第2熱処理を施す請求項1〜5のいずれかに記載の透明SOIウェーハの製造方法。
- 前記貼り合わせる工程の前に、前記シリコンウェーハ、前記透明ハンドルウェーハのうちどちらか一方又は両方の表面に、表面活性化処理を施す請求項1〜6のいずれかに記載の透明SOIウェーハの製造方法。
- 前記表面活性化処理が、オゾン水処理、UVオゾン処理、イオンビーム処理、又はプラズマ処理のうち、少なくとも1つの処理が行われる請求項7に記載の透明SOIウェーハの製造方法。
- 前記シリコンウェーハが、表面に酸化膜を形成したシリコンウェーハである請求項1〜8のいずれかに記載の透明SOIウェーハの製造方法。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011227962A JP5926527B2 (ja) | 2011-10-17 | 2011-10-17 | 透明soiウェーハの製造方法 |
CN201280050683.0A CN103890907B (zh) | 2011-10-17 | 2012-10-11 | 生产透明soi片的方法 |
EP12842007.2A EP2770525B1 (en) | 2011-10-17 | 2012-10-11 | Method for producing transparent soi wafers |
US14/346,878 US20140235032A1 (en) | 2011-10-17 | 2012-10-11 | Method for producing transparent soi wafer |
PCT/JP2012/076874 WO2013058292A1 (ja) | 2011-10-17 | 2012-10-11 | 透明soiウェーハの製造方法 |
KR1020147006678A KR102021160B1 (ko) | 2011-10-17 | 2012-10-11 | 투명 soi 웨이퍼의 제조 방법 |
TW101138086A TWI588914B (zh) | 2011-10-17 | 2012-10-16 | Transparent SOI wafer manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011227962A JP5926527B2 (ja) | 2011-10-17 | 2011-10-17 | 透明soiウェーハの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013089722A JP2013089722A (ja) | 2013-05-13 |
JP5926527B2 true JP5926527B2 (ja) | 2016-05-25 |
Family
ID=48140936
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011227962A Active JP5926527B2 (ja) | 2011-10-17 | 2011-10-17 | 透明soiウェーハの製造方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US20140235032A1 (ja) |
EP (1) | EP2770525B1 (ja) |
JP (1) | JP5926527B2 (ja) |
KR (1) | KR102021160B1 (ja) |
CN (1) | CN103890907B (ja) |
TW (1) | TWI588914B (ja) |
WO (1) | WO2013058292A1 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6168143B2 (ja) * | 2013-05-01 | 2017-07-26 | 信越化学工業株式会社 | ハイブリッド基板の製造方法 |
US9738511B2 (en) | 2013-09-13 | 2017-08-22 | Invensense, Inc. | Reduction of chipping damage to MEMS structure |
JP2015126052A (ja) * | 2013-12-26 | 2015-07-06 | 京セラ株式会社 | 複合基板の製造方法 |
US9761557B2 (en) * | 2014-04-28 | 2017-09-12 | Invensense, Inc. | CMOS-MEMS integration by sequential bonding method |
CN104103601A (zh) * | 2014-07-08 | 2014-10-15 | 厦门润晶光电有限公司 | 一种蓝宝石绝缘层上覆硅衬底及其制备方法 |
US10442729B2 (en) * | 2014-12-04 | 2019-10-15 | Nippon Electric Glass Co., Ltd. | Glass sheet |
JP6454606B2 (ja) * | 2015-06-02 | 2019-01-16 | 信越化学工業株式会社 | 酸化物単結晶薄膜を備えた複合ウェーハの製造方法 |
US9818637B2 (en) | 2015-12-29 | 2017-11-14 | Globalfoundries Inc. | Device layer transfer with a preserved handle wafer section |
CN106992140A (zh) * | 2016-01-20 | 2017-07-28 | 沈阳硅基科技有限公司 | 一种采用激光裂片技术制备soi硅片的方法 |
JP6601257B2 (ja) * | 2016-02-19 | 2019-11-06 | 東京エレクトロン株式会社 | 基板処理方法 |
JP7166794B2 (ja) * | 2018-06-05 | 2022-11-08 | 株式会社ディスコ | 面取り加工方法 |
CN110323178A (zh) * | 2019-07-04 | 2019-10-11 | 长春长光圆辰微电子技术有限公司 | 一种soi晶圆边缘零空洞的工艺制程方法 |
JP2022136755A (ja) * | 2021-03-08 | 2022-09-21 | キオクシア株式会社 | 半導体製造装置および半導体装置の製造方法 |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01313923A (ja) * | 1988-06-13 | 1989-12-19 | Sumitomo Metal Mining Co Ltd | 半導体基板接着の前処理方法 |
FR2681472B1 (fr) * | 1991-09-18 | 1993-10-29 | Commissariat Energie Atomique | Procede de fabrication de films minces de materiau semiconducteur. |
US5847960A (en) * | 1995-03-20 | 1998-12-08 | Electro Scientific Industries, Inc. | Multi-tool positioning system |
JPH09252100A (ja) * | 1996-03-18 | 1997-09-22 | Shin Etsu Handotai Co Ltd | 結合ウェーハの製造方法及びこの方法により製造される結合ウェーハ |
JPH11307747A (ja) * | 1998-04-17 | 1999-11-05 | Nec Corp | Soi基板およびその製造方法 |
US6562698B2 (en) * | 1999-06-08 | 2003-05-13 | Kulicke & Soffa Investments, Inc. | Dual laser cutting of wafers |
JP2003516625A (ja) * | 1999-12-07 | 2003-05-13 | エレクトロ サイエンティフィック インダストリーズ インコーポレーテッド | 波長切り換え可能なレーザーにもとづいてエッチングした回路ボードの処理システム |
FR2823596B1 (fr) * | 2001-04-13 | 2004-08-20 | Commissariat Energie Atomique | Substrat ou structure demontable et procede de realisation |
US7122095B2 (en) * | 2003-03-14 | 2006-10-17 | S.O.I.Tec Silicon On Insulator Technologies S.A. | Methods for forming an assembly for transfer of a useful layer |
JP2006108532A (ja) * | 2004-10-08 | 2006-04-20 | Disco Abrasive Syst Ltd | ウエーハの研削方法 |
JP2006253402A (ja) * | 2005-03-10 | 2006-09-21 | Nec Electronics Corp | 半導体装置の製造方法 |
JP4839818B2 (ja) * | 2005-12-16 | 2011-12-21 | 信越半導体株式会社 | 貼り合わせ基板の製造方法 |
EP1981064B1 (en) * | 2005-12-27 | 2021-04-14 | Shin-Etsu Chemical Co., Ltd. | Process for producing a soi wafer |
US7795111B2 (en) * | 2007-06-27 | 2010-09-14 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of SOI substrate and manufacturing method of semiconductor device |
US20090061593A1 (en) * | 2007-08-28 | 2009-03-05 | Kishor Purushottam Gadkaree | Semiconductor Wafer Re-Use in an Exfoliation Process Using Heat Treatment |
KR20090101119A (ko) | 2008-03-21 | 2009-09-24 | 신에쓰 가가꾸 고교 가부시끼가이샤 | Soi 웨이퍼의 제조 방법 |
JP5496598B2 (ja) * | 2008-10-31 | 2014-05-21 | 信越化学工業株式会社 | シリコン薄膜転写絶縁性ウェーハの製造方法 |
JP5496608B2 (ja) * | 2008-11-12 | 2014-05-21 | 信越化学工業株式会社 | Soi基板の作製方法 |
CN101527335B (zh) * | 2009-01-14 | 2011-11-02 | 普乐新能源(蚌埠)有限公司 | 应用绿激光制备薄膜太阳能电池的方法 |
US8173518B2 (en) | 2009-03-31 | 2012-05-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of wafer bonding |
FR2957190B1 (fr) * | 2010-03-02 | 2012-04-27 | Soitec Silicon On Insulator | Procede de realisation d'une structure multicouche avec detourage par effets thermomecaniques. |
US20120028555A1 (en) * | 2010-07-30 | 2012-02-02 | Memc Electronic Materials, Inc. | Grinding Tool For Trapezoid Grinding Of A Wafer |
-
2011
- 2011-10-17 JP JP2011227962A patent/JP5926527B2/ja active Active
-
2012
- 2012-10-11 WO PCT/JP2012/076874 patent/WO2013058292A1/ja active Application Filing
- 2012-10-11 US US14/346,878 patent/US20140235032A1/en not_active Abandoned
- 2012-10-11 EP EP12842007.2A patent/EP2770525B1/en active Active
- 2012-10-11 KR KR1020147006678A patent/KR102021160B1/ko active IP Right Grant
- 2012-10-11 CN CN201280050683.0A patent/CN103890907B/zh active Active
- 2012-10-16 TW TW101138086A patent/TWI588914B/zh active
Also Published As
Publication number | Publication date |
---|---|
TWI588914B (zh) | 2017-06-21 |
CN103890907A (zh) | 2014-06-25 |
EP2770525A1 (en) | 2014-08-27 |
US20140235032A1 (en) | 2014-08-21 |
EP2770525A4 (en) | 2015-03-18 |
TW201334087A (zh) | 2013-08-16 |
KR20140082652A (ko) | 2014-07-02 |
WO2013058292A1 (ja) | 2013-04-25 |
CN103890907B (zh) | 2016-09-28 |
KR102021160B1 (ko) | 2019-11-04 |
EP2770525B1 (en) | 2016-12-07 |
JP2013089722A (ja) | 2013-05-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5926527B2 (ja) | 透明soiウェーハの製造方法 | |
JP6070954B2 (ja) | 補剛層を有するガラス上半導体基板及びその作製プロセス | |
TWI452631B (zh) | Fabrication method of silicon film transfer insulating wafers | |
JP6160617B2 (ja) | ハイブリッド基板の製造方法及びハイブリッド基板 | |
JP6168143B2 (ja) | ハイブリッド基板の製造方法 | |
KR101541940B1 (ko) | Soi 기판의 제조 방법 | |
JP2010538459A (ja) | 熱処理を用いる剥離プロセスにおける半導体ウエハの再使用 | |
JP5336101B2 (ja) | Soi基板の製造方法 | |
JP5417399B2 (ja) | 複合ウェーハの製造方法 | |
JP6160616B2 (ja) | Sos基板の製造方法及びsos基板 | |
US8367519B2 (en) | Method for the preparation of a multi-layered crystalline structure | |
KR100927852B1 (ko) | 접합 웨이퍼의 제조 방법 | |
JP2010278342A (ja) | Soi基板の製造方法 | |
JP2008263010A (ja) | Soi基板の製造方法 | |
JP5368000B2 (ja) | Soi基板の製造方法 | |
EP3652780A1 (en) | Method of manufacture of a semiconductor on insulator structure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150612 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150724 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160329 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160422 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5926527 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |