KR20140082652A - 투명 soi 웨이퍼의 제조 방법 - Google Patents

투명 soi 웨이퍼의 제조 방법 Download PDF

Info

Publication number
KR20140082652A
KR20140082652A KR1020147006678A KR20147006678A KR20140082652A KR 20140082652 A KR20140082652 A KR 20140082652A KR 1020147006678 A KR1020147006678 A KR 1020147006678A KR 20147006678 A KR20147006678 A KR 20147006678A KR 20140082652 A KR20140082652 A KR 20140082652A
Authority
KR
South Korea
Prior art keywords
wafer
silicon
heat treatment
silicon wafer
bonded
Prior art date
Application number
KR1020147006678A
Other languages
English (en)
Other versions
KR102021160B1 (ko
Inventor
쇼지 아키야마
가즈토시 나가타
Original Assignee
신에쓰 가가꾸 고교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쓰 가가꾸 고교 가부시끼가이샤 filed Critical 신에쓰 가가꾸 고교 가부시끼가이샤
Publication of KR20140082652A publication Critical patent/KR20140082652A/ko
Application granted granted Critical
Publication of KR102021160B1 publication Critical patent/KR102021160B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques

Abstract

본 발명은 웨이퍼의 파손 및 치핑의 발생을 억제할 수가 있는 투명 SOI 웨이퍼의 제조 방법을 제공한다.　실리콘 웨이퍼를 도너 웨이퍼로서 이용하여, 상기 실리콘 웨이퍼의 표면과 투명 핸들 웨이퍼의 표면을 첩합하여 첩합 웨이퍼를 얻는 공정과, 상기 첩합 웨이퍼에 150~300℃의 제1열처리를 하는 공정과, 상기 첩합하는 공정에 의해 첩합된 면 부분과 첩합되어 있지 않은 면 부분의 경계에, 상기 열처리가 된 첩합 웨이퍼의 실리콘 웨이퍼측으로부터, 입사광과 당해 실리콘 웨이퍼의 직경 방향이 이루는 각도가 60~90о로 되도록 가시광 레이저를 조사하고, 상기 첩합되어 있지 않은 부분을 절단하는 공정과, 상기 절단 후의 첩합 웨이퍼의 실리콘 웨이퍼에 연삭, 연마 또는 에칭 처리를 함으로써 실리콘 박막을 제작하는 공정과, 상기 실리콘 박막의 제작 후의 첩합 웨이퍼에 제1열처리보다도 높은 온도로 되는 300~500℃의 제2열처리를 하는 공정을 적어도 포함하는 방법에 의해 얻어지는 투명 SOI 웨이퍼의 제조 방법을 제공한다.

Description

투명 SOI 웨이퍼의 제조 방법{METHOD FOR PRODUCING TRANSPARENT SOI WAFERS}
본 발명은 투명 SOI(Silicon　On　Insulator) 웨이퍼의 제조 방법에 관한 것이다.
기생용량을 저감하고 디바이스의 고속화를 도모하기 위해 SOI 웨이퍼가 널리 이용되어 오고 있다. 이 SOI 웨이퍼 중에서도 SOQ(Silicon　on　Quartz) 및 SOS(Silicon　on　Sapphire)라고 하는 핸들 웨이퍼가 절연 투명 웨이퍼로 구성되는 웨이퍼로서 주목을 끌고 있다.
SOQ 웨이퍼는 석영의 높은 투명성을 살린 광전자 공학 관계, 또는 낮은 유전손실을 살린 고주파 디바이스에의 응용이 기대된다. 또, SOS 웨이퍼는 핸들 웨이퍼가 사파이어로 구성되는 것으로부터, 높은 투명성이나 낮은 유전손실에 부가하여 석영에서는 얻을 수 없는 높은 열전도율을 가지기 때문에 발열을 수반하는 고주파 디바이스에의 응용이 기대된다.
실리콘 박막을 핸들 웨이퍼 상에 적층하는 방법으로서 R면의 사파이어 상에 실리콘층을 헤테로에피택셜(heteroepitaxial) 성장시키는 방법, 유리 상에 비단결정 실리콘을 성장시키고, 그 후 레이저 어닐(anneal) 등에 의해 결정성을 높이는 CG(Continuous　Grains： 연속립계 결정) 실리콘 등이 개발되어 있다. 그러나, 높은 품질을 가지는 단결정 실리콘을 핸들 웨이퍼 상에 적층하기 위해서는, 벌크(bulk)의 실리콘 웨이퍼와 핸들 웨이퍼를 첩합(貼合)하고, 실리콘 웨이퍼의 일부를 박리하여 핸들 웨이퍼 상에 전사하는 방법에 의해 실리콘 박막을 형성하는 것이 이상적이다. 전사되는 실리콘막이 얇은(예를 들면 500nm 미만) 경우는 수소 이온 주입법을 응용한 방법에 따라 실리콘 박막을 박리, 전사하는 것이 가능하다(특허문헌 1).
국제공개 제2009/116664호
그러나, 전사되는 실리콘막이 두꺼운(예를 들면 1㎛보다 큰) 경우는 고전적인 첩합, 이면 연삭법(Bond ＆ Etchback)을 적용하는 외에 방법이 없다. 이온을 깊게 주입하기 위해서는 이온을 박아 넣을 때의 가속 전압을 올릴 필요가 있다. 그 때문에 가속 전압을 올려 이온을 박아 넣음으로써 실리콘막의 표면에 손상이 도입될 우려가 있다.
이 첩합, 이면 연삭법은 2매의 웨이퍼(도너(donor) 웨이퍼, 핸들 웨이퍼)를 첩합한 후에 열처리를 행함으로써 결합 강도를 높이고, 그 후 도너 웨이퍼의 이면을 연삭, 연마함으로써 도너 웨이퍼를 박막화하여 소망의 두께의 실리콘 박막으로 마무리하는 방법이다. 2매의 웨이퍼를 첩합할 때, 첩합할 수 없는 영역(주변 제외 영역： Edge　exclusion)이 웨이퍼의 주변으로부터 수mm 생긴다. 이것은 웨이퍼에 모따기 가공으로 불리는 처리가 되어 있어 웨이퍼의 모서리가 둥그스름하기 때문에 생기는 것이다.
도 6은 단순한 박막화 프로세스에 의한 치핑(chipping)의 발생을 나타내는 개념도이다. 2매의 웨이퍼(도너 웨이퍼(102), 핸들 웨이퍼(101))를 첩합하고(도 6 (A)), 그 후 열처리를 행하고, 도너 웨이퍼(102)를 수㎛까지 연삭, 연마하면(도 6 (B)), 도너 웨이퍼 주변의 단면(斷面)(102a)의 각도(α)가 예각으로 되기 때문에 치핑으로 불리는 이빠짐(102b)이 빈발하게 된다(도 6 (C)). 이것을 막기 위해 본 발명자는, 도 1에 나타내듯이, 미리 주변을 기계적으로 삭제하거나(도 1 (A)), 약품 등에 의해 제거하는(도 1(B)) 방법을 찾아냈다. 그러나, 이 방법은 열팽창계수가 다른 웨이퍼간에는 채용할 수 없다. 도너 웨이퍼와 핸들 웨이퍼의 각 열팽창계수가 큰 폭으로 다른 SOQ 웨이퍼 및 SOS 웨이퍼의 경우, 실리콘 웨이퍼와 석영(유리) 또는 사파이어를 첩합한 후에 열처리를 행하면, 열팽창계수의 차이 때문에 첩합한 웨이퍼는 파손된다. 따라서, 첩합한 단계에서는 충분한 열처리를 행하는 것은 어렵다. 이러한 불충분한 열처리밖에 행할 수 없는 단계에서 웨이퍼의 주변을 기계적 또는 화학적으로 제거하려고 하면, 접합 강도가 불충분하기 때문에 제거하고 싶지 않은 부분까지 제거되어 버리기 때문이다.
본 발명은 상기 사정을 감안하여 이루어진 것으로서, 웨이퍼의 파손 및 치핑의 발생을 억제할 수가 있는 투명 SOI 웨이퍼의 제조 방법을 제공한다.
상기 과제를 해결하기 위해 본 발명자는 가시광에 대해서 SOQ 웨이퍼 및 SOS 웨이퍼의 투명성을 살린 방법을 찾아냈다.
즉, 본 발명에 있어서는, 실리콘 웨이퍼를 도너 웨이퍼로서 이용하여, 상기 실리콘 웨이퍼의 표면과 투명 핸들 웨이퍼의 표면을 첩합하여 첩합 웨이퍼를 얻는 공정과, 상기 첩합 웨이퍼에 150~300℃의 제1열처리를 하는 공정과, 상기 첩합하는 공정에 의해 첩합된 면 부분과 첩합되어 있지 않은 면 부분의 경계에, 상기 열처리가 된 첩합 웨이퍼의 실리콘 웨이퍼측으로부터, 입사광과 당해 실리콘 웨이퍼의 직경 방향이 이루는 각도가 60~90о로 되도록 가시광 레이저를 조사하고, 상기 첩합되어 있지 않은 부분을 절단하는 공정과, 상기 절단 후의 첩합 웨이퍼의 실리콘 웨이퍼에 연삭, 연마 또는 에칭 처리를 함으로써 실리콘 박막을 제작하는 공정과, 상기 실리콘 박막의 제작 후의 첩합 웨이퍼에 제1열처리보다도 높은 온도로 되는 300~500℃의 제2열처리를 하는 공정을 적어도 포함하는 방법에 의해 얻어지는 투명 SOI 웨이퍼의 제조 방법을 제공한다.
본 발명의 투명 SOI 웨이퍼의 제조 방법에 의하면 웨이퍼의 파손 및 치핑의 발생을 억제할 수가 있다.
도 1은 SOI 웨이퍼의 박막화 프로세스를 나타내는 도이다.
도 2는 투명 SOI 웨이퍼의 제조 방법의 공정의 일례를 나타내는 도이다.
도 3은 첩합 웨이퍼의 상면도이다.
도 4는 실시예 3에서 얻어진 투명 SOI 웨이퍼 주변의 확대 사진이다.
도 5는 비교예 2에서 얻어진 투명 SOI 웨이퍼 주변의 확대 사진이다.
도 6은 단순한 박막화 프로세스에 의한 치핑의 발생을 나타내는 개념도이다.
본 발명에서 이용하는 투명 핸들 웨이퍼로서는 바람직하게는 석영, 유리, 또는 사파이어의 어느 재료로 이루어지는 것을 들 수가 있다. 또한, 투명 핸들 웨이퍼는 후술하는 첩합하는 공정 전에 RCA 세정 등의 세정을 해 두는 것이 바람직하다.
본 발명에서 이용하는 도너 웨이퍼로서는 단결정 실리콘 웨이퍼 등을 들 수 있고, 예를 들면 초크랄스키법에 의해 육성된 일반적으로 시판되고 있는 것이고, 그 도전형이나 비저항률 등 전기 특성치나 결정 방위나 결정 직경은, 본 발명의 방법으로 제조되는 투명 SOI 웨이퍼가 제공되는 디바이스의 설계치나 프로세스 또는 제조되는 디바이스의 표시 면적 등에 의존하여 적당히 선택되어도 좋다.
실리콘 웨이퍼의 두께는 후술하는 실리콘 박막의 소망의 두께에 의존하여 적당히 선택되어도 좋고, 특히 한정되는 것은 아니다. 예를 들면, 6인치 웨이퍼에서는 550~650㎛, 8인치 웨이퍼에서는 650~750㎛의 것이 입수하기 쉽고 핸들링도 용이하다.
바람직하게는 실리콘 웨이퍼의 주변부가 모따기되어 있거나, 또는 실리콘 웨이퍼의 직경이 투명 핸들 웨이퍼의 직경보다도 크다. 이러한 경우에 첩합 웨이퍼에 있어서의 첩합되어 있지 않은 부분(주변 제외 영역)이 웨이퍼의 주변으로부터 수mm 생긴다. 모따기 방법은 C 모따기, R 모따기 등을 들 수 있다.
이하, 본 발명에 관계되는 투명 SOI 웨이퍼의 제조 방법에 대해 도 2 및 도 3을 참조하여 설명하지만, 본 발명은 이들에 한정되는 것은 아니다.
(제1의 실시 형태)
도 2는 투명 SOI 웨이퍼의 제조 방법의 공정의 일례를 나타내는 도이다.
먼저, 도 2 (A)에 나타내듯이, 투명 핸들 웨이퍼(11)와, 도너 웨이퍼로서 실리콘 웨이퍼(12)를 준비한다. 다음에, 도 2 (B)에 나타내듯이, 실리콘 웨이퍼(12)의 표면(12s)과 투명 핸들 웨이퍼(11)의 표면(11s)을 첩합하여 첩합 웨이퍼(13)를 얻는다.
필요에 따라 도너 웨이퍼로서 표면(12s) 또는 표면 전체에 산화막을 형성한 실리콘 웨이퍼를 이용해도 좋다. 산화막은 일반적인 열산화법에 의해 형성할 수가 있다. 일반적으로는 산소 분위기 또는 수증기 분위기로 상압하에서 800~1100℃에서 열처리함으로써 얻어지는 것이다. 산화막의 두께는 바람직하게는 50~500nm이다. 이것은 너무 얇으면 산화막 두께의 제어가 어렵고, 또 너무 두꺼우면 시간이 너무 걸리기 때문이다.
여기서, 첩합하기 전에 실리콘 웨이퍼(12), 투명 핸들 웨이퍼(11) 중 어느 일방 또는 양방의 표면에 표면 활성화 처리를 해도 좋다. 이 표면 활성화 처리를 함으로써 첩합한 직후의 첩합 웨이퍼의 접합 강도를 높일 수가 있다.
표면 활성화 처리는 바람직하게는 오존수 처리, UV 오존 처리, 이온빔 처리, 또는 플라즈마 처리 중 적어도 하나의 처리가 행해진다.
플라즈마로 처리를 하는 경우, 예를 들면, 챔버 중에 RCA 세정 등의 세정을 한 실리콘 웨이퍼 및/또는 투명 핸들 웨이퍼를 올려놓고, 플라즈마용 가스를 감압하에서 도입한 후, 100W 정도의 고주파 플라즈마에 5~10초 정도 노출시켜 표면을 플라즈마 처리한다. 플라즈마용 가스로서는, 실리콘 웨이퍼를 처리하는 경우, 표면을 산화하는 경우에는 산소 가스의 플라즈마, 산화하지 않는 경우에는 수소 가스, 아르곤 가스, 질소 가스 또는 이들의 혼합 가스 혹은 수소 가스와 헬륨 가스의 혼합 가스를 이용할 수가 있다. 투명 핸들 웨이퍼를 처리하는 경우는 어느 가스라도 좋다. 플라즈마로 처리함으로써 실리콘 웨이퍼 및/또는 투명 핸들 웨이퍼 표면의 유기물이 산화하여 제거되고, 또한 표면의 OH기가 증가하고 활성화한다.
오존수로 처리하는 경우에는 예를 들면, 오존을 10mg/L 정도 용존시킨 순수에 웨이퍼를 침지함으로써 실현할 수 있다.
UV 오존으로 처리를 하는 경우는 오존 가스 혹은 대기에서 생성된 오존 가스에 UV광(예를 들면 파장 185nm)을 조사함으로써 행하는 것이 가능하다.
이온빔으로 처리하는 경우에는 예를 들면, 스퍼터법(sputtering)과 같이 웨이퍼의 표면을 아르곤 등의 불활성 가스의 빔으로 고진공하에 있어서 처리함으로써 표면의 미결합수(dangling bond)를 노출시켜 결합력을 증가시키는 것이 가능하다.
오존수 처리나 UV 오존 처리 등에서는 실리콘 웨이퍼 또는 투명 핸들 웨이퍼 표면의 유기물을 오존에 의해 분해하고, 표면의 OH기를 증가시킴으로써 활성화를 행한다. 한편, 이온빔 처리나 플라즈마 처리 등에서는 웨이퍼 표면의 반응성이 높은 미결합수를 노출시킴으로써, 혹은 그 미결합수에 OH기가 부여됨으로써 활성화를 행한다.
표면의 활성화는 친수성의 정도(젖음성)를 봄으로써 확인할 수 있다. 구체적으로는 웨이퍼의 표면에 물을 떨어뜨려 그 접촉각(contact angle)을 측정함으로써 간편하게 측정할 수 있다.
다음에, 도 2 (C)에 나타내듯이, 첩합 웨이퍼(13)에 150~300℃의 제1열처리(H1)를 한다. 예를 들면, 투명 핸들 웨이퍼(11)로서 석영 또는 유리를 이용한 경우에는 바람직하게는 150~300℃의 제1열처리(H1)를 하고, 투명 핸들 웨이퍼(11)로서 사파이어를 이용한 경우에는 바람직하게는 150~250℃의 제1열처리(H1)를 한다. 또, 열처리 시간은 열처리 온도와 재료에 따라 결정되고, 바람직하게는 1~48시간의 범위에서 선택된다. 이와 같이 첩합 웨이퍼(13)를 열처리함으로써 실리콘 웨이퍼(12)와 투명 핸들 웨이퍼(11)의 첩합의 강도를 높일 수가 있다. 또, 이러한 온도에서의 열처리이면, 이종 재료인 것에 기인하는 열팽창계수의 차이에 의한 열변형, 크래킹(cracking), 박리 등이 발생할 우려가 적다. 또한, 이 단계에서는 후술하는 연삭 등을 행하는데는 충분한 강도를 달성하고 있지만, 투명 SOI 웨이퍼의 강도로서는 충분하지 않다.
열처리 공정은 바람직하게는 아르곤, 질소, 헬륨, 또는 이들의 혼합 가스의 존재하에서 행해진다.
다음에, 도 2 (D)에 나타내듯이, 첩합하는 공정에 의해 첩합된 면 부분(14)과 첩합되어 있지 않은 면 부분(15a)의 경계(16)에, 열처리가 된 첩합 웨이퍼의 실리콘 웨이퍼측으로부터, 입사광과 당해 실리콘 웨이퍼의 직경 방향이 이루는 각도가 60~90о로 되도록 가시광 레이저(L)를 조사하고, 첩합되어 있지 않은 부분(15)을 절단한다(공정 d-1-i).
도 3은 첩합 웨이퍼의 상면도이다. 도 3에 나타내듯이, 첩합된 면 부분(14)과 첩합되어 있지 않은 면 부분(15a)의 경계(16)에, 열처리가 된 첩합 웨이퍼의 실리콘 웨이퍼측으로부터, 입사광과 당해 실리콘 웨이퍼의 직경 방향이 이루는 각도(θ), 즉 입사광과 실리콘 웨이퍼의 교점과 실리콘 웨이퍼의 중심(C)을 잇는 선과, 입사광이 이루는 각도(θ)가 60~90о로 되도록 가시광 레이저(L)를 조사하고, 첩합되어 있지 않은 부분(15)을 절단한다. 이러한 방법에 의하면, 실리콘 웨이퍼의 첩합되어 있지 않은 부분(15)을 절단한 후, 가시광 레이저(L)가 하지(下地)인 투명 핸들 웨이퍼(11)에 도달한 경우라도 투명 핸들 웨이퍼(11)에 흠 등이 도입될 염려는 없다.
가시광 레이저는 바람직하게는 그린 레이저, 예를 들면 SHG-YAG 레이저(λ=515nm)이다.
가시광 레이저를 조사하는 각도는 입사광과 실리콘 웨이퍼의 직경 방향이 이루는 각도(θ)가 60~90о이다. 도 6 (B)에 나타내는 실리콘 웨이퍼 주변의 단면(102a)의 각도(α)가 둔각으로 되어 치핑으로 불리는 이빠짐이 생기기 어렵기 때문이다. θ는 바람직하게는 90о, 즉 입사광이 첩합한 면에 대해서 수직이다. 이러한 각도이면 투명 핸들 웨이퍼 상에 형성되는 실리콘 박막의 직경이 투명 핸들 웨이퍼로부터의 거리에 의존하지 않고 일정하게 되기 때문이다.
다음에, 절단 후의 첩합 웨이퍼의 실리콘 웨이퍼(14)에 연삭, 연마 또는 에칭 처리를 함으로써 실리콘 박막(12B)을 제작한다(공정 d-1-ii). 상술한 것 같은 첩합되어 있지 않은 부분(15)을 절단한 후에 이러한 처리를 행함으로써 치핑의 발생을 막을 수가 있다. 연삭, 연마 또는 에칭 처리는 실리콘 박막의 소망의 두께, 예를 들면 20㎛ 이하 정도로 될 때까지 행해진다.
다음에, 도 2 (E)에 나타내듯이, 실리콘 박막(12B)을 구비하는 첩합 웨이퍼(17)에 바람직하게는 300~500℃의 제2열처리(H2)를 한다. 예를 들면, 투명 핸들 웨이퍼(11)로서 석영 또는 유리를 이용한 경우에는 바람직하게는 350~500℃의 제2열처리(H2)를 하고, 투명 핸들 웨이퍼(11)로서 사파이어를 이용한 경우에는 온도가 300~500℃인 제2열처리(H2)를 한다. 제2열처리(H2)의 온도는 제1열처리(H1)보다도 높은 온도로 할 수가 있다. 바람직하게는 제2열처리(H2)의 온도는 제1열처리(H1)의 온도보다도 150~250℃ 높다. 이 단계에서는 실리콘 박막(12B)은 충분히 얇기 때문에 이러한 제2열처리(H2)를 해도 실리콘 박막(12B)에 깨짐 등이 발생할 염려는 없다.
이상과 같은 공정에 의해 도 2 (F)에 나타내는 것 같은 투명 SOI 웨이퍼(18)를 얻을 수 있다.
이상 설명한 것처럼 제1의 실시 형태에 의하면 치핑의 발생을 억제할 수가 있다.
(제2의 실시 형태)
도 2 (A)~(C)는 제1의 실시 형태와 같다. 제1의 실시 형태와 마찬가지로 투명 핸들 웨이퍼(11)와 도너 웨이퍼로서 실리콘 웨이퍼(12)를 준비하고(도 2 (A)), 실리콘 웨이퍼(12)의 표면(12s)과 투명 핸들 웨이퍼(11)의 표면(11s)을 첩합하여 첩합 웨이퍼(13)를 얻고(도 2 (B)), 첩합 웨이퍼(13)에 열처리(H1)를 한다(도 2 (C)).
다음에, 도 2 (D)에 나타내듯이, 첩합 웨이퍼(13)의 실리콘 웨이퍼(12)의 두께가 바람직하게는 100㎛ 이상으로 되도록 당해 실리콘 웨이퍼(12)에 연삭, 연마 또는 에칭 처리를 한다(공정 d-2-i). 이러한 실리콘 웨이퍼의 두께라면 예각(α)이 존재해도 치핑이 발생하는 일은 없다.
다음에, 첩합하는 공정에 의해 첩합된 면 부분(24)과 첩합되어 있지 않은 면 부분(25a)의 경계(26)에, 연삭, 연마 또는 에칭 처리가 된 첩합 웨이퍼의 실리콘 웨이퍼측으로부터, 입사광과 당해 실리콘 웨이퍼의 직경 방향이 이루는 각도가 60~90о로 되도록 가시광 레이저(L)를 조사하고, 첩합되어 있지 않은 부분(25)을 절단한다(공정 d-2-ii). 이러한 방법에 의하면, 실리콘 웨이퍼의 첩합되어 있지 않은 부분(25)을 절단한 후 가시광 레이저(L)가 하지인 투명 핸들 웨이퍼(11)에 도달한 경우라도 투명 핸들 웨이퍼(11)에 흠 등이 도입될 염려는 없다.
다음에, 절단 후의 첩합 웨이퍼의 실리콘 웨이퍼(24)의 두께가 20㎛ 이하로 되도록 당해 실리콘 웨이퍼(24)에 연삭, 연마 또는 에칭 처리를 함으로써 실리콘 박막(22B)을 제작한다(공정 d-2-iii). 상술한 것 같은 첩합되어 있지 않은 부분(25)을 절단한 후에 이러한 처리를 행함으로써 치핑의 발생을 막을 수가 있다.
다음에, 제1의 실시 형태와 마찬가지로, 도 2 (E)에 나타내듯이, 실리콘 박막(22B)을 구비하는 첩합 웨이퍼(27)에 바람직하게는 300~500℃의 제2열처리(H2)를 한다. 예를 들면, 투명 핸들 웨이퍼(11)로서 석영 또는 유리를 이용한 경우에는 바람직하게는 350~500℃의 제2열처리(H2)를 하고, 투명 핸들 웨이퍼(11)로서 사파이어를 이용한 경우에는 바람직하게는 300~500℃의 제2열처리(H2)를 한다. 제2열처리(H2)의 온도는 제1열처리(H1)보다도 높은 온도로 할 수가 있다. 바람직하게는 제2열처리(H2)의 온도는 제1열처리(H1)의 온도보다도 150~250℃ 높다. 이 단계에서는 실리콘 박막(22B)은 충분히 얇기 때문에 이러한 제2열처리(H2)를 해도 실리콘 박막(22B)에 깨짐 등이 발생할 염려는 없다.
이상과 같은 공정에 의해 도 2 (F)에 나타내는 것 같은 투명 SOI 웨이퍼(28)를 얻을 수 있다.
이상 설명한 것처럼 제2의 실시 형태에 의하면 치핑의 발생을 억제할 수가 있다.
또한, 실리콘 웨이퍼와 투명 핸들 웨이퍼의 직경의 크기가 다른 경우에 있어서도 상술한 제1의 실시 형태 및 제2의 실시 형태와 마찬가지로 투명 SOI 웨이퍼를 제조할 수가 있다.
실시예
[0009]
이하, 실시예, 비교예를 나타내어 본 발명을 구체적으로 설명하지만 본 발명은 이들에 한정되는 것은 아니다.
(실시예 1)
직경이 150mm, 두께가 625㎛인 실리콘 웨이퍼와 당해 실리콘 웨이퍼와 같은 크기의 석영 웨이퍼를 첩합하여 200℃에서 24시간의 열처리를 하였다. 다음에, 얻어진 첩합 웨이퍼의 실리콘 웨이퍼의 두께가 200㎛로 될 때까지 연삭, 연마를 행하였다. 다음에, 첩합하는 공정에 의해 첩합된 면 부분과 첩합되어 있지 않은 면 부분의 경계에 그린 레이저(SHG-YAG 레이저： λ=515nm)를 조사하고, 첩합되어 있지 않은 부분을 수직으로 절단하였다. 그 후 실리콘 웨이퍼의 두께가 20㎛로 될 때까지 연삭, 연마를 행하여 투명 SOI 웨이퍼를 얻었다.
얻어진 투명 SOI 웨이퍼의 주변에 이빠짐은 관찰되지 않았다. 그 후 500℃에서 6시간의 열처리를 했지만 이빠짐은 관찰되지 않았다.
(실시예 2)
직경이 150mm, 두께가 625㎛인 실리콘 웨이퍼와 당해 실리콘 웨이퍼와 같은 크기의 석영 웨이퍼를 첩합하여 200℃에서 24시간의 열처리를 하였다. 다음에, 첩합하는 공정에 의해 첩합된 면 부분과 첩합되어 있지 않은 면 부분의 경계에 그린 레이저(SHG-YAG 레이저： λ=515nm)를 조사하고, 첩합되어 있지 않은 부분을 수직으로 절단하였다. 그 후 절단된 첩합 웨이퍼의 실리콘 웨이퍼의 두께가 20㎛로 될 때까지 연삭, 연마를 행하여 투명 SOI 웨이퍼를 얻었다.
얻어진 투명 SOI 웨이퍼의 주변에 이빠짐은 관찰되지 않았다. 그 후 500℃에서 6시간의 열처리를 했지만 이빠짐은 관찰되지 않았다.
(비교예 1)
직경이 150mm, 두께가 625㎛인 실리콘 웨이퍼와 당해 실리콘 웨이퍼와 같은 크기의 석영 웨이퍼를 첩합하여 200℃에서 24시간의 열처리를 하였다. 그 후 얻어진 첩합 웨이퍼의 실리콘 웨이퍼의 두께가 20㎛로 될 때까지 연삭, 연마를 행하여 투명 SOI 웨이퍼를 얻었다.
얻어진 투명 SOI 웨이퍼의 주변에 이빠짐이 관찰되었다.
(실시예 3)
투명 핸들 웨이퍼로서 사파이어 웨이퍼를 이용한 외에는 실시예 1과 마찬가지로 행하였다.
얻어진 투명 SOI 웨이퍼 주변의 확대 사진을 도 4에 나타낸다. 도 4에서 실리콘 박막(a)과 사파이어 웨이퍼(b)의 경계(주변)에 이빠짐은 관찰되지 않았다. 그 후 500℃에서 6시간의 열처리를 했지만 이빠짐은 관찰되지 않았다.
(비교예 2)
투명 핸들 웨이퍼로서 사파이어 웨이퍼를 이용한 외에는 비교예 1과 마찬가지로 행하였다.
얻어진 투명 SOI 웨이퍼 주변의 확대 사진을 도 5에 나타낸다. 도 5에서 실리콘 박막(a)과 사파이어 웨이퍼(b)의 경계(주변)에 이빠짐이 관찰되었다.
(실시예 4)
직경이 150mm, 두께가 625㎛인 실리콘 웨이퍼의 표면과 당해 실리콘 웨이퍼와 같은 크기의 사파이어 웨이퍼의 표면에 표면 활성화 처리로서 플라즈마 처리를 하였다. 다음에, 플라즈마 처리가 된 실리콘 웨이퍼의 표면과 사파이어 웨이퍼의 표면을 첩합하여 150℃에서 24시간의 열처리를 하였다. 다음에, 얻어진 첩합 웨이퍼의 실리콘 웨이퍼의 두께가 200㎛로 될 때까지 연삭, 연마를 행하였다. 다음에, 첩합하는 공정에 의해 첩합된 면 부분과 첩합되어 있지 않은 면 부분의 경계에 그린 레이저(SHG-YAG 레이저： λ=515nm)를 조사하고, 첩합되어 있지 않은 부분을 수직으로 절단하였다. 그 후 실리콘 웨이퍼의 두께가 20㎛로 될 때까지 연삭, 연마를 행하여 투명 SOI 웨이퍼를 얻었다.
얻어진 투명 SOI 웨이퍼의 주변에 이빠짐은 관찰되지 않았다. 그 후 500℃에서 6시간의 열처리를 했지만 이빠짐은 관찰되지 않았다.
11　투명 핸들 웨이퍼 11s　표면
12　실리콘 웨이퍼 12s　표면
12B, 22B　실리콘 박막 13　첩합 웨이퍼
14, 24　첩합된 면 부분 15, 25　첩합되어 있지 않은 부분
15a, 25a　첩합되어 있지 않은 면 부분
16, 26　경계 17, 27　첩합 웨이퍼
18, 28　투명 SOI 웨이퍼 101　핸들 웨이퍼
102　도너 웨이퍼 102a　도너 웨이퍼 주변의 단면
102b　이빠짐 C　중심
θ　각도 α　각도
H1, H2　열처리 L　가시광 레이저
a　실리콘 박막 b　사파이어 웨이퍼

Claims (10)

  1. 실리콘 웨이퍼를 도너 웨이퍼로서 이용하여, 상기 실리콘 웨이퍼의 표면과 투명 핸들 웨이퍼의 표면을 첩합하여 첩합 웨이퍼를 얻는 공정과,
    상기 첩합 웨이퍼에 150~300℃의 제1열처리를 하는 공정과,
    상기 첩합하는 공정에 의해 첩합된 면 부분과 첩합되어 있지 않은 면 부분의 경계에, 상기 열처리가 된 첩합 웨이퍼의 실리콘 웨이퍼측으로부터, 입사광과 당해 실리콘 웨이퍼의 직경 방향이 이루는 각도가 60~90о로 되도록 가시광 레이저를 조사하고, 상기 첩합되어 있지 않은 부분을 절단하는 공정과,
    상기 절단 후의 첩합 웨이퍼의 실리콘 웨이퍼에 연삭, 연마 또는 에칭 처리를 함으로써 실리콘 박막을 제작하는 공정과,
    상기 실리콘 박막의 제작 후의 첩합 웨이퍼에 제1열처리보다도 높은 온도로 되는 300~500℃의 제2열처리를 하는 공정을 적어도 포함하는 방법에 의해 얻어지는 투명 SOI 웨이퍼의 제조 방법.
  2. 제1항에 있어서,
    상기 첩합하는 공정에 있어서, 상기 첩합 전의 실리콘 웨이퍼의 주변부가 모따기되어 있거나, 또는 상기 첩합 전의 실리콘 웨이퍼의 직경이 상기 투명 핸들 웨이퍼의 직경보다도 큰 것을 특징으로 하는 투명 SOI 웨이퍼의 제조 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 제2열처리의 온도가 상기 제1열처리의 온도보다도 150~250℃ 높은 것을 특징으로 하는 투명 SOI 웨이퍼의 제조 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 첩합하는 공정 후 상기 절단 공정 전에, 상기 첩합 웨이퍼의 실리콘 웨이퍼의 두께가 100㎛ 이상으로 되도록 당해 실리콘 웨이퍼에 연삭, 연마 또는 에칭 처리를 하는 공정을 더 포함하고,
    상기 절단 후의 첩합 웨이퍼의 실리콘 웨이퍼에 연삭, 연마 또는 에칭 처리를 하는 공정이, 두께가 20㎛ 이하인 실리콘 박막을 제작하는 것을 특징으로 하는 투명 SOI 웨이퍼의 제조 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 가시광 레이저가 SHG-YAG 레이저인 것을 특징으로 하는 투명 SOI 웨이퍼의 제조 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 투명 핸들 웨이퍼가 석영, 유리, 또는 사파이어인 것을 특징으로 하는 투명 SOI 웨이퍼의 제조 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 절단 공정 전에, 상기 첩합 웨이퍼에, 상기 투명 핸들 웨이퍼로서 석영 또는 유리를 이용한 경우에는 150~300℃의 제1열처리, 350~500℃의 제2열처리를 하고, 상기 투명 핸들 웨이퍼로서 사파이어를 이용한 경우에는 150~250℃의 제1열처리, 300~500℃의 제2열처리를 하는 것을 특징으로 하는 투명 SOI 웨이퍼의 제조 방법.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 첩합하는 공정 전에, 상기 실리콘 웨이퍼, 상기 투명 핸들 웨이퍼 중 어느 일방 또는 양방의 표면에 표면 활성화 처리를 하는 것을 특징으로 하는 투명 SOI 웨이퍼의 제조 방법.
  9. 제8항에 있어서,
    상기 표면 활성화 처리가, 오존수 처리, UV 오존 처리, 이온빔 처리, 또는 플라즈마 처리 중 적어도 하나의 처리가 행해지는 것을 특징으로 하는 투명 SOI 웨이퍼의 제조 방법.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서,
    상기 실리콘 웨이퍼가 표면에 산화막을 형성한 실리콘 웨이퍼인 것을 특징으로 하는 투명 SOI 웨이퍼의 제조 방법.
KR1020147006678A 2011-10-17 2012-10-11 투명 soi 웨이퍼의 제조 방법 KR102021160B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011227962A JP5926527B2 (ja) 2011-10-17 2011-10-17 透明ｓｏｉウェーハの製造方法
JPJP-P-2011-227962 2011-10-17
PCT/JP2012/076874 WO2013058292A1 (ja) 2011-10-17 2012-10-11 透明ｓｏｉウェーハの製造方法

Publications (2)

Publication Number Publication Date
KR20140082652A true KR20140082652A (ko) 2014-07-02
KR102021160B1 KR102021160B1 (ko) 2019-11-04

Family

ID=48140936

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147006678A KR102021160B1 (ko) 2011-10-17 2012-10-11 투명 soi 웨이퍼의 제조 방법

Country Status (7)

Country Link
US (1) US20140235032A1 (ko)
EP (1) EP2770525B1 (ko)
JP (1) JP5926527B2 (ko)
KR (1) KR102021160B1 (ko)
CN (1) CN103890907B (ko)
TW (1) TWI588914B (ko)
WO (1) WO2013058292A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180014699A (ko) * 2015-06-02 2018-02-09 신에쓰 가가꾸 고교 가부시끼가이샤 산화물 단결정 박막을 구비한 복합 웨이퍼의 제조 방법

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102229397B1 (ko) * 2013-05-01 2021-03-17 신에쓰 가가꾸 고교 가부시끼가이샤 하이브리드 기판의 제조 방법 및 하이브리드 기판
US9738511B2 (en) 2013-09-13 2017-08-22 Invensense, Inc. Reduction of chipping damage to MEMS structure
JP2015126052A (ja) * 2013-12-26 2015-07-06 京セラ株式会社 複合基板の製造方法
US9761557B2 (en) * 2014-04-28 2017-09-12 Invensense, Inc. CMOS-MEMS integration by sequential bonding method
CN104103601A (zh) * 2014-07-08 2014-10-15 厦门润晶光电有限公司 一种蓝宝石绝缘层上覆硅衬底及其制备方法
JP6611079B2 (ja) * 2014-12-04 2019-11-27 日本電気硝子株式会社 ガラス板
US9818637B2 (en) 2015-12-29 2017-11-14 Globalfoundries Inc. Device layer transfer with a preserved handle wafer section
CN106992140A (zh) * 2016-01-20 2017-07-28 沈阳硅基科技有限公司 一种采用激光裂片技术制备soi硅片的方法
JP6601257B2 (ja) * 2016-02-19 2019-11-06 東京エレクトロン株式会社 基板処理方法
JP7166794B2 (ja) * 2018-06-05 2022-11-08 株式会社ディスコ 面取り加工方法
CN110323178A (zh) * 2019-07-04 2019-10-11 长春长光圆辰微电子技术有限公司 一种soi晶圆边缘零空洞的工艺制程方法
JP2022136755A (ja) * 2021-03-08 2022-09-21 キオクシア株式会社 半導体製造装置および半導体装置の製造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040206444A1 (en) * 2003-03-14 2004-10-21 Fabrice Letertre Methods for forming an assembly for transfer of a useful layer
JP2006108532A (ja) * 2004-10-08 2006-04-20 Disco Abrasive Syst Ltd ウエーハの研削方法
KR20080097390A (ko) * 2005-12-16 2008-11-05 신에쯔 한도타이 가부시키가이샤 접합기판의 제조방법
WO2009116664A1 (ja) 2008-03-21 2009-09-24 信越化学工業株式会社 Ｓｏｉウェーハの製造方法
US20100248414A1 (en) * 2009-03-31 2010-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method of wafer bonding
KR20110081771A (ko) * 2008-10-31 2011-07-14 신에쓰 가가꾸 고교 가부시끼가이샤 실리콘 박막 전사 절연성 웨이퍼의 제조 방법
KR20110084228A (ko) * 2008-11-12 2011-07-21 신에쓰 가가꾸 고교 가부시끼가이샤 Ｓｏｉ 기판의 제작 방법
KR20110099626A (ko) * 2010-03-02 2011-09-08 에스오아이테크 실리콘 온 인슐레이터 테크놀로지스 열적-기계적 효과들을 사용하여 트리밍을 수반한 다중층 구조체의 제조 프로세스

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01313923A (ja) * 1988-06-13 1989-12-19 Sumitomo Metal Mining Co Ltd 半導体基板接着の前処理方法
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
US5847960A (en) * 1995-03-20 1998-12-08 Electro Scientific Industries, Inc. Multi-tool positioning system
JPH09252100A (ja) * 1996-03-18 1997-09-22 Shin Etsu Handotai Co Ltd 結合ウェーハの製造方法及びこの方法により製造される結合ウェーハ
JPH11307747A (ja) * 1998-04-17 1999-11-05 Nec Corp Ｓｏｉ基板およびその製造方法
US6562698B2 (en) * 1999-06-08 2003-05-13 Kulicke & Soffa Investments, Inc. Dual laser cutting of wafers
AU4517701A (en) * 1999-12-07 2001-06-18 Electro Scientific Industries, Inc. Switchable wavelength laser-based etched circuit board processing system
FR2823596B1 (fr) * 2001-04-13 2004-08-20 Commissariat Energie Atomique Substrat ou structure demontable et procede de realisation
JP2006253402A (ja) * 2005-03-10 2006-09-21 Nec Electronics Corp 半導体装置の製造方法
WO2007074551A1 (ja) * 2005-12-27 2007-07-05 Shin-Etsu Chemical Co., Ltd. Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
US7795111B2 (en) * 2007-06-27 2010-09-14 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate and manufacturing method of semiconductor device
US20090061593A1 (en) * 2007-08-28 2009-03-05 Kishor Purushottam Gadkaree Semiconductor Wafer Re-Use in an Exfoliation Process Using Heat Treatment
CN101527335B (zh) * 2009-01-14 2011-11-02 普乐新能源（蚌埠）有限公司 应用绿激光制备薄膜太阳能电池的方法
US20120028555A1 (en) * 2010-07-30 2012-02-02 Memc Electronic Materials, Inc. Grinding Tool For Trapezoid Grinding Of A Wafer

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040206444A1 (en) * 2003-03-14 2004-10-21 Fabrice Letertre Methods for forming an assembly for transfer of a useful layer
JP2006108532A (ja) * 2004-10-08 2006-04-20 Disco Abrasive Syst Ltd ウエーハの研削方法
KR20080097390A (ko) * 2005-12-16 2008-11-05 신에쯔 한도타이 가부시키가이샤 접합기판의 제조방법
WO2009116664A1 (ja) 2008-03-21 2009-09-24 信越化学工業株式会社 Ｓｏｉウェーハの製造方法
KR20110081771A (ko) * 2008-10-31 2011-07-14 신에쓰 가가꾸 고교 가부시끼가이샤 실리콘 박막 전사 절연성 웨이퍼의 제조 방법
KR20110084228A (ko) * 2008-11-12 2011-07-21 신에쓰 가가꾸 고교 가부시끼가이샤 Ｓｏｉ 기판의 제작 방법
US20100248414A1 (en) * 2009-03-31 2010-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method of wafer bonding
KR20110099626A (ko) * 2010-03-02 2011-09-08 에스오아이테크 실리콘 온 인슐레이터 테크놀로지스 열적-기계적 효과들을 사용하여 트리밍을 수반한 다중층 구조체의 제조 프로세스
US20110230005A1 (en) * 2010-03-02 2011-09-22 Alexandre Vaufredaz Process for fabricating a multilayer structure with trimming using thermo-mechanical effects

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180014699A (ko) * 2015-06-02 2018-02-09 신에쓰 가가꾸 고교 가부시끼가이샤 산화물 단결정 박막을 구비한 복합 웨이퍼의 제조 방법

Also Published As

Publication number Publication date
JP5926527B2 (ja) 2016-05-25
TW201334087A (zh) 2013-08-16
EP2770525A1 (en) 2014-08-27
EP2770525B1 (en) 2016-12-07
JP2013089722A (ja) 2013-05-13
US20140235032A1 (en) 2014-08-21
CN103890907B (zh) 2016-09-28
CN103890907A (zh) 2014-06-25
EP2770525A4 (en) 2015-03-18
WO2013058292A1 (ja) 2013-04-25
TWI588914B (zh) 2017-06-21
KR102021160B1 (ko) 2019-11-04

Similar Documents

Publication Publication Date Title
KR102021160B1 (ko) 투명 soi 웨이퍼의 제조 방법
KR101575917B1 (ko) 실리콘 박막 전사 절연성 웨이퍼의 제조 방법
KR102104147B1 (ko) 하이브리드 기판의 제조 방법 및 하이브리드 기판
KR102229397B1 (ko) 하이브리드 기판의 제조 방법 및 하이브리드 기판
EP2757574B1 (en) Method for manufacturing composite wafer
WO2007074550A1 (ja) Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
JP6160616B2 (ja) Ｓｏｓ基板の製造方法及びｓｏｓ基板
KR102026506B1 (ko) 다층 반도체 디바이스들의 제조에서의 저온 층 전이를 위한 방법
JP5368000B2 (ja) Ｓｏｉ基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant