JP6611079B2 - ガラス板 - Google Patents

ガラス板 Download PDF

Info

Publication number
JP6611079B2
JP6611079B2 JP2016562692A JP2016562692A JP6611079B2 JP 6611079 B2 JP6611079 B2 JP 6611079B2 JP 2016562692 A JP2016562692 A JP 2016562692A JP 2016562692 A JP2016562692 A JP 2016562692A JP 6611079 B2 JP6611079 B2 JP 6611079B2
Authority
JP
Japan
Prior art keywords
glass plate
processed substrate
alignment portion
chamfered
less
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016562692A
Other languages
English (en)
Other versions
JPWO2016088868A1 (ja
Inventor
裕貴 片山
宏 中嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Electric Glass Co Ltd
Original Assignee
Nippon Electric Glass Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Glass Co Ltd filed Critical Nippon Electric Glass Co Ltd
Publication of JPWO2016088868A1 publication Critical patent/JPWO2016088868A1/ja
Application granted granted Critical
Publication of JP6611079B2 publication Critical patent/JP6611079B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C19/00—Surface treatment of glass, not in the form of fibres or filaments, by mechanical means
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B17/00—Layered products essentially comprising sheet glass, or glass, slag, or like fibres
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B17/00—Layered products essentially comprising sheet glass, or glass, slag, or like fibres
    • B32B17/06—Layered products essentially comprising sheet glass, or glass, slag, or like fibres comprising glass as the main or only constituent of a layer, next to another layer of a specific material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04—Interconnection of layers
    • B32B7/06—Interconnection of layers permitting easy separation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04—Interconnection of layers
    • B32B7/12—Interconnection of layers using interposed adhesives or interposed materials with bonding properties
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03B—MANUFACTURE, SHAPING, OR SUPPLEMENTARY PROCESSES
    • C03B17/00—Forming molten glass by flowing-out, pushing-out, extruding or drawing downwardly or laterally from forming slits or by overflowing over lips
    • C03B17/06—Forming glass sheets
    • C03B17/064—Forming glass sheets by the overflow downdraw fusion process; Isopipes therefor
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C03C3/076—Glass compositions containing silica with 40% to 90% silica, by weight
    • C03C3/089—Glass compositions containing silica with 40% to 90% silica, by weight containing boron
    • C03C3/091—Glass compositions containing silica with 40% to 90% silica, by weight containing boron containing aluminium
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C03C3/076—Glass compositions containing silica with 40% to 90% silica, by weight
    • C03C3/089—Glass compositions containing silica with 40% to 90% silica, by weight containing boron
    • C03C3/091—Glass compositions containing silica with 40% to 90% silica, by weight containing boron containing aluminium
    • C03C3/093—Glass compositions containing silica with 40% to 90% silica, by weight containing boron containing aluminium containing zinc or zirconium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/14—Semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95001—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P40/00—Technologies relating to the processing of minerals
    • Y02P40/50—Glass production, e.g. reusing waste heat during processing or shaping
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P40/00—Technologies relating to the processing of minerals
    • Y02P40/50—Glass production, e.g. reusing waste heat during processing or shaping
    • Y02P40/57—Improving the yield, e-g- reduction of reject rates

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Surface Treatment Of Glass (AREA)
  • Glass Compositions (AREA)
  • Liquid Crystal (AREA)
  • Laminated Bodies (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

本発明は、ガラス板に関し、具体的には、半導体パッケージの製造工程で加工基板の支持に用いるガラス板に関する。
携帯電話、ノート型パーソナルコンピュータ、ＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄａｔａ Ａｓｓｉｓｔａｎｃｅ）等の携帯型電子機器には、小型化及び軽量化が要求されている。これに伴い、これらの電子機器に用いられる半導体チップの実装スペースも厳しく制限されており、半導体チップの高密度な実装が課題になっている。そこで、近年では、三次元実装技術、すなわち半導体チップ同士を積層し、各半導体チップ間を配線接続することにより、半導体パッケージの高密度実装を図っている。
また、従来のウエハレベルパッケージ（ＷＬＰ）は、バンプをウエハの状態で形成した後、ダイシングで個片化することにより作製されている。しかし、従来のＷＬＰは、ピン数を増加させ難いことに加えて、半導体チップの裏面が露出した状態で実装されるため、半導体チップの欠け等が発生し易いという問題があった。
そこで、新たなＷＬＰとして、ｆａｎ ｏｕｔ型のＷＬＰが提案されている。ｆａｎ ｏｕｔ型のＷＬＰは、ピン数を増加させることが可能であり、また半導体チップの端部を保護することにより、半導体チップの欠け等を防止することができる。
ｆａｎ ｏｕｔ型のＷＬＰでは、複数の半導体チップを樹脂の封止材でモールドして、加工基板を形成した後に、加工基板の一方の表面に配線する工程、半田バンプを形成する工程等を有する。
これらの工程は、約２００〜３００℃の熱処理を伴うため、封止材が変形して、加工基板が寸法変化する虞がある。加工基板が寸法変化すると、加工基板の一方の表面に対して、高密度に配線することが困難になり、また半田バンプを正確に形成することも困難になる。
加工基板の寸法変化を抑制するために、支持板としてガラス板を用いることが有効である。ガラス板は、表面を平滑化し易く、且つ剛性を有する。よって、ガラス板を用いると、加工基板を強固、且つ正確に支持することが可能になる。またガラス板は、紫外光等の光を透過し易い。よって、ガラス板を用いると、接着層等を設けることにより加工基板とガラス板を容易に固定することができる。また剥離層等を設けることにより加工基板とガラス板を容易に分離することもできる。
加工基板の支持に用いるガラス板は、加工基板と同様にして、略真円状のウエハ形状を有している。しかし、ガラス板と加工基板の形状が略真円状であると、ガラス板と加工基板の位置合わせが困難になり、結果として、加工基板の配線精度を高めることが困難になる。
また、ガラス板は、脆性を有するため、破損し易い性質を有する。加工基板の搬送時又は加工処理時に、ガラス板が破損してしまうと、小さなガラス片等により高価な加工基板が汚染されて、加工基板を良品として採取できなくなる。
本発明は、上記事情に鑑みなされたものであり、その技術的課題は、加工基板との位置合わせが容易であり、且つ加工基板の搬送時又は加工処理時に破損し難いガラス板を創案することにより、半導体パッケージの高密度化に寄与することである。
本発明者等は、種々の実験を繰り返した結果、ガラス板に位置合わせ部を形成すると共に、その位置合わせ部を面取りすることにより、上記技術的課題を解決し得ることを見出し、本発明として、提案するものである。すなわち、本発明のガラス板は、外形が外形部と位置合わせ部で構成されるガラス板であって、位置合わせ部の表面と端面とが交差する端縁領域の全部又は一部が面取りされていることを特徴とする。ここで、「位置合わせ部」には、加工基板との位置合わせに寄与する部分のみならず、ガラス板自体の位置合わせに寄与する部分を含む。「外形部」は、位置合わせ部以外の外形領域を占める領域を指す。
本発明のガラス板は、位置合わせ部を有する。これにより、ガラス板の位置合わせ部に位置決めピン等の位置決め部材を当接させて、ガラス板を位置固定し易くなる。結果として、ガラス板と加工基板の位置合わせが容易になる。特に、加工基板にも位置合わせ部を形成して、位置決め部材を当接させると、ガラス板と加工基板の位置合わせが更に容易になる。
しかし、ガラス板の位置合わせ部に位置決め部材を当接すると、位置合わせ部に応力が集中し易くなり、位置合わせ部を起点にして、ガラス板が破損し易くなる。特に、ガラス板が外力により湾曲した時に、その傾向が顕著になる。そこで、本発明のガラス板は、位置合わせ部の表面と端面とが交差する端縁領域の全部又は一部が面取りされている。これにより、位置合わせ部を起点にした破損を有効に回避することができる。なお、ガラス板に位置合わせ部を形成すると、位置合わせ部に応力が集中するため、位置合わせ部以外の外形領域を占める外形部に応力が集中し難くなり、外形部を起点にした破損を有効に回避することができる。
図１は、本発明のガラス板の一例を示す上方概念図である。図１（ａ）に示すように、ガラス板１の外形は、略真円のウエハ状である。また、ガラス板１の外形は、位置合わせ部２と位置合わせ部２以外の外形領域を占める外形部３とで構成されている。位置合わせ部２は、ノッチ形状、つまり窪みを有する形状を有している。ノッチ形状の深部４は、平面視で丸みを帯びた略円形状になっており、位置合わせ部２と外形部３の境界も丸みを帯びた略円形状になっている。図１（ｂ）に示すように、ガラス板５の外形は、略真円のウエハ状である。また、ガラス板５の外形は、位置合わせ部６と位置合わせ部６以外の外形領域を占める外形部７とで構成されている。ガラス板５の位置合わせ部６は、ノッチ形状を有しており、ノッチ形状の深部８は略Ｖ溝形状になっている。なお、図１（ｃ）に示すように、ガラス板９の外形は、ウエハ状であり、また位置合わせ部１０と位置合わせ部１０以外の外形領域を占める外形部１１とで構成されている。ガラス板９の位置合わせ部１０は、オリフラ形状を有している。
第二に、本発明のガラス板は、位置合わせ部の表面方向の面取り幅が５０〜９００μｍであることが好ましい。
第三に、本発明のガラス板は、位置合わせ部の板厚方向の面取り幅が板厚の５〜８０％であることが好ましい。
図２は、図１（ａ）のＡ−Ａ’方向の断面概念図である。図２に示すように、ガラス板２０の表面２１、２２と端面２３が交差する端縁領域に面取り面２４、２５を有している。ガラス板２０の表面２１、２２方向の面取り幅Ｘは例えば５０〜９００μｍになっており、ガラス板２０の板厚方向の面取り幅Ｙ＋Ｙ’は例えば板厚ｔの２０〜８０％になっている。そして、端面２３と面取り面２４、２５は、それぞれ連続的に丸みを帯びた状態で連結しており、表面２１、２２と面取り面２４、２５は、それぞれ連続的に丸みを帯びた状態で連結している。
なお、図２に示す面取り面２４、２５は、位置合わせ部の表面方向の面取り幅が略同等であり、板厚方向の面取り幅も略同等であるが、両者の面取り幅を相違させてもよい。また面取り面の形成を表面２１、２２の一方側のみとしてもよい。
図３は、本発明のガラス板の一例を示す断面概念図であり、位置合わせ部の面取り形状の変形態様を示す断面概念図である。図３（ａ）、（ｂ）に示すガラス板には、位置合わせ部の表面と端面が交差する端縁領域の一方にのみ面取り面が形成されている。図３（ｃ）に示すガラス板には、位置合わせ部の表面と端面が交差する端縁領域の一方にのみ面取り面が形成されており、この面取り面が位置合わせ部の端面全体を占有している。
第四に、本発明のガラス板は、位置合わせ部の表面と端面とが交差する端縁領域に面取り面を有すると共に、面取り面の平均表面粗さＲａが０．２０μｍ以下であることが好ましい。ここで、「平均表面粗さ」は、ＪＩＳ Ｂ０６０１：２００１で測定した値を指す。
第五に、本発明のガラス板は、位置合わせ部の表面と端面とが交差する端縁領域に面取り面を有すると共に、面取り面と端面が連続的に丸みを帯びた状態で連結していること、つまり面取り面と端面が連続的な曲面で接続されていることが好ましい。
第六に、本発明のガラス板は、位置合わせ部の形状がノッチ形状であることが好ましい。
第七に、本発明のガラス板は、外形部の全部又は一部が面取りされており、外形部の表面方向の面取り幅が５０〜９００μｍであることが好ましい。
第八に、本発明のガラス板は、外形がウエハ形状であることが好ましい。
第九に、本発明のガラス板は、全体板厚偏差が２．０μｍ未満であることが好ましい。全体板厚偏差を小さくすると、加工処理の精度を高め易くなる。特に配線精度を高めることができるため、高密度の配線が可能になる。またガラス板の面内強度が向上して、ガラス板及び積層体が破損し難くなる。更にガラス板の再利用回数（耐用数）を増やすことができる。ここで、「全体板厚偏差」は、ガラス板全体の最大板厚と最小板厚の差であり、例えばコベルコ科研社製のＳＢＷ−３３１ＭＬ／ｄにより測定可能である。
第十に、本発明のガラス板は、オーバーフローダウンドロー法により成形されてなることが好ましい。
第十一に、本発明のガラス板は、半導体パッケージの製造工程で加工基板の支持に用いることが好ましい。
第十二に、本発明の積層体は、少なくとも加工基板と加工基板を支持するためのガラス板とを備える積層体であって、ガラス板が上記のガラス板であることが好ましい。
図４は、本発明の積層体３１を位置決め部材３２、３３、３４で位置固定した状態の一例を示す概念斜視図である。図４では、積層体３１は、加工基板３５と加工基板３５を支持するためのガラス板３６とを備えている。加工基板３５とガラス板３６は、加工基板３５の寸法変化を防止するために貼着されている。加工基板３５は位置合わせ部３７を有しており、ガラス板３６も位置合わせ部３８を有している。位置決め部材３２は、加工基板３５の位置合わせ部３７とガラス板３６の位置合わせ部３８に当接している。これにより、加工基板３５とガラス板３６が位置合わせされている。また、位置決め部材３３、３４は、加工基板３５の外形部３９とガラス板３６の外形部４０に当接している。そして、加工基板３５とガラス板３６は、位置決め部材３３、３４によって、位置固定されている。なお、加工基板３５とガラス板３６の間には、図示しない剥離層と接着層が配置されている。接着層は加工基板３５と接触しており、剥離層はガラス板３６と接触している。なお、図４では、加工基板３５の位置合わせ部３７とガラス板３６の位置合わせ部３８を位置決め部材３２に当接させているが、位置決め部材３３、３４と当接する領域にも位置合わせ部を形成してもよい。この場合、加工基板３５とガラス板３６の位置合わせを確実に行うことができる。
第十三に、本発明の半導体パッケージの製造方法は、少なくとも加工基板と加工基板を支持するためのガラス板とを備える積層体を用意する工程と、加工基板に対して、加工処理を行う工程と、を有すると共に、ガラス板が上記のガラス板であることが好ましい。
第十四に、本発明の半導体パッケージの製造方法は、加工処理が、加工基板の一方の表面に配線する工程を含むことが好ましい。
第十五に、本発明の半導体パッケージの製造方法は、加工処理が、加工基板の一方の表面に半田バンプを形成する工程を含むことが好ましい。
第十六に、本発明の半導体パッケージは、上記の半導体パッケージの製造方法により作製されたことが好ましい。
第十七に、本発明の電子機器は、半導体パッケージを備える電子機器であって、半導体パッケージが、上記の半導体パッケージであることが好ましい。
本発明のガラス板の一例を示す上方概念図である。 図１（ａ）のＡ−Ａ’方向の断面概念図である。 本発明のガラス板の位置合わせ部の面取り形状の変形態様を示す断面概念図である。 本発明の積層体を位置決め部材で位置固定した状態の一例を示す概念斜視図である。 ｆａｎ ｏｕｔ型のＷＬＰの製造工程を示す概念断面図である。
本発明のガラス板は位置合わせ部を有するが、その形状は限定されない。例えば、ノッチ形状、オリフラ形状等を採択することができる。その中でも、位置決め部材を固定し易くする観点から、ノッチ形状が好ましく、ノッチ形状の深部は平面視で略円形状又は略Ｖ溝形状であることがより好ましい。また、位置合わせ部は単数のみならず、複数であってもよい。位置合わせ部が単数であれば、位置合わせ部の形成が容易になる。位置合わせ部が複数であれば、ガラス板の位置合わせを確実に行うことができる。
面取り加工は、加工性の観点から、研磨加工で行うことが好ましく、好ましくは＃５００以上、＃８００以上、＃１２００以上の研磨粗さで研磨加工することが更に好ましい。なお、面取り加工は、研磨加工以外でも、ケミカルエッチング等で行ってもよい。
本発明のガラス板は、位置合わせ部の表面と端面とが交差する端縁領域の全部又は一部が面取りされており、位置合わせ部の表面と端面とが交差する端縁領域の５０％以上が面取りされていることが好ましく、位置合わせ部の表面と端面とが交差する端縁領域の９０％以上が面取りされていることがより好ましく、位置合わせ部の表面と端面とが交差する端縁領域の全部が面取りされていることが更に好ましい。位置合わせ部において面取りされている領域が大きい程、位置合わせ部を起点にした破損の確率を低減することができる。
本発明のガラス板において、位置合わせ部の面取り形状は、特に限定されないが、後述の面取り形状であることが好ましい。なお、本発明では、位置合わせ部の全部又は一部がＲ面取りされている態様、つまり位置合わせ部の端面全体が略半円状に面取りされている態様を完全に排除しないが、この場合、Ｒ面取りの頂部の一点に応力が集中し易くなり、位置合わせ部を起点にした破損の確率を低減し難くなる。
位置合わせ部の表面方向の面取り幅は、好ましくは５０〜９００μｍ、２００〜８００μｍ、３００〜７００μｍ、４００〜６５０μｍ、特に５００〜６００μｍである。位置合わせ部の表面方向の面取り幅が小さ過ぎると、位置合わせ部を起点にして、ガラス板が破損し易くなる。一方、位置合わせ部の表面方向の面取り幅が大き過ぎると、面取り効率が低下して、ガラス板の製造コストが高騰し易くなる。
位置合わせ部の板厚方向の面取り幅は、好ましくは板厚の５〜８０％、２０〜７５％、３０〜７０％、３５〜６５％、特に４０〜６０％である。位置合わせ部の板厚方向の面取り幅が小さ過ぎると、位置合わせ部を起点にして、ガラス板が破損し易くなる。一方、位置合わせ部の板厚方向の面取り幅が大き過ぎると、外力が位置合わせ部の端面に集中し易くなり、位置合わせ部の端面を起点にして、ガラス板が破損し易くなる。
本発明のガラス板において、位置合わせ部の表面と端面とが交差する端縁領域に面取り面を有することが好ましく、その面取り面の平均表面粗さＲａは、好ましくは０．２０μｍ以下、０．１０μｍ未満、０．０８μｍ以下、０．０６μｍ以下、特に０．０４μｍ以下である。面取り面の平均表面粗さＲａが大き過ぎると、ガラス板の四点曲げ試験での破壊強度が低下し易くなるため、ガラス板が位置合わせ部を起点にして破損し易くなる。面取り面の最大表面粗さＲｚは、好ましくは０．２５μｍ以下、０．１３μｍ未満、０．１０μｍ以下、０．０８μｍ以下、特に０．０６μｍ以下である。面取り面の最大表面粗さＲｚが大き過ぎると、ガラス板の四点曲げ試験での破壊強度が低下し易くなるため、ガラス板が位置合わせ部を起点にして破損し易くなる。なお、面取り面に対して鏡面研磨処理、エッチング処理等を行うと、面取り面の表面粗さを低下させることができる。
本発明のガラス板において、位置合わせ部の表面と端面とが交差する端縁領域に面取り面を有すると共に、更に面取り面と端面が連続的に丸みを帯びた状態で連結していることが好ましく、面取り面と表面が連続的に丸みを帯びた状態で連結していることも好ましい。これにより、位置合わせ部を起点にした破損の確率を効果的に低減することができる。
本発明のガラス板において、位置合わせ部以外の外形領域を占める外形部の表面と端面とが交差する端縁領域の全部又は一部が面取りされていることが好ましく、外形部の表面と端面とが交差する端縁領域の５０％以上が面取りされていることがより好ましく、外形部の表面と端面とが交差する端縁領域の９０％以上が面取りされていることが更に好ましく、外形部の表面と端面とが交差する端縁領域の全部が面取りされていることが特に好ましい。外形部において面取りされている領域が大きい程、外形部を起点にした破損の確率を低減することができる。
外形部の表面方向の面取り幅は、好ましくは５０〜９００μｍ、２００〜８００μｍ、３００〜７００μｍ、４００〜６５０μｍ、特に５００〜６００μｍである。外形部の表面方向の面取り幅が小さ過ぎると、外形部を起点にして、ガラス板が破損し易くなる。一方、外形部の表面方向の面取り幅が大き過ぎると、面取り効率が低下して、ガラス板の製造コストが高騰し易くなる。
外形部の板厚方向の面取り幅は、好ましくは板厚の５〜８０％、２０〜７５％、３０〜７０％、３５〜６５％、特に４０〜６０％である。外形部の板厚方向の面取り幅が小さ過ぎると、外形部を起点にして、ガラス板が破損し易くなる。一方、外形部の板厚方向の面取り幅が大き過ぎると、外力が外形部の端面に集中し易くなり、外形部の端面を起点にして、ガラス板が破損し易くなる。
本発明のガラス板において、外形部の表面と端面とが交差する端縁領域に面取り面を有することが好ましく、その面取り面の平均表面粗さＲａは、好ましくは０．２０μｍ以下、０．１０μｍ未満、０．０８μｍ以下、０．０６μｍ以下、特に０．０４μｍ以下である。面取り面の平均表面粗さＲａが大き過ぎると、ガラス板の四点曲げ試験での破壊強度が低下し易くなるため、ガラス板が外形部を起点にして破損し易くなる。面取り面の最大表面粗さＲｚは、好ましくは０．２５μｍ以下、０．１３μｍ未満、０．１０μｍ以下、０．０８μｍ以下、特に０．０６μｍ以下である。面取り面の最大表面粗さＲｚが大き過ぎると、ガラス板の四点曲げ試験での破壊強度が低下し易くなるため、ガラス板が外形部を起点にして破損し易くなる。なお、面取り面に対して鏡面研磨処理、エッチング処理等を行うと、面取り面の表面粗さを低下させることができる。
本発明のガラス板において、外形部の表面と端面とが交差する端縁領域に面取り面を有すると共に、更に面取り面と端面が連続的に丸みを帯びた状態で連結していることが好ましく、面取り面と表面が連続的に丸みを帯びた状態で連結していることも好ましい。これにより、外形部を起点にした破損の確率を効果的に低減することができる。
位置合わせ部を起点にした破損の確率を低減する観点から、位置合わせ部と外形部の境界は、連続的に丸みを帯びた状態で連結していることが好ましい。
本発明のガラス板において、全体板厚偏差は、好ましくは２μｍ未満、１．５μｍ以下、１μｍ以下、１μｍ未満、０．８μｍ以下、０．１〜０．９μｍ、特に０．２〜０．７μｍである。全体板厚偏差が小さい程、加工処理の精度を高め易くなる。特に配線精度を高めることができるため、高密度の配線が可能になる。またガラス板の強度が向上して、ガラス板及び積層体が破損し難くなる。更にガラス板の再利用回数（耐用数）を増やすことができる。
反り量は、好ましくは６０μｍ以下、５５μｍ以下、５０μｍ以下、１〜４５μｍ、特に５〜４０μｍである。反り量が小さい程、加工処理の精度を高め易くなる。特に配線精度を高めることができるため、高密度の配線が可能になる。更にガラス板の再利用回数（耐用数）を増やすことができる。なお、「反り量」は、ガラス板全体における最高位点と最小二乗焦点面との間の最大距離の絶対値と最低位点と最小二乗焦点面との絶対値との合計を指し、例えばコベルコ科研社製のＳＢＷ−３３１ＭＬ／ｄにより測定可能である。
表面の算術平均粗さＲａは、好ましくは１０ｎｍ以下、５ｎｍ以下、２ｎｍ以下、１ｎｍ以下、特に０．５ｎｍ以下である。表面の算術平均粗さＲａが小さい程、加工処理の精度を高め易くなる。特に配線精度を高めることができるため、高密度の配線が可能になる。またガラス板の強度が向上して、ガラス板及び積層体が破損し難くなる。更にガラス板の再利用回数（支持回数）を増やすことができる。なお、「算術平均粗さＲａ」は、原子間力顕微鏡（ＡＦＭ）により測定可能である。
本発明のガラス板は、表面の全部又は一部が研磨面であることが好ましく、面積比で表面の５０％以上が研磨面であることがより好ましく、表面の７０％以上が研磨面であることが更に好ましく、表面の９０％以上が研磨面であることが特に好ましい。このようにすれば、全体板厚偏差を低減し易くなり、また反り量も低減し易くなる。
研磨処理の方法としては、種々の方法を採用することができるが、ガラス板の両面を一対の研磨パッドで挟み込み、ガラス板と一対の研磨パッドを共に回転させながら、ガラス板を研磨処理する方法が好ましい。更に一対の研磨パッドは外径が異なることが好ましく、研磨の際に間欠的にガラス板の一部が研磨パッドから食み出すように研磨処理することが好ましい。これにより、全体板厚偏差を低減し易くなり、また反り量も低減し易くなる。なお、研磨処理において、研磨深さは特に限定されないが、研磨深さは、好ましくは５０μｍ以下、３０μｍ以下、２０μｍ以下、特に１０μｍ以下である。研磨深さが小さい程、ガラス板の生産性が向上する。
本発明のガラス板は、ウエハ状（略真円状）が好ましく、その直径は１００ｍｍ以上５００ｍｍ以下、特に１５０ｍｍ以上４５０ｍｍ以下が好ましい。このようにすれば、半導体パッケージの製造工程に適用し易くなる。
本発明のガラス板において、板厚は、好ましくは２．０ｍｍ未満、１．５ｍｍ以下、１．２ｍｍ以下、１．１ｍｍ以下、１．０ｍｍ以下、特に０．９ｍｍ以下である。板厚が薄くなる程、積層体の質量が軽くなるため、ハンドリング性が向上する。一方、板厚が薄過ぎると、ガラス板自体の強度が低下して、支持板としての機能を果たし難くなる。よって、板厚は、好ましくは０．１ｍｍ以上、０．２ｍｍ以上、０．３ｍｍ以上、０．４ｍｍ以上、０．５ｍｍ以上、０．６ｍｍ以上、特に０．７ｍｍ超である。
本発明のガラス板は、以下の特性を有することが好ましい。
本発明のガラス板において、３０〜３８０℃の温度範囲における平均熱膨張係数は０×１０−７／℃以上、且つ１６５×１０−７／℃以下が好ましい。これにより、加工基板とガラス板の熱膨張係数を整合させ易くなる。そして、両者の熱膨張係数が整合すると、加工処理時に加工基板の寸法変化（特に、反り変形）を抑制し易くなる。結果として、加工基板の一方の表面に対して、高密度に配線することが可能になり、また半田バンプを正確に形成することも可能になる。なお、「３０〜３８０℃の温度範囲における平均熱膨張係数」は、ディラトメーターで測定可能である。
３０〜３８０℃の温度範囲における平均熱膨張係数は、加工基板内で半導体チップの割合が少なく、封止材の割合が多い場合は、上昇させることが好ましく、逆に、加工基板内で半導体チップの割合が多く、封止材の割合が少ない場合は、低下させることが好ましい。
３０〜３８０℃の温度範囲における平均熱膨張係数を０×１０−７／℃以上、且つ５０×１０−７／℃未満とする場合、ガラス板は、ガラス組成として、質量％で、ＳｉＯ２ ５５〜７５％、Ａｌ２Ｏ３ １５〜３０％、Ｌｉ２Ｏ ０．１〜６％、Ｎａ２Ｏ＋Ｋ２Ｏ ０〜８％、ＭｇＯ＋ＣａＯ＋ＳｒＯ＋ＢａＯ ０〜１０％を含有することが好ましく、或いはＳｉＯ２ ５５〜７５％、Ａｌ２Ｏ３ １０〜３０％、Ｌｉ２Ｏ＋Ｎａ２Ｏ＋Ｋ２Ｏ ０〜０．３％、ＭｇＯ＋ＣａＯ＋ＳｒＯ＋ＢａＯ ５〜２０％を含有することも好ましい。３０〜３８０℃の温度範囲における平均熱膨張係数を５０×１０−７／℃以上、且つ７５×１０−７／℃未満とする場合、ガラス板は、ガラス組成として、質量％で、ＳｉＯ２ ５５〜７０％、Ａｌ２Ｏ３ ３〜１５％、Ｂ２Ｏ３ ５〜２０％、ＭｇＯ ０〜５％、ＣａＯ ０〜１０％、ＳｒＯ ０〜５％、ＢａＯ ０〜５％、ＺｎＯ ０〜５％、Ｎａ２Ｏ ５〜１５％、Ｋ２Ｏ ０〜１０％を含有することが好ましい。３０〜３８０℃の温度範囲における平均熱膨張係数を７５×１０−７／℃以上、且つ８５×１０−７／℃以下とする場合、ガラス板は、ガラス組成として、質量％で、ＳｉＯ２ ６０〜７５％、Ａｌ２Ｏ３ ５〜１５％、Ｂ２Ｏ３ ５〜２０％、ＭｇＯ ０〜５％、ＣａＯ ０〜１０％、ＳｒＯ ０〜５％、ＢａＯ ０〜５％、ＺｎＯ ０〜５％、Ｎａ２Ｏ ７〜１６％、Ｋ２Ｏ ０〜８％を含有することが好ましい。３０〜３８０℃の温度範囲における平均熱膨張係数を８５×１０−７／℃超、且つ１２０×１０−７／℃以下とする場合、ガラス板は、ガラス組成として、質量％で、ＳｉＯ２ ５５〜７０％、Ａｌ２Ｏ３ ３〜１３％、Ｂ２Ｏ３ ２〜８％、ＭｇＯ ０〜５％、ＣａＯ ０〜１０％、ＳｒＯ ０〜５％、ＢａＯ ０〜５％、ＺｎＯ ０〜５％、Ｎａ２Ｏ １０〜２１％、Ｋ２Ｏ ０〜５％を含有することが好ましい。３０〜３８０℃の温度範囲における平均熱膨張係数を１２０×１０−７／℃超、且つ１６５×１０−７／℃以下とする場合、ガラス板は、ガラス組成として、質量％で、ＳｉＯ２ ５３〜６５％、Ａｌ２Ｏ３ ３〜１３％、Ｂ２Ｏ３ ０〜５％、ＭｇＯ ０．１〜６％、ＣａＯ ０〜１０％、ＳｒＯ ０〜５％、ＢａＯ ０〜５％、ＺｎＯ ０〜５％、Ｎａ２Ｏ＋Ｋ２Ｏ ２０〜４０％、Ｎａ２Ｏ １２〜２１％、Ｋ２Ｏ ７〜２１％を含有することが好ましい。このようにすれば、熱膨張係数を所望の範囲に規制し易くなると共に、耐失透性が向上するため、全体板厚偏差が小さいガラス板を成形し易くなる。なお、ガラス板と加工基板の熱膨張係数差は、加工基板の寸法変化を抑制するために、可及的に小さいことが好ましく、例えば、±２０×１０−７／℃以下、±１０×１０−７／℃以下、特に±５×１０−７／℃以下が好ましい。
ヤング率は、好ましくは６５ＧＰａ以上、６７ＧＰａ以上、６８ＧＰａ以上、６９ＧＰａ以上、７０ＧＰａ以上、７１ＧＰａ以上、７２ＧＰａ以上、特に７３ＧＰａ以上である。ヤング率が低過ぎると、積層体の剛性を維持し難くなり、加工基板の変形、反り、破損が発生し易くなる。
液相温度は、好ましくは１１５０℃未満、１１２０℃以下、１１００℃以下、１０８０℃以下、１０５０℃以下、１０１０℃以下、９８０℃以下、９６０℃以下、９５０℃以下、特に９４０℃以下である。このようにすれば、ダウンドロー法、特にオーバーフローダウンドロー法でガラス板を成形し易くなるため、板厚が小さいガラス板を作製し易くなると共に、成形後の板厚偏差を低減することができる。更に、ガラス板の製造工程時に、失透結晶が発生して、ガラス板の生産性が低下する事態を防止し易くなる。ここで、「液相温度」は、標準篩３０メッシュ（５００μｍ）を通過し、５０メッシュ（３００μｍ）に残るガラス粉末を白金ボートに入れた後、温度勾配炉中に２４時間保持して、結晶が析出する温度を測定することにより算出可能である。
液相温度における粘度は、好ましくは１０４．６ｄＰａ・ｓ以上、１０５．０ｄＰａ・ｓ以上、１０５．２ｄＰａ・ｓ以上、１０５．４ｄＰａ・ｓ以上、１０５．６ｄＰａ・ｓ以上、特に１０５．８ｄＰａ・ｓ以上である。このようにすれば、ダウンドロー法、特にオーバーフローダウンドロー法でガラス板を成形し易くなるため、板厚が小さいガラス板を作製し易くなると共に、成形後の板厚偏差を低減することができる。更に、ガラス板の製造工程時に、失透結晶が発生して、ガラス板の生産性が低下する事態を防止し易くなる。ここで、「液相温度における粘度」は、白金球引き上げ法で測定可能である。なお、液相温度における粘度は、成形性の指標であり、液相温度における粘度が高い程、成形性が向上する。
１０２．５ｄＰａ・ｓにおける温度は、好ましくは１５８０℃以下、１５００℃以下、１４５０℃以下、１４００℃以下、１３５０℃以下、特に１２００〜１３００℃である。１０２．５ｄＰａ・ｓにおける温度が高くなると、溶融性が低下して、ガラス板の製造コストが高騰する。ここで、「１０２．５ｄＰａ・ｓにおける温度」は、白金球引き上げ法で測定可能である。なお、１０２．５ｄＰａ・ｓにおける温度は、溶融温度に相当し、この温度が低い程、溶融性が向上する。
本発明のガラス板において、板厚方向、波長３００ｎｍにおける紫外線透過率は、好ましくは４０％以上、５０％以上、６０％以上、７０％以上、特に８０％以上である。紫外線透過率が低過ぎると、紫外光の照射により、接着層により加工基板とガラス板を接着し難くなることに加えて、剥離層により加工基板からガラス板を剥離し難くなる。なお、「板厚方向、波長３００ｎｍにおける紫外線透過率」は、例えば、ダブルビーム型分光光度計を用いて、波長３００ｎｍの分光透過率を測定することで評価可能である。
本発明のガラス板は、ダウンドロー法、特にオーバーフローダウンドロー法で成形されてなることが好ましい。オーバーフローダウンドロー法は、耐熱性の樋状構造物の両側から溶融ガラスを溢れさせて、溢れた溶融ガラスを樋状構造物の下頂端で合流させながら、下方に延伸成形してガラス原板を成形する方法である。オーバーフローダウンドロー法では、ガラス板の表面となるべき面は樋状耐火物に接触せず、自由表面の状態で成形される。このため、板厚が小さいガラス板を作製し易くなると共に、全体板厚偏差を低減することができ、結果として、ガラス板の製造コストを低廉化することができる。
ガラス原板の成形方法として、オーバーフローダウンドロー法以外にも、例えば、スロットダウン法、リドロー法、フロート法、ロールアウト法等を採択することもできる。
本発明のガラス板は、表面に研磨面を有し、オーバーフローダウンドロー法で成形されてなることが好ましい。このようにすれば、研磨処理前の全体板厚偏差が小さくなるため、研磨処理により全体板厚偏差を可及的に低減することが可能になる。例えば、全体板厚偏差を１．０μｍ以下に低減することが可能になる。
本発明のガラス板は、反り量を低減する観点から、化学強化処理がなされていないことが好ましい。一方、機械的強度の観点から、化学強化処理がなされていることが好ましい。つまり反り量を低減する観点から、表面に圧縮応力層を有しないことが好ましく、機械的強度の観点から、表面に圧縮応力層を有することが好ましい。
本発明の積層体は、少なくとも加工基板と加工基板を支持するためのガラス板とを備える積層体であって、ガラス板が上記のガラス板であることを特徴とする。ここで、本発明の積層体の技術的特徴（好適な構成、効果）は、本発明のガラス板の技術的特徴と重複する。よって、本明細書では、その重複部分について、詳細な記載を省略する。
本発明の積層体は、加工基板とガラス板の間に、接着層を有することが好ましい。接着層は、樹脂であることが好ましく、例えば、熱硬化性樹脂、光硬化性樹脂（特に紫外線硬化樹脂）等が好ましい。また半導体パッケージの製造工程における熱処理に耐える耐熱性を有するものが好ましい。これにより、半導体パッケージの製造工程で接着層が融解し難くなり、加工処理の精度を高めることができる。
接着層は、例えば、各種印刷法、インクジェット法、スピンコート法、ロールコート法等により形成することができる。
本発明の積層体は、更に加工基板とガラス板の間に、より具体的には加工基板と接着層の間に、剥離層を有すること、或いはガラス板と接着層の間に、剥離層を有することが好ましい。このようにすれば、加工基板に対して、所定の加工処理を行った後に、加工基板をガラス板から剥離し易くなる。加工基板の剥離は、生産性の観点から、レーザー光等の照射光により行うことが好ましい。
剥離層は、レーザー光等の照射光により「層内剥離」又は「界面剥離」が生じる材料で構成される。つまり一定の強度の光を照射すると、原子又は分子における原子間又は分子間の結合力が消失又は減少して、アブレーション（ａｂｌａｔｉｏｎ）等を生じ、剥離を生じさせる材料で構成される。例えば、剥離層は、非晶質シリコン（ａ−Ｓｉ）以外にも、酸化ケイ素、ケイ酸化合物、窒化ケイ素、窒化アルミ、窒化チタン等が使用可能である。また、剥離層は、プラズマＣＶＤ、ゾル−ゲル法によるスピンコート等により形成することができる。なお、照射光の照射により、剥離層に含まれる成分が気体となって放出されて分離に至る場合と、剥離層が光を吸収して気体になり、その蒸気が放出されて分離に至る場合とがある。
本発明の積層体において、ガラス板は、加工基板よりも大きいことが好ましい。これにより、加工基板とガラス板を支持する際に、両者の中心位置が僅かに離間した場合でも、ガラス板から加工基板の縁部が食み出し難くなる。
本発明の半導体パッケージの製造方法は、少なくとも加工基板と加工基板を支持するためのガラス板とを備える積層体を用意する工程と、加工基板に対して、加工処理を行う工程と、を有すると共に、ガラス板が上記のガラス板であることを特徴とする。ここで、本発明の半導体パッケージの製造方法の技術的特徴（好適な構成、効果）は、本発明のガラス板及び積層体の技術的特徴と重複する。よって、本明細書では、その重複部分について、詳細な記載を省略する。
本発明の半導体パッケージの製造方法は、少なくとも加工基板と加工基板を支持するためのガラス板とを備える積層体を用意する工程を有する。少なくとも加工基板と加工基板を支持するためのガラス板とを備える積層体は、上記の材料構成を有している。
本発明の半導体パッケージの製造方法は、更に積層体を搬送する工程を有することが好ましい。これにより、加工処理の処理効率を高めることができる。なお、「積層体を搬送する工程」と「加工基板に対して、加工処理を行う工程」とは、別途に行う必要はなく、同時であってもよい。
本発明の半導体パッケージの製造方法において、加工処理は、加工基板の一方の表面に配線する処理、或いは加工基板の一方の表面に半田バンプを形成する処理が好ましい。本発明の半導体パッケージの製造方法では、これらの処理時に加工基板が寸法変化し難いため、これらの工程を適正に行うことができる。
加工処理として、上記以外にも、加工基板の一方の表面（通常、ガラス板とは反対側の表面）を機械的に研磨する処理、加工基板の一方の表面（通常、ガラス板とは反対側の表面）をドライエッチングする処理、加工基板の一方の表面（通常、ガラス板とは反対側の表面）をウェットエッチングする処理の何れかであってもよい。なお、本発明の半導体パッケージの製造方法では、加工基板に反りが発生し難いと共に、積層体の剛性を維持することができる。結果として、上記加工処理を適正に行うことができる。
本発明の半導体パッケージは、上記の半導体パッケージの製造方法により作製されたことを特徴とする。ここで、本発明の半導体パッケージの技術的特徴（好適な構成、効果）は、本発明のガラス板、積層体及び半導体パッケージの製造方法の技術的特徴と重複する。よって、本明細書では、その重複部分について、詳細な記載を省略する。
本発明の電子機器は、半導体パッケージを備える電子機器であって、半導体パッケージが、上記の半導体パッケージであることを特徴とする。ここで、本発明の電子機器の技術的特徴（好適な構成、効果）は、本発明のガラス板、積層体、半導体パッケージの製造方法、半導体パッケージの技術的特徴と重複する。よって、本明細書では、その重複部分について、詳細な記載を省略する。
図面を参酌しながら、本発明の半導体パッケージの製造方法を更に説明する。
図５は、ｆａｎ ｏｕｔ型のＷＬＰの製造工程を示す概念断面図である。図５（ａ）は、支持部材４０の一方の表面上に接着層４１を形成した状態を示している。必要に応じて、支持部材４０と接着層４１の間に剥離層を形成してもよい。次に、図５（ｂ）に示すように、接着層４１の上に複数の半導体チップ４２を貼付する。その際、半導体チップ４２のアクティブ側の面を接着層４１に接触させる。次に、図５（ｃ）に示すように、半導体チップ４２を樹脂の封止材４３でモールドする。封止材４３は、圧縮成形後の寸法変化、配線を成形する際の寸法変化が少ない材料が使用される。続いて、図５（ｄ）、（ｅ）に示すように、支持部材４０から半導体チップ４２がモールドされた加工基板４４を分離した後、接着層４５を介して、ガラス板４６と接着固定させる。その際、加工基板４４の表面の内、半導体チップ４２が埋め込まれた側の表面とは反対側の表面がガラス板４６側に配置される。このようにして、積層体４７を得ることができる。なお、必要に応じて、接着層４５とガラス板４６の間に剥離層を形成してもよい。更に、得られた積層体４７を搬送した後に、図５（ｆ）に示すように、加工基板４４の半導体チップ４２が埋め込まれた側の表面に配線４８を形成した後、複数の半田バンプ４９を形成する。最後に、ガラス板４６から加工基板４４を分離した後に、加工基板４４を半導体チップ４２毎に切断し、後のパッケージング工程に供される（図５（ｇ））。
以下、本発明を実施例に基づいて説明する。なお、以下の実施例は単なる例示である。本発明は、以下の実施例に何ら限定されない。
ガラス組成として、質量％で、ＳｉＯ２ ６５．５％、Ａｌ２Ｏ３ ８％、Ｂ２Ｏ３ ９％、Ｎａ２Ｏ １３．１％、ＣａＯ ３％、ＺｎＯ １％、ＳｎＯ２ ０．３％、Ｓｂ２Ｏ３ ０．１％になるように、ガラス原料を調合した後、ガラス溶融炉に投入して１５００〜１６００℃で溶融し、次いで溶融ガラスをオーバーフローダウンドロー成形装置に供給して、板厚が１．０ｍｍになるように成形し、更に所定サイズに切断、アニール処理した。
次に、得られたガラス板をφ３００ｍｍの真円状になるまで外周加工した後、半円形状の窪み、つまりノッチ形状を有する位置合わせ部（深さ１．１ｍｍ）を形成すると共に、その位置合わせ部を面取り加工した。面取り加工の際に、位置合わせ部の板厚方向の面取り幅は板厚の５０％とした上で、位置合わせ部の表面方向の面取り幅が異なるガラス板を作製した。また、ガラス板の位置合わせ部と外形部の境界について連続的に丸みを帯びた状態に加工した。なお、面取り加工に用いた研磨パッドはウレタン製であり、面取り面は＃８００の研磨粗さとなっている。
続いて、外形加工後のガラス板の表面を研磨装置で研磨処理することにより、ガラス板の全体板厚偏差を１．０μｍ未満まで低減した。具体的には、ガラス板の両表面を外径が相違する一対の研磨パットで挟み込み、ガラス板と一対の研磨パッドを共に回転させながらガラス板の両表面を研磨処理した。研磨処理の際、時折、ガラス板の一部が研磨パッドから食み出すように制御した。なお、研磨パッドはウレタン製、研磨処理の際に使用した研磨スラリーの平均粒径は２．５μｍ、研磨速度は１５ｍ／分であった。
最後に、表面方向の面取り幅が異なる各ガラス板について、島津製作所社製精密万能試験機オートグラフＡＧ−ＩＳを用いて、四点曲げ試験を各１０回行った。その結果を表１に示す。なお、四点曲げ試験の条件は、加圧冶具幅２５ｍｍ、支持冶具幅５０ｍｍ、クロスヘッド下降速度５ｍｍ／ｍｉｎとし、位置合わせ部を加圧冶具間に配置した。
Figure 0006611079
表１から分かるように、位置合わせ部を面取りすると、破壊強度が高くなった。そして、位置合わせ部の表面方向の面取り幅を大きくすると、破壊強度が高くなった。
まず、表２に記載の試料Ｎｏ．１〜７のガラス組成になるように、ガラス原料を調合した後、ガラス溶融炉に投入して１５００〜１６００℃で溶融し、次いで溶融ガラスをオーバーフローダウンドロー成形装置に供給し、板厚が０．８ｍｍになるようにそれぞれ成形した。その後、［実施例１］と同様にして、外周加工を行うと共に、半円形状の窪みを有する位置合わせ部を形成した。次に、位置合わせ部と外形部を面取り加工した。面取り加工の際に、板厚方向の面取り幅を板厚の５０％とした上で、表面方向の面取り幅を６００μｍとした。また、ガラス板の位置合わせ部と外形部の境界について連続的に丸みを帯びた状態に加工した。なお、面取り加工に用いた研磨パッドはウレタン製であり、面取り面は＃８００の研磨粗さとなっている。得られた各ガラス板について、３０〜３８０℃の温度範囲における平均熱膨張係数α３０〜３８０、密度ρ、歪点Ｐｓ、アニール点Ｔａ、軟化点Ｔｓ、高温粘度１０４．０ｄＰａ・ｓにおける温度、高温粘度１０３．０ｄＰａ・ｓにおける温度、高温粘度１０２．５ｄＰａ・ｓにおける温度、高温粘度１０２．０ｄＰａ・ｓにおける温度、液相温度ＴＬ及びヤング率Ｅを評価した。なお、外形加工後のガラス板について、コベルコ科研社製のＳＢＷ−３３１ＭＬ／ｄにより全体板厚偏差と反り量を測定したところ、全体板厚偏差がそれぞれ３μｍであり、反り量がそれぞれ７０μｍであった。
Figure 0006611079
３０〜３８０℃の温度範囲における平均熱膨張係数α３０〜３８０は、ディラトメーターで測定した値である。
密度ρは、周知のアルキメデス法によって測定した値である。
歪点Ｐｓ、アニール点Ｔａ、軟化点Ｔｓは、ＡＳＴＭ Ｃ３３６の方法に基づいて測定した値である。
高温粘度１０４．０ｄＰａ・ｓ、１０３．０ｄＰａ・ｓ、１０２．５ｄＰａ・ｓにおける温度は、白金球引き上げ法で測定した値である。
液相温度ＴＬは、標準篩３０メッシュ（５００μｍ）を通過し、５０メッシュ（３００μｍ）に残るガラス粉末を白金ボートに入れて、温度勾配炉中に２４時間保持した後、結晶が析出する温度を顕微鏡観察にて測定した値である。
ヤング率Ｅは、共振法により測定した値を指す。
続いて、外形加工後のガラス板の表面を研磨装置により研磨処理した。具体的には、ガラス板の両表面を外径が相違する一対の研磨パットで挟み込み、ガラス板と一対の研磨パッドを共に回転させながらガラス板の両表面を研磨処理した。研磨処理の際、時折、ガラス板の一部が研磨パッドから食み出すように制御した。なお、研磨パッドはウレタン製、研磨処理の際に使用した研磨スラリーの平均粒径は２．５μｍ、研磨速度は１５ｍ／分であった。得られた各研磨処理済みガラス板について、コベルコ科研社製のＳＢＷ−３３１ＭＬ／ｄにより全体板厚偏差と反り量を測定した。その結果、全体板厚偏差がそれぞれ０．４５μｍであり、反り量がそれぞれ３５μｍであった。
［実施例１］で得られた試料Ｎｏ．２に係るガラス板の位置合わせ部と位置合わせ部以外の領域（外形部）について、面取り面を含む端面全体を鏡面研磨処理した後、［実施例１］と同様の方法によりガラス板の表面を研磨装置で研磨処理した。なお、鏡面研磨処理に用いた研磨パッドはウレタン製であり、鏡面研磨処理された表面は＃３０００の研磨粗さとなっている。比較対象として、面取り面を含む端面全体を＃１５００の研磨パッドで研磨処理したものも作製した。
続いて、得られたガラス板について、ＪＩＳ Ｂ０６０１：２００１に準拠した方法により、面取り面を含む端面の表面粗さを測定すると共に、島津製作所社製精密万能試験機オートグラフＡＧ−ＩＳを用いて、四点曲げ試験を各１０回行った。その結果を表３に示す。なお、四点曲げ試験の条件は、加圧冶具幅２５ｍｍ、支持冶具幅５０ｍｍ、クロスヘッド下降速度５ｍｍ／ｍｉｎとし、位置合わせ部を加圧冶具間に配置した。
Figure 0006611079
表３から明らかなように、面取り面を含む端面全体を鏡面研磨処理すると、四点曲げ試験の破壊強度が向上した。
１、５、９、２０、３６、４６ ガラス板
２、６、１０、３８ 位置合わせ部
３、７、１１、４０ 外形部
４、８ ノッチ形状の深部
２１、２２ 表面
２３ 端面
２４、２５ 面取り面
３１、４７ 積層体
３２、３３、３４ 位置決め部材
３５、４４ 加工基板
３７ 加工基板の位置合わせ部
３９ 加工基板の外形部
４０ 支持部材
４１、４５ 接着層
４２ 半導体チップ
４３ 封止材
４８ 配線
４９ 半田バンプ

Claims (15)

  1. 外形が外形部と位置合わせ部で構成されるガラス板であって、
    位置合わせ部の表面と端面とが交差する端縁領域の全部又は一部が面取りされていることを特徴とすることを特徴とするガラス板。
  2. 位置合わせ部の表面方向の面取り幅が５０〜９００μｍであることを特徴とする請求項１に記載のガラス板。
  3. 位置合わせ部の板厚方向の面取り幅が板厚の５〜８０％であることを特徴とする請求項１又は２に記載のガラス板。
  4. 位置合わせ部の表面と端面とが交差する端縁領域に面取り面を有すると共に、面取り面の平均表面粗さＲａが０．２０μｍ以下であることを特徴とする請求項１〜３の何れかに記載のガラス板。
  5. 位置合わせ部の表面と端面とが交差する端縁領域に面取り面を有すると共に、面取り面と端面が連続的に丸みを帯びた状態で連結していることを特徴とする請求項１〜４の何れかに記載のガラス板。
  6. 位置合わせ部の形状がノッチ形状であることを特徴とする請求項１〜５の何れかに記載のガラス板。
  7. 外形部の全部又は一部が面取りされており、外形部の表面方向の面取り幅が５０〜９００μｍである請求項１〜６の何れかに記載のガラス板。
  8. 外形がウエハ形状であることを特徴とする請求項１〜７の何れかに記載のガラス板。
  9. 全体板厚偏差が２．０μｍ未満であることを特徴とする請求項１〜８の何れかに記載のガラス板。
  10. オーバーフローダウンドロー法により成形されてなることを特徴とする請求項１〜９の何れかに記載のガラス板。
  11. 半導体パッケージの製造工程で加工基板の支持に用いることを特徴とする請求項１〜１０の何れかに記載のガラス板。
  12. 少なくとも加工基板と加工基板を支持するためのガラス板とを備える積層体であって、ガラス板が請求項１〜１１の何れかに記載のガラス板であることを特徴とする積層体。
  13. 少なくとも加工基板と加工基板を支持するためのガラス板とを備える積層体を用意する工程と、
    加工基板に対して、加工処理を行う工程と、を有すると共に、ガラス板が請求項１〜１２の何れかに記載のガラス板であることを特徴とする半導体パッケージの製造方法。
  14. 加工処理が、加工基板の一方の表面に配線する工程を含むことを特徴とする請求項１３に記載の半導体パッケージの製造方法。
  15. 加工処理が、加工基板の一方の表面に半田バンプを形成する工程を含むことを特徴とする請求項１３又は１４に記載の半導体パッケージの製造方法。
JP2016562692A 2014-12-04 2015-12-04 ガラス板 Active JP6611079B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014245596 2014-12-04
JP2014245596 2014-12-04
PCT/JP2015/084114 WO2016088868A1 (ja) 2014-12-04 2015-12-04 ガラス板

Publications (2)

Publication Number Publication Date
JPWO2016088868A1 JPWO2016088868A1 (ja) 2017-09-14
JP6611079B2 true JP6611079B2 (ja) 2019-11-27

Family

ID=56091807

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016562692A Active JP6611079B2 (ja) 2014-12-04 2015-12-04 ガラス板

Country Status (6)

Country Link
US (1) US10442729B2 (ja)
JP (1) JP6611079B2 (ja)
KR (1) KR102436788B1 (ja)
CN (1) CN107074637A (ja)
TW (1) TWI704032B (ja)
WO (1) WO2016088868A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016047210A1 (ja) * 2014-09-25 2016-03-31 日本電気硝子株式会社 支持ガラス基板及びこれを用いた積層体
JP6664658B2 (ja) * 2016-03-02 2020-03-13 日本電気硝子株式会社 板ガラスの製造方法
EP3589588A1 (en) * 2017-02-28 2020-01-08 Corning Incorporated Glass article with reduced thickness variation, method for making and apparatus therefor
WO2018207794A1 (ja) * 2017-05-12 2018-11-15 Ａｇｃ株式会社 ガラス基板、およびガラス基板の製造方法
US11584673B2 (en) * 2017-07-31 2023-02-21 Corning Incorporated Laminate article having a non-glass core and glass envelope and methods thereof
JP7276644B2 (ja) * 2017-08-31 2023-05-18 日本電気硝子株式会社 支持ガラス基板及びこれを用いた積層基板
JP7011062B2 (ja) 2017-10-27 2022-01-26 ショット アクチエンゲゼルシャフト 平面ガラスを製造する装置および方法
CN111741933B (zh) * 2018-02-20 2023-05-16 日本电气硝子株式会社 玻璃
JP7346431B2 (ja) 2018-05-15 2023-09-19 ショット グラス テクノロジーズ （スゾウ） カンパニー リミテッド 特別な面取り部の形状および高強度を有する超薄ガラス
JP7549322B2 (ja) 2020-04-01 2024-09-11 株式会社ノベルクリスタルテクノロジー 半導体基板及びその製造方法
JP2023127000A (ja) * 2020-08-06 2023-09-13 Ａｇｃ株式会社 積層体の製造方法、積層体および半導体パッケージの製造方法
US11664050B2 (en) * 2021-10-05 2023-05-30 Western Digital Technologies, Inc. Tuned edge profile of a disk substrate for use in magnetic recording media
TWI832451B (zh) * 2022-09-28 2024-02-11 中國砂輪企業股份有限公司 晶圓定位機構以及包含其的晶圓定位治具
WO2024195503A1 (ja) * 2023-03-17 2024-09-26 日本碍子株式会社 仮固定基板および仮固定基板の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3459058B2 (ja) * 1998-05-18 2003-10-20 株式会社東京精密 ウェーハ面取り方法
JP4109371B2 (ja) * 1999-01-28 2008-07-02 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 半導体ウェハ
JP2000254845A (ja) * 1999-03-10 2000-09-19 Nippei Toyama Corp ウエーハのノッチ溝の面取り方法及びウエーハ
JP2009016771A (ja) * 2007-06-08 2009-01-22 Ｈｏｙａ Ｃａｎｄｅｏ Ｏｐｔｒｏｎｉｃｓ株式会社 ウエハ支持ガラス
JP2009099681A (ja) * 2007-10-15 2009-05-07 Shinko Electric Ind Co Ltd 基板の個片化方法
JP2012111661A (ja) * 2010-11-24 2012-06-14 Nippon Electric Glass Co Ltd ガラス基板およびその製造方法
JP5926527B2 (ja) * 2011-10-17 2016-05-25 信越化学工業株式会社 透明ｓｏｉウェーハの製造方法
US9894781B2 (en) 2012-06-06 2018-02-13 Apple Inc. Notched display layers
JP6003604B2 (ja) * 2012-12-10 2016-10-05 旭硝子株式会社 積層板の加工方法、加工された積層板

Also Published As

Publication number Publication date
WO2016088868A1 (ja) 2016-06-09
CN107074637A (zh) 2017-08-18
TW201628779A (zh) 2016-08-16
TWI704032B (zh) 2020-09-11
KR102436788B1 (ko) 2022-08-26
US20170334773A1 (en) 2017-11-23
KR20170093779A (ko) 2017-08-16
US10442729B2 (en) 2019-10-15
JPWO2016088868A1 (ja) 2017-09-14

Similar Documents

Publication Publication Date Title
JP6611079B2 (ja) ガラス板
JP6963219B2 (ja) 支持ガラス基板及びこれを用いた積層体
JP6593669B2 (ja) 支持ガラス基板及びこれを用いた搬送体
WO2016111152A1 (ja) 支持ガラス基板及びその製造方法
KR102270441B1 (ko) 지지 유리 기판 및 이것을 사용한 적층체
WO2015156075A1 (ja) 支持ガラス基板及びこれを用いた積層体
WO2016136348A1 (ja) ガラス基板及びこれを用いた積層体
JP6802966B2 (ja) 支持ガラス基板及びこれを用いた積層体
JP6443668B2 (ja) 支持ガラス基板及びこれを用いた積層体
JP6593676B2 (ja) 積層体及び半導体パッケージの製造方法
WO2016111158A1 (ja) ガラス板及びその製造方法
JP2016155736A (ja) 支持ガラス基板及びこれを用いた積層体
JP6955320B2 (ja) 積層体及び半導体パッケージの製造方法
JP7538483B2 (ja) 支持ガラス基板及びこれを用いた積層基板
TWI755449B (zh) 支撐玻璃基板及使用其的積層體、半導體封裝體及其製造方法以及電子機器
JP6813813B2 (ja) ガラス板
JP2018095544A (ja) 支持ガラス基板及びこれを用いた積層体
WO2016098499A1 (ja) 支持ガラス基板及びこれを用いた積層体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190912

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190919

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191007

R150 Certificate of patent or registration of utility model

Ref document number: 6611079

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191020