CN107074637A - 玻璃板 - Google Patents

玻璃板 Download PDF

Info

Publication number
CN107074637A
CN107074637A CN201580051113.7A CN201580051113A CN107074637A CN 107074637 A CN107074637 A CN 107074637A CN 201580051113 A CN201580051113 A CN 201580051113A CN 107074637 A CN107074637 A CN 107074637A
Authority
CN
China
Prior art keywords
glass plate
substrate processing
semiconductor package
contraposition
contraposition part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201580051113.7A
Other languages
English (en)
Inventor
片山裕贵
中岛宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Electric Glass Co Ltd
Original Assignee
Nippon Electric Glass Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Glass Co Ltd filed Critical Nippon Electric Glass Co Ltd
Publication of CN107074637A publication Critical patent/CN107074637A/zh
Pending legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C19/00—Surface treatment of glass, not in the form of fibres or filaments, by mechanical means
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B17/00—Layered products essentially comprising sheet glass, or glass, slag, or like fibres
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B17/00—Layered products essentially comprising sheet glass, or glass, slag, or like fibres
    • B32B17/06—Layered products essentially comprising sheet glass, or glass, slag, or like fibres comprising glass as the main or only constituent of a layer, next to another layer of a specific material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04—Interconnection of layers
    • B32B7/06—Interconnection of layers permitting easy separation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04—Interconnection of layers
    • B32B7/12—Interconnection of layers using interposed adhesives or interposed materials with bonding properties
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C03C3/076—Glass compositions containing silica with 40% to 90% silica, by weight
    • C03C3/089—Glass compositions containing silica with 40% to 90% silica, by weight containing boron
    • C03C3/091—Glass compositions containing silica with 40% to 90% silica, by weight containing boron containing aluminium
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C03C3/076—Glass compositions containing silica with 40% to 90% silica, by weight
    • C03C3/089—Glass compositions containing silica with 40% to 90% silica, by weight containing boron
    • C03C3/091—Glass compositions containing silica with 40% to 90% silica, by weight containing boron containing aluminium
    • C03C3/093—Glass compositions containing silica with 40% to 90% silica, by weight containing boron containing aluminium containing zinc or zirconium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/14—Semiconductor wafers
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03B—MANUFACTURE, SHAPING, OR SUPPLEMENTARY PROCESSES
    • C03B17/00—Forming molten glass by flowing-out, pushing-out, extruding or drawing downwardly or laterally from forming slits or by overflowing over lips
    • C03B17/06—Forming glass sheets
    • C03B17/064—Forming glass sheets by the overflow downdraw fusion process; Isopipes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95001—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P40/00—Technologies relating to the processing of minerals
    • Y02P40/50—Glass production, e.g. reusing waste heat during processing or shaping
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P40/00—Technologies relating to the processing of minerals
    • Y02P40/50—Glass production, e.g. reusing waste heat during processing or shaping
    • Y02P40/57—Improving the yield, e-g- reduction of reject rates

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Surface Treatment Of Glass (AREA)
  • Glass Compositions (AREA)
  • Liquid Crystal (AREA)
  • Laminated Bodies (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本发明的技术课题是通过做出容易进行与加工基板的对位且在加工基板的搬运时或者加工处理时不易破损的玻璃板，从而有助于半导体封装件的高密度化。为了解决上述技术的课题，本发明的玻璃板的外形包括外形部和对位部，其特征在于，对位部的表面与端面交叉的端缘区域的全部或者一部分被倒角。

Description

玻璃板
技术领域
本发明涉及玻璃板，具体而言，涉及用于在半导体封装件的制造工序支承加工基板的玻璃板。
背景技术
便携式电话、笔记本电脑、PDA(Personal Data Assistance；个人数据助理)等便携式电子设备要求小型化以及轻型化。伴随于此，这些电子设备中使用的半导体芯片的安装空间也受到严格限制，半导体芯片的高密度的安装成为课题。于是，近年来，通过三维安装技术、即将半导体芯片彼此层叠并在各半导体芯片间进行布线连接，从而实现半导体封装件的高密度安装。
另外，以往的晶片级封装件(WLP)通过在以晶片的状态形成凸块后利用切割进行单片化而制作。但是，以往的WLP难以增加引脚数，此外在半导体芯片的背面露出的状态下进行安装，因此存在容易产生半导体芯片的缺损等这样的问题。
因此，作为新的WLP，提出了fan out(扇形展开)型的WLP。fan out型的WLP能够增加引脚数，另外通过保护半导体芯片的端部，能够防止半导体芯片的缺损等。
在fan out型的WLP中具有：利用树脂的密封件对多个半导体芯片进行模制而形成加工基板后，在加工基板的一个表面布线的工序；和形成焊料凸块的工序等。
这些工序伴随有约200～300℃的热处理，因此存在密封件变形，加工基板发生尺寸变化的可能性。当加工基板发生尺寸变化时，难以对加工基板的一个表面高密度地布线，另外也难以准确地形成焊料凸块。
为了抑制加工基板的尺寸变化，使用玻璃板作为支承板是有效的。玻璃板容易使表面平滑化，且具有刚性。由此，若使用玻璃板，则能够牢固且准确地支承加工基板。另外，玻璃板容易使紫外光等光透过。由此，若使用玻璃板，则能够通过设置粘接层等而将加工基板与玻璃板容易地固定。另外，也能够通过设置剥离层等而将加工基板与玻璃板容易地分离。
用于支承加工基板的玻璃板与加工基板同样地，具有大致正圆状的晶片形状。但是，若玻璃板与加工基板的形状为大致正圆状，则难以进行玻璃板与加工基板的对位，其结果是，难以提高加工基板的布线精度。
另外，玻璃板具有脆性，因此具有容易破损的性质。在加工基板的搬运时或者加工处理时，若玻璃板破损，则昂贵的加工基板被小玻璃片等污染，无法作为合格品而获取加工基板。
发明内容
发明所要解决的课题
本发明是鉴于上述情况而完成的，其技术课题是通过做出容易进行与加工基板的对位且在加工基板的搬运时或者加工处理时不易破损的玻璃板，从而有助于半导体封装件的高密度化。
用于解决课题的方案
本发明人等反复进行各种实验，结果发现通过在玻璃板形成对位部并且对该对位部进行倒角，从而能够解决上述技术课题，由此提出本发明。即，本发明的玻璃板的外形包括外形部和对位部，其特征在于，对位部的表面与端面交叉的端缘区域的全部或者一部分被倒角。在此，“对位部”不仅是有助于与加工基板的对位的部分，还包括有助于玻璃板自身的对位的部分。“外形部”是指占据对位部以外的外形区域的区域。
本发明的玻璃板具有对位部。由此，通过使定位销等定位构件与玻璃板的对位部抵接，能够容易地将玻璃板的位置固定。其结果是，玻璃板与加工基板的对位变得容易。特别是，若在加工基板也形成有对位部，并使该对位部与定位构件抵接，则玻璃板与加工基板的对位变得更加容易。
但是，若使定位构件与玻璃板的对位部抵接，则应力容易集中于对位部，从而玻璃板容易以对位部为起点而破损。特别是，在玻璃板因外力而弯曲时该趋势明显。于是，在本发明的玻璃板中，对位部的表面与端面交叉的端缘区域的全部或者一部分被倒角。由此，能够有效地避免以对位部为起点的破损。需要说明的是，若在玻璃板形成有对位部，则应力集中于对位部，因此应力不易集中在占据对位部以外的外形区域的外形部，能够有效地避免以外形部为起点的破损。
图1是示出本发明的玻璃板的一例的俯视示意图。如图1的(a)所示，玻璃板1的外形为大致正圆的晶片状。另外，玻璃板1的外形包括对位部2和占据对位部2以外的外形区域的外形部3。对位部2具有凹口形状、即具有凹陷的形状。凹口形状的深部4在俯视时呈带有圆角的大致圆形状，对位部2与外形部3的边界也呈带有圆角的大致圆形状。如图1的(b)所示，玻璃板5的外形为大致正圆的晶片状。另外，玻璃板5的外形包括对位部6和占据对位部6以外的外形区域的外形部7。玻璃板5的对位部6具有凹口形状，凹口形状的深部8呈大致V槽形状。需要说明的是，如图1的(c)所示，玻璃板9的外形为晶片状，另外，玻璃板9的外形包括对位部10和占据对位部10以外的外形区域的外形部11。玻璃板9的对位部10具有取向平面形状。
第二，本发明的玻璃板优选对位部的表面方向的倒角宽度为50～900μm。
第三，本发明的玻璃板优选对位部的板厚方向的倒角宽度为板厚的5～80％。
图2是图1的(a)的A-A’方向的剖面示意图。如图2所示，在玻璃板20的表面21、22与端面23交叉的端缘区域具有倒角面24、25。玻璃板20的表面21、22方向的倒角宽度X例如为50～900μm，玻璃板20的板厚方向的倒角宽度Y+Y’例如为板厚t的20～80％。并且，端面23与倒角面24、25分别以连续地带有圆角的状态连结，表面21、22与倒角面24、25分别以连续地带有圆角的状态连结。
需要说明的是，图2所示的倒角面24、25的对位部的表面方向的倒角宽度大致相同，板厚方向的倒角宽度也大致相同，但也可以使二者的倒角宽度不同。另外，也可以将倒角面仅形成在表面21、22的一侧。
图3是示出本发明的玻璃板的一例的剖面示意图，并且是示出对位部的倒角形状的变形形态的剖面示意图。在图3的(a)、(b)所示的玻璃板中，仅在对位部的表面与端面交叉的端缘区域的一方形成有倒角面。在图3的(c)所示的玻璃板中，仅在对位部的表面与端面交叉的端缘区域的一方形成有倒角面，且该倒角面占据对位部的端面整体。
第四，本发明的玻璃板优选在对位部的表面与端面交叉的端缘区域具有倒角面，并且倒角面的平均表面粗糙度Ra为0.20μm以下。在此，“平均表面粗糙度”是指通过JISB0601：2001测定的值。
第五，本发明的玻璃板优选在对位部的表面与端面交叉的端缘区域具有倒角面，并且倒角面与端面以连续地带有圆角的状态连结、即倒角面与端面通过连续的曲面连接。
第六，本发明的玻璃板优选对位部的形状为凹口形状。
第七，本发明的玻璃板优选外形部的全部或者一部分被倒角，外形部的表面方向的倒角宽度为50～900μm。
第八，本发明的玻璃板优选所述玻璃板的外形为晶片形状。
第九，本发明的玻璃板优选所述玻璃板的整体板厚偏差小于2.0μm。若减小整体板厚偏差，则容易提高加工处理的精度。由于尤其能够提高布线精度，因此能够实现高密度的布线。另外，玻璃板的面内强度提高，玻璃板以及层叠体不易破损。此外，能够增加玻璃板的再利用次数(耐用数)。在此，“整体板厚偏差”是指玻璃板整体的最大板厚与最小板厚之差，例如能够通过KOBELCO科研社制的SBW-331ML/d测定。
第十，本发明的玻璃板优选通过溢流下拉法成形。
第十一，本发明的玻璃板优选用于在半导体封装件的制造工序中支承加工基板。
第十二，本发明的层叠体优选至少具备加工基板和用于支承加工基板的玻璃板，其中，玻璃板是上述的玻璃板。
图4是示出利用定位构件32、33、34将本发明的层叠体31的位置固定后的状态的一例的示意立体图。在图4中，层叠体31具备加工基板35和用于支承加工基板35的玻璃板36。为了防止加工基板35的尺寸变化，将加工基板35与玻璃板36粘贴。加工基板35具有对位部37，玻璃板36也具有对位部38。定位构件32与加工基板35的对位部37和玻璃板36的对位部38抵接。由此，将加工基板35与玻璃板36对位。另外，定位构件33、34与加工基板35的外形部39和玻璃板36的外形部40抵接。并且，利用定位构件33、34将加工基板35与玻璃板36的位置固定。需要说明的是，在加工基板35与玻璃板36之间，配置有未图示的剥离层和粘接层。粘接层与加工基板35接触，剥离层与玻璃板36接触。需要说明的是，在图4中，使加工基板35的对位部37和玻璃板36的对位部38与定位构件32抵接，但也可以在与定位构件33、34抵接的区域也形成有对位部。在该情况下，能够可靠地进行加工基板35与玻璃板36的对位。
第十三，本发明的半导体封装件的制造方法优选具有：准备至少具备加工基板和用于支承加工基板的玻璃板的层叠体的工序；和对加工基板进行加工处理的工序，并且玻璃板是上述的玻璃板。
第十四，本发明的半导体封装件的制造方法优选加工处理包括在加工基板的一个表面布线的工序。
第十五，本发明的半导体封装件的制造方法优选加工处理包括在加工基板的一个表面形成焊料凸块的工序。
第十六，本发明的半导体封装件优选通过上述的半导体封装件的制造方法制作。
第十七，本发明的电子设备优选具备半导体封装件，其中，半导体封装件是上述的半导体封装件。
附图说明
图1是示出本发明的玻璃板的一例的俯视示意图。
图2是图1的(a)的A-A’方向的剖面示意图。
图3是示出本发明的玻璃板的对位部的倒角形状的变形形态的剖面示意图。
图4是示出利用定位构件将本发明的层叠体位置固定后的状态的一例的示意立体图。
图5是示出fan out型的WLP的制造工序的示意剖视图。
具体实施方式
本发明的玻璃板具有对位部，但其形状并不限定。例如，可以采用凹口形状、取向平面形状等。其中，基于容易固定定位构件的观点，优选为凹口形状，更优选凹口形状的深部在俯视时呈大致圆形状或者大致V槽形状。另外，对位部不限于一个，也可以为多个。若对位部为一个，则容易形成对位部。若对位部为多个，则能够可靠地进行玻璃板的对位。
基于加工性的观点，倒角加工优选通过研磨加工进行，更优选以#500以上、#800以上、#1200以上的研磨粗糙度进行研磨加工。需要说明的是，对于倒角加工，除研磨加工以外，也可以通过化学蚀刻等进行。
本发明的玻璃板的对位部的表面与端面交叉的端缘区域的全部或者一部分被倒角，优选对位部的表面与端面交叉的端缘区域的50％以上被倒角，更优选对位部的表面与端面交叉的端缘区域的90％以上被倒角，进一步优选对位部的表面与端面交叉的端缘区域的全部被倒角。在对位部被倒角的区域越大，越能够降低以对位部为起点的破损的概率。
在本发明的玻璃板中，对位部的倒角形状并不特别限定，但优选为后述的倒角形状。需要说明的是，在本发明中，不完全排除对位部的全部或者一部分被R倒角的方式、即对位部的端面整体被倒角成大致半圆状的方式，但在该情况下，应力容易集中于R倒角的顶部的一点，从而难以降低以对位部为起点的破损的概率。
对位部的表面方向的倒角宽度优选为50～900μm、200～800μm、300～700μm、400～650μm、特别是500～600μm。若对位部的表面方向的倒角宽度过小，则玻璃板容易以对位部为起点而破损。另一方面，若对位部的表面方向的倒角宽度过大，则倒角效率降低，玻璃板的制造成本容易上涨。
对位部的板厚方向的倒角宽度优选为板厚的5～80％、20～75％、30～70％、35～65％、特别是40～60％。若对位部的板厚方向的倒角宽度过小，则玻璃板容易以对位部为起点而破损。另一方面，若对位部的板厚方向的倒角宽度过大，则外力容易集中于对位部的端面，从而玻璃板容易以对位部的端面为起点而破损。
在本发明的玻璃板中，优选在对位部的表面与端面交叉的端缘区域具有倒角面，该倒角面的平均表面粗糙度Ra优选为0.20μm以下、小于0.10μm、0.08μm以下、0.06μm以下、特别是0.04μm以下。若倒角面的平均表面粗糙度Ra过大，则玻璃板的四点弯曲试验中的破坏强度容易降低，因此玻璃板容易以对位部为起点而破损。倒角面的最大表面粗糙度Rz优选为0.25μm以下、小于0.13μm、0.10μm以下、0.08μm以下、特别是0.06μm以下。若倒角面的最大表面粗糙度Rz过大，则玻璃板的四点弯曲试验中的破坏强度容易降低，因此玻璃板容易以对位部为起点而破损。需要说明的是，若对倒角面进行镜面研磨处理、蚀刻处理等，则能够降低倒角面的表面粗糙度。
在本发明的玻璃板中，优选在对位部的表面与端面交叉的端缘区域具有倒角面，并且倒角面与端面以连续地带有圆角的状态连结，还优选倒角面与表面以连续地带有圆角的状态连结。由此，能够有效地降低以对位部为起点的破损的概率。
在本发明的玻璃板中，优选占据对位部以外的外形区域的外形部的表面与端面交叉的端缘区域的全部或者一部分被倒角，更优选外形部的表面与端面交叉的端缘区域的50％以上被倒角，进一步优选外形部的表面与端面交叉的端缘区域的90％以上被倒角，特别优选外形部的表面与端面交叉的端缘区域的全部被倒角。在外形部被倒角的区域越大，越能够降低以外形部为起点的破损的概率。
外形部的表面方向的倒角宽度优选为50～900μm、200～800μm、300～700μm、400～650μm、特别是500～600μm。若外形部的表面方向的倒角宽度过小，则玻璃板容易以外形部为起点而破损。另一方面，若外形部的表面方向的倒角宽度过大，则倒角效率降低，玻璃板的制造成本容易上涨。
外形部的板厚方向的倒角宽度优选为板厚的5～80％、20～75％、30～70％、35～65％、特别是40～60％。若外形部的板厚方向的倒角宽度过小，则玻璃板容易以外形部为起点而破损。另一方面，若外形部的板厚方向的倒角宽度过大，则外力容易集中于外形部的端面，从而玻璃板容易以外形部的端面为起点而破损。
在本发明的玻璃板中，优选在外形部的表面与端面交叉的端缘区域具有倒角面，该倒角面的平均表面粗糙度Ra优选为0.20μm以下、小于0.10μm、0.08μm以下、0.06μm以下、特别是0.04μm以下。若倒角面的平均表面粗糙度Ra过大，则玻璃板的四点弯曲试验中的破坏强度容易降低，因此玻璃板容易以外形部为起点而破损。倒角面的最大表面粗糙度Rz优选为0.25μm以下、小于0.13μm、0.10μm以下、0.08μm以下、特别是0.06μm以下。若倒角面的最大表面粗糙度Rz过大，则玻璃板的四点弯曲试验中的破坏强度容易降低，因此玻璃板容易以外形部为起点而破损。需要说明的是，若对倒角面进行镜面研磨处理、蚀刻处理等，则能够降低倒角面的表面粗糙度。
在本发明的玻璃板中，优选在外形部的表面与端面交叉的端缘区域具有倒角面，并且倒角面与端面以连续地带有圆角的状态连结，还优选倒角面与表面以连续地带有圆角的状态连结。由此，能够有效地降低以外形部为起点的破损的概率。
基于降低以对位部为起点的破损的概率的观点，优选对位部与外形部的边界以连续地带有圆角的状态连结。
在本发明的玻璃板中，整体板厚偏差优选为小于2μm、1.5μm以下、1μm以下、小于1μm、0.8μm以下、0.1～0.9μm、特别是0.2～0.7μm。整体板厚偏差越小，则越容易提高加工处理的精度。由于尤其能够提高布线精度，因此能够实现高密度的布线。另外，玻璃板的强度提高，从而玻璃板以及层叠体不易破损。此外，能够增加玻璃板的再利用次数(耐用数)。
翘曲量优选为60μm以下、55μm以下、50μm以下、1～45μm、特别是5～40μm。翘曲量越小，则越容易提高加工处理的精度。由于尤其能够提高布线精度，因此能够实现高密度的布线。此外，能够增加玻璃板的再利用次数(耐用数)。需要说明的是，“翘曲量”是指，玻璃板整体的最高位点与最小二乘焦点面之间的最大距离的绝对值同最低位点与最小二乘焦点面之间的最大距离的绝对值的合计，例如能够通过KOBELCO科研社制的SBW-331ML/d测定。
表面的算术平均粗糙度Ra优选为10nm以下、5nm以下、2nm以下、1nm以下、特别是0.5nm以下。表面的算术平均粗糙度Ra越小，则越容易提高加工处理的精度。由于尤其能够提高布线精度，因此能够实现高密度的布线。另外，玻璃板的强度提高，从而玻璃板以及层叠体不易破损。此外，能够增加玻璃板的再利用次数(支承次数)。需要说明的是，“算术平均粗糙度Ra”能够通过原子力显微镜(AFM)进行测定。
本发明的玻璃板优选表面全部或者一部分是研磨面，更优选按照面积比表面的50％以上是研磨面，进一步优选表面的70％以上是研磨面，特别优选表面的90％以上是研磨面。这样一来，容易降低整体板厚偏差，另外也容易降低翘曲量。
作为研磨处理的方法，能够采用各种方法，但优选利用一对研磨垫夹住玻璃板的两面，一边使玻璃板与一对研磨垫一起旋转一边对玻璃板进行研磨处理的方法。此外，优选一对研磨垫的外径不同，优选以在研磨时玻璃板的一部分间歇地从研磨垫伸出的方式进行研磨处理。由此，容易降低整体板厚偏差，另外也容易降低翘曲量。需要说明的是，在研磨处理中，研磨深度并不特别限定，研磨深度优选为50μm以下、30μm以下、20μm以下、特别是10μm以下。研磨深度越小，则玻璃板的生产性越得到提高。
本发明的玻璃板优选为晶片状(大致正圆状)，其直径优选为100mm以上且500mm以下、特别是150mm以上且450mm以下。这样一来，易于应用于半导体封装件的制造工序。
在本发明的玻璃板中，板厚优选为小于2.0mm、1.5mm以下、1.2mm以下、1.1mm以下、1.0mm以下、特别是0.9mm以下。板厚越薄，则层叠体的质量越轻，因此操作性提高。另一方面，若板厚过薄，则玻璃板本身的强度降低，难以实现作为支承板的功能。由此，板厚优选为0.1mm以上、0.2mm以上、0.3mm以上、0.4mm以上、0.5mm以上、0.6mm以上、特别是大于0.7mm。
本发明的玻璃板优选具有以下的特性。
在本发明的玻璃板中，优选30～380℃的温度范围内的平均热膨胀系数为0×10-7/℃以上且165×10-7/℃以下。由此，容易使加工基板与玻璃板的热膨胀系数匹配。并且，若二者的热膨胀系数匹配，则容易在加工处理时抑制加工基板的尺寸变化(特别是，翘曲变形)。其结果是，能够对加工基板的一个表面高密度地布线，另外也能够准确地形成焊料凸块。需要说明的是，“30～380℃的温度范围内的平均热膨胀系数”能够通过膨胀计进行测定。
在加工基板内的半导体芯片的比例少，密封件的比例多的情况下，优选使30～380℃的温度范围内的平均热膨胀系数上升，反之，在加工基板内的半导体芯片的比例多，密封件的比例少的情况下，优选使30～380℃的温度范围内的平均热膨胀系数降低。
在将30～380℃的温度范围内的平均热膨胀系数设为0×10-7/℃以上且小于50×10-7/℃的情况下，对于玻璃板而言，作为玻璃组成，优选按照质量％含有SiO2 55～75％、Al2O3 15～30％、Li2O 0.1～6％、Na2O+K2O0～8％、MgO+CaO+SrO+BaO 0～10％，或者也优选含有SiO2 55～75％、Al2O3 10～30％、Li2O+Na2O+K2O 0～0.3％、MgO+CaO+SrO+BaO5～20％。在将30～380℃的温度范围内的平均热膨胀系数设为50×10-7/℃以上且小于75×10-7/℃的情况下，对于玻璃板而言，作为玻璃组成，优选按照质量％含有SiO2 55～70％、Al2O3 3～15％、B2O3 5～20％、MgO 0～5％、CaO 0～10％、SrO 0～5％、BaO 0～5％、ZnO 0～5％、Na2O5～15％、K2O 0～10％。在将30～380℃的温度范围内的平均热膨胀系数设为75×10-7/℃以上且85×10-7/℃以下的情况下，对于玻璃板而言，作为玻璃组成，优选按照质量％含有SiO260～75％、Al2O3 5～15％、B2O3 5～20％、MgO0～5％、CaO 0～10％、SrO 0～5％、BaO 0～5％、ZnO 0～5％、Na2O7～16％、K2O 0～8％。在将30～380℃的温度范围内的平均热膨胀系数设为大于85×10-7/℃且120×10-7/℃以下的情况下，对于玻璃板而言，作为玻璃组成，优选按照质量％含有SiO2 55～70％、Al2O3 3～13％、B2O32～8％、MgO 0～5％、CaO 0～10％、SrO 0～5％、BaO 0～5％、ZnO0～5％、Na2O 10～21％、K2O 0～5％。在将30～380℃的温度范围内的平均热膨胀系数设为大于120×10-7/℃且165×10-7/℃以下的情况下，对于玻璃板而言，作为玻璃组成，优选按照质量％含有SiO253～65％、Al2O33～13％、B2O3 0～5％、MgO0.1～6％、CaO 0～10％、SrO 0～5％、BaO0～5％、ZnO 0～5％、Na2O+K2O 20～40％、Na2O 12～21％、K2O 7～21％。这样一来，容易将热膨胀系数限制在所希望的范围内，并且耐失透性提高，由此容易成形整体板厚偏差小的玻璃板。需要说明的是，为了抑制加工基板的尺寸变化，玻璃板与加工基板的热膨胀系数差优选尽可能小，例如，优选为±20×10-7/℃以下、±10×10-7/℃以下、特别是±5×10-7/℃以下。
杨氏模量优选为65GPa以上、67GPa以上、68GPa以上、69GPa以上、70GPa以上、71GPa以上、72GPa以上、特别是73GPa以上。若杨氏模量过低，则难以维持层叠体的刚性，容易产生加工基板的变形、翘曲、破损。
液相温度优选为小于1150℃、1120℃以下、1100℃以下、1080℃以下、1050℃以下、1010℃以下、980℃以下、960℃以下、950℃以下、特别是940℃以下。这样一来，容易通过下拉法、特别是溢流下拉法成形玻璃板，因此能够容易地制作板厚小的玻璃板，并且降低成形后的板厚偏差。此外，在玻璃板的制造工序时，容易防止产生失透结晶而使玻璃板的生产性降低的情况。在此，“液相温度”能够通过如下方式进行计算：将通过标准筛30目(500μm)且残留于50目(300μm)的玻璃粉末放入铂坩埚后，在温度梯度炉中保持24小时，对结晶析出的温度进行测定。
液相温度下的粘度优选为104.6dPa·s以上、105.0dPa·s以上、105.2dPa·s以上、105.4dPa·s以上、105.6dPa·s以上、特别是105.8dPa·s以上。这样一来，容易通过下拉法、特别是溢流下拉法成形玻璃板，因此能够容易地制作板厚小的玻璃板，并且降低成形后的板厚偏差。此外，在玻璃板的制造工序时，容易防止产生失透结晶而使玻璃板的生产性降低的情况。在此，“液相温度下的粘度”能够通过铂球提拉法进行测定。需要说明的是，液相温度下的粘度是成形性的指标，液相温度下的粘度越高，则成形性越提高。
102.5dPa·s的温度优选为1580℃以下、1500℃以下、1450℃以下、1400℃以下、1350℃以下、特别是1200～1300℃。若102.5dPa·s的温度变高，则熔融性降低，玻璃板的制造成本上涨。在此，“102.5dPa·s的温度”能够通过铂球提拉法进行测定。需要说明的是，102.5dPa·s的温度相当于熔融温度，该温度越低，则熔融性越提高。
在本发明的玻璃板中，板厚方向上的波长300nm的紫外线透射率优选为40％以上、50％以上、60％以上、70％以上、特别是80％以上。若紫外线透射率过低，则难以通过紫外光的照射而利用粘接层将加工基板与玻璃板粘接，此外难以通过紫外光的照射而利用剥离层将玻璃板从加工基板剥离。需要说明的是，“板厚方向上的波长300nm的紫外线透射率”例如能够通过利用双光束型分光光度计测定波长300nm的分光透射率来进行评价。
本发明的玻璃板优选通过下拉法、特别是溢流下拉法成形。溢流下拉法是如下的方法：使熔融玻璃从耐热性的槽状构造物的两侧溢出，使溢出的熔融玻璃在槽状构造物的下顶端汇合，并向下方延伸成形从而成形出玻璃原板。在溢流下拉法中，应当成为玻璃板的表面的面不与槽状耐火物接触，以自由表面的状态成形。因此，容易制作板厚小的玻璃板，并且能够降低整体板厚偏差，其结果是，能够使玻璃板的制造成本低廉化。
作为玻璃原板的成形方法，除溢流下拉法以外，也可以采用例如狭缝下拉法、再拉法、浮法、压延法等。
本发明的玻璃板优选在表面具有研磨面，通过溢流下拉法成形。这样一来，研磨处理前的整体板厚偏差变小，能够通过研磨处理来尽可能地降低整体板厚偏差。例如，能够将整体板厚偏差降低为1.0μm以下。
基于降低翘曲量的观点，本发明的玻璃板优选不实施化学强化处理。另一方面，基于机械强度的观点，优选实施化学强化处理。换言之，基于降低翘曲量的观点，优选在表面不具有压缩应力层，而基于机械强度的观点，优选在表面具有压缩应力层。
本发明的层叠体至少具备加工基板和用于支承加工基板的玻璃板，该层叠体的特征在于，玻璃板是上述的玻璃板。在此，本发明的层叠体的技术特征(优选结构、效果)与本发明的玻璃板的技术特征重复。因此，在本说明书中，对该重复部分省略详细的记载。
本发明的层叠体优选在加工基板与玻璃板之间具有粘接层。粘接层优选为树脂，例如优选为热固性树脂、光固性树脂(特别是紫外线固化树脂)等。另外，优选具有能够耐受半导体封装件的制造工序中的热处理的耐热性。由此，在半导体封装件的制造工序中粘接层不易熔化，能够提高加工处理的精度。
粘接层例如能够通过各种印刷法、喷墨法、旋涂法、辊涂法等形成。
本发明的层叠体优选还在加工基板与玻璃板之间、更具体而言在加工基板与粘接层之间具有剥离层，或者在玻璃板与粘接层之间具有剥离层。这样一来，在对加工基板进行规定的加工处理后，容易将加工基板从玻璃板剥离。基于生产性的观点，加工基板的剥离优选通过激光等照射光进行。
剥离层由因激光等照射光而产生“层内剥离”或者“界面剥离”的材料构成。换言之由如下材料构成：该材料在照射一定强度的光时，原子或者分子的原子间或者分子间的结合力消失或者减少，产生烧蚀(ablation)等从而产生剥离。例如，剥离层除非晶质硅(a-Si)以外，还可以使用氧化硅、硅酸化合物、氮化硅、氮化铝、氮化钛等。另外，剥离层能够通过基于等离子体CVD、溶胶-凝胶法的旋涂等形成。需要说明的是，通过照射光的照射，有剥离层所含有的成分成为气体而放出从而导致分离的情况、和剥离层吸收光而成为气体且该蒸气放出从而导致分离的情况。
在本发明的层叠体中，玻璃板优选比加工基板大。由此，在支承加工基板与玻璃板时，即使在二者的中心位置稍微分离的情况下，加工基板的边缘部也不易从玻璃板伸出。
本发明的半导体封装件的制造方法的特征在于，具有：准备至少具备加工基板和用于支承加工基板的玻璃板的层叠体的工序、以及对加工基板进行加工处理的工序，并且玻璃板是上述的玻璃板。在此，本发明的半导体封装件的制造方法的技术特征(优选结构、效果)与本发明的玻璃板以及层叠体的技术特征重复。因此，在本说明书中，对该重复部分省略详细的记载。
本发明的半导体封装件的制造方法具有准备至少具备加工基板和用于支承加工基板的玻璃板的层叠体的工序。至少具备加工基板和用于支承加工基板的玻璃板的层叠体具有上述的材料构成。
本发明的半导体封装件的制造方法优选还具有搬运层叠体的工序。由此，能够提高加工处理的处理效率。需要说明的是，“搬运层叠体的工序”与“对加工基板进行加工处理的工序”无需单独进行，可以同时进行。
在本发明的半导体封装件的制造方法中，加工处理优选在加工基板的一个表面布线的处理，或者在加工基板的一个表面形成焊料凸块的处理。在本发明的半导体封装件的制造方法中，在进行这些处理时加工基板不易发生尺寸变化，因此能够适当地进行这些工序。
作为加工处理，除上述以外，也可以是对加工基板的一个表面(通常为与玻璃板相反一侧的表面)进行机械地研磨的处理、对加工基板的一个表面(通常为与玻璃板相反一侧的表面)进行干式蚀刻的处理、对加工基板的一个表面(通常为与玻璃板相反一侧的表面)进行湿式蚀刻的处理中的任一方。需要说明的是，在本发明的半导体封装件的制造方法中，加工基板不易产生翘曲，并且能够维持层叠体的刚性。其结果是，能够适当地进行上述加工处理。
本发明的半导体封装件的特征在于通过上述的半导体封装件的制造方法制作。在此，本发明的半导体封装件的技术特征(优选结构、效果)与本发明的玻璃板、层叠体以及半导体封装件的制造方法的技术特征重复。因此，在本说明书中，对该重复部分省略详细的记载。
本发明的电子设备是具备半导体封装件的电子设备，其特征在于半导体封装件是上述的半导体封装件。在此，本发明的电子设备的技术特征(优选结构、效果)与本发明的玻璃板、层叠体、半导体封装件的制造方法、半导体封装件的技术特征重复。因此，在本说明书中，对该重复部分省略详细的记载。
参照附图对本发明的半导体封装件的制造方法进行进一步说明。
图5是示出fan out型的WLP的制造工序的示意剖视图。图5的(a)示出在支承构件40的一个表面上形成粘接层41后的状态。也可以根据需要在支承构件40与粘接层41之间形成剥离层。接下来，如图5的(b)所示，在粘接层41上粘贴多个半导体芯片42。此时，使半导体芯片42的有源侧的面与粘接层41接触。接下来，如图5的(c)所示，通过树脂的密封件43对半导体芯片42进行模制。密封件43使用压缩成形后的尺寸变化小、成形布线时的尺寸变化小的材料。接下来，如图5的(d)、(e)所示，在将模制有半导体芯片42的加工基板44从支承构件40分离后，借助粘接层45将该加工基板44与玻璃板46粘接固定。此时，加工基板44的表面中的、与埋入有半导体芯片42一侧的表面相反一侧的表面配置在玻璃板46侧。这样，能够得到层叠体47。需要说明的是，也可以根据需要在粘接层45与玻璃板46之间形成剥离层。此外，在搬运所得到的层叠体47后，如图5的(f)所示，在加工基板44的埋入有半导体芯片42一侧的表面形成布线48，然后形成多个焊料凸块49。最后，在将加工基板44从玻璃板46分离后，按照每个半导体芯片42将加工基板44切断，并向之后的封装工序供给(图5的(g))。
[实施例1]
以下，根据实施例对本发明进行说明。需要说明的是，以下的实施例仅为例示。本发明不受以下的实施例的任何限定。
作为玻璃组成，以按照质量％成为SiO2 65.5％、Al2O3 8％、B2O39％、Na2O 13.1％、CaO 3％、ZnO 1％、SnO2 0.3％、Sb2O3 0.1％的方式调配玻璃原料，然后将该玻璃原料投入玻璃熔融炉并在1500～1600℃下熔融，接下来将熔融玻璃向溢流下拉成形装置供给，以板厚成为1.0mm的方式进行成形，再切断为规定尺寸，进行退火处理。
接下来，对得到的玻璃板进行外周加工直至其成为φ300mm的正圆状，然后形成具有半圆形状的凹陷、即凹口形状的对位部(深度1.1mm)，并且对该对位部进行倒角加工。在进行倒角加工时，在将对位部的板厚方向的倒角宽度设为板厚的50％的基础上，制作对位部的表面方向的倒角宽度不同的玻璃板。另外，对玻璃板的对位部与外形部的边界加工为连续地带有圆角的状态。需要说明的是，倒角加工中所使用的研磨垫为聚氨酯制，倒角面形成为#800的研磨粗糙度。
接下来，利用研磨装置对外形加工后的玻璃板的表面进行研磨处理，由此将玻璃板的整体板厚偏差降低至小于1.0μm。具体而言，利用外径不同的一对研磨垫夹住玻璃板的两表面，一边使玻璃板与一对研磨垫一起旋转一边对玻璃板的两表面进行研磨处理。在进行研磨处理时，以玻璃板的一部分有时从研磨垫伸出的方式进行控制。需要说明的是，研磨垫为聚氨酯制，在进行研磨处理时使用的研磨料浆的平均粒径为2.5μm，研磨速度为15m/分钟。
最后，对于表面方向的倒角宽度不同的各玻璃板，使用岛津制作所社制精密万能试验机自动绘图仪AG-IS各进行10次四点弯曲试验。在表1中示出结果。需要说明的是，四点弯曲试验的条件为：加压夹具宽度为25mm，支承夹具宽度为50mm，十字头下降速度为5mm/min，且将对位部配置在加压夹具之间。
[表1]
由表1可知，若对对位部进行倒角，则破坏强度变高。并且，若增大对位部的表面方向的倒角宽度，则破坏强度变高。
[实施例2]
首先，以成为表2所记载的试料No.1～7的玻璃组成的方式调配玻璃原料，然后将该玻璃原料投入玻璃熔融炉并在1500～1600℃下熔融，接下来将熔融玻璃向溢流下拉成形装置供给，分别以板厚成为0.8mm的方式进行成形。之后，与[实施例1]同样地进行外周加工，并且形成具有半圆形状的凹陷的对位部。接下来，对对位部和外形部进行倒角加工。在进行倒角加工时，在将板厚方向的倒角宽度设为板厚的50％的基础上，将表面方向的倒角宽度设为600μm。另外，对玻璃板的对位部与外形部的边界加工为连续地带有圆角的状态。需要说明的是，倒角加工中所使用的研磨垫为聚氨酯制，倒角面形成为#800的研磨粗糙度。对于所得到的各玻璃板，评价30～380℃的温度范围内的平均热膨胀系数α30～380、密度p、应变点Ps、退火点Ta、软化点Ts、高温粘度104.0dPa·s的温度、高温粘度103.0dPa·s的温度、高温粘度102.5dPa·s的温度、高温粘度102.0dPa·s的温度、液相温度TL以及杨氏模量E。需要说明的是，对于外形加工后的玻璃板，通过KOBELCO科研社制的SBW-331ML/d测定出整体板厚偏差和翘曲量，整体板厚偏差分别为3μm，翘曲量分别为70μm。
[表2]
30～380℃的温度范围内的平均热膨胀系数α30～380是通过膨胀计测定的值。
密度ρ是通过公知的阿基米德法测定的值。
应变点Ps、退火点Ta、软化点Ts是根据ASTM C336的方法测定的值。
高温粘度104.0dPa·s、103.0dPa·s、102.5dPa·s的温度是通过铂球提拉法测定的值。
液相温度TL是通过如下方式测定的值，将通过标准篩30目(500μm)且残留于50目(300μm)的玻璃粉末放入铂坩埚，在温度梯度炉中保持24小时，然后利用显微镜观察对结晶析出的温度进行测定。
杨氏模量E是指通过谐振法测定的值。
接下来，利用研磨装置对外形加工后的玻璃板的表面进行研磨处理。具体而言，利用外径不同的一对研磨垫夹住玻璃板的两表面，一边使玻璃板与一对研磨垫一起旋转一边对玻璃板的两表面进行研磨处理。在进行研磨处理时，以玻璃板的一部分有时从研磨垫伸出的方式进行控制。需要说明的是，研磨垫为聚氨酯制，在进行研磨处理时使用的研磨料浆的平均粒径为2.5μm，研磨速度为15m/分钟。对于所得到的各研磨处理完毕玻璃板，通过KOBELCO科研社制的SBW-331ML/d测定出整体板厚偏差和翘曲量。其结果是，整体板厚偏差分别为0.45μm，翘曲量分别为35μm。
[实施例3]
对于通过[实施例1]得到的试料No.2所涉及的玻璃板的对位部和对位部以外的区域(外形部)，在对包括倒角面在内的端面整体进行镜面研磨处理后，利用与[实施例1]同样的方法通过研磨装置对玻璃板的表面进行研磨处理。需要说明的是，镜面研磨处理中所使用的研磨垫为聚氨酯制，镜面研磨处理后的表面形成为#3000的研磨粗糙度。作为比较对象，制作通过#1500的研磨垫对包括倒角面在内的端面整体进行研磨处理后的玻璃板。
接下来，对于所得到的玻璃板，利用基于JIS B0601：2001的方法测定包括倒角面在内的端面的表面粗糙度，并且利用岛津制作所社制精密万能试验机自动绘图仪AG-IS各进行10次四点弯曲试验。在表3中示出结果。需要说明的是，四点弯曲试验的条件为：加压夹具宽度为25mm，支承夹具宽度为50mm，十字头下降速度为5mm/min，且将对位部配置在加压夹具之间。
[表3]
由表3可知，若对包括倒角面在内的端面整体进行镜面研磨处理，则四点弯曲试验的破坏强度提高。
附图标记说明
1、5、9、20、36、46 玻璃板
2、6、10、38 对位部
3、7、11、40 外形部
4、8 凹口形状的深部
21、22 表面
23 端面
24、25 倒角面
31、47 层叠体
32、33、34 定位构件
35、44 加工基板
37 加工基板的对位部
39 加工基板的外形部
40 支承构件
41、45 粘接层
42 半导体芯片
43 密封件
48 布线
49 焊料凸块

Claims (17)

1.一种玻璃板，其外形包括外形部和对位部，其特征在于，
对位部的表面与端面交叉的端缘区域的全部或者一部分被倒角。
2.根据权利要求1所述的玻璃板，其特征在于，
对位部的表面方向的倒角宽度为50～900μm。
3.根据权利要求1或2所述的玻璃板，其特征在于，
对位部的板厚方向的倒角宽度为板厚的5～80％。
4.根据权利要求1至3中任一项所述的玻璃板，其特征在于，
在对位部的表面与端面交叉的端缘区域具有倒角面，并且倒角面的平均表面粗糙度Ra为0.20μm以下。
5.根据权利要求1至4中任一项所述的玻璃板，其特征在于，
在对位部的表面与端面交叉的端缘区域具有倒角面，并且倒角面与端面以连续地带有圆角的状态连结。
6.根据权利要求1至5中任一项所述的玻璃板，其特征在于，
对位部的形状为凹口形状。
7.根据权利要求1至6中任一项所述的玻璃板，其特征在于，
外形部的全部或者一部分被倒角，外形部的表面方向的倒角宽度为50～900μm。
8.根据权利要求1至7中任一项所述的玻璃板，其特征在于，
所述玻璃板的外形为晶片形状。
9.根据权利要求1至8中任一项所述的玻璃板，其特征在于，
所述玻璃板的整体板厚偏差小于2.0μm。
10.根据权利要求1至9中任一项所述的玻璃板，其特征在于，
所述玻璃板通过溢流下拉法成形。
11.根据权利要求1至10中任一项所述的玻璃板，其特征在于，
所述玻璃板用于在半导体封装件的制造工序中支承加工基板。
12.一种层叠体，其至少具备加工基板和用于支承加工基板的玻璃板，其特征在于，
玻璃板是权利要求1～11中任一项所述的玻璃板。
13.一种半导体封装件的制造方法，其特征在于，具有：
准备至少具备加工基板和用于支承加工基板的玻璃板的层叠体的工序；以及
对加工基板进行加工处理的工序，并且
玻璃板是权利要求1～12中任一项所述的玻璃板。
14.根据权利要求13所述的半导体封装件的制造方法，其特征在于，
加工处理包括在加工基板的一个表面布线的工序。
15.根据权利要求13或14所述的半导体封装件的制造方法，其特征在于，
加工处理包括在加工基板的一个表面形成焊料凸块的工序。
16.一种半导体封装件，其特征在于，
所述半导体封装件通过权利要求13～15中任一项所述的半导体封装件的制造方法制作。
17.一种电子设备，其具备半导体封装件，其特征在于，
半导体封装件是权利要求16所述的半导体封装件。
CN201580051113.7A 2014-12-04 2015-12-04 玻璃板 Pending CN107074637A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014245596 2014-12-04
JP2014-245596 2014-12-04
PCT/JP2015/084114 WO2016088868A1 (ja) 2014-12-04 2015-12-04 ガラス板

Publications (1)

Publication Number Publication Date
CN107074637A true CN107074637A (zh) 2017-08-18

Family

ID=56091807

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580051113.7A Pending CN107074637A (zh) 2014-12-04 2015-12-04 玻璃板

Country Status (6)

Country Link
US (1) US10442729B2 (zh)
JP (1) JP6611079B2 (zh)
KR (1) KR102436788B1 (zh)
CN (1) CN107074637A (zh)
TW (1) TWI704032B (zh)
WO (1) WO2016088868A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111601780A (zh) * 2018-05-15 2020-08-28 肖特玻璃科技(苏州)有限公司 具有特定倒角形状和高强度的超薄玻璃
CN111741933A (zh) * 2018-02-20 2020-10-02 日本电气硝子株式会社 玻璃
CN115784607A (zh) * 2017-10-27 2023-03-14 肖特股份有限公司 用于生产平板玻璃的装置和方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180226311A1 (en) * 2014-09-25 2018-08-09 Nippon Electric Glass Co., Ltd. Supporting glass substrate, laminate, semiconductor package, electronic device, and method of manufacturing semiconductor package
JP6664658B2 (ja) * 2016-03-02 2020-03-13 日本電気硝子株式会社 板ガラスの製造方法
SG11201907847WA (en) * 2017-02-28 2019-09-27 Corning Inc Glass article with reduced thickness variation, method for making and apparatus therefor
WO2018207794A1 (ja) * 2017-05-12 2018-11-15 Ａｇｃ株式会社 ガラス基板、およびガラス基板の製造方法
CN111051256A (zh) * 2017-07-31 2020-04-21 康宁股份有限公司 具有非玻璃芯体和玻璃包封物的层压制品及其方法
JP7276644B2 (ja) * 2017-08-31 2023-05-18 日本電気硝子株式会社 支持ガラス基板及びこれを用いた積層基板
US12233433B2 (en) * 2018-04-27 2025-02-25 Raytheon Company Uniform thin film deposition for poly-p-xylylene
JP7549322B2 (ja) 2020-04-01 2024-09-11 株式会社ノベルクリスタルテクノロジー 半導体基板及びその製造方法
CN115190983A (zh) * 2020-06-04 2022-10-14 日本电气硝子株式会社 玻璃板
JP2023127000A (ja) * 2020-08-06 2023-09-13 Ａｇｃ株式会社 積層体の製造方法、積層体および半導体パッケージの製造方法
US11664050B2 (en) * 2021-10-05 2023-05-30 Western Digital Technologies, Inc. Tuned edge profile of a disk substrate for use in magnetic recording media
TWI832451B (zh) * 2022-09-28 2024-02-11 中國砂輪企業股份有限公司 晶圓定位機構以及包含其的晶圓定位治具
WO2024195503A1 (ja) * 2023-03-17 2024-09-26 日本碍子株式会社 仮固定基板および仮固定基板の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000042887A (ja) * 1998-05-18 2000-02-15 Tokyo Seimitsu Co Ltd ウェーハ面取り方法
CN1267085A (zh) * 1999-03-10 2000-09-20 株式会社日平富山 晶片和对晶片进行倒角的装置和方法
TW452846B (en) * 1999-01-28 2001-09-01 Komatsu Denshi Kinzoku Kk Semiconductor wafer
US20140235032A1 (en) * 2011-10-17 2014-08-21 Shin-Etsu Chemical Co., Ltd. Method for producing transparent soi wafer

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009016771A (ja) * 2007-06-08 2009-01-22 Ｈｏｙａ Ｃａｎｄｅｏ Ｏｐｔｒｏｎｉｃｓ株式会社 ウエハ支持ガラス
JP2009099681A (ja) * 2007-10-15 2009-05-07 Shinko Electric Ind Co Ltd 基板の個片化方法
JP2012111661A (ja) 2010-11-24 2012-06-14 Nippon Electric Glass Co Ltd ガラス基板およびその製造方法
US9894781B2 (en) 2012-06-06 2018-02-13 Apple Inc. Notched display layers
JP6003604B2 (ja) * 2012-12-10 2016-10-05 旭硝子株式会社 積層板の加工方法、加工された積層板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000042887A (ja) * 1998-05-18 2000-02-15 Tokyo Seimitsu Co Ltd ウェーハ面取り方法
TW452846B (en) * 1999-01-28 2001-09-01 Komatsu Denshi Kinzoku Kk Semiconductor wafer
CN1267085A (zh) * 1999-03-10 2000-09-20 株式会社日平富山 晶片和对晶片进行倒角的装置和方法
US20140235032A1 (en) * 2011-10-17 2014-08-21 Shin-Etsu Chemical Co., Ltd. Method for producing transparent soi wafer

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
蔡安江等: "《机械制造技术基础》", 28 February 2014, 华中科技大学出版社 *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115784607A (zh) * 2017-10-27 2023-03-14 肖特股份有限公司 用于生产平板玻璃的装置和方法
CN115784607B (zh) * 2017-10-27 2025-04-25 肖特股份有限公司 用于生产平板玻璃的装置和方法
CN111741933A (zh) * 2018-02-20 2020-10-02 日本电气硝子株式会社 玻璃
CN111741933B (zh) * 2018-02-20 2023-05-16 日本电气硝子株式会社 玻璃
CN111601780A (zh) * 2018-05-15 2020-08-28 肖特玻璃科技(苏州)有限公司 具有特定倒角形状和高强度的超薄玻璃
CN111601780B (zh) * 2018-05-15 2023-04-04 肖特玻璃科技(苏州)有限公司 具有特定倒角形状和高强度的超薄玻璃
US12187638B2 (en) 2018-05-15 2025-01-07 Schott Glass Technologies (Suzhou) Co. Ltd. Ultrathin glass with special chamfer shape and high strength

Also Published As

Publication number Publication date
JP6611079B2 (ja) 2019-11-27
KR20170093779A (ko) 2017-08-16
US20170334773A1 (en) 2017-11-23
TW201628779A (zh) 2016-08-16
KR102436788B1 (ko) 2022-08-26
JPWO2016088868A1 (ja) 2017-09-14
TWI704032B (zh) 2020-09-11
US10442729B2 (en) 2019-10-15
WO2016088868A1 (ja) 2016-06-09

Similar Documents

Publication Publication Date Title
CN107074637A (zh) 玻璃板
CN107112203A (zh) 玻璃基板及使用其的层叠体
TWI689478B (zh) 支撐玻璃基板的製造方法及積層體
JP6674147B2 (ja) 支持ガラス基板及びこれを用いた積層体
WO2015156075A1 (ja) 支持ガラス基板及びこれを用いた積層体
WO2016035674A1 (ja) 支持ガラス基板及びこれを用いた積層体
CN107108318A (zh) 玻璃板及其制造方法
CN107074618A (zh) 支承玻璃基板及使用其的层叠体
WO2017104513A1 (ja) 支持ガラス基板の製造方法
JP2016155735A (ja) 支持ガラス基板及びこれを用いた積層体
TWI755449B (zh) 支撐玻璃基板及使用其的積層體、半導體封裝體及其製造方法以及電子機器
JP2020045281A (ja) ガラス板
KR102630404B1 (ko) 지지 유리 기판 및 이것을 사용한 적층체
CN112811830A (zh) 支撑玻璃基板和层叠体

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170818