TW201628779A - 玻璃板、積層體、半導體封裝及其製造方法、電子機器 - Google Patents

玻璃板、積層體、半導體封裝及其製造方法、電子機器 Download PDF

Info

Publication number
TW201628779A
TW201628779A TW104140733A TW104140733A TW201628779A TW 201628779 A TW201628779 A TW 201628779A TW 104140733 A TW104140733 A TW 104140733A TW 104140733 A TW104140733 A TW 104140733A TW 201628779 A TW201628779 A TW 201628779A
Authority
TW
Taiwan
Prior art keywords
glass plate
processed substrate
glass sheet
glass
semiconductor package
Prior art date
Application number
TW104140733A
Other languages
English (en)
Other versions
TWI704032B (zh
Inventor
Hiroki Katayama
Hiroshi Nakajima
Original Assignee
Nippon Electric Glass Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Glass Co filed Critical Nippon Electric Glass Co
Publication of TW201628779A publication Critical patent/TW201628779A/zh
Application granted granted Critical
Publication of TWI704032B publication Critical patent/TWI704032B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C19/00—Surface treatment of glass, not in the form of fibres or filaments, by mechanical means
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B17/00—Layered products essentially comprising sheet glass, or glass, slag, or like fibres
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B17/00—Layered products essentially comprising sheet glass, or glass, slag, or like fibres
    • B32B17/06—Layered products essentially comprising sheet glass, or glass, slag, or like fibres comprising glass as the main or only constituent of a layer, next to another layer of a specific material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04—Interconnection of layers
    • B32B7/06—Interconnection of layers permitting easy separation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04—Interconnection of layers
    • B32B7/12—Interconnection of layers using interposed adhesives or interposed materials with bonding properties
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C03C3/076—Glass compositions containing silica with 40% to 90% silica, by weight
    • C03C3/089—Glass compositions containing silica with 40% to 90% silica, by weight containing boron
    • C03C3/091—Glass compositions containing silica with 40% to 90% silica, by weight containing boron containing aluminium
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C03C3/076—Glass compositions containing silica with 40% to 90% silica, by weight
    • C03C3/089—Glass compositions containing silica with 40% to 90% silica, by weight containing boron
    • C03C3/091—Glass compositions containing silica with 40% to 90% silica, by weight containing boron containing aluminium
    • C03C3/093—Glass compositions containing silica with 40% to 90% silica, by weight containing boron containing aluminium containing zinc or zirconium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/14—Semiconductor wafers
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03B—MANUFACTURE, SHAPING, OR SUPPLEMENTARY PROCESSES
    • C03B17/00—Forming molten glass by flowing-out, pushing-out, extruding or drawing downwardly or laterally from forming slits or by overflowing over lips
    • C03B17/06—Forming glass sheets
    • C03B17/064—Forming glass sheets by the overflow downdraw fusion process; Isopipes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95001—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P40/00—Technologies relating to the processing of minerals
    • Y02P40/50—Glass production, e.g. reusing waste heat during processing or shaping
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P40/00—Technologies relating to the processing of minerals
    • Y02P40/50—Glass production, e.g. reusing waste heat during processing or shaping
    • Y02P40/57—Improving the yield, e-g- reduction of reject rates

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Surface Treatment Of Glass (AREA)
  • Glass Compositions (AREA)
  • Laminated Bodies (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Liquid Crystal (AREA)

Abstract

本發明的技術性課題在於：藉由創造出與加工基板的對位容易、且在加工基板的搬送時或加工處理時難以破損的玻璃板，從而有助於半導體封裝的高密度化。為了解決所述技術性課題，本發明的玻璃板是外形由外形部與對位部構成的玻璃板，其特徵在於，對位部的表面與端面交叉的端緣區域的全部或一部分經倒角。

Description

玻璃板、積層體、半導體封裝及其製造方法、電子機器
本發明是有關於一種玻璃（glass）板，具體而言，本發明是有關於一種在半導體封裝（package）的製造步驟中用於支持加工基板的玻璃板。
對於行動電話、筆記型個人電腦（note type personal computer）、個人資料助理（Personal Data Assistance，PDA）等可攜式電子機器，要求小型化及輕量化。伴隨於此，該些電子機器中所用的半導體晶片（chip）的安裝空間（space）亦受到嚴格限制，半導體晶片的高密度安裝成為課題。因此，近年來，藉由三次元安裝技術，即，將半導體晶片彼此積層，並對各半導體晶片間進行配線連接，以此來實現半導體封裝的高密度安裝。
而且，現有的晶圓級封裝（Wafer Level Package，WLP）是藉由下述方式來製作，即，在以晶圓的狀態形成凸塊（bump）後，利用切割（dicing）來進行單片化。然而，現有的WLP除了難以增加接腳（pin）數以外，由於要在半導體晶片的背面露出的狀態下進行安裝，因此還存在半導體晶片容易發生缺損等的問題。
因此，作為新的WLP，提出有扇出（fan out）型的WLP。扇出型的WLP可使接腳數增加，而且藉由保護半導體晶片的端部，可防止半導體晶片的缺損等。
扇出型的WLP具有：利用樹脂的密封材來對多個半導體晶片進行鑄模（mold）而形成加工基板後，在加工基板的其中之一表面進行配線的步驟；以及形成焊料凸塊（solder bump）的步驟等。
該些步驟要伴隨約200℃～300℃的熱處理，因此密封材有可能發生變形而導致加工基板發生尺寸變化。若加工基板發生尺寸變化，則難以對加工基板的其中之一表面進行高密度配線，而且亦難以準確地形成焊料凸塊。
[發明所欲解決之課題]
為了抑制加工基板的尺寸變化，有效的是使用玻璃板來作為支持板。玻璃板容易使表面平滑化且具有剛性。因而，若使用玻璃板，則可牢固且準確地支持加工基板。而且，玻璃板容易使紫外光等光透射。因而，若使用玻璃板，則可藉由設置黏著層等來容易地固定加工基板與玻璃板。而且，藉由設置剝離層等，亦可容易地分離加工基板與玻璃板。
用於支持加工基板的玻璃板是與加工基板同樣地，具有大致正圓狀的晶圓形狀。然而，若玻璃板與加工基板的形狀為大致正圓狀，則玻璃板與加工基板的對位將變得困難，結果難以提高加工基板的配線精度。
而且，玻璃板具有脆性，因此具有容易破損的性質。在加工基板的搬送時或加工處理時，若玻璃板發生破損，則會因小的玻璃片等而導致昂貴的加工基板受到污染，從而無法將加工基板作為良品來選取。
本發明是鑒於所述情況而完成，其技術性課題是藉由創造出與加工基板的對位容易、且在加工基板的搬送時或加工處理時難以破損的玻璃板，從而有助於半導體封裝的高密度化。 [解決課題之手段]
本發明人等反覆進行了各種實驗，結果發現，藉由在玻璃板形成對位部，並且對該對位部進行倒角，可解決所述技術性課題，從而作為本發明而被提出。即，本發明的玻璃板是外形由外形部與對位部構成的玻璃板，其特徵在於，對位部的表面與端面交叉的端緣區域的全部或一部分經倒角。此處，「對位部」不僅包括有助於與加工基板對位的部分，亦包括有助於玻璃板自身對位的部分。「外形部」是指佔據對位部以外的外形區域的區域。
本發明的玻璃板具有對位部。藉此，使定位銷等定位構件抵接於玻璃板的對位部，從而容易對玻璃板進行定位。結果，玻璃板與加工基板的對位變得容易。尤其，若在加工基板亦形成對位部，並使定位構件抵接於該對位部，則玻璃板與加工基板的對位將變得更加容易。
然而，若將定位構件抵接於玻璃板的對位部，則應力容易集中於對位部，玻璃板容易以對位部為起點而發生破損。尤其，在玻璃板因外力而彎曲時，該傾向變得顯著。因此，本發明的玻璃板中，對位部的表面與端面交叉的端緣區域的全部或一部分經倒角。藉此，可有效地避免以對位部為起點的破損。另外，若在玻璃板形成對位部，則應力會集中於對位部，因此應力難以集中於佔據對位部以外的外形區域的外形部，從而可有效地避免以外形部為起點的破損。
圖1（a）～圖1（c）是表示本發明的玻璃板的一例的俯視概念圖。如圖1（a）所示，玻璃板1的外形為大致正圓的晶圓狀。而且，玻璃板1的外形是由對位部2與佔據對位部2以外的外形區域的外形部3所構成。對位部2具有凹口（notch）形狀，即，具有凹部的形狀。凹口形狀的深部4在俯視時成為帶有弧度的大致圓形狀，對位部2與外形部3的邊界亦成為帶有弧度的大致圓形狀。如圖1（b）所示，玻璃板5的外形為大致正圓的晶圓狀。而且，玻璃板5的外形是由對位部6與佔據對位部6以外的外形區域的外形部7所構成。玻璃板5的對位部6具有凹口形狀，凹口形狀的深部8成為大致V槽形狀。另外，如圖1（c）所示，玻璃板9的外形為晶圓狀，而且由對位部10與佔據對位部10以外的外形區域的外形部11所構成。玻璃板9的對位部10具有定向平面（orientation flat）形狀。
第二，本發明的玻璃板較佳為對位部的表面方向的倒角寬度為50 μm～900 μm。
第三，本發明的玻璃板較佳為對位部的板厚方向的倒角寬度為板厚的5%～80%。
圖2是圖1（a）的A-A'方向的剖面概念圖。如圖2所示，在玻璃板20的表面21、22與端面23交叉的端緣區域具有倒角面24、25。玻璃板20的表面21、22方向的倒角寬度X例如為50 μm～900 μm，玻璃板20的板厚方向的倒角寬度Y+Y'例如為板厚t的20%～80%。並且，端面23與倒角面24、25分別以連續地帶有弧度的狀態連結，表面21、22與倒角面24、25分別以連續地帶有弧度的狀態連結。
另外，對於圖2所示的倒角面24、25而言，對位部的表面方向的倒角寬度大致等同，板厚方向的倒角寬度亦大致等同，但亦可使兩者的倒角寬度不同。而且，亦可僅在表面21、22中的其中一側形成倒角面。
圖3（a）～圖3（c）是表示本發明的玻璃板的一例的剖面概念圖，是表示對位部的倒角形狀的變形形態的剖面概念圖。對於圖3（a）、圖3（b）所示的玻璃板，僅在對位部的表面與端面交叉的端緣區域的一方形成有倒角面。對於圖3（c）所示的玻璃板，僅在對位部的表面與端面交叉的端緣區域的一方形成有倒角面，該倒角面佔據對位部的整個端面。
第四，本發明的玻璃板較佳為在對位部的表面與端面交叉的端緣區域具有倒角面，並且倒角面的平均表面粗糙度Ra為0.20 μm以下。此處，「平均表面粗糙度」是指依照JIS B0601：2001測定所得的值。
第五，本發明的玻璃板較佳為在對位部的表面與端面交叉的端緣區域具有倒角面，並且倒角面與端面以連續地帶有弧度的狀態連結，即，倒角面與端面以連續的曲面連接。
第六，本發明的玻璃板較佳為對位部的形狀為凹口形狀。
第七，本發明的玻璃板較佳為外形部的全部或一部分經倒角，且外形部的表面方向的倒角寬度為50 μm～900 μm。
第八，本發明的玻璃板較佳為外形為晶圓形狀。
第九，本發明的玻璃板較佳為整體板厚偏差小於2.0 μm。若使整體板厚偏差較小，則容易提高加工處理的精度。尤其可提高配線精度，因此高密度的配線成為可能。而且，玻璃板的面內強度提高，玻璃板及積層體難以發生破損。進而，可增加玻璃板的再利用次數（耐用次數）。此處，「整體板厚偏差」是指玻璃板整體的最大板厚與最小板厚之差，例如可藉由神鋼（KOBELCO）科研公司製的SBW-331ML/d來測定。
第十，本發明的玻璃板較佳為藉由溢流下拉（overflow downdraw）法而成形。
第十一，本發明的玻璃板較佳為在半導體封裝的製造步驟中用於支持加工基板。
第十二，本發明的積層體較佳為至少具備加工基板與用於支持加工基板的玻璃板的積層體，其中，玻璃板為所述的玻璃板。
圖4是表示利用定位構件32、33、34來將本發明的積層體31予以定位的狀態的一例的概念立體圖。圖4中，積層體31具備加工基板35、及用於支持加工基板35的玻璃板36。加工基板35與玻璃板36被黏貼在一起，以防止加工基板35的尺寸變化。加工基板35具有對位部37，玻璃板36亦具有對位部38。定位構件32抵接於加工基板35的對位部37與玻璃板36的對位部38。藉此，加工基板35與玻璃板36得以對位。而且，定位構件33、34抵接於加工基板35的外形部39與玻璃板36的外形部40。並且，加工基板35與玻璃板36藉由定位構件33、34而得以定位。另外，在加工基板35與玻璃板36之間，配置有未圖示的剝離層與黏著層。黏著層與加工基板35接觸，剝離層與玻璃板36接觸。另外，圖4中，使加工基板35的對位部37與玻璃板36的對位部38抵接於定位構件32，但亦可在與定位構件33、34抵接的區域亦形成對位部。該情況下，可確實地進行加工基板35與玻璃板36的對位。
第十三，本發明的半導體封裝的製造方法較佳為包括：準備積層體的步驟，所述積層體至少具備加工基板與用於支持加工基板的玻璃板；以及對加工基板進行加工處理的步驟，並且玻璃板為所述的玻璃板。
第十四，本發明的半導體封裝的製造方法較佳為加工處理包含在加工基板的其中之一表面進行配線的步驟。
第十五，本發明的半導體封裝的製造方法較佳為加工處理包含在加工基板的其中之一表面形成焊料凸塊的步驟。
第十六，本發明的半導體封裝較佳為藉由所述的半導體封裝的製造方法而製作。
第十七，本發明的電子機器較佳為具備半導體封裝的電子機器，其中，半導體封裝為所述的半導體封裝。
本發明的玻璃板具有對位部，但其形狀並不受限定。例如，可採用凹口形狀、定向平面形狀等。其中，考慮到容易固定定位構件的觀點，較佳為凹口形狀，更佳為凹口形狀的深部在俯視時為大致圓形狀或大致V槽形狀。而且，對位部不僅可為單個，亦可為多個。若對位部為單個，則容易形成對位部。若對位部為多個，則可確實地進行玻璃板的對位。
考慮到加工性的觀點，倒角加工較佳為利用研磨加工來進行，更佳為以#500以上、#800以上、#1200以上的研磨粗糙度來進行研磨加工。另外，倒角加工除了利用研磨加工以外，亦可利用化學蝕刻（chemical etching）等來進行。
本發明的玻璃板中，對位部的表面與端面交叉的端緣區域的全部或一部分經倒角，較佳為對位部的表面與端面交叉的端緣區域的50%以上經倒角，更佳為對位部的表面與端面交叉的端緣區域的90%以上經倒角，進而較佳為對位部的表面與端面交叉的端緣區域的全部經倒角。在對位部中經倒角的區域越大，則越可降低以對位部為起點的破損的概率。
本發明的玻璃板中，對位部的倒角形狀並無特別限定，但較佳為後述的倒角形狀。另外，本發明中，並不完全排除對位部的全部或一部分經R倒角的形態，即對位部的端面整體被倒角成大致半圓狀的形態，但該情況下，應力容易集中於R倒角頂部的一點，從而難以降低以對位部為起點的破損的概率。
對位部的表面方向的倒角寬度較佳為50 μm～900 μm、200 μm～800 μm、300 μm～700 μm、400 μm～650 μm，尤其為500 μm～600 μm。若對位部的表面方向的倒角寬度過小，則玻璃板容易以對位部為起點而發生破損。另一方面，若對位部的表面方向的倒角寬度過大，則倒角效率會下降，而玻璃板的製造成本容易高漲。
對位部的板厚方向的倒角寬度較佳為板厚的5%～80%、20%～75%、30%～70%、35%～65%，尤其為40%～60%。若對位部的板厚方向的倒角寬度過小，則玻璃板容易以對位部為起點而發生破損。另一方面，若對位部的板厚方向的倒角寬度過大，則外力容易集中於對位部的端面，從而玻璃板容易以對位部的端面為起點而發生破損。
本發明的玻璃板中，較佳為在對位部的表面與端面交叉的端緣區域具有倒角面，該倒角面的平均表面粗糙度Ra較佳為0.20 μm以下、小於0.10 μm、0.08 μm以下、0.06 μm以下，尤其是0.04 μm以下。若倒角面的平均表面粗糙度Ra過大，則玻璃板在四點彎曲測試中的破壞強度容易下降，因此玻璃板容易以對位部為起點而發生破損。倒角面的最大表面粗糙度Rz較佳為0.25 μm以下、小於0.13 μm、0.10 μm以下、0.08 μm以下，尤其是0.06 μm以下。若倒角面的最大表面粗糙度Rz過大，則玻璃板在四點彎曲測試中的破壞強度容易下降，因此玻璃板容易以對位部為起點而發生破損。另外，若對倒角面進行鏡面研磨處理、蝕刻處理等，則可使倒角面的表面粗糙度下降。
本發明的玻璃板中，較佳為在對位部的表面與端面交叉的端緣區域具有倒角面，並且進而倒角面與端面以連續地帶有弧度的狀態連結，亦較佳為倒角面與表面以連續地帶有弧度的狀態連結。藉此，可有效地降低以對位部為起點的破損的概率。
本發明的玻璃板中，較佳為佔據對位部以外的外形區域的外形部的表面與端面交叉的端緣區域的全部或一部分經倒角，更佳為外形部的表面與端面交叉的端緣區域的50%以上經倒角，進而較佳為外形部的表面與端面交叉的端緣區域的90%以上經倒角，尤佳為外形部的表面與端面交叉的端緣區域的全部經倒角。在外形部中經倒角的區域越大，則越可降低以外形部為起點的破損的概率。
外形部的表面方向的倒角寬度較佳為50 μm～900 μm、200 μm～800 μm、300 μm～700 μm、400 μm～650 μm，尤其是500 μm～600 μm。若外形部的表面方向的倒角寬度過小，則玻璃板容易以外形部為起點而發生破損。另一方面，若外形部的表面方向的倒角寬度過大，則倒角效率會下降，玻璃板的製造成本容易高漲。
外形部的板厚方向的倒角寬度較佳為板厚的5%～80%、20%～75%、30%～70%、35%～65%，尤其是40%～60%。若外形部的板厚方向的倒角寬度過小，則玻璃板容易以外形部為起點而發生破損。另一方面，若外形部的板厚方向的倒角寬度過大，則外力容易集中於外形部的端面，玻璃板容易以外形部的端面為起點而發生破損。
本發明的玻璃板中，較佳為在外形部的表面與端面交叉的端緣區域具有倒角面，該倒角面的平均表面粗糙度Ra較佳為0.20 μm以下、小於0.10 μm、0.08 μm以下、0.06 μm以下，尤其是0.04 μm以下。若倒角面的平均表面粗糙度Ra過大，則玻璃板在四點彎曲測試中的破壞強度容易下降，因此玻璃板容易以外形部為起點而發生破損。倒角面的最大表面粗糙度Rz較佳為0.25 μm以下、小於0.13 μm、0.10 μm以下、0.08 μm以下，尤其是0.06 μm以下。若倒角面的最大表面粗糙度Rz過大，則玻璃板在四點彎曲測試中的破壞強度容易下降，因此玻璃板容易以外形部為起點而發生破損。另外，若對倒角面進行鏡面研磨處理、蝕刻處理等，則可使倒角面的表面粗糙度下降。
本發明的玻璃板中，較佳為在外形部的表面與端面交叉的端緣區域具有倒角面，並且進而倒角面與端面以連續地帶有弧度的狀態連結，亦較佳為倒角面與表面以連續地帶有弧度的狀態連結。藉此，可有效地降低以外形部為起點的破損的概率。
考慮到降低以對位部為起點的破損的概率的觀點，對位部與外形部的邊界較佳為以連續地帶有弧度的狀態連結。
本發明的玻璃板中，整體板厚偏差較佳為小於2 μm、1.5 μm以下、1 μm以下、小於1 μm、0.8 μm以下、0.1 μm～0.9 μm，尤其是0.2 μm～0.7 μm。整體板厚偏差越小，則越容易提高加工處理的精度。尤其可提高配線精度，因此高密度的配線成為可能。而且，玻璃板的強度提高，玻璃板及積層體難以發生破損。進而，可增加玻璃板的再利用次數（耐用次數）。
翹曲量較佳為60 μm以下、55 μm以下、50 μm以下、1 μm～45 μm，尤其是5 μm～40 μm。翹曲量越小，則越容易提高加工處理的精度。尤其可提高配線精度，因此高密度的配線成為可能。進而，可增加玻璃板的再利用次數（耐用次數）。另外，「翹曲量」是指玻璃板整體的最高位點與最小平方焦點面之間的最大距離的絕對值和最低位點與最小平方焦點面的絕對值之合計值，例如可藉由神鋼（KOBELCO）科研公司製的SBW-331ML/d來測定。
表面的算術平均粗糙度Ra較佳為10 nm以下、5 nm以下、2 nm以下、1 nm以下，尤其是0.5 nm以下。表面的算術平均粗糙度Ra越小，則越容易提高加工處理的精度。尤其可提高配線精度，因此高密度的配線成為可能。而且，玻璃板的強度提高，玻璃板及積層體難以發生破損。進而，可增加玻璃板的再利用次數（支持次數）。另外，「算術平均粗糙度Ra」可藉由原子力顯微鏡（Atomic Force Microscope，AFM）來測定。
本發明的玻璃板較佳為表面的全部或一部分為研磨面，更佳為以面積比計而表面的50%以上為研磨面，進而較佳為表面的70%以上為研磨面，尤其為表面的90%以上為研磨面。若如此，則容易降低整體板厚偏差，而且翹曲量亦容易降低。
作為研磨處理的方法，可採用各種方法，但較佳為下述方法：利用一對研磨墊（pad）來包夾玻璃板的兩面，一邊使玻璃板與一對研磨墊一起旋轉，一邊對玻璃板進行研磨處理。進而，較佳為一對研磨墊的外徑不同，較佳為以下述方式進行研磨處理，即，在研磨時，玻璃板的一部分間歇性地從研磨墊突出。藉此，容易降低整體板厚偏差，而且翹曲量亦容易降低。另外，在研磨處理中，研磨深度並無特別限定，但研磨深度較佳為50 μm以下、30 μm以下、20 μm以下，尤其是10 μm以下。研磨深度越小，則玻璃板的生產性越提高。
本發明的玻璃板較佳為晶圓狀（大致正圓狀），其直徑較佳為100 mm以上且500 mm以下，尤佳為150 mm以上且450 mm以下。若如此，則容易應用於半導體封裝的製造步驟。
本發明的玻璃板中，板厚較佳為小於2.0 mm、1.5 mm以下、1.2 mm以下、1.1 mm以下、1.0 mm以下，尤其是0.9 mm以下。板厚越薄，則積層體的質量越輕，因此處理（handling）性提高。另一方面，若板厚過薄，則玻璃板自身的強度下降，而難以發揮作為支持板的功能。因而，板厚較佳為0.1 mm以上、0.2 mm以上、0.3 mm以上、0.4 mm以上、0.5 mm以上、0.6 mm以上，尤其是超過0.7 mm。
本發明的玻璃板較佳為具有以下特性。
本發明的玻璃板中，30℃～380℃的溫度範圍內的平均熱膨脹係數較佳為0×10-7 /℃以上且165×10-7 /℃以下。藉此，容易使加工基板與玻璃板的熱膨脹係數相匹配。並且，若兩者的熱膨脹係數匹配，則在加工處理時容易抑制加工基板的尺寸變化（尤其是翹曲變形）。結果，可對加工基板的其中之一表面高密度地進行配線，而且亦可準確地形成焊料凸塊。另外，「30℃～380℃的溫度範圍內的平均熱膨脹係數」可利用膨脹計（dilatometer）來測定。
對於30℃～380℃的溫度範圍內的平均熱膨脹係數，當加工基板內半導體晶片的比例少而密封材的比例多時，較佳為使其上升，相反，當加工基板內半導體晶片的比例多而密封材的比例少時，較佳為使其下降。
當將30℃～380℃的溫度範圍內的平均熱膨脹係數設為0×10-7 /℃以上且小於50×10-7 /℃時，玻璃板較佳為以質量%計而含有SiO2 ：55%～75%、Al2 O3 ：15%～30%、Li2 O：0.1%～6%、Na2 O+K2 O：0%～8%、MgO+CaO+SrO+BaO：0%～10%以作為玻璃組成，或者亦較佳為含有SiO2 ：55%～75%、Al2 O3 ：10%～30%、Li2 O+Na2 O+K2 O：0%～0.3%、MgO+CaO+SrO+BaO：5%～20%。當將30℃～380℃的溫度範圍內的平均熱膨脹係數設為50×10-7 /℃以上且小於75×10-7 /℃時，玻璃板較佳為以質量%計而含有SiO2 ：55%～70%、Al2 O3 ：3%～15%、B2 O3 ：5%～20%、MgO：0%～5%、CaO：0%～10%、SrO：0%～5%、BaO：0%～5%、ZnO：0%～5%、Na2 O：5%～15%、K2 O：0%～10%以作為玻璃組成。當將30℃～380℃的溫度範圍內的平均熱膨脹係數設為75×10-7 /℃以上且85×10-7 /℃以下時，玻璃板較佳為以質量%計而含有SiO2 ：60%～75%、Al2 O3 ：5%～15%、B2 O3 ：5%～20%、MgO：0%～5%、CaO：0%～10%、SrO：0%～5%、BaO：0%～5%、ZnO：0%～5%、Na2 O：7%～16%、K2 O：0%～8%以作為玻璃組成。當將30%～380℃的溫度範圍內的平均熱膨脹係數設為超過85×10-7 /℃且為120×10-7 /℃以下時，玻璃板較佳為以質量%計而含有SiO2 ：55%～70%、Al2 O3 ：3%～13%、B2 O3 ：2%～8%、MgO：0%～5%、CaO：0%～10%、SrO：0%～5%、BaO：0%～5%、ZnO：0%～5%、Na2 O：10%～21%、K2 O：0%～5%以作為玻璃組成。當將30%～380℃的溫度範圍內的平均熱膨脹係數設為超過120×10-7 /℃且為165×10-7 /℃以下時，玻璃板較佳為以質量%計而含有SiO2 ：53%～65%、Al2 O3 ：3%～13%、B2 O3 ：0%～5%、MgO：0.1%～6%、CaO：0%～10%、SrO：0%～5%、BaO：0%～5%、ZnO：0%～5%、Na2 O+K2 O：20%～40%、Na2 O：12%～21%、K2 O：7%～21%以作為玻璃組成。若如此，則容易將熱膨脹係數限制為所需範圍，並且耐失透性提高，因此容易使整體板厚偏差小的玻璃板成形。另外，為了抑制加工基板的尺寸變化，玻璃板與加工基板的熱膨脹係數差較佳為儘可能小，例如較佳為±20×10-7 /℃以下、±10×10-7 /℃以下，尤其是±5×10-7 /℃以下。
楊氏模量（Young's modulus）較佳為65 GPa以上、67 GPa以上、68 GPa以上、69 GPa以上、70 GPa以上、71 GPa以上、72 GPa以上，尤其是73 GPa以上。若楊氏模量過低，則難以維持積層體的剛性，從而加工基板容易發生變形、翹曲、破損。
液相溫度較佳為小於1150℃、1120℃以下、1100℃以下、1080℃以下、1050℃以下、1010℃以下、980℃以下、960℃以下、950℃以下，尤其是940℃以下。若如此，則容易利用下拉法，尤其是利用溢流下拉法來使玻璃板成形，因此容易製作板厚小的玻璃板，並且可降低成形後的板厚偏差。進而，在玻璃板的製造步驟時，容易防止發生失透結晶而導致玻璃板的生產性下降的事態。此處，「液相溫度」可藉由下述方式來算出，即，將通過標準篩30目（mesh）（500 μm）而殘留為50目（300 μm）的玻璃粉末放入鉑舟（boat）內後，於溫度梯度爐中保持24小時，對結晶析出的溫度進行測定。
液相溫度下的黏度較佳為104.6 dPa·s以上、105.0 dPa·s以上、105.2 dPa·s以上、105.4 dPa·s以上、105.6 dPa·s以上，尤其是105.8 dPa·s以上。若如此，則容易利用下拉法，尤其是利用溢流下拉法來使玻璃板成形，因此容易製作板厚小的玻璃板，並且可降低成形後的板厚偏差。進而，在玻璃板的製造步驟時，容易防止發生失透結晶而導致玻璃板的生產性下降的事態。此處，「液相溫度下的黏度」可藉由鉑球上拉法來進行測定。另外，液相溫度下的黏度是成形性的指標，液相溫度下的黏度越高，則成形性越提高。
102.5 dPa·s時的溫度較佳為1580℃以下、1500℃以下、1450℃以下、1400℃以下、1350℃以下，尤其是1200℃～1300℃。若102.5 dPa·s時的溫度高，則熔融性會下降，從而玻璃板的製造成本高漲。此處，「102.5 dPa·s時的溫度」可利用鉑球上拉法來進行測定。另外，102.5 dPa·s時的溫度相當於熔融溫度，該溫度越低，則熔融性越提高。
本發明的玻璃板中，在板厚方向上，波長300 nm時的紫外線透射率較佳為40%以上、50%以上、60%以上、70%以上，尤其是80%以上。若紫外線透射率過低，則會因紫外光的照射，而難以藉由黏著層來黏著加工基板與玻璃板，除此以外，難以藉由剝離層來從加工基板剝離玻璃板。另外，「在板厚方向上，波長300 nm時的紫外線透射率」例如可使用雙束（double beam）型分光光度計來測定波長300 nm的分光透射率，藉此來進行評價。
本發明的玻璃板較佳為利用下拉法，尤其是利用溢流下拉法來成形。溢流下拉法是如下所述的方法，即，使熔融玻璃從耐熱性的槽狀結構物的兩側溢出，一邊使溢出的熔融玻璃在槽狀結構物的下頂端匯流，一邊朝下方延伸成形而形成玻璃原板。溢流下拉法中，應成為玻璃板表面的面不會接觸到槽狀耐火物，而是以自由表面的狀態成形。因此，容易製作板厚小的玻璃板，並且可降低整體板厚偏差，結果，可使玻璃板的製造成本低廉化。
作為玻璃原板的成形方法，除了溢流下拉法以外，例如亦可選擇流孔下拉（slot down）法、再拉（redraw）法、浮式（float）法、輥壓（roll out）法等。
本發明的玻璃板較佳為在表面具有研磨面，且利用溢流下拉法而成形。若如此，則研磨處理前的整體板厚偏差變小，因此可藉由研磨處理來儘可能地降低整體板厚偏差。例如，可將整體板厚偏差降低至1.0 μm以下。
考慮到降低翹曲量的觀點，本發明的玻璃板較佳為未經化學強化處理。另一方面，考慮到機械強度的觀點，較佳為經化學強化處理。即，考慮到降低翹曲量的觀點，較佳為表面不具有壓縮應力層，考慮到機械強度的觀點，較佳為表面具有壓縮應力層。
本發明的積層體是至少具備加工基板與用於支持加工基板的玻璃板的積層體，其特徵在於，玻璃板為所述的玻璃板。此處，本發明的積層體的技術性特徵（理想的結構、效果）與本發明的玻璃板的技術性特徵重複。因而，本說明書中，對於該重複部分省略詳細記載。
本發明的積層體較佳為在加工基板與玻璃板之間具有黏著層。黏著層較佳為樹脂，例如較佳為熱硬化性樹脂、光硬化性樹脂（尤其是紫外線硬化樹脂）等。而且，較佳為具有可耐受半導體封裝的製造步驟中的熱處理的耐熱性。藉此，在半導體封裝的製造步驟中黏著層難以融解，可提高加工處理的精度。
黏著層例如可藉由各種印刷法、噴墨（ink jet）法、旋塗（spin coat）法、輥塗（roll coat）法等而形成。
本發明的積層體較佳為進而在加工基板與玻璃板之間，更具體而言在加工基板與黏著層之間具有剝離層，或者在玻璃板與黏著層之間具有剝離層。若如此，則對加工基板進行規定的加工處理後，容易從玻璃板剝離加工基板。考慮到生產性的觀點，加工基板的剝離較佳為藉由雷射（laser）光等照射光來進行。
剝離層包含藉由雷射光等照射光而產生「層內剝離」或「界面剝離」的材料。即，包含如下所述的材料，該材料在被照射固定強度的光時，原子或分子的原子間或分子間的結合力消失或減少而產生剝蝕（ablation）等，從而產生剝離。例如，剝離層除了非晶矽（a-Si）以外，亦可使用氧化矽、矽酸化合物、氮化矽、氮化鋁、氮化鈦等。而且，剝離層可藉由電漿（plasma）化學氣相沈積（Chemical Vapor Deposition，CVD）、基於溶膠-凝膠（sol-gel）法的旋塗等而形成。另外，藉由照射光的照射，存在如下情況：剝離層中所含的成分成為氣體而放出直至分離的情況；以及剝離層吸收光而成為氣體，其蒸氣放出而直至分離的情況。
本發明的積層體中，玻璃板較佳為大於加工基板。藉此，當支持加工基板與玻璃板時，即使在兩者的中心位置稍許偏離的情況下，加工基板的緣部亦難以從玻璃板突出。
本發明的半導體封裝的製造方法的特徵在於包括：準備積層體的步驟，該積層體至少具備加工基板與用於支持加工基板的玻璃板；以及對加工基板進行加工處理的步驟，並且玻璃板為所述的玻璃板。此處，本發明的半導體封裝的製造方法的技術性特徵（理想的結構、效果）與本發明的玻璃板及積層體的技術性特徵重複。因而，本說明書中，對於該重複部分省略詳細記載。
本發明的半導體封裝的製造方法具有準備積層體的步驟，該積層體至少具備加工基板與用於支持加工基板的玻璃板。至少具備加工基板與用於支持加工基板的玻璃板的積層體具有所述的材料結構。
本發明的半導體封裝的製造方法較佳為進而具有搬送積層體的步驟。藉此，可提高加工處理的處理效率。另外，「搬送積層體的步驟」與「對加工基板進行加工處理的步驟」無須另行進行，亦可同時進行。
本發明的半導體封裝的製造方法中，加工處理較佳為在加工基板的其中之一表面進行配線的處理、或者在加工基板的其中之一表面形成焊料凸塊的處理。本發明的半導體封裝的製造方法中，在該些處理時，加工基板難以發生尺寸變化，因此可適當地進行該些步驟。
作為加工處理，除了所述處理以外，亦可為對加工基板的其中之一表面（通常是與玻璃板為相反側的表面）進行機械研磨的處理、對加工基板的其中之一表面（通常是與玻璃板為相反側的表面）進行乾式蝕刻（dry etching）的處理、對加工基板的其中之一表面（通常是與玻璃板為相反側的表面）進行濕式蝕刻（wet etching）的處理中的任一種。另外，本發明的半導體封裝的製造方法中，加工基板難以發生翹曲，並且可維持積層體的剛性。結果，可適當地進行所述加工處理。
本發明的半導體封裝的特徵在於，其是藉由所述的半導體封裝的製造方法而製作。此處，本發明的半導體封裝的技術性特徵（理想的結構、效果）與本發明的玻璃板、積層體及半導體封裝的製造方法的技術性特徵重複。因而，本說明書中，對於該重複部分省略詳細記載。
本發明的電子機器是具備半導體封裝的電子機器，其特徵在於，半導體封裝為所述的半導體封裝。此處，本發明的電子機器的技術性特徵（理想的結構、效果）與本發明的玻璃板、積層體、半導體封裝的製造方法、半導體封裝的技術性特徵重複。因而，本說明書中，對於該重複部分省略詳細記載。
一邊參照圖式，一邊進一步說明本發明的半導體封裝的製造方法。
圖5（a）～圖5（g）是表示扇出型的WLP的製造步驟的概念剖面圖。圖5（a）表示在支持構件40的其中之一表面上形成有黏著層41的狀態。亦可根據需要而在支持構件40與黏著層41之間形成剝離層。接下來，如圖5（b）所示，在黏著層41之上貼附多個半導體晶片42。此時，使半導體晶片42的有效（active）側的面接觸至黏著層41。接下來，如圖5（c）所示，利用樹脂的密封材43來對半導體晶片42進行鑄模。密封材43是使用壓縮成形後的尺寸變化、使配線成形時的尺寸變化少的材料。繼而，如圖5（d）、圖5（e）所示，在將鑄模有半導體晶片42的加工基板44從支持構件40予以分離後，使該加工基板44經由黏著層45而與玻璃板46黏著固定。此時，加工基板44的表面中的、與嵌入有半導體晶片42的一側的表面為相反側的表面被配置於玻璃板46側。如此，可獲得積層體47。另外，亦可根據需要而在黏著層45與玻璃板46之間形成剝離層。進而，在搬送所獲得的積層體47後，如圖5（f）所示，在加工基板44的嵌入有半導體晶片42的一側的表面形成配線48後，形成多個焊料凸塊49。最後，從玻璃板46分離出加工基板44後，將加工基板44切斷為每個半導體晶片42，以供隨後的封裝步驟（圖5（g））。 [實施例1]
以下，基於實施例來說明本發明。另外，以下的實施例僅為例示。本發明並不受以下的實施例任何限定。
作為玻璃組成，以質量%計為SiO2 ：65.5%、Al2 O3 ：8%、B2 O3 ：9%、Na2 O：13.1%、CaO：3%、ZnO：1%、SnO2 ：0.3%、Sb2 O3 ：0.1%的方式來調配玻璃原料後，投入玻璃熔融爐中以1500℃～1600℃進行熔融，繼而將熔融玻璃供給至溢流下拉成形裝置，以板厚成為1.0 mm的方式進行成形，進而切斷為規定尺寸，並進行退火（anneal）處理。
接下來，對所獲得的玻璃板進行外周加工直至成為f300 mm的真圓狀之後，形成具有半圓形狀的凹部、即具有凹口形狀的對位部（深度1.1 mm），並且對該對位部進行倒角加工。在倒角加工時，將對位部的板厚方向的倒角寬度設為板厚的50%，製作出對位部的表面方向的倒角寬度不同的玻璃板。而且，對於玻璃板的對位部與外形部的邊界，加工成連續地帶有弧度的狀態。另外，用於倒角加工的研磨墊為胺基甲酸酯（urethane）製，倒角面為#800的研磨粗糙度。
繼而，利用研磨裝置來對外形加工後的玻璃板的表面進行研磨處理，藉此，將玻璃板的整體板厚偏差降低至小於1.0 μm。具體而言，利用外徑不同的一對研磨墊來包夾玻璃板的兩表面，一邊使玻璃板與一對研磨墊一起旋轉，一邊對玻璃板的兩表面進行研磨處理。在研磨處理時進行控制，以使玻璃板的一部分有時從研磨墊突出。另外，研磨墊為胺基甲酸酯製，研磨處理時所用的研磨漿料（slurry）的平均粒徑為2.5 μm，研磨速度為15 m/分鐘。
最後，對於表面方向的倒角寬度不同的各玻璃板，使用島津製作所公司製精密萬能測試機Autograph AG-IS，各進行10次四點彎曲測試。將其結果示於表1。另外，四點彎曲測試的條件設為加壓夾具寬度25 mm、支持夾具寬度50 mm、十字頭（corss head）下降速度5 mm/min，將對位部配置於加壓夾具間。
[表1]
由表1可知，若對對位部進行倒角，則破壞強度變高。並且，若加大對位部的表面方向的倒角寬度，則破壞強度變高。 [實施例2]
首先，以成為表2所記載的試料No.1～試料No.7的玻璃組成的方式，來調配玻璃原料後，投入至玻璃熔融爐中以1500℃～1600℃進行熔融，繼而將熔融玻璃供給至溢流下拉成形裝置，以板厚成為0.8 mm的方式分別成形。隨後，與[實施例1]同樣地進行外周加工，並且形成具有半圓形狀的凹部的對位部。接下來，對對位部與外形部進行倒角加工。在倒角加工時，將板厚方向的倒角寬度設為板厚的50%，且將表面方向的倒角寬度設為600 μm。而且，對於玻璃板的對位部與外形部的邊界，加工成連續地帶有弧度的狀態。另外，用於倒角加工的研磨墊為胺基甲酸酯製，倒角面為#800的研磨粗糙度。對於所獲得的各玻璃板，對30℃～380℃的溫度範圍內的平均熱膨脹係數α30 ～ 380 、密度ρ、應變點Ps、退火點Ta、軟化點Ts、高溫黏度104.0 dPa·s時的溫度、高溫黏度103.0 dPa·s時的溫度、高溫黏度102.5 dPa·s時的溫度、高溫黏度102.0 dPa·s時的溫度、液相溫度TL及楊氏模量E進行評價。另外，對於外形加工後的玻璃板，藉由神鋼（KOBELCO）科研公司製的SBW-331ML/d來測定整體板厚偏差與翹曲量，結果，整體板厚偏差分別為3 μm，翹曲量分別為70 μm。
[表2]
30℃～380℃的溫度範圍內的平均熱膨脹係數α30 ～ 380 是以膨脹計測定所得的值。
密度ρ是藉由周知的阿基米德（Archimedes）法測定所得的值。
應變點Ps、退火點Ta、軟化點Ts是基於ASTM C336的方法測定所得的值。
高溫黏度104.0 dPa·s、103.0 dPa·s、102.5 dPa·s時的溫度是利用鉑球上拉法測定所得的值。
液相溫度TL是將通過標準篩30目（500 μm）而殘留為50目（300 μm）的玻璃粉末放入鉑舟，於溫度梯度爐中保持24小時後，藉由顯微鏡觀察來對結晶析出的溫度進行測定所得的值。
楊氏模量E是指藉由共振法測定所得的值。
繼而，藉由研磨裝置來對外形加工後的玻璃板的表面進行研磨處理。具體而言，利用外徑不同的一對研磨墊來包夾玻璃板的兩表面，一邊使玻璃板與一對研磨墊一起旋轉，一邊對玻璃板的兩表面進行研磨處理。在研磨處理時進行控制，以使玻璃板的一部分有時從研磨墊突出。另外，研磨墊為胺基甲酸酯製，研磨處理時所用的研磨漿料的平均粒徑為2.5 μm，研磨速度為15 m/分鐘。對於所獲得的各研磨處理完成的玻璃板，藉由神鋼（KOBELCO）科研公司製的SBW-331ML/d來測定整體板厚偏差與翹曲量。其結果，整體板厚偏差分別為0.45 μm，翹曲量分別為35 μm。 [實施例3]
對於在[實施例1]中獲得的試料No.2的玻璃板的對位部與對位部以外的區域（外形部），對包含倒角面的端面整體進行鏡面研磨處理後，藉由與[實施例1]同樣的方法，利用研磨裝置來對玻璃板的表面進行研磨處理。另外，用於鏡面研磨處理的研磨墊為胺基甲酸酯製，經鏡面研磨處理的表面為#3000的研磨粗糙度。作為比較對象，還製作出以#1500的研磨墊對包含倒角面的端面整體進行了研磨處理者。
繼而，對於所獲得的玻璃板，藉由遵照JIS B0601：2001的方法，對包含倒角面的端面的表面粗糙度進行測定，並且使用島津製作所公司製精密萬能測試機Autograph AG-IS，各進行10次四點彎曲測試。將其結果示於表3。另外，四點彎曲測試的條件設為加壓夾具寬度25 mm、支持夾具寬度50 mm、十字頭下降速度5 mm/min，將對位部配置於加壓夾具間。
[表3]
由表3可明確，若對包含倒角面的端面整體進行鏡面研磨處理，則四點彎曲測試的破壞強度提高。
1、5、9、20、36、46‧‧‧玻璃板
2、6、10、38‧‧‧對位部
3、7、11、40‧‧‧外形部
4、8‧‧‧凹口形狀的深部
21、22‧‧‧表面
23‧‧‧端面
24、25‧‧‧倒角面
31、47‧‧‧積層體
32、33、34‧‧‧定位構件
35、44‧‧‧加工基板
37‧‧‧加工基板的對位部
39‧‧‧加工基板的外形部
40‧‧‧支持構件
41、45‧‧‧黏著層
42‧‧‧半導體晶片
43‧‧‧密封材
48‧‧‧配線
49‧‧‧焊料凸塊
X、Y、Y'‧‧‧倒角寬度
t‧‧‧板厚
圖1（a）～圖1（c）是表示本發明的玻璃板的一例的俯視概念圖。 圖2是圖1（a）的A-A'方向的剖面概念圖。 圖3（a）～圖3（c）是表示本發明的玻璃板的對位部的倒角形狀的變形形態的剖面概念圖。 圖4是表示利用定位構件將本發明的積層體予以定位的狀態的一例的概念立體圖。 圖5（a）～圖5（g）是表示扇出型的WLP的製造步驟的概念剖面圖。
20‧‧‧玻璃板
21、22‧‧‧表面
23‧‧‧端面
24、25‧‧‧倒角面
X、Y、Y'‧‧‧倒角寬度
t‧‧‧板厚

Claims (17)

  1. 一種玻璃板，其外形由外形部與對位部構成，所述玻璃板的特徵在於， 對位部的表面與端面交叉的端緣區域的全部或一部分經倒角。
  2. 如申請專利範圍第1項所述的玻璃板，其中對位部的表面方向的倒角寬度為50 μm～900 μm。
  3. 如申請專利範圍第1項或第2項所述的玻璃板，其中對位部的板厚方向的倒角寬度為板厚的5%～80%。
  4. 如申請專利範圍第1項至第3項中任一項所述的玻璃板，其中在對位部的表面與端面交叉的端緣區域具有倒角面，並且倒角面的平均表面粗糙度Ra為0.20 μm以下。
  5. 如申請專利範圍第1項至第4項中任一項所述的玻璃板，其中在對位部的表面與端面交叉的端緣區域具有倒角面，並且倒角面與端面以連續地帶有弧度的狀態連結。
  6. 如申請專利範圍第1項至第5項中任一項所述的玻璃板，其中對位部的形狀為凹口形狀。
  7. 如申請專利範圍第1項至第6項中任一項所述的玻璃板，其中外形部的全部或一部分經倒角，且外形部的表面方向的倒角寬度為50 μm～900 μm。
  8. 如申請專利範圍第1項至第7項中任一項所述的玻璃板，其外形為晶圓形狀。
  9. 如申請專利範圍第1項至第8項中任一項所述的玻璃板，其中整體板厚偏差小於2.0 μm。
  10. 如申請專利範圍第1項至第9項中任一項所述的玻璃板，其是由溢流下拉法成形而成。
  11. 如申請專利範圍第1項至第10項中任一項所述的玻璃板，其是在半導體封裝的製造步驟中用於支持加工基板。
  12. 一種積層體，至少具備加工基板與用於支持加工基板的玻璃板，所述積層體的特徵在於，玻璃板為如申請專利範圍第1項至第11項中任一項所述的玻璃板。
  13. 一種半導體封裝的製造方法，其特徵在於包括： 準備積層體的步驟，所述積層體至少具備加工基板與用於支持加工基板的玻璃板；以及 對加工基板進行加工處理的步驟，並且 玻璃板為如申請專利範圍第1項至第12項中任一項所述的玻璃板。
  14. 如申請專利範圍第13項所述的半導體封裝的製造方法，其中加工處理包含在加工基板的其中之一表面進行配線的步驟。
  15. 如申請專利範圍第13項或第14項所述的半導體封裝的製造方法，其中加工處理包含在加工基板的其中之一表面形成焊料凸塊的步驟。
  16. 一種半導體封裝，其特徵在於，其是藉由如申請專利範圍第13項至第15項中任一項所述的半導體封裝的製造方法而製作。
  17. 一種電子機器，其具備半導體封裝，所述電子機器的特徵在於， 半導體封裝是如申請專利範圍第16項所述的半導體封裝。
TW104140733A 2014-12-04 2015-12-04 玻璃板、積層體、半導體封裝及其製造方法、電子機器 TWI704032B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014245596 2014-12-04
JP2014-245596 2014-12-04

Publications (2)

Publication Number Publication Date
TW201628779A true TW201628779A (zh) 2016-08-16
TWI704032B TWI704032B (zh) 2020-09-11

Family

ID=56091807

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104140733A TWI704032B (zh) 2014-12-04 2015-12-04 玻璃板、積層體、半導體封裝及其製造方法、電子機器

Country Status (6)

Country Link
US (1) US10442729B2 (zh)
JP (1) JP6611079B2 (zh)
KR (1) KR102436788B1 (zh)
CN (1) CN107074637A (zh)
TW (1) TWI704032B (zh)
WO (1) WO2016088868A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI817038B (zh) * 2017-02-28 2023-10-01 美商康寧公司 具有減低的厚度變化之玻璃物件及其製造方法與設備

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116813198A (zh) * 2014-09-25 2023-09-29 日本电气硝子株式会社 支承玻璃基板及使用其的层叠体
JP6664658B2 (ja) * 2016-03-02 2020-03-13 日本電気硝子株式会社 板ガラスの製造方法
WO2018207794A1 (ja) * 2017-05-12 2018-11-15 Ａｇｃ株式会社 ガラス基板、およびガラス基板の製造方法
WO2019027893A1 (en) * 2017-07-31 2019-02-07 Corning Incorporated LAMINATE ARTICLE HAVING A CENTRAL NON-GLASS PART AND A GLASS ENVELOPE AND ASSOCIATED METHODS
JP7276644B2 (ja) * 2017-08-31 2023-05-18 日本電気硝子株式会社 支持ガラス基板及びこれを用いた積層基板
JP7011062B2 (ja) 2017-10-27 2022-01-26 ショット アクチエンゲゼルシャフト 平面ガラスを製造する装置および方法
WO2019163491A1 (ja) * 2018-02-20 2019-08-29 日本電気硝子株式会社 ガラス
KR102600873B1 (ko) * 2018-05-15 2023-11-09 쇼오트 글라스 테크놀로지스 (쑤저우) 코퍼레이션 리미티드. 특수한 챔퍼 형상과 고강도를 갖는 초박형 유리
JP2021160999A (ja) 2020-04-01 2021-10-11 株式会社ノベルクリスタルテクノロジー 半導体基板及びその製造方法
JP2023127000A (ja) * 2020-08-06 2023-09-13 Ａｇｃ株式会社 積層体の製造方法、積層体および半導体パッケージの製造方法
US11664050B2 (en) * 2021-10-05 2023-05-30 Western Digital Technologies, Inc. Tuned edge profile of a disk substrate for use in magnetic recording media
TWI832451B (zh) * 2022-09-28 2024-02-11 中國砂輪企業股份有限公司 晶圓定位機構以及包含其的晶圓定位治具

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3459058B2 (ja) * 1998-05-18 2003-10-20 株式会社東京精密 ウェーハ面取り方法
JP4109371B2 (ja) * 1999-01-28 2008-07-02 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 半導体ウェハ
JP2000254845A (ja) * 1999-03-10 2000-09-19 Nippei Toyama Corp ウエーハのノッチ溝の面取り方法及びウエーハ
JP2009016771A (ja) * 2007-06-08 2009-01-22 Ｈｏｙａ Ｃａｎｄｅｏ Ｏｐｔｒｏｎｉｃｓ株式会社 ウエハ支持ガラス
JP2009099681A (ja) * 2007-10-15 2009-05-07 Shinko Electric Ind Co Ltd 基板の個片化方法
JP2012111661A (ja) * 2010-11-24 2012-06-14 Nippon Electric Glass Co Ltd ガラス基板およびその製造方法
JP5926527B2 (ja) * 2011-10-17 2016-05-25 信越化学工業株式会社 透明ｓｏｉウェーハの製造方法
US9894781B2 (en) * 2012-06-06 2018-02-13 Apple Inc. Notched display layers
JP6003604B2 (ja) * 2012-12-10 2016-10-05 旭硝子株式会社 積層板の加工方法、加工された積層板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI817038B (zh) * 2017-02-28 2023-10-01 美商康寧公司 具有減低的厚度變化之玻璃物件及其製造方法與設備

Also Published As

Publication number Publication date
KR20170093779A (ko) 2017-08-16
KR102436788B1 (ko) 2022-08-26
CN107074637A (zh) 2017-08-18
US10442729B2 (en) 2019-10-15
US20170334773A1 (en) 2017-11-23
JP6611079B2 (ja) 2019-11-27
TWI704032B (zh) 2020-09-11
WO2016088868A1 (ja) 2016-06-09
JPWO2016088868A1 (ja) 2017-09-14

Similar Documents

Publication Publication Date Title
TWI704032B (zh) 玻璃板、積層體、半導體封裝及其製造方法、電子機器
JP6892000B2 (ja) 支持ガラス基板及びこれを用いた積層体
JP6742593B2 (ja) 支持ガラス基板の製造方法及び積層体の製造方法
JP6674147B2 (ja) 支持ガラス基板及びこれを用いた積層体
WO2016136348A1 (ja) ガラス基板及びこれを用いた積層体
WO2017104513A1 (ja) 支持ガラス基板の製造方法
TWI682905B (zh) 玻璃板的製造方法
JP2016169141A (ja) 支持ガラス基板及びこれを用いた積層体
JP2016155736A (ja) 支持ガラス基板及びこれを用いた積層体
TW201910285A (zh) 支持玻璃基板及使用此之層積基板
JP6813813B2 (ja) ガラス板
TW201833049A (zh) 支撐玻璃基板及使用其的積層體、半導體封裝體及其製造方法以及電子機器
JP2022161964A (ja) 支持ガラス基板の製造方法