JP4109371B2 - 半導体ウェハ - Google Patents
半導体ウェハ Download PDFInfo
- Publication number
- JP4109371B2 JP4109371B2 JP01973799A JP1973799A JP4109371B2 JP 4109371 B2 JP4109371 B2 JP 4109371B2 JP 01973799 A JP01973799 A JP 01973799A JP 1973799 A JP1973799 A JP 1973799A JP 4109371 B2 JP4109371 B2 JP 4109371B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- notch
- dot
- marking
- mark
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 44
- 230000002093 peripheral effect Effects 0.000 claims description 23
- 230000003746 surface roughness Effects 0.000 claims description 8
- 235000012431 wafers Nutrition 0.000 description 131
- 238000000034 method Methods 0.000 description 39
- 230000008569 process Effects 0.000 description 23
- 239000004973 liquid crystal related substance Substances 0.000 description 19
- 238000005498 polishing Methods 0.000 description 19
- 238000004519 manufacturing process Methods 0.000 description 16
- 238000009826 distribution Methods 0.000 description 15
- 238000010330 laser marking Methods 0.000 description 15
- 238000007689 inspection Methods 0.000 description 9
- 230000003287 optical effect Effects 0.000 description 9
- 239000000126 substance Substances 0.000 description 9
- 238000006243 chemical reaction Methods 0.000 description 7
- 238000007726 management method Methods 0.000 description 7
- 239000013078 crystal Substances 0.000 description 6
- 239000011159 matrix material Substances 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- 230000009471 action Effects 0.000 description 3
- 238000005336 cracking Methods 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000003550 marker Substances 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 239000006061 abrasive grain Substances 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000009931 harmful effect Effects 0.000 description 1
- -1 indium phosphide compound Chemical class 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54413—Marks applied to semiconductor devices or parts comprising digital information, e.g. bar codes, data matrix
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54493—Peripheral marks on wafers, e.g. orientation flats, notches, lot number
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/21—Circular sheet or circular blank
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/21—Circular sheet or circular blank
- Y10T428/219—Edge structure
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Laser Beam Processing (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Description
【発明の属する技術分野】
本発明は半導体製造工程における加工履歴や製品管理等に用いられるドットマークの形成された半導体ウェハに関し、更に詳しくは半導体ウェハ及びデバイス製造工程において以降の読み取り精度に最も影響が少なく、且つウェハ自体の電気的特性にも影響を与えない領域に形成され、しかも所望の情報量を確保したレーザ照射によるドットマーク付き半導体ウェハに関する。
【0002】
【従来の技術】
従来も、半導体のウェハメーカやデバイスメーカにおいて、工程管理や生産管理のため、ウェハ表面にバーコードや文字、数字などのマークを施して、それまでの処理条件、加工履歴或いは電気的特性などを知る手掛かりとしている。これらのマーキング装置としてはレーザマーカが多用されている。レーザマーカによるマーキングは、レーザ発振器から放出されるレーザビームを、光学系を通して集光させると同時に、ビームスキャン装置によりウェハ表面の所定領域をスキャンさせて、ウエハ表面を局部的に溶融させ凹凸面を形成して所望の情報を刻印することにより行う。
【0003】
一般に、前記マーキング領域としては、ウェハメーカであればオリエンテーションフラットの近傍や特定のウェハ表面領域であり、デバイスメーカであればチップとなる基板の裏面又はその実装面の一部である。しかるに、これらのマーキング領域にレーザマーキングを施す場合、ウェハであれチップ基板であれマーキングのためのデッドスペースが必要となり歩留りが低下する。また、マークがウェハ表面の一部を溶融させて形成されることから、その溶融時にパーティクルが発生する恐れがあり、しかもマーク周辺に凹凸が形成されることにより、微細パターンを高精度に形成するときの平滑面が損なわれるなどの不具合が指摘されている。
【0004】
そこで、従来もこうした不具合を回避すべく、例えば特開昭59−23512号公報や特開平2−175154号公報に開示されているように、半導体ウェハの外周面(側面)にレーザマーキングを施そうとする試みがなされている。すなわち、前記特開昭59−23512号公報のレーザマーキング方法によれば、レーザ発振器から放出されるレーザビームを互いに直交し、その偏角をマーキング文字に応じて偏向する2枚のミラーに反射させ、これを集光レンズを通してウェハの外周側面に照射して、文字を連続的に印字するものである。一方、前記特開平2−175154号公報のレーザマーキング方法によると、半導体ウェハの裏面中心を真空チャックにより真空吸着したのち、オリエンテーションフラット検出機構により原点を決め、パルスモータを所定角度回転させながら、同パルスモータの回転・停止と連動させてシャッターを開閉し、レーザ発振器より放出するレーザビームを間欠回転するウェハ外周側面に集光させてスポット加熱し、ドットマークを形成している。
【0005】
また、上記公報の他にも、例えば特開閉平10−256105号公報によれば、円盤状の半導体ウェハの全周面に鏡面仕上げによる面取りがなされ、その面取り部に結晶方位判定用のレーザマークと、スペック、製品番号、ウェハID等のレーザマークとを刻印している。
【0006】
【発明が解決しようとする課題】
ところで、シリコンメーカ内における工程管理にあたって、特にウェハ生産を効率的に行うためには、以下の理由からウェハごとに番号をつけることは望ましい。
一般的にウェハの研磨工程、熱処理工程などでは、複数枚のウェハをウェハカセットに収納した状態で一括して管理することは難しく、各処理ごとにウェハカセットに収納された複数枚のウェハをカセットから取り出し、個々に処理したのち再びカセットに収納するため、またその取り出し操作時、各工程間の移送時、或いはカセットへの収納操作時に、ウェハと周辺部材との間で起こる機械的な干渉による割れや欠けが発生しやすく、上述の公報に開示されているように半導体ウェハの周側面にレーザマーキングを施す場合には、前記割れや欠けによるマークの喪失が発生する。
【0007】
また、前記割れや欠けが発生したときの形態や、処理工程ごとに検査される電気的特性などの検査結果に基づき、その都度、グレードごとに分類する必要があり、この分類分けにあたっても作業者のミスなどによって分類違いなどが起きやすい。更に、これらの分類はユーザにより仕様が異なることが多く、煩雑な分類を必要とする。
【0008】
そこで、ウェハ表面に上記工程を経た後であっても判読が可能なマーキングを施すことができれば、前記分類にあたっても安易なミスなどの発生を防ぐことができる。しかし、ウェハ表面にレーザマーキングをする場合には、既述したとおりパーティクルの発生源となったり、ウェハの平坦度を犠牲にせざるを得ず、またマーキング部分が結晶歪みの基点になったりといった問題がある。そこで、従来は、個々のウェハごとの管理をせずに、ロット単位で管理したり、或いはウェハカセット単位で管理している。
【0009】
一方、通常のレーザマーキングによりウェハ表面に形成されるドットマークの大きさは、その径が15μmが限度であり、それ以上は微小化することができないため、上記各公報に開示されたレーザマーキング方法によりウェハの周側面にマーキングを施す場合に、所望の情報量を刻印しようとするとその周側面の大半が必要となり、これらの情報から必要な情報を探すにはウエハを回転させて検索する必要があり、上記各公報に開示された半導体ウェハにあってはウェハカセットに収納した状態では、所要のレーザマーキングを施すことは不可能であり、当然にそれらのマークの読み取りもできない。
【0010】
本発明は、これらの課題を解決すべくなされたものであり、具体的には半導体ウェハの製造工程における出来るだけ早い時期に、個々のウェハの最も消失しにくく且つウェハカセットに収納した状態で書き込み及び読み取りの可能な領域を選定して、同領域に識別番号や電気的特性などの情報を書き込み、以降の処理工程や半導体製造工程においてウェハ単位で過去の履歴を把握できるようにしたレーザマークを有する半導体ウェハを提供することを目的としている。
【0011】
【課題を解決するための手段】
かかる目的を達成すべく、本発明者等は様々な角度から検討を行った。先ず、その1は半導体ウェハにあってレーザマーキングによっても上述の問題が発生せず、同ウェハの製造工程及び半導体の製造工程における多様な加工を経てもマークが消失しにくい領域を選びだすことであり、その2は同領域が必要な量の情報を十分に書き込めるに足りる面積を有しているかどうかであり、更にその3としては前記マーキング領域がウェハカセットに収納されたままでウェハに対してマークの書き込み及び読み取りが可能な領域であるか否かである。
【0012】
例えば、半導体ウェハの製造工程をとっても、単結晶からなるインゴットを所定の厚さでスライスしたのち、その周面を面取りし、次いでウェハの表裏面をラッピングにより研削して所要の厚さにし、更に化学研磨を施したのち熱処理により裏面に成膜を施し、その後に鏡面仕上げ等を経て中間検査ののちに洗浄してから再度検査して、合格品にはその表面にエピタキシャル成長を行っている。
【0013】
かかる多数の工程にあって、特に研削や化学研磨による影響が少ない部分はウェハの周側面であることは知られている。しかして、ウェハは上記各工程間をロボットにより把持されて移送される。この移送時に周辺部材と干渉しやすく、この干渉によりウェハのオリエンテーションフラット面を含めて周縁に割れや欠けが生じることが多い。かかるウェハの周縁部にあって、最も機械的な干渉を受けにくい部分は結晶方位などの位置決め用に形成されたノッチの内壁面領域であることを知った。更に、このノッチの内壁面の有利性は、前述の機械的な干渉に止まらず、例えばCMP(Chemical Mechanical Polishing)などの化学機械的研磨処理によっても、殆どその影響を受けない点にある。何となれば、同ノッチの内壁面には処理液が流れはするものの、内壁面に対する外力が作用しないため機械的研磨がなされず、また化学的研磨作用は極く僅かであるに過ぎないと考えられるがためである。
【0014】
このノッチの内壁面であれば、レーザマーキングによる上述したようなパーティクルの発生による影響、レーザマークの凹凸面によるパターン形成時の影響、結晶歪みなどによる影響などがなく、更にはCMPによるマーク消失の確率も少ない。一方、このノッチにはウェハの方位を決めるためピンが差し込まれる。従って、ノッチの内壁面にあってもピンとの干渉を避けることはできない。しかし、このノッチ形態はSEMI規格により規定されており、図2に示す形態を有している。
【0015】
同図から理解できるように、ノッチは90°の角度をもって300mm径のウェハ周側面から外側に開口し、その底部は曲率半径が0.9mm以上である円弧からなり、ウェハ周側面からの深さは1+0.25mmとされている。一方、このノッチに挿入されるピンの径は最も細いもので3mmであり、この他に4mm径、5mm径がある。従って、最も細いピンを挿入する場合にも、ノッチの底部内壁面である前述の円弧面には同ピンが干渉しないことになる。本発明者等は、先ずこの円弧面に着目した。
【0016】
次に、前記ノッチの内壁面にあってピンと干渉しない領域を増やすことができないかどうかを検討した。SEMI規格によれば、ウェハの周縁を面取りすることの規定はあるが、ノッチ内壁面に面取りを施すことに関しては何ら規定されていないため、ノッチ内壁面には加工に自由度があることを知った。従って、ノッチの内壁面にあって前記ピンとの干渉を回避するための加工面を形成し、その加工面にマーキングを施せば、所要の情報量をもつマーキングが可能であると考えた。マーキング面をピンと干渉しないようにするには、前記ノッチの上下稜線部に傾斜面からなる面取りを施すことで解決される。
【0017】
しかし、前記ノッチの内壁面自体が微小な領域であり、その一部の面取り部分に所要の情報量を書き込むには、マーク自体を微小にする必要がある。そこで、前述の検討と同時に、前述のようにノッチの内壁面の一部である面取り部分に所要の情報量をマーキングするには、如何なる大きさのマークであれば可能であるかについても検討した。この点に関して、本発明者等は先に特願平9−323080号及び特願平9−323081号として、半導体ウェハ表面にレーザマーカを使って1〜15μmの大きさの微小なドットマークを形成する方法を提案している。
【0018】
このドットマークの形成方法は、ビームホモジナイザによりレーザ発振器から照射されるレーザビームのエネルギー分布を均整化すると共に、1ドットの最大長さが50〜2000μmである液晶マスクを駆動制御して所望のパターンを形成する。一方、ビームのエネルギー密度分布を変換するビームプロファイル変換手段を前記液晶マスクのドットマトリックスに対応する同一サイズのドットマトリックスにて構成して、前記ビームプロファイル変換手段を前記液晶マスクの前後いずれかに配しておく。前記ビームホモジナイザにより均整化されたレーザビームを前記液晶マスクに照射して、同液晶マスクを透過する各ドット単位のレーザビームを前記ビームプロファイル変換手段を通してエネルギー密度分布を所望の形状に成形したのち、レンズユニットを通して1ドットごとの各レーザビームの最大断面長さを1〜10μmとなるように縮小し、半導体ウェハの表面に微小なドットマークを刻印する。このときの、前記1ドットマークごとの加工深さ(高さ)は0.01〜5μmに制御できる。
【0019】
ところで、上記ノッチ内壁にあって最も書き込みに適している部分は、直線部分であり、上記SEMI規格書から算出すると、この直線部は最大でも略1mmである。この直線部にSEMI規格によるシングルフォント5×9ドットをもって英数字を書き込む場合に、最小の情報量をカバーするには最小文字数として12文字が必要とされている。このとき、各文字間を1ドット分だけ飛ばして書き込む必要がある。
【0020】
したがって、1mmの前記直線部に前記文字を書き込むときの、1ドットの大きさは、
1000(μm)÷(6〔ドット〕×12〔文字〕)=13.89(μm)となる。すなわち、1ドットの大きさは最大でも13.89μmであって、それよりも小さいことが必要である。
従来では、例えば特開昭59−119820号公報にも記載されているように、通常はせいぜい20〜30μm程度であって、最近でも一般的には15μmのドットマークが刻印できるようになってきているに過ぎない。そのため、従来の一般的なレーザマーキング方法によっては上述の微小な領域に所要の情報量のドットマークを刻印することは不可能であるが、既述したとおり本発明者等によるレーザマーキング方法によれば可能となるものである。しかして、他のマーキング方法によっても微小なドットマークの刻印が可能である場合には、当然にその方法によっても本発明を実施することができる。
【0021】
本件の請求項1に係る発明は、以上の検討により得られたものであり、その構成は半導体ウェハにあって、その外周面に形成されたノッチの内壁面に径が1〜13μmのレーザ照射による微小ドットマークが形成されてなることを特徴とする半導体ウェハにある。
【0022】
しかして、ドットマークを刻印する領域としては、既述したようにノッチの直線部分が最も適してはいるが、この直線部分は上述のごとくピンと干渉する領域でもある。従って、ノッチの内壁面にあってピンと全く干渉し合わない部分は、その底部の円弧面(最小半径:0.9mm)だけとなる。この円弧面上に文字を書き込もうとすると、横方向にはせいぜい一桁程度のマーキングしかできず、そのためにはこの領域では2Dコードの利用が効果的である。例えば、5μm径のドットでマーキングする場合には、18×18ドット(英数字では25文字相当)で横方向が90μmとなり、一方向からのレーザ照射による円弧面による刻印深さの変動は最大で3μmであって、この場合にも先に提案した本発明者等による上記マーキング方法で十分にカバーすることができる。
【0023】
請求項2に係る発明は、前記請求項1記載の構成にあって、前記ノッチ内壁面の上下稜線部を、それぞれ傾斜面からなる面取りをして、その傾斜面に前記ドットマークが形成される。これは、既述したとおりピンとの干渉を回避するためである。本発明にあっては、前記傾斜面の高さ方向の寸法は150μmあれば十分であり、例えば横方向の長さを180μm、縦方向(高さ方向)の長さを60μmからなる矩形領域に5μmのドットマークを刻印すると、12×36ドットの総数が刻印できることになり、データマトリックスの2Dコードを利用すれば、ウェハの識別には十分な31文字の情報が十分に刻印できることになる。
【0024】
請求項3に係る発明では、前記傾斜面のウェハ表面に対する傾斜角を30°以内と規定している。この規定は、ウェハの欠けや割れを防止し、或いは成膜残りを最小限に抑制するためであり、また本発明のごとくノッチ内壁部の傾斜面であるがため、前記傾斜角を30°より大きくすると、マーキング用の最終に配される加工レンズとの間で干渉してしまうがため、これを避けるためである。
【0025】
請求項4に係る発明では、前記傾斜面の表面粗さRaを1μm以下と規定している。この表面粗さRとは、粗さ曲線からその中心線の方向に測定長さLの部分を抜き取り、この抜き取り部分の中心線をX軸、縦倍率の方向をY軸とし、粗さ曲線をY=f(X)で表したとき、次式により求められる値をμmで表す。
すなわち、
R={X=0からLまでの積分f(X)}÷L
となる。
【0026】
近年、ウェハの周縁部における側面形状は、ウェハの欠けや割れを防止する目的で円弧状に形成する傾向がある。これは、本発明のレーザマーキングの対象領域であるノッチの内壁面にあっても同様であり、図3(a)に示すようにこの円弧状断面に対して50μmの長さの範囲に上述のような微小な形態をもつドットマークを形成した場合には、曲面のためにそのマーク深さに差が生じる。現在のウェハの厚さは600〜800μmであることから、その厚さを600μmとしたときも前記差は1μmであって、もし表面粗さRが1μmを越える場合にはドットマークとその周辺の凹凸との間に差別化が図れなくなる。因みに、上述した本発明者等により開発された上記レーザマーキング方法により形成されるドットマークの深さは0.01〜5μmの範囲で制御できるため、十分に識別できる。
【0027】
請求項5に係る発明は、請求項2記載の構成にあって、前記ドットマークを上記上下傾斜面の少なくともいずれかに形成することを規定している。
ウェハの製造工程において、最終工程近くでウェハの裏面を大きく研削してウェハ全体を薄くする工程がある。この裏面の研削量は数百μm程度であって、これに対する表面の研磨量は数μmに過ぎない。具体的には、725〜775μmの厚さを有するウェハに対して、裏面を研削することにより150〜200μmの厚さにまで加工している場合もある。従って、裏面側が大きく研削されることを考慮すると、ドットマークは出来るだけ表面側に形成することが望ましい。
【0028】
一方、ウェハの表面側にあっても、上記CMP処理により研磨され、ウェハ表面に刻印される、特にソフトマークにあっては研磨作用のため徐々に印影が掠れてしまい、読み込みが不可能となることがある。また、ウェハの裏面にハードマークを形成すると、マーク周辺の平坦度に影響を及ぼし、露光時の焦点深度に悪影響を与え、或いは塵芥の集積場所や発生源となるといわれている。
【0029】
かかる観点から、本発明にあっては上述のごとくノッチの内壁面にドットマークを形成することを特徴とするものであるが、ピンとの干渉をも避けるべく請求項2に記載のようにノッチの上下稜線部に沿って傾斜面からなる面取りを行い、同傾斜面にドットマークを形成している。この場合にも、前述の理由などを考慮するとき、必要に応じてウェハの表面側のノッチ傾斜面にドットマークを形成するか、或いはウェハ裏面側のノッチ傾斜面にドットマークを形成するかを選択する必要がある。通常は、既述したように表面側の傾斜面であってもCMP処理による研磨の影響は大きく受けることがないと考えられるため、ノッチの上部傾斜面にドットマークを形成すれば十分である。ただ、万一を考えた場合にはノッチの下部傾斜面にも同じドットマークを形成しておくことが望ましい。勿論、本発明にあってはノッチの下部傾斜面にだけドットマークを形成することもできる。
【0030】
【発明の実施形態】
以下、本発明の好適な実施の形態を添付図面を参照しながら具体的に説明する。
図1は本発明の半導体ウェハにあって、ノッチの内壁面に刻印されるドットマーキング領域を模式的に示す説明図であり、図2はSEMI規格書において規格化されたノッチ形状と同ノッチに挿入されるピンとの関係を示す平面図である。
【0031】
本発明にあっては、半導体ウェハのノッチ内周面の所定の領域Aにドットマークを形成することにより、レーザビームの局部的な照射により形成されるドットマークに特有の弊害が発生せず、しかもウエハ製造の段階から半導体のデバイスメーカにおけるダイシング工程に到るまでの多様な処理工程によっても消失することなく、過去の加工履歴情報がドットマークにより書き込まれた半導体ウェハを提供する。
【0032】
前記ドットマークの形成はウェハ製造のできるだけ早い段階で行うことが好ましく、本実施例にあってはウェハ製造工程において最も好ましいタイミングであるノッチの稜線部に対する鏡面面取り工程の直後とした。この工程後から出荷段階まで、前記面取り部分はマーキング時の状態を保持することができ、微小なマークであっても消失することがない。また、前記マーキングは、以降のウェハ製造工程にあって各工程ごとにその加工条件や検査結果をも逐次マーキングすることができるため、直前の検査結果のみならず、それ以前の検査結果をも合せて判断、分類することができる。
【0033】
前記検査結果としては、スライス工程の直前及び直後では、導電型、抵抗率、ライフタイム、酸素・炭素濃度、結晶欠陥をドットマークで書き取り、ウェハ表裏面の鏡面加工工程の後は外観・目視、厚み、平坦度が同じくドットマークなどにより書き込むことが望ましいが、スライス工程後になされる化学研磨などの影響を避けるため、本実施例では前記化学研磨工程後にノッチの上下稜線部に沿って鏡面面取りを行い、その面取り直後に、同ノッチの面取り面に第1回目のマーキングを行う。従って、本実施例では前記スライス工程の直前から前記マーキングがなされるまでの間を、例えばウェハカセットごとにスロット管理を行い、個々のウェハの検査結果を控えておくことにする。
【0034】
ウェハの周縁部における側面形状に関してはSEMIで緩い規定のもとで規格化されているが、ノッチ内部についての形状、表面粗さに関する規定は存在しない。しかし、ノッチの内壁面にマーキングを行うためには、ドットマークの大きさと、そのドットマークに適する内壁面形状及び表面粗さを予め設定しておく必要がある。本実施例にあっては、ノッチ1の内壁面の形状を図3(a)に示すような全体的に外側に膨出する円弧面、同図(b)に示すように中央部を残して上下稜線から外側に下傾斜する傾斜面、同図(c)に示すように中央部を残して上下稜線から外側に下傾斜する円弧面となる形状を採用した。また、前記傾斜面及び円弧面の表面粗さRをそれぞれ1μm以下に設定している。ここで、本発明におけるノッチ内壁面の傾斜面とは、後述する理由から前記下傾斜面及び各円弧面を総称する。
【0035】
本実施例にあっては、ノッチ1の内壁面周縁部の形状を図4に示すごとく設定している。た。すなわち、ノッチ1の前面の垂直面からR3の面取り部分を介してそれぞれが0.725mmの厚さTをもつウェハWの表裏面に向けて傾斜して立ち上がる傾斜面を形成している。このとき、ウェハ表面側の傾斜面の傾斜角度θはウェハWの表裏面に対してそれぞれ22°とした。この傾斜角度θは30°より小さくすることが必要である。これは、ノッチ1の内壁面にマーキングを行うとき、前記傾斜角度θが30°以上であると最終の加工レンズとウェハWとが干渉してしまうためである。また、ノッチ1の前面とウェハ表面側の傾斜面の終端との間の水平寸法Lは0.15〜0.45mmとし、ノッチ1の前面とウェハ裏面側の傾斜面の終端との間の水平寸法L′は0.20〜0.50mmとしている。これらの水平寸法Lは、前記傾斜面の開始点O,O′とウェハの表裏面との間の距離を変えることにより決まる。
【0036】
前記ノッチ1の平面形状は図2に示すとおりであり、平面視でウェハWの側面からノッチ1の底部までの最長寸法は1〜1.25mmであり、底部は円弧面を呈し、その曲率半径は0.9mm以上と決められ、同底部から直線的に延びてウェハの側面に開口する開口角度は90°である。また、前記開口の端縁もR0.9mmの面取りがなされているため、同ノッチ1の前記底部の円弧面部分を除く直線部分は最大0.669mmとなる。
【0037】
このように、ノッチ1の寸法は極めて微小であり、このノッチ1の内壁面にマーキングを施す場合には、自ずとそのマーク寸法も制約を受けることになる。ノッチ1の内壁面にあって最も書き込みに適している部分は、前記直線部分であるが、この直線部分は最大でも略1mmである。この直線部分にSEMI規格によるシングルフォント5×9ドットをもって英数字を書き込むとして、最小の情報量をカバーするには最小文字数として12文字が必要とされている。このとき、各文字間を1ドット分だけ飛ばして書き込む必要がある。
そのため、1mmの前記直線部分に前記文字を書き込むには、1ドットの大きさは、
1000(μm)÷(6〔ドット〕×12〔文字〕)=13.89(μm)となる。従って、1ドットの平面方向の大きさは最大でも13.89μmであって、それよりも小さいことが必要である。
【0038】
しかるに、かかる微小なドットマークを刻印面から光学的に読み取ろうとする場合には、上記傾斜面の表面をそれ以上に平滑化する必要がある。更に、最近はウェハWの周縁部の欠けや割れを防止するために、同周縁部の断面形状を図3(a)に示すように円弧状に形成されることが多い。この場合、ウェハWの厚さは、一般に600〜800μmであるため、側面に文字高さ50μmの文字をマーキングしようとする場合には、図5に示すように直径600μmの円形状における文字の最上部と最下部の高低差は1μm程度である。これらの事情を勘案すると、前記傾斜面(円弧面を含む。)の表面粗さRを1μm以下とする必要がある。その結果として、ほぼ平面部として奇麗なマークが可能となる。
【0039】
本発明におけるマーキングは、ノッチ1の上半分に形成される傾斜面と下半分に形成される傾斜面の双方に又はそのいずれかに形成される。
ウェハWの製造において、最終工程近くで、ウェハWの裏面全体を大きく研削してウェハ全体を薄くする工程がある。そのため、裏面へのマークは全て消えてしまうという問題が生じている。また更に、ウェハ表面へのマーキングは、CMP(化学的機械的研磨)工程で研磨され、徐々に浅くなり、遂にはかすれて読めなくなってしまうという問題も発生している。しかしながら、前記CMP工程における研磨作用の中心はスラリに含まれる微小砥粒による機械的研磨であるとされ、本発明のごとく傾斜面へのマーキングであれば直接的な機械的研磨作用は殆どなくなるため、この点からも傾斜面へのマーキングが望ましい。因みに、裏面の研削量は数百μm程度、表面の研磨量は数μmである。従って、本発明にあっても、ピンとの干渉を回避することをも含めて、ノッチ1の上半分に形成される傾斜面のできるだけ表面に近い領域にマーキングを施すことが望ましい。
【0040】
一方、ノッチ1の下半分に形成された傾斜面にマーキングを施すことによる有利性もある。前述のようにウェハ表面に刻印されたマークが、CMP(機械的化学的研磨)工程で研磨され、徐々に浅くなり、遂にはかすれて読めなくなってしまうという問題が発生していることを考慮するとき、たとえ上半分の傾斜面であっても、CMP工程における影響を確実に回避するには、研磨液が回り込まないウェハWの下半分に形成された傾斜面にマーキングを施すことも有効である。ただ、前述のごとくウェハWの裏面が大きく研削されることを考慮したとき、以降に研削されることを踏まえて、ノッチ1の内壁面に形成する下半分の傾斜面を予めウェハWの表面側に偏位させて上記傾斜角度θをもって形成するようにしておけばよい。
【0041】
以上のごとき寸法形態を備えたノッチ1の傾斜面にドットマークを刻印するには、既述したように平面の最大寸法が13.89μm、好ましくは13μm以下であることが必要である。かかる微小なドットマークは、本発明者等が先に開発した上記特願平9−323080号及び特願平9−323081号に開示されたレーザマーキング方法により刻印が可能である。なお、本実施例にあってレーザ加工条件は、レーザビームがYAGレーザの第二高調波であり、加工光学系には前記出願に開示されたとおりの仕様である。従って、具体的には前記出願明細書に開示されているため、ここではその詳細な説明は省略し、レーザ加工の概略を説明するに止める。
【0042】
図6において、符号10はレーザ発振器、20はビームホモジナイザ、30は液晶マスク、40はビームプロファイル変換器、50は結像レンズユニット、Wは半導体ウェハである。ここで、半導体ウェハとはシリコンウェハのみならず、同ウェハ表面に酸化膜や窒化膜が形成されたもの、更にはエピタキシャル成長させた半導体ウェハ、ガリウム砒素、インジウムリン化合物などにより成膜された半導体ウェハ一般を総称するものである。
【0043】
本実施例にあっては、レーザ発振器10から出射されるガウシアン形状のエネルギー密度分布を有するレーザ光を、まずビームホモジナイザ20を通して、尖頭値がほぼ均一なトップハット型のエネルギー密度分布形状(B)に成形する。こうしてエネルギー密度分布が均一に成形されたレーザ光は、次いで液晶マスク30の表面に照射される。このとき、液晶マスク30は広く知られているように所要のマーキングパターンをマスク上に駆動表示することが可能であり、図7に示すごとく前記レーザ光は同パターン表示領域内の光透過可能な状態にあるドット部分を透過する。この各ドットごとに分割されて透過したのちの各透過光のエネルギー密度分布も、前記ビームホモジナイザ20により成形された形状(B)と同一であって均一に分布されている。
【0044】
本実施例にあって、前記液晶マスク30に1回で照射する領域は、ドット数で5×10〜10×10個であり、これをレーザ光をもって一括照射するが、かかるドット数では必要とする全てのドットマーク数を満足し得ないことが多いため、マークパターンを数区画に分割して順次液晶マスクに表示させ、これを切り換えながら組み合わせて全体のマークパターンをウェハ表面に形成するようにしている。この場合、ウェハ表面に結像させるときはウェハ又は照射位置を当然に制御移動させる必要がある。かかる制御手法としては従来から公知とされている様々な手法が採用できる。
【0045】
本実施例にあっては、上記液晶マスク30を通過したドット単位のレーザ光を、続いてビームプロファイル変換器40に照射する。このビームプロファイル変換器40は前記液晶マスク30のマトリックス状に配された個々の液晶に対応して同じくマトリックス状に配列されている。従って、液晶マスク30を透過したレーザ光は、1対1に対応してドットごとに前記ビームプロファイル変換器40を通過して、ビームホモジナイザ20によりそれぞれに平滑化されたエネルギー密度分布のレーザ光が微小なドット形状を形成するに必要なエネルギー密度分布形状へと変換される。
【0046】
ビームプロファイル変換器40を通過したレーザ光はレンズユニット50により絞られ、半導体ウェハWの表面の所定の位置に照射され、同表面に必要なドットマーキングがなされる。ここで、ミクロン単位のマーキングを複数のウェハ表面に均一に形成しようとする場合には、そのマーキング面と集光レンズとの間の距離や光軸合わせをミクロン単位で調節する必要がある。本実施例によれば、焦点検出はレーザ顕微鏡などで一般に使用されている共焦点方式で高さ計測を行い、この値からレンズの縦方向の微小位置決め機構にフィードバックさせて、自動的に焦点の位置決めがなされる。また、光軸合わせや光学構成部品の位置決め及び調整は、一般的に知られた方法が採用され、例えばHe−Neレーザなどのガイド光を通じて、予め設定されている基準スポットに適合させるべくネジ調整機構などによって調整する。この調整は組立時に一回だけ行えばよい。
【0047】
上記ビームホモジナイザ20は、例えばガウシアン形状のエネルギー密度分布をもつレーザ光を、平滑化されたエネルギー密度分布の形状に成形するための光学部品を総称する。この光学部品としては、例えばフライアイレンズやバイナリーオプティクス、シリンドリカルレンズを使用して、そのマスク面上に一括照射するか或いはポリゴンミラーやミラースキャナなどのアクチュエータによるミラー駆動によってマスク面上を走査させる方式がある。
【0048】
上記ビームプロファイル変換器40は、前記ビームホモジナイザ20により平滑化されたエネルギー密度分布を本発明に特有のドット形状を得るために最適なエネルギー密度分布の形状に変換させるための光学部品であり、回析現象、屈折現象或いはレーザ照射ポイントにおける光透過率を任意に異ならせるなどして、入射レーザ光のエネルギー密度分布のプロファイルを任意の形状に変換するものである。
【0049】
本発明にあって、微小なドットマークとは最大長さが1〜13μmの寸法範囲にあり、ドットの凹凸高さが0.01〜5μmにある。このような寸法のドットマークを形成するには、縮小レンズユニットの解像度などによる半導体ウェハWの表面の照射ポイントにおける結像に崩れを生じさせないようにするため、上記液晶マスクの1ドット当たりの1辺長さが50〜2000μmであることが必要である。更には、前記ビームプロファイル変換手段と前記液晶マスクとの配置間隔が余り大き過ぎても或いは小さ過ぎても、周辺の光線の影響を受け或いは光軸の不安定さの影響を受けて、半導体ウェハ表面の結像に乱れを生じやすい。そこで、本実施例にあっては、前記ビームプロファイル変換手段40と前記液晶マスク30との配置間隔Xを前記液晶マスク30の1ドットの最大長さYの0〜10倍に設定している。かかる範囲に前記配置間隔を規定することにより、ウェハ表面に照射される結像が鮮明なものとなる。
【0050】
図8は、ウェハWのノッチ内壁面に形成された上述の傾斜面に刻印された実際のドットマークにより構成された英数字を示している。
本実施例によるマーキング条件は以下のとおりである。
●使用フォント :5×9シングルドットフォント、英数字18文字
●ドットサイズ :1ドット 5μm
●マーキング領域:
540(μm)=5(μm/ドット)×6(ドット/文字)×18(文字)従って、本実施例では水平方向のマーキング領域は540μmとなり、既述したノッチ1の直線部分における寸法669μm内に納まっている。
【0051】
以上の説明からも明らかなように、本発明によれば半導体ウェハ製造工程における全ての履歴情報をウェハ上に書き込むことができ、特に、ウェハ出荷直前の最終検査結果をマーキングしておくことにより、デバイスメーカーへ納入された後にも出荷時点のウェハ状態を即時に把握することができる。更に、本発明の半導体ウェハによれば、ウェハをカセットに収納した状態でノッチの傾斜面にレーザマークを刻印することも、或いはそれらのマークを読み取ることもできるため、従来のごとくカセット単位或いはロットごとの管理が不要となる。特に、マーキング領域がノッチの一部内壁面という極く微小な領域であるため、マークの読み取りに際しても格別に煩雑な操作が不要である。
【図面の簡単な説明】
【図1】ノッチ部の一部にマーキングがなされた本発明の半導体ウェハを示す説明図である。
【図2】ノッチの形状と同ノッチに挿入されるピンとの関係を示す平面図である。
【図3】半導体ウェハの周縁部の断面形状例を示す断面図である。
【図4】本発明の実施例におけるノッチ周縁部の断面形状を示す断面図である。
【図5】ノッチ内壁面のマーキング領域内での壁面寸法差を示す平面図である。
【図6】本発明に適用される微小ドットマーキング装置とレーザビームのエネルギー密度分布(ビームプロファイル)の変換過程を模式的に示す説明図である。
【図7】前記マーキング装置における液晶マスクの表示パターンに従って形成されるドットマークとレーザビームのエネルギー分布の変換過程を模式的に示す説明図である。
【図8】半導体ウェハのノッチ傾斜面に刻印されたドットマークによる英数字を示す平面図である。
【符号の説明】
1 ノッチ
10 レーザ発振器
20 ビームホモジナイザ
30 液晶マスク
40 ビームプロファイル変換器
50 縮小レンズユニット
θ ノッチ傾斜面の傾斜角度
L,L′ 傾斜面の水平寸法
O,O′ 傾斜面の開始端
T ウェハの厚さ
A マーキング領域
Claims (5)
- 半導体ウェハにあって、その外周面に形成されたノッチの内壁面に径が1〜13μmのレーザ照射による微小ドットマークが形成されてなることを特徴とする半導体ウェハ。
- 前記ノッチ内壁面の上下稜線部が、それぞれ傾斜面からなる面取りがなされており、その傾斜面に前記ドットマークが形成されてなる請求項1記載の半導体ウェハ。
- 前記傾斜面のウェハ表面に対する傾斜角が30°以内である請求項2記載の半導体ウェハ。
- 前記傾斜面の表面粗さRaが1μm以下である請求項2記載の半導体ウェハ。
- 前記ドットマークが前記上下傾斜面の少なくともいずれかに形成されてなる請求項2記載の半導体ウェハ。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP01973799A JP4109371B2 (ja) | 1999-01-28 | 1999-01-28 | 半導体ウェハ |
TW089100979A TW452846B (en) | 1999-01-28 | 2000-01-21 | Semiconductor wafer |
US09/492,761 US6777820B2 (en) | 1999-01-28 | 2000-01-27 | Semiconductor wafer |
KR1020000004335A KR100697899B1 (ko) | 1999-01-28 | 2000-01-28 | 반도체 웨이퍼 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP01973799A JP4109371B2 (ja) | 1999-01-28 | 1999-01-28 | 半導体ウェハ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000223380A JP2000223380A (ja) | 2000-08-11 |
JP4109371B2 true JP4109371B2 (ja) | 2008-07-02 |
Family
ID=12007658
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP01973799A Expired - Lifetime JP4109371B2 (ja) | 1999-01-28 | 1999-01-28 | 半導体ウェハ |
Country Status (4)
Country | Link |
---|---|
US (1) | US6777820B2 (ja) |
JP (1) | JP4109371B2 (ja) |
KR (1) | KR100697899B1 (ja) |
TW (1) | TW452846B (ja) |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6774340B1 (en) * | 1998-11-25 | 2004-08-10 | Komatsu Limited | Shape of microdot mark formed by laser beam and microdot marking method |
KR100732571B1 (ko) | 1999-10-26 | 2007-06-27 | 사무코 테크시부 가부시키가이샤 | 반도체 웨이퍼의 마킹방법 |
JP4531995B2 (ja) * | 2001-01-31 | 2010-08-25 | 武秀 林 | ウエハid読取機構及び読取方法 |
CN100438015C (zh) * | 2001-03-21 | 2008-11-26 | 株式会社东芝 | 具有id标记的半导体晶片,及从中生产半导体器件的方法和设备 |
JP4071476B2 (ja) * | 2001-03-21 | 2008-04-02 | 株式会社東芝 | 半導体ウェーハ及び半導体ウェーハの製造方法 |
AU2003211886A1 (en) * | 2002-03-14 | 2003-09-22 | Disco Corporation | Method for grinding rear surface of semiconductor wafer |
KR100476933B1 (ko) * | 2002-10-10 | 2005-03-16 | 삼성전자주식회사 | 식별 표시를 갖는 반도체 웨이퍼 |
JP4034682B2 (ja) | 2002-10-21 | 2008-01-16 | 株式会社東芝 | 半導体ウェーハ及び半導体ウェーハ製造方法 |
US7102206B2 (en) * | 2003-01-20 | 2006-09-05 | Matsushita Electric Industrial Co., Ltd. | Semiconductor substrate, method for fabricating the same, and method for fabricating semiconductor device |
JP4342832B2 (ja) * | 2003-05-16 | 2009-10-14 | 株式会社東芝 | 半導体装置およびその製造方法 |
JP2007189093A (ja) * | 2006-01-13 | 2007-07-26 | Disco Abrasive Syst Ltd | 半導体ウエーハ |
JP2007329391A (ja) * | 2006-06-09 | 2007-12-20 | Disco Abrasive Syst Ltd | 半導体ウェーハの結晶方位指示マーク検出機構 |
JP5000944B2 (ja) * | 2006-08-02 | 2012-08-15 | 株式会社ディスコ | レーザー加工装置のアライメント方法 |
US8389099B1 (en) * | 2007-06-01 | 2013-03-05 | Rubicon Technology, Inc. | Asymmetrical wafer configurations and method for creating the same |
JP5569392B2 (ja) * | 2008-09-29 | 2014-08-13 | 株式会社Sumco | シリコンウェーハの製造方法 |
JP5618521B2 (ja) | 2008-11-28 | 2014-11-05 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US9476701B2 (en) | 2013-07-05 | 2016-10-25 | Infineon Technologies Ag | Apparatus for detecting a pre-aligning element at a wafer |
KR102185659B1 (ko) | 2014-02-11 | 2020-12-03 | 삼성전자주식회사 | 웨이퍼의 제조 방법 및 이에 의해 제조된 웨이퍼 |
US20170108484A1 (en) * | 2014-03-18 | 2017-04-20 | Stephen Micheal Henry | Identification of biological samples |
US10442729B2 (en) * | 2014-12-04 | 2019-10-15 | Nippon Electric Glass Co., Ltd. | Glass sheet |
US10118263B2 (en) * | 2015-09-02 | 2018-11-06 | Lam Researech Corporation | Monolithic manifold mask and substrate concepts |
JP6493253B2 (ja) * | 2016-03-04 | 2019-04-03 | 株式会社Sumco | シリコンウェーハの製造方法およびシリコンウェーハ |
TWI669789B (zh) | 2016-04-25 | 2019-08-21 | 矽品精密工業股份有限公司 | 電子封裝件 |
JP7276644B2 (ja) * | 2017-08-31 | 2023-05-18 | 日本電気硝子株式会社 | 支持ガラス基板及びこれを用いた積層基板 |
CN111032925B (zh) * | 2017-09-07 | 2022-05-13 | 盛美半导体设备(上海)股份有限公司 | 电镀夹盘 |
Family Cites Families (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4327292A (en) * | 1980-05-13 | 1982-04-27 | Hughes Aircraft Company | Alignment process using serial detection of repetitively patterned alignment marks |
JPS5795158A (en) * | 1980-12-02 | 1982-06-12 | Toshiba Corp | Rotary electric machine |
JPS582018A (ja) * | 1981-06-26 | 1983-01-07 | Toshiba Corp | ウエハ及び半導体装置の製造方法 |
JPS5923512A (ja) | 1982-07-30 | 1984-02-07 | Toshiba Corp | 半導体ウエハ−のレ−ザマ−キング方法 |
JPS59119820A (ja) | 1982-12-27 | 1984-07-11 | Fujitsu Ltd | 半導体装置の製造方法 |
US4547446A (en) * | 1983-06-20 | 1985-10-15 | The Perkin-Elmer Corporation | Motion measurement and alignment method and apparatus |
US4701050A (en) * | 1984-08-10 | 1987-10-20 | Hitachi, Ltd. | Semiconductor exposure apparatus and alignment method therefor |
JPH02175154A (ja) | 1988-12-27 | 1990-07-06 | Nec Corp | 半導体ウェハーマーキング装置 |
JPH02178947A (ja) * | 1988-12-29 | 1990-07-11 | Fujitsu Ltd | 半導体ウェーハのノッチ合わせ機構 |
JPH02197112A (ja) * | 1989-01-26 | 1990-08-03 | Fujitsu Ltd | マスク基板 |
EP0604061A1 (en) * | 1992-12-24 | 1994-06-29 | AT&T Corp. | Semiconductor fabrication |
JPH07201688A (ja) * | 1994-01-07 | 1995-08-04 | Hitachi Ltd | 半導体ウェハおよびその管理方法 |
US5876819A (en) * | 1995-02-17 | 1999-03-02 | Mitsubishi Denki Kabushiki Kaisha | Crystal orientation detectable semiconductor substrate, and methods of manufacturing and using the same |
JP3935977B2 (ja) * | 1995-05-16 | 2007-06-27 | Sumco Techxiv株式会社 | ノッチ付き半導体ウェーハ |
US5907144A (en) * | 1997-02-05 | 1999-05-25 | International Business Machines Corporation | Microscopic bar code for component identification and method for making same |
JPH10256105A (ja) | 1997-03-11 | 1998-09-25 | Super Silicon Kenkyusho:Kk | レーザマークを付けたウェーハ |
JPH10256196A (ja) * | 1997-03-11 | 1998-09-25 | Super Silicon Kenkyusho:Kk | ウェーハ面取り部のマーキング方法 |
JPH11156563A (ja) | 1997-11-25 | 1999-06-15 | Komatsu Ltd | レーザ光による微小マーキング装置とそのマーキング方法 |
JP3191918B2 (ja) | 1997-11-25 | 2001-07-23 | 株式会社小松製作所 | 微小ドットマークが刻印されてなる半導体ウェハ |
JPH11214299A (ja) | 1998-01-27 | 1999-08-06 | Komatsu Ltd | ドットマークの読み取り装置と読み取り方法 |
JP3874528B2 (ja) | 1998-03-11 | 2007-01-31 | 株式会社小松製作所 | 半導体ウエハのレーザマーキング方法 |
US6268641B1 (en) * | 1998-03-30 | 2001-07-31 | Kabushiki Kaisha Toshiba | Semiconductor wafer having identification indication and method of manufacturing the same |
JPH11328724A (ja) * | 1998-05-18 | 1999-11-30 | Fuji Photo Film Co Ltd | 3次元光メモリ |
JPH11329915A (ja) * | 1998-05-18 | 1999-11-30 | Mitsubishi Materials Corp | ウェハとその識別方法及びその識別装置 |
JP2000042763A (ja) | 1998-07-24 | 2000-02-15 | Komatsu Ltd | レーザビームによるドットマーク形態と、そのマーキング装置及びマーキング方法 |
US6120607A (en) * | 1998-12-03 | 2000-09-19 | Lsi Logic Corporation | Apparatus and method for blocking the deposition of oxide on a wafer |
US6277658B1 (en) * | 1999-03-29 | 2001-08-21 | Taiwan Semiconductor Manufacturing Company | Method for monitoring alignment mark shielding |
-
1999
- 1999-01-28 JP JP01973799A patent/JP4109371B2/ja not_active Expired - Lifetime
-
2000
- 2000-01-21 TW TW089100979A patent/TW452846B/zh not_active IP Right Cessation
- 2000-01-27 US US09/492,761 patent/US6777820B2/en not_active Expired - Lifetime
- 2000-01-28 KR KR1020000004335A patent/KR100697899B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
TW452846B (en) | 2001-09-01 |
KR100697899B1 (ko) | 2007-03-21 |
US6777820B2 (en) | 2004-08-17 |
JP2000223380A (ja) | 2000-08-11 |
KR20000057827A (ko) | 2000-09-25 |
US20030015806A1 (en) | 2003-01-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4109371B2 (ja) | 半導体ウェハ | |
JP4071476B2 (ja) | 半導体ウェーハ及び半導体ウェーハの製造方法 | |
TWI463248B (zh) | 空白光罩玻璃基板之製法、空白光罩之製法、光罩之製法、空白光罩玻璃基板 、空白光罩及光罩 | |
TWI252788B (en) | Brittle material substrate chamfering method and chamfering device | |
US6449123B1 (en) | Methods for marking a sintered product and for fabricating magnetic head substrate | |
JP5098665B2 (ja) | レーザー加工装置およびレーザー加工方法 | |
JP2005028423A (ja) | レーザー加工方法およびレーザー加工装置 | |
CN1226059A (zh) | 在光盘上记录信息的方法和装置 | |
CN1758983A (zh) | 用于光学元件的模具 | |
US10026632B2 (en) | Wafer processing system and wafer processing method using same | |
JP3242632B2 (ja) | レーザビームによる微小ドットマーク形態、そのマーキング方法 | |
JP2023052577A (ja) | シリコンウェハの研削後表面のレーザー照射修復装置及び修復方法 | |
JP2007227953A (ja) | 半導体ウェーハ、半導体装置の製造装置、半導体装置の製造方法、及び半導体ウェーハの製造方法 | |
US20240082956A1 (en) | Substrate processing method and substrate processing apparatus | |
US7680557B2 (en) | System for processing semiconductor substrate by using laser and method of the same | |
JP4650886B2 (ja) | マスクブランクス用ガラス基板の製造方法、及びマスクブランクスの製造方法 | |
JP4719131B2 (ja) | レーザビームによる微小マーキング方法 | |
JP2001101337A (ja) | ドットマークの読取り装置と読取り方法 | |
KR20220063734A (ko) | 웨이퍼의 생성 방법 | |
JP2007049206A5 (ja) | ||
JP2001250754A (ja) | 半導体ウェハとその結晶軸方位の特定方法 | |
Chiba et al. | Micropeak array in the scribe line on a wafer | |
JP2002334924A (ja) | 密閉式ウェハキャリヤと、同キャリヤ内のウェハに付されたマークの読取装置及び読取方法 | |
JP2004174622A (ja) | 研磨方法及び研磨システム | |
JP2021122040A (ja) | レーザ加工方法、半導体部材製造方法、及び、レーザ加工装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051109 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20051109 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20051109 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061031 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080401 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080404 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110411 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120411 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130411 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130411 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140411 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |