KR100732571B1 - 반도체 웨이퍼의 마킹방법 - Google Patents

반도체 웨이퍼의 마킹방법 Download PDF

Info

Publication number
KR100732571B1
KR100732571B1 KR1020000059396A KR20000059396A KR100732571B1 KR 100732571 B1 KR100732571 B1 KR 100732571B1 KR 1020000059396 A KR1020000059396 A KR 1020000059396A KR 20000059396 A KR20000059396 A KR 20000059396A KR 100732571 B1 KR100732571 B1 KR 100732571B1
Authority
KR
South Korea
Prior art keywords
mark
semiconductor wafer
read
places
distribution
Prior art date
Application number
KR1020000059396A
Other languages
English (en)
Other versions
KR20010050932A (ko
Inventor
키타가와사토시
Original Assignee
사무코 테크시부 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사무코 테크시부 가부시키가이샤 filed Critical 사무코 테크시부 가부시키가이샤
Publication of KR20010050932A publication Critical patent/KR20010050932A/ko
Application granted granted Critical
Publication of KR100732571B1 publication Critical patent/KR100732571B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K1/00—Methods or arrangements for marking the record carrier in digital fashion
    • G06K1/12—Methods or arrangements for marking the record carrier in digital fashion otherwise than by punching
    • G06K1/126—Methods or arrangements for marking the record carrier in digital fashion otherwise than by punching by photographic or thermographic registration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/06009—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code with optically detectable marking
    • G06K19/06046—Constructional details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54493—Peripheral marks on wafers, e.g. orientation flats, notches, lot number
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

제조도중 웨이퍼에 악영항을 끼치지 않으면서 반도체 웨이퍼 제조의 각 공정에서 실시되는 표면처리에 의한 영향을 잘 받지 않게 한다.
복수의 미소 ID 마크 A1 및 A2를 표시함으로써 그들 복수의 미소 ID 마크 A1 및 A2를 서로 백업으로서 기능시키는 미소 ID 마크 표시 웨이퍼하로 하고, 극미소한 마크의 소멸에 의한 혼란이나 트레이스의 불능을 걱정할 필요를 없앤다.

Description

반도체 웨이퍼의 마킹방법{MARKING METHOD FOR SEMICONDUCTOR WAFER}
도 1은 일반적인 레이저 마킹장치의 기능구성을 나타낸 블럭도이다.
도 2는 일반적인 독취장치의 기능구성을 나타낸 블록도이다.
도 3은 마크의 일예를 나타낸 도면이다.
도 4는 마크의 위치를 설명하기위한 도면이다.
도 5는 마크의 위치를 설명하기위한 확대단면도이다.
도 6은 웨이퍼 캐리어로의 웨이퍼 격납을 설명하기위한 도면이다.
* 도면의 주요 부분에 대한 부호의 설명 *
11: 광학소자 13: 액정 마스크
14: 투영렌즈 21: 광원
23: 결상렌즈 24: 카메라
31: 웨이퍼W의 노치 31a: 겉면
31b: 겉베벨면 31c: 엣지부분
31d: 안베벨면 31e: 안면
41: 웨이퍼 캐리어 W: 웨이퍼
A1, A2, B1, B2: 마크
본 발명은 반도체 웨이퍼의 식별 등을 적확하게 하기위해 해당 반도체 웨이퍼에 대해 적절하게 마킹하는 방법 및 해당 마킹이 실시된 반도체 웨이퍼에 관한 것이다.
실리콘 웨이퍼 등 반도체 웨이퍼의 제조를 함에 있어, 해당 웨이퍼에서 어떠한 불량이 발생했음이 그 제조도중 혹은 출하후에 판명된 경우에는 그 불량이 생긴 원인을 확실하게 찾아내기 위해 그것을 제조현장에 적확하게 전달하는 것은 상당히 중요한 것이다.
그리고, 이러한 피드백을 정확하게 할 수 있도록 하기위해서는 제조되는 개개의 웨이퍼를 각각 식별할 수 있도록 되어질 필요가 있고, 그러기 위해서는 반도체 웨이퍼의 제조공정의 초기 단계에서 개개의 웨이퍼에 대해 마킹을 실시하도록 하고 있다.
이 마킹은 일반적으로는 반도체 웨이퍼의 소정 부분에 소정 마크를 각인하므로써 행해지고 있고, 그러기 위한 마킹장치로서는 예를들면 레이저 마킹장치가 사용된다(특개소59-23512호 공보, 특개평2-175154호 공보등).
또, 개개의 웨이퍼에 표시되는 마크는 대표적인 것은 각 웨이퍼의 ID번호이지만, 그때까지의 처리조건, 가공이력 혹은 전기적 특성을 아는 쪽이 임시로 웨이퍼 표면에 바코드나 문자, 수자등 마크를 표시하는 일도 있다. 이렇게 하므로써 마 킹을 불량발생루트의 트레이스를 위한 것 뿐만 아니라, 공정관리나 생산관리를 위해서도 사용할 수 있게 되고, 제조중에도 출하후에도 각 웨이퍼의 소속결정을 확실하게 할 수 있게 된다.
그러나, 마킹이라는 처리는 제조도중 웨이퍼에 대해 어떠한 물리작용을 가하는 것이므로 마킹조작이 원인으로 웨이퍼에 슬립전위가 발생하는 경우도 있다. 이러한 것에서 웨이퍼에 악영향을 끼치는 것을 방지하기 위해서는 마킹은 되도록 미소한 규모로 행해지는 것이 바람직하다.
그런데, 또 한편으로 미소한 마크를 표시하는 것은 웨이퍼에 악영향을 끼치지 않는다는 관점에서 보면 바람직하지만, 미소한 마크라는 것은 반도체 웨이퍼 제조의 각 공정에서 실시되는 표면처리에 의해 없어지기 쉽다는 난점이 있다. 이것에 관해 반도체 웨이퍼의 제조는 당연한 일이지만 컨베이어 시스템 작업으로 행해지고 있고, 잘못 표시해서 혼동한 경우에는 그것을 원래대로 복귀시키는 것은 매우 곤란하다.
본 발명은 이상과 같은 과제에 비추어 이루어진 것으로, 그 목적은 제조도중 웨이퍼에 악영향을 끼치지 않고, 또 반도체 웨이퍼제조의 각 공정에서 실시되는 표면처리에 의한 영향을 잘 받지않는 마킹방법을 제공하는 것 및 해당 유통용 반도체 웨이퍼를 제공함에 있다.
이상과 같은 과제를 해결하기 위해, 본 발명에 관계된 마킹방법에 있어서는, 미소 ID마크 표시된 웨이퍼에서 복수의 미소ID마크를 표시함으로써 그들 복수의 미소ID마크를 서로 백업으로서 기능시키는 것을 특징으로 한다.
그리고 본 발명에서는 2개소 이상에 동일 마크가 형성된 유통용 반도체 웨이퍼하고 하고, 이들 복수의 마크에 대해 서로 다른쪽이 소멸한 경우의 백업으로서 기능시킴으로써, 반도체 웨이퍼제조의 각 공정에서 실시되는 표면처리에 의해 마크가 소멸해버린 경우라도 확실하면서 신속하게 부활시킬 수 있는 것을 특징으로 한다.
보다 구체적으로는 본 발명은 이하와같은 것을 제공한다.
(1) 반도체 웨이퍼의 제조·가공 공정에서 반도체 웨이퍼에 소정 마크를 실시함에 있어, 미리 표시된 마크가 반도체 웨이퍼의 제조·가공 공정의 진행에 수반해 실질적으로 소실된 경우에는 해당 실질적으로 소실된 마크와 본질적으로 동일한 마크를 해당 실질적으로 소실된 마크의 형성개소와는 다른 장소에 형성하는 것을 특징으로 하는 반도체 웨이퍼의 마크 재현방법.
(2) 반도체 웨이퍼의 제조·가공 공정에서 반도체 웨이퍼에 소정 마크를 형성하므로써 해당 반도체 웨이퍼에 마킹을 실시함에 있어, 반도체 웨이퍼의 2개소 이상에 본질적으로 동일한 마크를 형성하는 마킹을 실시하고, 반도체 웨이퍼의 제조·가공 공정 진행에 수반헤 어느 한쪽의 마크가 실질적으로 소실된 경우에는 실질적으로 잔존하고 있는 다른 마크를 참조해서 해당 실질적으로 소실된 마크와 본질적으로 동일한 마크를 형성하므로써, 해당 실질적으로 소실된 마크를 재현하는 것을 특징으로 하는 반도체 웨이퍼의 마크 재현방법
(3) 상기 실질적으로 소실된 마크의 재현은 해당 실질적으로 소실된 마크와 본질적으로 동일한 마크를 해당 실질적으로 소실된 마크의 형성개소와는 다른 장소에 형성하므로써 하는 것을 특징으로 하는 (2) 기재의 반도체 웨이퍼의 마크 재현방법.
(4) 상기 다른 장소는 상기 실질적으로 소실된 마크의 형성개소의 근방인 것을 특징으로 하는 (1) 또는 (3) 기재의 반도체 웨이퍼의 마크의 재현방법.
(5) 상기 소정의 마크는 지름이 1μm에서 13μm인 미소 도트 마크인 것을 특징으로 하는 (4) 기재의 반도체 웨이퍼의 마크 재현방법.
(6) 상기 소정 마크는 반도체 웨이퍼의 ID마크인 것을 특징으로 하는 (5) 기재의 반도체 웨이퍼의 마크 재현방법.
(7) 상기 소정 마크는 노치의 내벽면에 표시된 마크인 것을 특징으로 하는 (1) 부터 (6) 의 어느쪽에 기재된 반도체 웨이퍼의 마크 재현방법.
(8) 2개소 이상에 본질적으로 동일 마크가 형성된 유통용 반도체 웨이퍼.
(9) 상기 2개소 이상에 형성된 마크는 각각 서로 반도체 웨이퍼의 제조공정에서 동일한 처리에 있어 표면처리속도가 다른 위치에 배치된 것을 특징으로 하는 (8) 기재의 유통용 반도체 웨이퍼.
(10) 상기 2개소 이상에 형성된 마크는 각각 서로 반도체 웨이퍼의 겉측과 안측에 배치된 것을 특징으로 하는 (9) 기재의 유통용 반도체 웨이퍼.
(11) 상기 2개소 이상에 형성된 마크는 각각 서로 근방에 배치된 것을 특징으로 하는 (8) 에서 (10) 중 어느 쪽에 기재된 유통용 반도체 웨이퍼.
(12) 상기 2개소 이상에 형성된 마크는 각각 서로 한 대의 광학독취장치에 의해 동시에 읽어들임 가능한 장소에 배치된 것을 특징으로 하는 (8) 에서 (10) 의 어느쪽에 기재된 유통용 반도체 웨이퍼.
(13) 상기 2개소 이상에 형성된 마크는 각각 지름이 1μm에서 13μm인 미소 도트 마크인 것을 특징으로 하는 (8)에서 (12) 중 어느쪽에 기재된 유통용 반도체 웨이퍼.
(14) 상기 마크는 반도체 웨이퍼의 ID마크인 것을 특징으로 하는 (13)기재의 유??용 반도체 웨이퍼.
(15) 상기 소정 마크는 노치의 내벽면에 표시된 마크인 것을 특징으로 하는 (13) 또는 (14) 에 기재의 유통용 반도체 웨이퍼.
(16) 상기 마크는 위치맞춤을 위한 마크인 것을 특징으로 하는 (13)에 기재의 유통용 반도체 웨이퍼.
(17) 상기 마크는 유통용 반도체 웨이퍼에서 결정방향을 시사하는 마크인 것을 특징으로 하는 (13)기재의 유통용 반도체 웨이퍼.
(18) 완전 원형 웨이퍼인 (16) 또는 (17)기재의 유통용 반도체 웨이퍼.
(19) (12) 기재의 유통용 반도체 웨이퍼를 마크의 방향이 정렬되어 격납된 웨이퍼 캐리어.
(20) 반도체 웨이퍼의 제조·가공 공정에 있어 반도체 웨이퍼에 소정 마크를 형성하므로써 해당 반도체 웨이퍼에 마킹을 실시함에 있어 반도체 웨이퍼의 2개소 이상에 본질적으로 동일한 마크를 형성하는 마킹을 실시한 반도체 웨이퍼를 사용.
(21) 반도체 웨이퍼의 제조·가공 공정에 있어 반도체 웨이퍼에 소정 마크를 형성하므로써 해당 반도체 웨이퍼에 마킹을 실시함에 있어, 반도체 웨이퍼의 2개소 이상에 본질적으로 동일한 마크를 형성하는 마킹을 실시하므로써 반도체 웨이퍼의 제조·가공 공정에 수반해 생기는 어느 하나의 마크의 실질적인 소실에 의한 불이익을 무효화하는 방법.
「반도체 웨이퍼의 제조·가공 공정(본명세서에서 '제조·가공' 이란 '제조 또는 가공' 이라는 의미이다)」라는 개념에 관해 본 명세서에 있어 「반도체 웨이퍼 제조공정」에는 반도체 웨이퍼의 제조에 관련된 공정 모든 것이 포함된다. 또, 「반도체 웨이퍼의 가공공정」에는 반도체 웨이퍼의 제조공정으로 제조된 반도체 웨이퍼를 반도체 디바이스로 가공하는 과정등 반도체 웨이퍼 공정으로 제조된 반도체 웨이퍼의 가공에 관련된 공정의 모든것이 포함된다.
「실질적으로 소실」혹은 「실질적인 소실」이라는 것은 마크가 완전하게 소실되버린 경우는 물론이고 마크가 완전하게 소실되지 않더라도 마크의 독취, 검출을 하는것이 곤란한 상태가 된 경우도 포함하는 개념이다. 또, 본명세서에 있어 단지 「소실」이라 할때에도 마크가 완전하게 소실해버린 경우는 물론이고, 마크가 완전히 소실하지 않더라도 마크의 독취, 검출을 하는 것이 곤란한 상태가 된 경우도 포함하는 경우가 있다.
삭제
「본질적으로 동일한 마크」라 하는것은 완전동일마크는 물론이고 반도체 웨이퍼 상호를 식별하는데 필요한 부분이 동일한 것으로, 다른 부기적 부분이 다른것도 포함하는 개념이다. 이러한 것으로는 반도체 웨이퍼의 로트 번호및 시리얼 넘버를 나타낸 부분이 동일한 것으로 복원된 횟수를 나타낸 부분만이 다른것을 예로들수 있다.
따라서, 본 발명의 실시형태에 있어서는 실질적으로 잔존하는 다른 마크를 다른 장소에 완전하게 카피하는 형태도, 실질적으로, 잔존하는 다른 마크로부터 반도체 웨이퍼 상호를 식별하는데 필요한 부분을 추출하고 부기적 부분을 적의 변경한것을 이것에 부가해서 다른장소에 각인하는 형태도 포함되게 된다.
「소정마크」는 대표적으로는 각 웨이퍼의 ID 넘버지만 이외에도 웨이퍼의 가공이력등을 바코드나 문자, 숫자등으로 나타낸것도 포함된다. 또, 「소정마크」는 등록상표인 경우도 있다.
「실질적 소실」이라는 것은 마크가 완전하게 소실해 버린 경우는 물론이고, 마크가 완전하게 소실하지 않더라도 마크의 독출, 검출을 하는 것이 곤란한 상태가 된 경우도 포함하는 개념이다.
또, 본 발명은 웨이퍼의 가공을 하는 것으로, 이 가공은 웨이퍼의 구성성분과는 무관계하게 할 수 있으므로, 본 발명의 대상이 되는 반도체 웨이퍼는 실리콘 웨이퍼에 한정되지 않는다. 본 발명에서는 화합물 반도체의 웨이퍼와 같은 원재료가 처음부터 다른 웨이퍼나, 질소 도프 웨이퍼와 같은 인고트 제조공정이 다른 웨이퍼, 에피텍셜성장이 실시된 에피 웨이퍼와 같은 슬라이스가 행해진 후의 처리가 특수한 웨이퍼등 모든 종류, 형태의 웨이퍼를 대상으로 할 수 있다.
「유통용 반도체 웨이퍼」라는 것은 시험, 연구용에 그치지 않고, 널리 상품 으로서 세상에 유통하는 반도체 웨이퍼를 의미한다.
상기 「겉측과 안측」은 엣지를 사이에 두고 반대측에 위치하는 양면을 나타낸 개념이고, 「겉측」과 「안측」에는 겉면 및 안면뿐 아니라 겉베벨면 및 안베벨면도 포함한다.
「완전원형 웨이퍼」라는 것은 요컨데 노치도 오리플라(오리엔테이션 플랫)도 존재하지 않는 웨이퍼를 의미한다.
이하, 도면에 의거해 본발명의 실시형태에 대해 설명한다.
[마킹 장치]
본 발명에 관계된 마킹방법을 실시함에 있어, 현재 사용되고 있는 모든 마킹장치를 사용할 수 있지만, 이 실시형태에서는 레이저 마킹장치를 대표적인 예로 든다.
레이저 마킹장치는 일반적으로는 도 1에 나타낸 바와 같이, 레이저 빔의 도입광학계 및 마스크 형상을 만드는 렌즈로 된 광학소자(11), 액정마스크(13), 및 레이저광을 웨이퍼 W로 유도하고, 해당 웨이퍼W 상의 소정 개소에 액정 마스크(13)의 상을 결상시키는 투영렌즈(14)를 갖추고 있다.
이러한 레이저 마킹장치에 의하면, 투영렌즈(14)의 투영위치를 조정하고, 표시하고 싶은 마크에 대응된 상을 액정 마스크(13)에 형성하고, 레이저조사를 하므로써 소망 마킹을 할 수 있다.
또, 특원평11-19737호에 기재된 레이저 마킹장치는 극미소한 마크를 형성할 수 있다는 점에서 특히 바람직하다.
[독취장치]
상기와 같은 레이저 마킹장치에 의해 웨이퍼W상에 형성된 마크는 독취장치에 의해 읽어 들여진다.
일반적인 독취장치는 도 2에 나타낸 것과 같이, 광원 21로부터 레이저 광을 웨이퍼 W상의 마크된 곳에 조사하고, 마크로부터의 반사광을 결상렌즈(23)로 결상하며, 결상된 상을 카메라(24)로 검출하므로써 웨이퍼 W상의 마크를 읽어 들인다.
여기서, 웨이퍼 W 상의 마크는 예를들면 도 3에 나타낸 바와 같은 것이고, 이러한 마크가 도 2에 나타낸 독취장치에 의해 읽혀 들여지게 된다.
[마크의 위치]
도 4에 나타낸 바와 같이, 이 실시형태에 있어서는 웨이퍼 W 의 노치(31)의 내벽에 마크를 2개소 표시하도록 하고 있다(도 4 (A)의 A1및A2, 도 4 (B)의 B1 및 B2이다).
여기서, 도 5는 웨이퍼 W 의 확대단면도이고, 이 도 5에 나타낸 바와 같이 마크를 표시할 수 있는 개소의 후보로서는 예를들면 겉면(31a), 겉베벨면(31b), 엣지부분(31c), 안베벨면(31d), 안면(31e)을 예로 들수 있지만, 도 4 (A)중 2개소의 마크A1 및 A2는 마크의 둘레방향의 위치가 다른 것이 가해지고, 마크 A1은 겉베벨면의 위치에 형성되며, 마크A2는 엣지부분에 형성되는 것과 같이, 높이방향의 위치도 다르게 설정된다.
마찬가지로, 도 4 (B)에 있어서도 2개소의 마크B1및B2는 마크 B1은 겉베벨면의 위치에 형성된 한편, 마크B2는 안베벨면의 위치에 형성된다.
여기서 후술의 실시예로 입증하지만, 웨이퍼를 제조공정중의 표면처리에 공급하는 경우에는 겉면과 안면은 물론이고, 안과 겉의 베벨면 사이에서도 마크의 소멸정도가 상위하다. 그리고 이 마크의 소멸정도라는 것은 웨이퍼가 공급되는 제조공정의 종류에 따라서도 상위함이 인정된다.
이러한 점으로부터 본발명에서는 마크를 2개소 이상에 형성하고, 그들을 서로 백업으로서 기능시킴으로써 완전하게 소멸해 버렸든가, 혹은 완전히 소멸하지 않더라도 독취장치로 읽을 수 없는 정도로까지 소멸이 진행해 버린 경우에는 남겨진 다른 쪽의 마크를 참조하면서 해당 남아있는 다른 쪽의 마크와 동일한 마크를 새롭게 표시함으로써 복귀를 하게 된다.
이렇게 본 발명에 의하면 「2개소 이상의 마크」라는 상태를 항상 유지하도록 하므로써, 제조공정에서 마크의 소멸에 의한 혼동 등의 트러블이나 트레이스의 불능을 회피할 수 있도록 하고 있다.
[마킹된 웨이퍼]
상기 실시형태에서는 마킹된 웨이퍼에 대해 마크를 2개소에 형성한 예를 나타내고 있지만 이 마크는 3개소 이상으로 형성해도 좋다.
또, 복수개의 마크 위치는 한 대의 독취장치로 동시에 읽어들일 수 있는 위치에 집중시키면 검출효율이 올라가므로 처리효율의 향상이라는 관점에서 바람직하다. 같은 이유로 복수장의 웨이퍼W를 운반하기 위해 그들을 웨이퍼 캐리어41에 격 납하는 경우에는 복수개의 웨이퍼 W의 마크위치를 정렬하는 것이 바람직하다( 도 6(A)→(B)).
또, 소실해버린 마크를 부활시키기 위해 해당 소실된 마크와 동일한 새로운 마크를 형성할 경우에는, 특히 소실마크가 완전하게 소멸하지 않은 경우에는 그것과의 사이의 간섭을 피하기 위해 새로운 마크는 그 이전에 마크가 되있는 장소와는 다른 장소에 형성하는 것이 바람직하다. 그 때 그 이전에 마크가 된 장소와는 다른 장소에 형성하더라도 그 이전에 마크가 된 장소의 근방에 형성하면 독취장치의 시야를 벗어나지 않게 할 수 있다.
(실시예)
웨이퍼 W의 겉면, 겉베벨면, 노치내측의 겉베벨면, 안베벨면, 노치내측의 안 베벨면에 폭320μm의 동일 마크를 각각 형성하고, 1μm동박막을 적층한 후, 0.75μm의 CMP(Chemical Mechanical Polishing)처리를 하며, 동박막 적층후와 CMP처리후에 마크의 소멸정도(잔존정도)를 관찰했다.
이 결과를 이하 표1에 나타낸다.
표 1
1μm동박막 적층후 0.75μm의 CMP후
겉면 독취 명료 완전 소멸
겉베벨면 독취 곤란 독취 곤란
노치내측 겉베벨면 독취 명료 독취 조금 곤란
안베벨면 독취 명료 독취 명료
노치내측 안베벨면 독취 명료 독취 명료
상기 표 1 의 결과로부터 CMP처리를 한 경우에는 안베벨면에 대해서는 노치 내측, 외측과는 무관계하게 마크의 잔존성이 좋고, 겉면의 마크의 백업으로서 기능 함을 알 수 있다. 역으로, 안면의 더러움등으로 해당 안면의 마크가 소멸해버린 경우에는 겉면 마크가 안면 마크의 백업으로서 기능하게 된다.
또, 노치내인가의 여부에 관계없이 둘레방향에서의 거리가 충분하게 가까우면 겉베벨면에 있는 마크와 안베벨면에 있는 마크에서는 카메라의 동일시야에 들어가는 것이 충분하게 가능하므로, 복수개의 마크가 백업기능을 서로 발휘하는 위치에 배치된 경우라도 한쌍의 카메라에 의한 동시관측도 할 수 있음을 알 수 있다.
이상과 같은 본 발명에 관계된 반도체 웨이퍼에 의하면 복수의 마크를 형성해서 서로 백업으로서 기능시키도록 하고 있으므로 예를들면 극미소한 마크가 표시된 경우라도 그 소멸에 의한 혼란이나 트레이스의 불능을 걱정할 필요가 없어진다.

Claims (25)

  1. 반도체 웨이퍼의 제조·가공 공정에서 반도체 웨이퍼에 소정 마크를 함에 있어, 미리 표시된 마크가 반도체 웨이퍼의 제조·가공 공정의 진행에 수반해 독취, 검출을 하는 것이 불가능 또는 곤란한 상태가 된 경우에는 해당 독취, 검출을 하는 것이 불가능, 곤란한 상태가 된 마크와는 반도체 웨이퍼 상호를 식별하는 데 필요한 부분이 동일한 마크를, 해당 독취, 검출을 하는 것이 불가능, 곤란한 상태가 된 마크의 형성장소와는 다른 장소에 형성하는 것을 특징으로 하는 반도체 웨이퍼의 마크 재현방법.
  2. 반도체 웨이퍼의 제조·가공 공정에서 반도체 웨이퍼에 소정 마크를 형성하므로써 해당 반도체 웨이퍼에 마킹을 실시함에 있어, 반도체 웨이퍼의 2개소 이상에 반도체 웨이퍼 상호를 식별하는 데 필요한 부분이 동일한 마크를 형성하는 마킹을 실시하고, 반도체 웨이퍼의 제조·가공 공정 진행에 수반해 어느 한쪽의 마크가 독취, 검출을 하는 것이 불가능, 곤란한 상태가 된 경우에는 독취, 검출을 하는 것이 가능한 잔존하고 있는 다른 마크를 참조해서 해당 독취, 검출을 하는 것이 불가능, 곤란한 상태가 된 마크와 반도체 웨이퍼 상호를 식별하는 데 필요한 부분이 동일한 마크를 형성하므로써, 해당 독취, 검출을 하는 것이 불가능, 곤란한 상태가 된 마크를 재현하는 것을 특징으로 하는 반도체 웨이퍼의 마크 재현방법.
  3. 청구항 2 에 있어, 상기 독취, 검출을 하는 것이 불가능, 곤란한 상태가 된 마크의 재현은 해당 독취, 검출을 하는 것이 불가능, 곤란한 상태가 된 마크와는 반도체 웨이퍼 상호를 식별하는 데 필요한 부분이 서로 동일한 마크를 해당 독취, 검출을 하는 것이 불가능, 곤란한 상태가 된 마크의 형성장소와는 다른 장소에 형성하는 것을 특징으로 하는 반도체 웨이퍼의 마크 재현방법.
  4. 청구항 3 에 있어서, 상기 독취, 검출을 하는 것이 불가능, 곤란한 상태가 된 마크의 재현은 해당 독취, 검출을 하는 것이 불가능, 곤란한 상태가 된 마크와 반도체 웨이퍼 상호를 식별하는 데 필요한 부분이 동일한 마크를 해당 독취, 검출을 하는 것이 불가능, 곤란한 상태가 된 마크의 형성장소와는 다른 장소에 형성하는 반도체 웨이퍼의 마크의 재현방법으로써,
    상기 다른 장소는 상기 독취, 검출을 하는 것이 불가능, 곤란한 상태가 된 마크의 형성장소의 근방인 것을 특징으로 하는 반도체 웨이퍼의 마크의 재현방법.
  5. 청구항 2 에 있어, 상기 독취, 검출을 하는 것이 불가능, 곤란한 상태가 된 마크의 재현은 해당 독취, 검출을 하는 것이 불가능, 곤란한 상태가 된 마크와 반도체 웨이퍼 상호를 식별하는 데 필요한 부분이 동일한 마크를 해당 독취, 검출을 하는 것이 불가능, 곤란한 상태가 된 마크의 형성장소와는 다른 장소에 형성하는 반도체 웨이퍼의 마크의 재현방법이고,
    상기 다른 장소는 상기 독취, 검출을 하는 것이 불가능, 곤란한 상태가 된 마크의 형성장소의 근방이며,
    상기 마크는 지름이 1μm에서 3μm인 미소 도트 마크인 것을 특징으로 하는 반도체 웨이퍼의 마크 재현방법.
  6. 청구항 2에 있어, 상기 독취, 검출을 하는 것이 불가능, 곤란한 상태가 된 마크의 재현은 해당 독취, 검출을 하는 것이 불가능, 곤란한 상태가 된 마크와 반도체 웨이퍼 상호를 식별하는 데 필요한 부분이 동일한 마크를 해당 독취, 검출을 하는 것이 불가능, 곤란한 상태가 된 마크의 형성장소와는 다른 장소에 형성하는 반도체 웨이퍼의 마크의 재현방법이고,
    상기 다른 장소는 상기 독취, 검출을 하는 것이 불가능, 곤란한 상태가 된 마크의 형성장소의 근방이며,
    상기 소정의 마크는 지름이 1μm에서 13μm인 미소 도트 마크이고,
    상기 소정 마크는 반도체 웨이퍼의 ID마크인 것을 특징으로 하는 반도체 웨이퍼의 마크 재현방법.
  7. 청구항 1 또는 2에 있어, 상기 소정 마크는 노치의 내벽면에 표시된 마크인 것을 특징으로 하는 반도체 웨이퍼의 마크 재현방법.
  8. 청구항 2 에 있어, 상기 독취, 검출을 하는 것이 불가능, 곤란한 상태가 된 마크의 재현은 해당 독취, 검출을 하는 것이 불가능, 곤란한 상태가 된 마크와 반도체 웨이퍼 상호를 식별하는 데 필요한 부분이 동일한 마크를 해당 독취, 검출을 하는 것이 불가능, 곤란한 상태가 된 마크의 형성개소와는 다른 장소에 형성하므로써 하는 반도체 웨이퍼의 마크 재현방법으로써,
    상기 소정 마크는 노치의 내벽면에 표시된 마크인 것을 특징으로 하는 반도체 웨이퍼의 마크 재현방법.
  9. 청구항 2 에 있어, 상기 독취, 검출을 하는 것이 불가능, 곤란한 상태가 된 마크의 재현은 해당 독취, 검출을 하는 것이 불가능, 곤란한 상태가 된 마크와 반도체 웨이퍼 상호를 식별하는 데 필요한 부분이 동일한 마크를 해당 독취, 검출을 하는 것이 불가능, 곤란한 상태가 된 마크의 형성개소와는 다른 장소에 형성하는 반도체 웨이퍼의 마크 재현방법이고,
    상기 다른 장소는 상기 독취, 검출을 하는 것이 불가능, 곤란한 상태가 된 마크의 형성개소의 근방이며,
    상기 소정 마크는 노치의 내벽면에 표시된 마크인 것을 특징으로 하는 반도체 웨이퍼의 마크 재현방법.
  10. 청구항 2 에 있어, 상기 독취, 검출을 하는 것이 불가능, 곤란한 상태가 된 마크의 재현은 해당 독취, 검출을 하는 것이 불가능, 곤란한 상태가 된 마크와 반도체 웨이퍼 상호를 식별하는 데 필요한 부분이 동일한 마크를 해당 독취, 검출을 하는 것이 불가능, 곤란한 상태가 된 마크의 형성개소와는 다른 장소에 형성하는 반도체 웨이퍼의 마크 재현방법이고,
    상기 다른 장소는 상기 독취, 검출을 하는 것이 불가능, 곤란한 상태가 된 마크의 형성개소의 근방이며,
    상기 소정의 마크는 지름이 1μm에서 13μm인 미소 도트 마크이고,
    상기 소정 마크는 노치의 내벽면에 표시된 마크인 것을 특징으로 하는 반도체 웨이퍼의 마크 재현방법.
  11. 청구항 2 에 있어, 상기 독취, 검출을 하는 것이 불가능, 곤란한 상태가 된 마크의 재현은 해당 독취, 검출을 하는 것이 불가능, 곤란한 상태가 된 마크와 반도체 웨이퍼 상호를 식별하는 데 필요한 부분이 동일한 마크를 해당 독취, 검출을 하는 것이 불가능, 곤란한 상태가 된 마크의 형성개소와는 다른 장소에 형성하는 반도체 웨이퍼의 마크 재현방법이고,
    상기 다른 장소는 상기 독취, 검출을 하는 것이 불가능, 곤란한 상태가 된 마크의 형성개소의 근방이며,
    상기 소정 마크는 지름이 1μm에서 13μm인 미소 도트 마크이고,
    상기 소정 마크는 반도체 웨이퍼의 ID마크이며,
    상기 소정 마크는 노치의 내벽면에 표시된 마크인 것을 특징으로 하는 반도체 웨이퍼의 마크 재현방법.
  12. 2개소 이상에 반도체 웨이퍼 상호를 식별하는 데 필요한 부분이 동일한 마크가 형성된 유통용 반도체 웨이퍼.
  13. 청구항 12에 있어, 상기 2개소 이상에 형성된 마크는 각각 서로 반도체 웨이퍼의 제조공정에서 동일한 처리에 있어 표면처리속도가 다른 위치에 배치된 것을 특징으로 하는 유통용 반도체 웨이퍼.
  14. 청구항 12에 있어, 상기 2개소 이상에 형성된 마크는 각각 서로 반도체 웨이퍼의 제조공정에서 동일한 처리에 있어 표면처리속도가 다른 위치에 배치되는 유통용 반도체 웨이퍼로써,
    상기 2개소 이상에 형성된 마크는 각각 서로 반도체 웨이퍼의 겉측과 안측에 배치된 것을 특징으로 하는 유통용 반도체 웨이퍼.
  15. 청구항 12에 있어, 상기 2개소 이상에 형성된 마크는 각각 서로 반도체 웨이퍼의 제조공정에서 동일한 처리에 있어 표면처리속도가 다른 위치에 배치되는 유 통용 반도체 웨이퍼이고,
    상기 2개소 이상에 형성된 마크는 각각 서로 반도체 웨이퍼의 겉측과 안측에 배치된 유통용 반도체 웨이퍼이며,
    상기 2개소 이상에 형성된 마크는 각각 서로 근방에 배치된 것을 특징으로 하는 유통용 반도체 웨이퍼.
  16. 청구항 12에 있어, 상기 2개소 이상에 형성된 마크는 각각 서로 반도체 웨이퍼의 제조공정에서 동일한 처리에 있어 표면처리속도가 다른 위치에 배치되는 유통용 반도체 웨이퍼이고,
    상기 2개소 이상에 형성된 마크는 각각 서로 반도체 웨이퍼의 겉측과 안측에 배치된 것을 특징으로 하는 유통용 반도체 웨이퍼이며,
    상기 2개소 이상에 형성된 마크는 각각 서로 한 대의 광학독취장취에 의해 동시에 독취가능한 장소에 배치된 것을 특징으로 하는 유통용 반도체 웨이퍼.
  17. 청구항 12에 있어, 상기 2개소 이상에 형성된 마크는 각각 서로 반도체 웨이퍼의 제조공정에서 동일한 처리에 있어 표면처리속도가 다른 위치에 배치되는 유통용 반도체 웨이퍼이고,
    상기 2개소 이상에 형성된 마크는 각각 서로 반도체 웨이퍼의 겉측과 안측에 배치된 유통용 반도체 웨이퍼이며,
    상기 2개소 이상에 형성된 마크는 각각 서로 한 대의 광학독취장치에 의해 동시에 독취가능한 장소에 배치된 유통용 반도체 웨이퍼이고,
    상기 2개소 이상에 형성된 마크는 각각 지름이 1μm에서 13μm인 미소 도트마크인 것을 특징으로 하는 유통용 반도체 웨이퍼.
  18. 청구항 12에 있어, 상기 2개소 이상에 형성된 마크는 각각 서로 반도체 웨이퍼의 제조공정에서 동일한 처리에 있어 표면처리속도가 다른 위치에 배치되는 유통용 반도체 웨이퍼이고,
    상기 2개소 이상에 형성된 마크는 각각 서로 반도체 웨이퍼의 겉측과 안측에 배치된 것을 특징으로 하는 유통용 반도체 웨이퍼이며,
    상기 2개소 이상에 형성된 마크는 각각 서로 한 대의 광학독취장치에 의해 동시에 독취가능한 장소에 배치된 유통용 반도체 웨이퍼이고,
    상기 2개소 이상에 형성된 마크는 각각 지름이 1μm에서 13μm인 미소 도트마크인 것을 특징으로 하는 유통용 반도체 웨이퍼이며,
    상기 마크는 반도체 웨이퍼의 ID번호인 것을 특징으로 하는 유통용 반도체 웨이퍼.
  19. 청구항 12에 있어, 상기 2개소 이상에 형성된 마크는 각각 서로 반도체 웨이퍼의 제조공정에서 동일한 처리에 있어 표면처리속도가 다른 위치에 배치되는 유통용 반도체 웨이퍼이고,
    상기 2개소 이상에 형성된 마크는 각각 서로 반도체 웨이퍼의 겉측과 안측에 배치된 유통용 반도체 웨이퍼이며,
    상기 2개소 이상에 형성된 마크는 각각 서로 한 대의 광학독취장치에 의해 동시에 독취가능한 장소에 배치된 유통용 반도체 웨이퍼이고,
    상기 2개소 이상에 형성된 마크는 각각 지름이 1μm에서 13μm인 미소 도트마크인 것을 특징으로 하는 유통용 반도체 웨이퍼이며,
    상기 마크는 반도체 웨이퍼의 ID 마크이고,
    상기 소정 마크는 노치의 내측면에 표시된 마크인 것을 특징으로 하는 유통용 반도체 웨이퍼.
  20. 청구항 12에 있어, 상기 2개소 이상에 형성된 마크는 각각 서로 반도체 웨이퍼의 제조공정에서 동일한 처리에 있어 표면처리속도가 다른 위치에 배치되는 유통용 반도체 웨이퍼이고,
    상기 2개소 이상에 형성된 마크는 각각 서로 반도체 웨이퍼의 겉측과 안측에 배치된 것을 특징으로 하는 유통용 반도체 웨이퍼이며,
    상기 2개소 이상에 형성된 마크는 각각 소로 한 대의 광학독취장치에 의해 동시에 독취가능한 장소에 배치된 유통용 반도체 웨이퍼이고,
    상기 2개소 이상에 형성된 마크는 각각 지름이 1μm에서 13μm인 미소 도트마크인 유통용 반도체 웨이퍼이며,
    상기 마크는 위치맞추기 위한 마크인 것을 특징으로 하는 유통용 반도체 웨이퍼.
  21. 청구항 12에 있어, 상기 2개소 이상에 형성된 마크는 각각 서로 반도체 웨이퍼의 제조공정에서 동일한 처리에 있어 표면처리속도가 다른 위치에 배치되는 유통용 반도체 웨이퍼이고,
    상기 2개소 이상에 형성된 마크는 각각 서로 반도체 웨이퍼의 겉측과 안측에 배치된 것을 특징으로 하는 유통용 반도체 웨이퍼이며,
    상기 2개소 이상에 형성된 마크는 각각 서로 한 대의 광학독취장치에 의해 동시에 독취가능한 장소에 배치된 유통용 반도체 웨이퍼이고,
    상기 2개소 이상에 형성된 마크는 각각 지름이 1μm에서 13μm인 미소 도트마크인 유통용 반도체 웨이퍼이며,
    상기 마크는 유통용 반도체 웨이퍼에서 결정방향을 시사하는 마크인 것을 특징으로 하는 유통용 반도체 웨이퍼.
  22. 청구항 12에 있어, 상기 2개소 이상에 형성된 마크는 각각 서로 반도체 웨이퍼의 제조공정에서 동일한 처리에 있어 표면처리속도가 다른 위치에 배치되는 유통용 반도체 웨이퍼이고,
    상기 2개소 이상에 형성된 마크는 각각 서로 반도체 웨이퍼의 겉측과 안측에 배치된 유통용 반도체 웨이퍼이며,
    상기 2개소 이상에 형성된 마크는 각각 서로 한 대의 광학독취장치에 의해 동시에 독취가능한 장소에 배치된 유통용 반도체 웨이퍼이고,
    상기 2개소 이상에 형성된 마크는 각각 지름이 1μm에서 13μm인 미소 도트마크인 유통용 반도체 웨이퍼이며,
    상기 마크는 유통용 반도체 웨이퍼에서 결정방향을 시사하는 마크인 유통용 반도체 웨이퍼이고,
    완전한 원형 웨이퍼인 유통용 반도체 웨이퍼.
  23. 삭제
  24. 삭제
  25. 반도체 웨이퍼의 제조·가공 공정에 있어 반도체 웨이퍼에 소정 마크를 형성하므로써 해당 반도체 웨이퍼에 마킹을 함에 있어, 반도체 웨이퍼의 2개소 이상에 반도체 웨이퍼 상호를 식별하는 데 필요한 부분이 동일한 마크를 형성하는 마킹을 함으로써, 반도체 웨이퍼의 제조·가공 공정의 모든 공정을 반도체 웨이퍼가 식별가능하게 하는 것을 특징으로 하는 반도체 웨이퍼의 제조공정.
KR1020000059396A 1999-10-26 2000-10-10 반도체 웨이퍼의 마킹방법 KR100732571B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP30470199 1999-10-26
JP??11-304700 1999-10-26
JP30470099 1999-10-26
JP??11-304701 1999-10-26

Publications (2)

Publication Number Publication Date
KR20010050932A KR20010050932A (ko) 2001-06-25
KR100732571B1 true KR100732571B1 (ko) 2007-06-27

Family

ID=27806835

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000059396A KR100732571B1 (ko) 1999-10-26 2000-10-10 반도체 웨이퍼의 마킹방법

Country Status (3)

Country Link
US (1) US6877668B1 (ko)
KR (1) KR100732571B1 (ko)
TW (1) TW516090B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005101290A (ja) * 2003-09-25 2005-04-14 Disco Abrasive Syst Ltd 半導体ウエーハの分割方法
JP2009064801A (ja) * 2007-09-04 2009-03-26 Disco Abrasive Syst Ltd ウエーハ
US11255763B2 (en) * 2019-11-13 2022-02-22 Hexcel Corporation System for identifying parts formed in an additive manufacturing build

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03242918A (ja) * 1990-02-21 1991-10-29 Matsushita Electron Corp 半導体装置の製造方法
JPH08255825A (ja) * 1995-03-17 1996-10-01 Hitachi Ltd マーク位置検出方法およびそれに用いる半導体ウェハならびにそれを用いた異物検査方法および装置
JPH1015813A (ja) * 1996-07-01 1998-01-20 Toshiba Ceramics Co Ltd 加工量モニターウエハ
JPH10256105A (ja) * 1997-03-11 1998-09-25 Super Silicon Kenkyusho:Kk レーザマークを付けたウェーハ
JPH10312067A (ja) * 1997-05-09 1998-11-24 Canon Inc 露光方法及び露光装置
KR19990024226U (ko) * 1997-12-11 1999-07-05 구본준 웨이퍼 마킹방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5923512A (ja) 1982-07-30 1984-02-07 Toshiba Corp 半導体ウエハ−のレ−ザマ−キング方法
JPH02175154A (ja) 1988-12-27 1990-07-06 Nec Corp 半導体ウェハーマーキング装置
JPH03116919A (ja) 1989-09-29 1991-05-17 Dowa Mining Co Ltd ウエハの識別方法
JPH03256314A (ja) 1990-03-06 1991-11-15 Nec Corp 半導体ウエハー
JPH04133425A (ja) 1990-09-26 1992-05-07 Tokuda Seisakusho Ltd ドライエッチング装置
JPH08335537A (ja) 1995-06-06 1996-12-17 Mitsubishi Electric Corp マーキング付き半導体ウエハ並びにそのマーキング方法及びそのマーキング装置
US6268641B1 (en) * 1998-03-30 2001-07-31 Kabushiki Kaisha Toshiba Semiconductor wafer having identification indication and method of manufacturing the same
JP4109371B2 (ja) 1999-01-28 2008-07-02 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 半導体ウェハ
US6312876B1 (en) * 1999-07-08 2001-11-06 Taiwan Semiconductor Manufacturing Company Method for placing identifying mark on semiconductor wafer

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03242918A (ja) * 1990-02-21 1991-10-29 Matsushita Electron Corp 半導体装置の製造方法
JPH08255825A (ja) * 1995-03-17 1996-10-01 Hitachi Ltd マーク位置検出方法およびそれに用いる半導体ウェハならびにそれを用いた異物検査方法および装置
JPH1015813A (ja) * 1996-07-01 1998-01-20 Toshiba Ceramics Co Ltd 加工量モニターウエハ
JPH10256105A (ja) * 1997-03-11 1998-09-25 Super Silicon Kenkyusho:Kk レーザマークを付けたウェーハ
JPH10312067A (ja) * 1997-05-09 1998-11-24 Canon Inc 露光方法及び露光装置
KR19990024226U (ko) * 1997-12-11 1999-07-05 구본준 웨이퍼 마킹방법

Also Published As

Publication number Publication date
KR20010050932A (ko) 2001-06-25
TW516090B (en) 2003-01-01
US6877668B1 (en) 2005-04-12

Similar Documents

Publication Publication Date Title
JP4071476B2 (ja) 半導体ウェーハ及び半導体ウェーハの製造方法
KR19980080075A (ko) 레이저 마크를 갖는 웨이퍼
US20060243711A1 (en) System and method for aligning a wafer processing system in a laser marking system
EP0020179B1 (en) Process for producing a semiconductor device using a crystalline insulating substrate
TWI814173B (zh) 在多個寶石的外表面形成可識別標記的方法和系統，以及根據這種方法標記的寶石
JP2008053624A (ja) アライメント装置
US20040259277A1 (en) Semiconductor wafer having an edge based identification feature
TWI407528B (zh) 晶圓標記方法與設備
KR100732571B1 (ko) 반도체 웨이퍼의 마킹방법
WO2015025674A1 (ja) 結晶方位マーク付き処理基板、結晶方位検出方法及び結晶方位マーク読出装置
JP2007227953A (ja) 半導体ウェーハ、半導体装置の製造装置、半導体装置の製造方法、及び半導体ウェーハの製造方法
JP4626909B2 (ja) 半導体ウエハ
US6759248B2 (en) Semiconductor wafer identification
JPH09162085A (ja) 半導体ウェーハ用のラベル
KR20180048323A (ko) 임프린트 장치, 임프린트 방법 및 물품의 제조 방법
CN100438015C (zh) 具有id标记的半导体晶片，及从中生产半导体器件的方法和设备
JP4588860B2 (ja) 半導体ウエハのマーキング方法
US20010033033A1 (en) Alignment mark configuration
CN102248608B (zh) 板状物的分割装置
TWI249801B (en) Method for identifying defective substrate
CN116779472A (zh) 被加工物的处理方法
KR20090016271A (ko) 자성 마크가 형성된 웨이퍼
KR20060124442A (ko) 반도체 웨이퍼의 라벨 시스템
JPH0831431B2 (ja) 検査方法
KR19990065488A (ko) 식별기호 측면표기형 웨이퍼 및 이의 식별기호를 검출하기위한 검출 툴

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140603

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150515

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160517

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170609

Year of fee payment: 11