KR20090016271A - 자성 마크가 형성된 웨이퍼 - Google Patents

Abstract

본 발명은 웨이퍼 가장자리의 일측에 자성 도료를 도포하여 자성 마크를 형성함으로써 웨이퍼의 종류 감별 및 공정 진행 방향을 설정할 수 있도록 하는 자성 마크가 형성된 웨이퍼에 관한 것이다.

이를 실현하기 위한 본 발명은, 반도체장치 제조를 위한 웨이퍼에 있어서, 상기 웨이퍼의 가장자리 일측면에 웨이퍼의 방향을 표시하는 자성 마크가 형성되어 있는 것을 특징으로 한다.

본 발명에 의하면 웨이퍼의 가장자리 일측면에 자성 마크를 형성하여 웨이퍼를 인식할 수 있도록 함으로써, 웨이퍼의 인식영역 형성을 위한 웨이퍼의 영역적 손실을 방지할 수 있고, 공정 중 각종 불순물로 인해 유발되는 결함을 방지할 수 있는 장점이 있다.

웨이퍼, 플랫 존, 노치, 자성 도료, 자성 마크.

Description

자성 마크가 형성된 웨이퍼{Wafer stamped with magnetism mark}

본 발명은 자성 마크가 형성된 웨이퍼에 관한 것으로서, 더욱 상세하게는 웨이퍼의 가장자리 일측면에 자성 도료를 도포하여 자성 마크를 형성함으로써 웨이퍼의 종류 감별 및 공정 진행 방향을 설정할 수 있도록 하는 자성 마크가 형성된 웨이퍼에 관한 것이다.

반도체의 제조공정은 다수의 복잡한 단위공정으로 이루어지며, 웨이퍼는 이러한 다수의 공정을 거쳐서 반도체 소자로 완성된다. 이러한 다수의 반도체 제조 공정은 공정 순서에 있어서 착오없이 진행되어야 하며, 어떤 웨이퍼가 어떤 공정을 거쳤고 현재 어떤 상태에 있는지를 파악할 필요가 있다.

이를 위하여 반도체 제조 공정에서는 각각의 공정 단계에서 개별 웨이퍼에 대한 정보를 축적하여 저장한다. 이러한 정보처리를 위해서는 개별 웨이퍼에 대한 인식이 전제되어야 하며, 개별 웨이퍼에 대한 인식을 간단한 방법으로 수행할 수 있어야만 해당 웨이퍼에 대한 정보를 정보시스템에서 점검요소마다 저장하기에 용이하고 필요할 때 저장된 정보를 활용할 수 있게 된다.

종래에 웨이퍼의 종류 또는 작업방향 등을 판별하여 인식하는 방식으로는 플 랫 존(Flat Zone) 방식과 노치(Notch) 방식이 알려져 있다.

도 1은 종래의 반도체 웨이퍼를 나타내는 평면도로서, 도 1의 (a)는 플랫 존 방식의 웨이퍼, 도 1의 (b)는 노치 방식의 웨이퍼를 각각 나타낸다.

도 1의 (a)에 도시된 플랫 존 방식은 웨이퍼(1)의 하단 부분을 편평하게 일직선으로 절단하여 플랫 존(11)을 형성한 것이다.

그러나 상기 플랫 존 방식은 웨이퍼(1)의 일부분의 영역을 포기해야 하므로 웨이퍼(1)의 수율을 감소시키는 문제점이 있다. 즉, 웨이퍼(1)의 일부분을 절단해 냄으로써 웨이퍼(1)상에 형성되는 단위 칩(10)의 개수를 감소시키게 된다. 이러한 문제점은 생산수율의 극대화를 위해 웨이퍼(1) 영역을 효율적으로 사용하고자 하는 현재의 기술적 추세에 위배된다.

도 1의 (b)에 도시된 노치 방식은 웨이퍼(2) 가장자리의 일정부분을 잘라내어 노치(12)를 형성한 것이다.

그러나 상기 노치 방식은 상기 플랫 존 방식에 비해서는 웨이퍼(2) 면적을 효율적으로 사용할 수 있지만, 공정 중 노치(12)의 각진 모양으로부터 기인하는 각종 불순물로 인한 결함(defect) 등에 취약할 뿐만 아니라 노치(12) 부분이 매우 민감하여 특정 방향성을 갖고 웨이퍼(2)가 파손될 수 있는 문제점이 있다.

따라서 종래 알려진 웨이퍼의 인식수단들은 그 인식영역의 결함으로 웨이퍼의 손실 및 불량유발 등이 발생되어 생산성을 저하시키는 문제점이 있다.

본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 웨이퍼를 인식하는 수단으로써 웨이퍼의 영역적 손실없이 웨이퍼의 전영역을 사용할 수 있고, 공정 중 발생하는 각종 불량현상 및 결함을 방지할 수 있도록 하는 자성 마크가 형성된 웨이퍼를 제공함에 그 목적이 있다.

상술한 바와 같은 목적을 구현하기 위한 본 발명의 자성 마크가 형성된 웨이퍼는, 반도체장치 제조를 위한 웨이퍼에 있어서, 상기 웨이퍼의 가장자리 일측면에 웨이퍼의 방향을 표시하는 자성 마크가 형성되어 있는 것을 특징으로 한다.

상기 자성 마크는 명도가 5이하인 색깔인 것을 특징으로 한다.

상기 자성 마크는 검정색인 것을 특징으로 한다.

본 발명에 따른 자성 마크가 형성된 웨이퍼에 의하면, 웨이퍼의 가장자리 일측면에 자성 도료를 도포하고 건조시켜 웨이퍼를 인식할 수 있는 자성 마크를 형성함으로써, 웨이퍼의 인식영역 형성을 위한 웨이퍼의 영역적 손실을 방지함과 아울러 공정 중 각종 불순물로 인해 유발되는 결함을 방지할 수 있는 장점이 있다.

이하 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대한 구성 및 작용을 상세히 설명하면 다음과 같다.

도 2는 본 발명에 따른 자성 마크가 형성된 웨이퍼를 나타내는 도면으로서, 도 2의 (a)는 평면도, 도 2의 (b)는 측면도를 각각 나타내고, 도 3은 본 발명에 따라 여러장의 웨이퍼에 스탬프로 자성 도료를 찍어서 도포하는 모습을 나타내는 도면이다.

본 발명의 자성 마크가 형성된 웨이퍼(3)는 도 2의 (b)에 도시된 바와 같이, 웨이퍼(3)의 가장자리 일측면에 자성 도료 성분의 자성 마크(21)가 형성된 것이다.

본 발명의 구성은 다음과 같은 순서에 따라서 구현된다.

실리콘결정을 성장시켜 잉곳(Ingot)을 생산한 후, 얇게 절단하는 슬라이싱(Slicing) 공정을 거쳐서 웨이퍼(3)를 연마하여 최종적으로 사용할 수 있게끔 준비한다. 이후 도 3에 도시된 바와 같이, 여러장의 웨이퍼(3)를 일정 간격으로 위치시키고 자성 도료가 묻어 있는 스탬프(30)로 웨이퍼(3)의 일측면을 찍는다.

웨이퍼(3)는 로트(Lot) 단위로 캐리어(35)에 수납되어 이송되며, 자성 도료가 묻어 있는 스탬프(30)를 웨이퍼(3)의 일측면에 가압하여 도장을 찍듯이 자성 도료를 도포하게 된다.

상기 스탬프(30)는 웨이퍼(3)에 자성 도료를 찍는 과정에서 상기 웨이퍼(3)에 손상을 주지 않도록 하기 위해 탄성이 있는 재질, 바람직하게는 고무재질, 탄성이 있는 수지 등으로 구성된다.

즉, 상기 스탬프(30)는 고무도장과 같은 것이며, 상기 자성 도료는 일반 마그네틱 테이프에 입히는 자성 도료와 같은 물질을 사용한다.

웨이퍼(3)의 가장자리 일측면에 자성 도료가 도포된 후에 건조 과정을 거쳐 서 굳어지면 자성 마크(21)가 형성되는 것이다.

도 2의 (a)에 도시된 바와 같이, 자성 마크(21)는 웨이퍼(3)의 인식을 위한 수단을 마련함에 있어서 웨이퍼(3)의 전체 영역이 그대로 보존된 상태에서 자성 도료를 도포할 뿐이므로, 도 1의 (a)에 도시된 종래의 플랫 존 방식에 의한 웨이퍼(1)에서와 같이 일부분의 절단에 의한 영역적인 손실을 수반하지 않을 뿐만 아니라, 도 1의 (b)에 도시된 종래의 노치 방식에 의한 웨이퍼(2)에서와 같이 웨이퍼(2)상에 홈을 형성하는 것이 아니므로 오염물질의 증착에 의한 흠결(defect)이나 충격에 의한 쪼개짐 현상을 방지할 수 있는 특징이 있다.

자성 마크(21)의 색깔은 여러가지 색깔을 사용할 수 있으나, 특히 명도가 낮은 짙은 색깔이 바람직하다. 즉, 흰색의 명도를 10, 검정색의 명도를 0으로 할 때, 명도 5이하의 색깔을 선택하여 구성한다. 그 중에서도 검정색으로 구성함으로써 웨이퍼(3)의 색과 확연히 대비되도록 하여 육안으로도 용이하게 인식할 수 있게 함이 바람직하다.

이후 공정 진행 장비에서는 자성을 감지하는 소정의 센서를 구비함으로써, 상기 센서가 웨이퍼(3)의 자성 마크(21) 부분을 감지하여 공정을 진행하게 된다.

즉, 자성 마크(21)가 형성된 웨이퍼(3)가 회전할 때 상기 센서는 디귿자('ㄷ') 모양으로 위치하고, 상기 디귿자 형태의 센서 사이에 웨이퍼(3)의 가장자리 부분이 회전하다가 자화된 자성 마크(21) 부분이 센서에 의해 감지되는 것이다.

따라서 본 발명의 자성 마크(21)가 형성된 웨이퍼(3)는 점차 대구경화되어 가는 최근의 추세에 부합되고, 웨이퍼(3)의 손실의 정도를 최소화시킬 수 있으며, 원래상태의 웨이퍼(3)를 그대로 이용하기 때문에 깨어지는 등의 문제점도 방지할 수 있게 된다.

또한, 정렬수행시 센서에 의해 자성 마크(21)를 감지함으로써 정확한 정렬을 수행할 수 있게 되어 불량유발의 원인을 제거할 수 있게 된다.

본 발명은 상기 실시예에 한정되지 않고 본 발명의 기술적 요지를 벗어나지 아니하는 범위 내에서 다양하게 수정·변형되어 실시될 수 있음은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어서 자명한 것이다.

도 1은 종래의 반도체 웨이퍼를 나타내는 평면도,

도 2는 본 발명에 따른 자성 마크가 형성된 웨이퍼를 나타내는 도면,

도 3은 본 발명에 따라 여러장의 웨이퍼에 스탬프로 자성 도료를 찍어서 도포하는 모습을 나타내는 도면이다.

<도면의 주요 부분에 대한 부호의 설명>

1,2,3 : 웨이퍼 10 : 칩

11 : 플랫 존 12 : 노치

21 : 자성 마크 30 : 스탬프

35 : 캐리어

Claims (3)

1. 반도체장치 제조를 위한 웨이퍼에 있어서,

   상기 웨이퍼의 가장자리 일측면에 웨이퍼의 방향을 표시하는 자성 마크가 형성되어 있는 것을 특징으로 하는 자성 마크가 형성된 웨이퍼.
2. 제 1 항에 있어서, 상기 자성 마크는 명도가 5이하인 색깔인 것을 특징으로 하는 자성 마크가 형성된 웨이퍼.
3. 제 2 항에 있어서, 상기 자성 마크는 검정색인 것을 특징으로 하는 자성 마크가 형성된 웨이퍼.

Images