DE102016101452B4 - Inspektion elektronischer Chips durch Rückseitenbeleuchtung - Google Patents

Inspektion elektronischer Chips durch Rückseitenbeleuchtung Download PDF

Info

Publication number
DE102016101452B4
DE102016101452B4 DE102016101452.4A DE102016101452A DE102016101452B4 DE 102016101452 B4 DE102016101452 B4 DE 102016101452B4 DE 102016101452 A DE102016101452 A DE 102016101452A DE 102016101452 B4 DE102016101452 B4 DE 102016101452B4
Authority
DE
Germany
Prior art keywords
electronic chips
electromagnetic radiation
wafer
singulated
major surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102016101452.4A
Other languages
English (en)
Other versions
DE102016101452A1 (de
Inventor
Thomas Fischer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102016101452.4A priority Critical patent/DE102016101452B4/de
Priority to US15/417,618 priority patent/US10388610B2/en
Publication of DE102016101452A1 publication Critical patent/DE102016101452A1/de
Application granted granted Critical
Publication of DE102016101452B4 publication Critical patent/DE102016101452B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/62Systems in which the material investigated is excited whereby it emits light or causes a change in wavelength of the incident light
    • G01N21/63Systems in which the material investigated is excited whereby it emits light or causes a change in wavelength of the incident light optically excited
    • G01N21/64Fluorescence; Phosphorescence
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84Systems specially adapted for particular applications
    • G01N21/88Investigating the presence of flaws or contamination
    • G01N21/95Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501Semiconductor wafers
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84Systems specially adapted for particular applications
    • G01N21/88Investigating the presence of flaws or contamination
    • G01N21/95Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956Inspecting patterns on the surface of objects
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836Wafer tapes, e.g. grinding or dicing support tapes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N2201/00Features of devices classified in G01N21/00
    • G01N2201/06Illumination; Optics
    • G01N2201/062LED's
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54426Marks applied to semiconductor devices or parts for alignment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54433Marks applied to semiconductor devices or parts containing identification or tracking information
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54473Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/5448Located on chip prior to dicing and remaining on chip after dicing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nuclear Medicine, Radiotherapy & Molecular Imaging (AREA)
  • Automation & Control Theory (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Dicing (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)

Abstract

Einrichtung (200) zum Inspizieren einer Mehrzahl von elektronischen Chips (102), die aus einem Wafer (100) vereinzelt sind, wobei die Einrichtung (200) umfasst:
• eine Quelle für elektromagnetische Strahlung (202), die zum Beleuchten von mindestens einem Anteil einer ersten Hauptoberfläche (204) des vereinzelten Wafers (100) mit elektromagnetischer Strahlung angeordnet und gestaltet ist;
• eine Erfassungseinheit (206), die zum Erfassen von elektromagnetischer Strahlung von einer Seite gestaltet ist, die zu einer zweiten Hauptoberfläche (208) des vereinzelten Wafers (100) weist und der ersten Hauptoberfläche (204) gegenüberliegt;
• eine Ausdehnungseinheit (400), die zum räumlichen Ausdehnen eines flexiblen Trägers (402) gestaltet ist, der die elektronischen Chips (102) trägt, um dadurch einen Abstand (d) zwischen benachbarten elektronischen Chips (102) während des Inspizierens zu vergrößern.

Description

  • Hintergrund der Erfindung
  • Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft eine Einrichtung und ein Verfahren zum Inspizieren einer Mehrzahl von elektronischen Chips, die aus einem Wafer vereinzelt sind.
  • Beschreibung des Standes der Technik
  • Packungen können als gekapselte elektronische Chips mit elektrischen Verbindungen bezeichnet werden, die aus dem Kapselungsmittel herausragen und an einer elektronischen Peripherie, zum Beispiel auf einer Leiterplatte, montiert sind. Vor dem Packen wird ein Halbleiter-Wafer in eine Mehrzahl von elektronischen Chips vereinzelt. Einer oder mehrere der elektronischen Chips werden dann in ein Kapselungsmittel der Packung gekapselt. Um eine Zuverlässigkeit dieses Prozesses sicherzustellen, der auch eine Greif- und Platzierprozedur mit sich bringt, kann es vorteilhaft sein, den Wafer oder die elektronischen Chips zu inspizieren.
  • Zusammenfassung der Erfindung
  • Es kann ein Bedarf bestehen, eine Möglichkeit bereitzustellen, einen in eine Mehrzahl von elektronischen Chips vereinzelten Wafer zuverlässig zu inspizieren.
  • Gemäß einem Ausführungsbeispiel wird eine Einrichtung zum Inspizieren einer aus einem Wafer vereinzelten Mehrzahl von elektronischen Chips bereitgestellt, wobei die Einrichtung eine Quelle für elektromagnetische Strahlung, die zum Beleuchten von mindestens einem Anteil einer ersten Hauptoberfläche des vereinzelten Wafers mit elektromagnetischer Strahlung angeordnet und gestaltet ist, und eine Erfassungseinheit umfasst, die zum Erfassen von elektromagnetischer Strahlung von einer Seite gestaltet ist, die zu einer zweiten Hauptoberfläche des vereinzelten Wafers weist und der ersten Hauptseite gegenüberliegt.
  • Gemäß einem weiteren Ausführungsbeispiel wird ein Verfahren zum Inspizieren einer aus einem Wafer vereinzelten Mehrzahl von elektronischen Chips bereitgestellt, wobei das Verfahren ein Beleuchten von mindestens einem Anteil einer ersten Hauptoberfläche des vereinzelten Wafers mit elektromagnetischer Strahlung, und ein Erfassen von elektromagnetischer Strahlung von einer Seite umfasst, die zu einer zweiten Hauptoberfläche des vereinzelten Wafers weist und der ersten Hauptseite gegenüberliegt.
  • Gemäß einem weiteren Ausführungsbeispiel der Erfindung können bereits vereinzelte elektronische Chips, die folglich bereits in Hinsicht aufeinander beabstandet sind, die aber noch gemäß einer vorherigen Wafer-Geometrie angeordnet sein können, durch eine Rückseitenbeleuchtung und Vorderseitenerfassung von elektromagnetischer Strahlung inspiziert werden. Das Erfassen der Rückseitenbeleuchtung auf einer Vorderseite erlaubt es, ein ausgeprägtes Hell-Dunkel-Muster in einem Erfassungsbild zu erhalten, während dunkle Regionen Positionen der elektronischen Chips entsprechen können und helle Regionen Lücken zwischen den elektronischen Chips entsprechen können. In einer Rückseitenbeleuchtungsanordnung hat es sich herausgestellt, dass Strukturen auf einer der Oberflächen der elektronischen Chips für die Inspektion nicht störend sind. Durch Vornehmen dieser Maßnahme können zuverlässige Informationen, die eine Positionierung, Ausrichtung, gegenseitige räumliche Beziehung usw. zwischen den elektronischen Chips angeben, in einer einfachen und ausfallstabilen Weise erhalten werden. Folglich kann eine Prozedur zum Vereinzeln der Chips aus dem Wafer, Greifen derselben von einem Träger, wie beispielsweise einer Trägerfolie, Platzieren derselben auf einem Chipträger, wie beispielsweise einem Anschlussrahmen (lead frame) und Packen derselben zum Beispiel durch eine Kapselung hochgenau gemacht werden. Fehler (wie beispielsweise nicht ordnungsgemäße Vereinzelung, die zum Beispiel durch ein gebrochenes Sägeblatt verursacht werden kann), die während solch einer Prozedur auftreten können, können früh erfasst und kompensiert werden, falls gewünscht.
  • Beschreibung weiterer Ausführungsbeispiele
  • Im Folgenden werden weitere Ausführungsbeispiele der Einrichtung und des Verfahrens erklärt.
  • Im Kontext der vorliegenden Anmeldung kann der Begriff „Wafer“ insbesondere ein Halbleitersubstrat bezeichnen, das bearbeitet wurde, um eine Mehrzahl von Elementen integrierter Schaltungen in einer aktiven Region des Wafers auszubilden und das bei Inspizieren gemäß einem Ausführungsbeispiel bereits in eine Mehrzahl von separaten elektronischen Chips vereinzelt ist. Zum Beispiel kann ein Wafer eine Scheibenform aufweisen und kann eine matrixartige Anordnung von elektronischen Chips in Zeilen und Spalten umfassen. Es ist möglich, dass ein Wafer eine kreisförmige Geometrie oder eine polygonale Geometrie (wie beispielsweise eine rechteckige Geometrie oder eine dreieckige Geometrie) aufweist.
  • Im Kontext der vorliegenden Anmeldung kann der Begriff „elektronischer Chip“ insbesondere ein nacktes Bauteil bezeichnen, d. h. einen ungepackten (beispielsweise ungeformten) Chip, der aus einem bearbeiteten Halbleiter hergestellt ist, zum Beispiel ein vereinzeltes Stück eines Halbleiter-Wafers. Bei einem Halbleiterchip kann es sich jedoch auch um ein bereits gepacktes (beispielsweise geformtes oder laminiertes) Bauteil handeln. Ein oder mehrere Elemente integrierter Schaltungen (wie beispielsweise eine Diode, ein Transistor usw.) können innerhalb des Halbleiterchips ausgebildet sein. Solch ein Halbleiterchip kann mit einer Metallisierung versehen sein, insbesondere mit einem oder mehreren Kontaktfeldern (pads).
  • Im Kontext der vorliegenden Anmeldung kann der Begriff „vereinzeln“ insbesondere die Prozedur eines Separierens eines integralen Wafers in eine Mehrzahl von separaten elektronischen Chips als Sektionen des vorherigen Wafers bezeichnen. Solch eine Vereinzelung kann durch Sägen, Laserschneiden, Ätzen usw. erreicht werden. Es ist auch möglich, eine Vereinzelung durch Selbsttrennen zu erreichen (zum Beispiel durch selektives Dünnen von Regionen des Wafers zwischen benachbarten elektronischen Chips, gefolgt von einer Vereinzelung durch Ziehen oder Ausdehnen des Wafers, um ihn dadurch an den gedünnten Regionen, die als Sollbruchstellen dienen, in separate elektronische Chips zu brechen.
  • Im Kontext der vorliegenden Anmeldung kann der Begriff „elektromagnetische Strahlung“ insbesondere Photonen von jeder beliebigen Wellenlänge oder jedem beliebigen Wellenlängenbereich bezeichnen. Zum Beispiel kann es sich bei der elektromagnetischen Strahlung um sichtbares Licht (insbesondere mit einer Wellenlänge in einem Bereich zwischen 400 nm und 800 nm), ultraviolettes Licht, Infrarotlicht, Röntgenstrahlen usw. handeln. Eine Wellenlänge und eine Intensität der elektromagnetischen Strahlung kann so ausgewählt werden, dass ein zweckmäßiges Hell-Dunkel-Muster in einem erfassten Bild erhalten wird.
  • In einer Ausführungsform umfasst die Einrichtung eine Aufnahme (wie beispielsweise einen Chuck), die so gestaltet ist, dass der vereinzelte Wafer auf oder über der Aufnahme montierbar ist. Solch eine Aufnahme kann eine hervorstehende ringförmige Stützsektion besitzen, auf welcher der scheibenförmige Wafer, der sich wiederum auf einem Träger befinden kann, entlang eines Umfangs davon gestützt wird. Die erhöhte ringförmige Stützsektion kann mit einer plattenförmigen Basis der Aufnahme verbunden sein. Durch solch eine Anordnung ist sowohl eine Handhabung als auch Inspektion der bereits vereinzelten gegenseitig beabstandeten elektronischen Chips auf dem Träger möglich.
  • In einer Ausführungsform ist die Quelle für elektromagnetische Strahlung auf und/oder in der Aufnahme angeordnet. Ein zwischen dem vorstehend beschriebenen ringförmigen Stützelement und einer Basis eines im Wesentlichen tassenförmigen Chucks begrenztes Volumen kann wirksam zum Beherbergen der Quelle für elektromagnetische Strahlung für eine Rückseitenbeleuchtung des Wafers verwendet werden. Folglich kann eine kompakte Anordnung erhalten werden.
  • In einer Ausführungsform umfasst die Quelle für elektromagnetische Strahlung mindestens eines aus der Gruppe bestehend aus einem zweidimensionalen Array von Elementen für elektromagnetische Strahlung und einer elektromagnetische Strahlung emittierenden Schicht. Bei einem zweidimensionalen Array von Elementen für elektromagnetische Strahlung (wie beispielsweise einem LED-Teppich) kann eine im Wesentlichen homogen beleuchtete Flächensektion definiert werden, die im Wesentlichen dieselbe Fläche wie der Wafer aufweist. Solch ein zweidimensionales Array kann ordnungsgemäß in einem Beherbergungsvolumen der vorstehend beschriebenen Aufnahme platziert sein. Eine elektromagnetische Strahlung emittierende Schicht kann vorteilhaft gestaltet sein, um einen Anteil des Trägers auszubilden, der die vereinzelten elektronischen Chips des Wafers auf der Aufnahme trägt. Solch eine Ausführungsform erlaubt eine spezifisch kompakte Gestaltung.
  • In einer Ausführungsform umfasst die Quelle für elektromagnetische Strahlung mindestens eine lichtemittierende Diode (LED). Lichtemittierende Dioden sind leichte, kompakte energieeffiziente Lichtquellen, die flexibel angeordnet werden können, um eine zweidimensionale Einstrahlungsfläche zu bilden, die im Wesentlichen die gesamte Rückseite des Wafers homogen beleuchtet. Alternativ dazu können andere Lichtquellen implementiert werden, wie beispielsweise eine Weißlichtlampe, eine Quecksilberdampflampe, ein Laser, eine Bogenlampe, eine Blitzvorrichtung, eine Leuchtstofflampe usw.
  • In einer Ausführungsform kann die Quelle für elektromagnetische Strahlung räumlich fixiert sein und insbesondere die gesamte rückseitige Oberfläche des vereinzelten Wafers mit geringem Aufwand vollständig beleuchten.
  • In einer weiteren Ausführungsform kann die Quelle für elektromagnetische Strahlung räumlich beweglich sein und insbesondere nur eine variable Teilsektion der gesamten rückseitigen Oberfläche des vereinzelten Wafers beleuchten, um es zu erlauben, spezifisch nur Abschnitte des Wafers zu inspizieren (zum Beispiel einen Abschnitt, der zuvor als potenziell kritisch identifiziert wurde).
  • In noch einer weiteren Ausführungsform kann die Quelle für elektromagnetische Strahlung unterschiedliche Elemente für elektromagnetische Strahlung umfassen, die bei unterschiedlichen Wellenlängen oder Wellenlängenbereichen arbeiten. In noch einer weiteren Ausführungsform kann die Quelle für elektromagnetische Strahlung eine einstellbare Wellenlänge oder einen einstellbaren Wellenlängenbereich von emittierter elektromagnetischer Strahlung besitzen. Zum Beispiel kann die Quelle für elektromagnetische Strahlung zum Emittieren einer ersten Wellenlänge oder eines ersten Wellenlängenbereichs (zum Beispiel im optischen Bereich) während der Inspektion gestaltet sein. Zusätzlich kann die Quelle für elektromagnetische Strahlung zum Emittieren einer zweiten Wellenlänge oder eines zweiten Wellenlängenbereichs (zum Beispiel im ultravioletten Bereich) zum Umwandeln eines Trägers (insbesondere einer Trägerfolie), der den vereinzelten Wafer hält, von einem zuvor haftenden Zustand in einen weniger oder nicht haftenden Zustand gestaltet sein. Dies vereinfacht eine nachfolgende Ablösung (zum Beispiel durch Greifen) von einzelnen elektronischen Chips vom Träger zur weiteren Bearbeitung (zum Beispiel hinsichtlich eines Packens). Solche UV-aktivierbaren Trägerfolien können synergetisch durch dieselbe Quelle für elektromagnetische Strahlung gesteuert werden, die auch zur Inspektion beiträgt.
  • In einer Ausführungsform ist die Erfassungseinheit zum Erfassen von elektromagnetischer Strahlung entlang von mindestens einem Anteil eines Umfangsrandes des vereinzelten Wafers gestaltet. Dies erlaubt es, Informationen in Hinsicht auf die äußeren Grenzen des vereinzelten Wafers zu erhalten. Solche Informationen können insbesondere für Ausrichtungs- und Positionierzwecke hilfreich sein.
  • In einer Ausführungsform ist die Erfassungseinheit zum Erfassen von elektromagnetischer Strahlung gestaltet, die durch Lücken zwischen jeweils benachbarten, vereinzelten elektronischen Chips des vereinzelten Wafers läuft. Dunkle Abschnitte des Lichtmusters können als vereinzelte Chips oder andere Sektionen des Wafers identifiziert werden, wohingegen helle Abschnitte des Lichtmusters als Lücken dazwischen identifiziert werden können. Dies erlaubt es, potenzielle Probleme bei der Vereinzelungsprozedur zu identifizieren, zum Beispiel fehlerhaft noch verbundene elektronische Chips.
  • In einer Ausführungsform umfasst die Einrichtung eine Ermitteleinheit (zum Beispiel einen Prozessor, wie beispielsweise einen Mikroprozessor oder eine Zentraleinheit (CPU), die zum Ermitteln von Informationen bezüglich mindestens einem von dem vereinzelten Wafer und den elektronischen Chips auf Grundlage der erfassten elektromagnetischen Strahlung gestaltet ist. Um solche Informationen zu ermitteln, kann die Ermitteleinheit Bildverarbeitungsaufgaben durchführen, wie beispielsweise eine Mustererkennung (zum Beispiel zum Identifizieren einzelner elektronischer Chips mit einer bestimmten erwarteten Form und Abmessung, Identifizieren eines Umfangs des vereinzelten Wafers auf Grundlage einer erwarteten Umfangsform beabstandeter elektronischer Chips usw.).
  • In einer Ausführungsform umfasst die Einrichtung eine Ausdehnungseinheit, die zum räumlichen Ausdehnen eines flexiblen Trägers gestaltet ist, der die elektronischen Chips trägt, um dadurch einen Abstand zwischen benachbarten elektronischen Chips während der Inspektion zu vergrößern. Zum Beispiel kann sich der vereinzelte Wafer mit den gegenseitig beabstandeten elektronischen Chips auf einer flexiblen, insbesondere elastischen, Trägerfolie befinden, die zum Vermeiden einer unerwünschten Ablösung elektronischer Chips haftend sein kann. Wenn die Ausdehnungseinheit eine nach außen gerichtete Zugkraft auf solch eine flexible Trägerfolie ausübt, wird sich die Trägerfolie mit den daran angebrachten elektronischen Chips räumlich ausdehnen. Dies wird zu einer Vergrößerung der Lücken zwischen benachbarten elektronischen Chips führen. Wenn die Inspektion auf Grundlage der Rückseitenbeleuchtung und Vorderseitenerfassung der durch die Lücken laufenden elektromagnetischen Strahlung im ausgedehnten Zustand der Trägerfolie und des vereinzelten Wafers durchgeführt wird, kann der Kontrast und daher die Erfassungsgenauigkeit gesteigert werden.
  • In einer Ausführungsform umfasst die Einrichtung den vorstehend beschriebenen Träger zum Tragen der elektronischen Chips und ein Transparentsein für die elektromagnetische Strahlung. Somit können die materielle und die Abmessungsgestaltung der Eigenschaften des Trägers so ausgewählt werden, dass die Hinterlichtstrahlung einer geeigneten Wellenlänge oder eines geeigneten Wellenlängenbereichs fähig ist, sich durch den Träger ohne signifikanten Intensitätsverlust auszubreiten. Zum Beispiel kann die Trägerfolie so dünn sein, dass sie in einem ausreichenden Ausmaß transparent ist, um es der elektromagnetischen Strahlung zu erlauben, die Trägerfolie ohne ausgeprägte Absorption oder Reflexion zu durchlaufen. Vorzugsweise ist das Material des Trägers (zum Beispiel eine Trägerplatte) so ausgewählt, dass es für die verwendete elektromagnetische Strahlung, zum Beispiel Licht, transparent ist. Dies verbessert den Kontrast des erfassten Bildes und somit die Präzision der Inspektion.
  • In einer Ausführungsform ist die Quelle für elektromagnetische Strahlung in den Träger integriert oder an ihm angebracht. Zum Beispiel können organische lichtemittierende Dioden (OLEDs) in solch einen beleuchtenden Träger implementiert werden, zum Beispiel als eine Folie oder Platte gestaltet. Dies erlaubt eine kompakte Gestaltung der Einrichtung. Spezifischer kann es sich bei solch einer beleuchtenden Folie um ein fluoreszierendes Band handeln (das zum Beispiel bei Anlegen eines elektrischen Stroms elektromagnetische Strahlung emittiert). Allgemeiner kann ein Träger (insbesondere eine Trägerfolie) als lichtemittierendes Element oder als Quelle für elektromagnetische Strahlung gestaltet sein.
  • In einer Ausführungsform umfasst die Einrichtung fluoreszierende Tinte, die zum Markieren von mindestens einem Anteil des elektronischen Chips mit einer Ausrichtungsmarkierung aus fluoreszierender Tinte gestaltet ist. Insbesondere ist ein Tintenmarkieren elektronischer Chips für solche elektronischen Chips möglich, die als Ausschuss oder Defektteil identifiziert wurden. Durch Markieren mit fluoreszierender Tinte von solchen elektronischen Chips kann ein entsprechender elektronischer Chip mit der Inspektionseinrichtung identifiziert werden.
  • In einer Ausführungsform umfasst das Verfahren ein Erfassen von elektromagnetischer Strahlung, die von der ersten Hauptoberfläche durch den vereinzelten Wafer zur zweiten Hauptoberfläche gelaufen ist. In der Einrichtung kann die Erfassungseinheit entsprechend gestaltet sein. Durch solch eine Architektur des Anordnens der Quelle für elektromagnetische Strahlung und der Erfassungseinheit derart, dass sie zu gegenüberliegenden Hauptoberflächen des vereinzelten Wafers weisen, wird unter Umständen nur durch den vereinzelten Wafer laufende elektromagnetische Strahlung erfasst, was einen hohen Kontrast und folglich eine hohe Auflösung sicherstellt.
  • In einer Ausführungsform umfasst das Verfahren ein Ermitteln von Informationen bezüglich des vereinzelten Wafers und/oder des elektronischen Chips auf Grundlage der erfassten elektromagnetischen Strahlung. Insbesondere können Informationen in Hinsicht auf die gegenseitige Anordnung der einzelnen elektronischen Chips in Hinsicht aufeinander abgeleitet werden.
  • In einer Ausführungsform umfassen die ermittelten Informationen einen Abstand zwischen benachbarten elektronischen Chips in mindestens einer Richtung. Insbesondere kann die Abmessung einer Lücke zwischen benachbart angeordneten elektronischen Chips entlang einer oder zweier (insbesondere senkrechten) Richtungen ermittelt werden.
  • In einer Ausführungsform umfassen die ermittelten Informationen eine Abmessung von mindestens einem Anteil der elektronischen Chips in mindestens einer Richtung. Insbesondere kann die Abmessung eines elektronischen Chips entlang einer oder zweier (insbesondere senkrechter) Richtungen ermittelt werden.
  • In einer Ausführungsform umfassen die ermittelten Informationen das Vorhandensein von mindestens einer Region fehlender Vereinzelung, in der benachbarte elektronische Chips nicht vereinzelt wurden. Zum Beispiel kann es im Fall eines Ausfalls eines Sägeblattes geschehen, dass zwei benachbart angeordnete Zeilen von elektronischen Chips unbeabsichtigt miteinander verbunden bleiben, anstatt voneinander getrennt zu werden. In solch einem Fall kann die Abmessung der elektronischen Chips als im Wesentlichen das Zweifache einer erwarteten Abmessung erkannt werden. Dies ermöglicht es der Einrichtung, ein Ereignis auszulösen, zum Beispiel einen Alarm, eine Nachbearbeitung des nicht ordnungsgemäß vereinzelten Wafers, eine Klassifizierung der entsprechenden Wafer-Sektion als fehlerhaft oder Ausschuss usw.
  • In einer Ausführungsform umfassen die ermittelten Informationen eine Anzahl und/oder eine Position von einer oder mehreren Ausrichtungsmarkierungen auf mindestens einem Anteil der elektronischen Chips. Zum Beispiel kann die Positionierung von einem oder mehreren Referenzbauteilen (z. B. einem elektronischen Chip mit einer Spiegeloberfläche usw.) des vereinzelten Wafers erfasst werden.
  • In einer Ausführungsform umfassen die ermittelten Informationen eine Position von mindestens einem der elektronischen Chips. Dies erhöht die Genauigkeit einer nachfolgenden Greifprozedur, zum Beispiel zum Kapseln einzelner elektronischer Chips für die Ausbildung bereits fertiggestellter Packungen.
  • In einer Ausführungsform umfassen die ermittelten Informationen eine Kennzeichnung eines äußeren Randes von mindestens einem Anteil des vereinzelten Wafers. Diese Informationen können für Ausrichtungszwecke verwendet werden.
  • In einer Ausführungsform ist es auch möglich, weitere elektrische Schaltlogik zu implementieren. Es ist möglich, einen Schiebekontakt, einen Steckkontakt, eine kabelgeführte Schaltlogik, eine Leiterplatte usw. zu verwenden.
  • In einer Ausführungsform handelt es sich bei dem elektronischen Chip um einen Leistungshalbleiterchip. Solch ein Leistungshalbleiterchip kann darin integriert ein oder mehrere Elemente integrierter Schaltungen, wie beispielsweise Transistoren (zum Beispiel Feldeffekttransistoren wie Metall-Oxid-Halbleiter-Feldeffekttransistoren und/oder Bipolartransistoren, wie beispielsweise Bipolartransistoren mit isolierter Gate-Elektrode) und/oder Dioden besitzen. Schaltzwecke sind beispielhafte Anwendungen, die mit solchen Elementen integrierter Schaltungen bereitgestellt werden können. Beispielsweise kann solch ein weiteres Element integrierter Schaltungen einer Leistungshalbleitervorrichtung in einer Halbbrücke oder einer Vollbrücke integriert sein. Automobilanwendungen sind beispielhafte Anwendungen.
  • Der eine oder die mehreren Halbleiterchips können mindestens eines aus der Gruppe umfassen, bestehend aus einer Diode und einem Transistor, insbesondere einem Bipolartransistor mit isolierter Gate-Elektrode. Zum Beispiel können der eine oder die mehreren elektronischen Chips als Halbleiterchips für Leistungsanwendungen zum Beispiel im Automobilbereich verwendet werden. In einer Ausführungsform kann mindestens ein Halbleiterchip eine Logik-IC oder einen Halbleiterchip für HF-Leistungsanwendungen umfassen. In einer bestimmten Ausführungsform können der eine oder die mehreren Halbleiterchips als ein oder mehrere Sensoren oder Aktoren in mikroelektromechanischen Systemen (MEMS) verwendet werden, zum Beispiel als Drucksensoren oder Beschleunigungssensoren.
  • Als Substrat oder Wafer für die Halbleiterchips kann ein Halbleitersubstrat, vorzugsweise ein Siliziumsubstrat, verwendet werden. Alternativ dazu kann ein Siliziumoxid oder ein anderes Isolatorsubstrat bereitgestellt werden. Es ist auch möglich, ein Germaniumsubstrat oder ein III-V-Halbleiter-Material zu implementieren. Zum Beispiel können Ausführungsbeispiele in der GaN- oder SiC-Technologie implementiert werden.
  • Die vorstehenden und weitere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden anhand der folgenden Beschreibung und der angehängten Ansprüche in Verbindung mit den begleitenden Zeichnungen ersichtlich, in denen gleiche Teile oder Elemente mit gleichen Bezugsziffern bezeichnet sind.
  • Figurenliste
  • Die begleitenden Zeichnungen, die eingeschlossen sind, um ein weitergehendes Verständnis von Ausführungsbeispielen der Erfindung bereitzustellen, und die einen Anteil der Patentschrift bilden, veranschaulichen Ausführungsbeispiele der Erfindung.
  • In den Zeichnungen:
    • zeigt 1 eine Draufsicht eines vereinzelten Wafers, der bereits in eine Mehrzahl von elektronischen Chips vereinzelt ist und durch ein Verfahren gemäß einem Ausführungsbeispiel der Erfindung inspiziert wird;
    • zeigt 2 eine Querschnittsansicht einer Einrichtung zum Inspizieren des vereinzelten Wafers gemäß 1, der aus der Mehrzahl von bereits vereinzelten elektronischen Chips zusammengesetzt ist, durch Rückseitenbeleuchtung gemäß einem Ausführungsbeispiel der Erfindung;
    • zeigt 3 eine Draufsicht eines vereinzelten Wafers, der bereits in eine Mehrzahl von elektronischen Chips vereinzelt ist und durch ein Verfahren gemäß einem Ausführungsbeispiel der Erfindung inspiziert wird;
    • zeigt 4 eine Querschnittsansicht einer Einrichtung zum Inspizieren des vereinzelten Wafers gemäß 3, der aus der Mehrzahl von bereits vereinzelten elektronischen Chips zusammengesetzt ist, durch Rückseitenbeleuchtung gemäß einem weiteren Ausführungsbeispiel der Erfindung;
    • zeigt 5 eine Draufsicht eines vereinzelten Wafers, der bereits in eine Mehrzahl von elektronischen Chips mit Tintenmarkierungen vereinzelt ist und durch ein Verfahren gemäß einem Ausführungsbeispiel der Erfindung inspiziert wird;
    • zeigt 6 eine Querschnittsansicht einer Einrichtung zum Inspizieren des vereinzelten Wafers gemäß 5, der aus der Mehrzahl von bereits vereinzelten elektronischen Chips zusammengesetzt ist, durch Rückseitenbeleuchtung gemäß noch einem weiteren Ausführungsbeispiel der Erfindung.
  • Detaillierte Beschreibung von Ausführungsbeispielen
  • Die Veranschaulichung in der Zeichnung ist schematisch und nicht maßstabsgetreu.
  • Bevor Ausführungsbeispiele unter Bezugnahme auf die Figuren detaillierter beschrieben werden, werden einige allgemeine Überlegungen zusammengefasst, auf deren Grundlage die Ausführungsbeispiele entwickelt wurden.
  • Gemäß einem Ausführungsbeispiel der Erfindung wird eine Hintergrundbeleuchtung von vereinzelten elektronischen Chips zu Kontrollzwecken nach einer Vereinzelung aus einem Wafer durchgeführt.
  • Für separierte elektronische Chips oder Bauteile auf einem Träger (zum Beispiel einer Sägefolie) stellt es derzeit eine Herausforderung dar, zuverlässig und automatisch Informationen zu ermitteln, die Ränder usw. angeben. Strukturen und unterschiedliche Materialien machen es zusätzlich schwierig, solche Informationen auf der Vorderseite oder der Rückseite eines vereinzelten Wafers zuverlässig zu identifizieren.
  • Ein Ausführungsbeispiel der Erfindung überwindet diesen herkömmlichen Nachteil durch Ausführen von Hintergrundbeleuchtung des vereinzelten Wafers zur optischen Kontrolle nach der Vereinzelung in elektronische Chips. Dies erlaubt es, eine Chipranderkennung zu verbessern. Es ist auch möglich, Chipabstände und/oder Chipabmessungen nach der Separierung automatisch zu überwachen. Zudem kann eine Separierungsrate (d. h. betreffend, ob alle elektronischen Chips ordnungsgemäß vereinzelt wurden) automatisch kontrolliert werden. Des Weiteren ist es möglich, schnell die Position der elektronischen Chips auf einem Trägerrahmen oder einer Trägerfolie für unterschiedliche nachfolgende Prozeduren zu ermitteln (wie beispielsweise eine automatische optische Inspizierung, Rahmenkontrolleur usw.). Zudem ist ein Ermitteln der Position und ein Kontrollieren der Anzahl von Tintenpunkten eines separierten Wafers sowie eine Kontrolle der Tintenpunktposition auf einem Chip möglich (wie beispielsweise eine automatische optische Inspektion, Versehen von Rahmen mit Tinte).
  • Die Adaption der Beleuchtungsarchitektur gemäß einem Ausführungsbeispiel der Erfindung, d. h. die Implementierung einer Hintergrundbeleuchtung (die zum Beispiel in einer Aufnahme wie beispielsweise einem Träger angeordnet ist) hat sich als höchst vorteilhaft herausgestellt. Dementsprechend kann der separierte Wafer von einer Unterseite aus beleuchtet werden, sodass jeder Einfluss von der Vorderseite ausgeschlossen werden kann. Allgemeiner macht es ein Ausführungsbeispiel der Erfindung möglich, einen Körper von einer Rückseite aus zu beleuchten und geometrische Abmessungen unter Verwendung von optischer Bilderkennung zu identifizieren. Eine Erfassung von der gegenüberliegenden Seite aus hat sich als möglich erwiesen, ohne Einflüsse von Oberflächenmerkmalen des beleuchteten Körpers, d. h. eines separierten Wafers, zu stören.
  • 1 zeigt eine Draufsicht eines Wafers 100, der hier als ein bereits bearbeiteter Halbleiterwafer mit darin integrierten Elementen integrierter Schaltungen ausgebildet ist. Im Zustand des in 1 gezeigten Wafers 100 wurde er bereits durch Sägen in eine Mehrzahl von elektronischen Chips 102 vereinzelt. Durch eine in 2 gezeigte Einrichtung 200 können die einzelnen elektronischen Chips 102 des vereinzelten Wafers 100 gemäß einer Ausführungsform der Erfindung geometrisch inspiziert werden.
  • Wie 1 zu entnehmen ist, sind als ein Ergebnis der Vereinzelung Leerräume oder Lücken 104 zwischen benachbart angeordneten elektronischen Chips 102 ausgebildet. In der gezeigten Ausführungsform weisen die Lücken 104 dieselbe vertikale und horizontale Ausdehnung auf, d. h. d, wobei die vertikale und horizontale Ausdehnung auch unterschiedlich sein können und die Lücken 104 unterschiedliche Werte für unterschiedliche Sektionen des vereinzelten Wafers 100 besitzen können. Des Weiteren haben die elektronischen Chips 102 dieselbe vertikale und horizontale Abmessung, d. h. L, wobei die vertikale und die horizontale Abmessung auch unterschiedlich sein können. 1 zeigt auch eine Wafer-Sektion mit einer fehlerhaften Region fehlender Vereinzelung 106, in der benachbarte elektronische Chips 102 zum Beispiel aufgrund eines Bruchs eines Sägeblattes, das zum Sägen des Wafers 100 verwendet wird, nicht vereinzelt wurden. Obwohl die einzelnen Chips 102 aus dem zuvor integralen Wafer 100 vereinzelt wurden, ist ihre Anordnung noch in Übereinstimmung mit der vorherigen Wafer-Form oder Wafer-Geometrie, da sich die elektronischen Chips 102 auf einem gemeinsamen Träger 216 befinden können, wie in 2 gezeigt.
  • 2 zeigt eine Querschnitts- oder Seitenansicht einer Einrichtung 200 zum Inspizieren des vereinzelten Wafers 100 gemäß 1, der aus der Mehrzahl von bereits vereinzelten elektronischen Chips 102 zusammengesetzt ist, durch Rückseitenbeleuchtung mit Licht gemäß einem Ausführungsbeispiel der Erfindung.
  • Die Einrichtung 200 ist zum einzelnen Inspizieren von jedem oder einem Anteil der Mehrzahl von elektronischen Chips 102 gestaltet, die aus dem zuvor integral ausgebildeten Wafer 100 vereinzelt sind. Durch diese Inspektion können geometrische Informationen abgeleitet werden, die einzelne oder Gruppen der elektronischen Chips 102 kennzeichnen. Die Einrichtung 200 umfasst eine Quelle für elektromagnetische Strahlung 202, die hier als zweidimensionales Array von Elementen für elektromagnetische Strahlung 212 gestaltet ist. Die Elemente für elektromagnetische Strahlung 212 sind hier als komplanare lichtemittierende Dioden ausgeführt, die in gleichen Abständen gemäß einem regelmäßigen Muster in einer Ebene senkrecht zur Papierebene von 2 angeordnet sind, um eine im Wesentlichen homogene Beleuchtung der unteren Seite der matrixartigen Anordnung der elektronischen Chips 102 zu erhalten. Die Quelle für elektromagnetische Strahlung 202 ist somit zum Beleuchten von im Wesentlichen einer gesamten ersten Hauptoberfläche 204 (gemäß 2 eine untere Oberfläche) der elektronischen Chips 102 des vereinzelten Wafers 100 mit elektromagnetischer Strahlung, in der gezeigten Ausführungsform mit sichtbaren Licht, angeordnet und gestaltet.
  • Eine Erfassungseinheit 206, wie beispielsweise eine Kamera (zum Beispiel eine CMOS-Kamera oder CCD-Kamera) ist so angeordnet, dass sie zu einer zweiten Hauptoberfläche 208 (eine obere Oberfläche gemäß 2) der elektronischen Chips 100 des vereinzelten Wafers 100 weist. Die zweite Hauptoberfläche 208 liegt der ersten Hauptoberfläche 204 gegenüber. Spezifischer ist die Erfassungseinheit 206 zum Erfassen von elektromagnetischer Strahlung gestaltet, die durch die Lücken 104 zwischen benachbarten vereinzelten elektronischen Chips 102 des vereinzelten Wafers 100 läuft. Somit kann die Erfassungseinheit 206 ein zweidimensionales Bild der zweiten Hauptoberfläche 208 der noch waferartig angeordneten elektronischen Chips 102 aufnehmen.
  • Das Funktionsprinzip der Einrichtung 200 ist daher eine Rückseitenbeleuchtung der ersten Hauptoberfläche 204 durch eine Quelle für elektromagnetische Strahlung 202, die so angeordnet ist, dass sie zur ersten Hauptoberfläche 204 weist, in Kombination mit einer Vorderseitenerfassung von elektromagnetischer Strahlung, die durch die Anordnung der elektronischen Chips 102 läuft (die sich insbesondere nur durch die Lücken 104 zwischen den lichtabsorbierenden elektronischen Chips 102 ausbreitet). Letzteres wird dadurch erreicht, dass die Erfassungseinheit 206 zur zweiten Hauptoberfläche 208 weisend angeordnet ist. In anderen Worten beruht die Überwachungsarchitektur gemäß einem Ausführungsbeispiel der Erfindung auf einer Transmissionsmessung anstatt auf einer Reflexionsmessung. Somit umfasst das ausgeführte Inspektionsverfahren ein Erfassen von elektromagnetischer Strahlung, die von der ersten Hauptoberfläche 204 durch die Lücken 104 innerhalb des vereinzelten Wafers 100 zur zweiten Hauptoberfläche 208 gelaufen ist. Durch Vornehmen dieser Maßnahme wird ein Bild mit einem hohen Kontrast erhalten, das nicht durch etwaige Strukturen gestört wird, die auf einer der Hauptoberflächen 204, 208 der elektronischen Chips 102 ausgebildet sein können, die dem separierten Wafer 100 zugewiesen sind.
  • Des Weiteren umfasst die Einrichtung 100 eine Aufnahme 210, die als Chuck bezeichnet werden kann und die so gestaltet ist, dass der vereinzelte Wafer 100 auf oder über der Aufnahme 210 montierbar ist. In der gezeigten Ausführungsform sind die elektronischen Chips 102 nach oben weisend auf der Aufnahme 210 montiert, d.h. mit ihren aktiven Regionen zur Erfassungseinheit 206 weisend anstatt zur Quelle für elektromagnetische Strahlung 202 weisend. Der Begriff „aktive Region“ kann einen Oberflächenhalbleiterabschnitt der elektronischen Chips 102 bezeichnen, in dem ein oder mehrere Elemente integrierter Schaltungen ausgebildet sind, wie beispielsweise Transistoren, Dioden usw., und der metallisiert sein kann. Eine Oberflächenmetallisierung kann als ein oder mehrere Chipfelder auf der aktiven Region bereitgestellt sein. Es ist jedoch auch möglich, dass die elektronischen Chips 102 nach unten weisend montiert sind, d. h. mit ihrer aktiven Region zur Quelle für elektromagnetische Strahlung 202 weisend anstatt zur Erfassungseinheit 206 weisend. Bei der Aufnahme 210 kann es sich um denselben Prozess-Chuck handeln, auf dem sich der Wafer 100 während der Vereinzelung durch Sägen befindet, oder auch nicht. Die Aufnahme 210 umfasst eine plattenförmige Unterwand 220, die integral mit einer vertikal hervorstehenden ringförmigen Seitenwand 222 verbunden ist. Gemäß 2 ist die Quelle für elektromagnetische Strahlung 202 innerhalb eines durch die Aufnahme 210 definierten Beherbergungsvolumens 224 angeordnet.
  • Die Einrichtung 200 umfasst darüber hinaus einen Träger 216 zum Tragen der elektronischen Chips 102 und zum mindestens teilweisen Transparentsein für die elektromagnetische Strahlung. In der gezeigten Ausführungsform handelt es sich bei dem Träger 216 um eine transparente Glasplatte, die einen Vakuumkanal (nicht gezeigt) zum Halten des Wafers 100/dessen elektronischer Chips 102 durch eine Vakuumsaugkraft einschließen kann. Spezifischer kann die Glasplatte auf ihrer oberen Oberfläche mit Nuten in Fluidkommunikation mit einem inneren Kanal innerhalb der Glasplatte zum Bereitstellen der Vakuumsaugkraft von einem Äußeren der Glasplatte bereitgestellt sein.
  • Des Weiteren umfasst die Einrichtung 100 eine Ermitteleinheit 214 (die als ein Prozessor gestaltet sein kann), die zum Ermitteln von Informationen bezüglich der elektronischen Chips 102 des vereinzelten Wafers 100 auf Grundlage der erfassten elektromagnetischen Strahlung gestaltet ist, d. h. auf Grundlage der an die Ermitteleinheit 214 durch die Erfassungseinheit 206 übermittelten Bilddaten. Somit können der Ermitteleinheit 214 von der Erfassungseinheit 206 die Daten bezüglich des oder der erfassten Bilder geliefert werden. Die Ermitteleinheit 214 kann Bildverarbeitungsaufgaben, wie beispielsweise eine Mustererkennung, ausführen, um Merkmale zu ermitteln, welche die Anordnung der elektronischen Chips 102 als ein Ganzes und/oder in Beziehung zueinander geometrisch kennzeichnen. Die Ermitteleinheit 214, die Erfassungsdaten aus der Erfassungseinheit 206 bewertet, ist daher fähig, Informationen bezüglich des vereinzelten Wafers 100 und/oder der elektronischen Chips 102 auf Grundlage der erfassten elektromagnetischen Strahlung zu ermitteln. Diese ermittelten Informationen können den Wert des Abstandes d zwischen benachbarten elektronischen Chips 102 in einer oder zwei orthogonalen Richtungen umfassen. Zusätzlich oder alternativ dazu können die ermittelten Informationen die Abmessung L der elektronischen Chips 102 in einer oder zwei orthogonalen Richtungen umfassen. Des Weiteren können die ermittelten Informationen eine Identifizierung des Vorhandenseins oder auch des Ortes der vorstehend beschriebenen Region fehlender Vereinzelung 106 umfassen, in der benachbarte Chips 102 aufgrund eines Fehlers in der Vereinzelungsprozedur nicht vereinzelt wurden. Es ist auch möglich, dass die ermittelten Informationen eine absolute oder eine relative (d. h. bezüglich einer Referenz) Position eines jeweiligen der elektronischen Chips 102 umfassen.
  • Die in 1 und 2 gezeigte Ausführungsform betrifft eine automatische Kontrolle der Separationsrate. Die Aufnahme 210 oder der Chuck ist gemäß einer Hintergrundbeleuchtungsarchitektur durch LEDs als die Quelle für elektromagnetische Strahlung 202 implementiert. Diese Architektur macht es möglich, Einflüsse der Oberfläche des inspizierten separierten Wafers 100 auf die Ermittlung der erwähnten Informationen auszuschließen. Somit wird es mit hoher Genauigkeit möglich, nicht-separierte elektronische Chips 102 automatisch zu ermitteln und zu kartieren, nur teilweise separierte elektronische Chips 102 automatisch zu ermitteln und zu kartieren (siehe Region fehlender Vereinzelung 106), schnell und präzise die Position einzelner elektronischer Chips 102 auf der Aufnahme 210 zu ermitteln (Vor-Ausrichtung) und eine mühsame vollständige manuelle Inspektion durch einen Bediener entbehrlich zu machen. Die Einrichtung 200 gemäß 2 kann zur automatischen optischen Inspektion verwendet werden.
  • 3 zeigt eine Draufsicht eines vereinzelten Wafers 100, der bereits in eine Mehrzahl von elektronischen Chips 102 vereinzelt ist und durch ein Verfahren gemäß einem Ausführungsbeispiel der Erfindung inspiziert wird.
  • 4 zeigt eine Querschnittsansicht einer Einrichtung 200 zum Inspizieren des vereinzelten Wafers 100 gemäß 3, der aus der Mehrzahl von bereits vereinzelten elektronischen Chips 102 zusammengesetzt ist, durch Rückseitenbeleuchtung gemäß einem weiteren Ausführungsbeispiel der Erfindung.
  • Ein Unterschied zwischen der in 4 gezeigten Einrichtung 200 verglichen mit der in 2 gezeigten Einrichtung 200 liegt darin, dass gemäß 4 der Träger 216 nicht als eine optisch transparente starre Platte, sondern im Gegensatz hierzu durch eine flexible, haftende und optisch transparente Trägerfolie als ein flexibler Träger 402 implementiert ist.
  • Zum Beispiel kann der flexible Träger 402 als eine lichtdurchlässige Folie mit einer Stärke in einem Bereich zwischen 90 µm und 120 µm gestaltet sein, die zum Beispiel aus Polyvinylchlorid oder Polyolefin hergestellt ist. Diese Trägerfolie wirkt funktional mit einer Ausdehnungseinheit 400 zusammen, die sich auf der Aufnahme 210 befindet oder einen Anteil davon bildet und zum räumlichen Ausdehnen (in einer horizontalen Ebene, in der die elektronischen Chips 102 angeordnet sind) des flexiblen Trägers 402 gestaltet ist, der die elektronischen Chips 102 trägt. Dadurch ist es möglich, während der Inspektion den Abstand d zwischen benachbarten elektronischen Chips 102 temporär zu vergrößern. Dies erhöht die Genauigkeit der abgeleiteten Informationen. Somit wird gemäß 4 ein Chuck mit Ausdehnungsfunktion bereitgestellt.
  • Die Einrichtung 200 gemäß 4 kann zur Prozesssteuerung nach einer Vereinzelung verwendet werden. Insbesondere kann mit der Einrichtung 200 gemäß 4 eine Erfassung einer Fehlausrichtung einer Sägespur ausgeführt werden.
  • 5 zeigt eine Draufsicht eines Wafers 100, der bereits in eine Mehrzahl von elektronischen Chips 102 vereinzelt ist, von denen manche mit Tinten-Ausrichtungsmarkierungen 500 bereitgestellt sind, und durch ein Verfahren gemäß einem Ausführungsbeispiel der Erfindung inspiziert wird. Wie aus 5 entnommen werden kann, wurden einige der elektronischen Chips 102 mit einem entsprechenden Punkt aus fluoreszierender Tinte als eine jeweilige fluoreszierende Ausrichtungsmarkierung 500 des jeweiligen elektronischen Chips 102 markiert. Zum Beispiel können die elektronischen Chips 102, die als fehlerhaft oder Ausschuss identifiziert wurden, mit solch einer Ausrichtungsmarkierung 500 markiert werden.
  • 6 zeigt eine Querschnittsansicht einer Einrichtung 200 zum Inspizieren des vereinzelten Wafers 100 gemäß 5, der aus der Mehrzahl von bereits vereinzelten elektronischen Chips 102 zusammengesetzt ist, durch Rückseitenbeleuchtung gemäß noch einem weiteren Ausführungsbeispiel der Erfindung.
  • Die Ausführungsform gemäß 6 entspricht der Ausführungsform gemäß 4. Gemäß 6 ist jedoch die Ermitteleinheit 214 zusätzlich zum Ermitteln einer Anzahl und/oder einer jeweiligen Position der Ausrichtungsmarkierungen 500 auf manchen der elektronischen Chips 102 gestaltet. Dies kann durch eine Mustererkennung erfolgen. Die Einrichtung 200 gemäß 6 kann daraufhin inspizieren, ob die korrekten elektronischen Chips 102 mit Tinte versehen sind, und ob eine Tintenposition korrekt ist usw. Zusätzlich zu den Informationen, die gemäß der Ausführungsform von 3 und 4 ermittelt werden können, ist es mit der Ausführungsform gemäß 5 und 6 möglich, schnell eine Positionskontrolle der elektronischen Chips 102 mit der Tinten-Ausrichtungsmarkierung 500 auszuführen und die Position mit einer elektronischen Karte zu vergleichen, eine Anzahlkontrolle der elektronischen Chips 102 mit der Tinten-Ausrichtungsmarkierung 500 auszuführen und die Anzahl mit einer elektronischen Karte zu vergleichen und/oder rasch die Position der Tinten-Ausrichtungsmarkierung 500 und eines elektronischen Chips 102 zu ermitteln.
  • In jeder der beschriebenen Ausführungsformen ist es möglich, zusätzlich oder alternativ dazu eine Randerkennung des Wafers 100 und/oder dessen elektronischer Chips 102 auszuführen, zum Beispiel zu Ausrichtungszwecken.
  • Es sollte beachtet werden, dass der Begriff „umfassend“ andere Elemente oder Merkmale nicht ausschließt, und dass „ein“ oder „eine“ sowie deren Deklinationen eine Mehrzahl nicht ausschließen. Es können auch Elemente kombiniert werden, die in Zusammenhang mit unterschiedlichen Ausführungsformen beschrieben werden. Es sollte ebenfalls beachtet werden, dass Bezugszeichen nicht als den Umfang der Ansprüche einschränkend zu betrachten sind. Darüber hinaus soll der Umfang der vorliegenden Anmeldung nicht auf die bestimmten, in der Patentschrift beschriebenen Ausführungsformen des Prozesses, der Maschine, Herstellungsweise, gegenständlichen Zusammensetzung, Mittel, Verfahren und Schritte beschränkt sein. Dementsprechend sollen die angehängten Ansprüche in ihrem Umfang solche Prozesse, Maschinen, Herstellungsweisen, gegenständliche Zusammensetzungen, Mittel, Verfahren oder Schritte einschließen.

Claims (19)

  1. Einrichtung (200) zum Inspizieren einer Mehrzahl von elektronischen Chips (102), die aus einem Wafer (100) vereinzelt sind, wobei die Einrichtung (200) umfasst: • eine Quelle für elektromagnetische Strahlung (202), die zum Beleuchten von mindestens einem Anteil einer ersten Hauptoberfläche (204) des vereinzelten Wafers (100) mit elektromagnetischer Strahlung angeordnet und gestaltet ist; • eine Erfassungseinheit (206), die zum Erfassen von elektromagnetischer Strahlung von einer Seite gestaltet ist, die zu einer zweiten Hauptoberfläche (208) des vereinzelten Wafers (100) weist und der ersten Hauptoberfläche (204) gegenüberliegt; • eine Ausdehnungseinheit (400), die zum räumlichen Ausdehnen eines flexiblen Trägers (402) gestaltet ist, der die elektronischen Chips (102) trägt, um dadurch einen Abstand (d) zwischen benachbarten elektronischen Chips (102) während des Inspizierens zu vergrößern.
  2. Einrichtung (200) nach Anspruch 1, umfassend eine Aufnahme (210), die so gestaltet ist, dass der Wafer (100) auf oder über der Aufnahme (210) montierbar ist.
  3. Einrichtung (200) nach Anspruch 2, wobei die Quelle für elektromagnetische Strahlung (202) auf und/oder in der Aufnahme (210) angeordnet ist.
  4. Einrichtung (200) nach einem der Ansprüche 1 bis 3, wobei die Quelle für elektromagnetische Strahlung (202) mindestens eines aus der Gruppe bestehend aus einem zweidimensionalen Array von Elementen für elektromagnetische Strahlung (212) und einer elektromagnetische Strahlung emittierenden Schicht, umfasst.
  5. Einrichtung (200) nach einem der Ansprüche 1 bis 4, wobei die Quelle für elektromagnetische Strahlung (202) mindestens eine lichtemittierende Diode umfasst.
  6. Einrichtung (200) nach einem der Ansprüche 1 bis 5, wobei die Erfassungseinheit (206) zum Erfassen von elektromagnetischer Strahlung entlang von mindestens einem Anteil eines Umfangsrandes (702) des vereinzelten Wafers (100) gestaltet ist.
  7. Einrichtung (200) nach einem der Ansprüche 1 bis 6, wobei die Erfassungseinheit (206) zum Erfassen von elektromagnetischer Strahlung gestaltet ist, die durch Lücken (104) zwischen jeweilig benachbarten vereinzelten elektronischen Chips (102) des Wafers (100) läuft.
  8. Einrichtung (200) nach einem der Ansprüche 1 bis 7, umfassend eine Ermitteleinheit (214), die zum Ermitteln von Informationen bezüglich mindestens einem aus der Gruppe bestehend aus mindestens einem Anteil des vereinzelten Wafers (100) und mindestens einem Anteil der elektronischen Chips (102), auf Grundlage der erfassten elektromagnetischen Strahlung, gestaltet ist.
  9. Einrichtung (200) nach einem der Ansprüche 1 bis 8, umfassend einen Träger (216) zum Tragen der elektronischen Chips (102) und zum mindestens teilweisen Transparentsein für die elektromagnetische Strahlung.
  10. Einrichtung (200) nach Anspruch 9, wobei die Quelle für elektromagnetische Strahlung (202) in dem Träger (216) integriert oder an diesem angebracht ist.
  11. Verfahren zum Inspizieren einer Mehrzahl von elektronischen Chips (102), die aus einem Wafer (100) vereinzelt sind, wobei das Verfahren umfasst: • Beleuchten von mindestens einem Anteil einer ersten Hauptoberfläche (204) des vereinzelten Wafers (100) mit elektromagnetischer Strahlung; • Erfassen von elektromagnetischer Strahlung von einer Seite, die zu einer zweiten Hauptoberfläche (208) des vereinzelten Wafers (100) weist und der ersten Hauptoberfläche (204) gegenüberliegt; • räumliches Ausdehnen eines flexiblen Trägers (402), der die elektronischen Chips (102) trägt, mittels einer Ausdehnungseinheit (400), um dadurch einen Abstand (d) zwischen benachbarten elektronischen Chips (102) während des Inspizierens zu vergrößern.
  12. Verfahren nach Anspruch 11, wobei das Verfahren ein Ermitteln von Informationen bezüglich mindestens einem aus der Gruppe bestehend aus mindestens einem Anteil des vereinzelten Wafers (100) und mindestens einem Anteil der elektronischen Chips (102), auf Grundlage der erfassten elektromagnetischen Strahlung umfasst.
  13. Verfahren nach Anspruch 12, wobei die ermittelten Informationen Informationen umfassen, die einen Abstand (d) zwischen benachbarten elektronischen Chips (102) in mindestens einer Richtung angeben.
  14. Verfahren nach Anspruch 12 oder 13, wobei die ermittelten Informationen Informationen umfassen, die eine Abmessung (L) von mindestens einem Anteil der elektronischen Chips (102) in mindestens einer Richtung angeben.
  15. Verfahren nach einem der Ansprüche 12 bis 14, wobei die ermittelten Informationen eine Identifikation von mindestens einer Region fehlender Vereinzelung (106) umfassen, in der benachbarte elektronische Chips (102) nicht vereinzelt wurden.
  16. Verfahren nach einem der Ansprüche 12 bis 15, wobei die ermittelten Informationen Informationen umfassen, die eine Anzahl von Ausrichtungsmarkierungen (500), die insbesondere aus Tinte hergestellt sind, weiter insbesondere aus fluoreszierender Tinte hergestellt sind, auf mindestens einem Anteil der elektronischen Chips (102) umfassen.
  17. Verfahren nach einem der Ansprüche 12 bis 16, wobei die ermittelten Informationen Informationen umfassen, die eine Position von mindestens einem der elektronischen Chips (102) angeben.
  18. Verfahren nach einem der Ansprüche 12 bis 17, wobei die ermittelten Informationen Informationen umfassen, die eine Position von mindestens einer Ausrichtungsmarkierung (500), die insbesondere aus Tinte hergestellt ist, weiter insbesondere aus fluoreszierender Tinte hergestellt ist, auf mindestens einem Anteil der elektronischen Chips (102) umfassen.
  19. Verfahren nach einem der Ansprüche 12 bis 18, wobei das Verfahren ein Erfassen von elektromagnetischer Strahlung umfasst, die von der ersten Hauptoberfläche (204) durch den vereinzelten Wafer (100) zur zweiten Hauptoberfläche (208) gelaufen ist.
DE102016101452.4A 2016-01-27 2016-01-27 Inspektion elektronischer Chips durch Rückseitenbeleuchtung Active DE102016101452B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102016101452.4A DE102016101452B4 (de) 2016-01-27 2016-01-27 Inspektion elektronischer Chips durch Rückseitenbeleuchtung
US15/417,618 US10388610B2 (en) 2016-01-27 2017-01-27 Electronic chip inspection by backside illumination

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102016101452.4A DE102016101452B4 (de) 2016-01-27 2016-01-27 Inspektion elektronischer Chips durch Rückseitenbeleuchtung

Publications (2)

Publication Number Publication Date
DE102016101452A1 DE102016101452A1 (de) 2017-07-27
DE102016101452B4 true DE102016101452B4 (de) 2018-10-11

Family

ID=59295810

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016101452.4A Active DE102016101452B4 (de) 2016-01-27 2016-01-27 Inspektion elektronischer Chips durch Rückseitenbeleuchtung

Country Status (2)

Country Link
US (1) US10388610B2 (de)
DE (1) DE102016101452B4 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9965848B2 (en) * 2015-12-23 2018-05-08 Kla-Tencor Corporation Shape based grouping
JP6983633B2 (ja) 2017-11-24 2021-12-17 浜松ホトニクス株式会社 ウェハの検査方法、及びウェハ
JP6965734B2 (ja) * 2017-12-26 2021-11-10 株式会社デンソー 外観検査装置
JP2023148394A (ja) * 2022-03-30 2023-10-13 東京エレクトロン株式会社 検査装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004015326A1 (de) * 2004-03-30 2005-10-20 Leica Microsystems Vorrichtung und Verfahren zur Inspektion eines Halbleiterbauteils
DE102007006525A1 (de) * 2007-02-06 2008-08-14 Basler Ag Verfahren und Vorrichtung zur Detektierung von Defekten
DE202015103521U1 (de) * 2015-07-03 2015-07-21 Spa Software Entwicklungs Gmbh Vorrichtung zur optischen Wafer-Inspektion
US20150204800A1 (en) * 2014-01-23 2015-07-23 Youn-Jo Mun Surface inspection apparatus for semiconductor chips

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4744550A (en) * 1986-04-24 1988-05-17 Asm America, Inc. Vacuum wafer expander apparatus
US6324298B1 (en) * 1998-07-15 2001-11-27 August Technology Corp. Automated wafer defect inspection system and a process of performing such inspection
US7629993B2 (en) * 2002-09-30 2009-12-08 Rudolph Technologies, Inc. Automated wafer defect inspection system using backside illumination
TWI342043B (en) * 2005-08-30 2011-05-11 Camtek Ltd A pipelined inspection system and method for inspecting a diced wafer
US7564544B2 (en) * 2006-03-22 2009-07-21 3i Systems Corporation Method and system for inspecting surfaces with improved light efficiency
KR20080015363A (ko) * 2006-08-14 2008-02-19 야마하 가부시키가이샤 웨이퍼 및 반도체 소자의 검사 방법 및 장치
EP2444795A1 (de) * 2010-10-22 2012-04-25 DCG Systems, Inc. Thermischen Laserstimulation durch eine Seite des Geräts beim Erfassen von thermischen Strahlungsbildern auf der gegenüberliegenden Seite mittels das Lock-In verfahren.

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004015326A1 (de) * 2004-03-30 2005-10-20 Leica Microsystems Vorrichtung und Verfahren zur Inspektion eines Halbleiterbauteils
DE102007006525A1 (de) * 2007-02-06 2008-08-14 Basler Ag Verfahren und Vorrichtung zur Detektierung von Defekten
US20150204800A1 (en) * 2014-01-23 2015-07-23 Youn-Jo Mun Surface inspection apparatus for semiconductor chips
DE202015103521U1 (de) * 2015-07-03 2015-07-21 Spa Software Entwicklungs Gmbh Vorrichtung zur optischen Wafer-Inspektion

Also Published As

Publication number Publication date
US20170213796A1 (en) 2017-07-27
US10388610B2 (en) 2019-08-20
DE102016101452A1 (de) 2017-07-27

Similar Documents

Publication Publication Date Title
DE102016101452B4 (de) Inspektion elektronischer Chips durch Rückseitenbeleuchtung
DE102014101901B4 (de) Optisches Vermessen eines Bauelementes mit an gegenüberliegenden Seiten vorhandenen strukturellen Merkmalen
DE10013067A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen von dieser durch Chipvereinzelung
CN105514036B (zh) 晶片的加工方法
KR20120120125A (ko) 시각 시스템을 구비한 웨이퍼 핸들러
CN108122801B (zh) 晶圆标记方法及晶圆标记系统
CN104103629B (zh) 板状物
DE102017103095A1 (de) Handhaben eines dünnen Wafers während der Chipherstellung
CN1866492A (zh) 识别用于拾放设备的参考集成电路的系统和方法
US10454240B2 (en) Method of producing an optoelectronic component
CN101689541B (zh) 晶片上的集成电路和制造集成电路的方法
KR20160052198A (ko) 다이들의 위치 정보를 획득하는 방법
EP2168155B1 (de) Integrierte schaltungen auf einem wafer und verfahren zur herstellung der integrierten schaltungen
DE102017101536B4 (de) Verfahren zum Selektieren von Halbleiterchips
US8264092B2 (en) Integrated circuits on a wafer and method of producing integrated circuits
KR102100119B1 (ko) 노광 장치 및 방법
DE102019118174B3 (de) Verarbeitung von einem oder mehreren trägerkörpern und elektronischen komponenten durch mehrfache ausrichtung
DE102014105194B4 (de) Anordnung mit mehreren Chips und einem Chipträger und eine Prozessieranordnung
DE102018117825A1 (de) Bestücken eines Bauelementeträgers unter Verwendung von Versatzinformationen zwischen an einander gegenüberliegenden Seites eines Referenz-Bauelements ausgebildeten strukturellen Merkmalen
DE102018215817A1 (de) Bearbeitungsverfahren für einen wafer
DE102018215820A1 (de) Bearbeitungsverfahren für einen wafer
US20240036486A1 (en) Manufacturing method of semiconductor apparatus
TWI310582B (en) Method for laser marking on a wafer
DE102019118270B4 (de) Verfahren zur Herstellung von Halbleiterbauelementen zur Ausbeutesteigerung beim Mikrotransferdruck
WO2016162406A1 (de) Vorrichtung zum detektieren von elektronischen defekten im randbereich von halbleitern auf silizium-basis

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative