CN101689541B - 晶片上的集成电路和制造集成电路的方法 - Google Patents

晶片上的集成电路和制造集成电路的方法 Download PDF

Info

Publication number
CN101689541B
CN101689541B CN2008800243186A CN200880024318A CN101689541B CN 101689541 B CN101689541 B CN 101689541B CN 2008800243186 A CN2008800243186 A CN 2008800243186A CN 200880024318 A CN200880024318 A CN 200880024318A CN 101689541 B CN101689541 B CN 101689541B
Authority
CN
China
Prior art keywords
integrated circuit
wafer
integrated circuits
process module
technology controlling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008800243186A
Other languages
English (en)
Other versions
CN101689541A (zh
Inventor
海莫·朔伊希尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN101689541A publication Critical patent/CN101689541A/zh
Application granted granted Critical
Publication of CN101689541B publication Critical patent/CN101689541B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Automation & Control Theory (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

晶片上的多个集成电路(1)包括晶片基板(2)；以及在晶片基板(2)上形成的多个集成电路(1a，1b，1c)。每一集成电路(1a，1b，1c)均包括一个电子电路(24)，并且一些集成电路(1b，1c)除了它们各自的电子电路(24)之外还包括多个作为整体部分的工艺控制模块(3)。在切割和贴片期间采用工艺控制模块(3)以对准切割/贴片装置。

Description

晶片上的集成电路和制造集成电路的方法
技术领域
本发明涉及晶片上的集成电路，还涉及制造集成电路的方法。 
背景技术
通常这样生产集成电路：通过利用步进器使晶片经中间掩模重复曝光从而形成布置于晶片表面上多个曝光区域，这样就在半导体晶片基板上形成了多个集成电路。掩模图案的图像被印刷在涂覆到晶片表面上的抗蚀剂层上，并且被显影以形成抗蚀剂图案，所述抗蚀剂图案被用作例如对形成在晶片表面上的层进行蚀刻的掩模。通过重复这些步骤来形成集成电路。通过用于连续分离步骤的锯线来将各个集成电路分开。 
除了集成电路之外，还在晶片基板上形成用于测量电特性的测试器件。通常已知的测试器件是工艺控制模块(PCM)，测试器件可包括有源或无源电子器件，诸如晶体管或电阻条，并且测试器件通常位于锯线内。 
公开的美国专利申请2003/0017631A1披露了一种中间掩模，其包括其中形成了多个半导体器件芯片的掩模图案的器件图案区域，还包括形成在器件图案区域的一侧上的测试元件组(TEG)图案区域。提供TEG图案区域来布置TEG的图案和曝光设备的对准标记。TEG图案区域的横向尺寸与器件图案区域的横向尺寸相同。TEG图案区域的宽度，即垂直尺寸，与半导体器件芯片图案的两行相对应。 
发明内容
本发明的一个目的是提供晶片上的多个集成电路，使得能够更有效率地使用其上形成有集成电路的晶片表面。 
通过晶片上的多个集成电路来实现本发明的目的，所述晶片上 的多个集成电路包括：晶片基板和在晶片基板上形成的多个集成电路；其中，每一集成电路均包括一个电子电路，并且一些集成电路除了它们各自的电子电路之外还包括多个作为整体部分的工艺控制模块。 
集成电路形成于晶片基板上，并且如本领域中公知的那样包括作为整体部分的电子电路。为了测试晶片基板的电特性，通常提供工艺控制模块。工艺控制模块(通常缩写为PCM)本身是本领域中已知的。工艺控制模块是用于测量晶片电特性的测试器件。工艺控制模块可包括有源电子器件或无源电子器件，诸如晶体管或电阻条。传统的工艺控制模块形成在使各个集成电路分离开的锯线内，并且不是各个集成电路的一部分。然而，本发明的晶片上的多个集成电路被设计为：一些集成电路包括作为整体部分的工艺控制模块。因此，由于工艺控制模块没有形成于锯线内，所以锯线可以被制造的相对薄，这允许更有效率地使用其上形成有集成电路的晶片基板的表面。 
另外，本发明的晶片上的多个集成电路的工艺控制模块被集成在一些单独的集成电路中，这意味着当晶片上的多个集成电路在分离步骤中被分离为单独的集成电路时，一些分离的集成电路仍然包括工艺控制模块。根据集成电路的尺寸，还允许更有效率地使用前述晶片基板表面，这是因为没有晶片基板表面的特殊区域被专用于工艺控制模块。 
各个集成电路可以是矩形，如同集成电路通常的那样。那么，工艺控制模块可位于相关的集成电路的边沿。将工艺控制模块布置于相关的集成电路的边沿有助于使得工艺控制模块不影响或根本上相对小地影响相关的集成电路的电子电路的性能。 
集成电路可包括围绕它们的电子电路的密封环。密封环可由金属(例如金)制成，并且可与晶片基板电接触。在本发明的晶片上多个集成电路的一个实施例中，每一集成电路均包括围绕其电子电路的第一密封环，并且每一包括工艺控制模块的集成电路均还包括围绕其工艺控制模块的第二密封环。通过使用两个密封环，每一包括其工艺控制模块的集成电路尤其可被设计为工艺控制模块被布置在集成电 路的边沿上，其中第一密封环围绕专用于电子电路的第一矩形区域，并且，而第二密封环围绕用于工艺控制模块的第二区域，第二区域与第一区域相邻并且构成集成电路边沿的边界。 
不包括工艺控制模块的集成电路可包括围绕相关的集成电路的区域的第三密封环，该区域与由第二密封环所围绕的工艺控制模块的区域相对应。那么，每一集成电路均可包括第一区域，该第一区域由第一密封环围绕并且包括电子电路；和另一密封环，即第二或第三密封环，与第一密封环相邻并且围绕另一区域。如果相关的集成电路是包括工艺控制模块的集成电路，则所述另一区域是包括工艺控制模块的前述第二区域。如果相关的集成电路不包括工艺控制模块，则该区域尤其可以没有任何电子器件，并且该区域可仅包括晶片基板。因此，无论相关的集成电路是包括还是不包括工艺控制模块，在例如由制造工艺导致的潜在偏差的范围内，电子电路的结构和每一集成电路的大小都是相同的。 
尤其可利用中间掩模来在晶片基板上形成集成电路。当制造晶片基板上的集成电路时，晶片基板上与中间掩模相对应的区域被曝光，并且其后利用步进器将中间掩模移动到晶片基板的另一区域。利用中间掩模曝光的区域是曝光场。每一曝光场均包括由用于分隔多个集成电路的第一锯线和第二锯线所限定的行和列。为了在制造晶片上的多个集成电路期间对准中间掩模，每一曝光场均可包括至少一个形成在晶片基板上的光学控制模块。光学控制模块本身是现有技术中公知的，并且在本文中是形成在晶片基板上的且被用于在制造晶片上的多个集成电路的过程中自动对准中间掩模的对准标记。光学控制模块可由正方形、矩形或十字形干涉场组成，这样的干涉场尤其可由被用于中间掩模的步进器自动检测到。可通过使低能量激光束穿过中间掩模上的对准标记并且使它们从晶片基板上的相应的对准标记(即，光学控制模块)反射来完成利用光学控制模块的自动对准。光学控制模块尤其可具有这样的三维结构，即，其可用于制造晶片上的多个集成电路过程中的每一曝光步骤。 
在本发明的晶片上的多个集成电路的一个实施例中，包括工艺 控制模块的一些集成电路还包括作为整体部分的光学工艺控制模块。光学控制模块尤其可被集成到相关的集成电路中，使得相关的光学控制模块处于由各个第二密封环围绕的区域中，或处于由各个第一密封环围绕的区域中。传统的光学控制模块形成于锯线内。根据本发明的晶片上的多个集成电路的该变型，可存在三种不同的集成电路，即，没有任何工艺控制模块和光学控制模块的集成电路、包括工艺控制模块但不包括光学控制模块的集成电路、和既包括工艺控制模块又包括光学控制模块的集成电路。光学工艺控制模块尤其可位于前述第二区域内，第二区域由第二密封环围绕并且/或者可位于相关的集成电路的角上。 
晶片上的多个集成电路可包括使多个集成电路分离的多条第一锯线和多条第二锯线，其中，所述多条第一锯线在由行限定的第一方向上彼此等距平行，并且所述多条第二锯线在由列限定的第二方向上彼此等距平行；以及多个矩形曝光场，每一矩形曝光场均包括由多条第一锯线和多条第二锯线限定的行和列。位于相关的曝光场边沿的两行或两列中的每行或每列中的至少一个可包括至少一个包括工艺控制模块和光学控制模块的集成电路。每一曝光场由位于曝光场的四条边沿的两行和两列所限定。在制造本发明的晶片上的多个集成电路的该变型的过程中对准中间掩模所需的光学控制模块或者位于这两行内、或者位于这两列内、或者位于这两行和这两列内。该结构可有助于更好地对准中间掩模。 
在本发明的晶片上的多个集成电路的一个实施例中，光学控制模块与构成相关的曝光场的边界的各条第一锯线和第二锯线相邻。那么，光学控制模块直接位于曝光场的边界上，潜在地有助于提高对准中间掩模的精确度。 
当完成了本发明的晶片上的多个集成电路时，这些集成电路必须被分离为单独的集成电路。该步骤通常被称作裸片分离，其中诸如激光器之类的分离装置沿着锯线行进。其后，晶片上的多个集成电路可被放置在柔性箔上，并且沿着锯线被弯折而分离。尤其可根据以下步骤来将本发明的晶片上的多个集成电路分离为单独的集成电路，所 述步骤为： 
提供本发明的晶片上的多个集成电路； 
利用分离装置的对准检测器件来检测晶片基板上的工艺控制模块； 
响应于检测到的工艺控制模块来对准分离装置；以及 
使分离装置沿着锯线行进。 
工艺控制模块的结构的复杂度比集成电路的电子电路的结构的复杂度低。因此，工艺控制模块可被自动地与集成电路的电子电路区分开，并且因此可被用于对准分离装置。 
分离装置可沿着晶片基板的底表面行进，即，沿着与其上形成有集成电路的表面相对的表面行进。其后，检测用于对准分离装置的工艺控制模块的步骤可包括利用穿过晶片基板的底表面照射出来的光。由于工艺控制模块的结构的复杂度低于集成电路的电子电路的结构的复杂度，因此穿过所述底表面照射出来的光被工艺控制模块的结构完全吸收的可能性比被集成电路的电子电路完全吸收的可能性低。因此，很可能足够的光被工艺控制模块的结构反射，这允许将工艺控制模块用作分离装置的对准标记。 
尤其是当使用激光器时，晶片上的多个集成电路可被放置在薄膜框架载体的柔性薄膜上。其后，利用例如一个杆件(bar)来弯折晶片上的多个集成电路。由于这样的弯折，晶片上的多个集成电路沿着锯线断开。 
工艺控制模块包括用于测量晶片电特性的测试器件，即，工艺控制模块包括电子工艺控制器件。这些电子工艺控制器件可通过多个接触突块进行接触，所述多个接触突块例如形成于一覆盖了集成电路的钝化层内的多个凹槽中。其后，工艺控制模块的接触突块可被用于对准分离装置。如上所述，工艺控制模块的复杂度比集成电路的电子电路的复杂度低。因此，穿过晶片基板的底表面照射出来的光很可能被集成电路的结构吸收，这防止了利用集成电路的该部分，尤其是利用与电子电路接触的突块，来对准分离装置。然而，工艺控制模块的结构的复杂度较低，因此穿过晶片基板的底表面照射出来的光被工艺 控制模块的结构吸收的可能性较低。这使得足够的光可被工艺控制模块的接触突块反射，其中反射的光可被用于对准分离装置。 
在将晶片上的多个集成电路分离为多个单独的集成电路之前，这些集成电路可被测试，并被登记为工作集成电路或非工作集成电路。在分离步骤之后，多个单独的集成电路可被放置在薄膜框架载体的箔上。其后，可利用贴片系统来从薄膜框架载体上拾取工作集成电路，贴片系统可利用工艺控制模块对准。 
工艺控制模块的结构不同于集成电路的结构，从而工艺控制模块可与电子电路区分开。这允许利用工艺控制模块来对准贴片系统。 
尤其是，被配置为与工艺控制模块的电子工艺控制器件接触的接触突块可被用于对准贴片系统。 
附图说明
以下将参照图中所示的实施例，通过非限制性示例来更详细地描述本发明。 
图1是晶片上的多个集成电路的俯视图； 
图2是晶片上的多个集成电路的剖面图的一部分； 
图3是晶片上的一些集成电路的具体俯视图； 
图4是曝光场； 
图5是流程图； 
图6是贴片系统；以及 
图7是薄膜框架载体的箔上的一些集成电路1的俯视图；以及 
图8是替代的晶片上的多个集成电路的具体俯视图。 
具体实施方式
图1示出了半导体晶片上的多个集成电路1的俯视图。集成电路1可以形成在晶片基板2上，如下所述。 
晶片基板2上的多个集成电路1由在第一方向x上平行的多条第一锯线4和在第二方向y上平行的多条第二锯线5分隔开。多条第一锯线4彼此之间和多条第二锯线5彼此之间隔开一定距离，使两条 相邻的第一锯线4之间等距和两条相邻的第二锯线5之间等距。因此，多个集成电路1以第一方向x上的行和第二方向y上的列的形式形成在晶片基板2上。 
除了集成电路1之外，还提供工艺控制模块3和光学控制模块6。对于该示例性实施例，工艺控制模块3被集成到一些集成电路1中。这些集成电路由标号lb表示。另外，包括工艺控制模块3的一些集成电路还包括一个光学控制模块6。这些集成电路由标号lc表示。因此，多个集成电路1由不包括工艺控制模块3和光学控制模块6的集成电路la、包括工艺控制模块3但不包括光学控制模块6的集成电路lb、和包括工艺控制模块3和光学控制模块6的集成电路lc构成。不包括任何工艺控制模块3和光学控制模块6的集成电路la和包括工艺控制模块3的集成电路lb和lc的剖面图如图2所示。图3示出了集成电路la、lb、和lc的详细俯视图。 
每一集成电路1均包括由其内部结构形成的电子电路24。电子电路24连接到接触突块25，接触突块25可由例如金属(尤其是金)制造。对于该示例性实施例，集成电路1由钝化层10覆盖。钝化层是在制造过程的末尾添加的密封层，用以防止集成电路1的电特性由于化学反应、侵蚀、或封装期间的处理而被破坏。钝化层10可包括二氧化硅或氮化硅，并且可防止潮湿或污染。 
工艺控制模块3是用于测量晶片的电特性的测试器件，并且可包括诸如晶体管或电阻条之类的有源或无源电子器件。每一工艺控制模块3均包括连接到接触突块9的电子工艺控制器件8，接触突块9可由例如金属(尤其是金)制造。接触突块9和25形成于钝化层10中。 
对于该示例性实施例，光学控制模块6是对准标记，该对准标记形成于晶片基板2上的集成电路1c中，并且被用于在制造晶片上的多个集成电路1的过程中自动对准中间掩模。光学控制模块6可由正方形、矩形或十字形干涉场组成，这样的干涉场尤其可由被用于中间掩模的步进器自动检测到。可通过使低能量激光束穿过中间掩模上的对准标记并且使它们从晶片表面上的相应的对准标记(即，光学控 制模块6)反射来完成利用光学控制模块6的自动对准。光学控制模块6尤其可具有这样的三维结构，即，其可用于制造晶片基板2上的多个集成电路1过程中的每一曝光步骤。 
对于该示例性实施例，每一集成电路1均包括围绕其电子电路24的第一密封环26和第二密封环27。第一密封环26和第二密封环27由金属制成并且连接至晶片基板2。第二密封环27围绕工艺控制模块3或者，在不包括工艺控制模块3的集成电路1a的情况下，围绕与专用于工艺控制模块3的区域29相对应的区域28。因此，每一集成电路1均包括被第一密封环26围绕并且专用于电子电路24的区域30。另外，每一集成电路1均包括被第二密封环27围绕的区域28或29。如果集成电路1b，1c包括工艺控制模块3，则该区域29专用于工艺控制模块3。如果集成电路1a不包括工艺控制模块3，则该区域28基本上没有任何特殊结构并且可以仅由未结构化的半导体材料组成。 
对于该示例性实施例，每一集成电路1具有1500μm×1500μm的尺寸，其中，专用于电子电路24的区域30具有1420μm×1500μm的尺寸，并且区域28和29具有80μm×1500μm的尺寸。第一锯线4和第二锯线5具有15μm的宽度。 
对于该示例性实施例，集成电路1c的光学控制模块6位于由第二密封环27围绕的区域29内。尤其是，光学控制模块6位于集成电路1c的角落处。 
由于对于该示例性实施例，利用中间掩模和步进器已将集成电路1形成在晶片基板2上，因此晶片表面由多个曝光场7组成，在该晶片表面上形成了集成电路1。图4示出了曝光场7之一。在制造晶片基板2上的多个集成电路1期间，晶片基板2上与中间掩模相对应的区域被曝光，其后，利用步进器将中间掩模移动到晶片基板2的另一区域。利用中间掩模曝光的区域是曝光场7之一。 
对于该示例性实施例，晶片表面由若干曝光场7组成。每一曝光场7均包括若干行和列、以及多个集成电路1，并且每一曝光场7由第一锯线4和第二锯线5形成边界。紧接在作为相关的曝光场7 的界限的第一锯线4之外的是外部行31，并且紧接在作为相关的曝光场7的界限的第二锯线5之外的是外部列32。两个外部行31都由包括工艺控制模块3和光学控制模块6的集成电路1c构成。可选地或另外地，两个外部列32可由包括工艺控制模块3和光学控制模块6的集成电路1c构成。另外，外部行31的光学控制模块6位于区域29内，使得这些光学控制模块6与作为相关的曝光场7的界限的第一锯线4相邻。例如，图3示出了三个集成电路1c，它们的光学控制模块6位于左下角。这些集成电路1c位于图4所示的曝光场7的下外部行31内。图4所示的曝光场7的上外部行31的集成电路1c的光学控制模块6可位于相关的集成电路1c的左上角。 
当完成了晶片上的多个集成电路1的制造时，以本领域中本身公知的方式来测试集成电路1的电特性(即，电子电路24)，并且所述电特性被登记在工作集成电路1和非工作集成电路1中。可利用与晶片上的集成电路1的矩阵结构相对应的电子地图21来执行工作集成电路和非工作集成电路中的登记，其中，可在电子地图21中对工作集成电路1进行相应地标注。例如，工作集成电路可标注为“1”，非工作集成电路可标注为“0”。 
在测试了晶片上的多个集成电路1之后，将它们分离。例如，可利用适当的锯或激光器来执行这样的分离操作。对于该示例性实施例，如下所述执行分离步骤，并且通过图5所示的流程图来对其概述。 
对于该示例性实施例，工艺控制模块3以及尤其是工艺控制模块3的接触突块9被用于对准分离装置11，该分离装置11可包括将要沿着锯线4和5在晶片基板2的底晶片表面14上行进的激光器12。底晶片表面14与其上形成有集成电路1的晶片基板2的表面相对。 
为了精确地沿着锯线4和5行进，激光器12关于晶片基板2对准。为了对准，将光15照射到底晶片表面14，光15被工艺控制模块3的接触突块9反射。反射的光被分离装置11的光学传感器13检测，如图5的流程图的步骤A所示。因此，光学传感器13检测工艺控制模块3的接触突块9。 
响应于检测到的接触突块9，激光器12可关于晶片基板2对准， 如流程图的步骤B所示。 
其后，对准的激光器12沿着锯线4和5在底表面14上行进，如流程图的步骤C所示。其后，晶片上的多个集成电路1被布置在图6所示的薄膜框架载体17的箔16上。薄膜框架载体17的箔16是柔性的，因此晶片可被弯折，以通过沿着锯线4和5断开晶片基板2来使得各个集成电路1分离。可利用本领域中已知的杆件来弯折晶片基板2，如图5的流程图的步骤D所示。 
在沿着锯线4和5断开晶片基板2之后，薄膜框架载体17的箔16被稍微拉伸以在相邻的分离的集成电路1之间产生缝隙18，如流程图的步骤E所示。图7示出了附在薄膜框架载体17的箔16上的分离的集成电路1的俯视图并且图6示出了附在薄膜框架载体17的箔16上的分离的集成电路1的剖面图。 
其后，利用图6所示的贴片系统19从薄膜框架载体17上拾取分离的工作集成电路1。 
对于示例性实施例，由计算机20利用电子地图21来控制贴片系统19，电子地图21指示哪个集成电路1是工作集成电路1以及哪个集成电路是非工作集成电路1。贴片系统19包括针22，其在拾取工作集成电路1期间在相关的集成电路1之下移动，并且向上移动以稍微举起相关的集成电路1。贴片系统19还包括检测工艺控制模块3的接触突块9的光学传感器23。光学传感器23可机械地耦接到针22，从而光学传感器23在将被拾取的集成电路1之上，并且针22在将被取的集成电路1之下。 
图8示出了被用于替代上述集成电路1的替代集成电路1的俯视图。图8所示的集成电路1与上述集成电路1的主要不同之处在于，集成电路1c的光学控制模块6不位于由第二密封环27围绕的区域29内，而是位于由第一密封环26围绕的区域30内。 
最后，应该注意，上述实施例是说明而非限制本发明，并且本领域技术人员在不脱离由所附权利要求限定的本发明的范围的情况下能够设计多个替代实施例。在权利要求中，放置在括号中的任何标号不应被理解为限制权利要求。词“包括”和“包含”等不排除列在 任何作为一个整体的权利要求或说明书中元件或步骤以外的其它元件或步骤的存在。元件的单数形式不排除这些元件的复数形式，反之亦然。在列出了若干部件的装置权利要求中，这些部件中的一部分可由一个硬件和同类硬件实现。在互不相同的从属权利要求中表述某些措施不表示这些措施的组合不能被用于获得益处。 

Claims (14)

1.晶片上的多个集成电路，包括：
晶片基板(2)；以及
在晶片基板(2)上形成的多个集成电路(la，lb，lc)；其中，每一集成电路(la，lb，lc)均包括一个电子电路(24)，并且一些集成电路(lb，lc)除了它们各自的电子电路(24)之外还包括作为整体部分的工艺控制模块(3)。
2.如权利要求1所述的晶片上的多个集成电路，其中，多个集成电路(la，lb，lc)是矩形的，并且工艺控制模块(3)位于相关的集成电路(lb，lc)的边沿。
3.如权利要求1所述的晶片上的多个集成电路，其中，每一集成电路(la，lb，lc)均包括围绕其电子电路(24)的第一密封环(26)，并且其中，每一个包括工艺控制模块(3)的集成电路(lb，lc)均包括围绕其工艺控制模块(3)的第二密封环(27)。
4.如权利要求3所述的晶片上的多个集成电路，其中，不包括工艺控制模块(3)的集成电路(la)包括围绕相关的集成电路(la)的一块区域(28)的第二密封环(27)，该区域(28)与工艺控制模块(3)的区域(29)相对应。
5.如权利要求3所述的晶片上的多个集成电路，其中，集成电路中包括工艺控制模块(3)的那些集成电路(lc)包括作为整体部分的光学控制模块(6)。
6.如权利要求5所述的晶片上的多个集成电路，其中，光学控制模块(6)被集成到相关的集成电路(lc)中，使得相关的光学控制模块(6)处于由各个第二密封环(27)围绕的区域(29)中，或处于由各个第一密封环(26)围绕的区域(30)中。
7.如权利要求6所述的晶片上的多个集成电路，其中，光学控制模块(6)位于相关的集成电路(lc)的角上。
8.如权利要求5所述的晶片上的多个集成电路，还包括：
将多个集成电路(la，lb，lc)分隔开的多条第一锯线(4)和多条第二锯线(5)，其中，所述多条第一锯线(4)在由行限定的第一方向(x)上平行并且彼此之间距离相等，并且所述多条第二锯线(5)在由列限定的第二方向(y)上平行并且彼此之间距离相等；以及
多个矩形曝光场(7)，每一矩形曝光场均包括由多条第一锯线(4)和多条第二锯线(5)限定的行和列，其中，位于相关的曝光场(7)边沿的两行(31)或两列(32)中的每行或每列中的至少一个包括至少一个包括工艺控制模块(3)和光学控制模块(6)的集成电路(lc)。
9.如权利要求8所述的晶片上的多个集成电路，其中，光学控制模块(6)与构成相关的曝光场(7)的边界的各条第一锯线(4)和第二锯线(5)相邻。
10.一种制造集成电路的方法，包括以下步骤：
提供根据权利要求1至9之一的晶片上的多个集成电路(la，lb，lc)；
利用分离装置(11)的对准检测器件(13)来检测工艺控制模块(3)；
响应于检测到的工艺控制模块(3)来对准分离装置(11)；以及
使分离装置(11)沿着将多个集成电路(la，lb，lc)分隔开的锯线(4，5)行进。
11.如权利要求10所述的方法，其中，检测工艺控制模块(3)的步骤可包括利用穿过晶片基板(2)的底表面(14)照射出来的光，晶片基板(2)的底表面(14)与晶片基板(2)的其上形成有集成电路(la，lb，lc)的表面相对，并且其中，分离装置(11)沿着所述锯线(4，5)在晶片基板(2)的底表面(14)上行进。
12.如权利要求10所述的方法，其中，工艺控制模块(3)包括接触突块(9)，接触突块(9)被布置为与工艺控制模块(3)的电子工艺控制器件(8)接触；接触突块(9)被用于对准分离装置(11)。
13.一种制造集成电路的方法，包括步骤：
提供根据权利要求1至9之一的晶片上的多个集成电路(la，lb，lc)；
晶片上的多个集成电路(la，lb，lc)的电子电路已被测试，集成电路(la，lb，lc)已被登记为工作集成电路(la，lb，lc)和非工作集成电路(la，lb，lc)；
分离晶片基板(2)上的多个集成电路(la，lb，lc)；
多个分离的集成电路(la，lb，lc)被放置在薄膜框架载体(17)上；以及
利用贴片系统(19)来从薄膜框架载体(17)上拾取工作集成电路(la，lb，lc)，贴片系统(19)利用工艺控制模块(3)对准。
14.如权利要求13所述的方法，其中，工艺控制模块(3)包括接触突块(9)，接触突块(9)被布置为与工艺控制模块(3)的电子工艺控制器件(8)接触；接触突块(9)被用于对准贴片系统(19)。
CN2008800243186A 2007-07-12 2008-07-10 晶片上的集成电路和制造集成电路的方法 Expired - Fee Related CN101689541B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP07112371.5 2007-07-12
EP07112371 2007-07-12
PCT/IB2008/052778 WO2009007929A2 (en) 2007-07-12 2008-07-10 Integrated circuits on a wafer and methods for manufacturing integrated circuits

Publications (2)

Publication Number Publication Date
CN101689541A CN101689541A (zh) 2010-03-31
CN101689541B true CN101689541B (zh) 2012-01-25

Family

ID=40229191

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008800243186A Expired - Fee Related CN101689541B (zh) 2007-07-12 2008-07-10 晶片上的集成电路和制造集成电路的方法

Country Status (6)

Country Link
US (1) US9620456B2 (zh)
EP (1) EP2168156B1 (zh)
CN (1) CN101689541B (zh)
AT (1) ATE485597T1 (zh)
DE (1) DE602008003128D1 (zh)
WO (1) WO2009007929A2 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101689527A (zh) * 2007-07-12 2010-03-31 Nxp股份有限公司 晶片上的集成电路以及制造集成电路的方法
SG175195A1 (en) 2009-04-16 2011-11-28 Ct Nac Investigaciones Oncologicas Cnio Imidazopyrazines for use as kinase inhibitors
US9798228B2 (en) * 2015-09-29 2017-10-24 Nxp B.V. Maximizing potential good die per wafer, PGDW
US10942444B2 (en) * 2019-05-01 2021-03-09 Nxp Usa, Inc. Optical control modules for integrated circuit device patterning and reticles and methods including the same
CN110271723A (zh) * 2019-07-04 2019-09-24 宁波市鄞州特尔斐电子有限公司 一种集成电路撕膜机的自动撕膜装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5850088A (en) * 1996-12-17 1998-12-15 Mitsubishi Denki Kabushiki Kaisha Teg for carrier lifetime evaluation
US6091113A (en) * 1998-05-20 2000-07-18 Fujitsu Limited Semiconductor device with evaluation MISFET

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6133582A (en) * 1998-05-14 2000-10-17 Lightspeed Semiconductor Corporation Methods and apparatuses for binning partially completed integrated circuits based upon test results
US6713955B1 (en) * 1998-11-20 2004-03-30 Agilent Technologies, Inc. Organic light emitting device having a current self-limiting structure
JP4299420B2 (ja) * 1999-11-09 2009-07-22 川崎マイクロエレクトロニクス株式会社 逐次露光方法
JP4271939B2 (ja) 2001-02-27 2009-06-03 エヌエックスピー ビー ヴィ プロセス制御モジュールを有する半導体ウェハ
JP3711341B2 (ja) * 2001-04-27 2005-11-02 沖電気工業株式会社 半導体装置
JP3872319B2 (ja) * 2001-08-21 2007-01-24 沖電気工業株式会社 半導体装置及びその製造方法
DE60320299T2 (de) 2002-11-08 2009-05-20 Nxp B.V. Integrierte Schaltung mit mindestens einem Kontakthöcker
CN100481438C (zh) 2003-12-23 2009-04-22 Nxp股份有限公司 划片路径中具有光学控制模块的晶片
ATE518244T1 (de) * 2003-12-23 2011-08-15 Nxp Bv Wafer mit optischen steuermodulen in ic-feldern
KR20060110334A (ko) 2003-12-23 2006-10-24 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 노출 필드들에서 광학적 제어 모듈들을 구비한 웨이퍼
US7193296B2 (en) * 2004-01-26 2007-03-20 Yamaha Corporation Semiconductor substrate
WO2005117115A1 (en) 2004-05-28 2005-12-08 Koninklijke Philips Electronics N.V. Chips with useful lines and dummy lines
ATE541312T1 (de) 2004-05-28 2012-01-15 Nxp Bv Chip mit zwei gruppen von chipkontakten
US7239163B1 (en) * 2004-06-23 2007-07-03 Ridgetop Group, Inc. Die-level process monitor and method
JP2006030318A (ja) * 2004-07-12 2006-02-02 Sanyo Electric Co Ltd 表示装置
US7223673B2 (en) * 2004-07-15 2007-05-29 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing semiconductor device with crack prevention ring
JP2006038987A (ja) * 2004-07-23 2006-02-09 Seiko Epson Corp 表示装置、表示装置の製造方法、電子機器
US7576412B2 (en) 2004-07-26 2009-08-18 Nxp B.V. Wafer with improved sawing loops
EP1790008A1 (en) 2004-08-31 2007-05-30 Koninklijke Philips Electronics N.V. Chip comprising at least one test contact configuration
FR2884045A1 (fr) * 2005-03-29 2006-10-06 St Microelectronics Sa Identification d'un circuit integre de reference pour equipement de prise et pose
US8653202B2 (en) * 2005-06-06 2014-02-18 Toray Industries, Inc. Adhesive composition for semiconductor, semiconductor device making use of the same and process for producing semiconductor device
US7295642B2 (en) * 2005-06-30 2007-11-13 Teradyne, Inc. Jitter compensation and generation in testing communication devices
JP2007067372A (ja) * 2005-08-03 2007-03-15 Matsushita Electric Ind Co Ltd 半導体装置
JP5278316B2 (ja) * 2007-01-22 2013-09-04 パナソニック株式会社 面状発熱体
US20080290340A1 (en) * 2007-05-23 2008-11-27 Texas Instruments Incorporated Method for fabricating a semiconductor device having embedded interconnect structures to improve die corner robustness

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5850088A (en) * 1996-12-17 1998-12-15 Mitsubishi Denki Kabushiki Kaisha Teg for carrier lifetime evaluation
US6091113A (en) * 1998-05-20 2000-07-18 Fujitsu Limited Semiconductor device with evaluation MISFET

Also Published As

Publication number Publication date
DE602008003128D1 (de) 2010-12-02
US20100140748A1 (en) 2010-06-10
CN101689541A (zh) 2010-03-31
WO2009007929A2 (en) 2009-01-15
WO2009007929A3 (en) 2009-04-02
ATE485597T1 (de) 2010-11-15
EP2168156B1 (en) 2010-10-20
US9620456B2 (en) 2017-04-11
EP2168156A2 (en) 2010-03-31

Similar Documents

Publication Publication Date Title
CN101689541B (zh) 晶片上的集成电路和制造集成电路的方法
US8299446B2 (en) Sub-field enhanced global alignment
JP2003060119A (ja) 半導体装置及びその製造方法
CN101689540B (zh) 制造集成电路的方法
US7880273B2 (en) Method of manufacturing semiconductor device from semiconductor wafer
US8947664B2 (en) Apparatus and method for aligning a wafer's backside to a wafer's frontside
US10388610B2 (en) Electronic chip inspection by backside illumination
US8415769B2 (en) Integrated circuits on a wafer and method for separating integrated circuits on a wafer
CN102201458A (zh) 晶片封装体
JP2010105153A (ja) Ｍｅｍｓ装置およびマイクロエレクトロメカニカルシステム（ｍｅｍｓ）を組み立てる方法
US8264092B2 (en) Integrated circuits on a wafer and method of producing integrated circuits
US8987905B2 (en) Semiconductor package and method for manufacturing the same
CN112185823A (zh) 通过多重对正处理一个或多个载体本体和电子器件
JP2007081172A (ja) プローブ針クリーニング基板
JP2007335459A (ja) 半導体ウエハ、半導体装置、及び半導体装置の製造方法
JP4845005B2 (ja) 半導体装置及びその製造方法
JP2001085309A (ja) 半導体装置の製造方法
KR20060026191A (ko) 솔더마스크 편심 검출용 마크가 형성된 인쇄회로기판
KR20060069999A (ko) 오버레이 측정 방법
JP2007059572A (ja) 半導体集積回路の配線検査素子
WO2009130627A1 (en) An integrated circuit and a misalignment determination system for characterizing the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120125

Termination date: 20190710

CF01 Termination of patent right due to non-payment of annual fee