JP2007059572A - 半導体集積回路の配線検査素子 - Google Patents

Abstract

【課題】多層配線を有する半導体集積回路の配線の状態を検査する配線検査素子として、半導体集積回路の最も上側の配線（下地配線の段差の影響を受けやすい配線）の状態（断線や細り等の異常）を精度良く検出できるものを提供する。
【解決手段】半導体集積回路の多層配線に対応させ、層間絶縁膜を介してｎ層の検査用配線パターンを形成する。最も上側の検査用配線パターン７を、これより下側の全ての検査用配線パターン３１〜３３，５１〜５３と交差するように、且つ、これら下側の検査用配線パターンの重なり状態が異なる全ての領域８１〜８９を通るように一筆書きで形成し、両端に電極パッド７６，７７を形成する。
【選択図】図１

Description

本発明は、半導体集積回路の配線の状態を検査する配線検査素子に関する。

多層配線を有する半導体集積回路の従来例としては、図８に示す構造のものが挙げられる。この半導体集積回路では、シリコン基板１０１の素子分離膜１０２で分離された素子領域に、ソース・ドレイン領域１０４とゲート電極１０５を備えたトランジスタが形成されている。図８（Ａ）はこのトランジスタの部分を示す断面図であり、図８（Ｂ）は図８（Ａ）の部分の平面図である。

図８（Ａ）に示すように、このトランジスタの上に、第１の層間絶縁膜１０８を介して下側配線１０９が形成され、さらにその上に、第２の層間絶縁膜１１０を介して上側配線１１１が形成されている。下側配線１０９は、トランジスタのソース・ドレイン領域１０４に接続された配線１０９ａ，１０９ｂと、トランジスタのゲート電極１０５に接続された配線１０９ｃと、を備えている。上側配線１１１は、配線１０９ｃに接続する配線であって、下側配線１０９に対して直交する方向に延びている（例えば、下記の特許文献１参照）。

図８の半導体集積回路では、第１の層間絶縁膜１０８が、トランジスタのゲート電極１０５の部分で盛り上がった状態で形成されるため、下側配線１０９のゲート電極１０５上の配線１０９ｃは、ソース・ドレイン領域１０４上の配線１０９ａ，１０９ｂより、シリコン基板１０１上の高い位置に形成される。そして、このような段差を有する下側配線１０９の上に形成される第２の層間絶縁膜１１０の上面は、前記段差が反映されて配線１０９ｃの上側部分が盛り上がった形状となる。そのため、上側配線１１１は、下地層である第２の層間絶縁膜１１０の影響を受けて、図８（Ｂ）に示すように、配線１０９ｃの上側部分１１１ａに断線や細りが生じ易くなる。

本出願人は、多層配線構造の半導体集積回路で、下側配線と上側配線が直交する配置である場合に、上側配線に断線や細りが生じているかどうかを精度良く安価に検査することを目的として、互いに平行で幅が異なる複数の下地配線を形成した上に絶縁膜を形成し、その上に、前記下地配線を跨ぐ評価用配線パターンを形成することを提案した（特願２００４−３５３６７０号明細書参照）。

しかしながら、この方法には、検査精度の向上という点で更なる改善の余地がある。
特開２００３−３３２３９８公報（図１（ｄ））

本発明は、多層配線を有する半導体集積回路の配線の状態を検査する配線検査素子として、半導体集積回路の最も上側の配線（下地配線の段差の影響を受けやすい配線）の状態（断線や細り等の異常）を、精度良く検出できるものを提供することを課題とする。

上記課題を解決するために、本発明は、ｎ（例えば３以上）層の多層配線を有する半導体集積回路の最も上側の配線の状態を検査する配線検査素子であって、前記多層配線に対応させ、層間絶縁膜を介して形成されたｎ層の検査用配線パターンを有し、最も上側の（ｎ層目の）検査用配線パターンは、これより下側の全ての検査用配線パターンと交差するように、且つ、これら下側の検査用配線パターンの重なり状態が異なる全ての領域を通るように一筆書きで形成され、両端に電極パッドが形成されていることを特徴とする半導体集積回路の配線検査素子を提供する。

この配線検査素子によれば、最も上側の検査用配線パターンが、半導体集積回路の最も上側の配線が有する「下地配線の重なり条件」が前記領域の分だけシミュレーションできるように形成されている。そのため、前記先願の方法よりも、最も上側の検査用配線パターンを、検査対象の半導体集積回路の最も上側の配線に近い状態とすることができる。よって、最も上側の検査用配線パターンの電極パッド間の抵抗を測定することにより、半導体集積回路の最も上側の配線（下地配線の段差の影響を受けやすい配線）の状態（断線や細り等の異常）を、精度良く検出することができる。

本発明はまた、半導体集積回路の配線の状態を検査する検査用配線パターンとして、複数の平行なラインと、これらのラインを接続するラインと、からなる一筆書きのパターンが形成され、このパターンは、前記平行なラインの配置が密である部分と疎である部分とを有することを特徴とする半導体集積回路の配線検査素子を提供する。

この配線検査素子によれば、前記ラインを、例えば、検査対象の半導体集積回路の配線の密な部分と疎な部分とに対応させて形成することにより、検査用配線パターンを検査対象の半導体集積回路の配線に近い状態とすることができる。よって、この配線検査素子により、半導体集積回路の配線の状態（断線や細り等の異常）を精度良く検出することができる。

以下、本発明の実施形態について説明する。
図１は、本発明の配線検査素子の第１実施形態を示す平面図である。図２は図１のＡ−Ａ断面図であり、図３は図１のＢ−Ｂ断面図であり、図４は図１のＣ−Ｃ断面図であり、図５は図１のＤ−Ｄ断面図である。

これらの図に示すように、この配線検査素子は、３層配線を有する半導体集積回路の最も上側の配線（３層目の配線）の状態を検査する配線検査素子である。この配線検査素子は、シリコン基板１上に、第１の絶縁膜２、第１の検査用配線パターン３、第２の絶縁膜（層間絶縁膜）４、第２の検査用配線パターン５、第３の絶縁膜（層間絶縁膜）６、および第３の（最も上側の）検査用配線パターン７が、この順に形成されたものである。

シリコン基板１上の各層は、検査対象となる半導体集積回路の配線に対応させて形成されている。この実施形態では、同じシリコン基板１上に、半導体集積回路とその配線検査素子を同時に形成している。

図１に示すように、第３の検査用配線パターン７は、互いに平行な三つのライン７１〜７３が、これらのラインと垂直するライン７４，７５で接続された一筆書きのパターンであり、両端に電極パッド７６，７７を備えている。これらのライン７１〜７３の幅および間隔は同じであり、半導体集積回路の３層目の配線の標準的な寸法に対応させてある。

第１の検査用配線パターン３は、互いに平行で幅の異なる三種類のライン３１〜３３からなる。これらのライン３１〜３３は、第３の検査用配線パターン７の三つのライン７１〜７３と直交する向きに延びている。第２の検査用配線パターン５は、互いに平行で幅がそれぞれライン３１〜３３と同じ三種類のライン５１〜５３からなる。これらのライン５１〜５３は、第３の検査用配線パターン７の三つのライン７１〜７３と直交する向きに延びている。

図１および図３から分かるように、ライン７２の下側には、ライン５１〜５３およびライン３１〜３３が、第３の絶縁膜６および第２の絶縁膜４を介して存在する。また、図１および図４から分かるように、ライン７３の下側には、ライン５１〜５３が第３の絶縁膜６を介して形成されているが、ライン３１〜３３は存在しない。図１および図５から分かるように、ライン７１の下側には、ライン３１〜３３が第３の絶縁膜６および第２の絶縁膜４を介して形成されているが、ライン５１〜５３は存在しない。

すなわち、この実施形態では、図１に示すように、９つの領域８１〜８９で、第３の検査用配線パターン７より下側の検査用配線パターン３，５の重なり状態が異なっている。そして、第３の検査用配線パターン７は、これらの全ての領域８１〜８９を通るように一筆書きで形成されている。
したがって、この配線検査素子によれば、半導体集積回路の３層目の配線の下地の状態として想定される９つの領域８１〜８９の上側を全て通るように、第３の検査用配線パターン７が形成されているため、第３の検査用配線パターン７の電極パッド７６，７７間の抵抗を測定することにより、半導体集積回路の３層目の配線の状態（断線や細り等の異常）を精度良く検出することができる。

図６は、本発明の配線検査素子の第２実施形態を示す平面図である。
この実施形態において、検査用配線パターン２０は、互いに平行な７本のライン２０１〜２０７が、これらのラインと垂直するライン２０８〜２１３で接続された一筆書きのパターンであり、両端に電極パッド２１４，２１５を備えている。

これらのライン２０１〜２０７の幅は全て同じであるが、間隔はライン２０１が形成されている側で狭く、ライン２０７が形成されている側に行くに従って広くなっている。この検査用配線パターン２０は、検査対象である半導体集積回路の配線の最も密な部分と最も疎な部分を含み、これら部分の間で疎密の程度が連続的に変化するように、ライン２０１〜２０７の間隔が設定されている。

なお、一点鎖線で示した基準線４１は、シリコンウエハのオリエンテーションフラットと平行なラインであり、図６の検査用配線パターン２０の７本のライン２０１〜２０７は、オリエンテーションフラットのラインと平行に形成されている。
また、検査用配線パターン２０より下側の検査用配線パターン１０として、互いに平行で幅の異なる三種類のライン１１〜１３が、検査用配線パターン２０の７本のライン２０１〜２０７と直交する向きで形成されている。
したがって、この配線検査素子によれば、半導体集積回路の配線の密な部分と疎な部分とに対応させた疎密を有する検査用配線パターン２０が形成されているため、検査用配線パターン２０の電極パッド２１４，２１５間の抵抗を測定することにより、半導体集積回路の配線の状態（断線や細り等の異常）を精度良く検出することができる。

図７は、図６と同じ検査用配線パターン２０の７本のライン２０１〜２０７を、シリコンウエハのオリエンテーションフラットと平行なライン４１に対して垂直となるように形成した例である。シリコンウエハのオリエンテーションフラットのラインと平行な方向と垂直な方向では、フォトリソグラフィ工程での露光時の収差が異なるため、図６と図７の両方の配置で検査用配線パターン２０を形成することにより、さらに精度良く、半導体集積回路の配線の状態（断線や細り等の異常）を検出することができる。

なお、この実施形態では、検査用配線パターン２０を構成するライン２０１〜２０７が、半導体集積回路の配線の密な部分と疎な部分とに対応させた疎密で形成されているが、最も密な部分をウエハプロセスの限界値（例えば、フォトリソグラフィ工程の露光時に、隣り合うレジスト開口部からの光の干渉が生じる限界値）に合わせて形成してもよい。その場合、最も疎な部分のライン間隔は、検査用配線パターンの形成面積との兼ね合い等によって決めればよい。

また、第１の実施形態の第３の検査用配線パターン７として、図６の検査用配線パターン２０のように、検査対象の半導体集積回路の３層目の配線の疎密に対応させた疎密を有するラインからなるパターンを形成すれば、第１の実施形態の配線検出素子よりも、半導体集積回路の配線の状態（断線や細り等の異常）の検出精度を向上することができる。

本発明の配線検査素子の第１実施形態を示す平面図。 図１のＡ−Ａ断面図。 図１のＢ−Ｂ断面図。 図１のＣ−Ｃ断面図。 図１のＤ−Ｄ断面図。 本発明の配線検査素子の第２実施形態を示す平面図。 検査用配線パターン２０の図６とは異なる配置を示す平面図。 多層配線構造の半導体集積回路の従来例を示す断面図。

符号の説明

１…シリコン基板、１０…、２…第１の絶縁膜、２０…検査用配線パターン、３…第１の検査用配線パターン、３１〜３３…第１の検査用配線パターンを構成するライン、４…第２の絶縁膜、４１…オリエンテーションフラットと平行なライン、５…第２の検査用配線パターン、５１〜５３…第２の検査用配線パターンを構成するライン、６…第３の絶縁膜、７…第３の検査用配線パターン、７１〜７５…第３の検査用配線パターンを構成するライン、７６，７７…電極パッド、８１〜８９…検査用配線パターンの重なり状態が異なる各領域、２０１〜２１３…検査用配線パターンを構成するライン、２１４，２１５…電極パッド。

Claims (2)

1. ｎ層の多層配線を有する半導体集積回路の最も上側の配線の状態を検査する配線検査素子であって、
   前記多層配線に対応させ、層間絶縁膜を介して形成されたｎ層の検査用配線パターンを有し、
   最も上側の検査用配線パターンは、これより下側の全ての検査用配線パターンと交差するように、且つ、これら下側の検査用配線パターンの重なり状態が異なる全ての領域を通るように一筆書きで形成され、両端に電極パッドが形成されていることを特徴とする半導体集積回路の配線検査素子。
2. 半導体集積回路の配線の状態を検査する検査用配線パターンとして、複数の平行なラインと、これらのラインを接続するラインと、からなる一筆書きのパターンが形成され、このパターンは、前記平行なラインの配置が密である部分と疎である部分とを有することを特徴とする半導体集積回路の配線検査素子。

Images