KR19980079957A - 바이어 홀 개구 검사용 첵크 패턴 - Google Patents

바이어 홀 개구 검사용 첵크 패턴 Download PDF

Info

Publication number
KR19980079957A
KR19980079957A KR1019980007409A KR19980007409A KR19980079957A KR 19980079957 A KR19980079957 A KR 19980079957A KR 1019980007409 A KR1019980007409 A KR 1019980007409A KR 19980007409 A KR19980007409 A KR 19980007409A KR 19980079957 A KR19980079957 A KR 19980079957A
Authority
KR
South Korea
Prior art keywords
shank
wiring
via hole
pattern
pair
Prior art date
Application number
KR1019980007409A
Other languages
English (en)
Other versions
KR100267483B1 (ko
Inventor
야스시 기노시타
Original Assignee
가네코 히사시
닛폰 덴키 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네코 히사시, 닛폰 덴키 주식회사 filed Critical 가네코 히사시
Publication of KR19980079957A publication Critical patent/KR19980079957A/ko
Application granted granted Critical
Publication of KR100267483B1 publication Critical patent/KR100267483B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

첵크 패턴을 제공함으로써, 바이어 홀이 정확하게 제조되는지 않되는지가 바이어 홀의 보다 높은 정밀도의 위치선정이 필요없이 검사될 수 있고, 본 발명의 첵크 패턴은, 반도체 기판(2)위에 형성된 첵크 배선(3)과, 상기 첵크 배선을 덮기 위하여 반도체 기판(2)위에 형성된 절연막(4)과, 상기 첵크 배선(3)의 각각의 단부에서 각각 형성된 한 쌍의 바이어 홀(6)을 포함하고, 상기 각각의 바이어 홀(6)은 첵크 배선(3)의 폭방향에서 중심선으로부터 서로 반대방향으로 조금 이동되도록 위치되고, 상기 바이어 홀(6)의 저부는 첵크 배선(3)과 절연막(4)을 가로지르도록 위치된다.

Description

바이어 홀 개구 검사용 첵크 패턴
본 발명은 다중층 배선을 가지는 반도체 기판에 형성된 바이어 홀의 개구 검사에 사용되는 첵크 패턴에 관한 것이다.
일본 특허출원 제 92-12531 호의 공개 공보에는, 바이어 홀이 반도체 기판위에 정확하게 형성되는지 않되는지를 검사하는데 사용되는 첵크 패턴이 기재되어 있다. 도 11은 상기 특허 출원에 기재된 종래의 첵크 패턴을 개략적으로 도시하는 단면도이다.
도 11에서, 상기 종래의 첵크 패턴은 반도체 기판(101)에 있는 저부층에서 서로 인접하게 형성된 하나 이상의 배선(102)과, 상기 배선(102)을 덮고 있는 반도체 기판(101) 위에 형성된 층간 절연막(103)과, 상기 층간 절연막(103)에 형성된 저항 패턴(104)과, 바이어 홀(105)과, 상기 배선(102)사이에서 배선(102)과 층간 절연막(103)을 가로지르는 단차부(step;105a)를 구비하는 저부를 포함한다.
전자 현미경을 스캐닝하여 상기 바이어 홀(105)을 관찰함으로써, 상기 배선(102)으로 인한 밝은 부분과, 단차부(105a)로 인한 어두운 부분사이의 콘트라스트가 관찰될 때, 상기 바이어 홀(105)의 저부가 배선(102)의 표면에 도달할 수 있도록 상기 바이어 홀(105)이 정확하게 형성되었는지가 확인된다.
그래서, 상기 바이어 홀(105)이 정확하게 형성되었는지 않되었는지는 상기 바이어 홀(105)이 전자 현미경을 스캐닝함으로써 관찰될 때 콘트라스트가 관찰되는지 않되는지에 따라 구별될 수 있다.
도 12는 종래의 첵크 패턴의 다른 예를 도시하는 단면도이고, 이것은 반도체 기판(201)에 있는 저부층에서 서로 인접하게 형성된 하나 이상의 배선(202)과, 상기 배선(202)을 덮는 반도체 기판(201)에 형성된 층간 절연막(203)과, 상기 층간 절연막(203)에 형성된 저항 패턴(204)과, 바이어 홀(205) 및, 하나 이상의 배선(202)과 배선(102)사이의 층간 절연막(203)을 가로지르는 단차부(205a)를 구비하는 저부를 포함한다.
도 12의 첵크 패턴에서, 도 11과 마찬가지로, 상기 바이어 홀(205)이 이것의 저부가 하나 이상의 배선(202)과, 배선(202)사이의 층간 절연막(203)를 가로질러 있도록 형성되는 상태에서, 상기 바이어 홀(205)이 정확하게 형성되는지 않되는지는 상기 바이어 홀이 전자 현미경을 스캐닝함으로써 관찰될 때 콘트라스트가 관찰될 수 있는지 않되는지에 의하여 구별될 수 있다.
그러므로, 종래기술에서, 바이어 홀의 직경은 상기 목적을 위하여 배선사이의 간격보다 더 크도록 설계되는 것이 양호하다.
그러나, 반도체 회로의 집적도가 최근 보다 높게 되고, 배선 폭 또는 간격과 같은 반도체 장치의 크기 치수가 정비되도록 되어 있다.
예를 들면, The National Technology Roadmap for Semiconductor의 제목의 SIA(Semiconductor Industry Association)의 문헌 98페이지에서, 표 22: Interconnect Design Ground Rules and Assumptions는 0.35㎛-괘선 장치의 배선폭, 배선 간격 및 바이어 홀의 크기는 각각 0.4㎛, 0.6㎛, 0.4㎛으로 되어 있다. 또한 상기 문헌에서, 보다 장래의 0.1㎛-괘선 장치의 배선폭, 배선간격 및, 바이어 홀의 크기는 각각 0.11㎛, 0.16㎛, 0.11㎛으로 되어 있다.
그러므로, 상기 규격에 따라서, 바이어 홀의 개구 검사용 첵크 패턴의 바이어 홀의 저부는 도 11의 종래의 첵크 패턴에서와 같이 2개의 배선을 가로질러 설계될 수는 없다.
또한, 도 12의 종래의 첵크 패턴에서와 같이, 적어도 하나의 배선과 층간 절연막사이를 가로질러서 첵크 패턴의 바이어 홀의 저부를 형성하는 것은 매우 어렵게될 것이다. 왜냐하면, 상기 바이어 홀의 크기는 매우 미세하고, 상기 바이어 홀을 형성하기 위하여 위치 정밀도에는 한계가 있기 때문에, 상기 바이어 홀 저부는 배선 또는 층간 절연막을 가로지를 수가 없다. 상기 바이어 홀이 배선과 층간 절연막를 가로지르기 위하여 형성될 수 있을지라도, 이들 중의 하나의 비가 다른 것보다 훨씬 작게 형성될 수 없도록 간주될 수 있다. 이러한 경우에, 상기 바이어 홀이 전자 현미경을 스캐닝함으로써 관찰될 때, 어떠한 콘트라스트도 관찰될 수 없으며, 따라서, 상기 바이어 홀은 이것이 비록 정확하게 제조될지라도 충분하게 형성되지 않도록 될 수 있다.
그러므로, 종래의 첵크 패턴에 따른 바이어 홀의 형상 불량을 방지하기 위해서는, 매우 높은 정밀도의 위치선정이 상기 바이어 홀을 형성하는데에 필요하다.
바이어 홀을 관찰하기 위하여 전자 현미경을 스캐닝하는 전자 비임이 바이어 홀 저부에 수직으로 조사되지 않을 때, 전자 비임의 그림자를 상기 층간 절연막으로 오인함으로써, 잘못 형성된 바이어 홀이 정확하게 형성된 것으로 간주되는 문제점이 있다.
이러한 이유로 인하여, 전자 비임은 바이어 홀에 수직으로 조사되지 않고, 전자 현미경을 스캐닝하는 전자총이 충분히 조정될 수 없거나, 상기 반도체 기판에 비틀림이 발생되는 것과 같은 경우가 있게 된다. 상기 반도체 기판의 비틀림은 배선 패터닝 방법에서도 쉽게 나타나는데, 왜냐하면 램프-어닐링 방법과 같은 고속의 열처리가 배선 패터닝 방법전에 기판을 준비하는 방법에 자주 수행되기 때문이다.
또한, 상기 바이어 홀의 애스펙트-비(aspect-ratio)(폭에 대한 깊이의 비)는 비교적 크게되고, 어떠한 조사 전자 비임도 바이어 홀의 저부까지 도달할 수 없으며, 이것은 바이어 홀에 전자 비임이 수직으로 조사되지 않는 부가의 불편함을 발생시킨다. 이러한 점을 고려할 때, 상기 바이어 홀의 애스펙트-비는 상술된 문헌에서, 0.35㎛-괘선 장치에서는 2.5 내지 4.5, 그리고 0.1㎛-괘선 장치에서는 5.2 내지 9가 되는 것이다.
상기 전자 비임이 바이어 홀 저부에 수직으로 조사되지 않을 때, 상기 스캐닝 전자 현미경의 전자총을 재조정하는 것이 필요하고, 이러한 재조정 작동의 필요성은 바이어 홀 개구 조사의 효율을 악화시키는 원인 중의 하나가 된다.
도 1a 및 도 1b는 본 발명의 제 1 실시예에 따른 첵크 패턴의 형성 방법을 도시하는 단면도.
도 2는 도 1b의 첵크 패턴의 상부면을 도시하는 평면도.
도 3은 전자 현미경을 스캐닝함으로써 관찰되는 도 1b의 첵크 패턴(1)의 콘트라스트(contrast)를 도시하는 평면도.
도 4는 제 1 실시예의 다른 첵크 패턴(11)을 도시하는 평면도.
도 5는 전자 현미경을 스캐닝함으로써 관찰되는 도 4의 첵크 패턴(11)의 바이어 홀쌍(17)사이의 콘트라스트 차이를 도시하는 평면도.
도 6은 바이어 홀의 쌍(17')이 첵크 배선(13')에 평행하게 형성될 때 관찰되는 콘트라스트 차이를 도시하는 평면도.
도 7a 및 도 7b는 본 발명의 제 2 실시예에 따른 첵크 패턴(21)의 형성 방법을 도시하는 단면도.
도 8은 도 7b의 첵크 패턴(21)의 바이어 홀(26a 및 26b)가 정확하게 형성될 때 관찰되는 콘트라스트 차이를 도시하는 평면도.
도 9는 과도하게 오버-에칭(over-etching)될 때, 도 7b의 첵크 패턴(21)의 바이어 홀(26a 및 26b)의 콘트라스트를 도시하는 단면도.
도 10는 상기 바이어 홀(26a 및 26b)가 과도하게 오버-에칭될 때 관찰되는 콘트라스트 차이를 도시하는 평면도.
도 11은 종래의 첵크 패턴의 예를 도시하는 단면도.
도 12는 종래의 첵크 패턴의 다른 예를 도시하는 단면도.
도면의 주요 부분에 대한 부호의 설명
1 : 첵크 패턴 2 : 반도체 기판
3 : 첵크 배선 4 : 절연막
5 : 저항 패턴 6 : 바이어 홀
그러므로, 본 발명의 목적은 첵크 패턴의 바이어 홀 형상의 높은 정밀도의 위치선정을 필요로 하지 않고, 바이어 홀 개구가 정확하게 제조되었는지를 검사될 수 있는 첵크 패턴을 제공하는 것이다.
본 발명의 또다른 목적은 바이어 홀을 스캐닝하기 위한 스캐닝 전자 현미경의 전자 비임이 바이어 홀 저부에 수직으로 조사되었는지 않되었는지를 쉽게 검출할 수 있는 바이어 홀 개구 검사용 첵크 패턴을 제공하는 것이다.
상기 목적을 성취하기 위하여, 바이어 홀 개구 검사용 첵크 패턴은:
검사될 바이어 홀 개구가 있는 반도체 기판 위에 형성된 첵크 배선과;
상기 첵크 배선을 덮기 위하여 반도체 기판 위에 형성된 절연막 및;
상기 각각의 첵크 배선의 각 단부에서 형성된 한 쌍의 바이어 홀을 포함하고, 상기 각각의 바이어 홀은 첵크 배선의 폭방향에서 첵크 배선의 중심선으로 부터 서로 역방향으로 조금 이동되게 위치되고, 상기 바이어 홀의 저부는 첵크 배선과 절연막을 가로질러 있도록 위치된다.
그러므로, 상기 바이어 홀의 직경이 배선 간격보다 조금 짧게 제한될지라도, 상기 바이어 홀의 적어도 하나의 저부는 상기 바이어 홀쌍이 위치선정의 분산으로 인하여 바람직한 위치로 부터 소정의 편향을 가지도록 형성될 때도 상기 첵크 배선과 절연막을 가로지를 수 있다.
또한, 상기 바이어 홀의 쌍 각각의 저부에서 첵크 배선의 크기가 단지 서로 동일할 때에만, 상기 전자 비임이 바이어 홀의 저부에 수직으로 조사되는 상태에서, 동일한 콘트라스트는 상기 스캐닝 전자 현미경에 의하여 관찰될 때 상기 바이어 홀 쌍의 각각용으로 관찰된다. 그러므로, 상기 바이어 홀의 쌍 각각의 사이에서 상기 콘트라스트를 비교함으로써, 상기 전자 비임이 바이어 홀의 쌍 저부에 수직으로 또는 수직이 아니게 조사되는지를 본 발명에서는 쉽게 확인될 수 있다.
바이어 홀 개구를 검사하기 위한 본 발명의 다른 패턴은:
검사될 바이어 홀이 있는 반도체 기판에서 제 1 피치만큼 연속적으로 정렬되는 형성된 하나 이상의 첵크 배선과;
상기 하나 이상의 첵크 배선을 덮기 위하여 상기 반도체 기판 위에 형성된 절연막과;
상기 하나 이상의 첵크 배선의 각각에 대응되는 제 1 피치와는 다른 제 2 피치만큼 연속적으로 정렬되는 바이어 홀 쌍을 포함하고, 상기 모든 바이어 홀 쌍의 각각의 바이어 홀은 하나 이상의 첵크 배선 각각에 대응하는 각각의 단부에 형성되고, 상기 각각의 바이어 홀은 상기 하나 이상의 첵크 배선의 각각에 대응하는 폭 방향에서 하나 이상의 첵크 배선의 각각에 대응되는 중심선으로 부터 서로 역방향으로 조금 이동되게 위치되고, 각각의 바이어 홀의 저부는 상가 하나 이상의 첵크 배선과 절연막의 대응하는 각각을 가로질러 위치된다.
그러므로, 상기 바이어 홀 쌍의 어느 측 바이어 홀사이에서도 콘트라스트 차이를 관찰함으로써, 상기 바이어 홀의 정확한 형상은 경사진 전자 비임으로 인한 그림자에 의해 발생되는 콘트라스트의 잘못 인식을 확실하게 제거할 수 있다.
바이어 홀 개구를 검사하기 위한 본 발명의 또 다른 첵크 패턴은 첵크 배선의 배선층보다 더 낮은 배선층에서 부가의 첵크 배선을 포함하고, 상기 부가의 첵크 배선은 상기 바이어 홀의 쌍이 과도하게 오버-에칭될 때 바이어 홀의 쌍중의 하나의 저부가 첵크 배선과 부가의 배선을 가로질러야만 하도록 위치된다.
그러므로, 바이어 홀이 너무 과도하게 오버-에칭될 때 상기 바이어 홀쌍중의 하나에는 어떠한 콘트라스트도 관찰되지 않기 때문에, 상기 바이어 홀의 과도한 오버-에칭은 상기 스캐닝 전자 현미경으로써 바이어 홀의 쌍을 관찰함으로써 쉽게 검출될 수 있다.
다음은, 도면을 참고로 하여 본 발명의 실시예를 설명한다.
도 1a 및 도 1b는 바이어 홀의 개부 검사을 하기 위하여 적용되는 본 발명의 제 1 실시예에 따른 첵크 패턴의 형성 방법을 도시하는 단면도이고, 도 2는 도 1b의 첵크 패턴의 상부면을 도시하는 평면도이다.
도 1b에 도시된 바와 같이, 바이어 홀의 개부 검사를 위한 첵크 패턴(1)은 바이어 홀 쌍(6)의 개구 검사를 위하여 사용되는 반도체 기판(2)위에 형성된 첵크 배선(3)을 포함한다. 상기 첵크 배선(3)은 반도체 장치(2)에 형성된 집적회로(도면에 도시않음)의 배선과 동시에 형성되지만, 이것은 집적회로의 부재는 아님으로써, 반도체 기판(2) 위에 어느 곳에서도 패턴화될 수 있다.
상기 첵크 배선(3) 위에 형성된 절연막(4)과, 상기 절연막(4)위에 형성된 저항 패턴(5)이 부가로 포함된다. 도 1a 및 도 1b와, 도 2에 도시된 바와같이, 한 쌍의 바이어 홀(6)은 이것의 저부가 첵크 배선(3)과 절연막(4)을 가로지를 수 있고, 또한 동시에, 바이어 홀(6) 쌍의 각각이 배선(3)의 폭방향에서 중심선으로 부터 서로 역방향으로 조금 이동되는 배선(3)의 각 단부에 위치될 수 있도록, 하나의 첵크 배선(3)용으로 형성된다.
상기 첵크 배선(3)과 바이어 홀(6)의 저부의 중첩된 영역의 크기 또는, 상기 바이어 홀(6)의 저부에서 첵크 배선(3)의 크기는 바이어 홀(6)의 직경과 이 바이어 홀(6)을 위치시키기 위한 정밀도에 의하여 결정된다. 예를 들면, 0.5㎛의 직경을 가지는 바이어 홀(6)이 ±0.1㎛의 위치 정밀도로써 0.3㎛의 중첩 영역을 부여할 수 잇도록 위치될 때, 상기 중첩된 영역은 0.2㎛ 내지 0.4㎛가 되어야만 한다. 그러므로, 각각의 바이어 홀(6)의 중첩 영역은 동일하지 않을 수 있다.
상기 바이어 홀(6)의 직경으로 인하여, 상기 반도체 기판(2) 위에 형성된 집적회로용으로 사용되는 것 중에서 가장 작은 바이어 홀과 동일하도록 설계되는 것이 양호하다. 상기 첵크 패턴(1)의 바이어 홀(6)이 집적회로의 가장 작은 바이어 홀과 동일한 크기를 가지도록 형성될 때, 상기 집적회로의 다른 바이어 홀은 첵크 패턴(1)의 바이어 홀(6)의 동일한 상태에서 가장 나쁘게 형성되는 것으로 간주될 수 있다. 그러므로, 첵크 패턴(1)의 바이어 홀(6)을 관찰함으로써 상기 바이어 홀(6)의 개구가 정확하게 확인될 때 집적회로의 바이어 홀 개구는 정확하게 제조되도록 검사될 수 있다.
다음은 상기 첵크 패턴(1)을 형성하기 위한 방법을 설명한다.
먼저, 상기 첵크 배선(3)은 도 1a에 도시된 바와 같이, 반도체 기판(2)의 바람직한 위치에서 집적회로 옆에 형성된다. 그다음, 상기 절연막(4)은 첵크 배선(3)위에 형성되고, 여기에서 표면은 에치-백(etch-back) 또는 CMP(Chemical Mechanical Polishing)에 의하여 평탄하게 제조된다. 그다음, 상기 바이어 홀(6)의 쌍이 나중에 형성되는 영역을 제외하고는, 상기 저항 패턴(5)은 절연막(4) 위에 형성된다. 그 다음 마지막으로, 상기 절연막(4)은 바이어 홀(6)의 쌍을 제조하기 위하여, 마스크로서 저항 패턴(5)을 사용하여 에칭된다.
항상, 상기 절연막(4)은 형성될 때 조금 오버-에칭되고, 그래서 상기 바이어 홀(6)의 저부의 절연막(4)은 첵크 배선(3)의 상부면보다 조금 낮은 위치까지 에칭되고, 이것은 상기 바이어 홀(6)의 쌍 저부에 첵크 배선(3)의 상부면과 절연막(4)의 표면 사이에 단차부(6a)를 제공한다. 그래서 형성된 첵크 패턴(1)은 스캐닝 전자 현미경에 의하여 관찰되고, 도 3에 도시된 콘트라스트는 첵크 배선(3)으로 인한 밝은 부분과, 단차부(6a)로 인한 어두운 부분사이에 관찰될 수 있다.
이후에 설명하는 바와 같이, 바이어 홀(6) 쌍의 각각은 상기 실시예에 따른 첵크 패턴(1)에서 배선(3)의 폭방향 중심선으로 부터 서로 역방향으로 조금 이동되게 형성된 첵크 배선(3)의 양단부에 제공된다. 그러므로, 상기 바이어 홀의 직경이 배선 간격보다 더 짧게 제한될지라도, 상기 바이어 홀(6)의 쌍은 바람직한 위치로 부터 위치시키기 위하여 분산으로 인하여 소정의 빗나감내에 형성될 때, 상기 바이어 홀(6)의 쌍중의 적어도 하나의 저부는 첵크 배선(3)과 절연막(4)을 가로지른다. 또한, 상기 바이어 홀(6) 쌍의 개구가 정확하게 제조되는지 않되는지는 상기 실시예의 첵크 패턴(1)에서 바이어 홀(6)의 쌍을 높은 정밀도로 위치시킬 필요가 없이 쉽게 검사될 수 있다.
그리고, 상기 전자 비임이 바이어 홀(6) 쌍의 저부에 수직으로 조사되는 상태에서, 바이어 홀(6) 쌍의 각각의 저부에서 첵크 패턴(3)의 크기가 서로 동일하게 될 때에만, 동일한 콘트라스트가 스캐닝 전자 현미경에 의하여 관찰될 때 바이어 홀(6)의 쌍 각각용으로 관찰된다. 그러므로, 바이어 홀(6) 쌍 각각 사이에서 콘트라스트를 비교함으로써, 상기 전자 비임이 바이어 홀의 쌍 저부에 수직으로 조사되는지 않되는지 쉽게 확인될 수 있다. 그래서, 전자 비임의 그림자에 의하여 발생되는 콘트라스트를 바이어 홀(6) 쌍의 저부에 노출되는 배선면으로 인한 콘트라스트로서 잘못 취함으로써 바이어 홀이 정확하게 제조되는 잘못된 인식이 방지될 수 있다.
다음은, 도 1a 및 도 1B 내지 도 3과 관련하여 설명된 첵크 패턴(1)의 다른 것이 도 4를 참고로 하여 설명될 것이고, 여기에서 바이어 홀 개구 검사용 첵크 패턴(11)의 상부면의 평면도가 도시된다.
도 4에서, 하나 이상의 첵크 배선(13)은 바이어 홀(16a 및 16b)의 각 쌍(17)을 각각 구비하는 소정의 피치로 일련으로 정렬되도록 형성된다. 또한 상기 실시예에서, 상기 바이어 홀(16a 및 16b)의 저부는 도 1의 첵크 패턴(1)고 동일한 방법으로 첵크 배선(13)과 절연막(14)을 가로지르도록 설계된다. 또한, 각각의 쌍(17)에서, 바이어 홀(16a 및 16b)의 각각은 관련된 첵크 패턴(13)의 폭방향에서 중심선으로 부터 역방향으로 조금 이동되는 대응 첵크 배선(13)의 근처 또는 각각의 단부에 위치된다.
또한, 상기 바이어 홀 쌍(17)은 첵크 배선(13)의 피치와 조금 다른 고정 피치로 상기 첵크 배선(13)과 동일한 방향의 일련으로 정해진다. 도 4의 실시예에서, 상기 바이어 홀(17)의 피치는 첵크 배선(13)의 피치보다 조금 더 크게된다. 여기에서, 상기 바이어 홀(17)중의 하나의 센터는 대응하는 첵크 배선(13)의 중심과 동일하도록 설계된다.
상기 각각의 첵크 배선(13), 바이어 홀(16a 및 16b)의 대응쌍(17), 절연막(14), 저항 패턴(도면에 도시않음), 또는 상기 바이어 홀(16a 및 16b)의 저부위에 있는 단차부(도면에 도시않음)는 첵크 패턴(1)과 관련하여 설명되는 비슷한 방법으로 형성되고, 중복되는 설명은 생략된다.
그러나, 도 4의 첵크 패턴(11)에서, 상기 첵크 배선(13)의 중첩된 영역과 왼쪽 바이어 홀(16a)의 저부의 크기 각각은 서로에 대하여 다르게 형성되어야만 한다. 그러므로, 상기 왼쪽 바이어 홀(16a)은 스캐닝 전자 현미경에 의하여 관찰될 때, 상기 스캐닝 전자 현미경의 전자 비임이 바이어 홀 저부에 수직으로 조사되는 상태에서, 중첩된 영역의 크기 차이로 인하여 왼쪽 바이어 홀(16a)사이의 콘트라스트의 밝음/어두움 비의 차이가 확실하게 관찰되어야만 한다.
그래서, 왼쪽 바이어 홀(16a) 또는 오른쪽 바이어 홀(16b)사이의 콘트라스트 차이를 관찰함으로써, 상기 바이어 홀의 정확한 형상은 경사진 전자 비임으로 인한 그림자에 의하여 발생되는 콘트라스트의 잘못된 인식을 제거하는 것이 확실하게 수행될 수 있다.
또한, 도 4의 첵크 패턴(11)에서, 상기 바이어 홀(16a 및 16b)의 각각은 도 1의 첵크 패턴과 동일한 방법으로 상기 관련 첵크 배선(13)의 폭 방향 중심선으로 부터 반대방향으로 조금 이동되는 대응 첵크 배선(13)의 근처 또는 각 단부에 위치된다.
상기 바이어 홀이 도 6에 도시된 바와같이 바이어 홀(16'a 및 16'b)로서 이동하지 않고 위치된다면, 상기 바이어 홀의 직경은 첵크 배선(13')의 폭과 동일하거나 더 작게 되는 경우에, 몇몇 바이어 홀의 개구는 첵크 배선(13')위에 전체적으로 제조될 수 있고, 이것은 어떠한 콘트라스트도 관찰되지 않도록 한다.
다음은, 본 발명의 제 2 실시예가 설명된다.
도 7a 및 도 7b는 바이어 홀의 개구 검사용으로 적용되는 본 발명의 제 2 실시예에 따른 첵크 패턴(21)의 형성 방법을 도시하는 단면도이다. 상기 하부 배선층(27)은 바이어 홀 쌍(26a 및 26b)의 쌍의 개구를 검사하기 위하여 사용되는 반도체 기판(22)위에 형성된 제 1 첵크 배선(23a)과, 상기 제 1 첵크 배선(23a)을 덮기 위하여 형성된 제 1 절연막(24a)을 포함한다. 상기 제 1 첵크 배선(23a)은 반도체 장치(22)에 형성된 집적회로(도면에 도시않음)의 하부 배선층(27)의 배선과 동시에 형성되지만, 이것은 집적회로의 부재가 아니고, 그러므로 이것은 반도체 기판(22) 위에 어느 곳에서도 패턴될 수 있다. 상기 상부 배선층(28)은 제 1 첵크 배선(23a)과 유사한 방법으로 상부 배선층(28)의 회로 배선으로 부터 분리되게 제공되는 제 2 첵크 배선(23b)을 포함하고, 제 2 절연막(24b)은 제 2 배선(23b)을 덮기 위하여 형성된다. 상기 상부 배선층(28) 위에는, 저항 패턴(25)이 형성된다.
상기 바이어 홀 쌍중의 하나에서, 예를 들면 상기 바이어 홀(26a)은 이것이 과도하게 오버-에칭될 때 이것의 저부가 제 1 첵크 배선(23a)과, 제 2 첵크 배선(23b)을 가로지르도록 위치된다. 상기 각각의 바이어 홀(26a 및 26b)은 상기 바이어 홀(26a 및 26b)의 각 저부에서 제 2 첵크 배선(23b)의 각각의 크기는 서로 동일하게될 수 있도록 설계되는 것이 양호하다.
다음은, 첵크 패턴(21)의 형성 방법을 상세하게 설명한다.
첫 번째로, 상기 제 1 첵크 배선(23a)은 도 7a에 도시된 바와같이 반도체 기판(22) 위에 형성된다. 상기 제 1 첵크 배선(23a)은 집적회로의 부재가 아니고, 다결정 실리콘과 같은 도전성 물질로부터 반도체 기판(22)의 표면 어느곳에도 제공될 수 있다. 그 다음, 상기 제 1 배선층(27)은 에치-백 방법 또는 CMP 방법에 의하여 평탄하게 제조되는 제 1 첵크 패턴(23a)을 덮기 위하여 제 1 절연막(24a)을 형성함으로써 가공된다. 그다음, 제 2 첵크 배선(23b)은 제 1 절연막(24a)위에 형성되고, 제 2 절연막(24b)은 제 2 배선층(28)을 형성하기 위하여 상술된 동일한 방법으로 형성되고 평탄하게 제조되며, 이것은 바이어 홀(26a 및 26b)이 이후에 형성되는 위치를 제외하고는 제 2 절연막(24a)위에 형성된 저항 패턴(25) 다음에 이루어진다. 그 다음 마지막으로, 상기 바이어 홀(26a 및 26b)은 도 7b에 도시된 바와 같이, 첵크 패턴(21)을 성취하기 위하여 에칭용 마스크로서 저항 패턴(25)을 사용하여 제 2 절연막(24b)을 에칭함으로써 형성된다.
상기 첵크 패턴(21)은 2개의 배선층(27 및 28)을 포함하도록 기재되어 있다. 그러나, 상기 배선층의 수는 2개로 한정되지 않고, 배선층의 수는 이들이 필요할 때 보다 많은 수가 될 수 있다.
상기 첵크 패턴(21)이 스캐닝 전자 현미경으로 관찰될 때, 동일한 콘트라스트는 바이어 홀(26a 및 26b)용으로 관찰되고, 이것의 2개의 저부가 도 8에 도시된 바와같이 제 2 첵크 배선(23b)와 제 2 절연막(24b)을 가로지를 때, 상기 제 1 첵크 배선(23a)은 노출되지 않는다.
한편, 상기 바이어 홀이 첵크 패턴(21)의 형성방법에서 과도하게 오버-에칭될 때, 상기 바이어 홀(26a)의 저부는 도 9에서 단면으로 도시된 바와같이, 제 1 첵크 배선(23a)의 표면에 부착된다. 그러므로, 도 10에서 첵크 패턴(21)을 평면으로 도시한 바와 같이, 바이어 홀(26a 및 26b)가 스캐닝 전자 현미경에 의하여 관찰될 때 어떠한 콘트라스트도 바이어 홀(26a)에서는 관찰되지 않고, 제 1 첵크 배선(23a)의 표면은 제 2 첵크 배선(23b)의 저부와는 다른 바이어 홀(26a)의 저부에서 다른 광영역에 의하여 표시된다.
상술한 바와 같이, 적어도 2개의 첵크 배선이 서로 다른 층에 있음으로써, 바이어 홀 쌍중의 하나의 저부와, 상기 실시예에서 바이어 홀(26a)은 바이어 홀(26a)이 이것의 형성 방법에서 과도하게 오버-에칭될 때 상기 제 1 첵크 배선(23a)과 제 2 첵크 배선(23b)을 가로질러 위치될 수 있다. 그러므로써, 상기 바이어 홀의 과도한 오버-에칭은 쉽게 검출되는데, 왜냐하면 상기 바이어 홀이 과도하게 오버-에칭될 때, 상기 스캐닝 전자 현미경으로써 상기 첵크 패턴(21)의 바이어 홀(26a 및 26b)의 쌍을 관찰함으로써 바이어 홀(26a)에서는 어떠한 콘트라스트도 관찰되지 않는다.
이전에 설명한 바와 같이, 본 발명에 따른 바이어 홀 개구 검사용 첵크 패턴은 한 쌍의 바이어 홀을 포함하는데, 이들은 각각 관련된 첵크 배선의 폭방향에서 중심선으로 부터 반대방향으로 조금 이동되게 형성됨으로써, 상기 쌍의 바이어 홀의 저부 어느 저부의 부분도 관련된 첵크 배선의 표면위에 중첩된다. 따라서, 상기 바이어 홀의 개구가 정확하게 제조되는지 않되는지는 상기 바이어 홀 쌍을 형성할 때 보다 높은 정밀도의 위치선정을 필요로 하지 않고 쉽게 검사될수 있는데, 왜냐하면 상기 바이어 홀의 쌍이 바람직한 위치로 부터 관련된 첵크 배선까지 소정의 빗나감으로 형성될지라도, 상기 관련 첵크 배선과 절연막을 가로지르도록 위치될 수 있다.
또한, 상기 바이어 홀쌍사이 또는 바이어 홀쌍의 어느 쪽의 바이어 홀사이의 콘트라스트의 차이를 확인함으로써, 전자 비임이 바이어 홀의 저부에 수직으로 조사되는지를 쉽게 검출할 수 있다.
또한, 상기 바이어 홀의 과도한 오버-에칭은 본 발명의 첵크 패턴에서, 상기 바이어 홀이 과도하게 오버-에칭될 때 상기 바이어 홀중의 하나가 기본적인 첵크 배선과 부가의 첵크 배선을 가로지르는 방법으로, 상기 기본적인 첵크 배선과 절연막을 포함하는 배선층보다 더 낮은 하부 배선층에서 부가의 첵크 배선을 제공함으로써 쉽게 검사될 수 있다.

Claims (6)

  1. 바이어 홀 개구 검사용 첵크 패턴은, 검사될 바이어 홀 개구가 있는 반도체 기판 위에 형성된 첵크 배선과; 상기 첵크 배선을 덮기 위하여 반도체 기판 위에 형성된 절연막 및; 상기 첵크 배선의 각 단부에서 형성된 한 쌍의 바이어 홀을 포함하고, 상기 각각의 바이어 홀은 첵크 배선의 폭방향에서 첵크 배선의 중심선으로 부터 서로 역방향으로 조금 이동되게 위치되고, 상기 각각의 바이어 홀의 저부는 첵크 배선과 절연막을 가로질러 있도록 위치되는 바이어 홀 개구 검사용 첵크 패턴.
  2. 제 1 항에 있어서, 상기 바이어 홀 쌍의 각각은 첵크 배선을 가진 저부의 중첩영역이 서로 동일한 저부를 가질 수 있도록 설계되는 바이어 홀 개구 검사용 첵크 패턴.
  3. 바이어 홀 개구 검사용 첵크 패턴은, 검사될 바이어 홀이 있는 반도체 기판에서 제 1 피치만큼 연속적으로 정렬되어 형성된 하나 이상의 첵크 배선과; 상기 하나 이상의 첵크 배선을 덮기 위하여 상기 반도체 기판 위에 형성된 절연막과; 상기 하나 이상의 첵크 배선의 각각에 대응되는 제 1 피치와는 다른 제 2 피치만큼 연속적으로 정렬되는 바이어 홀 쌍을 포함하고, 상기 모든 바이어 홀 쌍의 각각의 바이어 홀은 하나 이상의 첵크 배선 각각에 대응하는 각각의 단부에 형성되고, 상기 각각의 바이어 홀은 상기 하나 이상의 첵크 배선의 각각에 대응하는 폭 방향에서 하나 이상의 첵크 배선의 각각에 대응되는 중심선으로 부터 서로 역방향으로 조금 이동되게 위치되고, 각각의 바이어 홀의 저부는 상기 하나 이상의 첵크 배선과 절연막의 대응하는 각각을 가로질러 위치되는 바이어 홀 개구 검사용 첵크 패턴.
  4. 제 3 항에 있어서, 상기 바이어 홀 쌍의 각각의 바이어 홀은 상기 하나 이상의 배선중의 대응되는 하나를 가진 중첩영역이 서로 동일한 저부를 가질 수 있도록 설계되는 바이어 홀 개구 검사용 첵크 패턴.
  5. 제 1 항에 있어서, 상기 첵크 패턴은 첵크 배선의 배선층보다 더 하부에 있는 배선층에서 부가의 첵크 배선을 부가로 포함하고, 상기 부가의 첵크 배선은 바이어 홀의 쌍이 과도하게 오버-에칭될 때 상기 바이어 홀 쌍중의 하나의 저부가 첵크 배선과 부가의 배선을 가로지를 수 있도록 위치되는 바이어 홀 개구 검사용 첵크 패턴.
  6. 제 3 항에 있어서, 상기 첵크 패턴은 상기 하나 이상의 첵크 배선의 배선층보다 더 낮은 배선층에서 부가의 첵크 배선을 포함하고, 상기 바이어 홀 쌍이 과도하게 오버-에칭될 때 상기 부가의 첵크 배선은 바이어 홀 쌍중의 하나의 바이어 홀의 저부는 상기 하나 이상의 첵크 배선중의 대응되는 하나와, 부가의 배선을 가로지를 수 있도록 위치되는 바이어 홀 개구 검사용 첵크 패턴.
KR1019980007409A 1997-03-07 1998-03-06 바이어 홀 개구 검사용 첵크 패턴 KR100267483B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP97-053455 1997-03-07
JP9053455A JP2904176B2 (ja) 1997-03-07 1997-03-07 ビアホールの開孔検査パターン構造

Publications (2)

Publication Number Publication Date
KR19980079957A true KR19980079957A (ko) 1998-11-25
KR100267483B1 KR100267483B1 (ko) 2000-11-01

Family

ID=12943344

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980007409A KR100267483B1 (ko) 1997-03-07 1998-03-06 바이어 홀 개구 검사용 첵크 패턴

Country Status (4)

Country Link
US (1) US6127733A (ko)
JP (1) JP2904176B2 (ko)
KR (1) KR100267483B1 (ko)
CN (1) CN1134834C (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100785980B1 (ko) * 2001-10-11 2007-12-14 후지쯔 가부시끼가이샤 반도체 장치의 제조 방법 및 반도체 장치

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001144253A (ja) 1999-11-12 2001-05-25 Nec Corp 半導体装置のチェックパターン
JP4429593B2 (ja) * 2002-11-22 2010-03-10 パナソニック株式会社 半導体装置のレイアウト検証方法
JP4183655B2 (ja) * 2004-05-20 2008-11-19 株式会社東芝 パターン評価方法およびマスクパターンの補正方法
JP2006203143A (ja) 2005-01-24 2006-08-03 Nec Electronics Corp 半導体装置
JP4641430B2 (ja) * 2005-02-15 2011-03-02 ルネサスエレクトロニクス株式会社 半導体装置
JP4591927B2 (ja) * 2005-06-17 2010-12-01 次世代半導体材料技術研究組合 ビアホール形成方法
US8058707B1 (en) * 2008-03-03 2011-11-15 Xilinx, Inc. Semiconductor devices having redundant through-die vias and methods of fabricating the same
JP5424675B2 (ja) * 2008-03-18 2014-02-26 キヤノン株式会社 半導体装置の製造方法及び半導体装置
CN102054719B (zh) * 2009-10-30 2012-11-14 日月光半导体（上海）股份有限公司 电路基板测量线路偏移量的方法及构造
CN109979841A (zh) * 2019-03-11 2019-07-05 上海华虹宏力半导体制造有限公司 集成电路接触孔电阻测量方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5459346A (en) * 1988-06-28 1995-10-17 Ricoh Co., Ltd. Semiconductor substrate with electrical contact in groove
JP3004313B2 (ja) * 1990-05-02 2000-01-31 沖電気工業株式会社 半導体装置の製造方法
JPH04361559A (ja) * 1991-06-10 1992-12-15 Ngk Spark Plug Co Ltd 集積回路用パッケージ
US5668413A (en) * 1994-02-18 1997-09-16 Ricoh Company, Ltd. Semiconductor device including via hole
US5619072A (en) * 1995-02-09 1997-04-08 Advanced Micro Devices, Inc. High density multi-level metallization and interconnection structure
JPH09139471A (ja) * 1995-09-07 1997-05-27 Hewlett Packard Co <Hp> オンサーキット・アレイ・プロービング用の補助パッド
JP3689963B2 (ja) * 1996-02-02 2005-08-31 ソニー株式会社 半導体素子の接続孔及びその形成方法、並びに半導体素子の配線構造及び半導体素子

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100785980B1 (ko) * 2001-10-11 2007-12-14 후지쯔 가부시끼가이샤 반도체 장치의 제조 방법 및 반도체 장치

Also Published As

Publication number Publication date
US6127733A (en) 2000-10-03
CN1134834C (zh) 2004-01-14
CN1198006A (zh) 1998-11-04
JP2904176B2 (ja) 1999-06-14
KR100267483B1 (ko) 2000-11-01
JPH10256366A (ja) 1998-09-25

Similar Documents

Publication Publication Date Title
US5308682A (en) Alignment check pattern for multi-level interconnection
US5017514A (en) Method of manufacturing a semiconductor device using a main vernier pattern formed at a right angle to a subsidiary vernier pattern
JP4381646B2 (ja) オーバレイキー及びその製造方法とこれを利用したオーバレイ精度の測定方法
KR100267483B1 (ko) 바이어 홀 개구 검사용 첵크 패턴
KR20010112104A (ko) 반도체장치 및 그 제조방법
KR20030036068A (ko) 반도체장치, 그의 제조공정 및 그의 검사방법
US20110175241A1 (en) Semiconductor device and manufacturing method thereof
US6498401B2 (en) Alignment mark set and method of measuring alignment accuracy
JP2890442B2 (ja) 半導体装置のコンタクトホールの目ずれ検査方法
US20080185741A1 (en) Semiconductor device having dummy pattern
US7868629B2 (en) Proportional variable resistor structures to electrically measure mask misalignment
EP1304543B1 (en) Positioning with conductive indicia ( silicon optical bench )
JP3327279B2 (ja) 半導体装置及びその製造方法
KR101060699B1 (ko) 웨이퍼 정렬 장치 및 그 방법
KR100298193B1 (ko) 웨이퍼의수평정렬을위한레티클
KR100197981B1 (ko) 반도체소자의 마스크 정렬 측정방법
KR100339414B1 (ko) 반도체 파워 라인 분석용 패드의 형성 방법
JPH053237A (ja) スルーホール／上層配線の合わせずれ検知方法
KR100192578B1 (ko) 비아 저항 체크 패턴 형성 방법
JPH0590370A (ja) Ｉｃチツプ
KR19980054330A (ko) 반도체 소자의 다층 배선
KR20010063700A (ko) 테스트 패턴
JPH1074811A (ja) 半導体装置の評価方法
JP2007059572A (ja) 半導体集積回路の配線検査素子
JP2006295034A (ja) 半導体装置の製造方法及び半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030619

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee