CN109979841A - 集成电路接触孔电阻测量方法 - Google Patents

集成电路接触孔电阻测量方法 Download PDF

Info

Publication number
CN109979841A
CN109979841A CN201910179792.6A CN201910179792A CN109979841A CN 109979841 A CN109979841 A CN 109979841A CN 201910179792 A CN201910179792 A CN 201910179792A CN 109979841 A CN109979841 A CN 109979841A
Authority
CN
China
Prior art keywords
contact hole
integrated circuit
measurement method
groove
resistance measurement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910179792.6A
Other languages
English (en)
Inventor
张雨田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201910179792.6A priority Critical patent/CN109979841A/zh
Publication of CN109979841A publication Critical patent/CN109979841A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明公开了一种集成电路接触孔电阻测量方法，包含：第一步，在芯片表面找到目标接触孔后，在目标接触孔周围刻蚀出一圈沟槽；第二步，在所刻蚀形成的一圈沟槽中填充导电材料；第三步，测量目标接触孔与沟槽之间的正反向导通电阻。本发明所述的集成电路接触孔电阻测量方法，用于精确测量某接触界面的阻值，避免受到版图布局影响，并完成小范围的具有可比性的阻值对比。

Description

集成电路接触孔电阻测量方法
技术领域
本发明涉及半导体器件失效分析技术与应用领域，具体是指一种集成电路接触孔电阻测量方法。
背景技术
由于现代的集成电路集成规模庞大，工艺复杂，多达几十到几百步的工艺步骤，而集成电路中存在多种材料用于导通与绝缘，其工艺流程中的物理化学过程，工艺条件十分复杂。由于当前芯片都是由多层堆叠构成，层与层之间的电性连接都需要由接触孔来完成。接触是指硅芯片内的器件与第一层金属层之间在硅表面的连接，通孔是指穿过各种介质层从某一金属层到毗邻的另一金属层形成电通路的开口。金属层之间间隔介质层ILD，器件的表层还具有钝化层。接触孔的形成工艺一般是在向下刻蚀介质层及金属层形成深孔之后，进行金属薄膜淀积工艺，在孔内填充金属，即可形成一接触孔，将接触孔所深入到的所有层次的接触孔周围所能接触到的金属连接起来。有些金属由于与硅材料之间的贴附性能不是很好，还需要在填充金属之前先在孔的内壁沉积一层与硅之间贴附性能好的过渡层金属，然后再填充其他导电的金属，比如钨、铝等。
接触孔不仅仅作为金属层之间的连接，在半导体工艺中，接触孔也深入到半导体衬底中与衬底材料接触，将一些器件的引出区进行引出。由于一些不同导体材料之间的接触面在工艺步骤中存在不均匀性，个别接触孔的接触界面存在电阻异常，需要精确测量。
有的集成电路由于版图设计原因，目标接触孔和衬底引出孔的距离较远，其衬底电阻较大，干扰目标接触孔的电阻测量。
发明内容
本发明所要解决的技术问题在于提供一种集成电路接触孔电阻测量方法，精确测量接触阻值。
为解决上述问题，本发明所述的集成电路接触孔电阻测量方法，包含如下的步骤：
第一步，在芯片表面找到目标接触孔后，在目标接触孔周围刻蚀出一圈沟槽；
第二步，在所刻蚀形成的一圈沟槽中填充导电材料；
第三步，测量目标接触孔与沟槽之间的正反向导通电阻。
进一步的改进是，所述的第一步中，使用聚焦离子束显微镜刻蚀沟槽。
进一步的改进是，所述的第一步中，刻蚀的一圈沟槽为封闭的矩形，或者是开放的矩形。
进一步的改进是，所述的第一步中，刻蚀的沟槽的深度深入到硅衬底以下至少2微米。
进一步的改进是，所述的第一步中，所述的沟槽仅将目标接触孔以及另一参考接触孔包围在沟槽围起来的中心位置。
进一步的改进是，所述第二步中，导电材料为金属。
进一步的改进是，所述的金属为铂或者钨。
进一步的改进是，所述第三步中，使用纳米探针测量接触孔与沟槽之间的电阻。
进一步的改进是，所述的接触孔为实现金属之间互联，或者是将半导体衬底中器件进行电性引出的接触孔；所述的接触孔内填充金属。
本发明所述的集成电路接触孔电阻测量方法，用于精确测量某接触界面的阻值，避免受到版图布局影响，并完成小范围的具有可比性的阻值对比。
附图说明
图1为本发明集成电路接触孔电阻测量方法的操作示意图。
具体实施方式
本发明所述的集成电路接触孔电阻测量方法，通过使用探针对接触孔电阻进行更为精准的测量，包含如下的步骤：
第一步，在芯片表面找到目标接触孔后，在目标接触孔周围刻蚀出一圈沟槽。沟槽仅可能将目标接触孔和另一参考接触孔包围在中间位置，沟槽可以是封闭的，可以是开放的。
第二步，在所刻蚀形成的一圈沟槽中填充导电材料。
第三步，测量目标接触孔与沟槽之间的正反向导通电阻。
具体来说，如图1所示，在某硅衬底材料形成的集成电路中，具有如图中所示的几个接触孔CT，集成电路的其他区域与本发明无关被略去。欲测量图中接触孔的接触电阻，那么该接触孔作为目标接触孔，使用聚焦离子束显微镜在所述的几个目标接触孔周围刻蚀出一条沟槽，该沟槽在目标接触孔的外围将目标接触孔包围起来。如本实施例中采用的封闭的矩形沟槽，使用开放的沟槽也可以满足要求，没有特别的限定。
沟槽的深度需要深入到衬底表面至少2微米以上，沟槽的槽宽度a需要大于0.5微米。如图1中所示，沟槽围层的矩形整体的宽度b为5微米，但是根据实际情况，此宽度可以根据接触孔的位置以及集成电路版图布局来适度调整。
在沟槽内填充导电材料，金属的铂或者钨是首选，导电金属填充满整个沟槽。
使用微探针测量目标接触孔与沟槽之间的电阻。图中以4个接触孔的情况为例，以左上角的接触孔为目标接触孔，其他三个接触孔，任选其一，或者全部选为参考接触孔。假设使用探针A、B，分别代表正极和负极。首先使用探针A打在目标接触孔上，探针B打在沟槽里的金属上，进行两者之间的电阻测试，测得一正向电阻值R1；然后调换探针，将探针A打在沟槽里的金属上，探针B打在目标接触孔上，测得一反向电阻值R2。
然后再使用相同的方法步骤，对目标接触孔旁边的参考接触孔进行测量，分别测得一正向电阻值R3以及一反向电阻值R4。通过将这4个电阻值R1、R3做差，R2、R4做差后可得出目标接触孔比较精确的接触电阻值。同理，增加测试更多的参考阻值后，利于排除偶然探针接触阻值较高的干扰数据。
以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种集成电路接触孔电阻测量方法，其特征在于：包含如下的步骤：
第一步，在芯片表面找到目标接触孔后，在目标接触孔周围刻蚀出一圈沟槽；
第二步，在所刻蚀形成的一圈沟槽中填充导电材料；
第三步，测量目标接触孔与沟槽之间的正反向导通电阻。
2.如权利要求1所述的集成电路接触孔电阻测量方法，其特征在于：所述的第一步中，使用聚焦离子束显微镜刻蚀沟槽。
3.如权利要求1所述的集成电路接触孔电阻测量方法，其特征在于：所述的第一步中，刻蚀的一圈沟槽为封闭的矩形，或者是开放的矩形。
4.如权利要求3所述的集成电路接触孔电阻测量方法，其特征在于：所述的第一步中，刻蚀的沟槽的深度深入到硅衬底以下至少2微米。
5.如权利要求1所述的集成电路接触孔电阻测量方法，其特征在于：所述的第一步中，所述的沟槽仅将目标接触孔以及另一参考接触孔包围在沟槽围起来的中心位置。
6.如权利要求1所述的集成电路接触孔电阻测量方法，其特征在于：所述第二步中，导电材料为金属。
7.如权利要求6所述的集成电路接触孔电阻测量方法，其特征在于：所述的金属为铂或者钨。
8.如权利要求1所述的集成电路接触孔电阻测量方法，其特征在于：所述第三步中，使用纳米探针测量接触孔与沟槽之间的电阻。
9.如权利要求1所述的集成电路接触孔电阻测量方法，其特征在于：所述的接触孔为实现金属之间互联，或者是将半导体衬底中器件进行电性引出的接触孔；所述的接触孔内填充金属。
CN201910179792.6A 2019-03-11 2019-03-11 集成电路接触孔电阻测量方法 Pending CN109979841A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910179792.6A CN109979841A (zh) 2019-03-11 2019-03-11 集成电路接触孔电阻测量方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910179792.6A CN109979841A (zh) 2019-03-11 2019-03-11 集成电路接触孔电阻测量方法

Publications (1)

Publication Number Publication Date
CN109979841A true CN109979841A (zh) 2019-07-05

Family

ID=67078364

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910179792.6A Pending CN109979841A (zh) 2019-03-11 2019-03-11 集成电路接触孔电阻测量方法

Country Status (1)

Country Link
CN (1) CN109979841A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1198006A (zh) * 1997-03-07 1998-11-04 日本电气株式会社 用于验证通孔开通的检验图形结构
CN102782839A (zh) * 2010-02-16 2012-11-14 意法半导体股份有限公司 用于硅通孔(tsv)的电测试的系统和方法
US8504964B2 (en) * 2008-06-06 2013-08-06 Elpida Memory, Inc. Through-hole layout apparatus that reduces differences in layout density of through-holes
CN103579192A (zh) * 2012-07-26 2014-02-12 中芯国际集成电路制造(上海)有限公司 一种新型的通孔链测试结构及其测试方法
CN107091979A (zh) * 2012-04-04 2017-08-25 爱思开海力士有限公司 测试电路和包括测试电路的半导体装置
US20180156862A1 (en) * 2016-12-06 2018-06-07 United Microelectronics Corp. Test key structure and method of measuring resistance of vias

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1198006A (zh) * 1997-03-07 1998-11-04 日本电气株式会社 用于验证通孔开通的检验图形结构
US8504964B2 (en) * 2008-06-06 2013-08-06 Elpida Memory, Inc. Through-hole layout apparatus that reduces differences in layout density of through-holes
CN102782839A (zh) * 2010-02-16 2012-11-14 意法半导体股份有限公司 用于硅通孔(tsv)的电测试的系统和方法
CN107091979A (zh) * 2012-04-04 2017-08-25 爱思开海力士有限公司 测试电路和包括测试电路的半导体装置
CN103579192A (zh) * 2012-07-26 2014-02-12 中芯国际集成电路制造(上海)有限公司 一种新型的通孔链测试结构及其测试方法
US20180156862A1 (en) * 2016-12-06 2018-06-07 United Microelectronics Corp. Test key structure and method of measuring resistance of vias

Similar Documents

Publication Publication Date Title
US5530372A (en) Method of probing a net of an IC at an optimal probe-point
US8809073B2 (en) Apparatus and methods for de-embedding through substrate vias
US8232115B2 (en) Test structure for determination of TSV depth
CN100397606C (zh) 集成电路的连线缺陷的检测方法与制程监控电路结构
KR100889708B1 (ko) 플라즈마 충전 전압의 실시간 측정 방법
US7904273B2 (en) In-line depth measurement for thru silicon via
KR19980079829A (ko) 기판을 통한 플립 칩 집적회로의 검사 방법
TW200417744A (en) Method for micro probing
US9404953B2 (en) Structures and methods for monitoring dielectric reliability with through-silicon vias
CN103915375A (zh) 用于先进后端工艺线互连的组合大马士革和减薄金属刻蚀的系统及方法
CN102044464B (zh) 在后段工艺期间关于层特性的电容性监控方法
CN107993948A (zh) 三维存储器字线电阻的测量方法
CN102339815A (zh) 一种用于分析通孔型金属互连的电迁移可靠性的测试结构
CN109979841A (zh) 集成电路接触孔电阻测量方法
US8056025B1 (en) Integration of open space/dummy metal at CAD for physical debug of new silicon
US9851398B2 (en) Via leakage and breakdown testing
CN113777405B (zh) 测试方法
CN106646179A (zh) 一种半导体阵列器件测试方法
US6433575B2 (en) Check abnormal contact and via holes by electroplating method
US8001492B2 (en) Evaluation method for interconnects interacted with integrated-circuit manufacture
US8063401B2 (en) Testing for correct undercutting of an electrode during an etching step
CN107993950A (zh) 一种用于三维存储器阵列区共源极的测量方法
CN211350640U (zh) 一种用于监控接触结构间差异性的测试结构
JP5530214B2 (ja) 半導体集積装置の評価システム及び評価用半導体チップ
CN115825569A (zh) 测试方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190705