CN100397606C - 集成电路的连线缺陷的检测方法与制程监控电路结构 - Google Patents
集成电路的连线缺陷的检测方法与制程监控电路结构 Download PDFInfo
- Publication number
- CN100397606C CN100397606C CNB2006101032698A CN200610103269A CN100397606C CN 100397606 C CN100397606 C CN 100397606C CN B2006101032698 A CNB2006101032698 A CN B2006101032698A CN 200610103269 A CN200610103269 A CN 200610103269A CN 100397606 C CN100397606 C CN 100397606C
- Authority
- CN
- China
- Prior art keywords
- metal
- metal layer
- wafer
- integrated circuit
- acceptance tests
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 84
- 230000007547 defect Effects 0.000 title claims abstract description 51
- 230000008569 process Effects 0.000 title claims abstract description 9
- 229910052751 metal Inorganic materials 0.000 claims abstract description 246
- 239000002184 metal Substances 0.000 claims abstract description 246
- 238000012360 testing method Methods 0.000 claims abstract description 97
- 238000004458 analytical method Methods 0.000 claims abstract description 12
- 238000004519 manufacturing process Methods 0.000 claims abstract description 10
- 239000010410 layer Substances 0.000 claims description 136
- 239000011229 interlayer Substances 0.000 claims description 73
- 238000012545 processing Methods 0.000 claims description 57
- 238000001514 detection method Methods 0.000 claims description 40
- 230000002950 deficient Effects 0.000 claims description 26
- 238000012544 monitoring process Methods 0.000 claims description 25
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 4
- 229910000881 Cu alloy Inorganic materials 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 239000010949 copper Substances 0.000 claims description 4
- 238000010884 ion-beam technique Methods 0.000 claims description 4
- 239000004411 aluminium Substances 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 239000010937 tungsten Substances 0.000 claims description 3
- 238000001465 metallisation Methods 0.000 abstract description 16
- 238000004886 process control Methods 0.000 abstract description 3
- 238000004891 communication Methods 0.000 abstract 1
- 239000004020 conductor Substances 0.000 description 8
- 230000000694 effects Effects 0.000 description 8
- 241000270295 Serpentes Species 0.000 description 6
- 230000006872 improvement Effects 0.000 description 6
- 238000005259 measurement Methods 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- 238000013461 design Methods 0.000 description 4
- 238000007670 refining Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000004070 electrodeposition Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 238000012956 testing procedure Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明是有关于一种三维制程监控(Process Control Monitor；PCM)结构与使用方法，以在集成电路的制程中，进行三维集成电路连线的电性测试和失效分析。此方法至少包括：形成第一金属化层；进行第一晶圆允收测试(Wafer Acceptance Testing；WAT)步骤以测试第一金属化层的导通性；形成复数个第一金属介层窗(Vias)于第一金属化层的导电部上，且形成第二金属化层，第二金属化层包括有位于第一金属介层窗上的复数个金属岛，其中此些金属岛是与第一金属化层电性相通，以形成制程监控(PCM)结构；以及进行第二晶圆允收测试(WAT)步骤，以测试第一金属化层的导通性。本发明能够集成电路导通性缺陷的辨识和发现，同时克服现有习知技艺的其他缺点，从而更加适于实用。
Description
技术领域
本发明涉及一种微集成电路制造的量测(Metrology)方法，特别是涉及一种在集成电路的制造过程中，决定和寻找集成电路中的导通性(Electrical Continuity)缺陷的改良量测方法和制程监控(ProcessControl Monitor；PCM)结构。
背景技术
自从半导体装置问世以来，半导体装置的尺寸便不断地在缩小，造成较小的半导体晶片尺寸和增加的装置密度。在较小关键尺寸一贯地形成可靠的集成电路接线的能力，一直是持续朝向更小装置尺寸和更高装置密度进展的困难因素之一。例如：集成电路连线的可靠度和导通性是由在制造步骤后的导通性量测方法所决定，称为晶圆允收测试(Wafer AcceptanceTest；WAT)，以快速地决定及改正可能造成电路缺陷的制程变数。
通常，为了决定可能导致电路缺陷的制程变数，需要形成测试电路于制程晶圆上，称为制程监控(PCM)，以决定电路缺陷的存在。例如：典型地，集成电路的完整性(连续性；导通性)是透过传递一电子讯号通过制程监控电路来决定。
关于制程监控结构的导通性晶圆允收测试的现有习知技术为包括有二维电路图案的最上层的金属化层是被赖以检测最近形成(最上方)的金属化层的电路缺陷。经常，检测最近形成的金属化层无法侦测到位于最近形成的金属化层下方的金属化层是否有因为形成最近形成的金属化层而导致的缺陷。
例如：于金属化层的电路完整性测试中，现有习知的金属连续性(导通性)测试步骤目前是使用二维“蛇型”(Snake Shaped)金属线结构。若电路缺陷被怀疑是位于下方的金属化层，则经常必须移除位于其上方的材料层，以寻找缺陷的区域。
因此，有需要在半导体制造技艺发展改良的测量方法和集成电路监视结构，借以改善集成电路导通性缺陷的辨识和发现。
由此可见，上述现有的集成电路的连线缺陷的检测方法与制程监控电路结构在方法、产品结构及使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决其存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般方法及产品又没有适切的方法及结构能够解决上述问题，此显然是相关业者
急欲解决的问题。因此如何能创设一种新的检测方法与制程监控电路结构，便成了当前业界极需改进的目标。
有鉴于上述现有的检测方法与制程监控电路结构存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积极加以研究创新，以期创设一种新的检测方法与制程监控电路结构，能够改进一般现有的检测方法与制程监控电路结构，使其更具有实用性。经过不断的研究、设计，并经反复试作及改进后，终于创设出确具实用价值的本发明。
发明内容
本发明的主要目的在于，克服现有的检测方法与制程监控电路结构存在的缺陷，而提供一种改善的测量方法和集成电路监视结构，所要解决的技术问题是使其改善集成电路导通性缺陷的辨识和发现，同时克服现有习知技艺的其他缺点，从而更加适于实用。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种集成电路的连线缺陷的检测方法，适用于一集成电路的制造过程中，以进行集成电路的连线的电性测试和失效分析，其特征在于其至少包括以下步骤：形成一第一金属化层；进行一第一晶圆允收测试(Wafer Acceptance Testing；WAT)步骤，以测试该第一金属化层的导通性；形成复数个第一金属介层窗(Vias)于该第一金属化层的复数个导电部导电部上，且形成一第二金属化层，其中该第二金属化层至少包括位于该些第一金属介层窗上的复数个金属岛，该些金属岛是与该第一金属化层电性相通，以形成一制程监控(Process Control Monitor；PCM)结构；进行一第二晶圆允收测试步骤，以测试该第一金属化层的导通性。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的集成电路的连线缺陷的检测方法，其中其更至少包括：于该制程监控结构中诱发一电荷，以寻找一导通缺陷的位置。
前述的集成电路的连线缺陷的检测方法，其中所述的该电荷产生包括该第一金属化层的一电压对比影像。
前述的集成电路的连线缺陷的检测方法，其中所述的该电荷是由一离子束所诱发出。
前述的集成电路的连线缺陷的检测方法，其中所述的该第一金属化层至少包括：复数个金属镶嵌(Damascene)结构是选自于由内连线和金属岛所组成的一族群。
前述的集成电路的连线缺陷的检测方法，其中所述的该第一金属化层至少包括复数个第一金属介层窗，该些第一金属介层窗是位于该第二金属化层的下方。
前述的集成电路的连线缺陷的检测方法，其中所述的该第二金属化层是由该些金属岛所构成。
前述的集成电路的连线缺陷的检测方法，其中所述的该第一金属化层和第二金属化层至少包括：复数个金属镶嵌结构，具有复数个相对不同的尺寸，其中该些相对不同的尺寸是选自于由一线宽和一长度所组成的一族群。
前述的集成电路的连线缺陷的检测方法，其中所述的该第一金属化层和第二金属化层包括：复数个金属镶嵌结构，具有复数个实质相同的尺寸，其中该些实质相同的尺寸是选自于由一线宽和一长度所组成的一族群。
前述的集成电路的连线缺陷的检测方法，其中所述的该第二金属化层更至少包括：复数个接触垫，其中该些接触垫是与该第一金属化层电性相通以施加一导通性测试讯号于该晶圆允收测试步骤中。
前述的集成电路的连线缺陷的检测方法，其中进行该第二晶圆允收测试步骤至少包括：比较该第二晶圆允收测试步骤与该第一晶圆允收测试步骤的结果。
前述的集成电路的连线缺陷的检测方法，其中所述的进行该第二晶圆允收测试步骤的至少包括：从该第二晶圆允收测试步骤的结果中减去该第一晶圆允收测试步骤的结果。
前述的集成电路的连线缺陷的检测方法，其中所述的该第一金属化层和第二金属化层至少包括一金属，该金属是选自于由铜、铜合金、铝、和钨所组成的一族群。
本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种集成电路的连线缺陷的检测方法，适用于一集成电路的制程监控，以进行导通性晶圆允收测试和失效分析，其特征在于其中所述的该方法至少包括：形成至少包括复数个金属镶嵌结构的一第一金属化层的金属岛，在第一金属化层金属岛表面两侧形成第一金属介层窗，并在第一金属介层窗上形成第二金属化层金属岛，如此共同形成介层窗炼结构(ViaChain)；进行一第一晶圆允收测试步骤，以测试该介层窗炼的导通性；形成复数个第二金属介层窗于该第二金属化层的金属岛上，且形成一第三金属化层，其中该第三金属化层至少包括位于该些第二金属介层窗上的复数个金属岛，该些金属岛是与该第二金属化层电性相通，以形成一制程监控结构；进行一第二晶圆允收测试步骤，以测试该第一金属化层金属岛/第一金属介层窗/第二金属化层金属岛间(此即为介层窗炼结构)的导通性；以及
比较该第一晶圆允收测试步骤与该第二晶圆允收测试步骤的结果，以决定一不导通处的存在。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的集成电路的连线缺陷的检测方法，其中所述的该比较步骤至少包括：从该第二晶圆允收测试步骤的结果中减去该第一晶圆允收测试步骤的结果。
发明的目的及解决其技术问题另外还采用以下技术方案来实现。依据本发明提出的一制程监控电路结构，借以进行集成电路导通性测试和失效分析，其特征在于该制程监控电路结构至少包括：一第一金属化层；复数个第一金属介层窗，设置在该第一金属化层金属岛上；一第二金属化层，至少包括设置于该些第一金属介层窗上的复数个金属岛；其中应用于该第二金属化层的一电子讯号是与该第一金属化层可电性相通。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的制程监控电路结构，其中所述的一介层窗链是位于该第三金属化层的下方。
前述的制程监控电路结构，其中所述的该第二金属化层是由该些金属岛所组成。
前述的制程监控电路结构，其中所述的复数个金属岛是与邻接于该第一金属化层的导电部分电性相通。
为了达到上述目的，本发明提供了一种三维制程监控(PCM)结构与使用此PCM结构的方法，以在集成电路的制造过程中，进行三维的集成电路连线的电性测试与失效分析。在本发明的第一实施例为金属导线连续性测试，其方法包括：形成第一金属化层；进行第一晶圆允收测试(WAT)步骤，以测试第一金属化层的导通性；形成复数个第一金属介层窗于第一金属化层的导电部上；以及形成包括位于第一金属介层窗上的复数个金属岛的第二金属化层，其中此些金属岛是与第一金属化层电性相通，以形成制程监控(PCM)结构；以及进行第二晶圆允收测试步骤，以测试第一金属化层导线的导通性。
综上所述，本发明新颖的集成电路的连线缺陷的检测方法与制程监控电路结构，能够改善集成电路导通性缺陷的辨识和发现，同时克服现有习知技艺的其他缺点。本发明具有上述优点及实用价值，其不论在方法、产品结构或功能上皆有较大的改进，在技术上有显著的进步，并产生了好用及实用的效果，且较现有的检测方法与制程监控电路结构具有增进的功效，从而更加适于实用，并具有产业的广泛利用价值，诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
附图说明
图1A是根据本发明的一实施例的制程监控结构的剖面示意图。
图1B是根据本发明的一实施例的制程监控结构的俯视平面示意图。
图2A和图2B是根据本发明的一实施例的制程监控结构的剖面示意图。
图3A及图3B是包括本发明的若干实施例的制程流程示意图，以根据本发明的实施例应用PCM结构于导通性侦测和位置寻找的步骤中。
10：介电质隔离层 12：金属内导线部分
14A：介层窗部分 14B：介层窗部分
16A：金属岛部分 16B：金属岛部分
18A：接触垫 18B：接触垫
20：金属岛部分 22A：介层窗部分
22B：介层窗部分 24A：金属岛部分
24B：金属岛部分 26A：介层窗部分
28A：接触垫 30：VIMIC缺陷部分
32：接地
301：形成蛇型(snake type)第一金属化层导线
303：进行第一晶圆允收测试
305：形成第二金属化层金属岛及第一金属介层窗
307：进行第二晶圆允收测试并比较第二晶圆允收测试和第一晶圆允收测试的结果
309：若有电路不连续性则进行物理缺陷分析
311：形成介层窗炼(Via Chain)包括第一金属化层金属岛，第一金属介窗层及第二金属化层金属岛313：进行第一晶圆允收测试
315：形成第三金属化层金属岛及第二金属介层窗
317：进行第二晶圆允收测试并比较第二晶圆允收测试和第一晶圆允收测试的结果
319：若有电路不连续性则进行物理缺陷分析
M1：金属化层 M1A：金属化层级
M1B：金属化层级 M2：金属化层
M2A：金属化层级 M2B：金属化层级
M3A：金属化层级 M3B：金属化层级
V1：介层窗层部分 V1A：介层窗层级
V1B：介层窗层级 V2A：介层窗层级
V2B：介层窗层级
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的检测方法与制程监控电路结构其具体实施方式、方法、步骤、结构、特征及其功效，详细说明如后。
虽然本发明的方法和装置有利于决定铜或铜合金金属化层的缺陷的存在和位置，以决定集成电路制造过程的可靠度，可理解的是，本发明亦可应用于包括铝和钨的其他导电材料。在介层窗诱发的金属岛侵蚀(ViaInduced Metal Island Corrosion；VIMIC)效应发生时，可应用包括有检测和寻找金属导线缺陷的方法的三维金属内连线制程监控(PCM)结构，来检测和寻找下方金属化层导线的导通性缺陷所在。
请参照图1A，其是图1B A-A部分的制程监控(PCM)结构的剖面图。PCM内连线结构是先以金属导线部分12的(第一)金属化层M1来形成，例如：形成于介电质隔离层10中的铜或铜合金。可进行现有习知的制程来形成金属化层M1，此现有习知的制程包括图形化、蚀刻沟渠开口于介电质层10中、形成阻障层为开口的衬垫层、填充金属于开口中、和进行平坦化制程，例如：化学机械研磨(Chemical Mechanical Polish；CMP)制程，以平坦化金属填充过的金属镶嵌结构。
然后，进行第一现有习知电路导通性参数测试，亦称为导通性晶圆允收测试(WAT)，以决定(测试)金属化层M1的导通性。例如：使用现有习知的自动化电子测试探针系统来探测制程监控结构的导通性缺陷，其是例如施加和侦测通过与第一金属化层电性相通的接触垫(PAD)的电流或电压，此金属化层包括制程监控内连线部分(例如：12)，其形成有加长的蛇型图案的导线于金属化层M1上，如图1B。例如：可使用与蛇型导线图案电性相通的导电测试垫的四点或两点电阻测量。
在金属化层M1的导通性晶圆允收测试后，本发明的一重要概念为形成上方金属化层M2，此上方金属化层M2包括有介层窗内连线层部分(例如：V1)，其包括有与上金属岛部分16A和16B电性相通的介层窗部分(例如：14A、14B)。可理解的是，介层窗内连线层部分(例如：V1)和金属化层M2可以用双重金属镶嵌制程来形成，因而形成介层窗部分(例如：14A、14B)和金属岛部分(例如：16A和16B)。
在平坦化(例如：第二金属化层M2的化学机械研磨)后，进行第二晶圆允收测试，以测试第一金属化层导线的导通性。本发明的一重要概念为借由增加包括层间介层窗部分的第二金属化层M2，来制造PCM监视用的三维内连线结构，而可执行第二晶圆允收测试，并与本发明的第一晶圆允收测试做比较，以侦测金属化层M1内因金属化层M2的形成过程所导致的介层窗诱发的金属岛侵蚀(VIMIC)缺陷，例如：形成上方金属介层窗部分(例如：14A和14B)所导致的VIMIC。
例如：在第一晶圆允收测试正常(例如：检测到无开路发生于金属化层M1中)，但在M2形成后的第二晶圆允收测试中侦测异常之处(例如：异常高的电阻值)，第一晶圆允收测试的结果是与第二晶圆允收测试相互比对(例如：减去)，以证实异常的存在，此异常包括有提供可能缺陷位置的资讯。
请参照图1B，其是根据本发明的一实施例的晶圆允收测试的部分例示PCM内连线结构的俯视平面图。如图1B所示，金属岛部分M2和下方金属化层M1的部分内连接成测试线部分12。切线A-A指出对应于图1A的图1B的剖面。图1B额外地显示出接触垫18A和18B，以施加电子讯号于晶圆允收测试中。包括金属内接线(例如：12)的金属化层M1形成连续蜿蜒的金属导线于接触垫18A和18B之间，而且透过位于接触垫18A和18B下方的介层窗(未绘示)与金属内导线12电性相通。
可理解的是，内导线12与金属岛部分(例如：16A和16B；包括下方介层窗部分)的相对宽度和长度可有所变化。例如：金属化层M1的内连线12线的线宽可相对地较宽或较窄，较佳是与金属岛部分(例如：16A和16B)的线宽相较为同宽或较宽。此外，金属岛部分的长度可以预设的长度和密度来形成，例如：金属岛部分(例如：16A和16B)间的间隔处可依据所需的制程监控(PCM_)结构而变化，以测试V IMIC效应。有利的是，VIMIC缺陷可透过变化一或多个相对密度、线宽、和包括下方介层窗的金属岛部分(例如：16A和16B)的线宽而被放大，以隔离一特别的制程变数，并较容易地辨识导致VIMIC效应的制程变数。
有利的是，借由制造包括有位于最上方金属化层(例如：M2)的介层窗部分的三维PCM内连线布局结构，此PCM结构可在形成上方的介层窗和金属化层后，被用来侦测下方金属化层(例如：M1)中的导通性失效。例如：已发现到包括有介层窗形成的上方金属化层的形成过程会诱发下方金属化层部分的侵蚀或腐蚀，这样的缺陷称为VIMIC缺陷。虽然VIMIC缺陷形成的精确机构尚无法了解，但是包括介层窗蚀刻、电化学沉积(Electro-Chemical Deposition；ECD)、和化学机械研磨(CMP)制程的各种制程相信皆对此VIMIC缺陷有所影响。本发明的三维制程监控结构可有利于检测在下方金属化层中的此种缺陷的能力，而不需移除上方金属化层以暴露出缺陷部分。
本发明的第二实施例请参照图2A和图2B，其所显示为形成三维PCM介层窗链(Via Chain)结构的实施例，以实施上方金属化层形成于下方金属化层上的制程效应的改良监视，包括VIMIC缺陷的侦测。
为简便说明起见，仅显示金属岛和介层窗部分，但可理解的是金属岛和介层窗部分可较佳地形成为如介电质隔离层中的金属镶嵌结构。例如：如图2A所示的包括金属岛部分，例如：20的下(第一)金属化层级M1A。介层窗部分(例如：22A、22B)是形成于介层窗层级V1A中；电子内连线金属岛部分(例如：20)和金属岛部分24A和24B是分别形成于金属化层级M1A和M2A中。根据本发明，额外的介层窗部分(例如：26A)是与上方金属岛(例如：28A)一起形成于金属化层级M3A中。例如：以上的三维PCM结构是被称为介层窗链布线，例如：包括超过一个介层窗层级和相关联的下方金属岛部分。可理解的是，如在第一实施例中，可变化包括相关联的介层窗部分的金属岛部分的线宽、线长和密度，以改善制程变数对VIMIC缺陷的影响。
图2B是显示金属化层级(例如：M1B、M2B，和M3B)和介层窗层级V1B和V2B的其他的安排方式。例如：介层窗层级V2B中的一或多个介层窗可电性导通(例如：接触)于下方或上方金属化层(例如：M2B，和M3B)中的金属岛部分。或者可延伸所示的金属岛部分(例如：20、24A、和24B)，以改变上方介层窗和相关联的金属岛部分相关密度。
在此例示操作中，在平坦化(例如：金属化层级(例如：M2A、M2B)的化学机械研磨)制程后，进行第一晶圆允收测试的导通性测试。假设获得一正常结果，即无电路不连续性，根据本发明的做法，形成上方金属化层级(例如：M3A、M3B)与相关联的金属介层窗层级(例如：V2A、V2B)，并进行类似第一晶圆允收测试的第二晶圆允收测试步骤。接着，比较第二晶圆允收测试结果，例如：从第一晶圆允收测试中减去，以决定电路不导通性或缺陷的存在，例如：金属化层M2A中的VIMIC缺陷。
假设获得一不正常的晶圆允收测试结果，例如：电路开路，接着进行物理缺陷分析(Physical Failure Analysis；PFA)步骤，以更精确地决定缺陷的位置和性质。例如：使用电荷诱发的能源，较佳是离子光束源，以于PCM结构中诱发出电压和/或电流，亦称为离子束所诱发的电压对比(Voltage Contrast)成像。然后，可透过现有习知方法将所诱发出的电压和/或电流加以放大和影像化，其中影像的亮度是对应至PCM结构的电压和/或电流的强度。例如：物理缺陷分析(PFA)步骤的PCM结构中的缺陷部分的位置，是借由寻找影像中明暗亮度对比程度的界面来决定，此影像是对应至PCM电路中的电路不导通部分的位置。有利的是，来自下方金属化层的电流是被传导至上方表面，以不用移除上方材料层便可寻找和显示出下方金属层的缺陷所在。
例如：再参照图2A和图2B，其显示金属化层M2A是连接至接地(例如：32)，VIMIC缺陷部分是绘示在金属岛部分中的元件符号30的位置。有利的是，根据本发明的三维制程监控结构，VIMIC缺陷区域30的亮度和暗度对比程度可以寻找缺陷区域的位置。再者，借由选择包括金属岛(例如：M1B、M2B、和M3B)的长度和线宽的各种尺寸，此PCM影像对比敏感度可被改善至较佳地指出电路的不连续性，例如：VIMIC缺陷。
请参照图3A，其是显示包括本发明的第一实施例的制程流程示意图。在步骤301中，以现有习知方法形成第一金属化层。在步骤303中，进行第一电性晶圆允收测试步骤，以测试第一金属化层导线的导通性。在步骤305中，形成包括复数个金属岛与连接至第一金属化层的下方介层窗的第二金属化层。步骤307中，针对与第一金属化层电性相通的第二金属化层，再进行第二电性晶圆允收测试步骤，以检测第一金属化层中的电路不连续性缺陷，其中包括从第二电性晶圆允收测试的结果中比较(例如：减去)第一电性晶圆允收测试的结果。在步骤309中，如果步骤307中指出电路的不连续性(例如：VIMIC)，针对PCM结构，根据本发明的较佳实施例(例如：离子束电压对比成像)，进行物理缺陷分析程序，以寻找电路不连续(例如：VIMIC)的源头。同理在图3B为本发明第二实施例“介层窗炼结构(ViaChain)”的制程流程示意图。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
Claims (15)
1.一种集成电路的连线缺陷的检测方法，适用于一集成电路的制造过程中，以进行集成电路的连线的电性测试和失效分析，其特征在于其至少包括以下步骤：
形成一第一金属化层；
进行一第一晶圆允收测试步骤，以测试该第一金属化层的导通性；
形成复数个第一金属介层窗于该第一金属化层的复数个导电部上，且形成一第二金属化层，其中该第二金属化层至少包括位于该些第一金属介层窗上的复数个金属岛，该些金属岛是与该第一金属化层电性相通，以形成一制程监控结构；
进行一第二晶圆允收测试步骤，以测试该第一金属化层的导通性。
2.根据权利要求1所述的集成电路的连线缺陷的检测方法，其特征在于其更至少包括：
于该制程监控结构中诱发一电荷，以寻找一导通缺陷的位置。
3.根据权利要求2所述的集成电路的连线缺陷的检测方法，其特征在于其中所述的该电荷产生包括该第一金属化层的一电压对比影像。
4.根据权利要求2所述的集成电路的连线缺陷的检测方法，其特征在于其中所述的该电荷是由一离子束所诱发出。
5.根据权利要求1所述的集成电路的连线缺陷的检测方法，其特征在于其中所述的该第一金属化层至少包括：
复数个金属镶嵌结构是选自于由内连线和金属岛所组成的一族群。
6.根据权利要求5所述的集成电路的连线缺陷的检测方法，其特征在于其中所述的该第一金属化层至少包括复数个第一金属介层窗，该些第一金属介层窗是位于该第二金属化层的下方。
7.根据权利要求1所述的集成电路的连线缺陷的检测方法，其特征在于其中所述的该第二金属化层是由该些金属岛所构成。
8.根据权利要求1所述的集成电路的连线缺陷的检测方法，其特征在于其中所述的该第一金属化层和第二金属化层至少包括：
复数个金属镶嵌结构，具有复数个相对不同的尺寸，其中该些相对不同的尺寸是选自于由一线宽和一长度所组成的一族群。
9.根据权利要求1所述的集成电路的连线缺陷的检测方法，其特征在于其中所述的该第一金属化层和第二金属化层包括：
复数个金属镶嵌结构，具有复数个实质相同的尺寸，其中该些实质相同的尺寸是选自于由一线宽和一长度所组成的一族群。
10.根据权利要求1所述的集成电路的连线缺陷的检测方法，其特征在于：该第二金属化层更至少包括：
复数个接触垫，其中该些接触垫是与该第一金属化层电性相通以施加一导通性测试讯号于该晶圆允收测试步骤中。
11.根据权利要求1所述的集成电路的连线缺陷的检测方法，其特征在于：进行该第二晶圆允收测试步骤至少包括：
比较该第二晶圆允收测试步骤与该第一晶圆允收测试步骤的结果。
12.根据权利要求1所述的集成电路的连线缺陷的检测方法，其特征在于：进行该第二晶圆允收测试步骤的至少包括：
从该第二晶圆允收测试步骤的结果中减去该第一晶圆允收测试步骤的结果。
13.根据权利要求1所述的集成电路的连线缺陷的检测方法，其特征在于其中所述的该第一金属化层和第二金属化层至少包括一金属，该金属是选自于由铜、铜合金、铝、和钨所组成的一族群。
14.一种集成电路的连线缺陷的检测方法，适用于一集成电路的制程监控，以进行导通性晶圆允收测试和失效分析，其特征在于其中所述的该方法至少包括：
形成至少包括复数个金属镶嵌结构的一第一金属化层的金属岛，在第一金属化层金属岛表面两侧形成第一金属介层窗，并在第一金属介层窗上形成第二金属化层金属岛，如此共同形成介层窗链结构；
进行一第一晶圆允收测试步骤，以测试该介层窗链的导通性；
形成复数个第二金属介层窗于该第二金属化层的金属岛上，且形成一第三金属化层，其中该第三金属化层至少包括位于该些第二金属介层窗上的复数个金属岛，该些金属岛是与该第二金属化层电性相通，以形成一制程监控结构；
进行一第二晶圆允收测试步骤，以测试该第一金属化层金属岛/第一金属介层窗/第二金属化层金属岛间的导通性；以及
比较该第一晶圆允收测试步骤与该第二晶圆允收测试步骤的结果，以决定一不导通处的存在。
15.根据权利要求14所述的集成电路的连线缺陷的检测方法，其特征在于：
该比较步骤至少包括：
从该第二晶圆允收测试步骤的结果中减去该第一晶圆允收测试步骤的结果。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/189,180 US7317203B2 (en) | 2005-07-25 | 2005-07-25 | Method and monitor structure for detecting and locating IC wiring defects |
| US11/189,180 | 2005-07-25 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1905150A CN1905150A (zh) | 2007-01-31 |
| CN100397606C true CN100397606C (zh) | 2008-06-25 |
Family
ID=37674365
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2006101032698A Expired - Fee Related CN100397606C (zh) | 2005-07-25 | 2006-07-24 | 集成电路的连线缺陷的检测方法与制程监控电路结构 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7317203B2 (zh) |
| CN (1) | CN100397606C (zh) |
| TW (1) | TWI308783B (zh) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7679195B2 (en) * | 2006-06-20 | 2010-03-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | PAD structure and method of testing |
| WO2009090517A2 (en) * | 2008-01-14 | 2009-07-23 | Nxp B.V. | Redundant chain test structure for precise contact/via fail rate measurement |
| CN101499458B (zh) * | 2008-02-02 | 2011-07-20 | 中芯国际集成电路制造(上海)有限公司 | 一种检测cmp引起的碟陷和侵蚀的测试结构及方法 |
| CN101969057B (zh) * | 2009-07-28 | 2013-01-02 | 日月光半导体制造股份有限公司 | 线路基板 |
| US20110101534A1 (en) * | 2009-11-04 | 2011-05-05 | International Business Machines Corporation | Automated short length wire shape strapping and methods of fabricting the same |
| CN102376601B (zh) * | 2010-08-24 | 2013-05-29 | 中芯国际集成电路制造(上海)有限公司 | 接触孔偏移检测方法以及检测结构 |
| CN102446901B (zh) * | 2010-10-14 | 2013-11-06 | 中芯国际集成电路制造(上海)有限公司 | 失效分析结构、其形成方法及其失效分析方法 |
| CN102176441B (zh) * | 2010-12-29 | 2012-10-03 | 杭州广立微电子有限公司 | 用于物理失效分析的改进型可寻址测试芯片及制作方法 |
| TWI434361B (zh) * | 2011-06-16 | 2014-04-11 | 矽品精密工業股份有限公司 | 用於製程監控之電路元件結構 |
| US8482131B2 (en) * | 2011-07-31 | 2013-07-09 | Nanya Technology Corp. | Via structure |
| CN102928764A (zh) * | 2011-08-12 | 2013-02-13 | 上海华虹Nec电子有限公司 | 定位半导体芯片长距离金属线间缺陷的方法 |
| US8623673B1 (en) | 2012-08-13 | 2014-01-07 | International Business Machines Corporation | Structure and method for detecting defects in BEOL processing |
| CN103839922B (zh) * | 2012-11-27 | 2017-06-13 | 中芯国际集成电路制造(上海)有限公司 | 半导体测试结构及其测试方法、检测方法 |
| US9443775B2 (en) * | 2013-06-07 | 2016-09-13 | Globalfoundries Inc. | Lithography process monitoring of local interconnect continuity |
| CN105097778B (zh) * | 2014-04-23 | 2019-03-12 | 中芯国际集成电路制造(上海)有限公司 | 用于改进斜坡电流测试检测能力的通孔阵列测试结构 |
| TW201628157A (zh) * | 2015-01-19 | 2016-08-01 | 力晶科技股份有限公司 | 可進行在線疊對精度監測的測試元結構 |
| CN109946586B (zh) * | 2019-02-12 | 2021-06-18 | 长江存储科技有限责任公司 | 芯片电连接缺陷的检测方法 |
| CN113224035B (zh) * | 2021-01-26 | 2024-03-15 | 上海华力微电子有限公司 | 半导体测试结构及测试方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5757079A (en) * | 1995-12-21 | 1998-05-26 | International Business Machines Corporation | Method for repairing defective electrical connections on multi-layer thin film (MLTF) electronic packages and the resulting MLTF structure |
| US6362634B1 (en) * | 2000-01-14 | 2002-03-26 | Advanced Micro Devices, Inc. | Integrated defect monitor structures for conductive features on a semiconductor topography and method of use |
| WO2004057672A1 (en) * | 2002-12-20 | 2004-07-08 | Koninklijke Philips Electronics N.V. | Method of producing semiconductor elements using a test structure |
| JP2004296920A (ja) * | 2003-03-27 | 2004-10-21 | Toshiba Corp | 半導体装置及び半導体装置の検査方法 |
| JP2005032760A (ja) * | 2003-07-07 | 2005-02-03 | Fab Solution Kk | 半導体装置の欠陥検査方法 |
| US20050139767A1 (en) * | 1999-12-14 | 2005-06-30 | Kla Tencor | Multiple directional scans of test structures on semiconductor integrated circuits |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7332360B2 (en) * | 2004-10-25 | 2008-02-19 | Applied Materials, Inc. | Early detection of metal wiring reliability using a noise spectrum |
-
2005
- 2005-07-25 US US11/189,180 patent/US7317203B2/en not_active Expired - Fee Related
-
2006
- 2006-05-22 TW TW095118137A patent/TWI308783B/zh not_active IP Right Cessation
- 2006-07-24 CN CNB2006101032698A patent/CN100397606C/zh not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5757079A (en) * | 1995-12-21 | 1998-05-26 | International Business Machines Corporation | Method for repairing defective electrical connections on multi-layer thin film (MLTF) electronic packages and the resulting MLTF structure |
| US20050139767A1 (en) * | 1999-12-14 | 2005-06-30 | Kla Tencor | Multiple directional scans of test structures on semiconductor integrated circuits |
| US6362634B1 (en) * | 2000-01-14 | 2002-03-26 | Advanced Micro Devices, Inc. | Integrated defect monitor structures for conductive features on a semiconductor topography and method of use |
| WO2004057672A1 (en) * | 2002-12-20 | 2004-07-08 | Koninklijke Philips Electronics N.V. | Method of producing semiconductor elements using a test structure |
| JP2004296920A (ja) * | 2003-03-27 | 2004-10-21 | Toshiba Corp | 半導体装置及び半導体装置の検査方法 |
| JP2005032760A (ja) * | 2003-07-07 | 2005-02-03 | Fab Solution Kk | 半導体装置の欠陥検査方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1905150A (zh) | 2007-01-31 |
| US20070020778A1 (en) | 2007-01-25 |
| TW200705593A (en) | 2007-02-01 |
| TWI308783B (en) | 2009-04-11 |
| US7317203B2 (en) | 2008-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100397606C (zh) | 集成电路的连线缺陷的检测方法与制程监控电路结构 | |
| CN100561731C (zh) | 多级互连的可靠性测试结构 | |
| US9875964B2 (en) | Semiconductor device components and methods | |
| US6995392B2 (en) | Test structure for locating electromigration voids in dual damascene interconnects | |
| US5952674A (en) | Topography monitor | |
| US9759766B2 (en) | Electromigration test structure for Cu barrier integrity and blech effect evaluations | |
| CN107346751B (zh) | 测试结构及其形成方法以及测试方法 | |
| CN102200686A (zh) | 掩膜版版图及其监测化学机械研磨工艺窗口的方法 | |
| US8344510B2 (en) | Semiconductor device with void detection monitor | |
| US8102053B2 (en) | Displacement detection pattern for detecting displacement between wiring and via plug, displacement detection method, and semiconductor device | |
| CN104124235A (zh) | 测试结构及其测试方法 | |
| US6433575B2 (en) | Check abnormal contact and via holes by electroplating method | |
| US6736699B2 (en) | Electrolytic polishing apparatus, electrolytic polishing method and wafer subject to polishing | |
| CN1404122A (zh) | 检视测试区内导电层间电性瑕疵的方法 | |
| CN207009435U (zh) | 晶圆测试结构 | |
| JP4727943B2 (ja) | 検査回路およびそれを用いた検査方法、ならびに当該検査回路を含む半導体装置 | |
| JP3776068B2 (ja) | 半導体装置及びその検査方法 | |
| JP2000058611A (ja) | 半導体装置の評価方法 | |
| US20010016420A1 (en) | Fix the glassivation layer's micro crack point precisely by using electroplating method | |
| KR100638975B1 (ko) | 화학적 기계적 평탄화에서의 엔드포인트 검출 방법 | |
| JP3440920B2 (ja) | 半導体装置の検査パターン及び半導体装置の製造工程管理方法 | |
| US20040072390A1 (en) | Method for providing and utilizing rerouting resources | |
| KR20100119435A (ko) | 반도체 소자의 불량 검출 방법 | |
| JPH11330182A (ja) | 半導体検査装置及び検査方法 | |
| JPH04290242A (ja) | 半導体素子の検査方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080625 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |