CN207009435U - 晶圆测试结构 - Google Patents
晶圆测试结构 Download PDFInfo
- Publication number
- CN207009435U CN207009435U CN201720679463.4U CN201720679463U CN207009435U CN 207009435 U CN207009435 U CN 207009435U CN 201720679463 U CN201720679463 U CN 201720679463U CN 207009435 U CN207009435 U CN 207009435U
- Authority
- CN
- China
- Prior art keywords
- metal
- wafer sort
- pad
- sort structure
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
一种晶圆测试结构,包含:第一金属;第二金属,位于所述第一金属上方;所述第一金属与所述第二金属首尾相连,相互电连接,形成链状结构;所述第二金属的第一端连接第一衬垫,所述第二金属的第二端连接第二衬垫;第三金属,设置于所述第二金属上方,所述第三金属围绕所述第一金属及所述第二金属,所述第三金属的第一端与所述第二金属电连接。
Description
技术领域
本实用新型涉及样品测试领域,尤其是涉及一种晶圆测试结构。
背景技术
自从半导体器件问世以来,半导体器件的集成度越来越高,半导体元件的尺寸逐渐地缩小。当半导体器件持续朝向尺寸缩小与密度增加发展时,其中的一个限制在于,在较小的关键尺寸下仍要求形成可靠的集成电路线路。例如,在电子线路的导电内连线层形成之后,对其进行电性连续性的测量,以决定半导体器件的可靠性与集成电路线路的电性连续性。对电性连续性的测量,也被称为晶片验收测试(wafer acceptance testing;WAT),用以快速测定且修正可能会导致电路缺陷的工艺变因。
半导体器件中,采用链状连接结构测试晶圆是一种常见的测试方法,通过测试链状连接结构的电阻判断晶圆的缺陷位置。该方法中,链状连接结构两端设置有衬垫(PAD),衬垫在测试过程中需要接地,随着器件尺寸不断缩小,金属线之间的距离不断缩小,在通电流后,产生焦耳热,被测晶圆被可能会发生炸裂。图1~图2显示了现有技术中晶圆测试问题的图例,其中图1为实际产生电路缺陷的晶圆,即电路某处发生中断。图2是晶圆测试过程中,在通电流时造成晶圆发生炸裂,从而导致的缺陷。由此可知现有的晶圆测试方法显然仍存在不便,可能无法有效检测晶圆。
实用新型内容
本实用新型解决的技术问题是提供一种晶圆测试结构,能够有效测试晶圆缺陷。
为解决上述技术问题,本实用新型实施例提供一种晶圆测试结构,包含:
第一金属;第二金属,位于所述第一金属上方;所述第一金属与所述第二金属首尾相连,相互电连接,形成链状结构;所述第二金属的第一端连接第一衬垫,所述第二金属的第二端连接第二衬垫;第三金属,设置于所述第二金属上方,所述第三金属围绕所述第一金属及所述第二金属,所述第三金属的第一端与所述第二金属电连接。
可选的,所述第三金属的第一端位于所述第二金属与所述第一衬垫相连接部。
可选的,所述第三金属的第二端设置有开口。
可选的,第三金属的正下方设置有辅助第二金属,所述辅助第二金属的形状与所述第三金属相同。
可选的,晶圆测试结构还包含:第一介质层,位于所述第一金属层和所述第二金属层之间,所述第一介质层包含第一通孔,所述第一金属和所述第二金属通过所述第一通孔电连接。
可选的,所述第一介质层的材料为氧化物。
可选的,所述第一介质层包含氧化硅或碳氧化硅。
可选的,包含:第二介质层,位于所述第二金属层和所述第三金属层之间,所述第二介质层包含第二通孔,所述第二金属和所述第三金属通过所述第二通孔电连接。
可选的,所述第一衬垫和所述第二衬垫都不接地。
可选的,所述第三金属的电位处于悬空状态。
可选的,晶圆测试时用电子束扫描所述晶圆表面。
与现有技术相比,本实用新型实施例的技术方案具有以下有益效果:
通过用电子束均匀扫描被测样品,使得被测试样品中的缺陷能够被快速、有效地定位出来。
进一步地,通过设置第三金属,无需将衬垫接地,避免了衬垫在接地过程中发生损伤。
进一步地,在第三金属正下方设置辅助第二金属,使得当第三金属被磨掉无法导电时,同样可以解决本实用新型的技术问题。
附图说明
图1是现有技术中有问题的晶圆的图像;
图2是现有技术测试中出现问题的晶圆的图像;
图3是本实用新型一实施例提供的晶圆测试结构的俯视图;
图4是图3所示晶圆测试结构沿A-A’截面的剖视图;
图5是本实用新型一实施例一种晶圆测试结构俯视结构示意图;
图6是图5区域A放大结构示意图;
图7是本实用新型一实施例图6沿C-C’截面剖面图示意图;
图8-图9是电子理论上流动方向示意图;
图10是本实用新型效果示意图;
图11是本实用新型一实施例图6沿B-B’截面剖面图示意图。
具体实施方式
下面将结合示意图对本实用新型的晶圆测试结构进行更详细的描述,其中表示了本实用新型的优选实施例,应该理解本领域技术人员可以修改在此描述的本实用新型,而仍然实现本实用新型的有利效果。因此,下列描述应当被理解为对于本领域技术人员的广泛知道,而并不作为对本实用新型的限制。
为解决上述问题,本申请文件提出一种晶圆测试结构,包含:第一金属;第二金属,位于所述第一金属上方;所述第一金属与所述第二金属首尾相连,相互电连接,形成链状结构;所述第二金属的第一端连接第一衬垫,所述第二金属的第二端连接第二衬垫;第三金属,设置于所述第二金属上方,所述第三金属围绕所述第一金属及所述第二金属,所述第三金属的第一端与所述第二金属电连接。
为使本实用新型的上述目的、特征和优点能够更为明显易懂,下面结合附图对本实用新型的具体实施例做详细的说明。
图3为本实用新型晶圆测试结构的一部分的俯视图,图4为图3所示晶圆测试结构沿A-A’截面的剖视图,如图3和图4所示,晶圆测试结构10包括多个第一金属105,多个第二金属103。第一金属105和第二金属103之间有第一介质层107,第一介质层107中有第一通孔106,第一通孔106用于连通第一金属105和第二金属103,两层金属103、105相连形成多个互相平行的链式互联结构,链式互联结构在每个第一金属、第二金属的边缘依次首尾连通,并在端部与接触衬垫101(Pad)处连通引出,第二金属的第一端连接第一衬垫,所述第二金属的第二端连接第二衬垫。衬垫的尺寸可以是50um-70um。晶圆测试结构10能够通过理论计算获得晶圆测试结构10的标准阻值范围。所述晶圆测试结构10的金属引线的尺寸和数量、金属通孔的尺寸和数量均与晶圆上待检测金属互连层上的制程要求相适应,晶圆上分为无数个区块以形成无数相同的芯片结构,所述版图结构10中的金属引线、金属通孔的尺寸和数量均与一芯片结构上方的金属互连层的金属引线和金属通孔的尺寸和数量相当,则通过测定版图结构10的实际阻值,通过实际阻值与标准阻值的比较,当实际阻值超出标准阻值范围,进而判定对应待检测金属互连层不符合工艺要求。晶圆测试结构10通常设置在晶圆的非芯片结构区域上,例如晶圆的切割道上,在与待检测的金属互连层相对应的一层或多层中形成。
请参照图5,图5是本实用新型一实施例的俯视图示意图,进一步地,在第二金属103上方设置有第三金属102,第三金属102与第二金属103之间设置有第二介质层,所述第三金属102围绕在第一金属105、第二金属103的四周周围,第三金属102的第一端与第二金属103电连接。具体地,请参照图6,图6是图5的A区放大图示意图。图中可见,所述第三金属102与所述第二金属103电连接的部位位于第二金属103与衬垫相连接的连接部,即位于第二金属103的起始位置,也就是第二金属的第一端。而第二金属的另一端与第二衬垫相连接的连接部,即位于第二金属103终点位置,是第二金属的第二端。具体地,第三金属102与第二金属103通过第二通孔相连接,第二通孔设置在第二介质层内部。例如,在第三金属102与第二金属103相交叉的位置打一个通孔,使得第三金属102与第二金属103相连接。总之,只要能够使得第三金属102与第二金属103能够相互电连接的方法都在本发明的思想之内。
图7是图6沿C-C’截面的截面图示意图。图7中可见,第三金属102通过第二通孔104与第二金属103电连接,第二金属103通过第一通孔106与第一金属105电连接。其中,第二金属103与第一金属105之间具体的连接方式可以参考前文所述。
本实用新型中,在不做晶圆实效检测时,第三金属的电位为悬空(floating)状态,在检测晶圆失效点时,采用电子束对样品表面进行均匀的扫描,电子落在第三金属表面,产生电势差,发生运动,图8、图9示出了电子的理论运动轨迹,从第三金属表面,第一端处,通过第二通孔,流入第二金属所在层,第二金属与第一金属以链式互联结构相互连接,电子也在链式互联结构中传导,因此,在电联通的金属区域,最终将会达到相同的电位,因此具有相同的亮度,亮度较亮。而一旦电路中出现缺陷1041,例如断路,电子则无法从缺陷1041处继续传导,导致从缺陷处开始之后的金属中,电子无法流入,电荷密度低,之后的金属呈现较暗的亮度。因此从宏观上来看,整个金属层会出现明暗分界处,从电子入口,即第三金属与第二金属第一端电连接的位置,开始到缺陷1041处,图像呈现较明亮的状态,从缺陷处到第二金属的第二端,图像呈现较暗状态(如图10所示)。采用这种方法,可以高效、快速、准确地判断缺陷所在位置。可选地,所述第三金属与第二金属仅有一处电连接。即在第二金属的第一端处电连接,第二金属的第一端是链式互联结构的开始端,这样设置保证了每一次电流都能够从链式互联结构的开始端开始流入,从而完整检测整个电路。
采用本实用新型的检测结构,由于第三金属的存在,以及用电子束提供电子,产生了电势差,两个衬垫都不需要接地,不需要像传统技术一样在Pad上进行接地操作,从而避免了传统技术中,接地造成的样品爆裂等问题。
由于采用电子束扫描时,每次扫描的区域仅仅是整个被测试样品的一个小区域,为了保证每个区域都能产生电势差,在整个第二金属的周围都设置有第三金属,第三金属围绕第二金属,第三金属的形状不受任何限制。
可选地,在第三金属的末尾端,即第三金属的第二端的位置设置有开口1021,如图5所示,该开口1021暴露出第二金属的第二端,即第二金属与第二衬垫相连接的部位,这样设置进一步确保第三金属在第二端不与第二金属电连接,保证在电子束的扫描下,第二金属表面能产生电势差,从而识别出缺陷所在位置。
可选地,第二介质层可以是氧化物,第二介质层的材料可以包括氧化硅或碳氧化硅。发明人研究发现,采用上述第二介质层的材料,可以阻止电子穿透第二介质层进入第二金属层中,从而保证电子只能通过第三金属传递到第二金属层,因此能够实现用电子束扫描样品表面,检测失效点的目的。
第二金属所在的金属层除了包含上文所述的链式互联的金属之外,本实用新型中还可以设置有辅助第二金属,图11是图6沿B-B’截面的剖面图,从图11中可见,在第三金属的正下方,还设置有辅助第二金属1031,辅助第二金属1031的形状可以与第三金属的形状相同,即辅助第二金属1031也围绕第二金属,辅助第二金属1031与第三金属102的投影可以重叠,辅助第二金属1031与所述第三金属通过通孔电连接。在测试过程中,如果第三金属被磨掉,或者第三金属发生断路,电子就无法通过第三金属传导至第二金属,而辅助第二金属1031的存在解决了这个技术问题,即使第三金属无法传导电子,电子也可以从辅助第二金属中传导至第二金属的第一端,从而解决本实用新型的技术问题。可选地,辅助第二金属与第二金属采用同一步工艺形成,材料也相同。需要注意的是,即使设置了辅助第二金属层,电子依然需要流至第二金属的第一端,再流向整个第二金属,因此依然可以保证完整检测整个电路。
可选地,本实用新型中的第一金属、第二金属、第三金属、第二辅助金属是铜。
采用本实用新型的晶圆测试结构,通过用电子束均匀扫描被测样品,使得被测试样品中的缺陷能够被快速、有效地定位出来。
进一步地,通过设置第三金属,无需将衬垫接地,避免了衬垫在接地过程中发生损伤。
进一步地,在第三金属正下方设置辅助第二金属,使得当第三金属被磨掉无法导电时,同样可以解决本实用新型的技术问题。
虽然本实用新型披露如上,但本实用新型并非限定于此。任何本领域技术人员,在不脱离本实用新型的精神和范围内,均可作各种更动与修改,因此本实用新型的保护范围应当以权利要求所限定的范围为准。
Claims (11)
1.一种晶圆测试结构,其特征在于,包含:
第一金属;
第二金属,位于所述第一金属上方;
所述第一金属与所述第二金属首尾相连,相互电连接,形成链状结构;
所述第二金属的第一端连接第一衬垫,所述第二金属的第二端连接第二衬垫;
第三金属,设置于所述第二金属上方,所述第三金属围绕所述第一金属及所述第二金属,所述第三金属的第一端与所述第二金属电连接。
2.如权利要求1所述的晶圆测试结构,其特征在于,所述第三金属的第一端位于所述第二金属与所述第一衬垫相连接部。
3.如权利要求1所述的晶圆测试结构,其特征在于,所述第三金属的第二端设置有开口。
4.如权利要求1所述的晶圆测试结构,其特征在于,第三金属的正下方设置有辅助第二金属,所述辅助第二金属的形状与所述第三金属相同。
5.如权利要求1所述的晶圆测试结构,其特征在于,包含:第一介质层,位于所述第一金属层和所述第二金属层之间,所述第一介质层包含第一通孔,所述第一金属和所述第二金属通过所述第一通孔电连接。
6.如权利要求5所述的晶圆测试结构,其特征在于,所述第一介质层的材料为氧化物。
7.如权利要求5或6所述的晶圆测试结构,其特征在于,所述第一介质层包含氧化硅或碳氧化硅。
8.如权利要求1所述的晶圆测试结构,其特征在于,包含:第二介质层,位于所述第二金属层和所述第三金属层之间,所述第二介质层包含第二通孔,所述第二金属和所述第三金属通过所述第二通孔电连接。
9.如权利要求1所述的晶圆测试结构,其特征在于,所述第一衬垫和所述第二衬垫都不接地。
10.如权利要求1所述的晶圆测试结构,其特征在于,所述第三金属的电位处于悬空状态。
11.如权利要求1所述的晶圆测试结构,其特征在于,晶圆测试时用电子束扫描所述晶圆表面。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201720679463.4U CN207009435U (zh) | 2017-06-13 | 2017-06-13 | 晶圆测试结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201720679463.4U CN207009435U (zh) | 2017-06-13 | 2017-06-13 | 晶圆测试结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN207009435U true CN207009435U (zh) | 2018-02-13 |
Family
ID=61447353
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201720679463.4U Active CN207009435U (zh) | 2017-06-13 | 2017-06-13 | 晶圆测试结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN207009435U (zh) |
-
2017
- 2017-06-13 CN CN201720679463.4U patent/CN207009435U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102386167B (zh) | 一种半导体器件结构 | |
US9741667B2 (en) | Integrated circuit with die edge assurance structure | |
CN110783214B (zh) | 晶片级测试方法及其测试结构 | |
CN100397606C (zh) | 集成电路的连线缺陷的检测方法与制程监控电路结构 | |
US8618827B2 (en) | Measurement of electrical and mechanical characteristics of low-K dielectric in a semiconductor device | |
US7851793B2 (en) | Test structure with TDDB test pattern | |
CN100561731C (zh) | 多级互连的可靠性测试结构 | |
CN105118798B (zh) | 电迁移测试结构及测试方法 | |
US20080308798A1 (en) | Semiconductor Device | |
CN104465614B (zh) | 测试结构和对应的测试方法 | |
CN106356312A (zh) | 对封装芯片进行测试及失效分析的方法 | |
CN206584011U (zh) | 一种检测金属线短路的测试结构 | |
CN102339815A (zh) | 一种用于分析通孔型金属互连的电迁移可靠性的测试结构 | |
CN206148425U (zh) | 后段工艺可靠性测试结构 | |
US6204075B1 (en) | Method of detecting defects in a wiring process | |
US20040043656A1 (en) | Test structure | |
CN207009435U (zh) | 晶圆测试结构 | |
CN107346751B (zh) | 测试结构及其形成方法以及测试方法 | |
US9851398B2 (en) | Via leakage and breakdown testing | |
EP2385551A1 (en) | Silicon substrate wafer and test method | |
US6395568B1 (en) | Method and apparatus for achieving bond pad crater sensing and ESD protection integrated circuit products | |
JP4300795B2 (ja) | 半導体装置及びその検査方法 | |
CN104253059B (zh) | 电迁移可靠性测试结构及其使用方法 | |
CN112379245B (zh) | 金属电迁移测试结构及其测试方法 | |
JP3776068B2 (ja) | 半導体装置及びその検査方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |