JP3776068B2 - 半導体装置及びその検査方法 - Google Patents

半導体装置及びその検査方法 Download PDF

Info

Publication number
JP3776068B2
JP3776068B2 JP2002256983A JP2002256983A JP3776068B2 JP 3776068 B2 JP3776068 B2 JP 3776068B2 JP 2002256983 A JP2002256983 A JP 2002256983A JP 2002256983 A JP2002256983 A JP 2002256983A JP 3776068 B2 JP3776068 B2 JP 3776068B2
Authority
JP
Japan
Prior art keywords
wiring
comb
semiconductor device
floating
defect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002256983A
Other languages
English (en)
Other versions
JP2004095961A (ja
Inventor
治 島田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2002256983A priority Critical patent/JP3776068B2/ja
Publication of JP2004095961A publication Critical patent/JP2004095961A/ja
Application granted granted Critical
Publication of JP3776068B2 publication Critical patent/JP3776068B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、半導体装置及びその検査方法に関する。
【0002】
【従来の技術】
半導体装置の微細化に伴い、半導体装置の欠陥や不良配線の検出、及びその解析はますます困難となりつつある。現在、半導体装置の検査方法としては、光学式外観検査装置を使用する方法や、配線の短絡や断線を検出するTEG(Test Element Group)を用いて電気的に検出する方法が主流である。
【0003】
近年、光学式外観検査装置に代えて、新たに電子式外観検査装置が使用されつつある。この装置によれば、光学式より、さらに微細な欠陥が検出でき、いわゆる電位コントラスト法を用いると不良配線の原因となる致命的欠陥のみを検出することもできる。
【0004】
図8に、従来の、配線の短絡を電気的に検出するための電気回路パターンを備える半導体装置を示す。この半導体装置の電気回路パターンは、くし型配線101と、それと交差するくし型配線102から構成されている。これらくし型配線は、それぞれ、プローブと接触させるための電極端子103とそれと対向する電極端子104を有する。これら端子間に電位差を設け、配線間に流れる電流値を測定すると、配線に短絡箇所がある場合、一定値以上の電流が流れ、その存在が確認される。
【0005】
図9に、従来の別の電気回路パターンを備える半導体装置を示す。この電気回路パターンは、くし型配線101、フローティング配線105、及びくし型配線101の電極端子103から構成されている。
【0006】
以下、例えば、特許文献1に開示されている従来の半導体装置の検査方法によって、図9に示す半導体装置の欠陥及び不良配線を検出するプロセスについて、図10を参照しながら説明する。
【0007】
図10(a)に示すように、半導体装置に電子線110を照射すると、配線容量の大きなくし型配線101からは強い2次電子13が放出され、配線容量の小さなフローティング配線105からは弱い2次電子14が放出される。これをSEM(Scanning Electron Microscope;走査型電子顕微鏡)により観察すると、図10(a)に示すように、くし型配線101は明るいライン(明線)として観察され、フローティング配線105は暗いライン(暗線)として観察される。
【0008】
ここで、図10(a)に示すように、欠陥111により配線が短絡すると、欠陥111が存在するフローティング配線105は、欠陥111を介してくし型配線101と電気的に接続されて等電位となる。この結果、配線容量の大きくなった不良配線112は、明線として観察される。
【0009】
一方、図10(b)に示すように、配線に断線部114が生じると、くし型配線101の一部が電気的に絶縁され、不良配線112aが暗線として観察される。これは、フローティング配線105においても同様である。図10(a)と図10(b)において、それぞれSEM画像における暗線同士の明るさを比較することで、半導体装置における欠陥111、断線部114や不良配線112、112aを検出することができる。
【0010】
以下、くし型配線の配線長と半導体装置の検査時間との関係について、図11を参照しながら説明する。図11(a)において、Yは電子式欠陥検査装置から、半導体装置上を走査しながら電子線を照射するときの電子線照射幅である。また、Xはくし型配線の配線長(くし型配線とフローティング配線、又は、くし型配線同士が交差する部分の長さ)である。また、図11(b)は、くし型配線の配線長Xと半導体装置の検査時間との関係を示すグラフである。
【0011】
通常、電子線照射幅Yは100μm前後であり、半導体装置のウエハ全面を走査するには長時間を要する。ところが、くし型配線と、それと交差するくし型配線からなる電気回路パターンを有する図10に示す半導体装置では、前述したように、くし型配線に1回電子線を照射するのみで電気回路パターン中の欠陥又は不良配線を検出できる。したがって、図11(b)に示すように、くし型配線の配線長Xが長くなる程、検査に要する時間が短縮されることになる。例えば、くし型配線の配線長を20mmとすれば、ウエハ全面に電子線を照射する場合と比較して、検査に要する時間は1/200となり、大幅に短縮される。
【0012】
【特許文献1】
特開2002−26100号公報(第14図)
【0013】
【発明が解決しようとする課題】
しかし、この従来技術によれば、くし型配線の配線長Xが長くなると、くし型配線と交差するフローティング配線との配線容量の差が相対的に小さくなり、電子式欠陥検査装置を用い、半導体装置に電子線を照射して得られるSEM画像における明線と暗線の間に十分な電位コントラストが得られず、欠陥又は不良配線の検出の効率が低下していた。
【0014】
本発明は、上記従来技術における問題点を解決し、規模の大きな半導体装置を短時間で検査でき、かつ、半導体装置における欠陥又は不良配線を高感度で検出することができる半導体装置及びその検査方法を提供することを目的とする。
【0015】
【課題を解決するための手段】
【0021】
上記目的を達成するために、本発明の半導体装置は、半導体基板上に形成された層間絶縁膜と、層間絶縁膜上に形成された、くし歯配線部とくし柄部を有するくし型配線と、層間絶縁膜上に形成され、隣接するくし歯配線部の間に配置されたフローティング配線とを備えた電気回路パターンを有する。ここで、フローティング配線とくし歯配線部は電気的に絶縁され、前記くし歯配線部と前記半導体基板がコンタクトホールを介して電気的に接続されている。また、フローティング配線の先端が、くし歯配線部の先端より突出して形成されている。
【0022】
この構成により、フローティング配線のSEM画像のみで欠陥又は不良配線が検出され、くし型配線の明線の存在による誤検出が減少し、その検出感度を高めることができる。
【0023】
また、本発明の半導体装置の検査方法は、上述した半導体装置の検査方法であって、フローティング配線における突出部分に荷電粒子線を照射する工程と、荷電粒子線の照射によって2次電子を発生するフローティング配線のSEM画像における暗線同士の明るさを比較することで、半導体装置における欠陥又は不良配線を検出する工程を備える。
【0024】
この検査方法により、フローティング配線のSEM画像のみで欠陥又は不良配線が検出され、くし型配線の明線の存在による誤検出が減少し、その検出感度を高めることができる。
【0025】
【発明の実施の形態】
本発明によれば、正常なフローティング配線と欠陥が存在するフローティング配線との間に十分な電位コントラストが得られ、その結果、規模の大きな半導体装置を短時間かつ高感度で検査することができる。
【0028】
以下、本発明の実施の形態について、図面を参照しながら説明する。
【0029】
(実施の形態1)
図1(a)に、本実施の形態における半導体装置の電気回路パターンの平面図を示す。1はくし型配線であり、複数のくし歯4aからなるくし歯配線部4とくし柄部5からなる。2はフローティング配線、3はコンタクトホールである。コンタクトホール3は、各くし歯4aの中央部に形成され、くし歯配線部4においてほぼ等間隔に配置されている。フローティング配線2は、隣接するくし歯配線部4の間にくし型配線1と交差した状態で配置され、くし歯配線部4と絶縁されている。
【0030】
また、図1(b)に、本実施の形態における半導体装置の断面図を示す。半導体基板9上に層間絶縁膜8が形成され、くし型配線1が層間絶縁膜8上に形成されている。くし型配線1と半導体基板9は層間絶縁膜8を貫通するコンタクトホール3により電気的に接続されている。ここで、半導体基板9の代りに、配線容量の大きな下層配線を用いることもできる。
【0031】
くし型配線1とフローティング配線2は、Cu(銅)からなり、配線溝に埋め込まれている。また、半導体基板9の表面には、n+拡散層又はp+拡散層が形成され(図示せず)、コンタクトホール3にはW(タングステン)が埋め込まれている。
【0032】
以下、本実施の形態における半導体装置の検査方法によって、図1に示す半導体装置の欠陥及び不良配線を検出するプロセスについて、図2〜4を参照しながら説明する。ここで、図2(a)は、図1(a)に示す半導体装置の平面図に対応し、図2(b)は、図1(b)に示す半導体装置の断面図に対応する。
【0033】
図2(a)に示す半導体装置において、くし歯配線部4とフローティング配線2を横切るように電子線11を照射すると、図2(b)に示すように、配線容量の大きなくし型配線1からは強い2次電子13が放出され、配線容量の小さなフローティング配線2からは弱い2次電子14が放出される。これをSEMにより観察すると、図4(a)に示すように、くし型配線1は明線42として観察され、フローティング配線2は暗線43として観察される。また、層間絶縁膜8は、画像暗部44として観察される。
【0034】
図3に、図2に示す半導体装置の配線上に欠陥15が存在し、それによりフローティング配線2の一部が不良配線16となっている状態を示す。このように、配線上に欠陥15が存在すると、欠陥15が存在するフローティング配線2は、欠陥15を介してくし型配線1と電気的に接続されて等電位となる。
【0035】
図3(a)に示す半導体装置において、くし歯配線部4とフローティング配線2を横切るように電子線11を照射し、これをSEMにより観察すると、図4(b)に示すように、正常なフローティング配線2は、図4(a)と同様に暗線43として観察され、欠陥15が存在するフローティング配線2は不良配線16となり、明線45として観察される。
【0036】
本実施の形態によれば、くし型配線1と半導体基板9がコンタクトホール3により接続されているため、くし型配線1とフローティング配線2の配線容量の差が従来技術と比して大きくなり、フローティング配線2における不良配線16が明るい明線45として観察される。これにより、正常なフローティング配線2による暗線43との間に十分な電位コントラストが得られ、図4(b)のSEM画像において、明線45と暗線43の明るさを比較することで、半導体装置における欠陥15又は不良配線16を高感度で検出することができる。
【0037】
また、本実施の形態によれば、くし型配線1とフローティング配線2の間に十分な配線容量の差が得られ、その分、くし型配線の配線長Xを長くとることができるため、半導体装置の検査に要する時間を大幅に短縮することができる。
【0038】
さらに、本実施の形態において、くし歯配線部4とフローティング配線2の間隔が最小ルール幅(最小ルール幅とは、半導体装置のパターン設計で使用されている最小の寸法をいう。)であると、配線密度が高くなり、欠陥発生時に欠陥が配線と接触して不良となる確率が高くなるため、欠陥15又は不良配線16を高い効率で検出することができる。さらに、各配線の配線幅が最小ルール幅であると、配線密度が高くなり、欠陥発生時に欠陥が配線と接触して不良となる確率が最高となるため、さらに高い効率で検出することができる。
【0039】
(実施の形態2)
図5に、本実施の形態における半導体装置の電気回路パターンの平面図を示す。21はくし型配線であり、複数のくし歯24aからなるくし歯配線部24とくし柄部25からなる。22はフローティング配線、23はコンタクトホールである。コンタクトホール23は、各くし歯24aの中央部に形成され、くし歯配線部24においてほぼ等間隔に配置されている。図5に示すように、くし歯配線部24の配線幅は、実施の形態1におけるくし歯配線部4の配線幅より広くなっており、最小ルール幅の3〜100倍となっている。また、くし歯配線部24とフローティング配線22との間隔は最小ルール幅である。
【0040】
なお、本実施の形態において、半導体装置の断面の構成と、配線、コンタクトホール、及び半導体基板の材料は実施の形態1と同様であるのでその説明を省略する。
【0041】
本実施の形態では、実施の形態1と同様にして、図5に示す半導体装置を検査することができるため、そのプロセスについては説明を省略する。
【0042】
本実施の形態によれば、くし型配線21が、半導体基板とコンタクトホール23で接続されているため、くし型配線21とフローティング配線22の配線容量の差が従来技術と比して大きくなり、フローティング配線22の不良配線が明るい明線として観察される。これにより、正常なフローティング配線22による暗線との間に十分な電位コントラストが得られ、SEM画像における暗線同士の明るさを比較することで、半導体装置における欠陥又は不良配線を高感度で検出することができる。
【0043】
また、本実施の形態によれば、くし型配線21とフローティング配線22の間に十分な配線容量の差が得られ、その分、くし型配線の配線長を長くとることができ、半導体装置の検査に要する時間を大幅に短縮することができる。
【0044】
さらに、本実施の形態では、くし歯配線部24の配線幅が、実施の形態1におけるくし歯配線部4の配線幅より広くなっており、最小ルール幅の3〜100倍となっている。また、くし歯配線部24とフローティング配線22との間隔は最小ルール幅である。したがって、例えば、Cuからなる配線をCMP(Chemical Mechanical Polishing)工程において研磨する際に、配線の表面から発生するCuによる、いわゆるマイクロスクラッチにより配線間の短絡箇所が増加する場合、短絡により生じた不良配線を効率良く検出することができる。なお、本実施の形態は、Cuからなる配線の不良配線の検査以外に、いわゆるメタルCMP工程における検査全般に適用できる。
【0045】
なお、本実施の形態では、くし歯配線部24の線幅をフローティング配線22の線幅より広くしているが、逆に、フローティング配線22の線幅をくし歯配線部24の線幅より広くしても、配線間の短絡箇所が同様に増加するため、上記と同様の効果が得られる。ただし、くし歯配線部24の線幅を広くする方が、両者の配線容量の差が大きくなり、その分、くし型配線21の配線長を長くすることができ、半導体装置の検査をより短時間で行うことができるため好ましい。
【0046】
(実施の形態3)
図6に、本実施の形態における半導体装置の電気回路パターンの平面図を示す。
31はくし型配線であり、複数のくし歯34aからなるくし歯配線部34とくし柄部35からなる。32はフローティング配線、33はコンタクトホールである。コンタクトホール33は、各くし歯34aの中央部に形成され、くし歯配線部34においてほぼ等間隔に配置されている。図6に示すように、フローティング配線32の先端が、くし歯配線部34の先端より突出し、その突出した部分が、突出部分51を形成している。
【0047】
なお、本実施の形態において、半導体装置の断面図における構成と、配線、コンタクトホール、及び半導体基板の材料は実施の形態1と同様であるのでその説明を省略する。
【0048】
以下、本実施の形態における半導体装置の検査方法によって、図6に示す半導体装置の欠陥及び不良配線を検出するプロセスについて、図6〜7を参照しながら説明する。なお、実施の形態1と共通する箇所についてはその説明を省略する。
【0049】
図6に示す半導体装置において、電子線11を突出部分51を横切るように照射し、これをSEMにより観察すると、図7(a)に示すように、正常なフローティング配線32は、暗線63として観察される。また、くし型配線31と層間絶縁膜は、画像暗部64として観察される。一方、フローティング配線32の一部が欠陥等の存在により不良配線となると、図7(b)に示すように、正常なフローティング配線32は、図7(a)と同様に暗線63として観察され、不良配線は、くし型配線31と電気的に接続されて配線容量が大きくなるため、明線62として観察される。これにより、正常なフローティング配線32による暗線63との間に十分な電位コントラストが得られ、図7(b)のSEM画像において、明線62と暗線63の明るさを比較することで、半導体装置における欠陥又は不良配線を高感度で検出することができる。
【0050】
本実施の形態によれば、フローティング配線32の先端が、くし歯配線部34の先端より突出して形成された突出部分51に電子線を照射するのみで、半導体装置における欠陥又は不良配線が検出できる。このため、くし型配線31による明線の存在による誤検出が減少し、その検出感度を高めることができる。
【0051】
なお、上記した各実施の形態においては、くし型配線の配線容量がフローティング配線の配線容量より大きければ良い。また、くし型配線は、必ずしも接地電位等の固定電位と接続されている必要はなく、いわゆる無接地状態でも良い。
【0052】
また、上記した各実施の形態では、半導体装置に適用したが、本発明は、くし形電極を有するSAW(Surface Acoustic Wave)デバイス等の電子部品における電気回路パターンに適用することも可能である。
【0053】
【発明の効果】
本発明によれば、規模の大きな半導体装置を短時間で検査でき、かつ、半導体装置における欠陥又は不良配線を高感度で検出することができる。
【図面の簡単な説明】
【図1】 実施の形態1における半導体装置の平面図(a)及び断面図(b)
【図2】 実施の形態1における半導体装置の検査方法を示す平面図(a)及び断面図(b)(欠陥のない場合)
【図3】 実施の形態1における半導体装置の検査方法を示す平面図(a)及び断面図(b)(欠陥のある場合)
【図4】 実施の形態1における半導体装置のSEM画像の概念図〔(a):欠陥のない場合、(b):欠陥のある場合〕
【図5】 実施の形態2における半導体装置の平面図
【図6】 実施の形態3における半導体装置の検査方法を示す平面図
【図7】 実施の形態3における半導体装置のSEM画像の概念図〔(a):欠陥のない場合、(b):欠陥のある場合〕
【図8】 従来技術における半導体装置におけるくし型配線の平面図
【図9】 従来技術における半導体装置におけるくし型配線とフローティング配線の平面図
【図10】 従来技術における半導体装置の検査方法を示す平面図〔(a):短絡のある場合、(b):断線のある場合〕
【図11】 従来技術における半導体装置の検査方法を示す平面図(a)、くし型配線の配線長Xと検査時間の関係を示すグラフ(b)
【符号の説明】
1、21、31 くし型配線
2、22、32 フローティング配線
3、23、33 コンタクトホール
4、24、34 くし歯配線部
4a、24a、34a くし歯
5、25、35 くし柄部
8 層間絶縁膜
9 半導体基板
11 電子線照射部分
12 入射電子
13 強い2次電子
14 弱い2次電子
15 欠陥
16 不良配線
42 明線(くし歯配線)
43 暗線(フローティング配線)
44 画像暗部
51 突出部分
101、102 くし型配線
103、104 電極端子
105 フローティング配線
110 電子照射部分
111 欠陥
112、113 不良配線(明線)
112a 不良配線(暗線)
114 断線部
X くし型配線の配線長
Y 電子線照射幅

Claims (2)

  1. 半導体基板上に形成された層間絶縁膜と、前記層間絶縁膜上に形成された、くし歯配線部とくし柄部を有するくし型配線と、前記層間絶縁膜上に形成され、隣接する前記くし歯配線部の間に配置されたフローティング配線とを備えた電気回路パターンを有する半導体装置であって、
    前記フローティング配線と前記くし歯配線部が電気的に絶縁され、
    前記くし歯配線部と前記半導体基板がコンタクトホールを介して電気的に接続され、
    前記フローティング配線の先端が、前記くし歯配線部の先端より突出して形成されていることを特徴とする半導体装置。
  2. 請求項に記載の半導体装置の検査方法であって、
    前記フローティング配線における突出部分に荷電粒子線を照射する工程と、
    前記荷電粒子線の照射によって2次電子を発生する前記フローティング配線のSEM画像における暗線同士の明るさを比較することで、半導体装置における欠陥又は不良配線を検出する工程を備えたことを特徴とする半導体装置の検査方法。
JP2002256983A 2002-09-02 2002-09-02 半導体装置及びその検査方法 Expired - Fee Related JP3776068B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002256983A JP3776068B2 (ja) 2002-09-02 2002-09-02 半導体装置及びその検査方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002256983A JP3776068B2 (ja) 2002-09-02 2002-09-02 半導体装置及びその検査方法

Publications (2)

Publication Number Publication Date
JP2004095961A JP2004095961A (ja) 2004-03-25
JP3776068B2 true JP3776068B2 (ja) 2006-05-17

Family

ID=32062042

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002256983A Expired - Fee Related JP3776068B2 (ja) 2002-09-02 2002-09-02 半導体装置及びその検査方法

Country Status (1)

Country Link
JP (1) JP3776068B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4137065B2 (ja) 2005-02-09 2008-08-20 富士通株式会社 半導体装置、デバイス形成基板、配線接続試験方法、および半導体装置の製造方法
JP4750489B2 (ja) * 2005-07-08 2011-08-17 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP4564417B2 (ja) * 2005-07-19 2010-10-20 富士通セミコンダクター株式会社 半導体装置及び短絡検出方法

Also Published As

Publication number Publication date
JP2004095961A (ja) 2004-03-25

Similar Documents

Publication Publication Date Title
US6780660B2 (en) System for testing electronic devices
US7733099B2 (en) Monitoring pattern for detecting a defect in a semiconductor device and method for detecting a defect
CN100397606C (zh) 集成电路的连线缺陷的检测方法与制程监控电路结构
TWI754151B (zh) 晶圓級測試方法及其測試結構
US6204075B1 (en) Method of detecting defects in a wiring process
KR0168423B1 (ko) 주사 전자 현미경에 기초한 파라메트릭 검사 방법 및 장치
JP3776068B2 (ja) 半導体装置及びその検査方法
JP2002026100A (ja) 半導体基板および電気回路製造プロセスの検査方法並びに電気回路装置の製造方法
JP4300795B2 (ja) 半導体装置及びその検査方法
JP2001305194A (ja) 半導体装置およびそのショート欠陥箇所の検出方法
JP4750489B2 (ja) 半導体装置の製造方法
JP3904418B2 (ja) 電子デバイスの製造方法および電子デバイス用ウエハ
JP2006222207A (ja) 配線パターン及びその検査方法
JP5055871B2 (ja) 配線不良検出用試験構造体及び配線不良検出方法
JP2000124283A (ja) コンタクト不良箇所特定方法
JP4287255B2 (ja) 基板検査装置及び基板検査方法
JP2008311439A (ja) 半導体装置およびその導体配線の接続検査方法
JP2003051521A (ja) 接続孔モニタ及び半導体装置
JPH04290242A (ja) 半導体素子の検査方法
JP3707450B2 (ja) 半導体装置の製造工程管理方法
JP2004335914A (ja) 半導体素子
JP4306983B2 (ja) コンタクト抵抗検査用素子
JP3275304B2 (ja) 検査用パターン及び検査方法
CN113314507A (zh) 半导体器件的测试结构及漏电分析方法
JPH04274339A (ja) 半導体素子検査方法およびそれに用いる半導体素子検査           用パターン

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051121

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060216

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060221

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100303

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110303

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees